JP4577114B2 - 薄膜トランジスタの製造方法および表示装置の製造方法 - Google Patents

薄膜トランジスタの製造方法および表示装置の製造方法 Download PDF

Info

Publication number
JP4577114B2
JP4577114B2 JP2005182835A JP2005182835A JP4577114B2 JP 4577114 B2 JP4577114 B2 JP 4577114B2 JP 2005182835 A JP2005182835 A JP 2005182835A JP 2005182835 A JP2005182835 A JP 2005182835A JP 4577114 B2 JP4577114 B2 JP 4577114B2
Authority
JP
Japan
Prior art keywords
film
forming
light
amorphous silicon
heat conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005182835A
Other languages
English (en)
Other versions
JP2007005508A (ja
Inventor
幸一 田附
暢彦 梅津
浩一 月原
俊明 荒井
敬夫 稲垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005182835A priority Critical patent/JP4577114B2/ja
Publication of JP2007005508A publication Critical patent/JP2007005508A/ja
Application granted granted Critical
Publication of JP4577114B2 publication Critical patent/JP4577114B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、特性変動の小さな薄膜トランジスタの製造方法および長期間安定した表示品質が保てる表示装置の製造方法に関するものである。
有機エレクトロルミネッセンス(以下、「エレクトロルミネッセンス」を「EL」と略記する。)ディスプレイの駆動用薄膜トランジスタには、(a)長期に渡って駆動し続けてもしきい値電圧等の特性変動が少ないこと、(b)表示画面にムラがないように電気特性のバラツキが少ないこと、(c)MPE(マルチフォトンエミッション)構造等の多段EL層を高電圧で駆動する場合でも十分な耐圧があること、等の性能が必要である。
既に液晶ディスプレイ用として量産化されている薄膜トランジスタ(以下、「TFT」と略記する。TFTはThin Film Transistorの略。)を大別すると、チャネル層が非晶質シリコンからなるアモルファスシリコンTFTと多結晶シリコンからなる低温ポリシリコンTFT(無アルカリガラス基板)及び高温ポリシリコンTFT(石英ガラス基板)がある。
有機EL駆動用TFTを考えた場合、従来のアモルファスシリコンTFTは、前記(b)と(c)の性能は満足するが前記(a)の性能が不十分である。また、ポリシリコンTFTは前記(a)の性能を満足するが、前記(b)と(c)の性能が不十分である。前記(a)と(b)の性能は有機ELディスプレイ用TFTに限らず、液晶ディスプレイ用TFTにとっても改善されるべき性能であるため、これらを改善する目的で以下に示す様々な提案が出されている。しかしながら、これらの手法においても未だ十分な改善がなされてなく、これらを有機EL駆動用のTFTとして使用する場合においても十分な性能は得られていない。
(1)液晶表示装置用として、多結晶Siと非晶質Siの2層チャネルからなる逆スタガー型の薄膜トランジスタを提案している(例えば、特許文献1、2参照。)。この提案では2層チャネル構造のTFTによって前記(a)の性能の特性変動を抑えているが、周辺回路用のTFTとしてのみ使われており、画素回路用のTFTには非晶質Siの積層膜がチャネルとして使われている。これは2層チャネルのうちの多結晶Siチャネル層を出力安定性の悪いエキシマレーザ照射によって作製しているために特性のバラツキが大きく、上記(b)の性能の点が問題となって画素回路用TFTとして使えないためである。
(2)チャネル層を微結晶シリコンあるいは多結晶シリコンと非晶質の水素化シリコンとの2層構造からなる構造体、薄膜トランジスタ、及びその製法が開示されている(例えば、特許文献3参照。)。そして、微結晶シリコンあるいは多結晶シリコンの作製方法としては非晶質シリコン上への結晶性シリコンのCVD成膜、あるいは非晶質シリコン膜の上面領域を熱アニーリングまたはフラッシュ・アニールすることで結晶性シリコン膜を作製する2層チャネル構造の作製方法が開示されている。しかしながら上記の手法で微結晶シリコンあるいは多結晶シリコンを作製する場合、非晶質シリコンの上方に結晶性シリコンが作製されるため、この発明にあるスタガー型の薄膜トランジスタの場合はチャネルとなるゲート絶縁膜近傍の半導体層が結晶性シリコンとなって狙いとしている安定性が得られる。しかしながら、逆スタガー型の薄膜トランジスタ構造をとる場合はチャネルとなるゲート絶縁膜近傍が非晶質シリコンになってしまうために安定性が低下し、(a)の性能が確保できない。
(3)レーザアニールでポリシリコンチャネル層を作製する低温ポリシリコンTFTにおいて、非晶質あるいは微結晶シリコン膜上に光吸収膜を設け、これに安定した出力の連続発振レーザを照射することでシリコン膜を溶融、再結晶化させて大粒径シリコン層を作製する手法である(例えば、特許文献4、5参照。)。この手法においては出力の安定した連続発振レーザを用いることで欠陥の少ない大粒径シリコンを作製し、(a)の特性変動と(b)の特性バラツキを低減するものである。しかしながら、ここで作製した大粒径シリコンや単結晶に近いシリコンをチャネル層に用いてTFTを構成すると、移動度が大きく高いオン電流が得られるという特長がある反面、耐圧性能が低くオフ電流が高いという問題点も現れて、高電圧での駆動が必要な有機EL用TFTにとっては好ましくない。さらには逆スタガー型トランジスタ構造の場合、レーザアニールするシリコン膜の下方に熱伝導性の高いゲート配線が配置されるため、シリコン再結晶化時の冷却速度が配線パターンに影響されて粒径サイズにバラツキが生じ、TFT特性もばらついてしまう。これによって(b)の均一性が悪いものになってしまう。
(4)この手法においても前記(2)と同様に半導体膜上に光吸収層を設け、連続発振の半導体レーザ光を照射して半導体膜を大粒径シリコン膜に変換する手法が提案されている(例えば、特許文献6参照。)。光源に出力が安定な半導体レーザを用いることで安定に大粒径ポリシリコン膜が作製でき、高移動度でバラツキの少ないTFTが低コスト、高スループットで実現できている。しかしながら、この場合も前記(2)と同様にチャネル層に大粒径ポリシリコン膜を使用するため、移動度は高いが耐圧が低く、オフ電流の高いTFTになってしまう。オフ電流を下げる手法としてマルチゲート構造やオフセット構造、LDD構造などが一般的に用いられ、効果も確認されているが前記(c)の性能の耐圧に関しては大粒径ポリシリコンがチャネル層に存在する限り、TFT構造やプロセス条件を工夫しても大幅な改善は望めない。また、前記(3)の後半に示したように逆スタガー型トランジスタ構造の場合は前記(b)の性能の問題も生じる。
特許第2814319号公報 特許第3121005号公報 特開平6-342909号公報 特開2002-50576号公報 特開2003-168646号公報 特開2004-134577号公報
解決しようとする問題点は、長期駆動に対する特性変動がある点、耐圧が低い点を同時に解決することができない点である。
本発明は、薄膜トランジスタのチャネル層を改善して、長期に渡って駆動し続けてもしきい値電圧等の特性変動が少なく、表示画面にムラがないように電気特性のバラツキが少なく、MPE(マルチフォトンエミッション)構造等の多段EL層を高電圧で駆動する場合でも十分な耐圧を有することを可能にすることを課題とする。
本発明の薄膜トランジスタの製造方法は、基板上にゲート電極を形成する工程と、前記ゲート電極を被覆するように前記基板上にゲート絶縁膜を形成する工程と、前記ゲート電極上に前記ゲート絶縁膜を介してチャネル層を形成する工程と、前記チャネル層の一方側にソース電極を形成するとともに他方側にドレイン電極を形成する工程とを備えた薄膜トランジスタの製造方法において、前記チャネル層を形成する工程は、前記ゲート絶縁膜上に非晶質シリコン膜、バッファー膜、光−熱変換膜の順に成膜する工程、前記光−熱変換膜に半導体レーザ光を照射して前記非晶質シリコン膜を微結晶シリコン膜に結晶化する工程と、前記光−熱変換膜とバッファー膜とを除去する工程と、前記微結晶シリコン膜上に非晶質シリコン膜を成膜する工程とを有することを特徴とする。
上記薄膜トランジスタの製造方法では、前記光−熱変換膜に半導体レーザ光を照射して前記非晶質シリコン膜を微結晶シリコン膜に結晶化する工程を備えていることから、光−熱変換膜が照射レーザ光の多くを吸収することによって非晶質シリコン膜の膜厚が薄い場合であっても照射光のエネルギーの多くを吸収して有効に熱に変換する。そして融点に達して溶融した非晶質シリコン膜は照射光が通り過ぎることによって冷却固化して微結晶シリコンに変化する。このときに膜厚方向の空間的な距離(非晶質シリコン膜を挟む酸化シリコン膜からなるバッファー膜およびゲート絶縁膜中の酸化シリコン膜間のギャップ)を一定に保つ構造体として働く。これによって非晶質シリコンの体積変化が起き難くなり、ラテラル成長によるシリコンの大粒径化を抑制して微結晶シリコンのみの生成が促進される。また、半導体レーザ光を光源に用いていることから、高出力で安定したレーザ光照射が可能となり、光−熱変換膜の加熱を均一性よく高精度に行うことができるので、粒径の小さな微結晶シリコンを生成することが容易になる。
本発明の表示装置の製造方法は、複数の画素からなる表示パネルの画素を駆動する薄膜トランジスタを備えた表示装置の製造方法において、前記薄膜トランジスタの製造工程は、基板上にゲート電極を形成する工程と、前記ゲート電極を被覆するように前記基板上にゲート絶縁膜を形成する工程と、前記ゲート電極上に前記ゲート絶縁膜を介してチャネル層を形成する工程と、前記チャネル層の一方側にソース電極を形成するとともに他方側にドレイン電極を形成する工程とを備え、前記チャネル層を形成する工程は、前記ゲート絶縁膜上に非晶質シリコン膜、バッファー膜、光−熱変換膜の順に成膜する工程と、前記光−熱変換膜に半導体レーザ光を照射して前記非晶質シリコン膜を微結晶シリコン膜に結晶化する工程と、前記光−熱変換膜とバッファー膜とを除去する工程と、前記微結晶シリコン膜上に非晶質シリコン膜を成膜する工程とを有することを特徴とする。
上記表示装置の製造方法では、画素を駆動する薄膜トランジスタの製造工程に本発明の薄膜トランジスタの製造方法を採用することで、上記説明したように、粒径の小さな微結晶シリコン膜と非晶質シリコン膜とを有するチャネル層を備えた薄膜トランジスタの製造を可能にする。
本発明の薄膜トランジスタの製造方法は、チャネル層を微結晶シリコン膜と非晶質シリコン膜の2層構造に形成することができるため、特性変動の小さい薄膜トランジスタを製造することができるので、駆動時間が長い表示装置、例えば有機EL表示装置であっても長期間安定した表示品質が保てるという利点がある。また特性バラツキの小さい薄膜トランジスタを製造することができるため、表示画面にムラのない表示装置、例えば有機EL表示装置を実現することができるという利点がある。また従来のアモルファスシリコンTFTに比べて移動度の高いトランジスタを得ることができるため、画素内のトランジスタ数が多い表示装置、例えば有機EL表示装置においても小型・高解像度の表示装置が実現できる。
本発明の表示装置の製造方法は、本発明の薄膜トランジスタの製造方法により表示装置の駆動トランジスタを形成することができるため、上記薄膜トランジスタの製造方法で得られる作用、効果をえることができるという利点がある。よって、長期間安定した表示品質が保てて、表示画面にムラのない表示装置を得ることができる。
本発明の薄膜トランジスタの製造方法に係る一実施の形態の第1例を、図1の製造工程を示したフローチャートおよび図2の製造工程断面図によって説明する。
図1に示す工程1〜工程4を行う。まず工程1では図2(1)に示すように、基板11を洗浄する。上記基板11には、例えばガラス基板を用いる。洗浄後、上記基板11上にゲート電極形成膜を成膜する。このゲート電極形成膜は、例えば、スパッタリング法によって、モリブデン膜を90nmの厚さに形成する。次いで、フォトリソグラフィー工程、エッチング工程を経て、上記ゲート電極形成膜で所定の形状にパターニングしてゲート電極12を作製する。
次に、図1に示す工程2を行う。工程2では図2(1)に示すように、上記ゲート電極12を被覆する状態に上記基板11上にゲート絶縁膜13を形成する。このゲート絶縁膜13は、例えば、窒化シリコン膜と酸化シリコン膜の積層膜で形成する。この窒化シリコン膜の膜厚は例えば50nmとし、上記酸化シリコン膜の膜厚は例えば120nmとする。さらに、上記ゲート絶縁膜13上にチャネル層を形成する膜として、例えば非晶質シリコン膜14を、例えば15nmの厚さに形成する。その成膜方法は、例えばプラズマエンハンスメント−化学的気相成長法(PE−CVD法)を用いることができる。
次に、図1に示す工程3を行う。工程3では図2(1)に示すように、上記非晶質シリコン膜14上にバッファー膜31を形成する。このバッファー膜31は、例えば絶縁膜で形成され、例えば酸化シリコン膜を例えば20nmの厚さに成膜して形成する。次いで、上記バッファー膜31上に光−熱変換膜32を形成する。この光−熱変換膜32は、例えばモリブデンを例えば100nmの厚さに堆積して形成する。この成膜方法としては、PE−CVD法、スパッタリング法等を用いることができる。ここで、酸化シリコンからなる上記バッファー膜31は、レーザ光照射時に高温となる光−熱変換膜32のモリブデン(Mo)が上記非晶質シリコン膜14の膜内に拡散してモリブデンシリサイドが生成されることを防止する役割を果たす。
次に、図1に示す工程4を行う。工程4では図2(1)に示すように、光−熱変換膜32上にレーザ光16を照射して光−熱変換膜32を加熱し、この熱によって下層にある非晶質シリコン膜14を微結晶シリコン膜15に変化させる。
この時のレーザアニール工程を詳しく説明する。使用したレーザ光源は、波長808nmのブロードエリア型高出力半導体レーザ装置で、連続発振にて約4Wの光出力が得られるものである。マイクロレンズアレイ等を用いた均一照明光学系に上記半導体レーザ装置(図示せず)から射出されたレーザ光16を通し、長軸側の光強度プロファイルが平坦なトップハット型で、短軸側の光強度プロファイルがガウシアン型の矩形ビームに整形する。このビームを約2mW/μm2の光強度に集光して光−熱変換膜32上に照射し、基板11を約40mm/sの一定速度で移動させる。高い光強度の半導体レーザ光の照射によってモリブデン膜が高温に加熱され、この熱が熱伝導によって下層の酸化シリコンからなるバッファー膜31、非晶質シリコン膜14に伝わり、非晶質シリコン膜14が融点に達する。溶融した非晶質シリコン膜14は照射光が通り過ぎることによって冷却固化して微結晶シリコンに変化し、上記微結晶シリコン膜15が形成される。
この再結晶化プロセスで得られた微結晶シリコンを電子顕微鏡(SEM)によって観察すると、図3に示すように、粒径はおよそ10nm〜50nmであることが観察された。このSEM写真は微結晶シリコン膜15をセコエッチングした後に観察したものである。ここで光−熱変換膜32はシリコンの結晶化プロセスにおいて2つの重要な役割を果たす。1つは光−熱変換膜32が照射レーザ光の多くを吸収することで、これによって非晶質シリコン膜の膜厚が薄い場合であっても照射光のエネルギーの多くを吸収して有効に熱に変換する。もう1つは溶融した非晶質シリコン膜が結晶化するときに膜厚方向の空間的な距離(非晶質シリコン膜を挟む酸化シリコン膜からなるバッファー膜31およびゲート絶縁膜13中の酸化シリコン膜間のギャップ)を一定に保つ構造体として働くことである。この効果によって非晶質シリコンの体積変化が起き難くなり、ラテラル成長によるシリコンの大粒径化を抑制して微結晶シリコンのみの生成を促進する。
次に、図1に示す工程5を行う。工程5では、トランジスタを構成する上で不要となる光−熱変換膜32およびバッファー膜31を除去する。光−熱変換膜32を構成するモリブデンはリン硝酢酸溶液中に浸漬することで除去する。また、酸化シリコンからなるバッファー膜31はフッ酸溶液中に浸漬することで除去する。このエッチングでは、微結晶シリコンはフッ酸溶液にほとんど溶解しないため、図2(2)に示すように、上記微結晶シリコン膜15が露出されるが、この微結晶シリコン膜15は結晶化したままの膜厚で残存する。
次に、図1に示す工程6を行う。工程6では、図2(3)に示すように、上記微結晶シリコン膜15上に非晶質シリコン膜17を形成する。この非晶質シリコン膜17は、例えば、120nmの厚さに形成する。その成膜方法は、例えばPE−CVD法を用いることができる。このようにして、本発明の特長となる微結晶シリコン膜15と非晶質シリコン膜17とからなる2層チャネル構造のチャネル層18が作製される。
次に、図1に示す工程7〜工程9を行う。まず工程7では図2(4)に示すように、一般的な非晶質シリコンTFTの製造プロセスと同様な工程を行う。上記非晶質シリコン膜17上にチャネル保護膜を形成する。このチャネル保護膜は、例えば窒化シリコン膜で形成する。その成膜方法は、例えば化学的気相成長法を用いることができる。その後、通常のフォトリソグラフィー工程およびエッチング工程により上記チャネル層18の上部に上記チャネル保護膜を用いてストッパー層19を形成する。
次に、図1に示す工程8を行う。工程8では図2(4)に示すように、上記非晶質シリコン膜17上のソース・ドレインが形成される領域に、n型不純物として、例えばリンをドープした非晶質シリコン層(以下、n+a−Si層と記す。)20を形成する。このn+a−Si層20は、例えば化学的気相成長法によって成膜することができる。その後、フォトリソグラフィー工程とドライエッチング工程によってアイランド構造を作製する。このドライエッチング工程では、例えば反応性イオンエッチング装置を用いることができる。
次に、図1に示す工程9を行う。工程9では図2(4)に示すように、上記n+a−Si層20を被覆するように、ソース電極およびドレイン電極を形成するための電極膜を形成する。この電極膜は、例えばスパッタリングにより形成することができる。そして、フォトリソグラフィー工程とドライエッチング工程によって、上記電極膜をパターニングしてソース電極21およびドレイン電極22を形成する。このドライエッチング工程では、例えば反応性イオンエッチング装置を用いることができる。本実施例では、上記電極膜として、チタン(Ti)/アルミニウム(Al)/チタン(Ti)の3層構造を用いた。以上の工程によりチャネル層18が微結晶シリコン膜15および非晶質シリコン膜17の2層構造からなる逆スタガー型の薄膜トランジスタ1が形成された。
本実施例によるTFTのトランジスタ特性を評価し、従来品TFTのトランジスタ特性と比較した。有機ELディスプレイ用のTFTにとって非常に重要な特性の1つが電流値の特性バラツキである。このバラツキが大きいと画質のムラとなって表示品質を悪くするため、小さい値が要求される。隣接する16個のトランジスタのオン電流Ionバラツキ(Ionのσ/平均値)を基板内の複数箇所で測定し、その平均値を表1に示す。
表1に示すように、本実施の形態例によるTFTの電流値バラツキは2.0%と小さく、液晶表示装置に通常用いられている非晶質(アモルファス)シリコンTFTとほぼ同等のバラツキを示した。エキシマレーザアニールを用いる低温ポリシリコンTFTのバラツキは5%以上と大きく、有機ELディスプレイの駆動用TFTに用いるとレーザアニールに起因する筋状のムラが表示画面に存在する。これはエキシマレーザに代表されるパルスレーザはパルスごとのエネルギーバラツキが大きいためであり、通常のエキシマレーザのパルスバラツキはPeak to Peakで5%〜10%ある。また、比較的安定な半導体レーザ励起のYAGレーザであってもPeak to Peakで2%〜3%のパルスバラツキを持っており、本実施の形態例で使用した半導体レーザの出力変動がPeak to Peak で0.5%以下であることと比較すると大きな変動量を持っている。本実施の形態例によるTFTを用いた有機ELディスプレイでは表示画面にムラがなく、この点で低温ポリシリコンTFTより優る特性を持つことがわかる。
もう1つの重要なトランジスタ特性としてしきい値電圧(Vth)の経時変動がある。上記表1にこのVthの経時変動を評価した時のデータも併せて示した。
トランジスタの駆動方法、条件等によって各種評価方法があるが、ここではゲートに15Vの電圧を印加し、50℃の環境下で連続して約28時間駆動したときのVthの変化量を示した。本実施の形態例によるTFTは0.3Vという小さな値を示し、低温ポリシリコン並みの高信頼性を示した。一方、通常の非晶質シリコンTFTは15Vという大きな変動量を示しており、長時間連続して駆動するとVthの変動量が大きくなりすぎて正常なトランジスタ動作をしなくなることが容易に想像できる。有機ELディスプレイは電流を連続的に流すことによって画面表示をするため、トランジスタにはVth変動量の小さなものが要求される。この点で本実施例によるTFTは非晶質シリコンTFTに比べて大いに優る特性を持っていることがわかる。
本発明の大きな特徴はチャネル層18が微結晶シリコン膜15と非晶質シリコン膜17の2層からなることである。ゲート電極12側に微結晶シリコン膜15を形成することによって電圧印加によるVthの変動を起こり難くすると共に移動度を上げる効果によってトランジスタサイズを小さくできる。本実施例では移動度2cm2/V/sが得られており、従来の非晶質シリコンTFTの移動度約0.5cm2/V/sの4倍の特性が得られている。
さらに、微結晶シリコン膜15上に積層する非晶質シリコン膜17はソースとドレイン間に均一な高抵抗層を導入した効果があり、オフ電流を下げると共に高い耐圧特性を示す。
次に、本発明の薄膜トランジスタの製造方法に係る一実施の形態の第2例を説明する。
この第2例では前記第1例とほぼ同様なプロセスを用いて微結晶シリコン膜15と非晶質シリコン膜17とからなる2層チャネル構造の薄膜トランジスタ1を作製した。前記第1例と異なる点は前記図1の工程3において、図4に示すように、光−熱変換膜32上に反射低減膜33を形成した点である。この反射低減膜33は、例えば、厚さが120nmの酸化シリコン(SiO2)膜で形成することができる。この反射低減膜33によってレーザ光を効率よくモリブデン膜からなる光−熱変換膜32の温度上昇に利用することができる。このため、前記第1例と同様に、非晶質シリコン膜14を結晶化する際のビーム走査速度を120mm/sまで高速化することができた。その後は、前記図1の工程5で反射低減膜を剥離するプロセスを追加するのみで、その他は、前記第1例と同一のプロセスで行うことができる。このようにして得られたTFTの諸特性は、前記第1例のTFTとほぼ同等のものが得られた。
光−熱変換膜32として用いたモリブデン膜は、波長808nmのレーザ光に対して約56%の反射率を持っており、膜に吸収されてアニールに寄与するエネルギー量は44%である。上記反射低減膜33を用いることによってこの反射率を約30%に低減することができる。つまりは入射光量の70%を光−熱変換膜32の加熱に利用することができる。出力が4Wのレーザ光を用いた場合、反射低減膜33のない場合は1.76Wのエネルギーをアニールに使うが、上記反射低減膜33を形成することで2.8Wと、およそ1.6倍のエネルギーを利用することができる。
大型のガラス基板を用いてディスプレイ用のTFT基板を量産する場合、このレーザアニールプロセスの基板処理速度が生産量を決める重要なファクターとなる。上記第2例でわかるように、反射低減膜を用いることによってビームの走査速度を大幅に上げることができるため、装置1台あたりの生産量も大幅に増やすことができる。
上記第2例では、反射低減膜33として酸化シリコン膜を用いたが、その他にも屈折率が1.5から2.5程度の透光性高融点膜であれば同様な効果が得られる。例えば、厚さが90nmの窒化シリコン(SiN)膜をモリブデン膜上に成膜することで、反射率は約15%まで低減することができ、酸化シリコン膜の場合よりさらにエネルギー利用効率を高めることができる。また、反射低減膜33として、酸化シリコン膜と窒化シリコン膜との積層膜を用いることもできる。
次に、本発明の薄膜トランジスタの製造方法に係る一実施の形態の第3例を説明する。
この第3例では前記第1例とほぼ同様なプロセスを用いて微結晶シリコン膜15と非晶質シリコン膜17とからなる2層チャネル構造の薄膜トランジスタ1を作製した。前記第1例と異なる点は前記図1の工程2で成膜する非晶質シリコン膜14の膜厚を43nmと厚くしたこと、前記図1の工程3で成膜する光−熱変換膜32の厚さを50nmとしたこと、前記図1の工程4において、アニールに使用する半導体レーザ光を、波長が808nmの赤外線半導体レーザ光ではなく、波長が405nmの窒化ガリウム(GaN)系青色半導体レーザ光を用いた点である。
この第3例で用いたアニール装置は、前記第1例で使用したアニール装置の光源部と照明光学系部を波長が405nmの半導体レーザ光およびこれに対応した均一照明光学系に変更したものである。照射する光エネルギー強度と走査速度を調整し、好適な微結晶シリコン膜15が得られる照射条件にて結晶化プロセスを行なった。前記図1の工程5以降は前記第1例と同様なプロセスを用いてTFTデバイスを製作し、電気特性を評価を行った。
その結果、電気特性は、前記第1例の結果と大きく変わらず、移動度が第1例の1.3倍、オン電流の隣接トランジスタ間バラツキが平均値で3%となり、有機EL用TFTとして十分な性能が得られた。このデバイスにおける微結晶シリコン膜15の粒径サイズを観察した写真を図5に示した。粒径は、10nm〜80nmであり、非晶質シリコン膜14の膜厚が43nmと厚くなった分、第1例に比べてやや大きいが、ラテラル成長は見られなかった。このように、微結晶シリコンができていることによってオン電流のバラツキが小さく抑えられているといえる。
次に、比較例として、バッファー膜31および光−熱変換膜32を形成しない薄膜トランジスタの製造方法を説明する。
比較例では、前記第3例において、バッファー膜31、光−熱変換膜32を形成することなしに、405nm半導体レーザ光で非晶質シリコン膜14をアニールした。その他のプロセスは、前記第3例とほぼ同様である。
この比較例では、非晶質シリコン膜14はアニールの結果、図6の電子顕微鏡(TEM)写真に示すように、粒径が100nmから1μm程度と大きく成長したポリシリコン膜となった。このポリシリコン膜を用いて前記図1の工程6以降を、前記第1例と同様のプロセスを行ってTFTデバイスを作製した。このデバイスの特性を評価したところ、移動度は第3例の約10倍と非常に高い値を示したが、オン電流の隣接バラツキも約8%と高くなった。このバラツキの値はテレビ等のディスプレイ用途に使用すると画質のムラを生じるレベルである。従来技術の課題の部分に記述したように、チャネル層に大粒径シリコンができると耐圧が低下したり、ゲート配線パターンの影響を受けて粒径のバラツキが大きくなり、従って特性バラツキの増大が生じる。
第1例、第3例および比較例における特性バラツキと結晶粒径とを比較して、表2に示した。
表2に示すように、結晶粒径が100nm以上まで成長してしまうプロセスでは特性バラツキ、特に電流値バラツキ(Ionのσ/平均値)が6.8%と大きくなることがわかる。また、前記第1例では結晶粒径が30nm±20nmであり、電流値バラツキ(Ionのσ/平均値)は1.3%、前記第3例では結晶粒径が50nm±40nmであり、電流値バラツキ(Ionのσ/平均値)は2.8%であった。このように、結晶粒径が100nm以上になると、電流値バラツキが大きくなりすぎ、例えば有機EL表示装置の駆動トランジスタとしてこの薄膜トランジスタを用いることが困難になることがわかる。一方、本発明の製造方法により製造された薄膜トランジスタでは、結晶粒径が90nm以下であり、電流値バラツキ(Ionのσ/平均値)が2.8%以下であることから、例えば有機EL表示装置の駆動トランジスタに採用することが可能であることが判る。
次に、図7のオン電流と電流値バラツキとの関係を説明する。図7では、黒塗りの菱形が第1例のデータであり、黒塗りの四角形が第3例のデータであり、白抜きの三角形が比較例のデータである。
図7に示すように、結晶粒径の大きい比較例では、最大15.5%の電流値バラツキがあることがわかる。一方、第3例のように結晶粒径が10nm〜90nmでは、電流値バラツキの最大値は4.8%であり、さらに第1例のように結晶粒径が10nm〜50nmでは、電流値バラツキの最大値は3.0%であり、結晶粒径が小さくなるほど電流値バラツキの最大値も小さくなることが判る。このことからも、本発明の薄膜トランジスタを例えば有機EL表示装置の駆動トランジスタとして用いる場合には、でき得る限り結晶粒径の小さな、例えば10nmに近い結晶粒径の微結晶シリコン膜15を形成することが有効であることが判る。
次に、上記各実施の形態例の変形例について説明する。
光源となる半導体レーザ装置は、発振波長が350nm〜1000nm程度の連続発振の半導体レーザ装置であり、上記実施の形態例ではAlGaAs系の化合物半導体を活性層に用いた半導体レーザ装置を使用したが、GaN、InGaN、GaAs、AlGaAs、InGaAs、InGaAsP、InGaAlP、ZnSe、ZnS、SiC等の化合物半導体を活性層に用いた半導体レーザ装置を用いることが可能である。特には、GaAsやAlGaAsを用いた半導体レーザ装置は高出力で長寿命のものが安価に市販されており、プロセス装置用の光源として非常に適している。
上記バッファー膜31は、図8のバッファー膜と薄膜トランジスタの移動度との関係図に示すように、上記実施の形態例では、10nm以上160nm以下の膜厚があれば良好な移動度を有する薄膜トランジスタを製造することができる。例えば、バッファー膜31が酸化シリコン膜で形成され、その膜厚が10nm〜160nmでは移動度が1.70cm2/V/s〜1.77cm2/V/sであった。
光−熱変換膜32は、上記実施の形態例では、酸化シリコン膜とモリブデン膜とを用いたが、その他にもシリコンの融点(1410℃)より高い温度での耐熱性を持つものを使用することができる。モリブデン(融点2623℃)以外の高融点金属として、チタン(Ti)(融点1666℃)、バナジウム(V)(融点1917℃)、クロム(Cr)(融点1857℃)、ジルコニウム(Zr)(融点1852℃)、ニオブ(Nb)(融点2470℃)、ハフニウム(Hf)(融点2230℃)、タンタル(Ta)(融点2985℃)、タングステン(W)(融点3407℃)等の高融点金属、また、融点の高い金属化合物として、上記高融点金属の酸化物、窒化物、炭化物、酸窒化物等の高融点金属化合物、窒化アルミニウム(AlN)、窒化シリコン(SiN)、酸窒化シリコン(SiON)、炭化シリコン(SiC)、酸化炭化シリコン(SiOC)、酸化アルミニウム(Al23)等を挙げることができる。もしくは、上記金属膜の積層膜、上記金属化合物膜の積層膜、上記金属膜と上記金属化合物膜との積層膜を用いることができる。
また、本発明の薄膜トランジスタ(第1例の薄膜トランジスタ)と従来型のアモルファスシリコンTFTについて、駆動時間によるしきい値電圧の変化量を調べた。その結果を図9に示す。図9では、縦軸にしきい値電圧の変化量ΔVth(V)を示し、横軸に駆動時間(s)を示す。
図9に示すように、薄膜トランジスタの駆動時間の経過とともにしきい値電圧が上昇していくが、本発明の薄膜トランジスタは、10万秒駆動してもしきい値電圧は0.07Vであったが従来型のアモルファスシリコンTFTでは、10秒の時点で0.122Vあり、10万秒の駆動時間では15.69Vとなった。このように、本発明の薄膜トランジスタでは、駆動時間が長くなっても、しきい値電圧がほとんど変化しないことが判る。このように、本発明の製造方法により形成された薄膜トランジスタは、長期間安定した表示品質が保てるという特徴を有する。このため、表示装置、とりわけ、有機EL表示装置の駆動トランジスタとして用いることにより、有機EL表示装置を長期間、安定した画質で表示することが可能になる。
上記説明した本発明の薄膜トランジスタは、複数の画素を有する表示パネルの画素を駆動する駆動トランジスタとして用いることができる。したがって、表示装置の製造方法において、薄膜トランジスタを形成する工程では、前記説明した本発明の薄膜トランジスタの製造方法を採用することができる。
したがって、特性変動の小さい薄膜トランジスタを製造することができるため、駆動時間が長い表示装置であっても長期間安定した表示品質が保てるという利点がある。この利点は、有機EL表示装置のような薄膜トランジスタの駆動時間が長い表示装置に、特に有効である。また、特性バラツキの小さい薄膜トランジスタを製造することができるため、表示画面にムラのない表示装置が実現できる。この利点も、有機EL表示装置のような薄膜トランジスタの駆動時間が長い表示装置に有効である。また、従来のアモルファスシリコンTFTに比べて移動度の高いトランジスタが得られるため、画素内のトランジスタ数が多い表示装置、例えば有機EL表示装置においては、小型・高解像度の表示装置を実現することができる。さらに、プロセス装置に使用する光源が小型、高出力、安価、長寿命な半導体レーザ装置であるため、プロセス装置自体が安価で高信頼性なものとなり、量産設備の初期投資、メンテナンスコストを低く抑えることができることによって、表示装置の生産コストを低減することが可能となる。
本発明の薄膜トランジスタの製造方法に係る一実施の形態の第1例を示した製造工程のフローチャートである。 本発明の薄膜トランジスタの製造方法に係る一実施の形態の第1例を示した製造工程断面図である。 第1例における再結晶化プロセスで得られた微結晶シリコン膜の電子顕微鏡(SEM)写真である。 本発明の薄膜トランジスタの製造方法に係る一実施の形態の第2例を示した製造工程断面図である。 第3例における再結晶化プロセスで得られた微結晶シリコン膜の電子顕微鏡(SEM)写真である。 比較例における再結晶化プロセスで得られたシリコン結晶の電子顕微鏡(SEM)写真である。 オン電流と電流値バラツキとの関係図である。 バッファー膜と薄膜トランジスタの移動度との関係図である。 しきい値電圧の変化量と薄膜トランジスタの駆動時間との関係図である。
符号の説明
1…薄膜トランジスタ、11…基板、12…ゲート電極、13…ゲート絶縁膜、14…非晶質シリコン膜、15…微結晶シリコン膜、16…半導体レーザ光、17…非晶質シリコン膜、31…バッファー膜、32…光−熱変換膜

Claims (4)

  1. 基板上にゲート電極を形成する工程と、
    前記ゲート電極を被覆するように前記基板上にゲート絶縁膜を形成する工程と、
    前記ゲート電極上に前記ゲート絶縁膜を介してチャネル層を形成する工程と、
    前記チャネル層の一方側にソース電極を形成するとともに他方側にドレイン電極を形成する工程と
    を備えた薄膜トランジスタの製造方法において、
    前記チャネル層を形成する工程は、
    前記ゲート絶縁膜上に非晶質シリコン膜、バッファー膜、光−熱変換膜の順に成膜する工程、
    前記光−熱変換膜に半導体レーザ光を照射して前記非晶質シリコン膜を微結晶シリコン膜に結晶化する工程と、
    前記光−熱変換膜とバッファー膜とを除去する工程と、
    前記微結晶シリコン膜上に非晶質シリコン膜を成膜する工程と
    を有することを特徴とする薄膜トランジスタの製造方法。
  2. 前記微結晶シリコン膜の結晶粒径は100nm以下である
    ことを特徴とする請求項1記載の薄膜トランジスタの製造方法。
  3. 前記光−熱変換膜を形成した後で前記半導体レーザ光を照射する前に、前記光−熱変換膜上に反射低減膜を形成し、
    前記反射低減膜は前記光−熱変換膜及び前記バッファー膜を除去する際に除去する
    ことを特徴とする請求項1記載の薄膜トランジスタの製造方法。
  4. 複数の画素からなる表示パネルの画素を駆動する薄膜トランジスタを備えた表示装置の製造方法において、
    前記薄膜トランジスタの製造工程は、
    基板上にゲート電極を形成する工程と、
    前記ゲート電極を被覆するように前記基板上にゲート絶縁膜を形成する工程と、
    前記ゲート電極上に前記ゲート絶縁膜を介してチャネル層を形成する工程と、
    前記チャネル層の一方側にソース電極を形成するとともに他方側にドレイン電極を形成する工程とを備え、
    前記チャネル層を形成する工程は、
    前記ゲート絶縁膜上に非晶質シリコン膜、バッファー膜、光−熱変換膜の順に成膜する工程と、
    前記光−熱変換膜に半導体レーザ光を照射して前記非晶質シリコン膜を微結晶シリコン膜に結晶化する工程と、
    前記光−熱変換膜とバッファー膜とを除去する工程と、
    前記微結晶シリコン膜上に非晶質シリコン膜を成膜する工程と
    を有することを特徴とする表示装置の製造方法。
JP2005182835A 2005-06-23 2005-06-23 薄膜トランジスタの製造方法および表示装置の製造方法 Expired - Fee Related JP4577114B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005182835A JP4577114B2 (ja) 2005-06-23 2005-06-23 薄膜トランジスタの製造方法および表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005182835A JP4577114B2 (ja) 2005-06-23 2005-06-23 薄膜トランジスタの製造方法および表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007005508A JP2007005508A (ja) 2007-01-11
JP4577114B2 true JP4577114B2 (ja) 2010-11-10

Family

ID=37690837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005182835A Expired - Fee Related JP4577114B2 (ja) 2005-06-23 2005-06-23 薄膜トランジスタの製造方法および表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP4577114B2 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5433154B2 (ja) * 2007-02-23 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2009049384A (ja) * 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
TWI521292B (zh) 2007-07-20 2016-02-11 半導體能源研究所股份有限公司 液晶顯示裝置
US7897971B2 (en) 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
US8786793B2 (en) * 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101399608B1 (ko) * 2007-07-27 2014-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작방법
US8330887B2 (en) 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
WO2009020168A1 (en) 2007-08-07 2009-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device having the display device, and method for manufacturing thereof
US7968885B2 (en) 2007-08-07 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2009071289A (ja) 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5058909B2 (ja) 2007-08-17 2012-10-24 株式会社半導体エネルギー研究所 プラズマcvd装置及び薄膜トランジスタの作製方法
US9054206B2 (en) 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8101444B2 (en) 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5307994B2 (ja) * 2007-08-17 2013-10-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI605509B (zh) 2007-09-03 2017-11-11 半導體能源研究所股份有限公司 薄膜電晶體和顯示裝置的製造方法
JP5236912B2 (ja) * 2007-09-04 2013-07-17 株式会社ジャパンディスプレイイースト 液晶表示装置
JP5395384B2 (ja) 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5371341B2 (ja) 2007-09-21 2013-12-18 株式会社半導体エネルギー研究所 電気泳動方式の表示装置
US20090090915A1 (en) 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
WO2009060922A1 (en) * 2007-11-05 2009-05-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device having the thin film transistor
US8030655B2 (en) 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
KR101283696B1 (ko) 2007-12-14 2013-07-05 현대자동차주식회사 차량용 유에스비 잭 및 그의 작동방법
US7910929B2 (en) 2007-12-18 2011-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2073255B1 (en) * 2007-12-21 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Diode and display device comprising the diode
JP5527966B2 (ja) 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
WO2009091013A1 (ja) 2008-01-17 2009-07-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ、半導体装置及びその製造方法
JP2009212219A (ja) * 2008-03-03 2009-09-17 Casio Comput Co Ltd Elディスプレイパネル及びトランジスタアレイパネル
US8247315B2 (en) 2008-03-17 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus and method for manufacturing semiconductor device
JP5182993B2 (ja) * 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP5475250B2 (ja) 2008-05-28 2014-04-16 三菱電機株式会社 半導体装置の製造方法及び半導体装置
JP2012043819A (ja) * 2008-08-29 2012-03-01 Ulvac Japan Ltd 薄膜トランジスタの製造方法及び薄膜トランジスタ
US8227278B2 (en) 2008-09-05 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
JP5384088B2 (ja) * 2008-11-28 2014-01-08 株式会社ジャパンディスプレイ 表示装置
KR20100067612A (ko) 2008-12-11 2010-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 표시 장치
CN102246310B (zh) 2008-12-11 2013-11-06 株式会社半导体能源研究所 薄膜晶体管及显示装置
JP5253990B2 (ja) * 2008-12-19 2013-07-31 三菱電機株式会社 薄膜トランジスタ
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
MX2012005204A (es) * 2009-11-03 2012-09-21 Univ Columbia Sistemas y metodos para el procesamiento de peliculas por fusion parcial mediante pulsos no periodicos.
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
TWI512981B (zh) 2010-04-27 2015-12-11 Semiconductor Energy Lab 微晶半導體膜的製造方法及半導體裝置的製造方法
KR101749228B1 (ko) * 2010-12-07 2017-06-20 엘지디스플레이 주식회사 미세 결정 실리콘층의 형성 방법 및 이를 포함하는 어레이 기판의 제조 방법
CN102959712A (zh) 2011-06-17 2013-03-06 松下电器产业株式会社 薄膜晶体管以及薄膜晶体管的制造方法
WO2013021426A1 (ja) * 2011-08-10 2013-02-14 パナソニック株式会社 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62201951U (ja) * 1986-06-12 1987-12-23
JPH06342909A (ja) * 1990-08-29 1994-12-13 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ及びその製法
JP2004134577A (ja) * 2002-10-10 2004-04-30 Seiko Epson Corp 半導体薄膜の製造方法、薄膜トランジスタ、半導体装置、薄膜太陽電池、複合半導体装置の製造方法、電気光学装置及び電子機器
WO2005001921A1 (ja) * 2003-06-27 2005-01-06 Nec Corporation 薄膜トランジスタ、薄膜トランジスタ基板、電子機器及び多結晶半導体薄膜の製造方法
JP2005123571A (ja) * 2003-09-22 2005-05-12 Sanyo Electric Co Ltd トランジスタ基板、表示装置及びそれらの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62201951U (ja) * 1986-06-12 1987-12-23
JPH06342909A (ja) * 1990-08-29 1994-12-13 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ及びその製法
JP2004134577A (ja) * 2002-10-10 2004-04-30 Seiko Epson Corp 半導体薄膜の製造方法、薄膜トランジスタ、半導体装置、薄膜太陽電池、複合半導体装置の製造方法、電気光学装置及び電子機器
WO2005001921A1 (ja) * 2003-06-27 2005-01-06 Nec Corporation 薄膜トランジスタ、薄膜トランジスタ基板、電子機器及び多結晶半導体薄膜の製造方法
JP2005123571A (ja) * 2003-09-22 2005-05-12 Sanyo Electric Co Ltd トランジスタ基板、表示装置及びそれらの製造方法

Also Published As

Publication number Publication date
JP2007005508A (ja) 2007-01-11

Similar Documents

Publication Publication Date Title
JP4577114B2 (ja) 薄膜トランジスタの製造方法および表示装置の製造方法
TWI433320B (zh) 薄膜電晶體、其製造方法及含此之有機發光二極體顯示裝置
US20080157083A1 (en) Transistor, fabricating method thereof and flat panel display therewith
JP5508535B2 (ja) 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板
KR101015844B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 구비하는유기전계발광표시장치의 제조방법
JP2006041472A (ja) 半導体装置およびその製造方法
JP3317482B2 (ja) 半導体装置及びその製造方法
JP2005197656A (ja) 多結晶シリコン膜の形成方法
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
US9236254B2 (en) Substrate having thin film and method of thin film formation
US20070212860A1 (en) Method for crystallizing a semiconductor thin film
US7723167B2 (en) Process and system for laser annealing and laser-annealed semiconductor film
US7541615B2 (en) Display device including thin film transistors
JP2009290168A (ja) 薄膜トランジスタ、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに表示装置
JP4169072B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
JP4430130B2 (ja) 半導体装置
US7838397B2 (en) Process and system for laser annealing and laser-annealed semiconductor film
KR20100065739A (ko) 전자 디바이스의 제조방법
US7776669B2 (en) Thin film transistor and method of fabricating the same
JP2006237042A (ja) レーザーアニール装置、これを用いた半導体薄膜の製造方法、および薄膜トランジスター
Morikawa et al. 33.3: Comparison of Poly‐Si TFT Characteristics Crystallized by a YAG2ω Laser and an Excimer Laser
JP2002208565A (ja) 半導体装置、その製造方法および液晶表示装置
KR100825385B1 (ko) 박막트랜지스터의 제조 방법
JP2011009658A (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法、並びにその利用
JP2011009294A (ja) 半導体基板およびその製造方法、並びに半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080616

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091026

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100809

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees