TWI605509B - 薄膜電晶體和顯示裝置的製造方法 - Google Patents
薄膜電晶體和顯示裝置的製造方法 Download PDFInfo
- Publication number
- TWI605509B TWI605509B TW103137604A TW103137604A TWI605509B TW I605509 B TWI605509 B TW I605509B TW 103137604 A TW103137604 A TW 103137604A TW 103137604 A TW103137604 A TW 103137604A TW I605509 B TWI605509 B TW I605509B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- semiconductor layer
- thin film
- film transistor
- electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 93
- 239000010409 thin film Substances 0.000 title description 246
- 238000000034 method Methods 0.000 title description 121
- 239000004065 semiconductor Substances 0.000 claims description 410
- 238000005530 etching Methods 0.000 claims description 118
- 239000012535 impurity Substances 0.000 claims description 91
- 239000000463 material Substances 0.000 claims description 43
- 238000009832 plasma treatment Methods 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 962
- 239000000758 substrate Substances 0.000 description 160
- 239000004973 liquid crystal related substance Substances 0.000 description 110
- 239000010408 film Substances 0.000 description 102
- 229910052732 germanium Inorganic materials 0.000 description 89
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 89
- 239000007789 gas Substances 0.000 description 77
- 230000015572 biosynthetic process Effects 0.000 description 51
- 238000006243 chemical reaction Methods 0.000 description 51
- 230000008569 process Effects 0.000 description 50
- 238000012545 processing Methods 0.000 description 39
- 239000013078 crystal Substances 0.000 description 35
- 230000002829 reductive effect Effects 0.000 description 34
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 33
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 32
- 238000001312 dry etching Methods 0.000 description 32
- 239000001257 hydrogen Substances 0.000 description 31
- 229910052739 hydrogen Inorganic materials 0.000 description 31
- 230000006870 function Effects 0.000 description 26
- 229910052735 hafnium Inorganic materials 0.000 description 23
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 23
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 22
- 239000011241 protective layer Substances 0.000 description 22
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 20
- 230000005684 electric field Effects 0.000 description 19
- 238000009413 insulation Methods 0.000 description 19
- 239000007788 liquid Substances 0.000 description 19
- 238000011282 treatment Methods 0.000 description 18
- 125000004429 atom Chemical group 0.000 description 17
- -1 hydrazine hydride Chemical compound 0.000 description 17
- 125000006850 spacer group Chemical group 0.000 description 17
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 16
- 229910052757 nitrogen Inorganic materials 0.000 description 16
- 229910052707 ruthenium Inorganic materials 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 15
- 239000001301 oxygen Substances 0.000 description 15
- 229910052760 oxygen Inorganic materials 0.000 description 15
- 238000003860 storage Methods 0.000 description 13
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 12
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 12
- 238000009616 inductively coupled plasma Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- 229910052717 sulfur Inorganic materials 0.000 description 12
- 239000011593 sulfur Substances 0.000 description 12
- 239000011737 fluorine Substances 0.000 description 11
- 229910052731 fluorine Inorganic materials 0.000 description 11
- 230000005693 optoelectronics Effects 0.000 description 11
- 229910052786 argon Inorganic materials 0.000 description 10
- DIOQZVSQGTUSAI-UHFFFAOYSA-N decane Chemical compound CCCCCCCCCC DIOQZVSQGTUSAI-UHFFFAOYSA-N 0.000 description 10
- 239000000126 substance Substances 0.000 description 10
- 229910052715 tantalum Inorganic materials 0.000 description 10
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 10
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- 229910052750 molybdenum Inorganic materials 0.000 description 9
- 239000011733 molybdenum Substances 0.000 description 9
- 238000005192 partition Methods 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 8
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 239000000460 chlorine Substances 0.000 description 8
- 239000004020 conductor Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 239000002356 single layer Substances 0.000 description 8
- 229910052727 yttrium Inorganic materials 0.000 description 8
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 8
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 239000001307 helium Substances 0.000 description 7
- 229910052734 helium Inorganic materials 0.000 description 7
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 229910052724 xenon Inorganic materials 0.000 description 7
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 239000006227 byproduct Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 150000003303 ruthenium Chemical class 0.000 description 6
- 238000009751 slip forming Methods 0.000 description 6
- 230000005236 sound signal Effects 0.000 description 6
- 239000002344 surface layer Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 229920001940 conductive polymer Polymers 0.000 description 5
- 238000011109 contamination Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 229910000449 hafnium oxide Inorganic materials 0.000 description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 5
- 238000011068 loading method Methods 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 229910052754 neon Inorganic materials 0.000 description 5
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 5
- 239000003566 sealing material Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 4
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 4
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 4
- 229910052794 bromium Inorganic materials 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- 238000007865 diluting Methods 0.000 description 4
- 229910052736 halogen Inorganic materials 0.000 description 4
- 150000002367 halogens Chemical class 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 239000011630 iodine Substances 0.000 description 4
- 229910052740 iodine Inorganic materials 0.000 description 4
- 229910052743 krypton Inorganic materials 0.000 description 4
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 4
- 229910052758 niobium Inorganic materials 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000001272 nitrous oxide Substances 0.000 description 4
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 229910001930 tungsten oxide Inorganic materials 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910000583 Nd alloy Inorganic materials 0.000 description 3
- 238000001237 Raman spectrum Methods 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920006267 polyester film Polymers 0.000 description 3
- 229920002620 polyvinyl fluoride Polymers 0.000 description 3
- 229910017073 AlLi Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910001362 Ta alloys Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000011324 bead Substances 0.000 description 2
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 2
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical class [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000005038 ethylene vinyl acetate Substances 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000013532 laser treatment Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 2
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 238000006124 Pilkington process Methods 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- YISOXLVRWFDIKD-UHFFFAOYSA-N bismuth;borate Chemical compound [Bi+3].[O-]B([O-])[O-] YISOXLVRWFDIKD-UHFFFAOYSA-N 0.000 description 1
- 239000005385 borate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- RMBPEFMHABBEKP-UHFFFAOYSA-N fluorene Chemical compound C1=CC=C2C3=C[CH]C=CC3=CC2=C1 RMBPEFMHABBEKP-UHFFFAOYSA-N 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 150000002429 hydrazines Chemical class 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 1
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 150000002835 noble gases Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- NIHNNTQXNPWCJQ-UHFFFAOYSA-N o-biphenylenemethane Natural products C1=CC=C2CC3=CC=CC=C3C2=C1 NIHNNTQXNPWCJQ-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 238000006213 oxygenation reaction Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 229920000768 polyamine Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000007348 radical reaction Methods 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000033764 rhythmic process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001256 stainless steel alloy Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0054—Processes for devices with an active region comprising only group IV elements
- H01L33/0058—Processes for devices with an active region comprising only group IV elements comprising amorphous semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本發明係關於一種薄膜電晶體的製造方法。此外，本發明還關於具有該薄膜電晶體的半導體裝置的製造方法，並且作為半導體裝置，特別可以舉出顯示裝置。作為顯示裝置，可以舉出液晶顯示裝置及EL顯示裝置。
近年來，由形成在具有絕緣表面的基板(例如，玻璃基板)上的半導體薄膜(厚度為數nm~數百nm左右)構成的薄膜電晶體引人注目。薄膜電晶體廣泛地應用於如IC(積體電路)及電光裝置那樣的電子裝置。尤其，正在加快開發作為以液晶顯示裝置等為代表的圖像顯示裝置的開關元件的薄膜電晶體。
在液晶顯示裝置等圖像顯示裝置中，作為開關元件，主要採用使用非晶半導體膜或多晶半導體膜的薄膜電晶體。
使用非晶半導體膜的薄膜電晶體的遷移率低。即，其電流驅動能力低。因此，當以使用非晶半導體膜的薄膜電
晶體形成保護電路時，為了充分防止靜電破壞，不得不形成尺寸大的電晶體，存在阻礙窄邊框化的問題。此外，還有如下問題：由於形成尺寸大的電晶體，電連接到閘極電極的掃描線和電連接到源極電極或汲極電極的信號線之間的寄生電容增大，而導致耗電量的增大。
使用多晶半導體膜的薄膜電晶體與使用非晶半導體膜的薄膜電晶體相比，其遷移率高出2個數量級以上，可以在同一基板上形成液晶顯示裝置的像素部和其周邊的驅動電路。然而，使用多晶半導體膜的薄膜電晶體與使用非晶半導體膜的薄膜電晶體相比，由於半導體膜的晶化及雜質的引入(摻雜)而製程變得複雜。因此，存在成品率低且成本高的問題。
作為多晶半導體膜的形成方法，已知如下技術：藉由光學系統將脈衝振盪的準分子雷射光束加工為線狀，在使線狀雷射光束對非晶半導體膜一邊掃描一邊照射來實現晶化。
此外，作為圖像顯示裝置的開關元件，除了使用非晶半導體膜的薄膜電晶體或使用多晶半導體膜的薄膜電晶體以外，還已知使用微晶半導體膜的薄膜電晶體(例如，參照專利文獻1~4)。
作為使用微晶半導體膜的薄膜電晶體的製造方法，已知如下技術：在閘極絕緣膜上形成非晶矽膜，在該非晶矽膜上形成金屬膜，對該金屬膜照射二極體雷射，將非晶矽膜改性為微晶矽膜。根據該製造方法，形成在非晶矽膜上
的金屬膜只起到將二極體雷射的光能轉換為熱能的作用，在後續製程中被去掉。即，僅藉由來自金屬膜的傳導加熱來加熱非晶矽膜，利用該熱量來形成微晶矽膜的方法(例如，參照非專利文獻1)。
[專利文獻1]日本專利特開平第4-242724號公報
[專利文獻2]日本專利特開第2005-49832號公報
[專利文獻3]美國專利第4409134號
[專利文獻4]美國專利第5591987號
[非專利文獻1]Toshiaki Arai等、SID 07 DIGEST、2007、1370-1373頁
本發明的目的在於提供一種截止電流小且電特性良好的薄膜電晶體的製造方法。
本發明是一種具有背通道部的薄膜電晶體的製造方法，其要點在於，進行用於去掉在形成該背通道部之後去掉了的抗蝕掩模的殘渣等的蝕刻處理。
本發明之一是一種薄膜電晶體的製造方法，其中，藉由利用抗蝕掩模進行蝕刻來在所述薄膜電晶體中形成背通道部，去掉所述抗蝕掩模，蝕刻所述背通道部的一部分。
將本發明特別應用於反交錯型薄膜電晶體即可。這是因為如下緣故：在很多情況下，在反交錯型薄膜電晶體中，在背通道部產生抗蝕掩模的殘渣。因此，本發明之一
是一種薄膜電晶體的製造方法，其特徵在於，在蝕刻成為通道形成區的部分或者與通道形成區重疊的部分的雜質半導體層之後，對該被蝕刻部分在半導體層露出的狀態下進行乾蝕刻。即，本發明的特徵之一在於：在形成背通道之後，去掉抗蝕掩模，然後進一步進行蝕刻。
在上述構成的本發明中，例如將非晶半導體層使用於半導體層即可。如果使用微晶半導體層，則更理想。這是因為如下緣故：由微晶半導體層形成的薄膜電晶體有導通電流提高的趨勢。然而，存在微晶半導體層的晶粒的表面容易被氧化的問題。因此，在很多情況下，在通道形成區的晶粒的表面上形成氧化層。該氧化層成為載流子的遷移的障礙，存在導致薄膜電晶體的電特性惡化(例如，遷移率的降低)。
於是，在使用微晶半導體層作為半導體層的情況下，較佳的設置緩衝層來覆蓋微晶半導體層。緩衝層由非晶半導體形成。微晶半導體層和使用於緩衝層的非晶半導體層較佳的由相同材料形成。即，使用微晶半導體層作為半導體層時的本發明的製造方法如下。
本發明之一是一種薄膜電晶體的製造方法，其特徵在於，藉由利用抗蝕掩模進行蝕刻來在所述薄膜電晶體中形成背通道部，去掉所述抗蝕掩模，蝕刻所述背通道部的一部分。
本發明之一是一種薄膜電晶體的製造方法，其特徵在於，在閘極電極層上形成閘極絕緣層、半導體層以及雜質
半導體層，在所述雜質半導體層上選擇性地形成第一抗蝕掩模，蝕刻所述半導體層以及雜質半導體層來形成至少一部分與所述閘極電極層重疊的島狀半導體層，去掉所述第一抗蝕掩模，在所述閘極絕緣層以及所述島狀半導體層上形成導電層，在所述導電層上選擇性地形成第二抗蝕掩模，蝕刻所述導電層來形成源極電極及汲極電極層，藉由在留下所述第二抗蝕掩模的狀態下蝕刻所述島狀半導體層的所述雜質半導體層，從而使所述半導體層的一部分露出而形成背通道部，去掉所述第二抗蝕掩模，以所述源極電極及汲極電極層為掩模蝕刻所述背通道部的表層部。將該方法作為第一製造方法。
本發明之一是一種薄膜電晶體的製造方法，其特徵在於，在閘極電極層上形成閘極絕緣層、半導體層以及雜質半導體層，在所述雜質半導體層上選擇性地形成第一抗蝕掩模，蝕刻所述半導體層以及雜質半導體層來形成至少一部分與所述閘極電極層重疊的島狀半導體層，去掉所述第一抗蝕掩模，在所述閘極絕緣層以及所述島狀半導體層上形成導電層，在所述導電層上選擇性地形成第二抗蝕掩模，蝕刻所述導電層來形成源極電極及汲極電極層，去掉所述第二抗蝕掩模，藉由以所述源極電極及汲極電極層為掩模蝕刻所述島狀半導體層的所述雜質半導體層，從而使所述半導體層的一部分露出而形成背通道部，蝕刻所述背通道部的表層部。
本發明之一是一種薄膜電晶體的製造方法，其特徵在
於，在閘極電極層上形成閘極絕緣層、半導體層、雜質半導體層以及導電層，在所述導電層上選擇性地形成具有凹部的第一抗蝕掩模，藉由蝕刻所述半導體層、所述雜質半導體層以及所述導電層，在形成島狀半導體層以及該半導體層上的導電層的同時，使所述第一抗蝕掩模的凹部到達所述導電層來形成第二抗蝕掩模，藉由蝕刻所述導電層來形成源極電極及汲極電極層，藉由蝕刻所述島狀半導體層的所述雜質半導體層，從而使所述半導體層的一部分露出而形成背通道部，去掉所述第二抗蝕掩模，藉由以所述源極電極及汲極電極層為掩模蝕刻所述背通道部的表層部。
本發明之一是一種薄膜電晶體的製造方法，其特徵在於，在閘極電極層上形成閘極絕緣層、半導體層、雜質半導體層以及導電層，在所述導電層上選擇性地形成具有凹部的第一抗蝕掩模，藉由蝕刻所述半導體層、所述雜質半導體層以及所述導電層，在形成島狀半導體層以及該半導體層上的導電層的同時，使所述第一抗蝕掩模的凹部到達所述導電層來形成第二抗蝕掩模，藉由蝕刻所述導電層來形成源極電極及汲極電極層，去掉所述第二抗蝕掩模，藉由蝕刻所述島狀半導體層的所述雜質半導體層，從而使所述半導體層的一部分露出而形成背通道部，以所述源極電極及汲極電極層為掩模蝕刻所述背通道部的表層部。
在上述構成的本發明中，較佳的以無偏向的方式蝕刻所述背通道部的一部分。這是為了降低對於背通道部的損傷。
在上述構成的本發明中，較佳的藉由與形成所述背通道部時使用的氣體相同種類的氣體來蝕刻所述背通道部。如果藉由與形成所述背通道部時使用的氣體相同種類的氣體來蝕刻(稍微蝕刻)所述表層部，則可以提高生產能力。作為這裏使用的氣體，例如可以舉出氯氣。
在上述構成的本發明中，較佳的藉由脈衝放電來蝕刻所述背通道部。這是為了進一步降低對於背通道部的損傷。
在上述構成的本發明中，較佳的是，所述半導體層由微晶半導體層和非晶半導體層的疊層構成，所述非晶半導體層設置於所述半導體層的接觸所述雜質半導體層的一側。藉由將本發明應用於這種結構的薄膜電晶體，可以進一步降低截止電流。
藉由上述構成的本發明的製造方法而製造的薄膜電晶體所具有的源極電極及汲極電極層形成與其連接的像素電極層，該像素電極層由具有透光性的導電性材料形成。
作為藉由上述第一製造方法製成的薄膜電晶體，半導體層由微晶半導體層及非晶半導體層構成的薄膜電晶體中，具有閘極電極層、覆蓋閘極電極層地設置的閘極絕緣層、設置在閘極絕緣層上的半導體層、由接觸半導體層上的一部分地設置的第一部分及接觸所述第一部分地設置的第二部分構成的源區及汲區、接觸所述源區及汲區上地設置的所述源極電極及汲極電極，與所述源區及汲區重疊的所述非晶半導體層比與通道形成區重疊的所述非晶半導體
層厚，所述源區及汲區的第一部分的側面與所述源極電極及汲極電極大致位於同一平面上，所述源區及汲區的第二部分的側面與所述非晶半導體層的側面大致位於同一平面上。
藉由採用上述結構，即在微晶半導體層上設置緩衝層的反交錯結構，導通電流主要流過通道形成區中的與閘極絕緣層的介面附近(距介面數十nm以下的區域)，而截止電流主要流過通道形成區的遠離閘極絕緣層的一側的表層(以下，稱為背通道部)。因為微晶半導體的遷移率高，所以可以提高導通電流，因為作為緩衝層的包含氫的非晶半導體層相當於薄膜電晶體的背通道部，具有高電阻，所以可以降低截止電流。因此，藉由在接觸閘極絕緣層的一側形成微晶半導體層，在背通道部形成非晶半導體層，在去掉抗蝕掩模之後蝕刻該背通道部，可以製造導通電流高且截止電流低的薄膜電晶體。
此外，較佳的在微晶半導體層和源區及汲區之間也具有緩衝層。緩衝層防止微晶半導體層的氧化，發揮高電阻區域的作用。因為在微晶半導體層和源區及汲區之間具有設置有凹部的緩衝層，所以可以製造遷移率高、漏電流小且絕緣耐壓高的薄膜電晶體。藉由降低薄膜電晶體的源區及汲區之間的漏電流，可以降低截止電流。
在本發明中，設置緩衝層的情況下，在蝕刻雜質區之後的抗蝕膜的剝離及洗滌之後，在與通道形成區重疊的區域的緩衝層露出的狀態下進行乾蝕刻。此外，藉由設置緩
衝層，可以防止微晶半導體層的氧化，可以防止薄膜電晶體的電特性的退化。
如上所述，藉由設置緩衝層，可以採用生產性高的通道蝕刻型的製造方法。
還有，在本說明書中，對於層疊膜的各層，有時不對膜和層特別地區別使用。
還有，在本說明書中，將如下的層稱為LPSAS層：在形成藉由成膜而取得的微晶半導體層之後，對微晶半導體層照射雷射光束，使其進行結晶生長而取得的層。
藉由本發明，可以製造截止電流小的薄膜電晶體。藉由降低截止電流，可以製造開關特性良好的薄膜電晶體。
即，可以低成本且成品率好地製造電特性良好且可靠性高的薄膜電晶體。此外，對於藉由應用本發明而製成的薄膜電晶體，在同一基板上，元件之間的電特性的偏差小。
此外，可以製造汲極電壓的變化所導致的汲極電流的變化小的薄膜電晶體。
此外，當薄膜電晶體的通道長度小時，也可以降低Vg-Id曲線的上升時的截止電流。
因為應用本發明的薄膜電晶體的S值小且開關特性良好，所以藉由將該薄膜電晶體應用於顯示裝置，可以提高顯示裝置的對比度，可以降低耗電量。此外，因為元件之間的電特性的偏差小，所以可以製成顯示偏差小的顯示裝置。
還有，S值是指源極電極和汲極電極之間的電流(亞臨界值電流)增加一個數量級所需的閘極電壓，S值越小，亞臨界值電流相對於閘極電壓的斜率越大，開關特性就越好。
因此，藉由將應用本發明的薄膜電晶體應用於顯示裝置，可以提高顯示裝置的圖像品質。
100‧‧‧基板
102‧‧‧閘極電極層
104‧‧‧閘極絕緣層
106‧‧‧半導體層
108‧‧‧緩衝層
110‧‧‧源區及汲區
112‧‧‧源極電極及汲極電極層
114‧‧‧絕緣層
116‧‧‧開口部
118‧‧‧像素電極層
121‧‧‧抗蝕掩模
122‧‧‧抗蝕掩模
126‧‧‧抗蝕掩模
131‧‧‧抗蝕掩模
136‧‧‧抗蝕掩模
137‧‧‧抗蝕掩模
186‧‧‧電晶體
200‧‧‧裝載室
201‧‧‧反應室
202‧‧‧反應室
203‧‧‧反應室
204‧‧‧反應室
205‧‧‧卸載室
210‧‧‧共通室
211‧‧‧傳送單元
212‧‧‧閘閥
218‧‧‧盒
219‧‧‧盒
222‧‧‧基板
224‧‧‧層
300‧‧‧基板
301‧‧‧基板
302‧‧‧配線
304‧‧‧配線
305‧‧‧配線
316‧‧‧配線
318‧‧‧配線
320‧‧‧絕緣層
322‧‧‧絕緣層
323‧‧‧開口部
324‧‧‧像素電極
325‧‧‧狹縫
326‧‧‧像素電極
328‧‧‧薄膜電晶體
329‧‧‧薄膜電晶體
330‧‧‧保持電容部
331‧‧‧保持電容部
332‧‧‧遮光層
334‧‧‧彩色層
336‧‧‧彩色層
338‧‧‧彩色層
340‧‧‧對置電極
342‧‧‧間隔物
344‧‧‧突起
346‧‧‧取向膜
348‧‧‧取向膜
350‧‧‧液晶層
351‧‧‧液晶元件
352‧‧‧液晶元件
400‧‧‧基板
401‧‧‧基板
402‧‧‧配線
403‧‧‧配線
406‧‧‧絕緣層
409‧‧‧配線
416‧‧‧配線
418‧‧‧配線
419‧‧‧配線
420‧‧‧絕緣層
422‧‧‧絕緣層
423‧‧‧開口部
424‧‧‧像素電極
425‧‧‧狹縫
426‧‧‧像素電極
427‧‧‧開口部
428‧‧‧薄膜電晶體
429‧‧‧薄膜電晶體
430‧‧‧保持電容部
431‧‧‧保持電容部
432‧‧‧遮光層
436‧‧‧彩色層
437‧‧‧平坦化層
440‧‧‧對置電極
441‧‧‧狹縫
446‧‧‧取向膜
448‧‧‧取向膜
450‧‧‧液晶層
451‧‧‧液晶元件
452‧‧‧液晶元件
500‧‧‧基板
501‧‧‧基板
502‧‧‧配線
504‧‧‧配線
506‧‧‧第一絕緣層
507‧‧‧像素電極
510‧‧‧源區
516‧‧‧配線
518‧‧‧配線
520‧‧‧絕緣層
523‧‧‧開口部
524‧‧‧像素電極
525‧‧‧狹縫
528‧‧‧薄膜電晶體
532‧‧‧遮光層
536‧‧‧彩色層
537‧‧‧平坦化層
546‧‧‧取向膜
548‧‧‧取向膜
550‧‧‧液晶層
600‧‧‧基板
601‧‧‧基板
602‧‧‧掃描線
606‧‧‧絕緣層
607‧‧‧像素電極
609‧‧‧配線
610‧‧‧源區
615‧‧‧電容電極
616‧‧‧配線
618‧‧‧配線
620‧‧‧絕緣層
623‧‧‧開口部
624‧‧‧像素電極
628‧‧‧薄膜電晶體
632‧‧‧遮光層
633‧‧‧開口部
636‧‧‧彩色層
637‧‧‧平坦化層
646‧‧‧取向膜
648‧‧‧取向膜
650‧‧‧液晶層
700‧‧‧基板
701‧‧‧基板
702‧‧‧配線
704‧‧‧配線
715‧‧‧配線
716‧‧‧配線
718‧‧‧配線
723‧‧‧開口部
724‧‧‧像素電極
728‧‧‧薄膜電晶體
732‧‧‧遮光層
736‧‧‧彩色層
737‧‧‧平坦化層
740‧‧‧對置電極
746‧‧‧取向膜
748‧‧‧取向膜
750‧‧‧液晶層
800‧‧‧基板
801‧‧‧薄膜電晶體
802‧‧‧薄膜電晶體
803‧‧‧絕緣層
804‧‧‧絕緣層
805‧‧‧導電層
806‧‧‧間隔壁
807‧‧‧發光層
808‧‧‧導電層
809‧‧‧發光元件
810‧‧‧保護層
821‧‧‧驅動用電晶體
822‧‧‧發光元件
823‧‧‧陰極
824‧‧‧發光層
825‧‧‧陽極
831‧‧‧驅動用電晶體
833‧‧‧陰極
834‧‧‧發光層
835‧‧‧陽極
836‧‧‧遮光層
837‧‧‧導電層
841‧‧‧驅動用電晶體
843‧‧‧陰極
844‧‧‧發光層
845‧‧‧陽極
847‧‧‧導電層
850‧‧‧像素部
851‧‧‧觸發電路
852‧‧‧掃描線驅動電路
853‧‧‧信號線驅動電路
854‧‧‧移位暫存器
855‧‧‧類比開關
856‧‧‧移位暫存器
857‧‧‧緩衝記憶體
861‧‧‧配線
862‧‧‧配線
863‧‧‧配線
864‧‧‧配線
865‧‧‧配線
866‧‧‧配線
867‧‧‧配線
871‧‧‧電晶體
872‧‧‧電晶體
873‧‧‧電晶體
874‧‧‧電晶體
875‧‧‧電晶體
876‧‧‧電晶體
877‧‧‧電晶體
878‧‧‧電晶體
881‧‧‧配線
882‧‧‧配線
883‧‧‧配線
884‧‧‧配線
885‧‧‧配線
886‧‧‧配線
901‧‧‧基板
902‧‧‧像素部
903‧‧‧信號線驅動電路
904‧‧‧掃描線驅動電路
905‧‧‧密封材料
906‧‧‧基板
907‧‧‧FPC
908‧‧‧液晶層
909‧‧‧電晶體
910‧‧‧電晶體
911‧‧‧間隔物
912‧‧‧像素電極
913‧‧‧液晶元件
914‧‧‧配線
915‧‧‧配線
916‧‧‧連接端子
917‧‧‧對置電極
918‧‧‧配線
919‧‧‧各向異性導電層
930‧‧‧發光元件
931‧‧‧填充材料
951‧‧‧框體
952‧‧‧顯示用面板
953‧‧‧主畫面
954‧‧‧數據機
955‧‧‧接收器
956‧‧‧遙控操作機
957‧‧‧顯示部
958‧‧‧副畫面
959‧‧‧揚聲器部
961‧‧‧框體
962‧‧‧顯示部
963‧‧‧操作部
966‧‧‧框體
967‧‧‧顯示部
971‧‧‧像素部
972‧‧‧信號線驅動電路
973‧‧‧掃描線驅動電路
974‧‧‧調諧器
975‧‧‧視頻信號放大電路
976‧‧‧視頻信號處理電路
977‧‧‧控制電路
978‧‧‧信號分割電路
979‧‧‧音頻信號放大電路
980‧‧‧音頻信號處理電路
981‧‧‧控制電路
982‧‧‧輸入部
983‧‧‧揚聲器
在附圖中：圖1是說明應用本發明的薄膜電晶體的結構的一例的圖；圖2是說明本發明的薄膜電晶體的製造方法的一例的圖；圖3是說明本發明的薄膜電晶體的製造方法的一例的圖；圖4是說明本發明的薄膜電晶體的製造方法的一例的圖；圖5是用於本發明的薄膜電晶體的製造的電漿CVD裝置的俯視圖；圖6是定義在本說明書中的斜坡角的圖；圖7是說明本發明的薄膜電晶體的製造方法的一例的圖；圖8是說明本發明的薄膜電晶體的製造方法的一例的圖；
圖9是說明本發明的薄膜電晶體的製造方法的一例的圖；圖10是說明本發明的薄膜電晶體的製造方法的一例的圖；圖11是說明本發明的薄膜電晶體的製造方法的一例的圖；圖12是說明本發明的薄膜電晶體的製造方法的一例的圖；圖13是說明本發明的薄膜電晶體的製造方法的一例的圖；圖14是說明應用本發明的薄膜電晶體的結構的一例的圖；圖15是說明應用本發明的薄膜電晶體的結構的一例的圖；圖16是說明應用本發明的薄膜電晶體的結構的一例的圖；圖17是說明本發明的薄膜電晶體的製造方法的一例的圖；圖18是說明本發明的薄膜電晶體的製造方法的一例的圖；圖19是說明可以應用本發明的液晶顯示裝置的圖；圖20是說明可以應用本發明的液晶顯示裝置的圖；圖21是說明可以應用本發明的液晶顯示裝置的圖；圖22是說明可以應用本發明的液晶顯示裝置的圖；
圖23是說明可以應用本發明的液晶顯示裝置的圖；圖24是說明可以應用本發明的液晶顯示裝置的圖；圖25是說明可以應用本發明的液晶顯示裝置的圖；圖26是說明可以應用本發明的液晶顯示裝置的圖；圖27是說明可以應用本發明的液晶顯示裝置的圖；圖28是說明可以應用本發明的液晶顯示裝置的圖；圖29是說明可以應用本發明的液晶顯示裝置的圖；圖30是說明可以應用本發明的液晶顯示裝置的圖；圖31是說明可以應用本發明的液晶顯示裝置的圖；圖32是說明可以應用本發明的液晶顯示裝置的圖；圖33是說明可以應用本發明的發光裝置的圖；圖34是說明可以應用本發明的發光裝置的圖；圖35是說明可以應用本發明的顯示裝置的結構的方塊圖；圖36是說明本發明的液晶顯示面板的俯視圖及截面圖；圖37是說明本發明的發光顯示面板的俯視圖及截面圖；圖38是說明使用本發明的發光裝置的電子設備的立體圖；圖39是說明使用本發明的發光裝置的電子設備的圖；以及圖40是示出應用本發明而製成的薄膜電晶體的電特性的圖。
下面，參照附圖說明本發明的實施例模式。但是，本發明不局限於以下的說明。這是因為只要是本技術領域的普通技術人員就可以很容易地理解，在不脫離本發明的宗旨及其範圍的情況下其方式和詳細內容可以作各種改變。因此，本發明不應該被解釋為僅限定在以下所示的實施例模式及實施例所記載的內容。還有，當使用附圖說明本發明的構成時，表示相同部分的符號在不同附圖之間也通用。此外，當表示同樣部分時，有時採用相同的方格圖而不特別標記符號。
實施例模式1
在本實施例模式中，參照附圖說明本發明的薄膜電晶體的製造方法以及藉由該方法製成的薄膜電晶體。
圖1表示應用本發明的薄膜電晶體的俯視圖及截面圖的一例。圖1所示的薄膜電晶體在基板100上具有閘極電極層102，在閘極電極層102上具有閘極絕緣層104，在閘極絕緣層104上具有半導體層106，在半導體層106上具有緩衝層108，在緩衝層108上的一部分具有源區及汲區110，在源區及汲區110上具有源極電極及汲極電極層112，在源極電極及汲極電極層112上具有絕緣層114。各層進行圖案形成而取得所希望的形狀。絕緣層114發揮保護層的作用。
還有，作為本實施例模式的半導體層106，可以具體地舉出微晶半導體層、或者藉由對成膜後的微晶半導體層進行雷射處理(以下也稱為“LP”)而取得的結晶性半導體層，但是不局限於此，半導體層106也可以沒有結晶性。或者，半導體層106也可以是以多晶半導體層為代表的結晶性半導體層。
圖1所示的薄膜電晶體中的接觸緩衝層108上的一部分地設置的源區及汲區110由接觸源極電極及汲極電極層112的第一部分和接觸緩衝層108的第二部分構成。與該源區及汲區110重疊的緩衝層108被設置得比與通道形成區重疊的緩衝層108厚。再者，如圖1所示，源區及汲區110的第一部分的(內側的)側面與源極電極及汲極電極層112的(內側的)側面大致位於同一平面上，第二部分的側面與緩衝層108的側面大致位於同一平面上。第一部分的側面和第二部分的側面有時不位於同一平面上。
還有，圖1所示的薄膜電晶體是在液晶顯示裝置(液晶顯示面板)中被設置為矩陣狀的像素電晶體。薄膜電晶體的源極電極連接到源極配線，而汲極電極藉由設置在絕緣層114中的開口部116連接到像素電極層118。
還有，源極電極和汲極電極之一被至少形成為圍繞源極電極和汲極電極之另一個的形狀(U字形、日本片假名”“"字型或者馬蹄形)。藉由將薄膜電晶體形成為U字形(日本片假名”“"字型或者馬蹄形)，可以擴大該薄膜電晶體的通道寬度，可以確保足夠的導通電流。此外，可以
降低電特性的偏差。再者，可提高可靠性。然而，本發明不局限於此，薄膜電晶體也可以不是U字形(日本片假名”“"字型或者馬蹄形)。
接著，參照附圖而說明圖1所示的薄膜電晶體的製造方法。還有，具有微晶半導體的n型薄膜電晶體的載流子的遷移率高於具有微晶半導體的p型薄膜電晶體。此外，如果使形成在同一基板上的所有薄膜電晶體的極性一致，可以控制製程數，是較佳的。因此，這裏將說明n型薄膜電晶體的製造方法。
首先，在基板100上形成閘極電極層102。基板100可以使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋁矽酸鹽玻璃等藉由熔化法或浮法製造的無鹼玻璃基板、陶瓷基板，還可以使用具有本製程的處理溫度以上的耐熱性的塑膠基板等。此外，可以使用在不銹鋼合金等金屬基板的表面上設置絕緣層而得的基板。即，作為基板100，使用具有絕緣表面的基板。在基板100是玻璃母板的情況下，採用第一代(例如，320mm×400mm)~第十代(例如，2950mm×3400mm)的基板即可。
閘極電極層102可以使用鈦、鉬、鉻、鉭、鎢、鋁、銅、釹或鈧等金屬材料或以這些為主要成分的合金材料來形成。在使用鋁的情況下，如果使用添加鉭而合金化的Al-Ta合金，則小丘得到抑制，所以是較佳的。此外，如果使用添加釹而合金化的Al-Nd合金，則不僅小丘得到抑制，而且可以形成電阻低的配線，所以是更佳的。此外，
還可以使用以摻雜磷等雜質元素的多晶矽為代表的半導體層或AgPdCu合金。此外，可以以單層形成或者以疊層形成。例如，較佳的採用在鋁層上層疊鉬層的兩層的疊層結構、在銅層上層疊鉬層的兩層結構、或者在銅層上層疊氮化鈦層或氮化鉭層的兩層結構。藉由在電阻低的層上層疊發揮阻擋層的作用的金屬層，可以降低電阻，且防止從金屬層擴散到半導體層的金屬元素的擴散。或者，也可以採用由氮化鈦層和鉬層構成的兩層的疊層結構，或者層疊厚度為50nm的鎢層、厚度為500nm的鋁和矽的合金層以及厚度為30nm的氮化鈦層的三層的疊層結構。此外，當採用三層的疊層結構時，可以使用氮化鎢代替第一導電層的鎢，也可以使用鋁和鈦的合金層代替第二導電層的鋁和矽的合金層，也可以使用鈦層代替第三導電層的氮化鈦層。例如，如果在Al-Nd合金層上層疊形成鉬層，則可以形成耐熱性良好且電阻低的導電層。
閘極電極層102可以藉由利用濺射法或真空蒸鍍法在基板100上形成導電層，利用光微影法或噴墨法在該導電層上形成掩模，並使用該掩模蝕刻導電層來形成。另外，也可以藉由利用噴墨法將銀、金或銅等的導電性奈米糊料吐出至基板上，進行焙燒來形成。另外，作為提高閘極電極層102和基板100的密合性並防止構成閘極電極層102的材料擴散到基底的阻擋金屬，可以將上述金屬材料的氮化物層設置在基板100和閘極電極層102之間。在此，在基板100上形成導電層，藉由使用光微影掩模形成的抗蝕
掩模進行來形成閘極電極層102。
另外，因為在閘極電極層102上在以後的製程中形成半導體層以及源極配線(信號線)，所以較佳的將其側面加工為斜坡形狀，以便防止在具有高度差的部分發生的配線斷裂。此外，可以藉由該製程同時也形成閘極配線(掃描線)。再者，可以也形成像素部具有的電容線。還有，掃描線是指選擇像素的配線。
接著，覆蓋閘極電極層102地形成閘極絕緣層104，在該閘極絕緣層上依次形成微晶半導體層、非晶半導體層以及雜質半導體層。還有，較佳的至少連續形成閘極絕緣層、微晶半導體層以及非晶半導體層。更佳的，連續形成至雜質半導體層。藉由至少在不接觸於大氣的情況下連續形成閘極絕緣層、微晶半導體層以及非晶半導體層，可以在不受到大氣成分或漂浮在大氣中的雜質元素的污染的情況下形成疊層膜的各層的介面。所以，可以降低薄膜電晶體的電特性的偏差，可以成品率好地製造可靠性高的薄膜電晶體。
閘極絕緣層104可以利用CVD法或濺射法等以氧化矽、氮化矽、氧氮化矽或氮氧化矽形成。此外，閘極絕緣層104既可以以單層形成，又可以層疊這些來形成。作為閘極絕緣層104，較佳的從基板側依次層疊氮化矽層或氮氧化矽層、氧化矽層或氧氮化矽層來形成。這是因為如下緣故：當基板100包括雜質元素時，氮化矽層及氮氧化矽層防止這些進入半導體層106的效果高，特別在半導體層
106是微晶半導體層的情況下，氧化矽層及氧氮化矽層與微晶半導體層的介面特性良好。或者，作為閘極絕緣層104，也可以從基板側依次層疊氧化矽層或氧氮化矽層、氮化矽層或氮氧化矽層、氧化矽層或氧氮化矽層來形成。此外，作為閘極絕緣層104，也可以利用單層的氧化矽層、氮化矽層、氧氮化矽層、或者氮氧化矽層來形成。再者，較佳的藉由頻率為1GHz的微波電漿CVD法來形成閘極絕緣層104。藉由微波電漿CVD法形成的氧氮化矽層及氮氧化矽層因為膜質細緻，所以絕緣耐壓高，可以提高薄膜電晶體的可靠性。
閘極絕緣層104較佳的在氮氧化矽層上層疊形成氧氮化矽層而構成兩層結構。閘極絕緣層104以達到50nm以上、較佳的為50nm~400nm、更佳的為150nm~300nm的條件形成。如果使用氮氧化矽層，可以防止基板100中所含的鹼金屬等混入半導體層106。此外，藉由使用氧氮化矽層，可以防止將鋁用於閘極電極層102時有可能發生的小丘，還可以防止閘極電極層102的氧化。
另外，氧氮化矽是指具有如下組成的物質：氧的含量比氮多，氧的含量在55~65原子%的濃度範圍內，氮的含量在1~20原子%的濃度範圍內，矽的含量在25~35原子%的濃度範圍內，氫的含量在0.1~10原子%的濃度範圍內。此外，氮氧化矽是指具有如下組成的物質：氮的含量比氧多，氧的含量在15~30原子%的濃度範圍內，氮的含量在20~35原子%的濃度範圍內，矽的含量在25
~35原子%的濃度範圍內，氫的含量在15~25原子%的濃度範圍內。
在半導體層106是藉由對微晶半導體層進行LP處理而形成的層的情況下，較佳的是，在形成閘極絕緣層104之後、形成微晶半導體層之前，在閘極絕緣層104上形成用來提高微晶半導體層的密合性並防止雷射處理所導致的氧化的層。作為這種用來防止氧化的層，例如可以舉出由氮化矽層夾住氧氮化矽層的疊層結構的層。在半導體層106是藉由對微晶半導體層進行LP處理而形成的層的情況下，藉由該處理，可以提高形成在其上的半導體層106的密合性，防止LP時的氧化。
半導體層106發揮薄膜電晶體的通道形成區的作用。在半導體層106是微晶半導體層的情況下，形成包括非晶質和結晶結構(包括單晶、多晶)的中間結構的半導體材料的微晶半導體層。再者，藉由對其進行LP處理，可以提高電特性。
在此，微晶半導體是具有在自由能方面上很穩定的第三狀態的半導體，較好是具有短程有序及晶格應變的晶質半導體，較好是可以使其粒徑為數nm~20nm並分散存在於非晶半導體中。在作為微晶半導體的代表例子的微晶矽中，其拉曼光譜偏移到比表示單晶矽的520.6cm-1低的波數側。即，微晶矽的拉曼光譜的峰值位於481cm-1~520.6cm-1的範圍內。此外，較佳的使其至少包含1原子%或更多的氫或鹵素，以便封閉懸空鍵。關於這種微晶半導
體層的記述例如在專利文獻3中公開。
另外，藉由使用拉曼光譜的峰值的半值寬度，可以算出包括在微晶半導體層中的晶粒的粒徑。然而，可以認為實際上包括在微晶半導體層中的晶粒不是球形。
還有，作為使用於本發明的微晶半導體層的較佳的方式，可以舉出LPSAS層，該LPSAS層藉由在閘極絕緣層上堆積而形成半非晶矽(Semi-Amorphous Silicon，以下也稱為“SAS”)層，並且從該層的表面側照射雷射來形成。以下，將說明該LPSAS層。
上述雷射可以作用到非晶矽層和閘極絕緣層的介面。由此，以位於非晶矽層的表面側的結晶為核，從該表面向閘極絕緣層的介面進行結晶生長，形成大體上柱形的結晶。利用LP處理的結晶生長不是擴大結晶粒徑，而是改善在層的厚度方向上的結晶性。
在上述LP處理中，可以藉由聚焦為矩形長條狀(成形為線狀雷射光束)，利用一次雷射光束掃描處理在例如730mm×920mm的玻璃基板上的非晶矽層來進行。在此情況下，較好是將使線狀雷射光束彼此重疊的比例(重疊率)設定為0%~98%、較佳的為85%~95%來進行。由此，每一塊基板的處理時間被縮短，可以提高生產率。但是，雷射光束的形狀不局限於線狀，也可以為面狀。此外，在本LP處理中對玻璃基板的尺寸沒有限制，可以使用各種尺寸的基板。藉由進行LP處理，微晶半導體層和閘極絕緣層的介面附近的區域的結晶性得到改善，起到提
高具有底閘結構的薄膜電晶體的電特性的效果。
如果採用上述的生長，不會形成發生在現有的低溫多晶矽的表面的凹凸(稱為壟紋的凸狀體)，LP處理後的矽表面保持高平滑性。還有，即使是低溫多晶矽，在閘極電極存在於半導體層的正下方的情況下，大多數情況下也不會在該半導體層形成壟紋。
如本實施例模式所示，藉由使雷射直接作用於成膜後的非晶矽層而得到的結晶性的矽層在其生長機理及形成的層的性質上不同於現有的直接堆積而成的微晶矽層、或者利用傳導加熱而改性了的微晶矽層(非專利文獻1所示的技術)。然而，本發明不局限於此。即，即使是具有非專利文獻1等所示的微晶矽的薄膜電晶體，也可以應用本發明。
此外，微晶半導體層中的載流子的遷移率大致為1cm2/V．sec~20cm2/V．sec以下，是使用非晶半導體的薄膜電晶體的遷移率的大約2倍~20倍。因此，與由非晶半導體形成的薄膜電晶體相比，在由微晶半導體層形成的薄膜電晶體中，表示電流一電壓特性的曲線的上升部分的傾斜陡峭，其中，橫軸是閘極電壓，而縱軸是汲極電流。在此，閘極電壓是指相對於源極電極的電位的閘極電極的電位差，而汲極電流是指流過源極電極及汲極電極之間的電流。因此，將微晶半導體層使用於通道形成區的薄膜電晶體的導通電流高，作為開關元件的回應性優越，可以進行高速工作。如果使用通道形成區由微晶半導體層形
成的薄膜電晶體作為顯示裝置的開關元件，則可以縮小通道形成區的面積，即薄膜電晶體的面積。此外，也可以將驅動電路的一部分或全部一體形成在與像素部相同的基板上，來形成系統化面板(system-on-panel)。
微晶半導體層可以藉由頻率為數十MHz~數百MHz的高頻率電漿CVD法、或頻率為1GHz以上的微波電漿CVD法在基板上直接形成。代表性的是，可以使用氫稀釋SiH4或Si2H6等氫化矽而使用。另外，除了使用氫化矽及氫之外，還可以使用選自氦、氬、氪、氖中的一種或多種稀有氣體元素進行稀釋來形成。當進行稀釋時，將氫的流量比設定為氫化矽的5倍~200倍、較佳的為50倍~150倍、更佳的為100倍左右。還有，也可以使用SiH2Cl2、SiHCl3、SiCl4、SiF4等代替氫化矽。此外，藉由頻率為1GHz以上的微波電漿法形成的層的電子密度高，作為原料氣體的氫化矽容易離解。因此，與利用頻率為數十MHz~數百MHz的高頻電漿法的情況相比，容易製造微晶半導體層，可以提高成膜速度，可以提高生產率。
另外，因為微晶半導體層在不添加以價電子控制為目的的雜質元素時顯示弱n型的導電性，所以可以在成膜的同時或成膜之後將賦予p型的雜質元素添加到發揮薄膜電晶體的通道形成區的作用的微晶半導體層中，控制臨界值電壓Vth。作為賦予p型的雜質元素，代表性的有硼，較好是藉由以1ppm~1000ppm、較佳的為1ppm~100ppm的
比例將B2H6、BF3等雜質氣體混入氫化矽來形成。並且，較好是將微晶半導體層中的硼的濃度設定為例如1×1014原子/cm3~6×1016原子/cm3。
另外，較佳的將微晶半導體層的氧濃度設定為1×1019原子/cm3以下、較佳的為5×1018原子/cm3以下，而將氮及碳的濃度設定為5×1018原子/cm3以下、較佳的為1×1018原子/cm3以下。藉由降低有可能混入到微晶半導體層的氧、氮及碳的濃度，可以防止微晶半導體層的通道形成區成為n型半導體。此外，如果這些元素的濃度在元件之間不同，則臨界值電壓Vth產生偏差。因此，藉由盡可能降低它們的濃度，可以減少設置在基板上的元件的的臨界值電壓Vth的偏差。
在半導體層106是微晶半導體層的情況下，以2nm~60nm、較佳的為10nm~30nm的厚度形成。藉由將微晶半導體層的厚度設定為2nm~60nm，可以取得全耗盡型薄膜電晶體。此外，因為微晶半導體層的成膜速度慢到非晶半導體層的成膜速度的1/10~1/100，所以較佳的以較小的厚度形成，提高生產效率。
還有，藉由在半導體層106的表面上形成非晶半導體層或者包含氫、氮或鹵素的非晶半導體層，可以防止半導體層106中所含的晶粒的表面的自然氧化。
然而，微晶半導體層以及LPSAS層還存在截止電流高的問題。
於是，較佳的覆蓋半導體層106地形成緩衝層108。
在設置緩衝層108的情況下，即使在半導體層106的表面上不形成用來防止晶粒的自然氧化的層，也可以防止晶粒表面的自然氧化。
緩衝層108可以藉由使用與半導體層106相同的材料形成非晶半導體層，進行蝕刻而形成圖案來形成。在非晶半導體層由矽形成的情況下，可以藉由SiH4、Si2H6等氫化矽用電漿CVD法來形成。此外，可以藉由利用選自氦、氬、氪及氖中的一種或多種稀有氣體元素稀釋上述氫化矽而使用，來形成非晶半導體層。如果使用氫化矽的流量的1倍~20倍、較佳的為1倍~10倍、更佳的為1倍~5倍的流量的氫，則可以形成包含氫的非晶半導體層。此外，藉由使用上述氫化矽與氮或氨的混合氣體，也可以形成包含氮的非晶半導體層。此外，如果在上述氫化矽中使用包含氟、氯、溴或碘的氣體(F2、Cl2、Br2、I2、HF、HCl、HBr、HI等)，則可以形成包含氟、氯、溴或碘的非晶半導體層。還有，可以使用SiH2Cl2、SiHCl3、SiCl4、SiF4等代替氫化矽。還有，將該非晶半導體層的厚度設定為100nm~500nm、較佳的為150nm~400nm、更佳的為200nm~300nm。
此外，緩衝層108也可以是藉由將非晶半導體用作靶材在氫或稀有氣體中進行濺射而形成的非晶半導體層。此時，如果使氣氛中包含氨、氮或一氧化二氮，則可以形成包含氮的非晶半導體層。另外，藉由使氣氛中包含含有氟、氯、溴或碘的氣體(F2、Cl2、Br2、I2、HF、HCl、
HBr、HI等)，可以形成包含氟、氯、溴或碘的非晶半導體層。
此外，作為緩衝層108，可以在半導體層106的表面上利用電漿CVD法或濺射法形成非晶半導體層之後，利用氫電漿、氮電漿、或鹵素電漿對非晶半導體層的表面進行處理，使非晶半導體層的表面氫化、氮化、或鹵化。或者，也可以利用氦電漿、氖電漿、氬電漿、氪電漿等對非晶半導體層的表面進行電漿處理。
雖然緩衝層108由非晶半導體層形成，但是該非晶半導體層較佳的不包含晶粒。因此，在利用頻率為數十MHz~數百MHz的高頻電漿CVD法、或微波電漿CVD法來形成的情況下，以形成不包含晶粒的非晶半導體層的條件進行成膜。
另外，形成緩衝層108時，需要注意使其不包含磷或硼等賦予一種導電型的雜質元素。尤其，較好是使為了控制臨界值電壓而添加到半導體層106的硼、或者源區及汲區110中所含的磷不混入緩衝層108。例如，在半導體層106包含硼且緩衝層108包含磷的情況下，在半導體層106和緩衝層108之間形成PN結。此外，在緩衝層108包含硼且源區及汲區110包含磷的情況下，在緩衝層108和源區及汲區110之間形成PN接面。或者，由於緩衝層108中同時混入硼和磷，產生複合中心，導致漏電流的產生。藉由緩衝層108不包含這些雜質元素，可以降低漏電流。此外，藉由在源區及汲區110和半導體層106之間具
有不包含磷、硼等雜質元素的緩衝層108，可以防止雜質元素侵入成為通道形成區的半導體層106以及源區及汲區110。
此外，緩衝層108較好是由包含氫、氮或鹵素的非晶半導體形成。非晶半導體的能隙大於微晶半導體(非晶半導體的能隙為1.6eV~1.8eV，而微晶半導體的能隙為1.1eV~1.5eV。)，電阻高，遷移率低(微晶半導體的1/5~1/10)。因此，較佳的是，在形成的薄膜電晶體中，形成在源區及汲區110和半導體層106之間的緩衝層108發揮高電阻區的作用，半導體層106發揮通道形成區的作用。由此，可以降低薄膜電晶體的截止電流。當將這種薄膜電晶體用作液晶顯示裝置的開關元件時，可以提高液晶顯示裝置的對比度。
如果半導體層106被氧化，則該薄膜電晶體的遷移率降低，亞臨界值增大，所以薄膜電晶體的電特性惡化。藉由覆蓋半導體層106的表面地形成緩衝層108，可以防止微晶半導體層108具有的晶粒(特別是表面)的氧化，並且可以減少薄膜電晶體的電特性的惡化。如果緩衝層108的凹部包含(與半導體層106的通道形成區重疊的部分)氫及氟中的任一方或雙方，則可以有效地防止氧穿過緩衝層108，進一步提高防止半導體層106的氧化的效果。
源區及汲區110可以藉由形成雜質半導體層，之後對該雜質半導體層進行蝕刻來形成。在形成n型薄膜電晶體的情況下，代表性的是添加磷作為雜質元素即可，可以對
氫化矽添加PH3等包含賦予n型的雜質元素的氣體來形成。此外，在形成p型薄膜電晶體的情況下，代表性的是添加硼作為雜質元素即可，可以對氫化矽添加B2H6等包含賦予p型的雜質元素的氣體。源區及汲區110可以由微晶半導體或非晶半導體形成。源區及汲區110以2nm~60nm的厚度形成。即，較好是將其厚度設定為與半導體層106相同程度的厚度。如果使源區及汲區110較薄，則可以提高生產效率。
在本發明中，如上所述，較佳的從閘極絕緣層連續形成至雜質半導體層。在此，參照圖5說明能夠連續形成這些層的微波電漿CVD裝置。圖5是表示微波電漿CVD裝置的俯視截面的模式圖，呈在中央所示的共通室210的周圍具備裝載室200、卸載室205以及第一反應室201~第四反應室204的結構。在共通室210和每個室之間具備閘閥212~217，以防止在每個室內進行的處理互相干擾。基板220裝載在裝載室200、卸載室205的盒218以及盒219，由共通室210的傳送單元211傳送到第一反應室201~第四反應室204。在該裝置中，可以將反應室分配給每個堆積膜種類，可以在不使它們接觸大氣的情況下連續形成多個不同種類的層。
在第一反應室201~第四反應室204的各室中，分別層疊形成閘極絕緣層至雜質半導體層。在此情況下，藉由轉換原料氣體，可以連續地層疊多個不同種類的層來形成。在此情況下，在形成閘極絕緣層之後，將矽烷等氫化
矽引入到反應室內，使殘留氧及氫化矽起反應，將反應物排出到反應室的外部，從而可以降低反應室內的殘留氧濃度。其結果是，可以降低半導體層106中所含的氧濃度。此外，可以防止半導體層106中所含的晶粒的氧化。
或者，在第一反應室201及第三反應室203中形成絕緣層、微晶半導體層以及非晶半導體層，而在第二反應室202及第四反應室204中形成源區及汲區110。藉由只將源區及汲區110單獨地形成，可以防止殘留在反應室中的賦予一種導電型的雜質元素混入到其他層中。
藉由使用如圖5所示連接有多個反應室的微波電漿CVD裝置，可以從閘極絕緣層連續形成至雜質半導體層，因此可以提高批量生產性(生產性)。此外，即使某個反應室進行維護、清洗，也可以利用其他反應室來進行成膜處理，可以提高成膜的節奏。另外，因為可以在不被漂浮在大氣中的有可能成為污染源的雜質元素污染的狀態下形成各個疊層介面，所以可以減少薄膜電晶體的電特性的偏差。
此外，可以在第一反應室201中形成絕緣層，在第二反應室202中形成微晶半導體層及非晶半導體層，在第三反應室203中形成源區及汲區110。另外，微晶半導體層的成膜速度慢，所以也可以使用多個反應室來形成微晶半導體層。例如，也可以在第一反應室201中形成閘極絕緣層，在第二反應室202及第三反應室203中形成微晶半導體層，在第四反應室204中形成非晶半導體層，在第五反
應室(未圖示)中形成雜質半導體層。如此，藉由使用多個反應室同時形成微晶半導體層，可以提高當製造薄膜電晶體時的生產效率。此時，較佳的以進行成膜的種類的膜塗覆各反應室的內壁。
藉由使用圖5所示的結構的微波電漿CVD裝置，可以在各反應室中形成其組成類似的多種層或一種層，且可以在不暴露於大氣的狀態下連續成膜。因此，可以在介面不被已形成的層的殘留物及飄浮在大氣中的雜質元素污染的狀態下形成疊層膜。
還有，雖然在圖5所示的微波電漿CVD裝置中獨立地設置有裝載室及卸裝室，但是也可以將它們合併，設置一個裝載/卸裝室。此外，也可以在微波電漿CVD裝置中設置預備室。藉由在預備室中對基板進行預熱，可以在各反應室中縮短到成膜為止的加熱時間，可以提高生產效率。
下面，將具體地說明成膜處理。成膜處理根據其目的而選擇從氣體供應部供應的氣體來進行。
在此，示出閘極絕緣層104以兩層結構層疊形成的情況。例舉以如下方法為一例：作為閘極絕緣層104，形成氧氮化矽層，在該氧氮化矽層上形成氮氧化矽層。
首先，利用氟自由基對微波電漿CVD裝置的反應室的處理容器內部進行清洗。還有，氟自由基的引入藉由將氟化碳、氟化氮或氟引入到設置在反應室外側的電漿發生器中，進行離解，將氟自由基引入到反應室中來進行。藉
由引入氟自由基，可以清洗反應室內。
在利用氟自由基進行清洗之後，藉由將大量的氫引入到反應室的內部，使反應室內的殘留氟和氫反應，從而可以降低殘留氟的濃度。由此，可以減少對於後面在反應室的內壁形成的保護層的氟的混入量，並可以減少保護層的厚度。
接著，在反應室的處理容器的內壁等的表面上堆積氧氮化矽層作為保護層。在此，將處理容器內的壓力設定為1Pa~200Pa、較佳的為1Pa~100Pa，引入氦、氬、氙、氪等稀有氣體的任何一種以上的氣體作為電漿點燃用氣體。再者，除了上述稀有氣體以外，還引入氫。特別較佳的使用氦氣作為電漿點燃用氣體，更佳的使用氦和氫的混合氣體。
氦的電離能高達24.5eV，但由於在約20eV存在準穩定狀態，因此在放電中可以以約4eV進行離子化。由此，放電開始電壓低，且容易維持放電。因此，可以均勻地維持所產生的電漿，且可以節省電力。
此外，也可以再引入氧氣作為電漿點燃用氣體。藉由將氧氣與稀有氣體一起引入到處理容器中，可以容易進行電漿的點燃。
接著，使微波產生裝置的電源導通，微波產生裝置的輸出設為500W~6000W、較佳的為4000W~6000W，產生電漿。接著，將原料氣體經過氣體管引入到處理容器內。具體而言，藉由引入矽烷、一氧化二氮以及氨作為原
料氣體，在處理容器的內壁、氣體管、電介質板以及支承台的表面上形成氮氧化矽層作為保護層。還有，也可以引入氮作為原料氣體來代替氨。以保護層的厚度達到500~2000nm的條件形成。
接著，在停止原料氣體的供應，降低處理容器內的壓力，使微波產生裝置的電源截止之後，將基板設置在處理容器內的支承臺上。
接著，藉由與上述保護層相同的製程，在基板上堆積氧氮化矽層作為閘極絕緣層104。
在將氧氮化矽層堆積至所希望的厚度之後，停止原料氣體的供應，降低處理容器內的壓力，使微波產生裝置的電源截止。
接著，將處理容器內的壓力設定為1Pa~200Pa、較佳的為1Pa~100Pa，作為電漿點燃用氣體，引入氦、氬、氙、氪等的稀有氣體的任何一種以上與作為原料氣體的一氧化二氮、稀有氣體以及矽烷。接著，使微波產生裝置的電源導通，微波產生裝置的輸出設為500W~6000W、較佳的為4000W~6000W，產生電漿。接著，將原料氣體經過氣體管引入到處理容器內，在基板的氮氧化矽層上形成氧氮化矽層。接著，停止原料氣體的供應，降低處理容器內的壓力，使微波產生裝置的電源截止，結束成膜製程。
藉由上述製程，藉由反應室內壁的保護層採用氮氧化矽層並在基板上連續形成氮氧化矽層和氧氮化矽層，可以
減少混入到上層側的氧氮化矽層中的雜質元素。如果採用利用能夠產生微波的電源裝置的微波電漿CVD法形成這些層，則電漿密度提高而形成細緻的層。由此，可以形成絕緣耐壓高的膜。如果將該膜用作薄膜電晶體的閘極絕緣層，則可以減少該薄膜電晶體的臨界值電壓的偏差。此外，可以減少在BT(Bias Temperature；偏溫)試驗中發生的故障的數量，成品率提高。另外，對於靜電的耐性提高，從而可以製造即使被施加高電壓也不容易破壞的薄膜電晶體。此外，可以製造經時破壞少的薄膜電晶體。此外，可以製造熱載流子損傷少的電晶體。
此外，在閘極絕緣層104是藉由微波電漿CVD法形成的氧氮化矽層的單層的情況下，採用上述保護層的形成方法及氧氮化矽層的形成方法。特別是，如果將相對於矽烷的一氧化二氮的流量比設定為100倍~300倍、較佳的為150倍~250倍，可以形成絕緣耐壓高的氧氮化矽層。
接著，將說明連續形成藉由微波電漿CVD法形成的微晶半導體層和發揮緩衝層的作用的非晶半導體層的處理方法。首先，與上述絕緣層的形成同樣，進行反應室內的清洗。接著，在處理容器內堆積矽層作為保護層。作為矽層，較好是以約0.2μm~0.4μm的厚度形成非晶半導體層。在此，將處理容器內的壓力設定為1Pa~200Pa、較佳的為1Pa~100Pa，引入氦、氬、氙、氪等稀有氣體的任何一種以上作為電漿點燃用氣體。此外，也可以與稀有氣體一起引入氫。
接著，使微波產生裝置的電源導通，將微波產生裝置的輸出設為500W~6000W、較佳的為4000W~6000W，產生電漿。接著，將原料氣體經過氣體管引入到處理容器內。具體而言，藉由引入氫化矽氣體以及氫氣作為原料氣體，在處理容器的內壁、氣體管、電介質板以及支承台的表面上形成微晶矽層作為保護層。此外，可以藉由利用選自氦、氬、氪、氖中的一種或多種稀有氣體元素稀釋氫化矽氣體以及氫氣來形成微晶半導體層。在此，將相對於氫化矽的氫的流量比設定為5倍~200倍、較佳的為50倍~150倍、更佳的為100倍左右。另外，將此時的保護層的厚度設定為500nm~2000nm。還有，也可以在使微波產生裝置的電源導通之前，在處理容器內，除了上述稀有氣體之外，還可以引入氫化矽氣體以及氫氣。
此外，可以使用選自氦、氬、氪、氖中的一種或多種稀有氣體元素稀釋氫化矽氣體來形成作為保護層的非晶半導體層。
接著，在停止原料氣體的供應，降低處理容器內的壓力，並使微波產生裝置的電源截止之後，將基板設置在處理容器內的支承臺上。
接著，較好是對於如上所述地形成在基板上的閘極絕緣層104的表面進行氫電漿處理。藉由在形成微晶半導體層之前進行氫電漿處理，可以減少閘極絕緣層104和半導體層106的介面上的晶格應變，可以提高閘極絕緣層104和半導體層106的介面特性，可以提高要形成的薄膜電晶
體的電特性。
此外，在上述氫電漿處理中，藉由對形成在處理容器內的作為保護層的非晶矽層也進行氫電漿處理，保護層被蝕刻而在閘極絕緣層104的表面上堆積微量的矽。該微量的矽成為結晶生長的核，堆積微晶半導體層。其結果是，可以減少在閘極絕緣層104和半導體層106的介面的晶格應變，可以提高閘極絕緣層104和半導體層106之間的介面特性。由此，可以提高要形成的薄膜電晶體的電特性。
接著，與上述保護層的形成同樣，在基板上堆積微晶半導體材料。將微晶半導體層的厚度設定為2nm~50nm、較佳的為10nm~30nm。還有，作為微晶半導體，使用微晶矽。
還有，對微晶矽層來說，從該層的下方向上方進行結晶生長，形成針狀結晶。這是因為以擴大結晶面的方式進行結晶生長的緣故。然而，即使在如此進行結晶生長的情況下，微晶矽層的成膜速度也是非晶矽層的成膜速度的1%~10%左右。因此，為了提高生產效率，較佳的將微晶矽層較薄地形成。
在微晶矽層堆積至所希望的厚度之後，停止原料氣體的供應，降低處理容器內的壓力，使微波產生裝置的電源截止，結束形成微晶矽層的製程。
接著，從表面側對微晶矽層照射雷射。
在本發明的微晶矽層的形成中，在閘極絕緣層上堆積微晶矽層之後，從微晶矽層的表面側照射雷射。
上述雷射可以作用到微晶矽層和閘極絕緣層的介面。由此，以存在於微晶矽層的表面側的結晶為核，從該表面向閘極絕緣層的介面進行結晶生長，生長大體上柱形的結晶。可以說，利用LP處理的結晶生長不是擴大結晶粒徑，而是改善層的厚度方向上的結晶性。
在上述LP處理中，藉由聚焦為矩形長條狀(成形為線狀雷射光束)，可以利用一次雷射光束掃描處理在例如730mm×920mm的玻璃基板上的微晶矽層。在此情況下，較好是將線狀雷射光束重疊的比例(重疊率)設定為0%~98%、較佳的為85%~95%來進行。藉由如此進行掃描，每一塊基板的處理時間被縮短，可以提高生產性。但是，雷射光束的形狀不局限於線狀，當採用面狀雷射光束時，也可以同樣地進行處理。此外，在本LP處理中對玻璃基板的尺寸沒有限制，而可以使用各種尺寸的基板。藉由進行LP處理，微晶矽層和閘極絕緣層的介面附近的區域的結晶性得到改善，特別可以提高具有底閘結構的電晶體的電特性。
如果採用這種生長，不會形成發生在現有的低溫多晶矽的表面的凹凸(稱為壟紋的凸狀體)，LP處理後的矽表面保持高平滑性。
因此，藉由使雷射光束直接作用於成膜後的非晶矽層而得到的LPSAS層在其生長機理及形成的層的性質上顯然不同於現有的只堆積的微晶矽層以及在堆積後利用傳導加熱而改性了的微晶矽層(參照非專利文獻1)。但是，
這不過是本發明的一種方式，如上所述，也可以是不進行LP處理而形成的微晶半導體層。
在形成LPSAS層之後，利用電漿CVD法以280℃~400℃的溫度形成非晶半導體層。藉由在LPSAS層上堆積包含氫的非晶半導體層，可以將氫擴散到LPSAS層而封閉懸空鍵。
接著，降低處理容器內的壓力並調整原料氣體的流量。具體而言，將氫氣的流量比微晶半導體層的成膜條件大幅度地降低。代表性的是，引入氫化矽的流量的1倍~200倍、較佳的為1倍~100倍、更佳的為1倍~50倍的流量的氫氣體。或者，也可以不將氫氣引入到處理容器內而引入氫化矽氣體。像這樣，藉由降低相對於氫化矽的氫的流量，可以提高作為緩衝層形成的非晶半導體層的成膜速度。或者，利用選自氦、氬、氪、氖中的一種或多種稀有氣體元素稀釋氫化矽氣體。接著，藉由使微波產生裝置的電源導通，微波產生裝置的輸出設為500W~6000W、較佳的為4000W~6000W來產生電漿，從而可以形成非晶半導體層。由於非晶半導體的成膜速度比微晶半導體高，因此可以將處理容器內的壓力設定得較低。此時的非晶半導體層的厚度較好是設定為100nm~400nm。
在將非晶半導體層堆積至所希望的厚度之後，停止原料氣體的供應，降低處理容器內的壓力，使微波產生裝置的電源截止，結束形成非晶半導體層的製程。
還有，也可以在點燃電漿的狀態下形成半導體層106
和成為緩衝層108的非晶半導體層。具體而言，逐漸減少相對於氫化矽的氫的流量比而層疊形成半導體層106以及成為緩衝層108的非晶半導體層。藉由這種方法，可以不使雜質堆積在半導體層106和緩衝層108的介面而形成應變少的介面，可以提高後面形成的薄膜電晶體的電特性。
還有，在使用頻率為1GHz以上的微波電漿CVD裝置產生的電漿的電子密度高，由原料氣體產生大量自由基而供應給基板，所以基板的表面上的自由基反應被促進，可以提高微晶半導體的成膜速度。再者，由多個微波產生裝置以及多個電介質板構成的微波電漿CVD裝置可以穩定地產生大面積的電漿。由此，即使在使用大面積基板的情況下，也可以形成其性質上具有高均勻性的層，同時可以提高批量生產性(生產性)。
此外，藉由在相同的處理容器內連續形成微晶半導體層以及非晶半導體層，可以形成應變少的介面，並且可以降低有可能混入介面的大氣成分，所以是較佳的。
還有，在這些絕緣層及半導體層的各個形成製程中，當在反應室的內壁形成有500nm~2000nm的保護層時，可以省略上述清洗處理及保護層的形成處理。
接著，在雜質半導體層上形成抗蝕掩模121(參照圖2A)。抗蝕掩模121藉由光微影法或噴墨法形成。
接著，利用抗蝕掩模121蝕刻微晶半導體層、非晶半導體層以及雜質半導體層。藉由該處理，將半導體層106、緩衝層108以及源區及汲區110根據每個元件分離
(參照圖2B)。然後，去掉抗蝕掩模121。
還有，在該蝕刻處理中，較佳的以使層疊有微晶半導體層、非晶半導體層以及雜質半導體層的層的側面具有斜坡形狀的方式進行蝕刻。斜坡角設定為30°~90°、較佳的為40°~80°。
另外，藉由使側面具有斜坡形狀，也可以提高在後面的製程中形成在它們之上的層(例如，配線層)的覆蓋性。因此，可以防止在具有高度差的地方發生的配線破裂等。
還有，斜坡角是指圖6所示的角度θ。在圖6中，在基板222上形成有側面具有斜坡形狀的層224。層224的斜坡角是θ。
接著，在雜質半導體層以及閘極絕緣層104上形成導電層(參照圖2C)。
這裏形成的導電層可以藉由鋁、銅、鈦、釹、鈧、鉬、鉻、鉭或鎢等以單層或層疊形成。或者，也可以使用添加有防止小丘的元素的鋁合金(可以用於閘極電極層102的Al-Nd合金等)來形成。也可以使用添加有賦予一種導電型的雜質元素的結晶矽。也可以採用如下疊層結構：利用鈦、鉭、鉬、鎢或這些元素的氮化物形成與添加有賦予一種導電型的雜質元素的結晶矽接觸的一側的層，在其上形成鋁或鋁合金。再者，也可以採用如下疊層結構：利用鈦、鉭、鉬、鎢或這些元素的氮化物夾住鋁或鋁合金的上面以及下面。例如，作為導電層，較佳的採用利
用鉬層夾住鋁層的三層的疊層結構。
導電層藉由濺射法或真空蒸鍍法等形成。此外，導電層也可以藉由絲網印刷法或噴墨法等吐出銀、金或銅等的導電性奈米糊料並進行焙燒來形成。
接著，在該導電層上形成抗蝕掩模122(參照圖3A)。抗蝕掩模122與抗蝕掩模121同樣地利用光微影法或噴墨法形成。在此，也可以進行利用O2電漿的灰化處理，以調節抗蝕掩模的尺寸。
接著，利用抗蝕掩模122蝕刻導電層，來對導電層進行圖案形成(參照圖3B)。圖案形成了的導電層發揮源極電極及汲極電極的作用。蝕刻較佳的利用濕蝕刻。藉由濕蝕刻，這些導電層的側面被選擇性地蝕刻。其結果是，導電層後退，而形成源極電極及汲極電極層112。該階段中的源極電極及汲極電極層112的側面與雜質半導體層的側面不一致，而在源極電極及汲極電極層112的側面的外側形成雜質半導體層的側面。該發揮源極電極及汲極電極的作用的源極電極及汲極電極層112也構成信號線。
接著，在形成有抗蝕掩模122的狀態下，蝕刻雜質半導體層以及非晶半導體層來形成背通道部(參照圖3C)。還有，非晶半導體層被蝕刻並保留一部分，半導體層106的表面由非晶半導體層覆蓋。藉由蝕刻非晶半導體層，形成緩衝層108。
緩衝層108在形成源區及汲區時一部分被蝕刻而具有凹部，但是較佳的使與凹部重疊的緩衝層108的一部分為
殘存的厚度。蝕刻而殘存的部分(與凹部重疊的部分)的蝕刻後的厚度較佳的為蝕刻前的厚度的一半左右。還有，在此，蝕刻前的厚度為100nm~500nm、較佳的為150nm~400nm、更佳的為200nm~300nm。還有，與源區及汲區110重疊的部分的緩衝層108在形成源區及汲區110的製程中不被蝕刻，所以該部分的厚度為100nm~500nm、較佳的為150nm~400nm、更佳的為200nm~300nm。如上所述，藉由使成為緩衝層108的非晶半導體層足夠厚，可以穩定性地形成半導體層106。如此，緩衝層108也發揮半導體層106的止蝕層的作用。
接著，去掉抗蝕掩模122(參照圖4A)。
如上所述，藉由在由微晶半導體層形成的薄膜電晶體中設置緩衝層108，可以防止蝕刻渣滓混入半導體層106。但是，在很多情況下，在源區及汲區之間的緩衝層108上附著或者堆積有在蝕刻製程中產生的副產物、抗蝕掩模的殘渣、以及可能成為用於去掉抗蝕掩模122的裝置內的污染源的物質等，由於藉由它們的導通而在很多元件中截止電流增高，結果在同一基板上的元件之間的電特性產生偏差。尤其，如果將包含硫的剝離液用於抗蝕掩模的剝離，則該傾向顯著。
因此，為了解決上述問題，進行乾蝕刻。藉由乾蝕刻，可以使源區和汲區之間可靠地絕緣。作為蝕刻條件，使用不對露出的非晶半導體層造成損傷，且對於該非晶半導體層的蝕刻速度低的條件。即，使用對露出的非晶半導
體層的表面幾乎不造成損傷，且非晶半導體層的厚度不減少的條件即可。在此，作為蝕刻氣體，使用形成背通道時使用的氣體(例如，氯氣)即可。蝕刻較佳的使用電感耦合型電漿方式，作為條件的一例，將氣體的流量比設定為30sccm，將反應室內的壓力設定為0.67Pa，將下部電極的溫度設定為-10℃，將反應室側壁的溫度設定為約80℃，對線圈型電極施加2000W的RF(13.56MHz)電力來產生電漿，對基板側不投入電力(即，無偏壓的0W)，進行三十秒鐘的蝕刻即可。藉由進行這種蝕刻，例如去掉包含在剝離液中的硫等。
此外，這裏對蝕刻方法沒有特別的限制，除了電感耦合型電漿(ICP：Inductively Coupled Plasma)方式以外，還可以使用電容耦合型電漿(CCP：Capacitively Coupled Plasma)方式、電子迴旋共振電漿(ECR：Electron Cyclotron Resonance)方式、反應性離子蝕刻(RIE：Reactive Ion Etching)方式等。
還有，在此的乾蝕刻較佳的藉由不連續的放電(脈衝放電)進行，而不是藉由連續的放電進行。更佳的是，藉由重複脈衝放電進行。藉由利用脈衝放電而進行乾蝕刻，可以降低發生在作為被蝕刻面的背通道部的充電損傷。藉由降低背通道部中的充電損傷，可以降低發生在源極電極及汲極電極之間的漏電流。因此，藉由使用脈衝放電，可以進一步降低截止電流，所以開關特性提高，而可以進一步提高本發明的效果。
藉由如上所述進行蝕刻，可以去掉存在於源區及汲區之間的緩衝層108上的殘渣等。此外，藉由該製程，不與源極電極及汲極電極層112重疊的區域的雜質半導體層也稍微被蝕刻。在上述蝕刻條件下，在很多情況下，雜質半導體層被蝕刻例如0nm~5nm左右。因此，對應用本發明的薄膜電晶體來說，源區及汲區110的上部(第一部分)的(內側的)側面與源極電極及汲極電極層112大致位於同一平面上，源區及汲區110的下部(第二部分)的(內側的)側面與緩衝層的側面大致位於同一平面上(參照圖4B)。藉由進行這種蝕刻，雜質半導體層有時成為近似階梯狀的形狀。
此外，如上所述，源極電極及汲極電極層112的側面與源區及汲區110的側面不一致，所以源極電極和汲極電極之間的距離變得足夠大。因此，可以減少漏電流，防止短路。此外，因為呈源極電極及汲極電極層112的側面與源區及汲區110的側面不一致的形狀，所以在源極電極及汲極電極層112的側面以及源區及汲區110的側面不容易發生電場的集中。再者，通過具有作為高電阻區的緩衝層108，使閘極絕緣層102和源極電極及汲極電極層112之間的距離變得足夠大。由此，可以抑制寄生電容的產生，減少漏電流。因此，可以製造可靠性高、截止電流小、絕緣耐壓高的薄膜電晶體。
透過上述製程，可以形成本發明的通道蝕刻型薄膜電晶體。
接著，覆蓋源極電極及汲極電極層112、源區及汲區110、半導體層106以及閘極絕緣層104地形成絕緣層114(參照圖4C)。絕緣層114可以與閘極絕緣層104同樣地形成。另外，絕緣層114較佳的是細緻的氮化矽層，以防止飄浮在大氣中的有機物、金屬以及水蒸氣等有可能成為污染源的雜質的侵入。此外，緩衝層108中的碳、氮、氧的濃度較佳的設定為1×1019原子/cm3以下、更佳的為5×1018原子/cm3以下。
還有，因為圖1所示的薄膜電晶體發揮像素電晶體的作用，所以源極電極及汲極電極中的一方連接到像素電極。在圖1所示的薄膜電晶體中，源極電極及汲極電極中的一方藉由設置在絕緣層114中的開口部116連接到像素電極層118。
作為像素電極118，可以使用包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(以下記為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等具有透光性的導電性材料。
此外，作為像素電極層118，可以使用包含導電性高分子(也稱為導電性聚合體)的導電性組成物形成。使用導電性組成物而形成的像素電極層118較佳的薄層電阻為10000Ω/cm2以下，且波長為550nm時的透光率為70%以上。另外，包含在導電性組成物中的導電性高分子的電阻率較佳的為0.1Ω．cm以下。
另外，作為導電性高分子，可以使用所謂的π電子共軛類導電性高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由上述物質的兩種以上的共聚物等。
像素電極層118與源極電極及汲極電極層112等同樣，在整個表面上形成導電層之後使用抗蝕掩模等進行蝕刻，來進行圖案形成即可。
還有，雖然在上述說明中，對閘極電極和掃描線以同一個製程形成且源極電極及汲極電極和信號線以同一個製程形成的情況進行了說明，但是本發明不局限於此。電極和連接到該電極的配線也可以以不同製程形成。
以上，如本實施例模式所說明，藉由應用本發明，可以製造源極電極和汲極電極之間的漏電流小且絕緣耐壓高的薄膜電晶體。如上製成的薄膜電晶體可以實現良好的電特性。此外，即使在大面積基板上製造的情況下，也可以降低在同一基板上的元件之間的偏差。
此外，如上所說明，本實施例模式的薄膜電晶體可以形成開關特性高的薄膜電晶體。由此，藉由使用該薄膜電晶體作為像素電晶體，可以製造對比度高的顯示裝置。
實施例模式2
在本實施例模式中，參照附圖說明與實施例模式1不同的本發明的薄膜電晶體的製造方法。具體地說，將說明如下方式：形成背通道時，不使用抗蝕掩模，而以源極電
極及汲極電極層為掩模來形成背通道。
參照圖7以及圖8說明本發明的薄膜電晶體的製造方法的一種方式。
首先，進行到蝕刻成為源極電極及汲極電極的導電層的製程(參照圖7A)。還有，圖7所示的狀態與圖3A所示的狀態同樣。藉由該製程，形成源極電極和汲極電極。導電層的蝕刻使用抗蝕掩模126。
接著，去掉抗蝕掩模126(參照圖7B)。然後，以源極電極及汲極電極為掩模蝕刻雜質半導體層及緩衝層的一部分，分離源區和汲區。藉由該製程，形成源區及汲區，並且形成背通道部(參照圖7C)。
在上述製造方法中，也與實施例模式1同樣，在很多情況下，在源區及汲區之間的緩衝層上附著或者堆積有在蝕刻製程中產生的副產物、抗蝕掩模的殘渣、以及可能成為用於去掉抗蝕掩模的裝置內的污染源的物質等，由於藉由它們的導通而在很多元件中截止電流增高，進而在同一基板上的元件之間的電特性產生偏差。尤其，如果將包含硫的剝離液用於抗蝕掩模的剝離，則該傾向顯著。
因此，為了解決上述問題，進行乾蝕刻。藉由乾蝕刻，可以使源區和汲區之間可靠地絕緣。作為蝕刻條件，使用不對露出的非晶半導體層造成損傷，且對於該非晶半導體層的蝕刻速度低的條件。即，使用對露出的非晶半導體層的表面幾乎不造成損傷，且非晶半導體層的厚度不減少的條件即可。在此，作為蝕刻氣體，使用形成背通道時
使用的氣體(例如，氯氣)即可。蝕刻較佳的使用電感耦合型電漿方式，作為條件的一例，將氣體的流量比設定為30sccm，將反應室內的壓力設定為0.67Pa，將下部電極的溫度設定為-10℃，將反應室側壁的溫度設定為約80℃，對線圈型電極施加2000W的RF(13.56MHz)電力來產生電漿，對基板側不投入電力(即，無偏壓的0W)，進行三十秒鐘的蝕刻即可。藉由進行這種蝕刻，例如去掉包含在剝離液中的硫等。
此外，這裏對蝕刻方法沒有特別的限制，除了電感耦合型電漿(ICP)方式以外，還可以使用電容耦合型電漿(CCP)方式、電子迴旋共振電漿(ECR)方式、反應性離子蝕刻(RIE)方式等。
還有，在此的乾蝕刻較佳的是藉由間斷的放電進行，更佳的是藉由脈衝放電進行，而不是藉由連續的放電進行。藉由脈衝放電進行乾蝕刻，可以降低發生在作為被蝕刻表面的背通道部的充電損傷。藉由降低背通道部中的充電損傷，可以降低發生在源極電極及汲極電極之間的漏電流。因此，藉由使用脈衝放電，可以進一步降低截止電流，所以開關特性提高，而可以進一步提高本發明的效果。
藉由如上所述進行蝕刻，可以去掉存在於源區及汲區之間的緩衝層108上的殘渣等。然而，如實施例模式1所說明，因為在不與源極電極及汲極電極層重疊的區域沒有雜質半導體層，所以在該蝕刻製程中，雜質半導體層不被
蝕刻(參照圖8A)。如上所述，可以製造薄膜電晶體。
接著，覆蓋上述製成的薄膜電晶體地形成絕緣層(參照圖8B)。該絕緣層與實施例模式1的絕緣層114同樣地形成即可。
還有，為了將該薄膜電晶體用作像素電晶體，使源極電極及汲極電極中的一方連接到像素電極即可。
接著，將說明與上述製造方法不同的製造方法的一例。
首先，與圖3A同樣，在形成有抗蝕掩模的狀態下進行蝕刻，以使導電層形成所希望的圖案。在此，與實施例模式1不同，利用乾蝕刻。藉由對導電層進行乾蝕刻，如圖9A所示，取得以導電層不從抗蝕掩模後退的方式進行了圖案形成的狀態。這裏的蝕刻使用抗蝕掩模131。
接著，對該導電層進行濕蝕刻。藉由該製程，導電層的側面後退，而形成源極電極及汲極電極(參照圖9B)。
接著，蝕刻雜質半導體層及緩衝層的一部分，來分離源區和汲區。藉由該製程，形成源區及汲區，並且形成背通道部(參照圖9C)。
接著，去掉抗蝕掩模131(參照圖10A)。
在上述製造方法中，也與其他製造方法同樣，在很多情況下，在源區及汲區之間的緩衝層上附著或者堆積有在蝕刻製程中產生的副產物、抗蝕掩模的殘渣、以及可能成為用於去掉抗蝕掩模的裝置內的污染源的物質等，由於藉
由它們的導通而在很多元件中截止電流增高，進而在同一基板上的元件之間的電特性產生偏差。尤其，如果將包含硫的剝離液用於抗蝕掩模的剝離，則該傾向顯著。
因此，為了解決上述問題，進行乾蝕刻。藉由乾蝕刻，可以使源區和汲區之間可靠地絕緣。作為蝕刻條件，使用不對露出的非晶半導體層造成損傷，且對於該非晶半導體層的蝕刻速度低的條件。即，使用對露出的非晶半導體層的表面幾乎不造成損傷，且非晶半導體層的厚度不減少的條件即可。在此，作為蝕刻氣體，使用形成背通道時使用的氣體(例如，氯氣)即可。蝕刻較佳的使用電感耦合型電漿方式，作為條件的一例，將氣體的流量比設定為30sccm，將反應室內的壓力設定為0.67Pa，將下部電極的溫度設定為-10℃，將反應室側壁的溫度設定為約80℃，對線圈型電極施加2000W的RF(13.56MHz)電力來產生電漿，對基板側不投入電力(即，無偏壓的0W)，進行三十秒鐘的蝕刻即可。藉由進行這種蝕刻，例如去掉包含在剝離液中的硫等。
此外，這裏也對蝕刻方法沒有特別的限制，除了電感耦合型電漿(ICP)方式以外，還可以使用電容耦合型電漿(CCP)方式、電子迴旋共振電漿(ECR)方式、反應性離子蝕刻(RIE)方式等。
還有，在此的乾蝕刻較佳的是藉由間斷的放電進行，更佳的是藉由脈衝放電進行，而不是藉由連續的放電進行。藉由脈衝放電進行乾蝕刻，可以降低發生在作為被蝕
刻表面的背通道部的充電損傷。藉由降低背通道部中的充電損傷，可以降低發生在源極電極及汲極電極之間的漏電流。因此，藉由使用脈衝放電，可以進一步降低截止電流，所以開關特性提高，而可以進一步提高本發明的效果。
藉由如上所述進行蝕刻，可以去掉存在於源區及汲區之間的緩衝層上的蝕刻殘渣等。此外，藉由該製程，不與源極電極及汲極電極層112重疊的區域的雜質半導體層也稍微被蝕刻。在上述蝕刻條件下，雜質半導體層被蝕刻例如0nm~5nm左右。因此，對應用上述製造方法的薄膜電晶體來說，源區及汲區的上部(第一部分)的(內側的)側面與源極電極及汲極電極層大致位於同一平面上，源區及汲區的下部(第二部分)的(內側的)側面與緩衝層的側面大致位於同一平面上(參照圖10B)。藉由進行這種蝕刻，雜質半導體層有時形成近似階梯狀的形狀。如此，可以製造薄膜電晶體。
接著，覆蓋該薄膜電晶體地形成絕緣層(參照圖10C)。該絕緣層與實施例模式1的絕緣層114同樣地形成即可。
還有，為了將該薄膜電晶體用作像素電晶體，使源極電極及汲極電極中的一方連接到像素電極即可。
如上所述，本發明不局限於實施例模式1所說明的方法，而可以應用於薄膜電晶體的各種各樣的製造方法。
實施例模式3
在本實施例模式中，參照附圖說明與實施例模式1及2不同的本發明的薄膜電晶體的製造方法。具體地，將說明利用多灰度掩模的製造方法。
首先，取得與實施例模式1所說明的製造方法等同樣地形成到導電層的疊層體。並且，在該疊層體上形成在所希望的地方具有凹部的抗蝕掩模136(參照圖11A)。這種抗蝕掩模可以使用多灰度掩模來形成。作為多灰度掩模，可以舉出灰色調掩模或者半色調掩模，從已知的多灰度掩模選擇即可。
接著，使用該抗蝕掩模136蝕刻微晶半導體層、非晶半導體層以及雜質半導體層。藉由該處理，可以根據每個元件分離半導體層、緩衝層以及雜質半導體層。蝕刻可以利用乾蝕刻或者濕蝕刻。然後，藉由進行利用氧電漿的灰化處理等，使抗蝕掩模的凹部到達抗蝕掩模正下方的導電層，來形成抗蝕掩模137(參照圖11B)。
接著，利用該抗蝕掩模137蝕刻導電層，來對導電層進行圖案形成(參照圖11C)。圖案形成了的導電層構成源極電極或汲極電極。這裏，蝕刻利用濕蝕刻。藉由該製程，取得與圖3B同樣的狀態。
接著，蝕刻雜質半導體層及緩衝層的一部分，來分離源區和汲區。藉由該製程，形成源區及汲區，並且形成背通道部(參照圖12A)。
接著，去掉抗蝕掩模137(參照圖12B)。
在上述製造方法中，也與其他製造方法同樣，在很多情況下，在源區及汲區之間的緩衝層上附著或者堆積有在蝕刻製程中產生的副產物、抗蝕掩模的殘渣、以及可能成為用於去掉抗蝕掩模的裝置內的污染源的物質等，由於藉由它們的導通而在很多元件中截止電流增高，進而在同一基板上的元件之間的電特性產生偏差。尤其，如果將包含硫的剝離液用於抗蝕掩模的剝離，則該傾向顯著。
因此，為了解決上述問題，進行乾蝕刻。藉由乾蝕刻，可以使源區和汲區之間可靠地絕緣。作為蝕刻條件，使用不對露出的非晶半導體層造成損傷，且對於該非晶半導體層的蝕刻速度低的條件。即，使用對露出的非晶半導體層的表面幾乎不造成損傷，且非晶半導體層的厚度不減少的條件即可。在此，作為蝕刻氣體，使用形成背通道時使用的氣體(例如，氯氣)即可。蝕刻較佳的使用電感耦合型電漿方式，作為條件的一例，將氣體的流量比設定為30sccm，將反應室內的壓力設定為0.67Pa，將下部電極的溫度設定為-10℃，將反應室側壁的溫度設定為約80℃，對線圈型電極施加2000W的RF(13.56MHz)電力來產生電漿，對基板側不投入電力(即，無偏壓的0W)，進行三十秒鐘的蝕刻即可。藉由進行這種蝕刻，例如去掉包含在剝離液中的硫等。
此外，這裏也對蝕刻方法沒有特別的限制，除了電感耦合型電漿(ICP)方式以外，還可以使用電容耦合型電漿(CCP)方式、電子迴旋共振電漿(ECR)方式、反應
性離子蝕刻(RIE)方式等。
還有，在此的乾蝕刻較佳的是藉由間斷的放電進行，更佳的是藉由脈衝放電進行，而不是藉由連續的放電進行。藉由脈衝放電進行乾蝕刻，可以降低發生在作為被蝕刻表面的背通道部的充電損傷。藉由降低背通道部中的充電損傷，可以降低發生在源極電極及汲極電極之間的漏電流。因此，藉由使用脈衝放電，可以進一步降低截止電流，所以開關特性提高，而可以進一步提高本發明的效果。
藉由如上所述進行蝕刻，可以去掉存在於源區及汲區之間的緩衝層上的蝕刻殘渣等。此外，藉由該製程，不與源極電極及汲極電極層重疊的區域的雜質半導體層也稍微被蝕刻。在上述蝕刻條件下，雜質半導體層被蝕刻例如0nm~5nm左右。因此，對應用上述製造方法的薄膜電晶體來說，源區及汲區的上部(第一部分)的(內側的)側面與源極電極及汲極電極層大致位於同一平面上，源區及汲區的下部(第二部分)的(內側的)側面與緩衝層的側面大致位於同一平面上(參照圖12C)。藉由進行這種蝕刻，雜質半導體層有時形成近似階梯狀的形狀。如此，可以製造薄膜電晶體。
還有，雖然未圖示，但是此後可以與上述其他製造方法同樣，覆蓋薄膜電晶體地形成絕緣層。在該絕緣層中形成開口部，藉由該開口部使源極電極及汲極電極中的一方連接到像素電極，則可以製造像素電晶體。
還有，即使在利用多灰度掩模的情況下，與參照圖7說明的製造方法同樣，也可以以源極電極及汲極電極為掩模蝕刻雜質半導體層及緩衝層的一部分，來分離源區及汲區。在此情況下，首先利用抗蝕掩模蝕刻導電層，來形成源極電極及汲極電極(參照圖13A)。
接著，將源極電極及汲極電極用作掩模蝕刻雜質半導體層及緩衝層的一部分，來分離源區和汲區。藉由該製程，形成源區及汲區，並且形成背通道部(參照圖13B)。
然而，在上述製造方法中，也與其他製造方法同樣，在很多情況下，在源區及汲區之間的緩衝層上附著或者堆積有在蝕刻製程中產生的副產物、抗蝕掩模的殘渣、以及可能成為用於去掉抗蝕掩模的裝置內的污染源的物質等，由於藉由它們的導通而在很多元件中截止電流增高，進而在同一基板上的元件之間的電特性產生偏差。尤其，如果將包含硫的剝離液用於抗蝕掩模的剝離，則該傾向顯著。
因此，為了解決上述問題，進行乾蝕刻。藉由乾蝕刻，可以使源區和汲區之間可靠地絕緣。作為蝕刻條件，使用對露出的非晶半導體層不造成損傷，且對於該非晶半導體層的蝕刻速度低的條件。即，使用對露出的非晶半導體層的表面幾乎不造成損傷，且非晶半導體層的厚度不減少的條件即可。在此，作為蝕刻氣體，使用形成背通道時使用的氣體(例如，氯氣)即可。蝕刻較佳的使用電感耦合型電漿方式，作為條件的一例，將氣體的流量比設定為
30sccm，將反應室內的壓力設定為0.67Pa，將下部電極的溫度設定為-10℃，將反應室側壁的溫度設定為約80℃，對線圈型電極施加2000W的RF(13.56MHz)電力來產生電漿，對基板側不投入電力(即，無偏壓的0W)，進行三十秒鐘的蝕刻即可。藉由進行這種蝕刻，例如去掉包含在剝離液中的硫等。
此外，這裏也對蝕刻方法沒有特別的限制，除了電感耦合型電漿(ICP)方式以外，還可以使用電容耦合型電漿(CCP)方式、電子迴旋共振電漿(ECR)方式、反應性離子蝕刻(RIE)方式等。
還有，在此的乾蝕刻較佳的是藉由間斷的放電進行，更佳的是藉由脈衝放電進行，而不是藉由連續的放電進行。藉由脈衝放電而進行乾蝕刻，可以降低發生在被蝕刻表面的背通道部的充電損傷。藉由降低背通道部中的充電損傷，可以降低發生在源極電極及汲極電極之間的漏電流。因此，藉由使用脈衝放電，可以進一步降低截止電流，所以開關特性提高，而可以進一步提高本發明的效果。
藉由如上所述進行蝕刻，可以去掉存在於源區及汲區之間的緩衝層上的殘渣等。此外，藉由該製程，不與源極電極及汲極電極層重疊的區域的雜質半導體層也稍微被蝕刻。在上述蝕刻條件下，雜質半導體層被蝕刻例如0nm~5nm左右。因此，對應用上述製造方法的薄膜電晶體來說，源區及汲區的上部(第一部分)的(內側的)側面與
源極電極及汲極電極層大致位於同一平面上，源區及汲區的下部(第二部分)的(內側的)側面與緩衝層的側面大致位於同一平面上(參照圖13C)。藉由進行這種蝕刻，雜質半導體層有時形成近似階梯狀的形狀。
還有，與圖1同樣，圖14表示像素電晶體。與圖1所示的像素電晶體不同，圖14所示的像素電晶體在源極電極及汲極電極層下具有半導體層(微晶半導體層等)、緩衝層(非晶半導體層)以及雜質半導體層。
如本實施例模式所說明，在應用利用多灰度掩模的製造方法的情況下，如圖14所示，成為在源極電極及汲極電極層下具有半導體層(微晶半導體層等)、緩衝層(非晶半導體層)以及雜質半導體層的結構。還有，在應用在實施例模式2中參照圖7以及圖8說明的製造方法的情況下，也是同樣。
如上所述，即使在利用多灰度掩模的情況下，也可以應用本發明。藉由利用多灰度掩模，可以削減製程數，藉由應用本發明，可以成品率好地製造電特性良好且可靠性高的薄膜電晶體。此外，製造的薄膜電晶體的電特性的偏差。因此，將本發明應用於利用多灰度掩模的薄膜電晶體的製造方法是非常有效的。
此外，以下也說明利用多灰度掩模的另一個製造方法。
在如上所述利用多灰度掩模的情況下，可以利用三個光微影掩模從閘極電極的形成進行到像素電極的形成。然
而，即使不利用多灰度掩模，也可以利用三個光微影掩模從閘極電極的形成進行到像素電極的形成。以下，說明不利用多灰度掩模而利用三個光微影掩模從閘極電極的形成進行到像素電極的形成的薄膜電晶體的製造方法。
首先，與圖11A同樣，形成層疊到導電層的疊層體。並且，在該疊層體上形成抗蝕掩模(參照圖17A)。還有，閘極電極層的形成利用一個光微影掩模。
接著，利用該抗蝕掩模蝕刻導電層、半導體層(微晶半導體層等)、非晶半導體層以及雜質半導體層，根據每個元件而分離。蝕刻可以利用乾蝕刻或者濕蝕刻(參照圖17B)。
接著，在根據每個元件而分離了的導電層上形成像素電極層(參照圖17C)，在該像素電極層上形成抗蝕掩模(參照圖18A)。在此，像素電極層代表性地由氧化銦錫(ITO)形成。利用該抗蝕掩模進行用來對像素電極層進行圖案形成的蝕刻，並蝕刻雜質半導體層及緩衝層的一部分，來分離源區和汲區。藉由該製程，形成源區及汲區，並且形成背通道部(參照圖18B)。然後，去掉抗蝕掩模(參照圖18C)。
然而，在該製造方法中，也與其他製造方法同樣，在很多情況下，在源區及汲區之間的緩衝層上附著或者堆積有在蝕刻製程中產生的副產物、抗蝕掩模的殘渣、以及可能成為用於去掉抗蝕掩模的裝置內的污染源的物質等，由於藉由它們的導通而在很多元件中截止電流增高，進而在
同一基板上的元件之間的電特性產生偏差。尤其，如果將包含硫的剝離液用於抗蝕掩模的剝離，則該傾向顯著。
因此，為了解決上述問題，進行乾蝕刻。藉由乾蝕刻，可以使源區和汲區之間可靠地絕緣。作為蝕刻條件，使用對露出的非晶半導體層不造成損傷，且對於該非晶半導體層的蝕刻速度低的條件。即，使用對露出的非晶半導體層的表面幾乎不造成損傷，且非晶半導體層的厚度不減少的條件即可。在此，作為蝕刻氣體，使用形成背通道時使用的氣體(例如，氯氣)即可。蝕刻較佳的使用電感耦合型電漿方式，作為條件的一例，將氣體的流量比設定為30sccm，將反應室內的壓力設定為0.67Pa，將下部電極的溫度設定為-10℃，將反應室側壁的溫度設定為約80℃，對線圈型電極施加2000W的RF(13.56MHz)電力來產生電漿，對基板側不投入電力(即，無偏壓的0W)，進行三十秒鐘的蝕刻即可。藉由進行這種蝕刻，例如去掉包含在剝離液中的硫等。
此外，這裏也對蝕刻方法沒有特別的限制，除了電感耦合型電漿(ICP)方式以外，還可以使用電容耦合型電漿(CCP)方式、電子迴旋共振電漿(ECR)方式、反應性離子蝕刻(RIE)方式等。
還有，在此的乾蝕刻較佳的是藉由間斷的放電進行，更佳的是藉由脈衝放電進行，而不是藉由連續的放電進行。藉由脈衝放電而進行乾蝕刻，可以降低發生在被蝕刻表面的背通道部的充電損傷。藉由降低背通道部中的充電
損傷，可以降低發生在源極電極及汲極電極之間的漏電流。因此，藉由使用脈衝放電，可以進一步降低截止電流，所以開關特性提高，而可以進一步提高本發明的效果。
藉由如上所述進行蝕刻，可以去掉存在於源區及汲區之間的緩衝層上的殘渣等。此外，藉由該製程，不與源極電極及汲極電極層重疊的區域的雜質半導體層也稍微被蝕刻。在上述蝕刻條件下，雜質半導體層被蝕刻例如0nm~5nm左右。因此，對應用上述製造方法的薄膜電晶體來說，源區及汲區的上部(第一部分)的(內側的)側面與源極電極及汲極電極層大致位於同一平面上，源區及汲區的下部(第二部分)的(內側的)側面與緩衝層的側面大致位於同一平面上(參照圖13C)。藉由進行這種蝕刻，雜質半導體層有時形成近似階梯狀的形狀。
如上所說明，本發明可以應用於各種各樣的方式的製造方法。
實施例模式4
本發明不局限於實施例模式1~3所說明的具有微晶半導體層等的薄膜電晶體，也可以應用於只具有非晶半導體層(只具有實施例模式1所示的緩衝層)的反交錯型薄膜電晶體。
即使在將本發明應用於只利用非晶半導體作為半導體層的反交錯型薄膜電晶體的情況下，製造方法也與實施例
模式1~實施例模式3同樣。但是，該薄膜電晶體不具有如實施例模式1等中的半導體層106那樣的層。
圖15表示在藉由應用本發明與圖1同樣地製造的情況下的只利用非晶半導體層作為半導體層的反交錯型薄膜電晶體。此外，圖16表示與圖14同樣利用多灰度掩模製造的情況下的只利用非晶半導體作為半導體層的反交錯型薄膜電晶體。如此，即使在將本發明應用於只利用非晶半導體層作為半導體層的反交錯型薄膜電晶體的製造的情況下，也可以低成本且成品率好地製造電特性良好且可靠性高的薄膜電晶體。此外，可以減少在同一基板上的元件之間的電特性的偏差。
實施例模式5
在本實施例模式中，將說明應用如上述實施例模式所說明地製造的薄膜電晶體的液晶顯示裝置。
首先，將說明VA(垂直取向)方式的液晶顯示裝置。VA方式是不施加電壓時液晶分子的長軸相對於面板表面垂直的方式。在本實施例模式中，尤其設法將像素分割為幾個區域(亞像素)，使分子分別倒向不同的方向。這種方式稱為多域化或多域設計。在下面的說明中，將說明採用多域設計的液晶顯示裝置。
圖20是形成有像素電極的基板側的俯視圖，而圖19示出圖20中的切斷線A-B的截面圖。此外，圖21是形成對置電極的基板側的俯視圖。
圖19示出將基板300和對置基板的基板301重疊並注入了液晶的情況。在基板300上具有薄膜電晶體328、連接到薄膜電晶體328的源極電極或汲極電極層的像素電極324以及保持電容部330。對置電極340設置在基板301上。
在基板301中形成間隔物342的位置具有遮光層332、第一彩色層334、第二彩色層、第三彩色層338、對置電極340。藉由採用在形成間隔物342的位置層疊形成彩色層的結構，使用來控制液晶的取向的突起344的高度和形成間隔物342的位置的高度不同。在像素電極324上具有取向膜348，與對置電極340接觸地設置取向膜346。液晶層350設置在取向膜346以及取向膜348之間。
在圖19中，間隔物342使用支柱間隔物(柱狀間隔物)，但是本發明不局限於此，也可以使用珠狀間隔物(球狀間隔物)。此外，間隔物342也可以設置在基板300具有的像素電極324上。
在基板300上具有薄膜電晶體328、連接到薄膜電晶體328的像素電極324以及保持電容部330。像素電極324和配線318在貫穿絕緣層320以及絕緣層322的開口部323中連接。絕緣層320覆蓋薄膜電晶體328、配線318以及保持電容部330地設置。絕緣層322覆蓋絕緣層320地設置。薄膜電晶體328可以應用在上述實施例模式(例如實施例模式1)中說明的製造方法來製造。此外，
保持電容部330由以與薄膜電晶體328的閘極電極及掃描線相同的製程同樣地形成的導電層、以與薄膜電晶體328的源極電極及信號線相同的製程同樣地形成的導電層、以及夾在它們之間的薄膜電晶體328的閘極絕緣層構成。
液晶元件藉由使具有取向膜348的像素電極324、具有取向膜346的對置電極340以及夾在它們之間的液晶層350重疊設置而構成。
圖20表示基板300側的俯視圖。像素電極324藉由使用與實施例模式1中的像素電極層118同樣的材料來設置。像素電極324具有狹縫325。狹縫325用於液晶的取向的控制。
圖20所示的薄膜電晶體329可以與薄膜電晶體328同樣地形成。此外，連接到薄膜電晶體329的像素電極326可以藉由與像素電極324同樣的材料及方法來形成。此外，保持電容部331可以與保持電容部330同樣地形成。
薄膜電晶體328及薄膜電晶體329的源極或汲極與配線316連接。該液晶面板的一個像素由像素電極324和像素電極326構成。像素電極324和像素電極326構成亞像素。
圖21表示基板301側的俯視圖。在遮光層332的上方設置有對置電極340。對置電極340較佳的使用與像素電極324同樣的材料形成。與對置電極340接觸地設置有控制液晶的取向的突起344。此外，在與遮光層332重疊
的規定位置設置有間隔物342。還有，在圖21中，只對遮光層332、間隔物342以及突起344進行陰影處理。
圖22示出前面說明了的像素結構的等效電路圖。薄膜電晶體328和薄膜電晶體329的閘極都連接到發揮掃描線的作用的配線302，它們的源極及汲極中的一方連接到配線316，源極及汲極中的另一方藉由保持電容部330或保持電容部331連接到配線304及配線305。在圖22中，如果使發揮電容線的作用的配線304的電位和同樣發揮電容線的作用的配線305的電位不同，則可以使液晶元件351和液晶元件352的工作不同。即，藉由分別控制配線304和配線305的電位，可以擴大視角。
如果對設置有狹縫325的像素電極324施加電壓(使像素電極324的電位和對置電極340的電位不同)，則在狹縫325的近旁產生電場的變形，而產生傾斜電場。如果將該狹縫325和基板301側的突起344交替配置，則可以有效地產生傾斜電場，控制液晶的取向，使液晶取向的方向根據位置而不同。即，可以多域化而擴大液晶面板的視角。
接著，對於與上述不同的方式的VA方式液晶顯示裝置，參照圖23~圖26進行說明。
圖24是形成像素電極的基板側的俯視圖，而圖23示出對應於圖24中的切斷線C-D的截面結構。此外，圖25是形成對置電極的基板側的俯視圖。在下面的說明中，參照這些附圖進行說明。
在圖23~26所示的液晶顯示裝置的像素中，一個像素具有多個像素電極，各像素電極上連接有薄膜電晶體。即，是採用多域設計的像素。各薄膜電晶體以不同的閘極信號驅動。即，可以獨立控制施加到各個像素電極的信號(參照圖26)。
像素電極424在開口部423中藉由配線418連接到薄膜電晶體428。此外，像素電極426在開口部427中藉由配線419連接到薄膜電晶體429。連接到薄膜電晶體428的閘極電極的發揮掃描線的作用的配線402和連接到薄膜電晶體429的閘極電極的發揮掃描線的作用的配線403彼此分離，使得可以提供不同的閘極信號。另一方面，薄膜電晶體428和薄膜電晶體429共同使用配線416作為信號線。薄膜電晶體428和薄膜電晶體429可以適當地使用應用上述實施例模式的製造方法的薄膜電晶體。
還有，薄膜電晶體428連接有保持電容部430。薄膜電晶體429連接有保持電容部431。保持電容部430由配線409、配線418、夾在它們之間的絕緣層406構成。保持電容部431由配線409、配線419、夾在它們之間的絕緣層406構成。絕緣層406發揮薄膜電晶體428和薄膜電晶體429的閘極絕緣層的作用。
還有，開口部423及開口部427以貫穿覆蓋薄膜電晶體428及薄膜電晶體429地設置的絕緣層420及絕緣層422的方式設置。
還有，配線409發揮電容線的作用，保持為一定電位
(共同電位)。
像素電極424和像素電極426的形狀不同(參照圖24)，由狹縫425分離。具體地，以圍繞V字型像素電極424的外側的方式設置有像素電極426。藉由薄膜電晶體428及薄膜電晶體429使施加到像素電極424和像素電極426的電壓的時序不同，可以控制液晶的取向。圖26示出該像素結構的等效電路圖。藉由將不同的閘極信號提供到配線402和配線403，可以使薄膜電晶體428和薄膜電晶體429的工作時序不同。
在相對於基板400的基板401上設置有遮光層432、彩色層436、對置電極440。此外，在彩色層436和對置電極440之間設置平坦化層437，以防止液晶的取向無序。圖25示出對置基板側的俯視圖。對置電極440在不同的像素之間共同使用，設置有狹縫441。藉由將該狹縫441和像素電極424及像素電極426側的狹縫425交替配置，可以有效地產生傾斜電場，控制液晶的取向。藉此，可以藉由第一液晶元件451和第二液晶元件452使液晶取向的方向不同，可以擴大視角。
藉由使具有取向層448的像素電極424、液晶層450、以及具有取向層446的對置電極440相互重疊，設置第一液晶元件451。此外，藉由使具有取向層448的像素電極426、液晶層450、以及具有取向層446的對置電極440相互重疊，設置第二液晶元件452。從而，在圖23~26所示的像素結構中，形成在一個像素中設置有第一
液晶元件451和第二液晶元件452的多域結構。
另外，本發明也可以應用於水平電場方式的液晶顯示裝置。水平電場方式是藉由對於液晶盒內的液晶分子在水平方向上施加電場驅動液晶元件來表現灰度的方式。如果採用水平電場方式，可以將視角擴大至約180°。在此，以下參照圖27及圖28說明應用本發明的水平電場方式的液晶顯示裝置。
圖27示出使設有薄膜電晶體528和與薄膜電晶體528連接的像素電極524的基板500以及作為對置基板的基板501重疊並注入了液晶的狀態。基板501具有遮光層532、彩色層536以及平坦化層537。基板500具有像素電極，但基板501不具有對置電極。在基板500和基板501之間藉由注入的液晶而設置有液晶層550。還有，基板500具有取向膜548，基板501具有取向膜546，取向膜546及取向膜548接觸液晶層550地設置。
基板500具有對置電極507、連接到對置電極507的發揮電容線的作用的配線504以及薄膜電晶體528。薄膜電晶體528可以適當地使用應用上述實施例模式(例如實施例模式1)的製造方法的薄膜電晶體。對置電極507可以使用與實施例模式1所示的像素電極層118同樣的材料。此外，對置電極507劃分為與像素形狀大體相同的形狀而設置。還有，在對置電極507及配線504上具有第一絕緣層506。第一絕緣層506設置在發揮薄膜電晶體528的閘極電極的作用的配線502上，發揮薄膜電晶體528的
閘極絕緣層的作用。
在第一絕緣層506上形成薄膜電晶體528的源極電極及汲極電極、與它們連接的配線516以及配線518。配線516是在液晶顯示裝置中輸入視頻信號的信號線。配線516是在一個方向上延伸的配線，同時連接到薄膜電晶體528的源區及汲區中的一方，也發揮薄膜電晶體528的源極電極或汲極電極的作用。配線518連接到源極電極及汲極電極中的另一方，連接到像素電極524。
在配線516及配線518上設置有第二絕緣層520。此外，在第二絕緣層520上設置有像素電極524，該像素電極524在設置在第二絕緣層520中的開口部523中連接到配線518。像素電極524使用與實施例模式1所示的像素電極層118同樣的材料形成。
如上所述，在基板500上設置有薄膜電晶體528、連接到薄膜電晶體528的像素電極524。還有，保持電容形成在對置電極507和像素電極524之間。
圖28是表示像素電極的結構的平面圖。在像素電極524中設置有狹縫525。藉由利用狹縫525，可以控制液晶的取向。在此情況下，電場在對置電極507和像素電極524之間產生。在對置電極507和像素電極524之間具有第一絕緣層506，第一絕緣層506的厚度大約為50nm~200nm，與厚度大約為2μm~10μm的液晶層相比足夠薄，所以在與基板500平行的方向上(水平方向)產生電場。藉由該電場，可以改變液晶的取向。利用該在與基板
大體平行的方向上的電場，使液晶分子水平旋轉。在此情況下，因為液晶分子在任何狀態下都水平，所以幾乎沒有觀察角度所引起的對比度等的變化，可以實現廣視角。此外，因為對置電極507及像素電極524都是具有透光性的電極，所以可以提高開口率。
接著，參照圖29及30說明具有與上述不同的方式的水平電場方式的液晶顯示裝置。
圖29和圖30表示水平電場方式的液晶顯示裝置的像素結構的一例。圖30是俯視圖，而圖29示出對應於沿著圖30所示的切斷線G-H的截面結構。
圖29示出使具有薄膜電晶體628及連接到薄膜電晶體628的像素電極624的基板600和與基板600相對的基板601重疊並注入了液晶的狀態。在基板601上設置有遮光層632、彩色層636以及平坦化層637等。基板600具有像素電極，而基板601不具有像素電極。在基板600和基板601之間藉由注入的液晶而設置有液晶層650。還有，基板600具有取向膜648，基板601具有取向膜646，取向膜646及取向膜648接觸液晶層650地設置。
基板600具有保持為共同電位的配線609及應用上述實施例模式(例如實施例模式1)的製造方法的薄膜電晶體628。配線609可以與薄膜電晶體628的掃描線602同時以相同的製程形成。此外，由與配線609相同的層構成的對置電極(共同電極)劃分為與像素形狀大體相同的形狀而設置。
在第一絕緣層606上設置有連接到薄膜電晶體628的源極電極及汲極電極中的一方的配線616、配線618。還有，第一絕緣層606發揮薄膜電晶體628的閘極絕緣膜的作用。配線616是在液晶顯示裝置中輸入視頻信號的信號線是在一個方向上延伸的配線，同時連接到薄膜電晶體628具有的源區及汲區中的一方，配線616也構成源極電極及汲極電極中的一方。配線618是連接到源極電極及汲極電極中的另一方，連接到像素電極624的配線。還有，薄膜電晶體628可以適當地使用應用上述實施例模式的製造方法的薄膜電晶體。
在配線616及配線618上設置第二絕緣層620。此外，在第二絕緣層620上設置像素電極624，該像素電極624在形成在第二絕緣層620中的開口部623中連接到配線618。像素電極624使用與實施例模式1所說明的像素電極層118同樣的材料來形成。另外，如圖30所示，像素電極624以配線609和與配線609同時形成的梳形電極之間產生水平電場的方式設置。此外，像素電極624的梳狀部分和與配線609同時形成的對置電極(共同電極)交替地設置。
如果在像素電極624的電位和配線609的電位之間產生電位差，則在與基板大體平行的方向上產生電場，可以藉由該電場來控制液晶的取向。藉由利用該電場使液晶分子水平旋轉，可以控制液晶的取向。此時，因為液晶分子的長軸在任意狀態下都與基板大體平行，所以幾乎沒有觀
察角度所引起的對比度等的變化。因此，可以實現廣視角。
如上所述，在基板600上設置薄膜電晶體628以及與薄膜電晶體628連接的像素電極624。保持電容藉由設置配線609、電容電極615以及夾在它們之間的第一絕緣層606而形成。在與配線616等相同的層設置的電容電極615和像素電極624在開口部623中連接。
還有，本發明也可以應用於TN方式的液晶顯示裝置。接著，以下參照圖31及圖32說明應用本發明的TN型的液晶顯示裝置的形態。
圖31和圖32示出TN方式的液晶顯示裝置的像素結構。圖32是俯視圖，而圖31示出對應於圖32所示的切斷線I-J的截面結構。在下面的說明中，參照圖31及圖32進行說明。
在基板700上，像素電極724藉由開口部723利用配線718與薄膜電晶體728連接。發揮信號線的作用的配線716與薄膜電晶體728連接。配線702發揮掃描線的作用。作為薄膜電晶體728，可以適當地使用應用上述實施例模式(例如實施例模式1)的製造方法的薄膜電晶體。
像素電極724藉由使用與實施例模式1的像素電極層118同樣的材料來形成。
與基板700對置的基板701具有遮光層732、彩色層736以及對置電極740。此外，在彩色層736和對置電極740之間具有平坦化層737，以防止液晶的取向無序。液
晶層750設置在像素電極724和對置電極740之間。還有，在液晶層750和像素電極724之間具有取向膜748，並且在液晶層750和對置電極740之間具有取向膜746。
藉由使像素電極724、液晶層750以及對置電極740重疊，形成液晶元件。
此外，也可以在基板700上設置成為濾色片的彩色層、或者遮光層(黑矩陣)。此外，將偏光板貼到基板700的與設置有薄膜電晶體等的面相反的面(背面)，將偏光板貼到基板701的與設置有對置電極740等的面相反的面(背面)。
對置電極740可以適當地使用與像素電極724同樣的材料。藉由使像素電極724、液晶層750以及對置電極740重疊，形成液晶元件。
保持電容由配線704、配線715以及夾在它們之間的絕緣膜720構成。
還有，在前面說明時參照的圖中，閘極電極和掃描線以相同的層形成，所以標記相同的符號。同樣地，對源極電極或汲極電極和信號線標記相同的符號。
藉由上述製程，可以製造液晶顯示裝置。本實施例模式的液晶顯示裝置具有的薄膜電晶體應用上述實施例模式所說明的製造方法而製成。因此，薄膜電晶體的截止電流少且電特性的可靠性高，所以可以使本實施例模式所說明的液晶顯示裝置的對比度和辨識性高。
實施例模式6
本發明不但可以應用於液晶顯示裝置，而且可以應用於發光裝置。在本實施例模式中，參照圖33和圖34來說明發光裝置的製程。作為發光裝置，使用利用電致發光的發光元件。利用電致發光的發光元件根據其發光材料是有機化合物還是無機化合物來進行區分，一般來說，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，載流子(電子及電洞)從一對電極分別注入到包含發光性的有機化合物的層中，流過電流。而且，藉由這些載流子(電子及電洞)複合，發光性的有機化合物形成激發態，該載流子從激發態回到基態時發光。這種發光元件根據其機理而被稱為電流激發型發光元件。
根據其元件結構，無機EL元件被分為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有將發光材料的粒子分散在粘合劑中而得的發光層，發光機理是利用施主能級和受主能級的施主-受主複合型發光。薄膜型無機EL元件具有由電介質層夾住發光層並由一對電極夾住其的結構，發光機理是利用金屬離子的內層電子躍遷的定域型發光。
還有，在此，使用有機EL元件作為發光元件來說明。此外，使用應用上述實施例模式所說明的製造方法的薄膜電晶體作為控制發光元件的驅動的薄膜電晶體來進行說明。
首先，如圖33A所示，在基板800上形成薄膜電晶體801及薄膜電晶體802。在圖33A中，在薄膜電晶體801及薄膜電晶體802上具有發揮保護層的作用的絕緣層803，在絕緣層803上具有絕緣層804。絕緣層804是為了使上表面平坦化而設置的。絕緣層803較好是使用例如氧化矽、氮化矽、氧氮化矽等來形成。絕緣層804較好是使用丙烯酸類、聚醯亞胺或聚醯胺等有機樹脂或者矽氧烷來形成。
在絕緣層804上具有導電層805。導電層805發揮像素電極的作用。當像素的薄膜電晶體是n型薄膜電晶體時，較佳的形成陰極作為像素電極，而當是p型薄膜電晶體時，較佳的形成陽極。當形成陰極作為像素電極時，使用功函數小的材料，例如Ca、Al、CaF、MgAg、AlLi等即可。
接著，如圖33B所示，在導電層805的側面(端部)及絕緣層804上形成間隔壁806。間隔壁806具有開口部，在該開口部中露出導電層805。間隔壁806使用有機樹脂層、無機絕緣層或有機聚矽氧烷來形成。特別較佳的是，藉由使用感光性的材料形成間隔壁806，對導電層805上的間隔壁806進行曝光來形成開口部，從而使該開口部的側壁成為具有連續曲率的傾斜面。
接著，形成發光層807，使其在間隔壁806的開口部中與導電層805接觸。發光層807既可以由單層構成，又可以由多層的疊層構成。
接著，覆蓋發光層807地形成導電層808。導電層808被稱為共同電極。由形成陰極的材料形成導電層805的情況下，由形成陽極的材料形成導電層808。導電層808可以藉由使用作為實施例模式1中的像素電極層118列舉的具有透光性的導電性材料的透光性導電層來形成。作為導電層808，也可以使用氮化鈦層或者鈦層。在圖33B中，使用氧化銦錫(ITO)作為導電層808。藉由在間隔壁806的開口部中導電層805、發光層807和導電層808重疊，從而形成發光元件809。此後，較佳的在間隔壁806以及導電層808上形成保護層810，以防止氧、氫、水分或二氧化氮等侵入發光元件809。作為保護層810，可以使用氮化矽層、氮氧化矽層以及DLC層等。
更佳的是，完成到圖33B之後，利用氣密性高且汲氣少的保護薄膜(層壓薄膜、紫外線固化樹脂薄膜等)或者覆蓋材料進一步進行封裝(封入)，以防止暴露於外界空氣。
接著，參照圖34說明發光元件的結構。在此，以驅動用電晶體是n型薄膜電晶體的情況為例，說明像素的截面結構。
對發光元件來說，為了取出發射的光，其陽極及陰極中的至少一方是透明即可。並且，在基板上形成薄膜電晶體以及發光元件，有如下結構的發光元件：從與基板相反的一側的表面取出發射的光的頂部發射結構；從基板側的表面取出發射的光的底部發射結構；以及同時從基板一側
及與基板相反一側的表面取出發射的光的雙面發射結構。在本發明中，可以應用於上述發射結構中的任一個。
圖34A示出頂部發射結構的發光元件。圖34A是在驅動用電晶體821是n型薄膜電晶體且從發光元件822發射的光穿透陽極825側的情況下的像素的截面圖。在圖34A中，發光元件822的陰極823和驅動用電晶體821電連接，在陰極823上依次層疊有發光層824以及陽極825。陰極823由功函數小且反射光的導電性材料(例如Ca、Al、CaF、MgAg、AlLi等)形成即可。並且，發光層824既可以由單層構成，又可以由多層的疊層構成。在由多層構成的情況下，例如，在陰極823上依次層疊電子注入層、電子傳輸層、發光層、電洞傳輸層或者電洞注入層來形成。還有，無需設置所有這些層。陽極825由透過光的具有透光性的導電性材料形成，例如可以使用包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(ITO)、銦鋅氧化物或者添加有氧化矽的銦錫氧化物等具有透光性的導電層。
由陰極823和陽極825夾住發光層824的區域相當於發光元件822。在圖34A所示的像素的情況下，從發光元件822發射的光如空心箭頭所示在陽極825側射出。
圖34B表示底部發射結構的發光元件。它是在驅動用電晶體831是n型薄膜電晶體且從發光元件822發射的光在陰極833側射出的情況下的像素的截面圖。在圖34B
中，在電連接到驅動用電晶體831的透光性的導電層837上形成有發光元件822的陰極833，在陰極833上依次層疊有發光層834及陽極835。還有，在陽極835具有透光性的情況下，較好是覆蓋陽極835地形成有用來反射或遮蔽光的遮光層836。陰極833與圖34A的情況同樣，是由功函數小的材料形成的導電層即可，可以使用已知材料即可。但是，將其厚度設定為透過光的程度(較佳的為5nm~30nm左右)。例如，可以使用具有20nm的厚度的鋁作為陰極833。並且，發光層834與圖34A同樣既可以由單層構成，又可以由多層的疊層構成。陽極835無需透過光，但是也可以與圖34A同樣地利用透光性的導電性材料來形成。並且，作為遮光層836，例如可以使用反射光的金屬層等，但是不局限於此。例如，也可以使用添加有黑色顏料的樹脂等。
由陰極833和陽極835夾住發光層834的區域相當於發光元件822。在圖34B所示的像素的情況下，從發光元件822發射的光如空心箭頭所示在陰極833側射出。
圖34C表示雙面發射結構的發光元件。在圖34C中，在電連接到驅動用電晶體841且具有透光性的導電層847上形成有發光元件822的陰極843，在陰極843上依次層疊有發光層844及陽極845。陰極843與圖34A的情況同樣，是功函數小的導電層即可，可以使用已知材料。但是，將其厚度設定為透過光的程度。例如，可以使用以約20nm的厚度形成的鋁層作為陰極843。並且，發光層
844與圖34A同樣既可以由單層構成，又可以由多層的疊層構成。陽極845可以與圖34A同樣地利用透光性的導電性材料來形成。
陰極843、發光層844和陽極845彼此重疊的部分相當於發光元件822。在圖34C所示的像素的情況下，從發光元件822發射的光如空心箭頭所示同時在陽極845側和陰極843側射出。
還有，雖然在此說明了使用有機EL元件作為發光元件的情況，但是也可以使用無機EL元件作為發光元件。
還有，雖然在本實施例模式中示出了控制發光元件的驅動的薄膜電晶體(驅動用電晶體)和發光元件直接連接的實例，但是也可以在驅動用電晶體和發光元件之間連接有電流控制用電晶體。
還有，本實施例模式所說明的發光裝置不局限於圖34所示的結構，可以根據本發明的技術思想進行各種變形。
藉由上述製程，可以製造發光裝置。本實施例模式的發光裝置具有的薄膜電晶體使用應用上述實施例模式的製造方法的薄膜電晶體。因此，薄膜電晶體的截止電流少且電特性的可靠性高，所以可以提高本實施例模式所說明的發光裝置的對比度和辨識性。
實施例模式7
下面，參照附圖說明安裝在實施例模式5所說明的顯
示裝置或實施例模式6所說明的發光裝置中的顯示面板或發光面板的一種形態。
在本發明的液晶顯示裝置或發光裝置中，較佳的將連接到像素部的信號線驅動電路及掃描線驅動電路設置在另外的基板(例如，半導體基板或者SOI基板等)上並連接。然而，也可以不另行設置而在與像素電路形成在同一基板上。
還有，對於另行形成的基板的連接方法沒有特別的限制，可以使用已知的COG方法、引線鍵合方法、或TAB方法等。此外，只要可以實現電連接，對於連接位置沒有特別的限制。另外，也可以另行形成控制器、CPU、及記憶體等並連接到像素電路。
圖35示出本發明的顯示裝置的方塊圖。圖35所示的顯示裝置包括具有多個具備顯示元件的像素的像素部850、選擇各像素的掃描線驅動電路852、控制對被選擇的像素的視頻信號的輸入的信號線驅動電路853。
還有，本發明的顯示裝置不局限於圖35所示的形態。即，在本發明中使用的信號線驅動電路不局限於只具有移位暫存器和類比開關的形成。除了移位暫存器和類比開關以外，還可以具有緩衝記憶體、位準轉移器、源極跟隨器等其他電路。此外，不一定要設置移位暫存器及類比開關，例如可以具有如解碼電路的能夠選擇信號線的其他電路代替移位暫存器，也可以具有閂鎖電路等代替類比開關。
圖35所示的信號線驅動電路853具有移位暫存器854以及類比開關855。向移位暫存器854中輸入時鐘信號(CLK)和起始脈衝信號(SP)。當輸入時鐘信號(CLK)和起始脈衝信號(SP)時，在移位暫存器854中產生時序信號，輸入到類比開關855。
此外，對類比開關855供應視頻信號。類比開關855根據被輸入的時序信號對視頻信號進行取樣，然後供應給後級的信號線。
圖35所示的掃描線驅動電路852具有移位暫存器856以及緩衝記憶體857。此外，也可以具有位準轉移器。在掃描線驅動電路852中，對移位暫存器856輸入時鐘信號(CLK)及起始脈衝信號(SP)，從而產生選擇信號。產生的選擇信號在緩衝記憶體857中被緩衝放大，並被供應給對應的掃描線。一線中的所有像素電晶體的閘極連接到一條掃描線。並且，由於當工作時需要使一線的像素的電晶體同時導通，因此緩衝記憶體857採用能夠流過大電流的結構。
在全彩色的顯示裝置中，在將對應於R(紅)、G(綠)、B(藍)的視頻信號依次進行取樣並供應給對應的信號線的情況下，用來連接移位暫存器854和類比開關855的端子數相當於用來連接類比開關855和像素部850的信號線的端子數的1/3左右。因此，藉由將類比開關855與像素部850形成在同一基板上，與將類比開關855形成在與像素部850不同的基板上的情況相比，可以控制
用來連接另行形成的基板的端子數，抑制連接缺陷的發生幾率，可以提高成品率。
此外，雖然圖35的掃描線驅動電路852具有移位暫存器856以及緩衝記憶體857，但是本發明不局限於此，也可以只利用移位暫存器856構成掃描線驅動電路852。
還有，圖35所示的結構只表示本發明的顯示裝置的一種形態，信號線驅動電路和掃描線驅動電路的結構不局限於此。
接著，參照圖36和圖37說明相當於本發明的液晶顯示裝置的一種形態的液晶顯示面板及發光面板的外觀。圖36A示出如下面板的俯視圖：利用密封材料905將形成在第一基板901上的具有微晶半導體層的電晶體910及液晶元件913密封在與第二基板906之間。圖36B相當於圖36A的K-L的截面圖。圖37示出發光裝置的情況。還有，在圖37中，只對不同於圖36的部分標記符號。
以包住形成在第一基板901上的像素部902和掃描線驅動電路904的方式設置有密封材料905。此外，在像素部902及掃描線驅動電路904上設置有第二基板906。因此，使用第一基板901、密封材料905以及第二基板906將像素部902及掃描線驅動電路904與液晶層908或填充材料931一起密封。另外，在第一基板901上的與被密封材料905包住的區域不同的區域中安裝有信號線驅動電路903。此外，信號線驅動電路903是在另行準備的基板上利用具有多晶半導體層的電晶體而設置的。還有，雖然在
本實施例模式中說明將使用具有多晶半導體層的薄膜電晶體的信號線驅動電路903貼到第一基板901的情況，但是也可以以使用單晶半導體的電晶體形成信號線驅動電路並貼合。圖36B例示信號線驅動電路903中所含的由多晶半導體層形成的電晶體909。
設置在第一基板901上的像素部902具有多個電晶體，圖36B例示像素部902中所含的電晶體910。此外，掃描線驅動電路904也具有多個電晶體，圖36B例示信號線驅動電路903中所含的電晶體909。還有，雖然在本實施例模式中，說明在發光裝置中電晶體910是驅動用電晶體的情況，但是電晶體910既可以是電流控制用電晶體，又可以是擦除用電晶體。電晶體910相當於使用微晶半導體層的電晶體。
此外，液晶元件913所具有的像素電極912藉由配線918電連接到電晶體910。再者，配線918與引導配線914電連接。而且，液晶元件913的對置電極917設置在第二基板906上。像素電極912、對置電極917以及液晶層908重疊的部分相當於液晶元件913。
此外，發光元件930所具有的像素電極藉由配線電連接到電晶體910的源極電極或汲極電極。而且，在本實施例模式中，發光元件930的共同電極和具有透光性的導電性材料層電連接。還有，發光元件930的結構不局限於本實施例模式所示的結構。可以根據從發光元件930取出的光的方向、電晶體910的極性等，適當地改變發光元件
930的結構。
還有，作為第一基板901以及第二基板906的材料，可以使用玻璃、金屬(代表性的是不銹鋼)、陶瓷或者塑膠等。作為塑膠，可以使用FRP(玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸類樹脂薄膜等。此外，也可以使用具有使用PVF薄膜、聚酯薄膜夾住鋁箔的結構的薄片。
另外，間隔物911是珠狀間隔物，為控制像素電極912和對置電極917之間的距離(盒間隙)而設置。還有，也可以使用藉由選擇性地蝕刻絕緣層來獲得的間隔物(支柱間隔物)。
此外，供應到另行形成的信號線驅動電路903、掃描線驅動電路904以及像素部902的各種信號(電位)從FPC907(撓性印刷電路)藉由引導配線914以及引導配線915供給。
在本實施例模式中，連接端子916由與液晶元件913所具有的像素電極912相同的導電層形成。此外，引導配線914以及引導配線915由與配線918相同的導電層形成。
連接端子916和FPC907所具有的端子藉由各向異性導電層919電連接。
還有，雖然未圖示，但是本實施例模式所示的液晶顯示裝置具有取向膜以及偏光板，還可以具有濾色片、遮光層等。
此外，供應到另行形成的信號線驅動電路903、掃描線驅動電路904以及像素部902的各種信號(電位)從FPC907藉由引導配線914以及引導配線915供給。
在本實施例模式中，連接端子916由與發光元件930所具有的像素電極相同的導電層而設置。但是，不局限於此。
還有，作為位於在自發光元件930的光的取出方向上的基板的第二基板必須是透光性的基板。在此情況下，使用由玻璃板、塑膠板、聚酯薄膜或丙烯酸類薄膜等具有透光性的材料構成的基板。
此外，作為填充材料931，可以使用氮、氬等惰性氣體或者使用紫外線固化樹脂或熱固化樹脂等，還可以使用PVC(聚氯乙烯)、丙烯酸類、聚醯亞胺、環氧樹脂、有機矽樹脂、PVB(聚乙烯醇縮丁醛)、或者EVA(乙烯-醋酸乙烯酯)等。在此，例如使用氮即可。
此外，可以在發光元件的出射面上適當地設置偏光板、圓偏光板(包括橢圓偏光板)、波片(λ/4波片、λ/2波片)或者濾色片等光學薄膜。此外，也可以在偏光板或圓偏光板上設置防反射止層。
本實施例模式可以與其他實施例模式所記載的結構組合而實施。
實施例模式8
如上述實施例模式所說明，透過本發明可以製造主動
矩陣型顯示模組。還有，將安裝至FPC的顯示面板稱為顯示模組。即，可以將本發明應用於將它們安裝到顯示部中的所有電子設備。作為電子設備，可以舉出攝像機、數位相機等影像拍攝裝置，頭戴式顯示器(護目鏡型顯示器)，汽車導航系統，投影機，汽車音響，個人電腦，移動資訊終端(移動電腦、行動電話、或電子書等)等。圖38示出它們的一例。
圖38A為電視裝置。如圖38A所示，可以將顯示模組嵌入框體中來完成電視裝置。由顯示模組形成主畫面953，作為其他附屬設備，具備揚聲器部959、操作開關等。
如圖38A所示，將利用顯示元件的顯示用面板952嵌入框體951中，可以由接收器955接收以普通的電視廣播為代表的信號，也可以藉由數據機954連接到採用有線或無線方式的通信網路，進行單向或雙向的資訊通信。電視裝置的操作可以使用嵌入框體中的開關或遙控操作機956來進行，也可以在該遙控操作機956中設置有顯示輸出資訊的顯示部957。
另外，在電視裝置中，除了主畫面953之外，還可以使用第二顯示用面板形成副畫面958而附加顯示頻道、音量等的結構。在該結構中，可以使用視角優良的液晶顯示面板形成主畫面953，使用能夠以低耗電量來顯示的液晶顯示面板形成副畫面958。另外，當利用液晶顯示面板形成副畫面時，藉由使其能夠閃動顯示，而可以實現低耗電
量化。另外，也可以副畫面採用發光裝置來減少耗電量。
圖39為表示可以應用於圖38A所示的電視裝置的電視裝置結構的方塊圖。在顯示面板中形成有像素部971。如其他實施例模式所說明地使信號線驅動電路972和掃描線電路973連接即可。
作為其他外部電路的結構，在視頻信號的輸入側，具有放大由調諧器974接收的信號中的視頻信號的視頻信號放大電路975，將從視頻信號放大電路975輸出的信號轉換為與紅、綠、藍各種顏色對應的色信號的視頻信號處理電路976，以及將該視頻信號轉換為驅動器IC的輸入規格的控制電路977等。控制電路977將信號分別輸出到掃描線側和信號線側。在進行數位驅動的情況下，也可以具有如下結構，即在信號線側設置信號分割電路978，將輸入數位信號分割成m個來供應。
由調諧器974接收的信號中的音頻信號被傳送到音頻信號放大電路979，經過音頻信號處理電路980從揚聲器983輸出。控制電路981從輸入部982接收接收台(接收頻率)、音量的控制資訊，將信號傳送到調諧器974、音頻信號處理電路980。
藉由將本發明應用於上述所說明的電視裝置，可以獲得對比度高，顯示偏差少，耗電量低的電視裝置。
當然，本發明不局限於電視裝置，可以應用於以個人電腦的監視器為代表的各種各樣的用途，諸如火車站、機場等的資訊顯示板或者街頭上的廣告顯示板等大面積的顯
示媒體。藉由將本發明應用於這些，可以獲得對比度高，顯示偏差少，耗電量低的顯示裝置。
圖38B示出行動電話的一例。該行動電話由框體961、顯示部962、操作部963等構成。藉由將本發明應用於顯示部962，可以獲得對比度高，顯示偏差少，耗電量低的顯示裝置。
此外，圖38C示出可擕式電腦的一例。該可擕式電腦由框體966、顯示部967等構成。藉由將本發明應用於顯示部967，可以獲得對比度高，顯示偏差少，耗電量低的顯示裝置。
實施例1
在本實施例中，對將實施例模式1所說明的乾蝕刻應用於反交錯型薄膜電晶體的製造方法的情況和不應用的情況進行比較。在此進行的乾蝕刻在如下狀態下進行：在對成為通道形成區的部分或與通道形成區重疊的部分中的雜質區域進行蝕刻之後，使半導體層露出於該被蝕刻部分。
圖40示出薄膜電晶體的Vg-Id曲線。圖40A示出不應用本發明而製造的薄膜電晶體的Vg-Id曲線，而圖40B示出應用本發明而進行上述乾蝕刻來製造的薄膜電晶體的Vg-Id曲線。此外，汲極電壓(相對於源極電位的汲極電位)是1V及14V。可以知道：應用本發明而製造的薄膜電晶體的截止電流小，且電特性偏差小。
此外，在圖40B中，汲極電壓是1V時和汲極電壓是
14V時的Vg-Id曲線不乖離，汲極電壓產生的汲極電流的變化小。即，即使汲極電壓產生偏差，也可以減少汲極電流的偏差不均勻。
如上所述，藉由應用本發明，可以製造截止電流低，電特性良好，且電特性的偏差小的薄膜電晶體。
102‧‧‧閘極電極層
104‧‧‧閘極絕緣層
106‧‧‧半導體層
108‧‧‧緩衝層
110‧‧‧源區及汲區
112‧‧‧源極電極及汲極電極層
114‧‧‧絕緣層
116‧‧‧開口部
118‧‧‧像素電極層
Claims (7)
- 一種半導體裝置的製造方法，包含：在一閘極電極上形成一閘極絕緣膜；在該閘極絕緣膜上形成一半導體膜；在該半導體膜上形成一導電膜；蝕刻該半導體膜和該導電膜以形成一半導體層和一導電層；藉由利用抗蝕掩模蝕刻該導電層以形成源極電極和汲極電極以及露出該半導體層的一部分，其中該源極電極的外緣和該汲極電極的外緣係在該半導體層的外緣內部；在暴露該半導體層的該部分後，移除該抗蝕掩模；以及在移除該抗蝕掩模後，在該源極電極和該汲極電極之間的該半導體層的該露出部分的表面上進行電漿處理。
- 一種半導體裝置的製造方法，包含：在一閘極電極上形成一閘極絕緣膜；在該閘極絕緣膜上形成一半導體膜；在該半導體膜上形成一雜質半導體膜；在該雜質半導體膜上形成一導電膜；蝕刻該半導體膜、該雜質半導體膜和該導電膜以形成一半導體層、一雜質半導體層和一導電層；蝕刻該導電層以形成源極電極和汲極電極，其中該源極電極的外緣和該汲極電極的外緣係在該半導體層的外緣內部； 藉由利用抗蝕掩模蝕刻該雜質半導體層以露出該半導體層的一部分；在蝕刻該雜質半導體層後，移除該抗蝕掩模；以及在移除該抗蝕掩模後，在該源極電極和該汲極電極之間的該半導體層的該露出部分的表面上進行電漿處理。
- 如申請專利範圍第1項或第2項的半導體裝置的製造方法，其中，進行該電漿處理以從該半導體層的該露出部分的表面移除污染的材料。
- 如申請專利範圍第1項或第2項的半導體裝置的製造方法，其中，以無偏壓的方式進行該電漿處理。
- 如申請專利範圍第1項或第2項的半導體裝置的製造方法，其中，利用Cl2氣體進行該電漿處理。
- 如申請專利範圍第1項或第2項的半導體裝置的製造方法，其中，利用脈衝放電進行該電漿處理。
- 如申請專利範圍第1項或第2項的半導體裝置的製造方法，其中，該半導體層包含：一微晶半導體層；以及在該微晶半導體層上且與該微晶半導體層接觸的一非晶半導體層。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007228325 | 2007-09-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201507021A TW201507021A (zh) | 2015-02-16 |
| TWI605509B true TWI605509B (zh) | 2017-11-11 |
Family
ID=40408120
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW97132216A TWI469223B (zh) | 2007-09-03 | 2008-08-22 | 薄膜電晶體和顯示裝置的製造方法 |
| TW103137604A TWI605509B (zh) | 2007-09-03 | 2008-08-22 | 薄膜電晶體和顯示裝置的製造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW97132216A TWI469223B (zh) | 2007-09-03 | 2008-08-22 | 薄膜電晶體和顯示裝置的製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US8349671B2 (zh) |
| JP (2) | JP5480480B2 (zh) |
| KR (1) | KR101518794B1 (zh) |
| CN (2) | CN101383290B (zh) |
| TW (2) | TWI469223B (zh) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009060922A1 (en) * | 2007-11-05 | 2009-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device having the thin film transistor |
| US8227278B2 (en) * | 2008-09-05 | 2012-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Methods for manufacturing thin film transistor and display device |
| WO2011010542A1 (en) * | 2009-07-23 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR102097932B1 (ko) | 2009-07-31 | 2020-04-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 그 형성 방법 |
| US8712627B2 (en) * | 2009-09-09 | 2014-04-29 | GM Global Technology Operations LLC | Biodiesel data collection system |
| KR20230165355A (ko) * | 2009-09-16 | 2023-12-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| CN104992980B (zh) * | 2009-10-16 | 2018-11-20 | 株式会社半导体能源研究所 | 逻辑电路和半导体器件 |
| KR101840622B1 (ko) * | 2009-12-21 | 2018-05-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터와 그 제작 방법 |
| JP5740169B2 (ja) * | 2010-02-19 | 2015-06-24 | 株式会社半導体エネルギー研究所 | トランジスタの作製方法 |
| WO2012002104A1 (en) * | 2010-06-30 | 2012-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8785241B2 (en) | 2010-07-16 | 2014-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101682078B1 (ko) | 2010-07-30 | 2016-12-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| US9230826B2 (en) | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
| US8797487B2 (en) | 2010-09-10 | 2014-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, liquid crystal display device, and manufacturing method thereof |
| JP5767073B2 (ja) | 2010-10-15 | 2015-08-19 | 株式会社半導体エネルギー研究所 | エッチング方法及び半導体装置の作製方法 |
| JP2012222261A (ja) * | 2011-04-13 | 2012-11-12 | Mitsubishi Electric Corp | トランジスタ、その製造方法および表示装置 |
| CN102646714A (zh) * | 2011-05-16 | 2012-08-22 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及其制备方法 |
| KR101506303B1 (ko) * | 2011-09-29 | 2015-03-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 및 반도체 장치의 제작 방법 |
| KR101949225B1 (ko) | 2012-04-16 | 2019-04-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 표시 장치 |
| CN103412444B (zh) * | 2013-07-23 | 2015-08-26 | 北京京东方光电科技有限公司 | 一种阵列基板及其制作方法和显示面板 |
| CN105637637B (zh) * | 2013-10-11 | 2018-08-24 | 夏普株式会社 | 半导体装置 |
| CN104635388B (zh) * | 2013-11-08 | 2018-04-03 | 群创光电股份有限公司 | 显示面板及包含该显示面板的显示装置 |
| KR102295477B1 (ko) | 2014-02-17 | 2021-08-30 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
| WO2015181679A1 (en) * | 2014-05-27 | 2015-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN104409509A (zh) * | 2014-10-20 | 2015-03-11 | 深圳市华星光电技术有限公司 | 薄膜晶体管 |
| KR102378211B1 (ko) * | 2015-06-23 | 2022-03-25 | 삼성디스플레이 주식회사 | 마스크 및 이를 이용한 표시장치의 제조방법 |
| CN108231869B (zh) * | 2018-01-02 | 2021-04-30 | 京东方科技集团股份有限公司 | 晶体管、显示基板、显示装置及其制造方法 |
| US10141254B1 (en) | 2018-05-14 | 2018-11-27 | Ford Global Technologies, Llc | Direct bonded copper power module with elevated common source inductance |
| CN111508820B (zh) * | 2020-03-25 | 2021-07-16 | 长江存储科技有限责任公司 | 清洗方法 |
Family Cites Families (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56122123A (en) | 1980-03-03 | 1981-09-25 | Shunpei Yamazaki | Semiamorphous semiconductor |
| US5091334A (en) | 1980-03-03 | 1992-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JPS6098880A (ja) | 1983-10-31 | 1985-06-01 | Tdk Corp | 回転駆動装置 |
| JPS6098680A (ja) | 1983-11-04 | 1985-06-01 | Seiko Instr & Electronics Ltd | 電界効果型薄膜トランジスタ |
| JPS6187371A (ja) | 1984-10-05 | 1986-05-02 | Hitachi Ltd | 薄膜半導体装置 |
| FR2590409B1 (fr) * | 1985-11-15 | 1987-12-11 | Commissariat Energie Atomique | Procede de fabrication d'un transistor en couches minces a grille auto-alignee par rapport au drain et a la source de celui-ci et transistor obtenu par le procede |
| EP0473988A1 (en) | 1990-08-29 | 1992-03-11 | International Business Machines Corporation | Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region |
| JP2791422B2 (ja) | 1990-12-25 | 1998-08-27 | 株式会社 半導体エネルギー研究所 | 電気光学装置およびその作製方法 |
| US5849601A (en) | 1990-12-25 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US7115902B1 (en) | 1990-11-20 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US7576360B2 (en) | 1990-12-25 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device which comprises thin film transistors and method for manufacturing the same |
| US7098479B1 (en) | 1990-12-25 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| JPH04308818A (ja) * | 1991-04-08 | 1992-10-30 | Toshiba Corp | 薄膜トランジスタアレイ基板の製造方法 |
| JP3255942B2 (ja) | 1991-06-19 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 逆スタガ薄膜トランジスタの作製方法 |
| JP2924441B2 (ja) | 1992-04-27 | 1999-07-26 | 日本電気株式会社 | 薄膜トランジスタ及びその製造方法 |
| JP3326654B2 (ja) * | 1994-05-02 | 2002-09-24 | ソニー株式会社 | 表示用半導体チップの製造方法 |
| JPH0888397A (ja) * | 1994-09-16 | 1996-04-02 | Casio Comput Co Ltd | 光電変換素子 |
| JP3238020B2 (ja) * | 1994-09-16 | 2001-12-10 | 株式会社東芝 | アクティブマトリクス表示装置の製造方法 |
| JP3082679B2 (ja) | 1996-08-29 | 2000-08-28 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
| KR100257158B1 (ko) | 1997-06-30 | 2000-05-15 | 김영환 | 박막 트랜지스터 및 그의 제조 방법 |
| US5998229A (en) | 1998-01-30 | 1999-12-07 | Samsung Electronics Co., Ltd. | Methods of manufacturing thin film transistors and liquid crystal displays by plasma treatment of undoped amorphous silicon |
| KR100495808B1 (ko) * | 1998-09-03 | 2005-09-02 | 삼성전자주식회사 | 박막 트랜지스터의 제조 방법 |
| US6372535B1 (en) | 1998-02-02 | 2002-04-16 | Samsung Electronics Co., Ltd. | Manufacturing method of a thin film transistor |
| JPH11274504A (ja) | 1998-03-20 | 1999-10-08 | Advanced Display Inc | Ｔｆｔおよびその製法 |
| JP3431128B2 (ja) * | 1998-08-05 | 2003-07-28 | シャープ株式会社 | 半導体装置の製造方法 |
| JP3538088B2 (ja) * | 1999-10-25 | 2004-06-14 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP2001339072A (ja) * | 2000-03-15 | 2001-12-07 | Advanced Display Inc | 液晶表示装置 |
| JP3425925B2 (ja) * | 2000-03-28 | 2003-07-14 | 鹿児島日本電気株式会社 | 薄膜トランジスタの製造方法 |
| JP2001324725A (ja) * | 2000-05-12 | 2001-11-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JP2002246605A (ja) | 2001-02-20 | 2002-08-30 | Matsushita Electric Ind Co Ltd | 液晶表示用薄膜トランジスタの製造方法 |
| JP2002299627A (ja) * | 2001-03-29 | 2002-10-11 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法及びそれを用いた液晶表示装置 |
| JP2002341373A (ja) * | 2001-05-17 | 2002-11-27 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板 |
| JP4920140B2 (ja) * | 2001-05-18 | 2012-04-18 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置及びその製造方法 |
| US6486010B1 (en) * | 2002-03-14 | 2002-11-26 | Chi Mei Optoelectronics Corp. | Method for manufacturing thin film transistor panel |
| JP4004835B2 (ja) * | 2002-04-02 | 2007-11-07 | 株式会社アドバンスト・ディスプレイ | 薄膜トランジスタアレイ基板の製造方法 |
| JP2004119597A (ja) * | 2002-09-25 | 2004-04-15 | Seiko Epson Corp | プラズマエッチングの終点検出方法及び装置、プラズマエッチング方法及び装置、並びに電気光学基板の製造方法、電気光学装置、電子機器 |
| TW564564B (en) * | 2002-10-03 | 2003-12-01 | Au Optronics Corp | Pixel structure and fabricating method thereof |
| TWI232991B (en) | 2002-11-15 | 2005-05-21 | Nec Lcd Technologies Ltd | Method for manufacturing an LCD device |
| JP4651929B2 (ja) * | 2002-11-15 | 2011-03-16 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置の製造方法 |
| GB0230129D0 (en) * | 2002-12-24 | 2003-01-29 | Koninkl Philips Electronics Nv | Method of fabricating a device |
| TW577176B (en) | 2003-03-31 | 2004-02-21 | Ind Tech Res Inst | Structure of thin-film transistor, and the manufacturing method thereof |
| KR100602062B1 (ko) * | 2003-04-03 | 2006-07-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 |
| JP4748954B2 (ja) | 2003-07-14 | 2011-08-17 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US7220611B2 (en) * | 2003-10-14 | 2007-05-22 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display panel and fabricating method thereof |
| JP2005167051A (ja) | 2003-12-04 | 2005-06-23 | Sony Corp | 薄膜トランジスタおよび薄膜トランジスタの製造方法 |
| KR101007686B1 (ko) * | 2003-12-11 | 2011-01-13 | 엘지디스플레이 주식회사 | 액정표시패널의 제조방법 |
| US7205171B2 (en) * | 2004-02-11 | 2007-04-17 | Au Optronics Corporation | Thin film transistor and manufacturing method thereof including a lightly doped channel |
| CN100392825C (zh) * | 2005-05-18 | 2008-06-04 | 联华电子股份有限公司 | 一种去除晶片表面上蚀刻残留物的方法 |
| JP4577114B2 (ja) | 2005-06-23 | 2010-11-10 | ソニー株式会社 | 薄膜トランジスタの製造方法および表示装置の製造方法 |
| JP2007035964A (ja) | 2005-07-27 | 2007-02-08 | Sony Corp | 薄膜トランジスタとその製造方法、及び表示装置 |
| KR101298940B1 (ko) * | 2005-08-23 | 2013-08-22 | 주식회사 동진쎄미켐 | 포토레지스트 조성물 및 이를 이용한 박막 트랜지스터기판의 제조방법 |
| JP5100997B2 (ja) * | 2005-10-18 | 2012-12-19 | 三菱電機株式会社 | 薄膜トランジスタ基板の製造方法 |
| JP2008021722A (ja) | 2006-07-11 | 2008-01-31 | Mitsubishi Electric Corp | Ｔｆｔの製造方法及びその製造装置 |
-
2008
- 2008-08-22 TW TW97132216A patent/TWI469223B/zh not_active IP Right Cessation
- 2008-08-22 TW TW103137604A patent/TWI605509B/zh not_active IP Right Cessation
- 2008-08-22 US US12/230,048 patent/US8349671B2/en not_active Expired - Fee Related
- 2008-08-22 JP JP2008213562A patent/JP5480480B2/ja not_active Expired - Fee Related
- 2008-09-02 CN CN2008102157153A patent/CN101383290B/zh not_active Expired - Fee Related
- 2008-09-02 CN CN201210403155.0A patent/CN102903759B/zh not_active Expired - Fee Related
- 2008-09-03 KR KR1020080086855A patent/KR101518794B1/ko active IP Right Grant
-
2012
- 2012-12-03 US US13/692,310 patent/US8501554B2/en not_active Expired - Fee Related
-
2013
- 2013-06-24 US US13/924,741 patent/US8703560B2/en not_active Expired - Fee Related
-
2014
- 2014-02-14 JP JP2014026046A patent/JP5775189B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN102903759A (zh) | 2013-01-30 |
| JP5480480B2 (ja) | 2014-04-23 |
| TW201507021A (zh) | 2015-02-16 |
| US20130095587A1 (en) | 2013-04-18 |
| JP2014103417A (ja) | 2014-06-05 |
| JP5775189B2 (ja) | 2015-09-09 |
| TWI469223B (zh) | 2015-01-11 |
| KR101518794B1 (ko) | 2015-05-11 |
| US8349671B2 (en) | 2013-01-08 |
| US8703560B2 (en) | 2014-04-22 |
| US20130280867A1 (en) | 2013-10-24 |
| US20090061573A1 (en) | 2009-03-05 |
| CN102903759B (zh) | 2016-08-03 |
| CN101383290B (zh) | 2012-12-12 |
| KR20090024092A (ko) | 2009-03-06 |
| CN101383290A (zh) | 2009-03-11 |
| US8501554B2 (en) | 2013-08-06 |
| TW200921801A (en) | 2009-05-16 |
| JP2009081422A (ja) | 2009-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI605509B (zh) | 薄膜電晶體和顯示裝置的製造方法 | |
| TWI614903B (zh) | 顯示裝置 | |
| JP5674267B2 (ja) | 薄膜トランジスタ | |
| US8420462B2 (en) | Display device and manufacturing method thereof | |
| US7768009B2 (en) | Display device and manufacturing method of the same | |
| JP5483683B2 (ja) | 半導体装置の作製方法 | |
| JP2019079073A (ja) | 液晶表示装置 | |
| TWI489525B (zh) | 結晶半導體膜的形成方法，薄膜電晶體及顯示裝置的製造方法 | |
| KR20090004587A (ko) | 발광 장치 | |
| TW200915578A (en) | Light-emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |