JP5674267B2 - 薄膜トランジスタ - Google Patents

薄膜トランジスタ Download PDF

Info

Publication number
JP5674267B2
JP5674267B2 JP2008284190A JP2008284190A JP5674267B2 JP 5674267 B2 JP5674267 B2 JP 5674267B2 JP 2008284190 A JP2008284190 A JP 2008284190A JP 2008284190 A JP2008284190 A JP 2008284190A JP 5674267 B2 JP5674267 B2 JP 5674267B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
region
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008284190A
Other languages
English (en)
Other versions
JP2009135482A5 (ja
JP2009135482A (ja
Inventor
山崎　舜平
舜平 山崎
聡 小林
聡 小林
黒川　義元
義元 黒川
宏充 郷戸
宏充 郷戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008284190A priority Critical patent/JP5674267B2/ja
Publication of JP2009135482A publication Critical patent/JP2009135482A/ja
Publication of JP2009135482A5 publication Critical patent/JP2009135482A5/ja
Application granted granted Critical
Publication of JP5674267B2 publication Critical patent/JP5674267B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

薄膜トランジスタ及びその作製方法に関する。更には、該薄膜トランジスタを有する表示装置に関する。
近年、絶縁性表面を有する基板（例えば、ガラス基板）上に形成された半導体薄膜（厚さ数ｎｍ〜数百ｎｍ程度）によって構成された、薄膜トランジスタが注目されている。薄膜トランジスタは、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）及び電気光学装置のような電子デバイスに広く応用されている。特に、液晶表示装置又はＥＬ表示装置等に代表される、画像表示装置のスイッチング素子として開発が急がれている。マトリクス状に配置された画素電極をスイッチング素子により駆動することによって、画面上に表示パターンが形成される方式を採用した液晶表示装置（アクティブマトリクス型液晶表示装置）においては、具体的には、選択された画素電極と該画素電極に対向して設けられた対向電極の間に電圧を印加することによって、画素電極と対向電極の間に配置された液晶層で光学変調が行われ、この光学変調により表示パターンが形成されて観察者に認識される。
このようなアクティブマトリクス型液晶表示装置の用途は拡大しており、画面サイズの大面積化、高精細化及び高開口率化の要求が高まっている。また、高い信頼性も要求される。
アクティブマトリクス型表示装置において、薄膜トランジスタの特性の一つであるオフ電流を抑えることは非常に重要である。例えば、画素部に設けられた薄膜トランジスタのオフ電流（オフ時に、ソース電極とドレイン電極との間に流れるリーク電流）が大きいと、安定した良好な表示が困難なものとなる。アクティブマトリクス型表示装置によく用いられる逆スタガ型薄膜トランジスタ（特に、チャネルエッチ型薄膜トランジスタ）におけるオフ電流の発生要因の一は、バックチャネルに電流が流れることであると考えられている。バックチャネルに電流が流れることを防止するために、様々な工夫がなされている（例えば、特許文献１を参照）。
また、画像表示装置のスイッチング素子としては、非晶質半導体を用いた薄膜トランジスタ又は多結晶半導体を用いた薄膜トランジスタの他に、微結晶半導体を用いた薄膜トランジスタが知られている（例えば、特許文献２乃至特許文献５を参照）。
微結晶半導体を用いた薄膜トランジスタの作製方法として、ゲート絶縁膜上に非晶質シリコン膜を形成し、該非晶質シリコン膜上に金属膜を形成し、該金属膜にダイオードレーザを照射して、非晶質シリコン膜をマイクロクリスタルシリコン膜に改質する技術が知られている。この作製方法によれば、非晶質シリコン膜上に形成した金属膜は、ダイオードレーザの光エネルギーを熱エネルギーに変換する役割のみを果たし、その後の工程で除去されている。すなわち、金属膜からの伝導加熱によってのみ非晶質シリコン膜が加熱され、この熱により微結晶シリコン膜が形成されている（例えば、非特許文献１を参照）。
特開平８−８４４０号公報 特開平４−２４２７２４号公報 特開２００５−４９８３２号公報 米国特許第４４０９１３４号 米国特許第５５９１９８７号 トシアキ・アライ（Ｔｏｓｈｉａｋｉ Ａｒａｉ）他、エス・アイ・ディー ０７ ダイジェスト（ＳＩＤ ０７ ＤＩＧＥＳＴ）、２００７、ｐ．１３７０−１３７３
本発明は、オフ電流の小さい薄膜トランジスタを提供する。
また、本発明は、オフ電流の小さい薄膜トランジスタの作製方法を提供する。
本発明の薄膜トランジスタは、ゲート電極と、該ゲート電極を覆って設けられたゲート絶縁層と、該ゲート絶縁層上に設けられた微結晶半導体層と、該微結晶半導体層上に設けられた非晶質半導体層と、該非晶質半導体層上に設けられた、ソース領域及びドレイン領域と、該ソース領域及びドレイン領域上に接して設けられたソース電極及びドレイン電極と、を有し、ソース領域及びドレイン領域と重畳する非晶質半導体層は、チャネル形成領域と重畳する前記非晶質半導体層よりも厚い構造を有するものである。すなわち、非晶質半導体層は、所謂チャネルエッチ型薄膜トランジスタと同様の構造を有し、非晶質半導体層のチャネル形成領域と重畳する領域は、エッチング除去された部分（バックチャネル部）を有する。更には、このエッチング除去された部分をテーパ形状としている。ここで、テーパ角は、ソース領域及びドレイン領域と非晶質半導体層との界面近傍における電界の集中を緩和することが可能な程度の角度とする。
上記薄膜トランジスタの作製には、多階調マスク（ハーフトーンマスク又はグレートーンマスク）を用いるとよい。上記薄膜トランジスタの作製に多階調マスクを用いることで、リーク電流の小さい薄膜トランジスタを、少ない工程数で作製することができる。また、多階調マスクはアッシング工程等により後退させる。このアッシング工程は酸素プラズマを用いて行うことが一般的である。上記の薄膜トランジスタの作製で、バックチャネル部をテーパ形状とする手段の一としてエッチングガスに酸素ガスを混合させる手段が挙げられるが、多階調マスクの後退に用いる酸素プラズマとエッチングガスに混合させる酸素ガスを同一の経路により供給することで装置構成を複雑にすることなく、電気的特性の良好な薄膜トランジスタを作製工程を複雑化させることなく作製することができる。
上記薄膜トランジスタの微結晶半導体層には、一導電型の不純物元素を含ませてもよい。上記薄膜トランジスタの微結晶半導体層に一導電型の不純物元素を含ませることで、薄膜トランジスタのオン電流を向上させることができる。
上記薄膜トランジスタの微結晶半導体層の形成では、微結晶半導体層に含まれる非晶質半導体の部分をエッチング除去しつつ成膜してもよい。非晶質半導体の部分をエッチング除去しつつ微結晶半導体層を形成することで、非晶質半導体の占める部分が小さく結晶性の高い微結晶半導体層を形成することができる。
上記薄膜トランジスタの微結晶半導体層の形成では、微結晶半導体層の成膜後に、レーザ光を直接または間接的に照射する工程を適用してもよい。微結晶半導体層の成膜後にレーザ光を直接または間接的に照射することで、微結晶半導体層の結晶性を向上させ、オン電流の高い薄膜トランジスタを得ることができる。
また、本発明の薄膜トランジスタは、画素部及び駆動回路部の一方又は双方に用いることができる。本発明の薄膜トランジスタに微結晶半導体層を用いることで、駆動回路の一部または全体を、画素部と同じ基板上に形成し、システムオンパネルを形成することができる。チャネル形成領域に微結晶半導体層を用いた薄膜トランジスタでは移動度が高く、チャネル形成領域に非晶質半導体層を用いた薄膜トランジスタの５〜２０倍の移動度を有しているためである。
なお、表示装置には、発光装置や液晶表示装置を含む。発光装置には発光素子が設けられており、液晶表示装置には液晶素子が設けられている。発光素子は、電流または電圧によって輝度が制御される素子を含み、具体的には有機ＥＬ（エレクトロルミネッセンス）及び無機ＥＬが含まれる。
なお、表示装置とは、画像表示デバイス、発光デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）フィルムが取り付けられたモジュール、ＴＡＢテープやＴＣＰフィルムの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式を用いてＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を直接実装したモジュールも全て表示装置に含むものとする。
なお、「膜」とは、被形成面の全面に形成されており、パターン形成されていないものをいう。ただし、積層膜の各層については、膜と層を特に区別することなく用いることがある。
なお、ドレイン電圧（Ｖｄ）とは、ソースの電位を基準としたドレインの電位（ソースとドレインの間の電位差）をいい、ゲート電圧（Ｖｇ）とは、ソースの電位を基準としたゲートの電位（ソースとゲートの間の電位差）をいう。また、ドレイン電流（Ｉｄ）とは、ソースとドレインの間に流れる電流をいう。
本発明により、絶縁耐圧が高く、オフ電流が低い、良好な電気的特性を有する薄膜トランジスタを得ることができる。
なお、オン電流の高い薄膜トランジスタに対して本発明を適用することで、オン電流が高くオフ電流が低く、スイッチング特性の高い薄膜トランジスタを得ることができる。このような薄膜トランジスタをアクティブマトリクス型表示装置に適用することで、コントラスト比の高い表示装置を得ることができる。
本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。なお、図面が上面図である場合には、絶縁層等を特に示さない場合があるものとする。
（実施の形態１）
本実施の形態では、本発明に係る薄膜トランジスタの構造について、計算（デバイスシミュレーション）結果を適宜参照しつつ説明する。
図１は、本発明の薄膜トランジスタのデバイス構造として、計算に用いたものを示す。絶縁性基板１００としては、例えば酸化シリコンを主成分とするガラス基板を用いることができる。ここでは、絶縁性基板１００の誘電率を４．１とし、ガラス基板の厚さを０．５μｍとした。なお、実際の薄膜トランジスタ製造工程ではガラス基板は厚さ約０．５ｍｍ〜約０．７ｍｍのものが多いが、デバイスシミュレーションでは、絶縁性基板１００の下面における電界が、薄膜トランジスタの電気的特性に影響しない程度に十分に厚くし、計算効率を考慮して決定すればよい。
絶縁性基板１００上には、ゲート電極として機能する第１の導電層１０１を有する。第１の導電層１０１は特定の材料により形成されたものに限定されず、代表的には金属材料により形成されたもの等を用いることができる。例えば、第１の導電層１０１としてアルミニウムとモリブデンを積層したものを用いることができる。
なお、図１に示す薄膜トランジスタのデバイス構造では、第１の導電層１０１が複数の層により積層して形成されたものの場合、薄膜トランジスタの電気的特性は第１の導電層の下層の材料（導電層としてアルミニウム層上にモリブデン層を積層した場合にはアルミニウム）に影響されない。そのため、計算を簡略化するために、ここではモリブデンのみとして計算を行っている。デバイスシミュレーションにおいては、第１の導電層１０１の厚さは１５０ｎｍとし、モリブデンの仕事関数は４．６ｅＶとした。
第１の導電層１０１上には、ゲート絶縁層として機能する絶縁層が設けられている。この絶縁層は特定の材料に限定されるものではなく、例えば窒化シリコン等を用いることができる。ここでは、ゲート絶縁層として第１の絶縁層１０２上に第２の絶縁層１０３を積層して形成したものを用いた。第１の絶縁層１０２には誘電率７．０、厚さ１１０ｎｍの窒化シリコンを用い、第２の絶縁層１０３には誘電率４．１、厚さ１１０ｎｍの酸化窒化シリコンを用いた。
第２の絶縁層１０３上には、微結晶半導体層１０４と、非晶質半導体層１０５が積層して設けられている。非晶質半導体層はバッファ層として機能する為、本明細書では、非晶質半導体層を単にバッファともいうこともある。デバイスシミュレーションにおいては、第２の絶縁層１０３上に、厚さ２０ｎｍの微結晶半導体層１０４と、厚さ６０ｎｍの非晶質半導体層１０５と、を積層したものを用いた。
非晶質半導体層１０５の中央部（バックチャネル部）には、深さ３０ｎｍの凹部が設けられている。また、凹部の側面は非晶質半導体層１０５の最表面とテーパ形状を形成しており、テーパ角θが１０°以上９０°以下の場合について計算を行った。なお、ここで、テーパ角θは、（絶縁性基板１００と平行な）凹部の底面と凹部の側面がなす角度であり、テーパ角θは図１に示すように０°以上９０°以下となる。ただし、ここで逆テーパ形状は含まないものとする。
非晶質半導体層１０５上の凹部と重畳しない領域には、ソース領域１０６Ａ及びドレイン領域１０６Ｂとして機能する不純物半導体層１０６を有する。デバイスシミュレーションにおいては、不純物半導体層１０６は厚さ５０ｎｍとした。ここで、ソース領域１０６Ａとドレイン領域１０６Ｂとの間の距離は、薄膜トランジスタにおけるチャネル長であり、これを６μｍとした。また、不純物半導体層１０６の不純物濃度（ドナー濃度）は高い導電性を有するよう、１×１０１９ｃｍ−３とした。
不純物半導体層１０６上には、ソース電極１０７Ａ及びドレイン電極１０７Ｂとして機能する第２の導電層１０７を有する。ソース電極１０７Ａ及びドレイン電極１０７Ｂとして機能する第２の導電層１０７は、特定の材料により形成されたものに限定されず、金属材料等を用いることができる。例えば、第２の導電層１０７としてモリブデン上にアルミニウムを積層したものを用いることができる。デバイスシミュレーションにおいては、この第２の導電層１０７の厚さを３００ｎｍとし、第２の導電層１０７と不純物半導体層１０６は、オーミック接触していると仮定した。なお、非晶質半導体層１０５と不純物半導体層１０６の側面は、略同一平面上に存在する。
なお、図１におけるデバイス構造においては、薄膜トランジスタの電気的特性はソース電極１０７Ａ及びドレイン電極１０７Ｂの上層の材料（第２の導電層１０７としてモリブデン上にアルミニウムを積層した場合には、アルミニウム）には影響されない。そのため、計算を簡略化するために、モリブデン単層として計算を行っている。デバイスシミュレーションにおいては、第２の導電層１０７の厚さは３００ｎｍとした。
ここで、デバイスシミュレーションの結果について以下に説明する。ここで、計算には、ｓｉｌｖａｃｏ社製のシミュレーションソフト「ａｔｌａｓ」を用いた。なお、キャリア（電子）の生成確率ＧＢＢＴは、ＧＢＢＴ＝（ＢＢ．Ａ）・Ｅ（ＢＢ．ＧＡＭＭＡ）ｅｘｐ｛−（ＢＢ．Ｂ）／Ｅ｝により算出した値を用いた。ここでＥは電界強度であり、ＢＢ．Ａ、ＢＢ．ＧＡＭＭＡ、及びＢＢ．Ｂはパラメータである。結晶性半導体においてはＢＢ．Ａ＝５．０×１０１５、ＢＢ．ＧＡＭＭＡ＝２．０、ＢＢ．Ｂ＝３．０×１０７を用いた。バッファを形成する非晶質半導体においてはＢＢ．Ａ＝９．７×１０１２、ＢＢ．ＧＡＭＭＡ＝１．６、ＢＢ．Ｂ＝３．０×１０７を用いた。
図２は、テーパ角θを変化させて、デバイスシミュレーションを行った際のＤＣ特性（Ｖｇ−Ｉｄ特性、Ｖｄ＝１４Ｖ）の結果を示す。図３は、オフ電流（Ｖｇ＝−２０Ｖ、Ｖｄ＝１４Ｖでのドレイン電流（ソースとドレインの間に流れる電流））のテーパ角θに対する依存性を示す。さらに、図４乃至図６に、テーパ角θ＝９０°（図４）、４０°（図５）、１０°（図６）の場合についてバックチャネル部の側面（凹部の側面）付近における各々の電界強度の分布を示す。
図２より、オン領域（Ｖｇ＞０Ｖ）におけるドレイン電流（Ｉｄ）はテーパ角θにほとんど依存しないことがわかる。すなわち、しきい値電圧、移動度及びＳ値（サブスレッショルド値）等は、テーパ角θにほとんど依存しない。そのため、オフ領域（Ｖｇ＜０Ｖ）についてのみ考察する。
なお、Ｓ値とは、ソース電極１０７Ａとドレイン電極１０７Ｂの間の電流（サブスレッショルド電流）が一桁増加するために必要なゲート電圧であり、Ｓ値が小さいほどゲート電圧に対するサブスレッショルド電流の傾きが大きく、スイッチング特性に優れているといえる。なお、ここで、ゲート電圧とは、ソースの電位を基準としたゲートの電位をいう。
図２より、オフ領域（Ｖｇ＜０Ｖ）、特にＶｇ＜−１０Ｖにおいて、テーパ角θが小さくなるにつれ、ドレイン電流は小さくなることがわかる。これは、図３を参照すると、更に明らかである。なお、図３において、テーパ角θが１０°以上２０°以下の範囲ではテーパ角θが小さくなるにつれ、オフ電流が増加している。これは、ドレイン電流が非常に小さいため、デバイスシミュレーションにおいて、計算精度が十分では無いことに起因し、テーパ角θが小さくなるにつれ、ドレイン電流が低下することを否定するものではない。
次に、テーパ角θが小さくなるに従ってドレイン電流が小さくなる原理について、図４乃至図６を参照して説明する。まず、本発明の微結晶半導体層を有する薄膜トランジスタにおいて、オフ電流の発生原因は微結晶半導体層のドレイン側におけるバンド間トンネル電流が主である。バンド間トンネル電流は、エネルギーバンドの曲がりの大小、すなわち電界強度の大小により増減する。つまり、微結晶半導体層のドレイン側における電界強度を低減することができれば、オフ電流を小さくすることができる。
図４に示すようにテーパ角θ＝９０°の場合には、電界強度は非晶質半導体層１０５の凹部の角部において高く、この部分に電界集中が生じている。なお、微結晶半導体層１０４のドレイン側における電界強度は、最大で１ＭＶ・ｃｍ−１に達している。
図５に示すようにテーパ角θ＝４０°の場合には、電界強度は凹部の側面近傍において高いものの、角部に集中している様子は見られない。微結晶半導体層１０４のドレイン側における電界強度は最大で８００ｋＶ・ｃｍ−１（０．８ＭＶ・ｃｍ−１）強程度であり、図４に示すテーパ角θ＝９０°の場合の８０％程度である。従って、バンド間トンネル電流が低下していることが理解できる。
図６に示すようにテーパ角θ＝１０°の場合には、電界強度は図５に示すテーパ角θ＝４０°の場合の凹部の側面近傍のそれよりも低い。微結晶半導体層１０４のドレイン側における電界強度は８００ｋＶ・ｃｍ−１（０．８ＭＶ・ｃｍ−１）を下回り、図４に示すテーパ角θ＝９０°の場合の８０％未満である。そのため、図５に示すテーパ角θ＝４０°の場合よりも、電界強度がさらに低下していることになる。
以上より、図１に示す構造を有する薄膜トランジスタの非晶質半導体層１０５に設けられた凹部をテーパ形状とすることで、電界強度を緩和することができる。非晶質半導体層１０５に設けられた凹部をテーパ形状とすることにより、微結晶半導体層１０４のドレイン側における電界強度が低減し、バンド間トンネル電流が低下するためである。このようにして、オフ電流を低減することができる。特に、図３から明らかなように、テーパ角が９０°の場合と比べて、テーパ角θを４０°以下にすると、オフ電流が一桁下がるため、非常に好ましい。
次に、より詳細な計算を行うことで、好ましい膜厚と好ましいテーパ角を得ることができたため、この結果について以下に説明する。
表示品質が良好な表示装置の画素に用いる薄膜トランジスタは、オフ時の電流が１．０×１０−１１（Ａ）以下であることを要し、１．０×１０−１２（Ａ）以下とすることが好ましい。そこで、バックチャネルの厚さとバッファの厚さを様々に設定し、上記のオフ電流を得るためにはテーパ角をどの程度にすればよいか計算した。この計算結果を図４７乃至図５８に示す。なお、図４７乃至図５８のすべての計算において、ドレイン電圧（ソースの電位を基準としたドレインの電位との電位差）Ｖｄは１４Ｖとした。ここでバックチャネルの厚さは、図１中のｄ２で示される部分の厚さをいう。
図４７は、バッファ厚ｄ１＝４０ｎｍ、６０ｎｍ、８０ｎｍ、１２０ｎｍ、１６０ｎｍ、バックチャネル厚ｄ２＝１０ｎｍ、テーパ角θ＝１０°における、ゲート電圧（ソースの電位を基準としたゲートの電位との電位差）Ｖｇを±２０Ｖの範囲で変化させた際のドレイン電流（ソースとドレインとの間に流れる電流）Ｉｄの計算結果を示す。
図４８は、同様にテーパ角θ＝３０°におけるドレイン電流Ｉｄの計算結果を示す。
図４９は、同様にテーパ角θ＝５０°におけるドレイン電流Ｉｄの計算結果を示す。
図５０は、同様にテーパ角θ＝７０°におけるドレイン電流Ｉｄの計算結果を示す。
図５１は、同様にテーパ角θ＝９０°におけるドレイン電流Ｉｄの計算結果を示す。
図５２は、バックチャネル厚ｄ２＝１０ｎｍ、３０ｎｍ、５０ｎｍ、７０ｎｍ、テーパ角θ＝１０°、ゲート電圧Ｖｇ＝２０（Ｖ）において、バッファ厚ｄ１を２０ｎｍから１６０ｎｍの範囲で変化させた際のドレイン電流Ｉｄの計算結果を示す。また、図５３は、テーパ角θ＝９０°の場合について同様に計算した結果を示す。図５２および図５３において、計算されたドレイン電流Ｉｄは、薄膜トランジスタがオンのときの電流である為、図中ではＩｏｎと表記している。薄膜トランジスタがオンのときの電流（オン電流）は、バックチャネル厚ｄ２に大きく依存しないことがわかる。一方で、薄膜トランジスタがオンのときの電流（オン電流）はバッファ厚ｄ１に大きく依存し、バッファ厚ｄ１が大きいほどオン電流は小さい。
図５４は、バックチャネル厚ｄ２＝１０ｎｍ、３０ｎｍ、５０ｎｍ、７０ｎｍ、テーパ角θ＝１０°、ゲート電圧Ｖｇ＝−２０（Ｖ）において、バッファ厚ｄ１を２０ｎｍから１６０ｎｍの範囲で変化させた際のドレイン電流Ｉｄの計算結果を示す。
図５５は、同様にテーパ角θ＝３０°におけるドレイン電流Ｉｄの計算結果を示す。
図５６は、同様にテーパ角θ＝５０°におけるドレイン電流Ｉｄの計算結果を示す。
図５７は、同様にテーパ角θ＝７０°におけるドレイン電流Ｉｄの計算結果を示す。
図５８は、同様にテーパ角θ＝９０°におけるドレイン電流Ｉｄの計算結果を示す。
図４７乃至図５８に示す計算結果において、計算されたドレイン電流Ｉｄは、薄膜トランジスタがオフのときの電流であるため、図中ではＩｏｆｆと表記している。図４７乃至図５８に示す計算結果から、オフ時の電流を１．０×１０−１１（Ａ）以下とするためには、以下の条件を満たす必要がある。
バッファ厚ｄ１が４０ｎｍ≦ｄ１＜６０ｎｍ、バックチャネル厚ｄ２＝１０ｎｍでは、テーパ角θ＝１０°とすることで１．０×１０−１１（Ａ）以下になる。
バッファ厚ｄ１が６０ｎｍ≦ｄ１＜８０ｎｍ、バックチャネル厚５０ｎｍ≦ｄ２≦７０ｎｍではテーパ角θが１０°≦θ≦９０°のすべての範囲で１．０×１０−１１（Ａ）以下になる。バッファ厚ｄ１が６０ｎｍ≦ｄ１＜８０ｎｍ、バックチャネル厚３０ｎｍ≦ｄ２＜５０ｎｍではテーパ角θが１０°≦θ≦７０°のすべての範囲で１．０×１０−１１（Ａ）以下になる。バッファ厚ｄ１が６０ｎｍ≦ｄ１＜８０ｎｍ、バックチャネル厚１０ｎｍ≦ｄ２＜３０ｎｍではテーパ角θが１０°≦θ≦５０°のすべての範囲で１．０×１０−１１（Ａ）以下になる。
バッファ厚ｄ１が８０ｎｍ≦ｄ１＜１００ｎｍ、バックチャネル厚１０ｎｍ≦ｄ２＜３０ｎｍではテーパ角θが１０°≦θ≦５０°のすべての範囲で１．０×１０−１１（Ａ）以下になる。バッファ厚ｄ１が８０ｎｍ≦ｄ１＜１００ｎｍ、バックチャネル厚３０ｎｍ≦ｄ２≦７０ｎｍではテーパ角θが１０°≦θ≦９０°のすべての範囲で１．０×１０−１１（Ａ）以下になる。
バッファ厚ｄ１が１００ｎｍ≦ｄ１＜１４０ｎｍ、バックチャネル厚１０ｎｍ≦ｄ２＜３０ｎｍではテーパ角θが１０°≦θ≦７０°のすべての範囲で１．０×１０−１１（Ａ）以下になる。バッファ厚ｄ１が１００ｎｍ≦ｄ１＜１４０ｎｍ、バックチャネル厚３０ｎｍ≦ｄ２≦７０ｎｍではテーパ角θが１０°≦θ≦９０°のすべての範囲で１．０×１０−１１（Ａ）以下になる。
バッファ厚ｄ１が１４０ｎｍ≦ｄ１＜１６０ｎｍ、バックチャネル厚１０ｎｍ≦ｄ２≦７０ｎｍではテーパ角θが１０°≦θ≦９０°のすべての範囲で１．０×１０−１１（Ａ）以下になる。
更には、オフ時の電流を１．０×１０−１２（Ａ）以下とするためには、以下の条件を満たす必要がある。
バッファ厚ｄ１が６０ｎｍ≦ｄ１＜８０ｎｍ、バックチャネル厚１０ｎｍ≦ｄ２＜５０ｎｍではテーパ角θが１０°≦θ≦３０°のすべての範囲で１．０×１０−１２（Ａ）以下になる。バッファ厚ｄ１が６０ｎｍ≦ｄ１＜８０ｎｍ、バックチャネル厚５０ｎｍ≦ｄ２≦７０ｎｍではテーパ角θが１０°≦θ≦５０°のすべての範囲で１．０×１０−１２（Ａ）以下になる。
バッファ厚ｄ１が８０ｎｍ≦ｄ１＜１００ｎｍ、バックチャネル厚１０ｎｍ≦ｄ２＜３０ｎｍではテーパ角θが１０°≦θ≦５０°のすべての範囲で１．０×１０−１２（Ａ）以下になる。バッファ厚ｄ１が８０ｎｍ≦ｄ１＜１００ｎｍ、バックチャネル厚３０ｎｍ≦ｄ２＜５０ｎｍではテーパ角θが１０°≦θ≦７０°のすべての範囲で１．０×１０−１２（Ａ）以下になる。バッファ厚ｄ１が８０ｎｍ≦ｄ１＜１００ｎｍ、バックチャネル厚５０ｎｍ≦ｄ２≦７０ｎｍではテーパ角θが１０°≦θ≦９０°のすべての範囲で１．０×１０−１２（Ａ）以下になる。
バッファ厚ｄ１が１００ｎｍ≦ｄ１＜１２０ｎｍ、バックチャネル厚１０ｎｍ≦ｄ２＜３０ｎｍではテーパ角θが１０°≦θ≦５０°のすべての範囲で１．０×１０−１２（Ａ）以下になる。バッファ厚ｄ１が１００ｎｍ≦ｄ１＜１２０ｎｍ、バックチャネル厚３０ｎｍ≦ｄ２≦７０ｎｍではテーパ角θが１０°≦θ≦９０°のすべての範囲で１．０×１０−１２（Ａ）以下になる。
バッファ厚ｄ１が１２０ｎｍ≦ｄ１＜１６０ｎｍ、バックチャネル厚１０ｎｍ≦ｄ２＜３０ｎｍではテーパ角θが１０°≦θ≦７０°のすべての範囲で１．０×１０−１２（Ａ）以下になる。バッファ厚ｄ１が１２０ｎｍ≦ｄ１＜１６０ｎｍ、バックチャネル厚３０ｎｍ≦ｄ２≦７０ｎｍではテーパ角θが１０°≦θ≦９０°のすべての範囲で１．０×１０−１２（Ａ）以下になる。
なお、上記計算結果において、バックチャネル厚ｄ２はすべて７０ｎｍ以下としているが、バックチャネル厚ｄ２が大きいほどオフ電流が小さくなり、オン電流には変化がない。そのため、バックチャネル厚ｄ２はバッファ厚ｄ１よりも小さい範囲で上記の範囲を超えてもよい。
また、上記計算結果において、バッファ厚ｄ１が大きいほどオン電流が小さくなるため、バッファ厚ｄ１は小さくすることが好ましい。
以上説明したように、本発明を適用することで、絶縁耐圧が高く、オフ電流の低い薄膜トランジスタを提供することができる。また、図１に示すようにチャネル形成領域が微結晶半導体層により形成されている場合にはオン電流が高いため、上記説明したようにオフ電流を低くすることで、スイッチング特性の高い薄膜トランジスタを得ることができる。なお、チャネル形成領域が微結晶半導体層により形成されている場合に限定されず、オン電流が大きい薄膜トランジスタに対して本発明を適用することでスイッチング特性の高い薄膜トランジスタを得ることができる。
（実施の形態２）
本実施の形態では、実施の形態１にて説明した薄膜トランジスタの作製方法について図面を参照して説明する。
図７は、本発明の薄膜トランジスタの上面図及び断面図の一例を示す。図７に示す薄膜トランジスタは、基板２００上にゲート電極層２０２を有し、ゲート電極層２０２を覆ってゲート絶縁層２０４を有し、ゲート絶縁層２０４上に微結晶半導体層２０６を有し、微結晶半導体層２０６上に非晶質半導体層２０８を有し、非晶質半導体層２０８上の一部にソース領域及びドレイン領域２１０を有し、ソース領域及びドレイン領域２１０上にソース電極及びドレイン電極層２１２を有し、ソース電極及びドレイン電極層２１２上に絶縁層２１４を有する。各層は所望の形状にパターン形成されている。非晶質半導体層２０８は、バッファ層として機能する。絶縁層２１４は、保護層として機能する。
図７に示す薄膜トランジスタにおいて、ソース領域及びドレイン領域２１０と重畳する非晶質半導体層２０８は、チャネル形成領域と重畳する非晶質半導体層２０８よりも厚く設けられている。
なお、図７に示す薄膜トランジスタは液晶表示装置（液晶表示パネル）にマトリクス状に設けられる、画素トランジスタである。薄膜トランジスタのソース電極及びドレイン電極の一方はソース配線に接続され、他方は絶縁層２１４に設けられた開口部２１６を介して画素電極層２１８に接続されている。
なお、ソース電極及びドレイン電極の一方は、少なくとも、ソース電極及びドレイン電極の他方を囲い込んだ形状（Ｕ字型、コの字型又は馬蹄型）となるように形成されている。薄膜トランジスタをＵ字型（コの字型又は馬蹄型）とすることで、該薄膜トランジスタのチャネル幅を大きくすることができ、十分なオン電流を確保することができる。また、電気的特性のばらつきを低減することができる。更には、信頼性が向上する。ただし、本発明はこれに限定されず、薄膜トランジスタは必ずしもＵ字型（コの字型又は馬蹄型）でなくともよい。
次に、図７に示す薄膜トランジスタの作製方法について、図面を参照して説明する。なお、微結晶半導体を有するｎ型薄膜トランジスタは、微結晶半導体を有するｐ型薄膜トランジスタよりもキャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができ、好ましい。そのため、ここでは、ｎ型の薄膜トランジスタの作製方法について説明する。
まず、基板２００上にゲート電極層２０２を形成する。基板２００としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノシリケートガラス等、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度以上の耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金等の金属基板の表面に絶縁層を設けた基板を用いてもよい。すなわち、基板２００としては、絶縁性表面を有する基板を用いる。基板２００がマザーガラスの場合、第１世代（例えば、３２０ｍｍ×４００ｍｍ）〜第１０世代（例えば、２９５０ｍｍ×３４００ｍｍ）のものを用いればよい。
ゲート電極層２０２は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム若しくはスカンジウム等の金属材料、又はこれらを主成分とする合金材料を用いて形成することができる。アルミニウムを用いる場合には、タンタルを添加して合金化したＡｌ−Ｔａ合金を用いるとヒロックが抑制されるため、好ましい。また、ネオジムを添加して合金化したＡｌ−Ｎｄ合金を用いると、ヒロックが抑制されるだけでなく、抵抗の低い配線を形成することができるため、更に好ましい。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体層やＡｇＰｄＣｕ合金を用いてもよい。また、単層で形成してもよいし積層で形成してもよい。例えば、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅の層上にモリブデン層を積層した二層構造、または銅の層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造とすることが好ましい。電気的抵抗が低い層上にバリア層として機能する金属層が積層されることで、電気的抵抗を低くすることができ、且つ金属層から半導体層への金属元素の拡散を防止することができる。または、窒化チタン層とモリブデン層とから構成される二層の積層構造、または厚さ５０ｎｍのタングステン層と厚さ５００ｎｍのアルミニウムとシリコンの合金層と厚さ３０ｎｍの窒化チタン層とを積層した三層の積層構造としてもよい。また、三層の積層構造とする場合には、第１の導電層のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電層のアルミニウムとシリコンの合金層に代えてアルミニウムとチタンの合金層を用いてもよいし、第３の導電層の窒化チタン層に代えてチタン層を用いてもよい。例えば、Ａｌ−Ｎｄ合金層上にモリブデン層を積層して形成すると、耐熱性に優れ、且つ電気的抵抗が低い導電層を形成することができる。
ゲート電極層２０２は、スパッタリング法又は真空蒸着法により基板２００上に導電層を形成し、該導電層上にフォトリソグラフィ法又はインクジェット法によりマスクを形成し、該マスクを用いて導電層をエッチングすることで形成することができる。また、銀、金若しくは銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。なお、ゲート電極層２０２と基板２００との密着性を向上させ、ゲート電極層２０２を構成する材料が下地へと拡散することを防ぐバリアメタルとして、上記の金属材料の窒化物層を、基板２００とゲート電極層２０２との間に設けてもよい。ここでは、基板２００上に導電層を形成し、フォトマスクを用いて形成したレジストマスクによりエッチングし、ゲート電極層２０２を形成する。
なお、ゲート電極層２０２上には、後の工程で半導体層及びソース配線（信号線）を形成するので、段差の箇所における配線切れ防止のため、側面をテーパ状に加工することが好ましい。また、この工程でゲート配線（走査線）も同時に形成することができる。更には、画素部が有する容量線も形成することができる。なお、走査線とは画素を選択する配線をいい、容量線とは画素の保持容量の一方の電極に接続され、一定の電位に保持された配線をいう。
次に、ゲート電極層２０２を覆うようにゲート絶縁層２０４を形成し、該ゲート絶縁層２０４上に微結晶半導体層２０６、非晶質半導体層２０８及びソース領域及びドレイン領域２１０として機能する不純物半導体層を順に積層して形成する。なお、少なくとも、ゲート絶縁層２０４、微結晶半導体層２０６及び非晶質半導体層２０８を連続的に成膜することが好ましい。更に好ましくは、ソース領域及びドレイン領域２１０として機能する不純物半導体層まで連続的に成膜する。少なくとも、ゲート絶縁層２０４、微結晶半導体層２０６及び非晶質半導体層２０８を大気に触れさせることなく連続して成膜することで、大気成分や大気中に浮遊する不純物元素に汚染されることなく、積層膜の各層の界面を形成することができる。そのため、薄膜トランジスタの電気的特性のばらつきを低減することができ、信頼性の高い薄膜トランジスタを歩留まりよく作製することができる。
ゲート絶縁層２０４は、ＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン又は窒化酸化シリコンで形成することができる。また、ゲート絶縁層２０４は、単層で形成してもよいし、これらを積層して形成してもよい。ゲート絶縁層２０４として、窒化シリコン層又は窒化酸化シリコン層と、酸化シリコン層又は酸化窒化シリコン層と、を基板側からこの順に積層して形成することが好ましい。窒化シリコン層及び窒化酸化シリコン層は、基板２００が不純物元素を含む場合に、これらが微結晶半導体層２０６等に侵入することを防止する効果が高く、酸化シリコン層及び酸化窒化シリコン層は、微結晶半導体層２０６との界面特性が良好だからである。または、ゲート絶縁層２０４として、酸化シリコン層又は酸化窒化シリコン層と、窒化シリコン層又は窒化酸化シリコン層と、酸化シリコン層又は酸化窒化シリコン層と、を基板側からこの順に積層して形成してもよい。また、ゲート絶縁層２０４として、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で形成してもよい。更には、周波数が１ＧＨｚ程度のマイクロ波プラズマＣＶＤ法を用いて、ゲート絶縁層２０４を形成することが好ましい。マイクロ波プラズマＣＶＤ法で形成した酸化窒化シリコン層及び窒化酸化シリコン層は、膜質が緻密なため絶縁耐圧が高く、薄膜トランジスタの信頼性を高めることができる。
ゲート絶縁層２０４は、より好ましくは、窒化酸化シリコン層上に酸化窒化シリコン層を積層して形成し、二層構造とする。ゲート絶縁層２０４は、５０ｎｍ以上、好ましくは５０ｎｍ以上４００ｎｍ以下、より好ましくは１５０ｎｍ以上３００ｎｍ以下となるように形成する。窒化酸化シリコン層を用いると、基板２００に含まれるアルカリ金属等の微結晶半導体層２０６への混入を防止することができる。また、酸化窒化シリコン層を用いることで、ゲート電極層２０２にアルミニウムを用いた場合に生じうるヒロックを防止し、更には、ゲート電極層２０２の酸化を防止することができる。
なお、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多いものであって、好ましくは酸素が５５〜６５原子％、窒素が１〜２０原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の濃度範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは酸素が１５〜３０原子％、窒素が２０〜３５原子％、シリコンが２５〜３５原子％、水素が１５〜２５原子％の濃度範囲で含まれるものをいう。
微結晶半導体層２０６は、薄膜トランジスタのチャネル形成領域として機能する。微結晶半導体層２０６は、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体材料を含む微結晶半導体により形成する。
ここで、微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであるとよく、その粒径を数ｎｍ以上２０ｎｍ以下として非晶質半導体中に分散させて存在せしめることが可能であるとよい。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０．６ｃｍ−１よりも低周波数側に、シフトしている。即ち、４８１ｃｍ−１以上５２０．６ｃｍ−１以下の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するために、水素又はハロゲンを少なくとも１原子％又はそれ以上含ませることが好ましい。このような微結晶半導体に関する記述は、例えば、特許文献４で開示されている。
なお、ラマンスペクトルのピークの半値幅を用いることで、微結晶半導体層に含まれる結晶粒の粒径を算出することが可能である。しかし、実際に微結晶半導体層に含まれる結晶粒は、丸い形状ではないと考えられる。
また、微結晶半導体層中のキャリア移動度は、概ね１ｃｍ２／Ｖ・ｓｅｃ以上２０ｃｍ２／Ｖ・ｓｅｃ以下であり、非晶質半導体層を用いた薄膜トランジスタの移動度の約２倍以上２０倍以下である。そのため、微結晶半導体層により形成される薄膜トランジスタでは、非晶質半導体により形成される薄膜トランジスタと比較し、横軸がゲート電圧であり、縦軸がドレイン電流である、電流−電圧特性を示す曲線の立ち上がり部分の傾きが急峻となる。ここで、ゲート電圧とは、ソース電極の電位に対するゲート電極のと電位差をいい、ドレイン電流とは、ソース電極とドレイン電極の間に流れる電流をいう。従って、微結晶半導体層をチャネル形成領域に用いた薄膜トランジスタは、オン電流が高く、スイッチング素子としての応答性に優れ、高速動作が可能である。表示装置のスイッチング素子として、チャネル形成領域が微結晶半導体層により形成される薄膜トランジスタを用いると、チャネル形成領域の面積、即ち薄膜トランジスタの面積を縮小することができる。また、駆動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することもできる。
微結晶半導体層２０６は、周波数が数十ＭＨｚ以上数百ＭＨｚ以下の高周波プラズマＣＶＤ法または、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ法を用いて、基板上に直接形成することができる。代表的には、ＳｉＨ４又はＳｉ２Ｈ６等の水素化シリコンを水素で希釈して形成することができる。また、水素化シリコンと水素に加え、ヘリウム、アルゴン、クリプトン及びネオンから選ばれた一種又は複数種の希ガス元素で希釈して形成することもできる。希釈は、水素化シリコンに対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍程度とする。なお、水素化シリコンの代わりに、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４又はＳｉＦ４等を用いることもできる。また、周波数が１ＧＨｚ以上のマイクロ波プラズマ法により形成した層は電子密度が高く、原料ガスである水素化シリコンの解離が容易となる。このため、周波数が数十ＭＨｚ以上数百ＭＨｚ以下の高周波プラズマＣＶＤ法を用いた場合と比較して、微結晶半導体層の作製が容易であり、成膜速度を高めることができ、生産性を向上させることができる。
また、微結晶半導体層は、価電子制御を目的とした不純物元素を添加しないときに弱いｎ型の電気伝導性を示すので、薄膜トランジスタのチャネル形成領域として機能する微結晶半導体層には、ｐ型を付与する不純物元素を成膜と同時に、又は成膜した後に添加し、閾値電圧Ｖｔｈを制御することができる。ｐ型を付与する不純物元素としては、代表的にはボロンがあり、Ｂ２Ｈ６、ＢＦ３等の不純物気体を１ｐｐｍ〜１０００ｐｐｍ、好ましくは１〜１００ｐｐｍの割合で水素化シリコンに混入させることで形成するとよい。そして、微結晶半導体層におけるボロンの濃度を、例えば１×１０１４〜６×１０１６ａｔｏｍｓ・ｃｍ−３とするとよい。
また、微結晶半導体層の酸素濃度は、１×１０１９ａｔｏｍｓ・ｃｍ−３以下、好ましくは５×１０１８ａｔｏｍｓ・ｃｍ−３以下、更に好ましくは１×１０１６ａｔｏｍｓ・ｃｍ−３以下、窒素及び炭素の濃度は５×１０１８ａｔｏｍｓ・ｃｍ−３以下、好ましくは１×１０１８ａｔｏｍｓ・ｃｍ−３以下とすることが好ましい。微結晶半導体層に混入しうる酸素、窒素及び炭素の濃度を低減することで、微結晶半導体層のチャネル形成領域がｎ型半導体になることを防止することができる。また、これらの元素の濃度が素子間でばらつくと、閾値電圧Ｖｔｈにばらつきが生じる。そのため、これらの濃度を極力低減することで、基板上に設けられた素子の閾値電圧Ｖｔｈのばらつきを小さくすることができる。
微結晶半導体層２０６は、２ｎｍ以上６０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下の厚さで形成する。微結晶半導体層２０６の厚さを２ｎｍ以上６０ｎｍ以下とすることで、薄膜トランジスタの動作可能な範囲内で薄膜トランジスタを完全空乏型にすることができる。また、微結晶半導体層の成膜速度は、非晶質半導体層の成膜速度の１／１０〜１／１００と遅いため、薄く形成し、スループットを向上させることが好ましい。
なお、微結晶半導体層２０６の表面に、非晶質半導体層、または水素、窒素若しくはハロゲンを含む非晶質半導体層を形成することで、微結晶半導体層２０６に含まれる結晶粒の表面の自然酸化を防止することができる。
しかし、微結晶半導体層は、オン電流と同様にオフ電流が高い。そこで、微結晶半導体層２０６を覆って非晶質半導体層２０８を形成するとよい。非晶質半導体層２０８を設ける場合には、微結晶半導体層２０６の表面に、結晶粒の自然酸化を防止する層を形成しなくとも結晶粒の表面の自然酸化を防止することができる。
非晶質半導体層２０８は、微結晶半導体層２０６と実質的に同一の材料を用いて非晶質半導体層を全面に形成し、エッチングしてパターンを形成することにより形成することができる。ここで、実質的に同一の材料とは、主成分が同一の材料であることを意味する。非晶質半導体膜は、ＳｉＨ４、Ｓｉ２Ｈ６等の水素化シリコンにより、プラズマＣＶＤ法を用いて形成することができる。また、上記の水素化シリコンを、ヘリウム、アルゴン、クリプトン及びネオンから選ばれた一種又は複数種の希ガス元素により希釈して用いることで、非晶質半導体層を形成することができる。水素化シリコンの流量の１倍以上２０倍以下、好ましくは１倍以上１０倍以下、更に好ましくは１倍以上５倍以下の流量の水素を用いると、水素を含む非晶質半導体層を形成することができる。また、上記の水素化シリコンと、窒素又はアンモニアとの混合ガスを用いることで、窒素を含む非晶質半導体層をも形成することができる。また、上記の水素化シリコンに、フッ素、塩素、臭素又はヨウ素を含む気体（Ｆ２、Ｃｌ２、Ｂｒ２、Ｉ２、ＨＦ、ＨＣｌ、ＨＢｒ、ＨＩ等）を用いると、フッ素、塩素、臭素又はヨウ素を含む非晶質半導体層を形成することができる。なお、水素化シリコンの代わりに、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いることができる。なお、この非晶質半導体層の厚さは、８０ｎｍ以上５００ｎｍ以下とし、好ましくは１５０ｎｍ以上４００ｎｍ以下とし、更に好ましくは２００ｎｍ以上３００ｎｍ以下とする。
また、非晶質半導体層２０８は、ターゲットとして非晶質半導体を用いて水素又は希ガス中でスパッタリングすることにより形成した、非晶質半導体層であってもよい。このとき、アンモニア、窒素又は一酸化二窒素を雰囲気中に含ませると、窒素を含む非晶質半導体層を形成することができる。また、雰囲気中にフッ素、塩素、臭素又はヨウ素を含む気体（Ｆ２、Ｃｌ２、Ｂｒ２、Ｉ２、ＨＦ、ＨＣｌ、ＨＢｒ、ＨＩ等）を含ませることにより、フッ素、塩素、臭素又はヨウ素を含む非晶質半導体層を形成することができる。
また、非晶質半導体層２０８として、微結晶半導体層２０６の表面にプラズマＣＶＤ法又はスパッタリング法により非晶質半導体層を形成した後に、非晶質半導体層の表面を水素プラズマ、窒素プラズマ又はハロゲンプラズマにより処理して、非晶質半導体層の表面を水素化、窒素化又はハロゲン化してもよい。または、非晶質半導体層の表面を、ヘリウムプラズマ、ネオンプラズマ、アルゴンプラズマ又はクリプトンプラズマ等でプラズマ処理してもよい。
非晶質半導体層２０８は、非晶質半導体により形成するが、この非晶質半導体は結晶粒を含まないことが好ましい。
なお、非晶質半導体層２０８の形成時には、リンやボロン等の一導電型を付与する不純物が含まれないように注意を要する。特に、閾値電圧を制御するために微結晶半導体層２０６に添加されたボロン、またはソース領域及びドレイン領域２１０に含まれるリンが非晶質半導体層２０８に混入しないことが好ましい。または、非晶質半導体層２０８にリンやボロン等が含まれる場合であっても、リンやボロン等の濃度を可能な限り低いものとし、好ましくは二次イオン質量分析法における検出下限以下となるようにすればよい。例えば、微結晶半導体層２０６がボロンを含む、且つ非晶質半導体層２０８がリンを含む場合には、微結晶半導体層２０６と、非晶質半導体層２０８との間にＰＮ接合が形成されてしまう。また、非晶質半導体層２０８がボロンを含み、且つソース領域及びドレイン領域２１０がリンを含む場合には、非晶質半導体層２０８と、ソース領域及びドレイン領域２１０との間にＰＮ接合が形成されてしまう。または、非晶質半導体層２０８に、ボロンとリンの双方が混入することで、再結合中心が生じ、リーク電流を生じる原因となる。非晶質半導体層２０８がこれらの不純物を含まないことで、リーク電流を低減することができる。また、ソース領域及びドレイン領域２１０と、微結晶半導体層２０６との間に、リン及びボロン等を含まない非晶質半導体層２０８を有することで、チャネル形成領域となる微結晶半導体層２０６、並びにソース領域及びドレイン領域２１０に不純物元素が侵入することを防止できる。
また、非晶質半導体層２０８は、水素、窒素若しくはハロゲンを含む非晶質半導体により形成するとよい。非晶質半導体のエネルギーギャップは微結晶半導体に比べて大きく（非晶質半導体のエネルギーギャップは１．６ｅＶ以上１．８ｅＶ以下であり、微結晶半導体のエネルギーギャップは１．１ｅＶ以上１．５ｅＶ以下である。）、電気的抵抗が高く、移動度が低い（微結晶半導体の１／５以上１／１０以下程度である。）。このため、形成される薄膜トランジスタにおいて、ソース領域及びドレイン領域２１０と、微結晶半導体層２０６と、の間に形成される非晶質半導体層２０８は高抵抗な領域として機能し、微結晶半導体層２０６がチャネル形成領域として機能することが好ましい。このため、薄膜トランジスタのオフ電流を低減することができる。このような薄膜トランジスタを液晶表示装置のスイッチング素子として用いた場合には、液晶表示装置のコントラストを向上させることができる。
微結晶半導体層２０６が酸化されると、当該薄膜トランジスタの移動度が低下し、サブスレッショルド値が増大するため、薄膜トランジスタの電気的特性が悪化する。非晶質半導体層２０８が、微結晶半導体層２０６の表面を覆うように形成されることで、微結晶半導体層が有する結晶粒（特に、表面）の酸化を防止することができ、薄膜トランジスタの電気的特性の悪化を低減することができる。非晶質半導体層２０８の凹部（微結晶半導体層２０６のチャネル形成領域と重畳する部分）に水素及びフッ素のいずれか又は双方が含まれると、酸素が非晶質半導体層２０８を通過することを効果的に防止し、微結晶半導体層２０６の酸化を防止する効果を更に高めることができる。
また、非晶質半導体層２０８を設けることで、寄生チャネルの発生を防止することができる。
ソース領域及びドレイン領域２１０は、不純物半導体層を形成し、この不純物半導体層を後にエッチングすることで形成することができる。ｎ型の薄膜トランジスタを形成する場合には、代表的には不純物元素としてリンを添加すれば良く、水素化シリコンにＰＨ３等のｎ型を付与する不純物元素を含む気体を加えて形成することができる。また、ｐ型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてボロンを添加すれば良く、水素化シリコンにＢ２Ｈ６等のｐ型を付与する不純物元素を含む気体を加えればよい。ソース領域及びドレイン領域２１０は、微結晶半導体又は非晶質半導体により形成することができる。ソース領域及びドレイン領域２１０は２ｎｍ以上６０ｎｍ以下の厚さで形成する。つまり、微結晶半導体層２０６と同程度の厚さとすることが好ましい。ソース領域及びドレイン領域２１０を薄くすると、スループットを向上させることができる。
なお、本発明では、上述したように、ゲート絶縁層から不純物半導体層までを連続して成膜することが好ましい。ゲート絶縁層から不純物半導体層までを連続して成膜するには、マルチチャンバーのＣＶＤ装置を用いればよい。マルチチャンバーのＣＶＤ装置を用いることで、膜種ごとに反応室をあてがうことが可能であり、異なる種類の複数の層を大気に触れさせることなく連続して形成することができる。以下に、本発明に適用することのできるマルチチャンバーのＣＶＤ装置の構成の一例について説明する。
図１１は複数の反応室を備えたマルチチャンバープラズマＣＶＤ装置の一例を示す。この装置は共通室２７３、ロード／アンロード室２７２、第１の反応室２５０ａ、第２の反応室２５０ｂ及び第３の反応室２５０ｃを備えた構成となっている。ロード／アンロード室２７２のカセット２７４に装填される基板は、共通室２７３の搬送機構２７６によって各反応室に搬出入される。共通室２７３と各室の間にはゲートバルブ２７５が備えられ、各反応室で行われる処理が、相互に干渉しないように構成されている。
各反応室は、成膜する薄膜の種類によって区分されている。例えば、第１の反応室２５０ａはゲート絶縁層等の絶縁層を成膜し、第２の反応室２５０ｂはチャネルを形成する微結晶半導体層及び非晶質半導体層を成膜し、第３の反応室２５０ｃはソース領域及びドレイン領域を形成する一導電型を付与する不純物元素が添加された半導体層を成膜する反応室として充当される。勿論、反応室の数はこれに限定されるわけではなく、必要に応じて任意に追加し、又は削除してもよい。また、一の反応室で一種の膜を成膜するようにしてもよいし、一の反応室で複数種の膜を成膜する構成としてもよい。
各反応室には排気手段としてターボ分子ポンプ２６９とドライポンプ２７０が接続されている。排気手段はこれらの真空ポンプの組み合わせに限定されるものではなく、概略１０−１Ｐａから１０−５Ｐａの真空度まで排気できるものであれば他の真空ポンプを用いることができる。排気手段２８０と各反応室との間にはバタフライバルブ２６７が設けられており、これによって真空排気を遮断させることができる。そして、コンダクタンスバルブ２６８によって排気速度を制御して、それぞれの反応室の圧力を調節することができる。
なお、微結晶半導体層を形成する第２の反応室２５０ｂにはクライオポンプ２７１を連結してもよい。クライオポンプ２７１を用いることで、反応室の圧力を１０−５Ｐａよりも低い圧力とすることができる。本実施の形態では、反応室内を１０−５Ｐａよりも低い圧力とすることは、微結晶半導体層中の酸素濃度の低減に有効である。この結果、微結晶半導体層に含まれる酸素濃度を１×１０１６ｃｍ−３以下程度まで低減することが可能になる。微結晶半導体層中の酸素濃度を低くすることで、微結晶半導体層中の欠陥を低減し、結晶性を高めることが可能となり、キャリアの移動度を向上させることができる。
ガス供給手段２５８はシランに代表される半導体材料ガス若しくは希ガス等のプロセスに用いるガスが充填されるシリンダ２６０、ストップバルブ２６２、マスフローコントローラ２６３等で構成されている。ガス供給手段２５８ｇは第１の反応室２５０ａに接続され、ゲート絶縁層を成膜するためのガスを供給する。ガス供給手段２５８ｉは第２の反応室２５０ｂに接続され、微結晶半導体層及び非晶質半導体層用のガスを供給する。ガス供給手段２５８ｎは第３の反応室２５０ｃに接続され、ｎ型半導体の不純物半導体層用のガスを供給する。また、ドナーとなる不純物元素を含む気体の一つであるフォスフィンは、第１の反応室２５０ａ、第２の反応室２５０ｂに接続され、ガスを供給する。ガス供給手段２５８ａはアルゴンを供給し、ガス供給手段２５８ｆは反応室内のクリーニングに用いるエッチングガス（ここではＮＦ３）を供給する系統であり、これらは各反応室共通のラインとして構成されている。
各反応室にはプラズマを形成するための高周波電力供給手段２５３が連結されている。高周波電力供給手段２５３には高周波電源２５４と整合器２５６が含まれる。
図１２は、図１１のマルチチャンバープラズマＣＶＤ装置の構成に、第４の反応室２５０ｄを追加した構成を示す。第４の反応室２５０ｄには、ガス供給手段２５８ｂが連結されている。その他、高周波電力供給手段、排気手段の構成は、他の反応室と同様である。各反応室は形成する薄膜の種類によって使い分けることが可能である。例えば、第１の反応室２５０ａはゲート絶縁層等の絶縁層を成膜し、第２の反応室２５０ｂはチャネル形成領域となる微結晶半導体層を成膜し、第４の反応室２５０ｄではチャネル形成領域用の微結晶半導体層を保護する非晶質半導体層を成膜し、第３の反応室２５０ｃはソース領域及びドレイン領域を形成する不純物半導体層を成膜する反応室として用いることができる。それぞれの薄膜は最適な成膜温度が異なるので、反応室を個別に分けておくことで成膜温度の管理が容易となる。さらに、同じ膜種を繰り返し成膜することができるので、成膜履歴に係る残留不純物の影響を排除することができる。
なお、上記の説明に限定されず、同一の反応室内において、微結晶半導体層、非晶質半導体層、一導電型を付与する不純物元素が添加された不純物半導体層を連続的に形成してもよい。具体的には、ゲート絶縁層が形成された基板を反応室に搬入し、そこで微結晶半導体層、非晶質半導体層、及び不純物半導体層を連続的に成膜する。
また、同じ処理容器で微結晶半導体層及び非晶質半導体層を連続的に成膜することで、歪の小さい界面を形成することが可能であり、また、界面に混入しうる大気成分を低減することができる。
なお、装置に予備室を設けてもよい。成膜前に予備室で基板を加熱することで、各反応室において成膜までの加熱時間を短縮することが可能であるため、スループットを向上させることができる。
なお、上記説明したように連続成膜することで、大気中に浮遊する汚染源となりうる不純物元素が混入することなく各積層界面を形成することができる。そのため、薄膜トランジスタの電気的特性のばらつきを小さくすることができる。
なお、微結晶半導体層は成膜速度が遅いため、複数の反応室を用いて微結晶半導体層を成膜してもよい。例えば、図１２に示す装置を用いる場合に、第１の反応室２５０ａでゲート絶縁層を形成し、第２の反応室２５０ｂ及び第３の反応室２５０ｃで微結晶半導体層を形成し、第４の反応室２５０ｄで非晶質半導体層を形成し、第５の反応室（図示していない）で不純物半導体層を形成してもよい。このように、複数の反応室を用いて同時に微結晶半導体層を成膜することで、スループットを向上させることができる。このとき、各反応室の内壁を、成膜する種類の膜でコーティングすることが好ましい。なお、装置に接続されているガス管は、その都度適宜変更することができる。
上記に示した構成のマイクロ波プラズマＣＶＤ装置を用いることで、各反応室で組成の類似する膜又は一種類の膜を成膜することが可能であり、且つ大気に曝すことなく連続して成膜することができる。そのため、既に成膜した膜の残留物及び大気に浮遊する不純物元素によって界面が汚染されることなく、積層膜を形成することができる。
次に、成膜処理について具体的に説明する。成膜処理は、その目的に応じて、ガス供給部から供給するガスを選択して行う。ここでは、ゲート絶縁層２０４が積層して二層構造で形成されている場合を示す。ゲート絶縁層２０４として、酸化窒化シリコン層を形成し、該酸化窒化シリコン層上に窒化酸化シリコン層を形成する方法を一例としてあげる。
まず、マイクロ波プラズマＣＶＤ装置の反応室の処理容器の内部を、フッ素ラジカルでクリーニングする。なお、フッ素ラジカルの導入は、反応室の外側に設けられたプラズマ発生器に、フッ化炭素、フッ化窒素又はフッ素を導入し、解離し、フッ素ラジカルを反応室に導入することで行う。フッ素ラジカルの導入により、反応室内をクリーニングすることができる。
フッ素ラジカルでクリーニングした後に反応室内部に水素を大量に導入することで、反応室内の残留フッ素と水素を反応させて、残留フッ素の濃度を低減することができる。このため、後に反応室の内壁に成膜する保護層へのフッ素の混入量を減らすことが可能であり、保護層の厚さを薄くすることが可能である。
次に、反応室の処理容器の内壁等の表面に保護層として酸化窒化シリコン層を堆積する。ここでは、処理容器内の圧力を１Ｐａ以上２００Ｐａ以下、好ましくは１Ｐａ以上１００Ｐａ以下とし、プラズマ着火用のガスとして、ヘリウム、アルゴン、キセノン及びクリプトン等の希ガスのいずれか一種以上のガスを導入する。更には、上記の希ガスに加えて水素を導入する。プラズマ着火用のガスとしてはヘリウムガスを用いることが特に好ましく、更に好ましくは、ヘリウムと水素の混合ガスを用いる。
ヘリウムのイオン化エネルギーは２４．５ｅＶと高いが、約２０ｅＶに準安定状態が存在するので、放電中においては約４ｅＶでイオン化が可能である。このため、放電開始電圧が低く、放電を維持しやすい。よって、生成したプラズマを均一に維持することが可能であり、省電力化が可能である。
また、プラズマ着火用のガスとして、更には酸素ガスを導入してもよい。希ガスと共に、酸素ガスを処理容器内に導入することで、プラズマの着火を容易にすることができる。
次に、マイクロ波発生装置の電源をオンにし、マイクロ波発生装置の出力を５００Ｗ以上６０００Ｗ以下、好ましくは４０００Ｗ以上６０００Ｗ以下としてプラズマを発生させる。
次に、原料ガスをガス管から処理容器内に導入する。具体的には、原料ガスとして、シラン、一酸化二窒素及びアンモニアを導入することで、処理容器の内壁、ガス管、誘電体板、及び支持台表面上に保護層として窒化酸化シリコン層を形成する。なお、原料ガスとして、アンモニアの代わりに窒素を導入してもよい。保護層の厚さは５００ｎｍ以上２０００ｎｍ以下となるように形成する。
次に、原料ガスの供給を停止し、処理容器内の圧力を低下させ、マイクロ波発生装置の電源をオフにした後、処理容器内の支持台上に基板を導入する。
次に、上記の保護層と同様の工程により、基板上にゲート絶縁層２０４として窒化酸化シリコン層を堆積させる。
窒化酸化シリコン層を所望の厚さまで堆積した後に原料ガスの供給を停止し、処理容器内の圧力を低下させることで、マイクロ波発生装置の電源をオフにする。
次に、処理容器内の圧力を１Ｐａ以上２００Ｐａ以下、好ましくは１Ｐａ以上１００Ｐａ以下とし、プラズマ着火用ガスとして、ヘリウム、アルゴン、キセノン及びクリプトン等の希ガスのいずれか一種以上と、原料ガスである一酸化二窒素、希ガス及びシランを導入する。
次に、マイクロ波発生装置の電源をオンにし、マイクロ波発生装置の出力は５００Ｗ以上６０００Ｗ以下、好ましくは４０００Ｗ以上６０００Ｗ以下としてプラズマを発生させる。
次に、原料ガスをガス管から処理容器内に導入し、基板の窒化酸化シリコン層上に酸化窒化シリコン層を形成する。
次に、原料ガスの供給を停止し、処理容器内の圧力を低下し、マイクロ波発生装置の電源をオフにして、成膜プロセスを終了する。
以上の工程により、反応室内壁の保護層を窒化酸化シリコン層とし、基板上に窒化酸化シリコン層と酸化窒化シリコン層とを連続的に成膜することで、上層側の酸化窒化シリコン層中への不純物元素の混入を防止することができる。マイクロ波を発生させることが可能な電源装置を用いたマイクロ波プラズマＣＶＤ法を用いてこれらを成膜すると、プラズマ密度が高くなり緻密な膜が形成される。そのため、絶縁耐圧の高い膜を形成することができる。この膜を薄膜トランジスタのゲート絶縁層として用いると、該薄膜トランジスタの閾値電圧のばらつきを低減することができる。また、ＢＴ（Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）試験において発生する不良の数を低減することができ、歩留まりが向上する。また、静電気に対する耐性が高まり、高い電圧が印加されても破壊されにくい薄膜トランジスタを作製することができる。また、経時破壊されにくい薄膜トランジスタを作製することができる。また、ホットキャリアダメージの少ないトランジスタを作製することができる。
また、ゲート絶縁層が、マイクロ波プラズマＣＶＤ法により形成した酸化窒化シリコン層の単層である場合、上記の保護層の形成方法及び酸化窒化シリコン層の形成方法を用いる。特に、シランに対する一酸化二窒素の流量比を１００倍以上３００倍以下、好ましくは１５０倍以上２５０倍以下とすると、絶縁耐圧の高い酸化窒化シリコン層を形成することができる。
次に、マイクロ波プラズマＣＶＤ法により形成される微結晶半導体層と、バッファ層として機能する非晶質半導体層とを連続して成膜する方法について説明する。まず、上記の絶縁層の形成と同様に、反応室内をクリーニングする。次に、処理容器内に保護層としてシリコンを堆積する。例えば、保護層として非晶質シリコン層を０．２μｍ以上０．４μｍ以下の厚さで形成する。ここでは、処理容器内の圧力を１Ｐａ以上２００Ｐａ以下、好ましくは１Ｐａ以上１００Ｐａ以下とし、プラズマ着火用のガスとして、ヘリウム、アルゴン、キセノン及びクリプトン等の希ガスのいずれか一種以上を導入する。なお、希ガスと共に水素を導入してもよい。
次に、マイクロ波発生装置の電源をオンにし、マイクロ波発生装置の出力を５００Ｗ以上６０００Ｗ以下、好ましくは４０００Ｗ以上６０００Ｗ以下としてプラズマを発生させる。次に、原料ガスをガス管から処理容器内に導入する。原料ガスとして、具体的には、水素化シリコンガスと水素ガスを導入することで、処理容器の内壁、ガス管、誘電体板、及び支持台表面上に保護層として微結晶シリコン層を形成する。また、水素化シリコンガスと水素ガスを、ヘリウム、アルゴン、クリプトン及びネオンから選ばれた一種又は複数種の希ガス元素で希釈して微結晶半導体層を形成することができる。ここで、水素化シリコンに対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍程度とする。また、このときの保護層の厚さは５００ｎｍ以上２０００ｎｍ以下とする。なお、マイクロ波発生装置の電源をオンにする前に、処理容器内に上記の希ガスの他、水素化シリコンガスと水素ガスを導入してもよい。
また、水素化シリコンガスを、ヘリウム、アルゴン、クリプトン及びネオンから選ばれた一種又は複数種の希ガス元素で希釈して、保護層としての非晶質半導体層を形成することができる。
次に、原料ガスの供給を停止し、処理容器内の圧力を低下させ、マイクロ波発生装置の電源をオフにした後、処理容器内の支持台上に基板を導入する。
次に、上記のように基板上に形成された、ゲート絶縁層２０４の表面を水素プラズマ処理するとよい。微結晶半導体層を形成する前に水素プラズマ処理することにより、ゲート絶縁層２０４と微結晶半導体層２０６との界面における格子歪を低減することが可能であり、ゲート絶縁層２０４と微結晶半導体層２０６との間の界面特性を向上させることができ、形成される薄膜トランジスタの電気的特性を向上させることができる。
また、上記の水素プラズマ処理において、反応容器内に形成された保護層である非晶質シリコン層をも水素プラズマ処理することにより、保護層がエッチングされ、ゲート絶縁層２０４の表面に微少量のシリコンが堆積する。この、微少量のシリコンが結晶成長の核となり、微結晶半導体層が形成される。この結果、ゲート絶縁層２０４と微結晶半導体層２０６との界面における格子歪を低減することが可能であり、ゲート絶縁層２０４と微結晶半導体層２０６との界面特性を向上させることができる。そのため、形成される薄膜トランジスタの電気的特性を向上させることができる。
次に、上記の保護層の形成と同様に、基板上に微結晶半導体材料を堆積させる。微結晶半導体層の厚さを２ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とする。なお、微結晶半導体としては微結晶シリコンを用いる。
なお、微結晶半導体層は、当該層の下方から上方に向かって結晶成長し、針状結晶を形成する。結晶面が大きくなるように結晶成長するからである。しかし、このように結晶成長する場合であっても、微結晶シリコン層の成膜速度は、非晶質シリコン層の成膜速度の１％以上１０％以下程度である。そのため、スループットを向上させるためには、微結晶シリコン層を薄く形成することが好ましい。
微結晶シリコンが所望の厚さまで堆積した後、原料ガスの供給を停止し、処理容器内の圧力を低下させ、マイクロ波発生装置の電源をオフにして、微結晶シリコン層の成膜プロセスを終了する。
微結晶半導体層を形成した後、プラズマＣＶＤ法により非晶質半導体層を概ね２５０℃以上４００℃以下の温度下で成膜する。この成膜処理により微結晶半導体層に水素が供給され、微結晶半導体層の水素化をした場合と同等の効果が得られる。すなわち、微結晶半導体層上に水素を含む非晶質半導体層を形成することにより、微結晶半導体層に水素を拡散させてダングリングボンドの終端をすることが可能である。
次に、処理容器内の圧力を下げて原料ガスの流量を調整する。具体的には、水素ガスの流量を微結晶半導体層の成膜条件より大幅に低減する。代表的には、水素化シリコンの流量の１倍以上２００倍以下、好ましくは１倍以上１００倍以下、より好ましくは１倍以上５０倍以下の流量の水素ガスを導入する。または、水素ガスを処理容器内に導入せず、水素化シリコンガスを導入してもよい。このように水素化シリコンに対する水素の流量を低減させることにより、バッファ層として形成される非晶質半導体層の成膜速度を向上させることができる。または、水素化シリコンガスを、ヘリウム、アルゴン、クリプトン及びネオンから選ばれた一種又は複数種の希ガス元素で希釈する。次に、マイクロ波発生装置の電源をオンにし、マイクロ波発生装置の出力は５００Ｗ以上６０００Ｗ以下、好ましくは４０００Ｗ以上６０００Ｗ以下としてプラズマを発生させることで、非晶質半導体層を形成することができる。非晶質半導体層の成膜速度は微結晶半導体層に比べて高いため、処理容器内の圧力を低く設定することができる。このときの非晶質半導体層の厚さは１００ｎｍ以上４００ｎｍ以下とするとよい。
非晶質半導体材料を所望の厚さまで堆積した後に、原料ガスの供給を停止し、処理容器内の圧力を低下させ、マイクロ波発生装置の電源をオフにして、非晶質半導体層の成膜プロセスを終了する。
なお、微結晶半導体層２０６及び非晶質半導体層２０８をプラズマが着火した状態で形成してもよい。具体的には、水素化シリコンに対する水素の流量比を徐々に低減させて微結晶半導体層２０６及び非晶質半導体層２０８を積層して形成する。このような手法によることで、微結晶半導体層２０６と非晶質半導体層２０８との界面に不純物を堆積させずして歪の小さい界面を形成することが可能であり、後に形成される薄膜トランジスタの電気的特性を向上させることができる。
なお、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置で生成されたプラズマは電子密度が高く、原料ガスから多くのラジカルが生成されて基板へ供給されるため、基板表面でのラジカル反応が促進され、微結晶半導体層の成膜速度を高めることができる。更に、複数のマイクロ波発生装置及び複数の誘電体板で構成されるマイクロ波プラズマＣＶＤ装置は、大面積のプラズマを安定して生成することができ、大面積基板を用いる場合であっても、その性質について高い均一性を有する層を成膜することが可能であると共に、量産性（生産性）を高めることができる。
また、同じ処理容器内で微結晶半導体層と非晶質半導体層を連続して成膜することで、歪の小さい界面を形成することが可能であり、また、界面に混入しうる大気成分を低減することができるため好ましい。
なお、これらの絶縁層及び半導体層のそれぞれの形成工程において、反応室の内壁に５００ｎｍ以上２０００ｎｍ以下の保護層が形成されている場合は、上記のクリーニング処理及び保護層の形成処理を省くことが可能である。
次に、不純物半導体層上にレジストマスク２２１を形成する（図８（Ａ）を参照）。レジストマスク２２１は、フォトリソグラフィ法又はインクジェット法により形成する。
次に、レジストマスク２２１を用いて微結晶半導体層、非晶質半導体層及び不純物半導体層をエッチングする。この処理により、微結晶半導体層２０６、非晶質半導体層２０８及びソース領域及びドレイン領域２１０を素子毎に分離する（図８（Ｂ）を参照）。その後、レジストマスク２２１を除去する。
なお、このエッチング処理では、微結晶半導体層、非晶質半導体層及び不純物半導体層が積層された層の側面がテーパ形状となるようにエッチングを行うことが好ましい。テーパ角は３０°以上９０°以下、好ましくは４０°以上８０°以下とする。
また、側面をテーパ形状とすることで、後の工程でこれらの上に形成される層（例えば、配線層）の被覆性を向上させることもできる。従って、段差における配線切れ等を防止することができる。なお、ここでテーパ角の定義は実施の形態１にて説明した通りである。
次に、不純物半導体層、及びゲート絶縁層２０４上に導電層を形成する（図８（Ｃ）を参照）。
ここで形成される導電層は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で又は積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金（ゲート電極層２０２に用いることができるＡｌ−Ｎｄ合金等）により形成してもよい。一導電型を付与する不純物元素を添加した結晶性シリコンを用いてもよい。一導電型を付与する不純物元素が添加された結晶性シリコンと接する側の層を、チタン、タンタル、モリブデン、タングステン又はこれらの元素の窒化物により形成し、その上にアルミニウム又はアルミニウム合金を形成した積層構造としてもよい。更には、アルミニウム又はアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステン又はこれらの元素の窒化物で挟んだ積層構造としてもよい。例えば、導電層として、アルミニウム層をモリブデン層で挟んだ三層の積層構造とすることが好ましい。
導電層は、スパッタリング法又は真空蒸着法を用いて形成する。また、導電層は、銀、金又は銅等の導電性ナノペーストを用いてスクリーン印刷法又はインクジェット法等を用いて吐出し、焼成することで形成してもよい。
次に、該導電層上にレジストマスク２２２を形成する（図９（Ａ）を参照）。レジストマスク２２２は、レジストマスク２２１と同様にフォトリソグラフィ法又はインクジェット法により形成する。ここで、レジストマスクのサイズを調整するために酸素プラズマによるアッシングを行ってもよい。
次に、レジストマスク２２２を用いて導電層をエッチングし、導電層をパターン形成する（図９（Ｂ）を参照）。パターン形成された導電層は、ソース電極及びドレイン電極として機能する。エッチングにはウエットエッチングを用いることが好ましい。ウエットエッチングにより、これら導電層の側面が選択的にエッチングされる。その結果、導電層は後退し、ソース電極及びドレイン電極層２１２が形成される。このソース電極及びドレイン電極層２１２は、配線としても機能する。
次に、レジストマスク２２２が形成された状態で、不純物半導体層及び非晶質半導体層をエッチングしてバックチャネル部を形成する（図９（Ｃ）を参照）。なお、非晶質半導体層は一部を残してエッチングされ、微結晶半導体層２０６の表面は非晶質半導体層により覆われている。非晶質半導体層がエッチングされることで、非晶質半導体層２０８が形成される。
ここで、エッチングは酸素を含んだガスによるドライエッチングを行う。酸素を含んだガスにより、レジストを後退させつつ不純物半導体層と非晶質半導体層をエッチングすることができ、不純物半導体層の側面と、非晶質半導体層の側面をテーパ形状にすることができる。エッチングガスとしては、例えば、ＣＦ４に酸素を含ませたエッチングガスまたは塩素に酸素を含ませたエッチングガスを用いる。不純物半導体層の側面と、非晶質半導体層の側面をテーパ形状にすることで電界の集中を防ぎ、リーク電流を低減させることができる。一例として、ガスの流量比をＣＦ４：Ｏ２＝４５：５５（ｓｃｃｍ）とし、チャンバー内の圧力を２．５Ｐａ、チャンバー側壁の温度を約７０℃にして、コイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、基板側に２００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負のバイアスパワーを加え、自己バイアス電圧を生成することでエッチングを行うことができる。このように酸素を含んだガスによるドライエッチングを行うことで、バックチャネル部の側面をテーパ形状に加工することができる。このように側面をテーパ形状とし、そのテーパ角を好ましくは４０°以上８０°以下とすることで、形成される薄膜トランジスタの電界集中を緩和することができ、リーク電流を低減することができる。
非晶質半導体層２０８は、ソース領域及びドレイン領域の形成時に一部がエッチングされて凹部が設けられているが、凹部と重畳する非晶質半導体層２０８の一部が残存する厚さとするとよい。ソース領域及びドレイン領域２１０と重畳する部分の非晶質半導体層２０８は、ソース領域及びドレイン領域２１０の形成プロセスにおいてエッチングされない。このように、非晶質半導体層２０８は、微結晶半導体層２０６の保護層としても機能する。
次に、レジストマスク２２２を除去する（図１０（Ａ）を参照）。
以上のように、微結晶半導体層により形成される薄膜トランジスタに、非晶質半導体層２０８が設けられていることで、エッチング残渣が微結晶半導体層２０６に混入することを防止することができる。しかし、ソース領域とドレイン領域との間の非晶質半導体層２０８上にはエッチング工程により生じた副生成物、レジストマスクの残渣、及びレジストマスク２２２の除去に用いる装置内の汚染源となりうる物質等が付着又は堆積等しており、これらを介した導通により、多くの素子においてオフ電流が高くなり、同一基板上における素子間の電気的特性にばらつきが生じることが多かった。特に、レジストマスクの剥離に、硫黄を含む剥離液を用いるとこの傾向が顕著である。
そのため、上記の問題の解決を目的として、ドライエッチングを行う。ドライエッチングにより、ソース領域とドレイン領域との間の絶縁を確実なものとすることができる。エッチング条件は、露出している非晶質半導体層にダメージが入らず、且つ該非晶質半導体層に対するエッチングレートが低い条件を用いる。つまり、露出している非晶質半導体層の表面にほとんどダメージを与えず、且つ非晶質半導体層の厚さが減少しない条件を用いればよい。ここで、エッチングガスには、バックチャネルの形成時に用いたガス（例えば塩素ガス）を用いればよい。エッチングには誘導結合型プラズマ方式を用いることが好ましく、条件の一例として、ガスの流量比を３０ｓｃｃｍとし、チャンバー内の圧力を０．６７Ｐａ、下部電極の温度を−１０℃、チャンバー側壁の温度は約８０℃として、コイル型の電極に２０００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、基板側には電力を投入せずして（すなわち無バイアスの０Ｗとして）、３０秒間のエッチングを行えばよい。このようなエッチングを行うことで、例えば剥離液中に含まれる硫黄等が除去される。
また、ここでエッチング方法について特に限定は無く、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式の他、容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、電子サイクロトロン共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方式等を用いることができる。
なお、このドライエッチングは、連続的な放電により行うのではなく、不連続な放電（パルス放電）により行うことが好ましい。より好ましくは、繰り返しパルス放電により行う。ドライエッチングをパルス放電により行うことで、被エッチング面であるバックチャネル部に生じるチャージアップダメージを低減することができる。バックチャネル部におけるチャージアップダメージを低減することで、ソース電極とドレイン電極との間に生じるリーク電流を低減することができる。従って、パルス放電を用いることで、オフ電流を更に低下させることができるためスイッチング特性が向上し、本発明の効果を更に高めることができる。
なお、このようにエッチングを行うことで、ソース領域とドレイン領域との間の非晶質半導体層２０８上に存在する、残渣等を除去することができる。また、この工程により、ソース電極及びドレイン電極層２１２と重畳しない領域の不純物半導体層も、僅かにエッチングされる。上記のエッチング条件では、不純物半導体層は、０ｎｍ以上５ｎｍ以下程度エッチングされることが多い。なお、このエッチング工程は必要に応じて行えばよく、本発明を適用した薄膜トランジスタにおいては、ソース領域及びドレイン領域の上部（第１の部分）の側面はソース電極及びドレイン電極層と略同一面上に存在し、ソース領域及びドレイン領域の下部（第２の部分）の側面は非晶質半導体層の側面と略同一面上に存在することになる。
また、以上説明したように、ソース電極及びドレイン電極層２１２の側面と、ソース領域及びドレイン領域２１０の側面とが一致しないため、ソース電極及びドレイン電極層２１２間の距離が大きくなり、ソース電極及びドレイン電極の一方とソース電極及びドレイン電極の他方との間の距離が十分に大きくなる。従って、リーク電流を小さくし、ショート（短絡）を防止することができる。また、ソース電極及びドレイン電極層２１２の側面と、ソース領域及びドレイン領域２１０の側面とが一致しない形状であるため、ソース電極及びドレイン電極層２１２の側面及びソース領域及びドレイン領域２１０の側面において、電界集中が起こりにくい。更には、高抵抗領域である非晶質半導体層２０８を有することでゲート電極層２０２と、ソース電極及びドレイン電極層２１２との間の距離が十分に大きくなっている。そのため寄生容量の発生を抑制し、リーク電流を小さくすることができる。このため、信頼性が高く、オフ電流が小さく、耐圧の高い薄膜トランジスタを作製することができる。
以上の工程により、本発明のチャネルエッチ型の薄膜トランジスタを形成することができる。
次に、ソース電極及びドレイン電極層２１２、ソース領域及びドレイン領域２１０、微結晶半導体層２０６並びにゲート絶縁層２０４を覆って、絶縁層２１４を形成する（図１０（Ｂ）を参照）。絶縁層２１４は、ゲート絶縁層２０４と同様に形成することができる。なお、絶縁層２１４は、大気中に浮遊する有機物や金属、水蒸気等の汚染源となりうる不純物の侵入を防ぐことができるよう、緻密な窒化シリコン層とすることが好ましい。また、非晶質半導体層２０８中の炭素、窒素及び酸素の濃度は、１×１０１９ａｔｏｍｓ・ｃｍ−３以下、更には５×１０１８ａｔｏｍｓ・ｃｍ−３以下とすることが好ましい。
なお、図７に示す薄膜トランジスタは画素トランジスタとして機能するため、ソース電極及びドレイン電極の一方が画素電極に接続されている。図７に示す薄膜トランジスタにおいては、ソース電極及びドレイン電極の一方が、絶縁層２１４に設けられた開口部２１６を介して画素電極層２１８に接続される。
画素電極層２１８は、透光性を有する導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極層２１８は、シート抵抗が１００００Ω／□以下であり、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω／□以下であることが好ましい。
なお、導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、又はこれらの２種以上の共重合体等が挙げられる。
ここで、画素電極層２１８は、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯという。）、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等を用いて形成することができる。
なお、画素電極層２１８は、ソース電極及びドレイン電極層２１２等と同様に、全面に形成した後にレジストマスク等を用いてエッチングを行い、パターン形成すればよい。
なお、図示していないが、絶縁層２１４と画素電極層２１８との間に、スピンコーティング法等により形成した有機樹脂材料からなる絶縁層を有していてもよい。絶縁層２１４と画素電極層２１８との間にスピンコーティング法等により形成した有機樹脂材料からなる絶縁層を形成することで、画素電極層２１８の被形成面を平坦なものとすることができ、形成不良を防止することができる。
なお、上記した説明では、ゲート電極と走査線とが同一の工程で形成され、ソース電極及びドレイン電極と信号線とが同一の工程で形成される場合について説明したが、本発明はこれに限定されない。電極と、該電極に接続される配線を別工程にて形成してもよい。
以上、本実施の形態にて説明したように、本発明を適用することでリーク電流が大変小さく、耐圧の高い薄膜トランジスタを作製することができる。以上のように作製した薄膜トランジスタは、電気的特性を良好にすることができる。また、大面積基板上に作製する場合であっても、同一基板上の素子間における電気的特性のばらつきを小さくすることができる。
また、上記説明したように、本実施の形態の薄膜トランジスタはリーク電流が小さいためオフ電流が小さい。また、チャネル形成領域に微結晶半導体を用いているためため、オン電流が大きい。そのため、本実施の形態の薄膜トランジスタは、スイッチング特性の高いものとすることができる。従って、この薄膜トランジスタを画素トランジスタとして用いることで、コントラスト比の高い表示装置を作製することができる。
（実施の形態３）
本実施の形態では、実施の形態２とは異なる形態の薄膜トランジスタの作製方法の一例について説明する。
本実施の形態の薄膜トランジスタは、ソース領域及びドレイン領域として機能する不純物半導体層のみをテーパ形状とする。
まず、ソース電極及びドレイン電極を形成する工程までを実施の形態１と同様に行う。即ち、ソース電極及びドレイン電極となる導電層をウエットエッチングしたものを準備する（図１３（Ａ）を参照）。
次に、レジストマスクを後退させつつ不純物半導体層及び非晶質半導体層をエッチングする。具体的には、ソース電極とドレイン電極の端部がレジストマスクの端部から露出するようにエッチングを行う。このエッチング工程では、酸素を含むガスを用いてドライエッチングを行う。例えばＣＦ４、Ｃｌ２、ＳＦ６、Ｃ４Ｆ８、ＨＢｒ、ＣＨＦ３、ＮＦ３等の一種又は複数種のガスに酸素を含ませたエッチングガスを用いる。酸素を含むガスをエッチングガスとして用いることで、レジストマスクを徐々に後退させることができる。なお、酸素の流量を制御することで、テーパ角を制御することができ、不純物半導体層及び非晶質半導体層の側面が所望のテーパ角を有するように加工することができる（図１３（Ｂ）を参照）。一例として、ガスの流量比をＣＦ４：Ｏ２＝４５：５５（ｓｃｃｍ）とし、チャンバー内の圧力を２．５Ｐａ、チャンバー側壁の温度を約７０℃にして、コイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、基板側に２００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負のバイアスパワーを加え、自己バイアス電圧を生成することでエッチングを行うことができる。なお、後退したレジストマスクの側面は、図１３（Ｂ）に示すようにソース電極及びドレイン電極の側面とは異なる平面上に存在してもよいし、略同一平面上に存在してもよい。エッチングには、実施の形態２よりも十分な時間をかけて行えばよい。
このようにエッチングを行うことで、ソース領域及びドレイン領域として機能する不純物半導体層をテーパ形状とすることができる。このように酸素を含んだガスによるドライエッチングを行うことで、バックチャネル部の側面をテーパ形状に加工することができる。このように側面をテーパ形状とし、そのテーパ角を好ましくは４０°以上８０°以下とすることで、形成される薄膜トランジスタの電界集中を緩和することができ、リーク電流を低減することができる。
その後、レジストマスクを除去する（図１３（Ｃ）を参照）。レジストの除去後は、実施の形態２と同様の工程を行うことで薄膜トランジスタを作製することができる。
本実施の形態の薄膜トランジスタは、図１３に示す形状に限定されない。例えば、図１４に示すような形状としてもよい。
まず、図１３（Ａ）と同様に、ソース電極及びドレイン電極となる導電層をウエットエッチングしたものを準備する（図１４（Ａ）を参照）。その後、レジストマスクを除去する。
次に、非晶質半導体層の凹部と重畳する箇所に凹部を有するレジストマスクを形成する（図１４（Ｂ）を参照）。図１４（Ｂ）に示すレジストマスクは、まず凹部を有するレジストマスクを形成し、このレジストマスクをアッシングすることで、非晶質半導体層の凹部表面を露出させる。その後、レジストマスクを後退させつつ不純物半導体層及び非晶質半導体層をエッチングする。このエッチング工程では、酸素を含むガスを用いてドライエッチングを行う。例えばＣＦ４、Ｃｌ２、ＳＦ６、Ｃ４Ｆ８、ＨＢｒ、ＣＨＦ３、ＮＦ３等の一種又は複数種のガスに酸素を含ませたエッチングガスを用いる。酸素を含むガスをエッチングガスとして用いることで、レジストマスクを徐々に後退させることができる。なお、酸素の流量を制御することで、テーパ角を制御することができ、不純物半導体層及び非晶質半導体層の側面が所望のテーパ角を有するように加工することができる（図１４（Ｃ）を参照）。一例として、ガスの流量比をＣＦ４：Ｏ２＝４５：５５（ｓｃｃｍ）とし、チャンバー内の圧力を２．５Ｐａ、下部電極の温度を−１０℃、チャンバー側壁の温度を約７０℃にして、コイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、基板側に２００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負のバイアスパワーを加え、自己バイアス電圧を生成することでエッチングを行えばよい。このように酸素を含んだガスによるドライエッチングを行うことで、バックチャネル部の側面をテーパ形状に加工することができる。このように側面をテーパ形状とし、そのテーパ角を好ましくは４０°以上８０°以下とすることで、形成される薄膜トランジスタの電界集中を緩和することができ、リーク電流を低減することができる。
以上のようにして、ソース電極及びドレイン電極がテーパ形状ではなく、ソース領域及びドレイン領域として機能する不純物半導体層のみがテーパ形状を有する薄膜トランジスタを作製することができる。本実施の形態を適用して作製した薄膜トランジスタでは、バックチャネル部をＶ字形状にすることも可能である。
以上説明したように、本発明を適用することでリーク電流が大変小さく、耐圧の高い薄膜トランジスタを作製することができる。以上のように作製した薄膜トランジスタは、電気的特性を良好にすることができる。
（実施の形態４）
本実施の形態では、実施の形態１にて説明した薄膜トランジスタの作製方法であって、実施の形態２及び３とは異なる薄膜トランジスタの作製方法について説明する。具体的には、多階調マスク（グレートーンマスク又はハーフトーンマスク）を用いた薄膜トランジスタの作製方法について説明する。
まず、実施の形態２で説明した成膜方法により、ゲート電極層を覆って、ゲート絶縁層、微結晶半導体層、非晶質半導体層、不純物半導体層、及び導電層を形成した積層体を得る。そして、該積層体上の所望の箇所に凹部を有するレジストマスク４００を形成する（図１５（Ａ）を参照）。このようなレジストマスクは、多階調マスクを用いて形成することができる。
次に、このレジストマスク４００を用いて微結晶半導体層、非晶質半導体層、不純物半導体層及び導電層をエッチングして島状の積層体を形成する。この処理により、微結晶半導体層、非晶質半導体層、不純物半導体層及び導電層を素子毎に分離し、且つレジストマスクの凹部において導電層が露出される。エッチングにはドライエッチング又はウエットエッチングを用いることができる。この処理によりレジストマスク４０１が形成される（図１５（Ｂ）を参照）。
次に、このレジストマスク４０１を用いて導電層をエッチングし、導電層をパターン形成する（図１５（Ｃ）を参照）。パターン形成された導電層は、ソース電極又はドレイン電極として機能する。ここで、エッチングにはウエットエッチングを用いる。
次に、不純物半導体層及び非晶質半導体層の一部をエッチングし、ソース領域とドレイン領域を分離する。この工程によりソース領域及びドレイン領域が形成される（図１６（Ａ）を参照）。
ここで、エッチングは酸素を含んだガスによるドライエッチングを行う。酸素を含んだガスを用いることで、レジストを後退させつつソース領域及びドレイン領域と非晶質半導体層をエッチングすることができ、不純物半導体層の側面と、非晶質半導体層の側面をテーパ形状にすることができる。エッチングガスとしては、例えば、ＣＦ４に酸素を含ませたエッチングガスまたは塩素に酸素を含ませたエッチングガスを用いる。ソース領域及びドレイン領域の側面と、非晶質半導体層の側面をテーパ形状にすることで電界の集中を防ぎ、リーク電流を低減させることができる。一例として、ガスの流量比をＣＦ４：Ｏ２＝４５：５５（ｓｃｃｍ）とし、チャンバー内の圧力を２．５Ｐａ、チャンバー側壁の温度を約７０℃にして、コイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、基板側に２００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負のバイアスパワーを加え、自己バイアス電圧を生成することでエッチングを行うことができる。このように酸素を含んだガスによるドライエッチングを行うことで、バックチャネル部の側面をテーパ形状に加工することができる。このように側面をテーパ形状とし、そのテーパ角を好ましくは４０°以上８０°以下とすることで、形成される薄膜トランジスタの電界を緩和することができ、リーク電流を低減することができる。
次に、レジストマスク４０１を除去する（図１６（Ｂ）を参照）。
本実施の形態の作製方法においても他の実施の形態の作製方法と同様に、ソース領域とドレイン領域との間の非晶質半導体層上にはエッチング工程により生じた副生成物、レジストマスクの残渣、及びレジストマスクの除去に用いる装置内の汚染源となりうる物質が付着又は堆積等しており、これらを介した導通により、多くの素子においてリーク電流が大きくなり、更には同一基板上における素子間の電気的特性にばらつきが生じることが多かった。そのため、上記の問題の解決を目的として、他の実施の形態と同様にドライエッチングを行うことが好ましい。
なお、図示していないが、この後に上記の他の作製方法と同様に、ソース電極及びドレイン電極層、不純物半導体層、非晶質半導体層、微結晶半導体層、及びゲート絶縁層を覆って絶縁層を形成してもよい。更には、該絶縁層に開口部を形成し、該開口部を介してソース電極及びドレイン電極の一方を画素電極に接続すると、画素トランジスタを作製することができる。
なお、図１７は、図７と同様に、画素トランジスタの上面図及び断面図を示している。図１７に示す画素トランジスタは図７に示す画素トランジスタとは異なり、すべてのソース電極及びドレイン電極層は、微結晶半導体層、非晶質半導体層及び不純物半導体層上に設けられている。
本実施の形態にて説明したように多階調マスクを用いた作製方法を適用した場合には、図１７のように、すべてのソース電極及びドレイン電極層は、微結晶半導体層、非晶質半導体層及び不純物半導体層上に設けられている。
以上のように、多階調マスクを用いる場合であっても、本発明を適用することができる。多階調マスクを用いることで工程数を削減することができる。
また、多階調マスクを用いる場合の更に別の方法についても以下に説明する。
上記のように多階調マスクを用いる場合には、ゲート電極の形成から画素電極の形成まで３枚のフォトマスクにより行うことができる。しかし、多階調マスクを用いずとも、ゲート電極の形成から画素電極の形成まで３枚のフォトマスクにより行うことができる。
まず、図１５（Ａ）と同様の、導電層までが積層された積層体を形成する。そして、該積層体上にレジストマスクを形成する（図１８（Ａ）を参照）。
次に、このレジストマスクを用いて導電層、微結晶半導体層、非晶質半導体層及び不純物半導体層をエッチングする。この処理により積層体が素子毎に分離され、島状の積層体が形成される。エッチングにはドライエッチング又はウエットエッチングを用いることができる（図１８（Ｂ）を参照）。
次に、画素電極層を形成し（図１８（Ｃ）を参照）、該画素電極層上にレジストマスクを形成する（図１９（Ａ）を参照）。ここで、画素電極層は、代表的にはインジウム錫酸化物（ＩＴＯ）にて形成する。このレジストマスクを用いて、画素電極層をパターン形成するためのエッチングを行い、且つ不純物半導体層及び非晶質半導体層の一部をエッチングし、ソース領域とドレイン領域を分離する（図１９（Ｂ）を参照）。その後、レジストマスクを除去する（図１９（Ｃ）を参照）。
本実施の形態の作製方法においても他の実施の形態の作製方法と同様に、ソース領域とドレイン領域との間の非晶質半導体層上（バックチャネル部）にはエッチング工程により生じた副生成物、レジストマスクの残渣、及びレジストマスクの除去に用いる装置内の汚染源となりうる物質が付着又は堆積等しており、これらを介した導通により、多くの素子においてリーク電流が大きくなり、更には同一基板上における素子間の電気的特性にばらつきを生じることが多かった。そのため、上記の問題の解決を目的として、他の実施の形態と同様のドライエッチングを行うことが好ましい。
以上説明したように、本発明を適用することでリーク電流が大変小さく、耐圧の高い薄膜トランジスタを作製することができる。以上のように作製した薄膜トランジスタは、電気的特性を良好にすることができる。また、大面積基板上に作製する場合であっても、同一基板上の素子間における電気的特性のばらつきを小さくすることができる。
（実施の形態５）
本実施の形態では、実施の形態２乃至実施の形態４にて説明した薄膜トランジスタと同様の構造及び同様の作製方法であるが、微結晶半導体層の形態が異なるものについて説明する。具体的には、微結晶半導体層に一導電型を付与する不純物元素を含ませる形態について説明する。
本実施の形態の薄膜トランジスタは、ゲート電極上にゲート絶縁層を有し、該ゲート絶縁層上にドナーとなる不純物元素を含む微結晶半導体層を有し、微結晶半導体層上には非晶質半導体層を有する。微結晶半導体層にドナーとなる不純物元素を含ませることで、導電性の高い微結晶半導体層を得ることができる。また、微結晶半導体層に含ませるドナーとなる不純物元素の濃度は、ゲート絶縁層側において高く、非晶質半導体層に近づくに従って減少し、非晶質半導体層においてはドナーとなる不純物元素の濃度が二次イオン質量分析法（ＳＩＭＳ）の検出限界未満であることが好ましい。ゲート絶縁層との界面近傍（チャネル形成領域とその近傍）における導電性を向上させてオン電流を高くし、且つオフ電流を低くするためである。
本実施の形態の薄膜トランジスタは、ゲート電極上に設けるゲート絶縁層にドナーとなる不純物元素を含ませることで形成することができる。または、ゲート絶縁層上にドナーとなる不純物元素を吸着させることで形成してもよい。または、微結晶半導体層の原料ガスにドナーとなる不純物元素を含ませることで形成してもよい。または、微結晶半導体層を形成する反応室にドナーとなる不純物元素を含ませてもよい。このような薄膜トランジスタの作製方法について、一例を挙げて以下に説明する。
なお、上記の実施の形態と作製工程が異なる部分のみについて説明するため、ゲート絶縁層を形成する工程から、微結晶半導体層を形成する工程までについてのみ説明する。ここで、第１のゲート絶縁層上には第２のゲート絶縁層が形成され、第２のゲート絶縁層上には第１の微結晶半導体層が形成され、第１の微結晶半導体層上には第２の微結晶半導体層が形成される。第１の微結晶半導体層は、ドナーとなる不純物元素としてリンを含む。
図２０は、第１のゲート絶縁層、第２のゲート絶縁層、ドナーとなる不純物元素を含む第１の微結晶半導体層、及びドナーとなる不純物元素を含まない第２の微結晶半導体層を形成する工程の一例について説明するタイムチャートを示す。図２０の説明は、プラズマＣＶＤ装置の反応室内を大気圧から真空排気する段階（真空排気５００）から示されており、その後に行われるプレコート処理５０１、基板搬入５０２、第１のゲート絶縁層を形成する第１の成膜処理５０３、真空排気５０４、第２のゲート絶縁層を形成する第２の成膜処理５０５、真空排気５０６、フラッシュ処理５０７、ドナーとなる不純物元素を含む微結晶半導体層を形成する第３の成膜処理５０８、基板搬出５０９の各処理が時系列で示されている。これらの工程について、図２０を参照しつつ以下に説明する。
まず、反応室内を所定の真空度まで排気する。高真空排気する場合には、ターボ分子ポンプ等による排気を行い、真空度として１０−１Ｐａよりも低い圧力になるよう排気する。また、クライオポンプを併用して、反応室内の圧力を１０−５Ｐａよりも低くしてもよい。また、反応室内を加熱処理することで、反応室内壁からの脱ガス処理を行うとよい。また、基板を加熱するヒータも動作させて安定な温度にする。基板の加熱温度は１００℃〜３００℃、好ましくは１２０℃〜２２０℃で行う。
プレコート処理５０１では、プラズマＣＶＤ装置の反応室内にゲート絶縁層と同様または類似の組成の膜をプレコートする。この結果、ゲート絶縁層中に反応室を構成する金属を不純物として取り込んでしまうのを防ぐことができる。すなわち、反応室内をゲート絶縁層と同様または類似の組成の膜により被覆しておくことで、反応室内がプラズマにより食刻されるのを防ぐことができ、ゲート絶縁層中への不純物元素（反応室内壁を構成する元素）の混入を防止することができる。
基板搬入５０２では、反応室に接続されたロードロック室から基板が反応室に搬入される。このときの反応室の圧力はロードロック室と同じ圧力とする。
第１のゲート絶縁層を形成する第１の成膜処理５０３は、原料ガス、ここでは、水素と、シランと、アンモニアを混合し、グロー放電プラズマにより、窒化シリコン層を形成する。なお、上記の原料ガスに加えて、窒素を反応室内に導入してもよい。第１のゲート絶縁層が成膜された後に原料ガスの導入を停止し、電源をオフにする。
真空排気５０４において、反応室内を所定の真空度まで真空排気する。
第１のゲート絶縁層を形成する第２の成膜処理５０５は、原料ガス（ここでは、水素と、シランと、一酸化二窒素の混合ガス）を導入し、グロー放電プラズマにより酸化窒化シリコン層を形成する。第２のゲート絶縁層が成膜されたら、原料ガスの導入を停止し、電源をオフにする。
次に、反応室内を所定の真空度まで真空排気する（真空排気５０６）。
フラッシュ処理５０７は、反応室内にドナーとなる不純物元素を含む気体を導入し、第２のゲート絶縁層の表面、更には、反応室の内壁にドナーとなる不純物元素を吸着させることで行う。ここでは、０．００１％〜１％のフォスフィン（水素又はシランにより希釈したもの）を反応室内に導入する。なお、ドナーとなる不純物元素を含む気体のほかに、破線５１２で示すようにシリコン又はゲルマニウムを含む堆積ガス、または破線５１３で示すように水素を反応室内に導入してもよい。シリコン又はゲルマニウムを含む堆積ガスを反応室内に導入することで、反応室内の酸素、窒素、フッ素等の不純物元素を反応室外へ排出しやすくなり、これらの不純物元素が成膜される膜へ混入することを防止できる。
ドナーとなる不純物元素を含んだ微結晶半導体層を形成する第３の成膜処理５０８は、反応室内に、シリコン又はゲルマニウムを含む堆積性ガス（シランと、水素及び希ガスのいずれか又は双方との混合ガス）を導入し、グロー放電プラズマにより微結晶半導体層を形成する。シランは、水素及び希ガスのいずれか又は双方を用いて１０倍から２０００倍に希釈される。基板の加熱温度は１００℃〜３００℃、好ましくは１２０℃〜２２０℃とする。１２０℃〜２２０℃で成膜を行うことで、微結晶シリコン層の成長表面を水素により終端し、微結晶シリコンの成長を促進することが可能になるためである。この際、第２のゲート絶縁層の表面に吸着したドナーとなる不純物元素（ここではリン）を結晶核として微結晶半導体の成長が行われる。そのため、半導体層堆積初期段階においては非晶質半導体層が形成されず、第２のゲート絶縁層の表面に対して法線方向に結晶が成長し、柱状の微結晶半導体が並んだ微結晶半導体層を形成することができる。また、第２のゲート絶縁層の表面に吸着されたドナーとなる不純物元素が微結晶半導体層中に取り込まれるため、導電性の高い微結晶半導体層を形成することができる。
シリコン又はゲルマニウムを含む堆積ガスとしては、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４、ＧｅＨ４、Ｇｅ２Ｈ６、ＧｅＨ２Ｃｌ２、ＧｅＨＣｌ３、ＧｅＣｌ４又はＧｅＦ４等を適宜用いることができる。また、シラン等のガス中にＧｅＨ４又はＧｅＦ４等の水素化ゲルマニウム又はフッ化ゲルマニウムを混合させ、エネルギーバンド幅を０．９〜１．１ｅＶに調節してもよい。シリコンにゲルマニウムを加えると薄膜トランジスタの温度特性を変えることができる。
反応室からロードロック室へ基板を搬出する（基板搬出５０９）。このときの反応室の圧力はロードロック室と同じ圧力とする。
なお、ここでは、フラッシュ処理５０７をした後に、ドナーとなる不純物元素を含む微結晶半導体層を形成する第３の成膜処理５０８を行ったが、これらの工程の代わりに、フラッシュ処理５０７を行うことなく、シリコン又はゲルマニウムを含む堆積性ガスと、水素及び希ガスの一方又は双方とともに、ドナーとなる不純物元素を含む気体を混合させてグロー放電プラズマを生成させることで、ドナーとなる不純物元素を含む微結晶半導体層を形成することもできる。
従来の微結晶半導体層の形成方法では、不純物元素の存在や格子不整合等の要因により堆積初期段階に非晶質半導体層が形成されてしまう。逆スタガ型の薄膜トランジスタでは、ゲート絶縁層の近傍の半導体層にキャリアが流れるため、ゲート絶縁層と半導体層の界面近傍において非晶質半導体層が形成されると、移動度の低下と電流量の減少により、薄膜トランジスタの電気的特性が低下してしまう。
しかしながら、微結晶半導体層をプラズマＣＶＤ法で形成する際、反応室内にドナーとなる不純物元素が存在すると、プラズマ中でシリコンとドナーとなる不純物元素が反応して結晶核となりやすい。当該結晶核がゲート絶縁層上に堆積すると、当該結晶核から結晶成長が行われるため、ゲート絶縁層との界面における非晶質半導体の形成を低減することができる。また、反応室に残存するドナーとなる不純物元素を取り込みつつ、微結晶半導体を成膜することで、結晶化が促進される。
更には、微結晶半導体層をプラズマＣＶＤ法で形成する場合、非晶質半導体を選択的にエッチングしやすい気体、代表的には水素、シリコン若しくはゲルマニウム等のフッ化物、又はフッ素を原料ガスの一部として用いると、微結晶半導体層を形成する際に形成されてしまう非晶質半導体の部分を選択的にエッチングして、更に結晶化率を高めることが可能である。ここで、エッチング作用のある気体としては、水素、シリコン、ゲルマニウム等のフッ化物としては、ＨＦ、ＳｉＦ４、ＳｉＨＦ３、ＳｉＨ２Ｆ２、ＳｉＨ３Ｆ、Ｓｉ２Ｆ６、ＧｅＦ４、ＧｅＨＦ３、ＧｅＨ２Ｆ２、ＧｅＨ３Ｆ、Ｇｅ２Ｆ６等がある。
この結果、本実施の形態に示すように、ドナーとなる不純物元素を含む微結晶半導体層をゲート絶縁層上に形成することで、ゲート絶縁層近傍の微結晶半導体層の導電性を高めることができる。
次に、第１の微結晶半導体層上に第２の微結晶半導体層を形成する。なお、第１の微結晶半導体層はドナーとなる不純物元素を含み、第２の微結晶半導体層はドナーとなる不純物元素を含まない。反応室内において、シリコン又はゲルマニウムを含む堆積性ガス、（ここではシランと、水素及び希ガスのいずれか又は双方）の混合ガス中で、グロー放電プラズマを生成して微結晶半導体層を形成する。シランは水素及び希ガスのいずれか又は双方を用いて１０倍から２０００倍に希釈される。基板の加熱温度は１００℃〜３００℃、好ましくは１２０℃〜２２０℃とする。１２０℃〜２２０℃で成膜を行うことで、微結晶シリコン層の成長表面を水素により終端し、微結晶シリコンの成長を促進することが可能になるためである。なお、ドナーとなる不純物元素を含む第１の微結晶半導体層を成膜する反応室とは異なる反応室で第２の微結晶半導体層を成膜すると、ドナーとなる不純物元素を含まない第２の微結晶半導体層を形成することができる。また、基板搬出５０９を行わず、引き続き第２の微結晶半導体層を成膜すると、ドナーとなる不純物元素を含まない第２の微結晶半導体層を形成することができる。この場合には、フラッシュ処理５０７において、第２のゲート絶縁層及び反応室内に吸着させるドナーとなる不純物元素の濃度を低くすることが好ましい。
以上説明したように、微結晶半導体層にドナーとなる不純物元素を含ませることができる。ただし、微結晶半導体層にドナーとなる不純物元素を含ませる方法は上記のものに限定されず、ゲート絶縁層に不純物元素を含ませて形成することで、微結晶半導体層にドナーとなる不純物元素を含ませてもよい。以下に、リンを含む酸化窒化シリコン層を成膜する工程について、図２１を参照して説明する。なお、ここでは、第１のゲート絶縁層上に第２のゲート絶縁層が成膜され、第２のゲート絶縁層上に第１の微結晶半導体層が成膜される。第２のゲート絶縁層は、ドナーとなる不純物元素としてリンを含む。
図２１は、第１のゲート絶縁層、ドナーとなる不純物元素を含む第２のゲート絶縁層、ドナーとなる不純物元素を含む第１の微結晶半導体層を形成する工程の一例について説明するタイムチャートを示す。図２１の説明は、プラズマＣＶＤ装置の反応室内を大気圧から真空排気する段階（真空排気５００）から示されており、その後に行われるプレコート処理５０１、基板搬入５０２、第１のゲート絶縁層を形成する第１の成膜処理５０３、真空排気５０４、ドナーとなる不純物元素を含む第２のゲート絶縁層を形成する第２の成膜処理５１０、真空排気５０６、ドナーとなる不純物元素を含む第１の微結晶半導体層を形成する第３の成膜処理５１１、基板搬出５０９の各処理が時系列で示されている。これらの工程について、図２１を参照しつつ以下に説明する。
なお、プレコート処理５０１、基板搬入５０２、第１のゲート絶縁層を形成する第１の成膜処理５０３、真空排気５０４、真空排気５０６、基板搬出５０９は、図２０に示す工程と同様であり、真空排気５０４及び基板搬出５０９の間にドナーとなる不純物元素を含む第２のゲート絶縁層を形成する第２の成膜処理５１０、真空排気５０６、ドナーとなる不純物元素を含む第１の微結晶半導体層を形成する第３の成膜処理５１１が入る。
ドナーとなる不純物元素を含む第２のゲート絶縁層を形成する第２の成膜処理５１０は、反応室内に、ゲート絶縁層を形成する原料ガスとドナーとなる不純物元素を含む気体との混合ガスを導入する。ここでは、シランと、一酸化二窒素と、０．００１％〜１％のフォスフィン（水素又はシランにより希釈したもの）を反応室内に導入し、グロー放電プラズマにより、リンを含む酸化窒化シリコン層を形成する。ドナーとなる不純物元素を含む第２のゲート絶縁層が成膜された後に原料ガスの導入を停止し、電源をオフにする。
第１の微結晶半導体層を形成する第３の成膜処理５１１は、反応室内において、シリコン又はゲルマニウムを含む堆積性ガス（ここではシランと、水素及び希ガスのいずれか又は双方との混合ガス）を導入し、グロー放電プラズマを生成して微結晶半導体層を形成する。シランは水素及び希ガスのいずれか又は双方を用いて１０倍から２０００倍に希釈される。基板の加熱温度は１００℃〜３００℃、好ましくは１２０℃〜２２０℃とする。第２の微結晶半導体層が形成された後に原料ガスの導入を停止し、電源をオフにする。
ドナーとなる不純物元素を含む第２のゲート絶縁層を形成した後、反応室内にドナーとなる不純物元素が残留した状態で、上記の成膜条件で形成することで、不純物元素を含んだ第１の微結晶半導体層を形成することができる。なお、この際、エッチング作用のある気体、代表的には水素、シリコン、ゲルマニウム等のフッ化物又はフッ素を原料ガスの一部として用いると、微結晶半導体層を形成する際に結晶粒間等に形成される非晶質半導体を選択的にエッチングして、結晶化率を向上させることが可能であり、ゲート絶縁層との界面近傍における導電性を高めることができる。
ゲート絶縁層又は微結晶半導体層にドナーとなる不純物元素を含ませてアキュムレート型薄膜トランジスタとすることで、第２のゲート絶縁層と微結晶半導体層との界面近傍における微結晶半導体層の導電性を向上させることが可能である。そのため、チャネル形成領域の抵抗を低減することができ、移動度が高く、オン電流の高い薄膜トランジスタを作製することができる。
また、チャネル形成領域を微結晶半導体層で構成することにより閾値電圧の変動が抑制され、電界効果移動度が向上し、サブスレッショルド係数（ｓｕｂｔｈｒｅｓｈｏｌｄ ｓｗｉｎｇ：Ｓ値）も小さくなるので、薄膜トランジスタの高性能化を図ることができる。それにより、表示装置の駆動周波数を高くすることが可能であり、パネルサイズの大面積化や画素の高密度化にも十分対応することができる。また、大面積基板において、当該薄膜トランジスタを作製することができる。また、他の実施の形態と同様に、リーク電流が大変小さく、耐圧の高い薄膜トランジスタを得ることができる。
（実施の形態６）
本実施の形態では、実施の形態２乃至実施の形態４にて説明した薄膜トランジスタと同様の構造及び同様の作製方法であるが、微結晶半導体層の形態が異なるものについて説明する。具体的には、微結晶半導体層の形成方法を工夫することで、微結晶半導体層に含まれる非晶質半導体層を除去して、結晶性を向上させる形態について説明する。
本実施の形態の薄膜トランジスタでは、ゲート絶縁層の成膜後にゲート絶縁層上に、フッ素、又は水素、シリコン若しくはゲルマニウム等のフッ化物と、シリコン又はゲルマニウムを含む堆積性ガスと、を用いて結晶核を形成し、シリコン又はゲルマニウムを含む堆積性ガスを用いて結晶核を成長させて微結晶半導体層を形成する。該微結晶半導体層は、ゲート絶縁層との界面近傍における導電性が向上する。本実施の形態の薄膜トランジスタは、このようにして形成した導電性が高い微結晶半導体層をチャネル形成領域として用いることを特徴としている。
水素、シリコン、ゲルマニウム等のフッ化物としては、ＨＦ、ＳｉＦ４、ＳｉＨＦ３、ＳｉＨ２Ｆ２、ＳｉＨ３Ｆ、Ｓｉ２Ｆ６、ＧｅＦ４、ＧｅＨＦ３、ＧｅＨ２Ｆ２、ＧｅＨ３Ｆ、Ｇｅ２Ｆ６等を用いることができる。また、シリコン又はゲルマニウムを含む堆積性ガスとしては、ＳｉＨ４、Ｓｉ２Ｈ２、ＧｅＨ４、Ｇｅ２Ｈ６等を用いることができる。
ここで、微結晶半導体層を成膜する工程について、図２４を参照して時系列で説明する。また、ゲート絶縁層と微結晶半導体層の界面を拡大した断面図である図２２及び図２３を参照して、結晶核形成処理工程及び成膜処理工程について、説明する。
図２４は微結晶半導体層を形成する工程の一例を説明するタイムチャートを示す。図２４のタイムチャートは、反応室内を大気圧から排気する工程（真空排気６００）から始まり、その後に行われる基板搬入６０１、下地前処理６０２、結晶核形成処理６０３、成膜処理６０４、基板搬出６０５及びクリーニング６０６の各処理を時系列で示している。
まず、反応室内を所定の真空度まで真空排気する（真空排気６００）。１０−１Ｐａよりも低い圧力まで排気する場合には、ターボ分子ポンプ等を用いる。ここで、反応室を加熱処理して内壁からの脱ガス処理を行うことが好ましい。また、基板を加熱するヒータも動作させて反応室の温度を安定にする。基板の加熱温度は１００℃以上３００℃以下、好ましくは１２０℃以上２２０℃以下とする。
次に、反応室に接続されたロードロック室から基板が反応室内に搬入される（基板搬入６０１）。このとき、反応室とロードロック室の間が開放されるため、反応室内の圧力とロードロック室内の圧力は概略等しいものとなる。
次に、好ましくは、反応室の内壁における吸着物の除去を目的として、水素又は水素とアルゴン等の希ガスの混合ガスを導入してプラズマ処理を行う（下地前処理６０２）。ここで、反応室の内壁における吸着物は、酸素及び窒素等の大気成分、又は反応室のクリーニングに使用したガスに含まれる元素等である。アルゴン、クリプトン、キセノン等の質量数の大きい希ガス元素のプラズマを用いると、表面に付着した酸素、水分、有機物、金属元素等がスパッタリングされて除去されるため好ましい。水素を用いたプラズマ処理は、水素ラジカルにより、表面に吸着した不純物の除去と、絶縁層若しくは非晶質半導体層に対するエッチング作用により清浄表面を形成する上で有効である。なお、このときの反応室の圧力は、反応室内にガスが導入されるため、設定された圧力となる。
なお、下地前処理６０２において、水素又は希ガスを用いたプラズマ処理と同様に、フッ化シランガスを反応室内に導入して不純物の除去又は基板表面の清浄化を行ってもよい。これは、破線６０７で示されている。
次に、結晶核を形成する。反応室内に、フッ素又は水素、シリコン若しくはゲルマニウム等のフッ化物（例えばフッ化シラン）と、水素と、シリコン若しくはゲルマニウムを含む堆積性ガス（例えばシラン）の混合ガスを導入して、グロー放電プラズマにより結晶核を形成する（結晶核形成処理６０３）。グロー放電プラズマにより、フッ化シランからフッ素ラジカルが生じる。このフッ素ラジカルにより、微結晶半導体よりもエッチングされやすい非晶質半導体を選択的にエッチングすることができる。このため、微結晶半導体の結晶核が選択的に形成されやすい。この結果、図２２（Ａ）に示すように、ゲート絶縁層６１０上に結晶核６１１を堆積させることができる。または、フッ素又は水素、シリコン若しくはゲルマニウム等のフッ化物の代わりに、塩化シランを用いてもよい。
次に、微結晶シリコン層を形成する（成膜処理６０４）。微結晶シリコン層は、シランガスと、希釈ガス（水素、希ガス、又は水素と希ガス）との混合ガスを用いて、グロー放電プラズマにより成膜する。シランガスは上記の希釈ガスにより１０倍以上２０００倍以下に希釈される。基板は１００℃以上３００℃以下、好ましくは１２０℃以上２２０℃以下まで加熱する。基板の加熱温度を１２０℃以上２２０℃以下とすることで、微結晶シリコン層の成長表面を水素で不活性化し、微結晶シリコンの成長を促進することができる。成膜処理６０４では、活性種であるＳｉＨラジカル、ＳｉＨ２ラジカル又はＳｉＨ３ラジカルが結晶核６１１に結合することで結晶成長する。この結果、微結晶半導体層６１２を形成することができる。このとき、微結晶半導体は、結晶核６１１を核として縦方向に成長するため、ゲート絶縁層６１０の表面に対して法線方向に結晶が成長し、図２２（Ｂ）に示すように、柱状の結晶６１２Ａが並んだ微結晶半導体層６１２を形成することができる。すなわち、ゲート絶縁層との界面において非晶質半導体層を生じることなく、ゲート絶縁層上に微結晶半導体層を形成することができる。また、結晶核形成処理６０３においてのみフッ化シランを用いて結晶核を形成し、成膜処理６０４ではフッ化シランを用いないことで、微結晶半導体層中に混入するフッ素の濃度を低減することができる。また、フッ化シランを用いることなく、シランを用いて微結晶半導体層を形成するため、フッ化シランを用いて形成される微結晶半導体層よりも膜の応力を低減することが可能であり、膜剥れを防止することができる。
微結晶半導体層を形成する成膜処理６０４において、グロー放電プラズマの電力を結晶核形成処理６０３におけるグロー放電プラズマの電力よりも小さくすると、結晶核に対するイオン衝撃を低減することができ、結晶核を破壊することなく結晶成長させることができる。
なお、成膜処理６０４において、結晶核形成処理６０３における流量より少ない流量でフッ化シランを反応室内に導入すると、微結晶半導体層に含まれる非晶質半導体をフッ素ラジカルによってエッチングすることができ、微結晶半導体層６１２に含まれる微結晶成分の割合を高めることができる。これは、破線６０８で示されている。
また、シラン等のガス中にＧｅＨ４、ＧｅＦ４等の水素化ゲルマニウム又はフッ化ゲルマニウムを混合すると、エネルギーバンド幅を０．９ｅＶ以上１．１ｅＶ以下に調節することができる。シリコンにゲルマニウムを含ませることで、薄膜トランジスタの温度特性を制御することができる。
従来の微結晶半導体層の形成方法では、図２３に示すように、不純物元素や格子不整合等の要因により、成膜初期段階において非晶質層６１３が形成されてしまうことが多かった。薄膜トランジスタにおいては、ゲート絶縁層近傍の微結晶半導体層にキャリアが流れる。そのため、ゲート絶縁層との界面近傍に非晶質層６１３が形成されると、キャリアの移動度が低下する。そのため、キャリアの移動度が低下し、電流が小さくなり、薄膜トランジスタの電気的特性が低下する。
しかしながら、本実施の形態にて説明したように、結晶核形成処理６０３及び成膜処理６０４を行うことで、結晶核６１１を核として、結晶が縦方向（ゲート絶縁層の表面の法線方向）に成長するため、層の厚さ方向の結晶性を高めることができる。
なお、本実施の形態におけるプラズマの生成は、１ＭＨｚ以上２０ＭＨｚ以下（代表的には１３．５６ＭＨｚの高周波電力）または２０ＭＨｚより大きく１２０ＭＨｚ程度までのＶＨＦ帯の高周波電力を印加することで行われる。
なお、基板搬入６０１の前にプラズマＣＶＤ装置の反応室内に半導体膜をプレコートすると、微結晶半導体層中への不純物元素（反応室を構成する金属元素）の混入を防ぐことができる。すなわち、反応室内を半導体膜（例えばシリコン）で被覆することで、反応室内のプラズマによる食刻を防ぐことができ、微結晶半導体層中に含まれる不純物濃度を低減することができる。
成膜処理６０４においては、シラン及び水素の他、反応ガスにヘリウムを加えてもよい。ヘリウムのイオン化エネルギーは２４．５ｅＶと高いが、そのイオン化エネルギーよりも少し低い約２０ｅＶに準安定状態が存在するので、放電中はイオン化に約４ｅＶしか必要としない。そのため、放電開始電圧も小さい。このような特性から、ヘリウムはプラズマを安定的に維持することが可能である。また、均一なプラズマを生成することができるので、微結晶半導体層を形成する基板が大面積基板であっても、プラズマ密度を均一なものとし、むらのない成膜が可能である。
以上のように微結晶半導体層の成膜が終了した後に、シラン又は水素等の反応ガスの供給及び高周波電力の供給を停止させて反応室からロードロック室に基板を搬出する（基板搬出６０５）。引き続き別基板に対して成膜処理を行う場合には、基板搬入６０１の段階に戻り同じ処理が行われる。
基板の搬出後、好ましくは反応室内に付着した被膜や粉末を除去する（クリーニング６０６）。反応室内のクリーニングはＮＦ３又はＳＦ６等に代表されるエッチングガスを導入してプラズマを発生させて行う。また、ＣｌＦ３のようにプラズマを利用しなくてもエッチングが可能なガスを導入して行ってもよい。なお、反応室内のクリーニングは基板加熱用のヒータをオフにした状態で、温度を下げて行うことが好ましい。反応室内を低温にすると、エッチングによる反応副生成物の生成を抑えることができるためである。
なお、微結晶半導体層６１２は、１ｎｍ以上２００ｎｍ以下、好ましくは１ｎｍ以上１００ｎｍ以下、より好ましくは１ｎｍ以上５０ｎｍ以下で形成する。微結晶半導体層６１２は後に形成される薄膜トランジスタのチャネル形成領域として機能する。更には、微結晶半導体層６１２をエッチングして、微結晶半導体層６１２の厚さを薄くしてもよい。微結晶半導体層６１２の厚さを１ｎｍ以上５０ｎｍ以下とすることで、完全空乏型の薄膜トランジスタを作製することができる。
なお、微結晶半導体層は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示す傾向がある。そのため、薄膜トランジスタのチャネル形成領域として機能する微結晶半導体層に対しては、ｐ型を付与する不純物元素を、成膜と同時に或いは成膜後に添加することで、しきい値制御をすることができる。ｐ型を付与する不純物元素としては、例えばボロンを用いることができ、Ｂ２Ｈ６、ＢＦ３等の不純物気体を１ｐｐｍ以上１０００ｐｐｍ以下、好ましくは１ｐｐｍ以上１００ｐｐｍ以下の割合で水素化シリコンに混入させるとよい。そしてボロンの濃度を、例えば１×１０１４ａｔｏｍｓ・ｃｍ−３以上６×１０１６ａｔｏｍｓ・ｃｍ−３以下とするとよい。
また、微結晶半導体層の酸素濃度を、５×１０１９ａｔｏｍｓ・ｃｍ−３以下、更に好ましくは１×１０１９ａｔｏｍｓ・ｃｍ−３以下、窒素及び炭素の濃度のそれぞれを３×１０１８ａｔｏｍｓ・ｃｍ−３以下とすることが好ましい。酸素、窒素及び炭素が微結晶半導体層に混入する濃度を低減することで、微結晶半導体層がｎ型化することを防止することができる。
また、微結晶半導体層６１２は微結晶で構成されているため、非晶質半導体層と比較して抵抗が低い。このため、微結晶半導体層６１２を用いた薄膜トランジスタは、電流電圧特性を示す曲線の立ち上がり部分の傾きが急峻となり、スイッチング素子としての応答性に優れ、高速動作が可能である。また、薄膜トランジスタのチャネル形成領域に微結晶半導体層６１２を用いることで、薄膜トランジスタの閾値電圧の変動を抑制することが可能である。このため、電気的特性のばらつきが小さい表示装置を作製することができる。
また、微結晶半導体層６１２は非晶質半導体層と比較して移動度が高い。このため、表示素子の各画素のスイッチングに、チャネル形成領域が微結晶半導体層６１２で形成される薄膜トランジスタを用いることで、チャネル形成領域の面積、即ち薄膜トランジスタの面積を縮小することが可能である。このため、一画素に占める薄膜トランジスタの面積が小さくなり、開口率を向上させることができる。この結果、解像度の高い表示装置を作製することができる。
更には、リーク電流が大変小さく、絶縁耐圧の高い薄膜トランジスタを作製することができる。以上のようにして作製した薄膜トランジスタは、電気的特性を良好なものとすることができる。
なお、本実施の形態は、実施の形態５と組み合わせてもよい。
（実施の形態７）
本実施の形態では、実施の形態２乃至実施の形態４にて説明した薄膜トランジスタと同様の構造及び同様の作製方法であるが、微結晶半導体層の形態が異なるものについて説明する。具体的には、微結晶半導体層の作製方法について、実施の形態６とは異なる工夫をすることで、微結晶半導体層の結晶性を向上させる。
本実施の形態の薄膜トランジスタでは、微結晶半導体層の成膜後に該微結晶半導体層の表面からレーザ光を照射し、該微結晶半導体層の結晶性を向上させる。微結晶半導体層にレーザ光が照射されることで、特にゲート絶縁層と微結晶半導体層の界面における結晶性が改善され、チャネル形成領域が微結晶半導体層により構成されるボトムゲート構造のトランジスタを作製することができる。そのため、キャリアの移動度が向上する等、電気的特性の高い薄膜トランジスタを作製することができる。
微結晶半導体層を成膜後、微結晶半導体層の表面からレーザ光を照射する。レーザ光のエネルギーは微結晶半導体層が溶融しないエネルギーで照射する。すなわち、本実施の形態におけるレーザ処理（Ｌａｓｅｒ Ｐｒｏｃｅｓｓ、以下「ＬＰ」ともいう。）は、輻射加熱により微結晶半導体層を溶融させないで行う固相結晶成長によるものである。すなわち、堆積された微結晶半導体層が液相にならない臨界領域を利用するものであり、その意味において「臨界成長」ともいうことができる。
レーザ光は、微結晶半導体層とゲート絶縁層の界面にまで作用させることができるため、微結晶半導体層の表面側における結晶を核として、該表面からゲート絶縁層の界面に向けて固相結晶成長が進み、略柱状の結晶が成長する。ＬＰによる結晶成長は、結晶粒径を拡大させるものではなく、微結晶半導体層の厚さ方向における結晶性を改善する。即ち、ＬＰにより、特にゲート絶縁層との界面近傍における微結晶半導体層の結晶性が改善され、ボトムゲート構造を有する薄膜トランジスタの電気的特性を向上させることができる。
このような臨界成長においては、従来の低温ポリシリコンの表面に形成されていた凹凸（リッジと呼ばれる凸状体）が形成されず、ＬＰ後の微結晶半導体層の表面は平滑性が保たれる。以上説明したように、成膜後のセミアモルファスシリコン層に直接的にレーザ光を作用させて得られる、本実施の形態の微結晶半導体層は、従来における堆積されたのみの微結晶半導体層及び堆積後に伝導加熱により改質された微結晶半導体層とは、その成長メカニズム及び形成される層の性質が明らかに異なることになる。成膜後の微結晶半導体層にＬＰを行って得られる微結晶半導体層をＬＰＳＡＳ（Ｌａｓｅｒ Ｐｒｏｃｅｓｓ Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）層と呼ぶ。
また、ＬＰＳＡＳ層は微結晶により構成されているため、非晶質半導体層と比較して抵抗が低い。このため、ＬＰＳＡＳ層を用いた薄膜トランジスタは、電流電圧特性を示す曲線の立ち上がり部分の傾きが急峻となり、スイッチング素子としての応答性に優れ、高速動作が可能となる。また、薄膜トランジスタのチャネル形成領域にＬＰＳＡＳ層を用いると、薄膜トランジスタの閾値電圧の変動を抑制することが可能である。このため、電気的特性のばらつきが小さい表示装置を作製することができる。
また、ＬＰＳＡＳ層は非晶質半導体層と比較して移動度が高い。このため、表示素子の各画素のスイッチングに、チャネル形成領域がＬＰＳＡＳ層で形成される薄膜トランジスタを用いることで、チャネル形成領域の面積、即ち薄膜トランジスタの面積を縮小することが可能である。このため、一画素に占める薄膜トランジスタの面積が小さくなり、開口率を向上させることができる。この結果、解像度の高い表示装置を作製することができる。
ＬＰにエキシマレーザを用いる場合には、パルス発振周波数１Ｈｚ以上１０ＭＨｚ未満、好ましくは１００Ｈｚ以上１０ｋＨｚ以下とし、レーザエネルギーを０．２Ｊ・ｃｍ−２以上０．３５Ｊ・ｃｍ−２以下（代表的には０．２Ｊ・ｃｍ−２以上０．３Ｊ・ｃｍ−２以下）とする。また、ＹＡＧレーザを用いる場合にはその第３高調波を用いパルス発振周波数１Ｈｚ以上１０ＭＨｚ未満とし、レーザエネルギーを０．２Ｊ・ｃｍ−２以上０．３５Ｊ・ｃｍ−２以下（代表的には０．２Ｊ・ｃｍ−２以上０．３Ｊ・ｃｍ−２以下）とするとよい。
レーザ光を発振するレーザ発振器としては、パルス発振又は連続発振することが可能なレーザ発振器を用いることができる。また、レーザ光の波長は、被照射領域に効率よくレーザ光が吸収されるように、可視光乃至紫外光領域（８００ｎｍ以下）、好ましくは紫外光領域（４００ｎｍ以下）とする。波長が３００ｎｍ以上４００ｎｍ以下の紫外光領域のレーザ光を照射すると、微結晶半導体層に効率良く吸収される。レーザ発振器としては、ＫｒＦ、ＡｒＦ、ＸｅＣｌ、ＸｅＦ等のエキシマレーザ発振器、Ｎ２、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ、ＣＯ２等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ４、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３、ＳｃＯ３、Ｌｕ２Ｏ３、Ｙ２Ｏ３等の結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ、Ｙｂ、又はＴｍをドープした結晶を用いた固体レーザ発振器、ＫＧＷレーザ、ＫＹＷレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ等の固体レーザ、ヘリウムカドミウムレーザ等の金属蒸気レーザ発振器等を用いることができる。なお、固体レーザ発振器においては、基本波の第２高調波〜第５高調波を適用するのが好ましい。代表的には、レーザ光として波長４００ｎｍ以下、特に３０８ｎｍのエキシマレーザ光、又はＹＡＧレーザの第３高調波（３５５ｎｍ）を用いる。
上記のＬＰは、集光して成形し、線状レーザ光とすることで、例えば７３０ｍｍ×９２０ｍｍのガラス基板上の微結晶半導体層を１回のレーザ光スキャンで処理することにより行うことができる。この場合、線状レーザ光を重ね合わせる割合（オーバーラップ率）を０〜９８％、好ましくは８５〜９５％として行うとよい。これにより、基板１枚当たりの処理時間が短縮されて、生産性を向上させることができる。ただし、レーザ光の形状は線状に限定されるものでなく面状としても同様に処理することができる。また、このＬＰはガラス基板のサイズに限定されず、様々なサイズの基板を用いることができる。ＬＰを行うことで、微結晶半導体層とゲート絶縁層との界面近傍における微結晶半導体層の結晶性が改善され、薄膜トランジスタの電気的特性を向上させることができる。
また、レーザ光として、連続発振のレーザ光を用いる場合、ポリゴンミラーやガルバノミラーを発振器及び基板の間に設けてレーザ光を高速で走査すると、ＬＰのスループットを向上させることが可能であり、例えば７３０ｍｍ×９２０ｍｍのガラス基板や更にそれより大きいガラス基板上に形成される微結晶半導体層をＬＰすることが可能である。
なお、アルゴン雰囲気、水素雰囲気、アルゴン及び水素雰囲気、窒素雰囲気等の中でレーザ光を微結晶半導体層に照射してもよい。このように、不活性な雰囲気中でレーザ光を微結晶半導体層に照射すると、ＬＰＳＡＳ層の表面に酸化膜が形成されにくい。
また、微結晶半導体層にレーザ光を照射する前に、微結晶半導体層の表面を洗浄すると、微結晶半導体層の表面に付着した不純物がレーザ光の照射により、微結晶半導体層に混入するのを防止することができる。
また、微結晶半導体層にレーザ光を照射すると共に、加熱処理を行ってもよい。例えば、基板を３００℃以上４００℃以下に加熱しつつレーザ光を照射すると、微結晶半導体層の結晶性を更に高めることが可能である。または、微結晶半導体層にレーザ光を照射すると共に、強光を照射して、瞬間的に微結晶半導体層の温度を上昇させてもよい。強光の代表例としては、赤外光、特に１μｍ以上２μｍ以下の範囲にピークを有する赤外光（好ましくはハロゲン光（１．３μｍ））を用いることができる。
なお、ＬＰＳＡＳ層の表面に酸化膜が形成された場合、当該酸化膜をウエットエッチングで除去することが好ましい。この結果、ＬＰＳＡＳ層と非晶質半導体層との界面に形成される絶縁膜によるキャリアの移動の阻害を低減することが可能である。
更には、ＬＰＳＡＳ層をエッチングしてＬＰＳＡＳ層の厚さを薄くしてもよい。ＬＰＳＡＳ層の厚さを１ｎｍ以上５０ｎｍ以下とすることで、完全空乏型の薄膜トランジスタを作製することができる。
以上、本実施の形態にて説明したように、本発明を適用することでリーク電流が大変小さく、絶縁耐圧の高い薄膜トランジスタを得ることができる。以上のように作製した薄膜トランジスタは、電気的特性を良好にすることができる。
なお、本実施の形態は、実施の形態５及び実施の形態６と組み合わせてもよい。
（実施の形態８）
本発明の薄膜トランジスタは、様々な形態の液晶表示装置に適用することができる。本実施の形態では、上記の実施の形態で説明したように作製した薄膜トランジスタを適用した液晶表示装置について、説明する。
はじめにＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式の液晶表示装置について説明する。ＶＡ方式とは、電圧が印加されていないときにパネル面に対して液晶分子の長軸が垂直になる方式である。本実施の形態では、特に画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれの分子が異なる方向に倒れるよう工夫されている。これをマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン設計された液晶表示装置について説明する。
図２５は画素電極が形成された基板側の上面図であり、図２５における切断線Ａ−Ｂにおける断面図を図２６に示す。また、図２７は対向電極が形成される基板側の上面図である。
図２６は、基板８００と対向基板である基板８０１とが重ね合わせられ、液晶が注入された状態を示す。基板８００上には薄膜トランジスタ８１３、薄膜トランジスタ８１３のソース電極又はドレイン電極層に接続される画素電極８１０及び保持容量部８１５を有する。対向電極８１９は基板８０１に設けられている。
基板８０１においてスペーサ８２０が形成される位置には、遮光層８１７、第１の着色層８１８Ａ、第２の着色層８１８Ｂ、第３着色層８１８Ｃ、対向電極８１９を有する。スペーサ８２０が形成される位置において、着色層が積層して形成された構造とすることにより、液晶の配向を制御するための突起８２１の高さと、スペーサ８２０が形成される位置の高さとを異ならせている。画素電極８１０上には配向膜８２３を有し、対向電極８１９に接して配向膜８２２が設けられている。液晶層８２４は、配向膜８２２と配向膜８２３の間に設けられている。
スペーサ８２０は、図２６ではポストスペーサ（柱状スペーサ）を用いているが、本発明はこれに限定されず、ビーズスペーサ（球状スペーサ）を用いてもよい。また、スペーサ８２０は、基板８００が有する画素電極８１０上に設けてもよい。
基板８００上には、薄膜トランジスタ８１３と、薄膜トランジスタ８１３に接続される画素電極８１０と、保持容量部８１５と、を有する。画素電極８１０と配線８０６は、絶縁層８０７及び絶縁層８０８を貫通する開口部８０９において接続されている。絶縁層８０７は、薄膜トランジスタ８１３と、配線８０６と、保持容量部８１５と、を覆って設けられている。絶縁層８０８は、絶縁層８０７を覆って設けられている。薄膜トランジスタ８１３は上記の実施の形態にて説明した作製方法を適用して作製することができる。また、保持容量部８１５は、薄膜トランジスタ８１３のゲート電極及び走査線と同一の工程で同様に形成される導電層と、薄膜トランジスタ８１３のソース電極及び信号線と同一の工程で同様に形成される導電層と、これらにより挟まれた薄膜トランジスタ８１３のゲート絶縁層により構成される。
液晶素子は、配向膜８２３を有する画素電極８１０と、配向膜８２２を有する対向電極８１９と、これらにより挟まれた液晶層８２４を重ならせて設けることで、構成される。
図２５に基板８００側の上面図を示す。画素電極８１０は実施の形態２における画素電極層と同様の材料により設けられる。画素電極８１０は、スリット８１１を有する。スリット８１１は液晶の配向の制御に用いられる。
図２５に示す薄膜トランジスタ８１４は薄膜トランジスタ８１３と同様に形成することができる。また、薄膜トランジスタ８１４に接続される画素電極８１２は、画素電極８１０と同様の材料及び方法により形成することができる。また、保持容量部８１６は、保持容量部８１５と同様に形成することができる。
薄膜トランジスタ８１３及び薄膜トランジスタ８１４のソース又はドレインは、配線８０５に接続されている。この液晶パネルの一画素（１ピクセル）は、画素電極８１０と画素電極８１２により構成されている。画素電極８１０と画素電極８１２はサブピクセルである。
図２７に基板８０１側の上面図を示す。遮光層８１７の上方には、対向電極８１９が設けられている。対向電極８１９は、画素電極８１０と同様の材料を用いて形成することが好ましい。対向電極８１９に接して液晶の配向を制御する突起８２１が設けられている。また、遮光層８１７と重なる所定の位置に、スペーサ８２０が設けられている。なお、図２７では、遮光層８１７、スペーサ８２０及び突起８２１にのみハッチングを施している。
以上説明した画素構造の等価回路を図２８に示す。薄膜トランジスタ８１３と薄膜トランジスタ８１４のゲートは、共に走査線として機能する配線８０２に接続され、これらのソース及びドレインの一方は配線８０５と接続され、ソース及びドレインの他方は、保持容量部８１５又は保持容量部８１６を介して配線８０３及び配線８０４に接続されている。図２８において、容量線として機能する配線８０３の電位と、同じく容量線として機能する配線８０４の電位とを異ならせると、液層素子８２５と液晶素子８２６の動作を異ならせることができる。すなわち、配線８０３と配線８０４の電位を個別に制御することができ、視野角を広くすることができる。
スリット８１１を設けた画素電極８１０に電圧を印加する（画素電極８１０の電位と対向電極８１９の電位を異なるものとする）と、スリット８１１の近傍には電界の歪みが発生し、斜め電界が生ずる。このスリット８１１と、基板８０１側の突起８２１とを、交互に配置すると、斜め電界を効果的に発生させて、液晶の配向を制御し、液晶が配向する方向を場所によって異ならせることができる。すなわち、マルチドメイン化して液晶パネルの視野角を拡げることができる。
次に、ＶＡ方式の液晶表示装置であって、上記とは異なる形態について、図２９乃至図３２を参照して説明する。
図３１は画素電極が形成される基板側の上面図であり、図３１における切断線Ｃ−Ｄに対応する断面構造を図２９に示す。また、図３２は対向電極が形成される基板側の上面図である。以下の説明ではこれらの図面を参照して説明する。
図２９乃至図３２に示す液晶表示装置の画素は、一つの画素が複数の画素電極を有し、それぞれの画素電極に薄膜トランジスタが接続されている。すなわち、マルチドメイン設計された画素である。各薄膜トランジスタは、異なるゲート信号で駆動される。すなわち、個々の画素電極に印加する信号を、独立して制御することができる（図３０を参照）。
画素電極８３４は開口部８３３において、配線８３１により薄膜トランジスタ８３８と接続されている。また、画素電極８３６は開口部８３７において、配線８３２により薄膜トランジスタ８３９と接続されている。薄膜トランジスタ８３８のゲート電極に接続される走査線として機能する配線８２８と、薄膜トランジスタ８３９のゲート電極に接続される走査線として機能する配線８２９には、異なるゲート信号を与えることができるように分離されている。一方、信号線は、薄膜トランジスタ８３８と薄膜トランジスタ８３９が配線８３０を共用している。薄膜トランジスタ８３８と薄膜トランジスタ８３９は上記の実施の形態の作製方法を適用した薄膜トランジスタを適宜用いることができる。
なお、薄膜トランジスタ８３８には、保持容量部８４０が接続されている。薄膜トランジスタ８３９には、保持容量部８４１が接続されている。保持容量部８４０は、配線８３１と、配線７００と、これらに挟まれた絶縁層７０１により構成されている。保持容量部８４１は、配線８３２と、配線７００と、これらに挟まれた絶縁層７０１により構成されている。絶縁層７０１は、薄膜トランジスタ８３８と薄膜トランジスタ８３９のゲート絶縁層として機能するものである。
なお、開口部８３３及び開口部８３７は、薄膜トランジスタ８３８及び薄膜トランジスタ８３９を覆って設けられた絶縁層７０２及び絶縁層７０３を貫通して設けられている。
なお、配線７００は容量線として機能し、一定の電位（共通電位）に保持されている。
画素電極８３４の形状と画素電極８３６の形状は異なり（図３１を参照）、スリット８３５によって分離されている。具体的には、Ｖ字型の画素電極８３４の外側を囲むように画素電極８３６が設けられている。画素電極８３４と画素電極８３６に印加する電圧のタイミングを、薄膜トランジスタ８３８及び薄膜トランジスタ８３９により異ならせることで、液晶の配向を制御することができる。この画素構造の等価回路図を図３０に示す。配線８２８と配線８２９が互いに異なるゲート信号を与えることで、薄膜トランジスタ８３８と薄膜トランジスタ８３９の動作タイミングを異ならせることができる。
対向基板８２７には、遮光層８４２、着色層８４３、対向電極８４５が設けられている。また、着色層８４３と対向電極８４５の間には平坦化層８４４が設けられ、液晶の配向乱れを防いでいる。図３２に対向基板側の上面図を示す。対向電極８４５は異なる画素間で共用され、スリット８４６が設けられている。このスリット８４６と、画素電極８３４及び画素電極８３６側のスリット８３５とを交互に配置することで、斜め電界を効果的に生じさせ、液晶の配向を制御することができる。これにより、液晶が配向する方向を第１の液晶素子８５０と第２の液晶素子８５１で異ならせることができ、視野角を拡げることができる。
配向膜８４８を有する画素電極８３４と、液晶層８４９と、配向膜８４７を有する対向電極８４５が重なり合うことで、第１の液晶素子８５０が設けられている。また、配向膜８４８を有する画素電極８３６と、液晶層８４９と、配向膜８４７を有する対向電極８４５が重なり合うことで、第２の液晶素子８５１が設けられている。従って、図２９乃至図３２に示す画素構造では、一画素に第１の液晶素子８５０と第２の液晶素子８５１が設けられたマルチドメイン構造となる。
ところで、本発明は、横電界方式の液晶表示装置に適用することもできる。横電界方式は、セル内の液晶分子に対して水平方向に電界を加えることで液晶素子を駆動して階調を表現する方式である。横電界方式によれば、視野角を約１８０度にまで拡げることができる。ここで、本発明を適用した横電界方式の液晶表示装置について図３３及び図３４を参照して以下に説明する。
図３３は、薄膜トランジスタ８６４及び薄膜トランジスタ８６４に接続される画素電極８６２が設けられた基板８５２と、対向基板である基板８５３と、を重ね合わせて液晶を注入した状態を示す。基板８５３は、遮光層８６５、着色層８６６及び平坦化層８６７を有する。基板８５２は画素電極を有するが、基板８５３は画素電極を有さない。基板８５２と基板８５３との間には、注入された液晶により、液晶層８６８が設けられている。なお、基板８５２は配向膜８７３を有し、基板８５３は配向膜８７５を有し、配向膜８７３及び配向膜８７５は液晶層８６８に接して設けられている。
基板８５２は、対向電極８５６及び対向電極８５６に接続される容量線として機能する配線８５４、並びに薄膜トランジスタ８６４を有する。薄膜トランジスタ８６４は、上記の実施の形態の作製方法を適用した薄膜トランジスタを適宜用いることができる。対向電極８５６は、実施の形態２の画素電極層と同様の材料を用いることができる。また、対向電極８５６は、画素の形状と概ね同じ形状に区画化して設ける。なお、対向電極８５６及び配線８５４上には第１の絶縁層８５５を有する。第１の絶縁層８５５は、薄膜トランジスタ８６４のゲート電極として機能する配線８１８上に設けられており、薄膜トランジスタ８６４のゲート絶縁層として機能する。
第１の絶縁層８５５上には、薄膜トランジスタ８６４のソース電極及びドレイン電極と、これらに接続される配線８５８と、配線８５９とが第１の絶縁層８５５上に形成される。配線８５８は、液晶表示装置においてビデオ信号が入力される信号線である。配線８５８は、一方向に延びる配線であると同時に、薄膜トランジスタ８６４のソース領域及びドレイン領域の一方に接続されて、薄膜トランジスタ８６４のソース電極又はドレイン電極としても機能する。配線８５９は、ソース電極及びドレイン電極の他方に接続され、画素電極８６２と接続される。
配線８５８及び配線８５９上には、第２の絶縁層８６０が設けられている。また、第２の絶縁層８６０上には、第２の絶縁層８６０に設けられた開口部８６１において、配線８５９に接続される画素電極８６２が設けられている。画素電極８６２は実施の形態２の画素電極層と同様の材料を用いて形成する。
以上のように、基板８５２上に、薄膜トランジスタ８６４と、薄膜トランジスタ８６４に接続される画素電極８６２とが設けられている。なお、保持容量は対向電極８５６と画素電極８６２との間で形成される。
図３４は、画素電極の構成を示す平面図である。画素電極８６２にはスリット８６３が設けられている。スリット８６３により液晶の配向を制御することができる。この場合、電界は対向電極８５６と画素電極８６２との間で発生する。対向電極８５６と画素電極８６２との間には第１の絶縁層８５５を有するが、第１の絶縁層８５５の厚さは概ね５０ｎｍ以上２００ｎｍ以下であり、厚さが約２μｍ以上１０μｍ以下である液晶層と比較して十分に薄いので、基板８５２と平行な方向（水平方向）に電界が発生する。この電界により液晶の配向を変化させることができる。この基板と略平行な方向の電界を利用して液晶分子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度によるコントラスト等の変化はほとんどなく、広い視野角を実現することができる。また、対向電極８５６及び画素電極８６２は共に透光性を有する電極であり、開口率を高くすることができる。
次に、横電界方式の液晶表示装置であって、上記とは異なる形態のものについて、図３５及び図３６を用いて説明する。
図３５と図３６は、横電界方式の液晶表示装置の画素構造の一例を示している。図３６は上面図であり、図３６中に示す切断線Ｇ−Ｈに対応する断面構造を図３５に示す。
図３５は、薄膜トランジスタ８８２及び薄膜トランジスタ８８２に接続される画素電極８８１を有する基板８６９と、基板８６９と対向する基板８７０と、を重ね合わせて液晶を注入した状態を示す。基板８７０には遮光層８８３、着色層８８５及び平坦化層８８６等が形成されている。基板８６９は画素電極を有するが、基板８７０は画素電極を有さない。基板８６９と基板８７０との間には、注入された液晶により液晶層８８７が設けられている。なお、基板８６９は配向膜７０４を有し、基板８７０は配向膜７０５を有し、配向膜７０４及び配向膜７０５は液晶層８８７に接して設けられている。
基板８６９は、共通電位に保持される配線８７４、及び上記の実施の形態の作製方法を適用した薄膜トランジスタ８８２を有する。配線８７４は薄膜トランジスタ８８２の走査線８７１と同時に、同一の工程で形成することができる。また、配線８７４と同一の層により構成される対向電極（コモン電極）は、画素の形状と概ね同じ形状に区画して設ける。
薄膜トランジスタ８８２のソース電極及びドレイン電極の一方に接続される配線８７７と、配線８７８とが第１の絶縁層８７２上に設けられている。なお、第１の絶縁層８７２は、薄膜トランジスタ８８２のゲート絶縁層として機能するものである。配線８７７は液晶表示装置においてビデオ信号が入力される信号線であり、一方向に伸びる配線であると同時に、薄膜トランジスタ８８２が有するソース領域及びドレイン領域の一方と接続され、配線８７７はソース電極及びドレイン電極の一方をも構成する。配線８７８はソース電極及びドレイン電極の他方の電極に接続され、画素電極８８１に接続される配線である。なお、薄膜トランジスタ８８２は、上記の実施の形態の作製方法を適用した薄膜トランジスタを適宜用いることができる。
配線８７７及び配線８７８上に第２の絶縁層８７９が設けられる。また、第２の絶縁層８７９上には、第２の絶縁層８７９に形成される開口部８８０において、配線８７８に接続される画素電極８８１が設けられる。画素電極８８１は、実施の形態２にて説明した画素電極層と同様の材料を用いて形成する。なお、図３６に示すように、画素電極８８１は、配線８７４と同時に形成した櫛形の電極との間に横電界が発生するように設けられる。また、画素電極８８１の櫛歯の部分が配線８７４と同時に形成した対向電極（コモン電極）と交互に設けられる。
画素電極８８１の電位と、配線８７４の電位との間に電位差を生じると、基板に概略平行な方向に電界を生じ、この電界により液晶の配向を制御することができる。この電界を利用して液晶分子を水平に回転させることで液晶の配向を制御することができる。このとき、液晶分子の長軸はどの状態でも基板に対してほぼ平行であるため、見る角度によるコントラスト等の変化はほとんどない。そのため、広い視野角を実現することができる。
以上のように、基板８６９上に薄膜トランジスタ８８２と、薄膜トランジスタ８８２に接続される画素電極８８１が設けられる。保持容量は配線８７４と、容量電極８７６と、これらの間に第１の絶縁層８７２を設けることにより形成されている。配線８７７等と同一の層で設けられる容量電極８７６と画素電極８８１は開口部８８０において接続されている。
または、本発明は、ＴＮ方式の液晶表示装置に適用することもできる。次に、本発明を適用したＴＮ型の液晶表示装置の形態について図３７及び図３８を参照して以下に説明する。
図３７と図３８は、ＴＮ方式の液晶表示装置の画素構造を示している。図３８は上面図であり、図３８における切断線Ｉ−Ｊに対応する断面構造を図３７に表している。以下の説明では図３７及び図３８を参照して説明する。
基板８８８上において、画素電極８９３は開口部８９２により、配線８９１で薄膜トランジスタ８９４と接続している。信号線として機能する配線８９０は、薄膜トランジスタ８９４と接続している。配線７０６は、走査線として機能する。薄膜トランジスタ８９４は、上記の実施の形態の作製方法を適用した薄膜トランジスタを適宜用いることができる。
画素電極８９３は、実施の形態２の画素電極層と同様の材料を用いて形成する。
基板８８８に対向する基板８８９は、遮光層８９５、着色層８９６及び対向電極８９８を有する。また、着色層８９６と対向電極８９８との間には平坦化層８９７を有し、液晶の配向乱れを防いでいる。液晶層８９９は画素電極８９３と対向電極８９８との間に設けられている。なお、液晶層８９９と画素電極８９３の間には配向膜７０７を有し、液晶層８９９と対向電極８９８の間には配向膜７０８を有する。
画素電極８９３と、液晶層８９９と、対向電極８９８と、が重なり合うことで、液晶素子が形成されている。
また、カラーフィルタとなる着色層、又は遮光層（ブラックマトリクス）が基板８８８上に設けられていてもよい。また、基板８８８の薄膜トランジスタ等が設けられている面とは逆の面（裏面）に偏光板を貼り合わせ、基板８８９の対向電極８９８等が設けられている面とは逆の面（裏面）に偏光板を貼り合わせる。
対向電極８９８は、画素電極８９３と同様の材料を適宜用いることができる。
保持容量は、配線７０９と、配線７１０と、これらに挟まれた絶縁膜７１１により構成される。
なお、以上説明した際に参照した図について、ゲート電極と走査線は同一の層により形成されるため、同一の符号を付している。同様にソース電極又はドレイン電極と信号線には同一の層により形成されるため同一の符号を付している。
以上の工程により、液晶表示装置を作製することができる。本実施の形態の液晶表示装置が有する薄膜トランジスタは、上記の実施の形態にて説明した作製方法を適用して作製している。そのため、薄膜トランジスタのオフ電流が大変小さく、電気的特性の信頼性が高いため、本実施の形態にて説明した液晶表示装置は、コントラストが高く、視認性の高いものとすることができる。
（実施の形態９）
本発明は、液晶表示装置のみならず発光装置にも適用することができる。本実施の形態では、発光装置の作製工程について、図３９及び図４０を参照して説明する。発光装置としては、エレクトロルミネッセンスを利用する発光素子を用いる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、キャリア（電子及び正孔）が一対の電極からそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらのキャリア（電子及び正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、そのキャリアが励起状態から基底状態に戻る際に発光する。このような発光素子は、そのメカニズムから、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有し、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを一対の電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。
なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。また、発光素子の駆動を制御する薄膜トランジスタとして、上記の実施の形態にて説明した作製方法を適用した薄膜トランジスタを用いて説明する。
まず、図３９（Ａ）に示すように基板９００上に薄膜トランジスタ９０１及び薄膜トランジスタ９０２を形成する。図３９（Ａ）では、薄膜トランジスタ９０１及び薄膜トランジスタ９０２上に保護層として機能する絶縁層９０３を有し、絶縁層９０３上に絶縁層９０４を有する。絶縁層９０４は、上面を平坦化するために設けられている。絶縁層９０３は、例えば酸化シリコン、窒化シリコン、酸化窒化シリコン等を用いて形成するとよい。絶縁層９０４は、アクリル、ポリイミド若しくはポリアミド等の有機樹脂、またはシロキサンを用いて形成するとよい。
絶縁層９０４上には、導電層９０５を有する。導電層９０５は、画素電極として機能する。画素の薄膜トランジスタがｎ型薄膜トランジスタの場合には、画素電極として陰極を形成することが好ましいが、ｐ型薄膜トランジスタの場合には、陽極を形成することが好ましい。画素電極として陰極を形成する場合には、仕事関数が小さい材料、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等を用いればよい。
次に、図３９（Ｂ）に示すように、導電層９０５の側面（端部）及び絶縁層９０４上に隔壁９０６を形成する。隔壁９０６は開口部を有し、該開口部において導電層９０５が露出されている。隔壁９０６は、有機樹脂層、無機絶縁層又は有機ポリシロキサンを用いて形成する。特に好ましくは、感光性の材料を用いて隔壁９０６を形成し、導電層９０５上の隔壁９０６を露光して開口部を形成することで、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
次に、隔壁９０６の開口部において導電層９０５と接するように、発光層９０７を形成する。発光層９０７は、単一の層で構成されていても、複数の層が積層されて構成されていてもよい。
そして、発光層９０７を覆うように、導電層９０８を形成する。導電層９０８は共通電極と呼ばれる。陰極を形成する材料により導電層９０５を形成する場合には、陽極を形成する材料により導電層９０８を形成する。導電層９０８は、実施の形態２における画素電極層として列挙した透光性を有する導電性材料を用いた透光性導電層で形成することができる。導電層９０８として、窒化チタン層又はチタン層を用いてもよい。図３９（Ｂ）では、導電層９０８としてインジウム錫酸化物（ＩＴＯ）を用いる。隔壁９０６の開口部において、導電層９０５と発光層９０７と導電層９０８が重なり合うことで、発光素子９０９が形成される。この後、発光素子９０９に酸素、水素、水分、二酸化炭素等が侵入しないように、隔壁９０６及び導電層９０８上に保護層９１０を形成することが好ましい。保護層９１０としては、窒化シリコン層、窒化酸化シリコン層及びＤＬＣ層等を用いることができる。
更に好ましくは、図３９（Ｂ）まで完成した後に、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（フィルム、紫外線硬化樹脂フィルム等）又はカバー材により更なるパッケージング（封入）をする。
次に、発光素子の構成について、図４０を参照して説明する。ここでは、駆動用トランジスタがｎ型薄膜トランジスタである場合を例に挙げて、画素の断面構造について説明する。
発光素子は発光を取り出すために、少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出構造、基板側の面から発光を取り出す下面射出構造、及び基板側及び基板とは反対側の面の双方から発光を取り出す両面射出構造の発光素子がある。本発明では上記の射出構造のいずれにも適用することができる。
図４０（Ａ）は上面射出構造の発光素子を示す。図４０（Ａ）に、駆動用トランジスタ９２１がｎ型薄膜トランジスタであり、発光素子９２２から発せられる光が陽極９２５側に抜ける場合の画素の断面図である。図４０（Ａ）では、発光素子９２２の陰極９２３と駆動用トランジスタ９２１が電気的に接続されており、陰極９２３上に発光層９２４及び陽極９２５が順に積層されている。陰極９２３は仕事関数が小さく、且つ光を反射する導電性材料（例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等）により形成すればよい。そして発光層９２４は、単一の層で構成されていても、複数の層が積層して構成されていてもよい。複数の層で構成されている場合には、例えば、陰極９２３上に電子注入層、電子輸送層、発光層、ホール輸送又はホール注入層の順に積層して形成する。なお、これらの層を全て設ける必要はない。陽極９２５は光を透過する透光性の導電性材料を用いて形成し、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物又は酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電層を用いてもよい。
陰極９２３と陽極９２５で発光層９２４を挟んでいる領域が発光素子９２２に相当する。図４０（Ａ）に示した画素の場合には、発光素子９２２から発せられる光は、白抜きの矢印で示すように陽極９２５側に射出される。
図４０（Ｂ）は下面射出構造の発光素子を示す。駆動用トランジスタ９３１がｎ型薄膜トランジスタであり、発光素子９２２から発せられる光が陰極９３３側に射出する場合の、画素の断面図である。図４０（Ｂ）では、駆動用トランジスタ９３１と電気的に接続された透光性の導電層９３７上に、発光素子９２２の陰極９３３が成膜されており、陰極９３３上に発光層９３４及び陽極９３５が順に積層されている。なお、陽極９３５が透光性を有する場合、陽極９３５を覆うように、光を反射または遮蔽するための遮光層９３６が成膜されているとよい。陰極９３３は、図４０（Ａ）の場合と同様に、仕事関数が小さい材料により形成された導電層であればよく、公知の材料を用いればよい。ただし、その厚さは光を透過する程度（好ましくは、５ｎｍ以上３０ｎｍ以下程度）とする。例えば、２０ｎｍの厚さを有するアルミニウムを、陰極９３３として用いることができる。そして、発光層９３４は、図４０（Ａ）と同様に、単一の層で構成されていても、複数の層が積層されて構成されていてもよい。陽極９３５は光を透過する必要はないが、図４０（Ａ）と同様に、透光性の導電性材料を用いて形成することもできる。そして、遮光層９３６は、例えば、光を反射する金属層等を用いることができるが、これに限定されない。例えば、黒の顔料を添加した樹脂等を用いることもできる。
陰極９３３及び陽極９３５で、発光層９３４を挟んでいる領域が発光素子９３２に相当する。図４０（Ｂ）に示した画素の場合、発光素子９３２から発せられる光は、白抜きの矢印で示すように陰極９３３側に射出される。
図４０（Ｃ）は、両面射出構造の発光素子を示す。図４０（Ｃ）では、駆動用トランジスタ９４１と電気的に接続された透光性を有する導電層９４７上に、発光素子９４２の陰極９４３が成膜されており、陰極９４３上に発光層９４４及び陽極９４５が順に積層されている。陰極９４３は、図４０（Ａ）の場合と同様に、仕事関数が小さい導電層であればよく、公知の材料を用いることができる。ただし、その厚さは、光を透過する程度とする。例えば約２０ｎｍの厚さで形成したアルミニウム層を、陰極９４３として用いることができる。そして、発光層９４４は、図４０（Ａ）と同様に、単一の層で構成されていても、複数の層が積層されて構成されていてもよい。陽極９４５は、図４０（Ａ）と同様に、透光性の導電性材料を用いて形成することができる。
陰極９４３と、発光層９４４と、陽極９４５とが重なっている部分が発光素子９４２に相当する。図４０（Ｃ）に示した画素の場合には、発光素子９４２から発せられる光は、白抜きの矢印で示すように陽極９４５側と陰極９４３側の両方に射出される。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を用いることも可能である。
なお、本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用トランジスタ）と発光素子とが直接的に接続されている例を示したが、駆動用トランジスタと発光素子との間に電流制御用トランジスタが接続されていてもよい。
なお、本実施の形態で示す発光装置は、図４０に示した構成に限定されるものではなく、本発明の技術的思想に基づいた各種の変形が可能である。
以上の工程により、発光装置を作製することができる。本実施の形態の発光装置が有する薄膜トランジスタは、上記の実施の形態の作製方法を適用した薄膜トランジスタを用いている。そのため、薄膜トランジスタのオフ電流が小さく、電気的特性の信頼性が高いため、本実施の形態にて説明した発光装置は、コントラストが高く、視認性の高いものとすることができる。
（実施の形態１０）
次に、実施の形態８にて説明した表示装置又は実施の形態９にて説明した発光装置に搭載する表示パネル又は発光パネルの一形態について、図面を参照して説明する。
本発明の液晶表示装置又は発光装置では、画素部に接続される信号線駆動回路及び走査線駆動回路は別の基板（例えば、半導体基板又はＳＯＩ基板等）上に設けて接続することが好ましい。しかし、別途設けなくとも画素回路と同一基板上に形成してもよい。なお、本実施の形態では液晶表示装置と発光装置をまとめて表示装置と呼ぶこととする。
なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ法、ワイヤボンディング法又はＴＡＢ法等を用いることができる。また接続する位置は、電気的な接続が可能であるならば、特に限定されない。また、コントローラ、ＣＰＵ及びメモリ等を別途形成し、画素回路に接続してもよい。
図４１は、本発明の表示装置のブロック図を示す。図４１に示す表示装置は、表示素子を備えた画素を複数有する画素部１０００と、各画素を選択する走査線駆動回路１００２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路１００３と、を有する。
なお、本発明の表示装置は図４１に示す形態に限定されない。すなわち、本発明で用いる信号線駆動回路は、シフトレジスタとアナログスイッチのみを有する形態に限定されない。シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワ等、他の回路を有してもよい。また、シフトレジスタ及びアナログスイッチは必ずしも設ける必要はなく、例えば、シフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を有していてもよいし、アナログスイッチの代わりにラッチ等を有していてもよい。
図４１に示す信号線駆動回路１００３は、シフトレジスタ１００４及びアナログスイッチ１００５を有する。シフトレジスタ１００４には、クロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）が入力されている。クロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）が入力されると、シフトレジスタ１００４においてタイミング信号が生成され、アナログスイッチ１００５に入力される。
また、アナログスイッチ１００５には、ビデオ信号（ｖｉｄｅｏ ｓｉｇｎａｌ）が供給される。アナログスイッチ１００５は、入力されるタイミング信号に従ってビデオ信号をサンプリングし、後段の信号線に供給する。
図４１に示す走査線駆動回路１００２は、シフトレジスタ１００６及びバッファ１００７を有する。また、レベルシフタを有していてもよい。走査線駆動回路１００２において、シフトレジスタ１００６にクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファ１００７において緩衝増幅され、対応する走査線に供給される。一の走査線には、１ラインのすべての画素トランジスタのゲートが接続されている。そして、動作時には１ライン分の画素のトランジスタを一斉にオンにしなくてはならないので、バッファ１００７は大きな電流を流すことが可能な構成とする。
フルカラーの表示装置において、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応するビデオ信号を、順にサンプリングして対応する信号線に供給する場合、シフトレジスタ１００４とアナログスイッチ１００５とを接続するための端子数は、アナログスイッチ１００５と画素部１０００の信号線を接続するための端子数の１／３程度に相当する。よって、アナログスイッチ１００５を画素部１０００と同一基板上に形成することで、アナログスイッチ１００５を画素部１０００と異なる基板上に形成した場合に比べて、別途形成した基板の接続に用いる端子の数を抑えることができ、接続不良の発生確率を抑えて歩留まりを高めることができる。
なお、図４１の走査線駆動回路１００２は、シフトレジスタ１００６及びバッファ１００７を有するが、本発明はこれに限定されず、シフトレジスタ１００６のみで走査線駆動回路１００２を構成してもよい。
なお、図４１に示す構成は、本発明の表示装置の一形態を示したものであり、信号線駆動回路と走査線駆動回路の構成はこれに限定されない。
次に、本発明の表示装置の一形態に相当する、液晶表示パネル及び発光パネルの外観について、図４２及び図４３を参照して説明する。図４２は、第１の基板１０４１上に形成された微結晶半導体層を有するトランジスタ１０５０及び液晶素子１０５３を、第２の基板１０４６との間にシール材１０４５によって封止した、パネルの上面図を示す。図４２（Ｂ）は、図４２（Ａ）のＫ−Ｌにおける断面図に相当する。図４３は発光装置の場合を示す。なお、図４３は、図４２と異なる部分についてのみ符号を付している。
第１の基板１０４１上に設けられた画素部１０４２と、走査線駆動回路１０４４と、を囲んで、シール材１０４５が設けられている。また、画素部１０４２及び走査線駆動回路１０４４の上に第２の基板１０４６が設けられている。よって画素部１０４２及び走査線駆動回路１０４４は、第１の基板１０４１とシール材１０４５と第２の基板１０４６によって、液晶層１０４８又は充填材１０６１と共に封止されている。また、第１の基板１０４１上のシール材１０４５によって囲まれている領域とは異なる領域に信号線駆動回路１０４３が実装されている。なお、信号線駆動回路１０４３は、別途用意された基板上に多結晶半導体層を有するトランジスタにより設けられたものである。なお、本実施の形態では、多結晶半導体層を用いたトランジスタを有する信号線駆動回路１０４３を、第１の基板１０４１に貼り合わせる場合について説明するが、単結晶半導体を用いたトランジスタで信号線駆動回路を形成し、貼り合わせてもよい。図４２では、信号線駆動回路１０４３に含まれる、多結晶半導体層で形成されたトランジスタ１０４９を例示する。
また、第１の基板１０４１上に設けられた画素部１０４２は、トランジスタを複数有しており、図４２（Ｂ）では、画素部１０４２に含まれるトランジスタ１０５０とを例示している。また、走査線駆動回路１０４４も、複数のトランジスタを有しており、図４２では、信号線駆動回路１０４３に含まれるトランジスタ１０４９を例示している。なお、本実施の形態では、発光装置においては、トランジスタ１０５０が駆動用トランジスタである場合について説明するが、トランジスタ１０５０は電流制御用トランジスタであってもよいし、消去用トランジスタであってもよい。トランジスタ１０５０は微結晶半導体層を用いたトランジスタに相当する。
また、液晶素子１０５３が有する画素電極１０５２は、トランジスタ１０５０と、配線１０５８を介して電気的に接続されている。そして、液晶素子１０５３の対向電極１０５７は第２の基板１０４６上に設けられている。画素電極１０５２と対向電極１０５７と液晶層１０４８が重なっている部分が、液晶素子１０５３に相当する。
また、発光素子１０６０が有する画素電極は、トランジスタ１０５０のソース電極又はドレイン電極と、配線を介して電気的に接続されている。そして、本実施の形態では、発光素子１０６０の共通電極と透光性を有する導電性の材料層が電気的に接続されている。なお、発光素子１０６０の構成は、本実施の形態に示した構成に限定されない。発光素子１０６０の構成は、発光素子１０６０から取り出す光の方向や、トランジスタ１０５０の極性等に合わせて、適宜変更することができる。
なお、第１の基板１０４１及び第２の基板１０４６の材料としては、ガラス、金属（代表的にはステンレス）、セラミックス又はプラスチック等を用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、ポリエステルフィルム又はアクリル樹脂フィルム等を用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いてもよい。
また、スペーサ１０５１はビーズスペーサであり、画素電極１０５２と対向電極１０５７との間の距離（セルギャップ）を制御するために設けられている。なお、絶縁層を選択的にエッチングすることで得られるスペーサ（ポストスペーサ）を用いていてもよい。
また、別途形成された信号線駆動回路１０４３と、走査線駆動回路１０４４及び画素部１０４２に与えられる各種の信号（電位）は、ＦＰＣ１０４７（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）から引き回し配線１０５４及び引き回し配線１０５５を介して供給されている。
本実施の形態では、接続端子１０５６が、液晶素子１０５３が有する画素電極１０５２と同じ導電層から形成されている。また、引き回し配線１０５４及び引き回し配線１０５５は、配線１０５８と同じ導電層で形成されている。
接続端子１０５６とＦＰＣ１０４７が有する端子は、異方性導電層１０５９を介して電気的に接続されている。
なお、図示していないが、本実施の形態に示した液晶表示装置は配向膜及び偏光板を有し、更にカラーフィルタや遮光層等を有していてもよい。
本実施の形態では、接続端子１０５６が、発光素子１０６０が有する画素電極と同じ導電層により設けられている。しかし、これに限定されない。
発光素子１０６０からの光の取り出し方向に位置する基板である第２の基板は透光性の基板でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルム又はアクリルフィルム等の透光性を有する材料からなる基板を用いる。
また、充填材１０６１としては窒素やアルゴン等の不活性な気体、紫外線硬化樹脂又は熱硬化樹脂等を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）又はＥＶＡ（エチレンビニルアセテート）等を用いることができる。ここでは、例えば窒素を用いるとよい。
また、発光素子の射出面に偏光板、円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）又はカラーフィルタ等の光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止層を設けてもよい。
本実施の形態は、他の実施の形態に記載した構成と組み合わせて実施することができる。
（実施の形態１１）
上記実施の形態にて説明したように、本発明により、アクティブマトリクス型の表示モジュールを作製することができる。なお、ＦＰＣまで取り付けられた表示パネルのことを表示モジュールと呼ぶ。即ち、それらを表示部に組み込んだ電子機器に本発明を適用できる。電子機器としては、ビデオカメラ、デジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）等が挙げられる。それらの一例を図４４に示す。
図４４（Ａ）はテレビジョン装置である。表示モジュールを、図４４（Ａ）に示すように筐体に組み込んで、テレビジョン装置を完成させることができる。表示モジュールにより主画面１１２３が形成され、その他付属設備としてスピーカ部１１２９、操作スイッチ等が備えられている。
図４４（Ａ）に示すように、筐体１１２１に表示素子を用いた表示用パネル１１２２が組みこまれ、受信機１１２５により一般のテレビ放送の受信をはじめ、モデム１１２４を介した有線又は無線による通信ネットワークへの接続により片方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機１１２６により行うことが可能であり、このリモコン操作機１１２６にも出力する情報を表示する表示部１１２７が設けられていてもよい。
また、テレビジョン装置にも、主画面１１２３の他にサブ画面１１２８を第２の表示用パネルで形成し、チャネルや音量等を表示する構成が付加されていてもよい。この構成において、主画面１１２３を視野角の優れた液晶表示パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示パネルで形成してもよい。また、サブ画面１１２８を液晶表示パネルで形成する場合には点滅表示を可能とすることで、低消費電力化が可能である。また、サブ画面を発光装置として消費電力を低減させてもよい。
図４５は図４４（Ａ）に示すテレビジョン装置に適用可能なテレビジョン装置の構成を示すブロック図である。表示パネルには、画素部１１５１が形成されている。信号線駆動回路１１５２と走査線駆動回路１１５３は、他の実施形態にて説明したように接続すればよい。
その他の外部回路の構成として、映像信号の入力側では、チューナ１１５４で受信した信号のうち、映像信号を増幅する映像信号増幅回路１１５５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路１１５６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路１１５７等を有している。コントロール回路１１５７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路１１５８を設け、入力デジタル信号をｍ個に分割して供給する構成としてもよい。
チューナ１１５４で受信した信号のうち、音声信号は、音声信号増幅回路１１５９に送られ、音声信号処理回路１１６０を経てスピーカ１１６３から出力される。制御回路１１６１は受信局（受信周波数）や音量の制御情報を入力部１１６２から受け、チューナ１１５４や音声信号処理回路１１６０に信号を送出する。
上記説明したテレビジョン装置に対して本発明を適用することで、コントラスト比が高く、表示むらが小さく、消費電力の低いテレビジョン装置とすることができる。
もちろん、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港等における情報表示盤や、街頭における広告表示盤等の大面積の表示媒体としても様々な用途に適用することができ、これらに本発明を適用することで、コントラスト比が高く、表示むらが小さく、消費電力の低い表示装置とすることができる。
また、図４４（Ｂ）に示す携帯型のコンピュータは、本体１１３１、表示部１１３２等を含んでいる。本発明を適用することにより、コントラスト比が高く、表示むらが小さく、消費電力の低い表示装置を備えた携帯型のコンピュータを得ることができる。
図４４（Ｃ）は卓上照明器具であり、照明部１１４１、傘１１４２、可変アーム１１４３、支柱１１４４、台１１４５、電源１１４６を含む。上記実施の形態に示す発光装置を照明部１１４１に用いることにより作製される。なお、照明器具には天井固定型の照明器具または壁掛け型の照明器具等も含まれる。上記実施の形態に示す発光装置を適用することにより、消費電力が低い等のメリットを有する照明器具を得ることができる。
図４６は本発明を適用したスマートフォン携帯電話の一例であり、図４６（Ａ）が正面図、図４６（Ｂ）が背面図、図４６（Ｃ）が２つの筐体をスライドさせたときの正面図である。スマートフォン携帯電話１１００は、筐体１１０１及び１１０２二つの筐体で構成されている。スマートフォン携帯電話１１００は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
スマートフォン携帯電話１１００は、筐体１１０１及び１１０２の二つの筐体で構成されている。筐体１１０１には、表示部１１０３、スピーカ１１０４、マイクロフォン１１０５、操作キー１１０６、ポインティングデバイス１１０７、表面カメラ用レンズ１１０８、外部接続端子ジャック１１０９、イヤホン端子１１１０等を備え、筐体１１０２には、キーボード１１１１、外部メモリスロット１１１２、裏面カメラ１１１３、ライト１１１４等を備えている。また、アンテナは筐体１１０１内部に内蔵されている。
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
重なり合った筐体１１０１と筐体１１０２（図４６（Ａ）に示す。）は、スライドし図４６（Ｃ）のように展開する。表示部１１０３には、上記実施の形態に示される表示装置を組み込むことが可能であり、使用形態に応じて表示の方向が適宜変化する。表示部１１０３と同一面上に及び表面カメラ用レンズ１１０８を同一の面に備えているため、テレビ電話が可能である。また、表示部１１０３をファインダーとし裏面カメラ１１１３及びライト１１１４で静止画及び動画の撮影が可能である。
スピーカ１１０４及びマイクロフォン１１０５は音声通話に限らず、テレビ電話、録音、再生等の用途に使用できるが可能である。操作キー１１０６では、電話の発着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等が可能である。
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード１１１１を用いると便利である。更に、重なり合った筐体１１０１と筐体１１０２（図４６（Ａ））は、スライドし図４６（Ｃ）のように展開し、携帯情報端末としての使用できる場合は、キーボード１１１１、ポインティングデバイス１１０７を用い円滑な操作でマウスの操作が可能である。外部接続端子ジャック１１０９はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット１１１２に記録媒体を挿入しより大量のデータ保存及び移動に対応できる。
筐体１１０２の裏面（図４６（Ｂ））には、裏面カメラ１１１３及びライト１１１４を備えており、表示部１１０３をファインダーとし静止画及び動画の撮影が可能である。
また、上記機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ、イヤホンジャック等を備えたものであってもよい。
本実施の形態にて説明した各種電子機器は、実施の形態１にて説明した薄膜トランジスタを用いて、実施の形態２乃至実施の形態１０にて説明した作製方法等を適用して作製することができる。他の実施の形態にて説明したように薄膜トランジスタを作製し、該薄膜トランジスタを有する表示パネルを本実施の形態にて説明した各種電子機器に搭載することで、電子機器が有する表示部を、コントラスト比が高く、表示むらが小さく、消費電力の低いものとすることができる。また、これらの表示部を視認性の高いものとすることができる。
本発明の薄膜トランジスタは、オフ電流が１．０×１０−１１（Ａ）以下と小さいため、大面積基板を用いた表示パネルに適用することができる。本実施例では、本発明を画素のトランジスタとして用いた表示パネルの一例について説明する。
本実施例で説明する表示パネルのサイズは対角６５インチ、アスペクト比を１６：９とする。すなわち、横方向のサイズは５６．７インチ、縦方向のサイズは３１．９インチとする。画素数は、横４０９６×縦２１６０（フルＨＤの４倍）とする。従って、ＲＧＢの画素が一つずつ集合したサイズが縦横で概ね等しいと仮定すると、ＲＧＢの画素が一つずつ集合したサイズは横３５１μｍ、縦３７５μｍとなる。従って、一画素の面積は４４０００μｍ２となる。
また、２倍速での表示を可能とするため、フレーム周波数は１２０Ｈｚ（従って、１フレーム期間は１／１２０秒間）とする。更には、フルカラー１６７７万色の表示が可能なパネルとする。すなわち、ＲＧＢのそれぞれの画素が８ビット（２８＝２５６）の色情報を持ち、これらが一つずつ集合して構成される一の画素が２４ビット（２２４＝１６７７７２１６）の色情報を持つ表示パネルとする。
なお、液晶素子にはＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式を用いて、ビデオ信号の振幅は±１０Ｖの範囲とする。
ここで、容量素子を構成する誘電体が厚さ３００ｎｍの窒化シリコン（比誘電率７）層により設けられるとすると、単位面積あたりの容量素子の静電容量は２．１×１０−１６（Ｆ・μｍ−２）となる。開口率を５０％とすると、一画素の静電容量は９．２×１０−１２（Ｆ）である。
そして、表示パネルが良好な表示を行うためには、少なくとも１フレーム期間に容量素子が電荷を保持できることを要する。このとき、許容される電圧降下の最大値は、１階調あたりのビデオ信号の振幅の絶対値の半分であり、（ビデオ信号の振幅の絶対値）／｛（ＲＧＢのそれぞれの階調数）×２｝により求められ、９．８×１０−３（Ｖ）である。
ここで、許容される電荷の変化量は、（一画素あたりの静電容量）×（許容される電圧降下の最大値）であり、許容されるオフ電流は、許容される電荷の変化量を１フレーム期間で割ったものである。従って、許容されるオフ電流は、１．０８×１０−１１（Ａ）であり、概ね１．０×１０−１１（Ａ）である。従って、オフ電流は少なくとも１．０×１０−１１（Ａ）以下とする必要がある。そして、更に一桁低い１．０×１０−１２（Ａ）以下とすることが好ましい。
なお、本発明を適用することのできるパネルは上記の記載に限定されない。例えば、ビデオ信号の振幅が１／２になった場合許容されるオフ電流は１／２になる。しかし、１フレーム期間を１／２にすることで、許容されるオフ電流を上記と等しい値とすることができる。
上記実施の形態にて説明したように、本発明を適用することでオフ電流が上記範囲内である薄膜トランジスタを作製することができる。従って、本発明を適用することにより、２倍速の動作が可能で対角６５インチ以上のフルカラー表示パネルを作製することができる。
本発明の薄膜トランジスタの構造を説明する図。 図１の薄膜トランジスタのＤＣ特性を説明する図。 図１の薄膜トランジスタにおけるオフ電流のテーパ角依存性を説明する図。 図１の薄膜トランジスタの電界強度分布を示す図。 図１の薄膜トランジスタの電界強度分布を示す図。 図１の薄膜トランジスタの電界強度分布を示す図。 本発明を適用した薄膜トランジスタの構造の一例を説明する図。 本発明の薄膜トランジスタの作製方法の一例を説明する図。 本発明の薄膜トランジスタの作製方法の一例を説明する図。 本発明の薄膜トランジスタの作製方法の一例を説明する図。 本発明に適用可能なプラズマＣＶＤ装置の構成を示す図。 本発明に適用可能なプラズマＣＶＤ装置の構成を示す図。 本発明の薄膜トランジスタの作製方法の一例を説明する図。 本発明の薄膜トランジスタの作製方法の一例を説明する図。 本発明の薄膜トランジスタの作製方法の一例を説明する図。 本発明の薄膜トランジスタの作製方法の一例を説明する図。 本発明を適用した薄膜トランジスタの構造の一例を説明する図。 本発明の薄膜トランジスタの作製方法の一例を説明する図。 本発明の薄膜トランジスタの作製方法の一例を説明する図。 本発明の成膜工程の一例を説明する図。 本発明の成膜工程の一例を説明する図。 本発明の薄膜トランジスタの作製方法の一例を説明する図。 従来の薄膜トランジスタの作製方法の一例を説明する図。 本発明の成膜工程の一例を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な発光装置を説明する図。 本発明を適用可能な発光装置を説明する図。 本発明を適用可能な表示装置の構成を説明するブロック図。 本発明の液晶表示パネルを説明する上面図及び断面図。 本発明の発光表示パネルを説明する上面図及び断面図。 本発明の表示装置を用いた電子機器を説明する斜視図。 本発明の表示装置を用いた電子機器を説明する図。 本発明の表示装置を用いた電子機器を説明する図。 本発明の薄膜トランジスタについての計算結果を説明する図。 本発明の薄膜トランジスタについての計算結果を説明する図。 本発明の薄膜トランジスタについての計算結果を説明する図。 本発明の薄膜トランジスタについての計算結果を説明する図。 本発明の薄膜トランジスタについての計算結果を説明する図。 本発明の薄膜トランジスタについての計算結果を説明する図。 本発明の薄膜トランジスタについての計算結果を説明する図。 本発明の薄膜トランジスタについての計算結果を説明する図。 本発明の薄膜トランジスタについての計算結果を説明する図。 本発明の薄膜トランジスタについての計算結果を説明する図。 本発明の薄膜トランジスタについての計算結果を説明する図。 本発明の薄膜トランジスタについての計算結果を説明する図。
符号の説明
１００ 絶縁性基板
１０１ 第１の導電層
１０２ 第１の絶縁層
１０３ 第２の絶縁層
１０４ 微結晶半導体層
１０５ 非晶質半導体層
１０６ 不純物半導体層
１０６Ａ ソース領域
１０６Ｂ ドレイン領域
１０７ 第２の導電層
１０７Ａ ソース電極
１０７Ｂ ドレイン電極
２００ 基板
２０２ ゲート電極層
２０４ ゲート絶縁層
２０６ 微結晶半導体層
２０８ 非晶質半導体層
２１０ ソース領域及びドレイン領域
２１２ ソース電極及びドレイン電極層
２１４ 絶縁層
２１６ 開口部
２１８ 画素電極層
２２１ レジストマスク
２２２ レジストマスク
２５０ａ 反応室
２５０ｂ 反応室
２５０ｃ 反応室
２５０ｄ 反応室
２５３ 高周波電力供給手段
２５４ 高周波電源
２５６ 整合器
２５８ ガス供給手段
２５８ａ ガス供給手段
２５８ｂ ガス供給手段
２５８ｆ ガス供給手段
２５８ｇ ガス供給手段
２５８ｉ ガス供給手段
２５８ｎ ガス供給手段
２６０ シリンダ
２６２ ストップバルブ
２６３ マスフローコントローラ
２６７ バタフライバルブ
２６８ コンダクタンスバルブ
２６９ ターボ分子ポンプ
２７０ ドライポンプ
２７１ クライオポンプ
２７２ ロード／アンロード室
２７３ 共通室
２７５ ゲートバルブ
２７６ 搬送機構
２８０ 排気手段
４００ レジストマスク
４０１ レジストマスク
５００ 真空排気
５０１ プレコート処理
５０２ 基板搬入
５０３ 第１の成膜処理
５０４ 真空排気
５０５ 第２の成膜処理
５０６ 真空排気
５０７ フラッシュ処理
５０８ 第３の成膜処理
５０９ 基板搬出
５１０ 第２の成膜処理
５１１ 第３の成膜処理
５１２ 破線
５１３ 破線
６００ 真空排気
６０１ 基板搬入
６０２ 下地前処理
６０３ 結晶核形成処理
６０４ 成膜処理
６０５ 基板搬出
６０６ クリーニング
６０７ 破線
６０８ 破線
６１０ ゲート絶縁層
６１１ 結晶核
６１２ 微結晶半導体層
６１２Ａ 結晶
６１３ 非晶質層
７００ 配線
７０１ 絶縁層
７０２ 絶縁層
７０３ 絶縁層
７０４ 配向膜
７０５ 配向膜
７０６ 配線
７０７ 配向膜
７０８ 配向膜
７０９ 配線
７１０ 配線
８００ 基板
８０１ 基板
８０２ 配線
８０３ 配線
８０４ 配線
８０５ 配線
８０６ 配線
８０７ 絶縁層
８０８ 絶縁層
８０９ 開口部
８１０ 画素電極
８１１ スリット
８１２ 画素電極
８１３ 薄膜トランジスタ
８１４ 薄膜トランジスタ
８１５ 保持容量部
８１６ 保持容量部
８１７ 遮光層
８１８ 配線
８１８Ａ 着色層
８１８Ｂ 着色層
８１８Ｃ 着色層
８１９ 対向電極
８２０ スペーサ
８２１ 突起
８２２ 配向膜
８２３ 配向膜
８２４ 液晶層
８２５ 液層素子
８２６ 液晶素子
８２７ 基板
８２８ 配線
８２９ 配線
８３０ 配線
８３１ 配線
８３２ 配線
８３３ 開口部
８３４ 画素電極
８３５ スリット
８３６ 画素電極
８３７ 開口部
８３８ 薄膜トランジスタ
８３９ 薄膜トランジスタ
８４０ 保持容量部
８４１ 保持容量部
８４２ 遮光層
８４３ 着色層
８４４ 平坦化層
８４５ 対向電極
８４６ スリット
８４７ 配向膜
８４８ 配向膜
８４９ 液晶層
８５０ 液晶素子
８５１ 液晶素子
８５２ 基板
８５３ 基板
８５４ 配線
８５５ 第１の絶縁層
８５６ 対向電極
８５８ 配線
８５９ 配線
８６０ 第２の絶縁層
８６１ 開口部
８６２ 画素電極
８６３ スリット
８６４ 薄膜トランジスタ
８６５ 遮光層
８６６ 着色層
８６７ 平坦化層
８６８ 液晶層
８６９ 基板
８７０ 基板
８７１ 走査線
８７２ 第１の絶縁層
８７３ 配向膜
８７４ 配線
８７５ 配向膜
８７６ 容量電極
８７７ 配線
８７８ 配線
８７９ 第２の絶縁層
８８０ 開口部
８８１ 画素電極
８８２ 薄膜トランジスタ
８８３ 遮光層
８８４ 開口部
８８５ 着色層
８８６ 平坦化層
８８７ 液晶層
８８８ 基板
８８９ 基板
８９０ 配線
８９１ 配線
８９２ 開口部
８９３ 画素電極
８９４ 薄膜トランジスタ
８９５ 遮光層
８９６ 着色層
８９７ 平坦化層
８９８ 対向電極
８９９ 液晶層
９００ 基板
９０１ 薄膜トランジスタ
９０２ 薄膜トランジスタ
９０３ 絶縁層
９０４ 絶縁層
９０５ 導電層
９０６ 隔壁
９０７ 発光層
９０８ 導電層
９０９ 発光素子
９１０ 保護層
９２１ 駆動用トランジスタ
９２２ 発光素子
９２３ 陰極
９２４ 発光層
９２５ 陽極
９３１ 駆動用トランジスタ
９３２ 発光素子
９３３ 陰極
９３４ 発光層
９３５ 陽極
９３６ 遮光層
９３７ 導電層
９４１ 駆動用トランジスタ
９４２ 発光素子
９４３ 陰極
９４４ 発光層
９４５ 陽極
９４７ 導電層
１０００ 画素部
１００２ 走査線駆動回路
１００３ 信号線駆動回路
１００４ シフトレジスタ
１００５ アナログスイッチ
１００６ シフトレジスタ
１００７ バッファ
１０４１ 基板
１０４２ 画素部
１０４３ 信号線駆動回路
１０４４ 走査線駆動回路
１０４５ シール材
１０４６ 基板
１０４７ ＦＰＣ
１０４８ 液晶層
１０４９ トランジスタ
１０５０ トランジスタ
１０５１ スペーサ
１０５２ 画素電極
１０５３ 液晶素子
１０５４ 配線
１０５５ 配線
１０５６ 接続端子
１０５７ 対向電極
１０５８ 配線
１０５９ 異方性導電層
１０６０ 発光素子
１０６１ 充填材
１１００ スマートフォン携帯電話
１１０１ 筐体
１１０２ 筐体
１１０３ 表示部
１１０４ スピーカ
１１０５ マイクロフォン
１１０６ 操作キー
１１０７ ポインティングデバイス
１１０８ 表面カメラ用レンズ
１１０９ 外部接続端子ジャック
１１１０ イヤホン端子
１１１１ キーボード
１１１２ 外部メモリスロット
１１１３ 裏面カメラ
１１１４ ライト
１１２１ 筐体
１１２２ 表示用パネル
１１２３ 主画面
１１２４ モデム
１１２５ 受信機
１１２６ リモコン操作機
１１２７ 表示部
１１２８ サブ画面
１１２９ スピーカ部
１１３１ 本体
１１３２ 表示部
１１４１ 照明部
１１４２ 傘
１１４３ 可変アーム
１１４４ 支柱
１１４５ 台
１１４６ 電源
１１５１ 画素部
１１５２ 信号線駆動回路
１１５３ 走査線駆動回路
１１５４ チューナ
１１５５ 映像信号増幅回路
１１５６ 映像信号処理回路
１１５７ コントロール回路
１１５８ 信号分割回路
１１５９ 音声信号増幅回路
１１６０ 音声信号処理回路
１１６１ 制御回路
１１６２ 入力部
１１６３ スピーカ

Claims (9)

  1. 基板上方のゲート電極と、
    前記ゲート電極上方の絶縁層と、
    前記絶縁層上方の半導体層と、
    前記半導体層上方の、ソース電極及びドレイン電極と、を有し、
    前記半導体層は、第１の領域と、前記第１の領域上方の第２の領域と、を有し、
    前記半導体層は、前記第１の領域に、前記絶縁層の表面の法線方向に沿って成長した結晶を有し、
    前記半導体層は、前記第２の領域に、非晶質半導体を有し、
    前記半導体層は、前記第２の領域の前記ソース電極及び前記ドレイン電極と重ならない領域に、凹部を有し、
    前記第２の領域の前記ソース電極又は前記ドレイン電極と重なる領域の厚さは４０ｎｍ以上６０ｎｍ未満であり、
    前記第２の領域の前記ソース電極及び前記ドレイン電極と重ならない領域の厚さは１０ｎｍであり、
    前記凹部の側面と前記第２の領域の最表面によって形成されるテーパ形状のテーパ角は、１０°であることを特徴とする薄膜トランジスタ。
  2. 基板上方のゲート電極と、
    前記ゲート電極上方の絶縁層と、
    前記絶縁層上方の半導体層と、
    前記半導体層上方の、ソース電極及びドレイン電極と、を有し、
    前記半導体層は、第１の領域と、前記第１の領域上方の第２の領域と、を有し、
    前記半導体層は、前記第１の領域に、前記絶縁層の表面の法線方向に沿って成長した結晶を有し、
    前記半導体層は、前記第２の領域に、非晶質半導体を有し、
    前記半導体層は、前記第２の領域の前記ソース電極及び前記ドレイン電極と重ならない領域に、凹部を有し、
    前記第２の領域の前記ソース電極又は前記ドレイン電極と重なる領域の厚さは６０ｎｍ以上８０ｎｍ未満であり、
    前記第２の領域の前記ソース電極及び前記ドレイン電極と重ならない領域の厚さは１０ｎｍ以上３０ｎｍ未満であり、
    前記凹部の側面と前記第２の領域の最表面によって形成されるテーパ形状のテーパ角は、１０°以上５０°以下であることを特徴とする薄膜トランジスタ。
  3. 基板上方のゲート電極と、
    前記ゲート電極上方の絶縁層と、
    前記絶縁層上方の半導体層と、
    前記半導体層上方の、ソース電極及びドレイン電極と、を有し、
    前記半導体層は、第１の領域と、前記第１の領域上方の第２の領域と、を有し、
    前記半導体層は、前記第１の領域に、前記絶縁層の表面の法線方向に沿って成長した結晶を有し、
    前記半導体層は、前記第２の領域に、非晶質半導体を有し、
    前記半導体層は、前記第２の領域の前記ソース電極及び前記ドレイン電極と重ならない領域に、凹部を有し、
    前記第２の領域の前記ソース電極又は前記ドレイン電極と重なる領域の厚さは６０ｎｍ以上８０ｎｍ未満であり、
    前記第２の領域の前記ソース電極及び前記ドレイン電極と重ならない領域の厚さは３０ｎｍ以上５０ｎｍ未満であり、
    前記凹部の側面と前記第２の領域の最表面によって形成されるテーパ形状のテーパ角は、１０°以上７０°以下であることを特徴とする薄膜トランジスタ。
  4. 基板上方のゲート電極と、
    前記ゲート電極上方の絶縁層と、
    前記絶縁層上方の半導体層と、
    前記半導体層上方の、ソース電極及びドレイン電極と、を有し、
    前記半導体層は、第１の領域と、前記第１の領域上方の第２の領域と、を有し、
    前記半導体層は、前記第１の領域に、前記絶縁層の表面の法線方向に沿って成長した結晶を有し、
    前記半導体層は、前記第２の領域に、非晶質半導体を有し、
    前記半導体層は、前記第２の領域の前記ソース電極及び前記ドレイン電極と重ならない領域に、凹部を有し、
    前記第２の領域の前記ソース電極又は前記ドレイン電極と重なる領域の厚さは８０ｎｍ以上１００ｎｍ未満であり、
    前記第２の領域の前記ソース電極及び前記ドレイン電極と重ならない領域の厚さは１０ｎｍ以上３０ｎｍ未満であり、
    前記凹部の側面と前記第２の領域の最表面によって形成されるテーパ形状のテーパ角は、１０°以上５０°以下であることを特徴とする薄膜トランジスタ。
  5. 基板上方のゲート電極と、
    前記ゲート電極上方の絶縁層と、
    前記絶縁層上方の半導体層と、
    前記半導体層上方の、ソース電極及びドレイン電極と、を有し、
    前記半導体層は、第１の領域と、前記第１の領域上方の第２の領域と、前を有し、
    前記半導体層は、前記第１の領域に、前記絶縁層の表面の法線方向に沿って成長した結晶を有し、
    前記半導体層は、前記第２の領域に、非晶質半導体を有し、
    前記半導体層は、前記第２の領域の前記ソース電極及び前記ドレイン電極と重ならない領域に、凹部を有し、
    前記第２の領域の前記ソース電極又は前記ドレイン電極と重なる領域の厚さは１００ｎｍ以上１４０ｎｍ未満であり、
    前記第２の領域の前記ソース電極及び前記ドレイン電極と重ならない領域の厚さは１０ｎｍ以上３０ｎｍ未満であり、
    前記凹部の側面と前記第２の領域の最表面によって形成されるテーパ形状のテーパ角は、１０°以上７０°以下であることを特徴とする薄膜トランジスタ。
  6. 請求項１乃至５のいずれか一項において、
    オフ時の電流が１．０×１０−１２Ａ以下であることを特徴とする薄膜トランジスタ。
  7. 請求項１乃至６のいずれか一項において、
    前記半導体層と前記ソース電極の間のソース領域と、
    前記半導体層と前記ドレイン電極の間のドレイン領域と、を有し、
    前記ソース領域の側面と前記ソース電極の側面は一致せず、
    前記ドレイン領域の側面と前記ドレイン電極の側面は一致しないことを特徴とする薄膜トランジスタ。
  8. 請求項１乃至７のいずれか一項において、
    前記凹部には、水素又はフッ素が含まれていることを特徴とする薄膜トランジスタ。
  9. 請求項１乃至８のいずれか一項において、
    前記半導体層は、前記第１の領域に、酸素濃度が１×１０１６ｃｍ−３以下の領域を有することを特徴とする薄膜トランジスタ。
JP2008284190A 2007-11-05 2008-11-05 薄膜トランジスタ Expired - Fee Related JP5674267B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008284190A JP5674267B2 (ja) 2007-11-05 2008-11-05 薄膜トランジスタ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007286942 2007-11-05
JP2007286942 2007-11-05
JP2008284190A JP5674267B2 (ja) 2007-11-05 2008-11-05 薄膜トランジスタ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014203828A Division JP5933892B2 (ja) 2007-11-05 2014-10-02 薄膜トランジスタ

Publications (3)

Publication Number Publication Date
JP2009135482A JP2009135482A (ja) 2009-06-18
JP2009135482A5 JP2009135482A5 (ja) 2011-12-22
JP5674267B2 true JP5674267B2 (ja) 2015-02-25

Family

ID=40587197

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008284190A Expired - Fee Related JP5674267B2 (ja) 2007-11-05 2008-11-05 薄膜トランジスタ
JP2014203828A Expired - Fee Related JP5933892B2 (ja) 2007-11-05 2014-10-02 薄膜トランジスタ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014203828A Expired - Fee Related JP5933892B2 (ja) 2007-11-05 2014-10-02 薄膜トランジスタ

Country Status (5)

Country Link
US (1) US8253138B2 (ja)
JP (2) JP5674267B2 (ja)
KR (1) KR101452204B1 (ja)
TW (1) TWI485857B (ja)
WO (1) WO2009060922A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI574423B (zh) * 2008-11-07 2017-03-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR20170119742A (ko) 2009-07-03 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101801959B1 (ko) 2009-10-21 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기
WO2011052396A1 (en) * 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8395156B2 (en) * 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
US8598586B2 (en) * 2009-12-21 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
JP5740169B2 (ja) * 2010-02-19 2015-06-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
KR102047354B1 (ko) 2010-02-26 2019-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5852793B2 (ja) * 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
TW201212237A (en) 2010-09-03 2012-03-16 Au Optronics Corp Thin film transistor and fabricating method thereof
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
JP5767073B2 (ja) * 2010-10-15 2015-08-19 株式会社半導体エネルギー研究所 エッチング方法及び半導体装置の作製方法
US8741677B2 (en) 2010-11-30 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
JP5961391B2 (ja) * 2011-01-26 2016-08-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9443455B2 (en) * 2011-02-25 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Display device having a plurality of pixels
JP2012222261A (ja) * 2011-04-13 2012-11-12 Mitsubishi Electric Corp トランジスタ、その製造方法および表示装置
JP5820402B2 (ja) 2011-06-30 2015-11-24 株式会社Ｊｏｌｅｄ 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
US8604472B2 (en) 2011-11-09 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9507968B2 (en) * 2013-03-15 2016-11-29 Cirque Corporation Flying sense electrodes for creating a secure cage for integrated circuits and pathways
KR102235443B1 (ko) * 2014-01-10 2021-04-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
CN105633076A (zh) * 2016-01-04 2016-06-01 京东方科技集团股份有限公司 一种显示基板及其制作方法和显示装置
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
CN108417583B (zh) * 2018-03-09 2021-10-29 惠科股份有限公司 一种阵列基板的制造方法和阵列基板
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
US11139562B2 (en) * 2018-09-14 2021-10-05 Innolux Corporation Antenna device
CN108983477B (zh) * 2018-09-27 2021-04-02 武汉华星光电半导体显示技术有限公司 显示模组及其制作方法、电子装置
KR102658174B1 (ko) * 2018-10-18 2024-04-18 삼성디스플레이 주식회사 표시 장치
CN111081718B (zh) * 2019-12-11 2022-06-10 深圳市华星光电半导体显示技术有限公司 一种tft阵列基板和显示面板

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPH02272774A (ja) * 1989-04-14 1990-11-07 Hitachi Ltd アクティブマトリクス回路基板
EP0473988A1 (en) * 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
KR920010885A (ko) * 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
JPH05226656A (ja) * 1992-02-13 1993-09-03 Hitachi Ltd 薄膜半導体装置及びその製造方法
JP3281431B2 (ja) * 1992-12-14 2002-05-13 株式会社日立製作所 薄膜トランジスタ
DE69525558T2 (de) * 1994-04-22 2002-08-22 Nec Corp., Tokio/Tokyo Methode zur Herstellung eines Dünnfilm-Transistors mit invertierter Struktur
JPH088440A (ja) 1994-04-22 1996-01-12 Nec Corp 薄膜トランジスタとその製造方法
JPH0888397A (ja) * 1994-09-16 1996-04-02 Casio Comput Co Ltd 光電変換素子
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
US5532180A (en) * 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length
JP2762968B2 (ja) * 1995-09-28 1998-06-11 日本電気株式会社 電界効果型薄膜トランジスタの製造方法
US6197624B1 (en) * 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JPH11274514A (ja) * 1998-01-30 1999-10-08 Samsung Electronics Co Ltd 薄膜トランジスタの製造方法
JP4214989B2 (ja) * 1998-09-03 2009-01-28 セイコーエプソン株式会社 半導体装置の製造方法
JP4342711B2 (ja) * 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3771456B2 (ja) * 2001-03-06 2006-04-26 株式会社日立製作所 液晶表示装置及び薄膜トランジスタの製造方法
JP4267242B2 (ja) * 2001-03-06 2009-05-27 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4731708B2 (ja) * 2001-03-12 2011-07-27 キヤノン株式会社 光起電力素子、ＴＦＴ、及びｉ型半導体層の形成方法
US20030164908A1 (en) * 2002-03-01 2003-09-04 Chi Mei Optoelectronics Corp. Thin film transistor panel
WO2004086487A1 (ja) * 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co. Ltd. 半導体装置およびその作製方法
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2004070331A (ja) * 2003-08-01 2004-03-04 Hitachi Displays Ltd 液晶表示装置の製造方法
JP4712332B2 (ja) * 2003-08-28 2011-06-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP4299717B2 (ja) * 2004-04-14 2009-07-22 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとその製造方法
KR101022569B1 (ko) * 2004-05-13 2011-03-16 엘지디스플레이 주식회사 박막트랜지스터 및 그 제조방법
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
US7646367B2 (en) * 2005-01-21 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic apparatus
JP4577114B2 (ja) * 2005-06-23 2010-11-10 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
TWI483048B (zh) * 2005-10-18 2015-05-01 Semiconductor Energy Lab 液晶顯示裝置
JP5480480B2 (ja) * 2007-09-03 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
TW200947707A (en) 2009-11-16
US20090114917A1 (en) 2009-05-07
KR20100094503A (ko) 2010-08-26
JP2015062228A (ja) 2015-04-02
JP5933892B2 (ja) 2016-06-15
WO2009060922A1 (en) 2009-05-14
US8253138B2 (en) 2012-08-28
KR101452204B1 (ko) 2014-10-21
TWI485857B (zh) 2015-05-21
JP2009135482A (ja) 2009-06-18

Similar Documents

Publication Publication Date Title
JP5933892B2 (ja) 薄膜トランジスタ
JP5775189B2 (ja) 半導体装置
US7768009B2 (en) Display device and manufacturing method of the same
US8420462B2 (en) Display device and manufacturing method thereof
US8921858B2 (en) Light-emitting device
JP2020061573A (ja) 半導体装置
JP5483683B2 (ja) 半導体装置の作製方法
JP5517441B2 (ja) 半導体膜の形成方法、薄膜トランジスタの作製方法及び表示装置の作製方法
JP2009038357A (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111103

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141002

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141222

R150 Certificate of patent or registration of utility model

Ref document number: 5674267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees