JP5775189B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5775189B2
JP5775189B2 JP2014026046A JP2014026046A JP5775189B2 JP 5775189 B2 JP5775189 B2 JP 5775189B2 JP 2014026046 A JP2014026046 A JP 2014026046A JP 2014026046 A JP2014026046 A JP 2014026046A JP 5775189 B2 JP5775189 B2 JP 5775189B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
thin film
film transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014026046A
Other languages
English (en)
Other versions
JP2014103417A (ja
Inventor
宮入　秀和
秀和 宮入
慎也 笹川
慎也 笹川
章広 石塚
章広 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014026046A priority Critical patent/JP5775189B2/ja
Publication of JP2014103417A publication Critical patent/JP2014103417A/ja
Application granted granted Critical
Publication of JP5775189B2 publication Critical patent/JP5775189B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0054—Processes for devices with an active region comprising only group IV elements
    • H01L33/0058—Processes for devices with an active region comprising only group IV elements comprising amorphous semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、薄膜トランジスタの作製方法に関する。また、当該薄膜トランジスタを有す
る半導体装置の作製方法に関し、半導体装置としては、特に表示装置が挙げられる。表示
装置としては、液晶表示装置及びＥＬ表示装置が挙げられる。
近年、絶縁性表面を有する基板（例えば、ガラス基板）上に形成された半導体薄膜（厚
さ数ｎｍ〜数百ｎｍ程度）によって構成された、薄膜トランジスタが注目されている。薄
膜トランジスタは、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）及び電気光学装置の
ような電子デバイスに広く応用されている。特に、液晶表示装置等に代表される、画像表
示装置のスイッチング素子として開発が急がれている。
液晶表示装置等の画像表示装置では、スイッチング素子として、主に非晶質半導体膜又
は多結晶半導体膜を用いた薄膜トランジスタが用いられている。
非晶質半導体膜を用いた薄膜トランジスタは、移動度が低い。つまり、電流駆動能力が
低い。そのため、非晶質半導体膜を用いた薄膜トランジスタにより保護回路を形成するに
際して、十分な静電破壊対策をするにはサイズの大きいトランジスタを形成せざるを得な
いため、挟額縁化を阻害してしまうという問題がある。また、サイズの大きいトランジス
タを形成することでゲート電極に電気的に接続される走査線と、ソース電極又はドレイン
電極に電気的に接続される信号線との間の寄生容量が増大してしまい、消費電力の増大を
招くという問題もある。
多結晶半導体膜を用いた薄膜トランジスタは、非晶質半導体膜を用いた薄膜トランジス
タに比べて移動度が２桁以上高く、液晶表示装置の画素部とその周辺の駆動回路を同一基
板上に形成できる。しかしながら、多結晶半導体膜を用いた薄膜トランジスタは、非晶質
半導体膜を用いた薄膜トランジスタに比べて、半導体膜の結晶化及び不純物の導入（ドー
ピング）により工程が複雑化する。そのため、歩留まりが低く、コストが高いという問題
がある。
多結晶半導体膜の形成方法としては、パルス発振のエキシマレーザビームを光学系によ
り線状に加工し、非晶質半導体膜に対して線状ビームを走査させながら照射して結晶化す
る技術が知られている。
また、画像表示装置のスイッチング素子としては、非晶質半導体膜を用いた薄膜トラン
ジスタ又は多結晶半導体膜を用いた薄膜トランジスタの他に、微結晶半導体膜を用いた薄
膜トランジスタが知られている（例えば、特許文献１乃至４を参照）。
微結晶半導体膜を用いた薄膜トランジスタの作製方法として、ゲート絶縁膜上に非晶質
シリコン膜を形成し、該非晶質シリコン膜上に金属膜を形成し、該金属膜にダイオードレ
ーザを照射して、非晶質シリコン膜をマイクロクリスタルシリコン膜に改質する技術が知
られている。この作製方法によれば、非晶質シリコン膜上に形成した金属膜は、ダイオー
ドレーザの光エネルギーを熱エネルギーに変換する役割のみを果たし、その後の工程で除
去されていた。すなわち、金属膜からの伝導加熱によってのみ非晶質シリコン膜が加熱さ
れ、この熱により微結晶シリコン膜を形成する方法であった（例えば、非特許文献１を参
照）。
特開平４−２４２７２４号公報 特開２００５−４９８３２号公報 米国特許第４４０９１３４号 米国特許第５５９１９８７号
トシアキ・アライ（Ｔｏｓｈｉａｋｉ Ａｒａｉ）他、エス・アイ・ディー ０７ ダイジェスト（ＳＩＤ ０７ ＤＩＧＥＳＴ）、２００７、ｐ．１３７０−１３７３
本発明は、オフ電流が小さく、電気的特性が良好な薄膜トランジスタの作製方法を提供
することを課題とする。
本発明は、バックチャネル部を有する薄膜トランジスタの作製方法であって、該バック
チャネル部の形成後に除去したレジストマスクの残渣等を除去するためのエッチング処理
を行うことをその要旨とする。
本発明の一は、薄膜トランジスタの作製方法であって、レジストマスクを用いてエッチ
ングを行うことで前記薄膜トランジスタにバックチャネル部を形成し、前記レジストマス
クを除去し、前記バックチャネル部の一部をエッチングする薄膜トランジスタの作製方法
である。
本発明は、特に逆スタガ型薄膜トランジスタに対して適用すればよい。逆スタガ型薄膜
トランジスタでは、バックチャネル部にレジストマスクの残渣が生じることが多いためで
ある。従って、本発明の一は、チャネル形成領域となる部分又はチャネル形成領域と重畳
する部分の不純物半導体層のエッチング後に、該被エッチング部に半導体層が露出した状
態でドライエッチングを行うことを特徴とする薄膜トランジスタの作製方法である。すな
わち、バックチャネル形成後に、レジストマスクを除去し、その後に更なるエッチングを
行うことが本発明の特徴の一である。
上記構成の本発明において、半導体層には例えば非晶質半導体層を用いればよい。微結
晶半導体層を用いると、より好ましい。微結晶半導体層により形成した薄膜トランジスタ
はオン電流が高くなる傾向があるためである。しかし、微結晶半導体層の結晶粒の表面は
酸化されやすいという問題がある。このため、チャネル形成領域の結晶粒の表面には酸化
層が形成されてしまうことが多い。当該酸化層はキャリアの移動の障害となり、薄膜トラ
ンジスタの電気的特性を悪化（例えば、移動度が低下）させるという問題がある。
そこで、半導体層として微結晶半導体層を用いる場合には、微結晶半導体層を覆ってバ
ッファ層を設けることが好ましい。バッファ層は非晶質半導体により形成する。微結晶半
導体層と、バッファ層に用いる非晶質半導体層とは、同一材料により形成することが好ま
しい。即ち、半導体層として微結晶半導体層を用いる場合の本発明の作製方法は以下の通
りである。
本発明の一は、薄膜トランジスタの作製方法であって、レジストマスクを用いてエッチ
ングを行うことで前記薄膜トランジスタにバックチャネル部を形成し、前記レジストマス
クを除去し、前記バックチャネル部の一部をエッチングすることを特徴とする薄膜トラン
ジスタの作製方法である。
本発明の一は、ゲート電極層上にゲート絶縁層、半導体層及び不純物半導体層を形成し
、前記不純物半導体層上に第１のレジストマスクを選択的に形成し、前記半導体層及び不
純物半導体層をエッチングして前記ゲート電極層と少なくとも一部が重なる島状半導体層
を形成し、前記第１のレジストマスクを除去し、前記ゲート絶縁層及び前記島状半導体層
上に導電層を形成し、前記導電層上に第２のレジストマスクを選択的に形成し、前記導電
層をエッチングすることでソース電極及びドレイン電極層を形成し、前記第２のレジスト
マスクを残存させた状態で前記島状半導体層の前記不純物半導体層をエッチングすること
で前記半導体層の一部を露出させてバックチャネル部を形成し、前記第２のレジストマス
クを除去し、前記ソース電極及びドレイン電極層をマスクとして前記バックチャネル部の
表層部をエッチングすることを特徴とする薄膜トランジスタの作製方法である。これを第
１の作製方法とする。
本発明の一は、ゲート電極層上にゲート絶縁層、半導体層及び不純物半導体層を形成し
、前記不純物半導体層上に第１のレジストマスクを選択的に形成し、前記半導体層及び不
純物半導体層をエッチングして前記ゲート電極層と少なくとも一部が重なる島状半導体層
を形成し、前記第１のレジストマスクを除去し、前記ゲート絶縁層及び前記島状半導体層
上に導電層を形成し、前記導電層上に第２のレジストマスクを選択的に形成し、前記導電
層をエッチングすることでソース電極及びドレイン電極層を形成し、前記第２のレジスト
マスクを除去し、前記ソース電極及びドレイン電極層をマスクとして、前記島状半導体層
の前記不純物半導体層をエッチングすることで前記半導体層の一部を露出させてバックチ
ャネル部を形成し、前記バックチャネル部の表層部をエッチングすることを特徴とする薄
膜トランジスタの作製方法である。
本発明の一は、ゲート電極層上にゲート絶縁層、半導体層、不純物半導体層及び導電層
を形成し、前記導電層上に凹部を有する第１のレジストマスクを選択的に形成し、前記半
導体層、前記不純物半導体層及び前記導電層をエッチングすることで島状半導体層と、該
半導体層上に導電層と、を形成しつつ、前記第１のレジストマスクの凹部を前記導電層に
達せしめることで第２のレジストマスクを形成し、前記導電層をエッチングすることでソ
ース電極及びドレイン電極層を形成し、前記島状半導体層の前記不純物半導体層をエッチ
ングすることで前記半導体層の一部を露出させてバックチャネル部を形成し、前記第２の
レジストマスクを除去し、前記ソース電極及びドレイン電極層をマスクとして前記バック
チャネル部の表層部をエッチングすることを特徴とする薄膜トランジスタの作製方法であ
る。
本発明の一は、ゲート電極層上にゲート絶縁層、半導体層、不純物半導体層及び導電層
を形成し、前記導電層上に凹部を有する第１のレジストマスクを選択的に形成し、前記半
導体層、前記不純物半導体層及び前記導電層をエッチングすることで島状半導体層と、該
半導体層上に導電層と、を形成しつつ、前記第１のレジストマスクの凹部を前記導電層に
達せしめることで第２のレジストマスクを形成し、前記導電層をエッチングすることでソ
ース電極及びドレイン電極層を形成し、前記第２のレジストマスクを除去し、前記島状半
導体層の前記不純物半導体層をエッチングすることで前記半導体層の一部を露出させてバ
ックチャネル部を形成し、前記ソース電極及びドレイン電極層をマスクとして前記バック
チャネル部の表層部をエッチングすることを特徴とする薄膜トランジスタの作製方法であ
る。
上記構成の本発明において、前記バックチャネル部の一部のエッチングは無バイアスで
行うことが好ましい。バックチャネル部へのダメージを低減するためである。
上記構成の本発明において、前記バックチャネル部のエッチングは前記バックチャネル
部の形成に用いたガスと同じ種類のガスによりおこなうことが好ましい。バックチャネル
部の形成に用いたガスと同じ種類のガスにより前記表層部をエッチング（スライトエッチ
ング）すると、スループットを向上させることができる。ここで用いるガスとして、例え
ば塩素ガスが挙げられる。
上記構成の本発明において、前記バックチャネル部のエッチングはパルス放電により行
うことが好ましい。バックチャネル部へのダメージを更に低減するためである。
上記構成の本発明において、前記半導体層は、微結晶半導体層と非晶質半導体層との積
層からなり、前記半導体層における前記不純物半導体層と接する側には前記非晶質半導体
層が設けられていることが好ましい。このような構造の薄膜トランジスタに対して本発明
を適用することで、オフ電流を一段と低いものとすることができ、スイッチング特性を良
好なものとすることができる。
上記構成の本発明の作製方法によって作製した薄膜トランジスタが有するソース電極及
びドレイン電極層はこれに接続される画素電極層を形成し、該画素電極層は透光性を有す
る導電性材料により形成される。このように表示装置を作製することにより、表示装置の
コントラスト比を高めて、表示特性を良好なものとすることができる。
上記の第１の作製方法により作製された薄膜トランジスタであって、半導体層が微結晶
半導体層及び非晶質半導体層からなるものでは、ゲート電極層と、ゲート電極層を覆って
設けられたゲート絶縁層と、ゲート絶縁層上に設けられた半導体層と、半導体層上の一部
に接して設けられた第１の部分及び前記第１の部分に接して設けられた第２の部分とから
なるソース領域及びドレイン領域と、前記ソース領域及びドレイン領域上に接して設けら
れた前記ソース電極及びドレイン電極と、を有し、前記ソース領域及びドレイン領域と重
畳する前記非晶質半導体層は、チャネル形成領域と重畳する前記非晶質半導体層よりも厚
く、前記ソース領域及びドレイン領域の第１の部分の側面は前記ソース電極及びドレイン
電極と略同一面上に存在し、前記ソース領域及びドレイン領域の第２の部分の側面は前記
非晶質半導体層の側面と略同一面上に存在する。
上記の構造、即ち、微結晶半導体層上にバッファ層を設ける逆スタガ構造とすることで
、オン電流はチャネル形成領域におけるゲート絶縁層との界面近傍（界面から数十ｎｍ以
下の領域）を支配的に流れるのに対し、オフ電流はチャネル形成領域のゲート絶縁層から
遠い側の表層（以下、バックチャネル部という。）を支配的に流れる。微結晶半導体は移
動度が高いためオン電流を高くすることができ、バッファ層である水素を含む非晶質半導
体層は薄膜トランジスタのバックチャネル部に相当し、高抵抗であるため、オフ電流を低
減することができる。従って、ゲート絶縁層と接する側に微結晶半導体層を形成し、バッ
クチャネル部に非晶質半導体層を形成し、レジストマスクの除去後に該バックチャネル部
をエッチングすることで、オン電流が高く、オフ電流が低い薄膜トランジスタを作製する
ことができる。
また、微結晶半導体層とソース領域及びドレイン領域との間にも、バッファ層を有する
とよい。バッファ層は、微結晶半導体層の酸化を防止し、高抵抗な領域として機能する。
微結晶半導体層とソース領域及びドレイン領域との間に、窪みが設けられたバッファ層を
有するため、移動度が高く、リーク電流が小さく、絶縁耐圧が高い薄膜トランジスタを作
製することができる。薄膜トランジスタのソース領域とドレイン領域との間のリーク電流
を小さくすることで、オフ電流を小さくすることができる。
本発明において、バッファ層が設けられる場合には、不純物領域をエッチングした後の
レジスト剥離及び洗浄後にチャネル形成領域と重畳する領域のバッファ層が露出した状態
でドライエッチングを行う。また、バッファ層が設けられることで、微結晶半導体層の酸
化を防止し、薄膜トランジスタの電気的特性の劣化を防ぐことができる。
以上のようにバッファ層を設けることで、生産性の高いチャネルエッチ型のプロセスを
採用することができる。
なお、本明細書中において、積層膜の各層については、膜と層を特に区別することなく
用いることがあるものとする。
なお、本明細書において、成膜によって得られる微結晶半導体層を、成膜した後に微結
晶半導体膜層に対してレーザ光を照射し、結晶成長させた層をＬＰＳＡＳ層という。
本発明により、オフ電流が小さい薄膜トランジスタを作製することができる。オフ電流
を小さくすることにより、スイッチング特性が良好な薄膜トランジスタを作製することが
できる。
即ち、電気的特性が良好であり、且つ信頼性の高い薄膜トランジスタを低コストで歩留
まりよく作製することができる。また、本発明を適用して作製される薄膜トランジスタは
、同一基板上において、素子間の電気的特性のばらつきが小さくなる。
また、ドレイン電圧の変化によるドレイン電流の変化が小さい薄膜トランジスタを作製
することができる。
また、薄膜トランジスタのチャネル長が小さい場合でもＶｇ−Ｉｄ曲線の立ち上がりの
オフ電流を小さくすることができる。
本発明を適用した薄膜トランジスタは、Ｓ値が小さくスイッチング特性が良好なため、
これを表示装置に適用することで、表示装置のコントラスト比を向上させ、消費電力を低
減することができる。また、素子間の電気的特性のばらつきが小さいため、表示むらの小
さい表示装置とすることができる。
なお、Ｓ値とはソース電極とドレイン電極との間の電流（サブスレッショルド電流）が
一桁増加するために必要なゲート電圧であり、Ｓ値が小さいほどゲート電圧に対するサブ
スレッショルド電流の傾きが大きく、スイッチング特性に優れている。
従って、本発明を適用した薄膜トランジスタを表示装置に適用することで、表示装置の
画質を良好にすることができる。
本発明を適用した薄膜トランジスタの構造の一例を説明する図。 本発明の薄膜トランジスタの作製方法の一例を説明する図。 本発明の薄膜トランジスタの作製方法の一例を説明する図。 本発明の薄膜トランジスタの作製方法の一例を説明する図。 本発明の薄膜トランジスタの作製に用いるプラズマＣＶＤ装置の上面図。 本明細書中におけるテーパー角を定義する図。 本発明の薄膜トランジスタの作製方法の一例を説明する図。 本発明の薄膜トランジスタの作製方法の一例を説明する図。 本発明の薄膜トランジスタの作製方法の一例を説明する図。 本発明の薄膜トランジスタの作製方法の一例を説明する図。 本発明の薄膜トランジスタの作製方法の一例を説明する図。 本発明の薄膜トランジスタの作製方法の一例を説明する図。 本発明の薄膜トランジスタの作製方法の一例を説明する図。 本発明を適用した薄膜トランジスタの構造の一例を説明する図。 本発明を適用した薄膜トランジスタの構造の一例を説明する図。 本発明を適用した薄膜トランジスタの構造の一例を説明する図。 本発明の薄膜トランジスタの作製方法の一例を説明する図。 本発明の薄膜トランジスタの作製方法の一例を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な液晶表示装置を説明する図。 本発明を適用可能な発光装置を説明する図。 本発明を適用可能な発光装置を説明する図。 本発明を適用可能な表示装置の構成を説明するブロック図。 本発明の液晶表示パネルを説明する上面図及び断面図。 本発明の発光表示パネルを説明する上面図及び断面図。 本発明の発光装置を用いた電子機器を説明する斜視図。 本発明の発光装置を用いた電子機器を説明する図。 本発明を適用して作製した薄膜トランジスタの電気的特性を示す図。
本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下
の説明に限定されるものではない。本発明の趣旨及びその範囲から逸脱することなくその
形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。
したがって、本発明は以下に示す実施の形態及び実施例の記載内容のみに限定して解釈さ
れるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指
す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパター
ンを同じくし、特に符号を付さない場合がある。
（実施の形態１）
本実施の形態では、本発明にかかる薄膜トランジスタの作製方法、及びこれにより作製
した薄膜トランジスタについて、図面を参照して説明する。
図１は、本発明を適用した薄膜トランジスタの上面図及び断面図の一例を示す。図１に
示す薄膜トランジスタは、基板１００上にゲート電極層１０２を有し、ゲート電極層１０
２上にゲート絶縁層１０４を有し、ゲート絶縁層１０４上に半導体層１０６を有し、半導
体層１０６上にバッファ層１０８を有し、バッファ層１０８上の一部にソース領域及びド
レイン領域１１０を有し、ソース領域及びドレイン領域１１０上にソース電極及びドレイ
ン電極層１１２を有し、ソース電極及びドレイン電極層１１２上に絶縁層１１４を有する
。各層は所望の形状にパターン形成されている。絶縁層１１４は、保護層として機能する
。
なお、本実施の形態における半導体層１０６として、具体的には微結晶半導体層、また
は成膜後の微結晶半導体層にＬＰ処理（レーザ処理、Ｌａｓｅｒ Ｐｒｏｃｅｓｓ。以下
「ＬＰ」ともいう。）を行って得られる結晶性半導体層が挙げられるが、これに限定され
ず、半導体層１０６は結晶性を有していなくてもよい。または、多結晶半導体層に代表さ
れる結晶性半導体層であってもよい。
図１に示す薄膜トランジスタにおける、バッファ層１０８上の一部に接して設けられた
ソース領域及びドレイン領域１１０は、ソース電極及びドレイン電極層１１２に接する第
１の部分と、バッファ層１０８に接する第２の部分と、からなる。該ソース領域及びドレ
イン領域と重畳するバッファ層１０８は、チャネル形成領域と重畳するバッファ層１０８
よりも厚く設けられている。更には、図１に示すように、ソース領域及びドレイン領域１
１０の第１の部分の（内側の）側面は、ソース電極及びドレイン電極層１１２の側面と略
同一面上に存在し、第２の部分の（内側の）側面は、バッファ層１０８の側面と略同一面
上に存在する。第１の部分の側面と第２の部分の側面は、同一平面上に存在しないことが
ある。
なお、図１に示す薄膜トランジスタは液晶表示装置（液晶表示パネル）にマトリクス状
に設けられる、画素トランジスタである。薄膜トランジスタのソース電極はソース配線に
接続され、ドレイン電極は絶縁層１１４に設けられた開口部１１６を介して画素電極層１
１８に接続されている。
なお、ソース電極及びドレイン電極の一方は、少なくとも、ソース電極及びドレイン電
極の他方を囲い込んだ形状（Ｕ字型、コの字型又は馬蹄型）となるように形成されている
。薄膜トランジスタをＵ字型（コの字型又は馬蹄型）とすることで、該薄膜トランジスタ
のチャネル幅を大きくすることができ、十分なオン電流を確保することができる。また、
電気的特性のばらつきを低減することができる。更には、信頼性が向上する。しかし、本
発明はこれに限定されず、薄膜トランジスタは必ずしもＵ字型（コの字型又は馬蹄型）で
なくともよい。
次に、図１に示す薄膜トランジスタの作製方法について、図面を参照して説明する。な
お、微結晶半導体を有するｎ型薄膜トランジスタは、微結晶半導体を有するｐ型薄膜トラ
ンジスタよりもキャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジス
タを全て同じ極性に統一すると、工程数を抑えることができ、好ましい。そのため、ここ
では、ｎ型の薄膜トランジスタの作製方法について説明する。
まず、基板１００上にゲート電極層１０２を形成する。基板１００は、バリウムホウケ
イ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノシリケートガラス等、フュージ
ョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工
程の処理温度以上の耐熱性を有するプラスチック基板等を用いることができる。また、ス
テンレス合金などの金属基板の表面に絶縁層を設けた基板を用いても良い。すなわち、基
板１００としては、絶縁性表面を有する基板を用いる。基板１００がマザーガラスの場合
、第１世代（例えば、３２０ｍｍ×４００ｍｍ）〜第１０世代（例えば、２９５０ｍｍ×
３４００ｍｍ）のものを用いればよい。
ゲート電極層１０２は、チタン、モリブデン、クロム、タンタル、タングステン、アル
ミニウム、銅、ネオジム若しくはスカンジウム等の金属材料又はこれらを主成分とする合
金材料を用いて形成することができる。アルミニウムを用いる場合には、タンタルを添加
して合金化したＡｌ−Ｔａ合金を用いるとヒロックが抑制されるため、好ましい。また、
ネオジムを添加して合金化したＡｌ−Ｎｄ合金を用いると、ヒロックが抑制されるだけで
なく、抵抗の低い配線を形成することができるため、更に好ましい。また、リン等の不純
物元素をドーピングした多結晶シリコンに代表される半導体層やＡｇＰｄＣｕ合金を用い
てもよい。また、単層で形成してもよいし積層で形成してもよい。例えば、アルミニウム
層上にモリブデン層が積層された二層の積層構造、または銅の層上にモリブデン層を積層
した二層構造、または銅の層上に窒化チタン層若しくは窒化タンタル層を積層した二層構
造とすることが好ましい。電気的抵抗が低い層上にバリア層として機能する金属層が積層
されることで、電気的抵抗を低くすることができ、且つ金属層から半導体層への金属元素
の拡散を防止することができる。または、窒化チタン層とモリブデン層とから構成される
二層の積層構造、または厚さ５０ｎｍのタングステン層と厚さ５００ｎｍのアルミニウム
とシリコンの合金層と厚さ３０ｎｍの窒化チタン層とを積層した三層の積層構造としても
よい。また、三層の積層構造とする場合には、第１の導電層のタングステンに代えて窒化
タングステンを用いてもよいし、第２の導電層のアルミニウムとシリコンの合金層に代え
てアルミニウムとチタンの合金層を用いてもよいし、第３の導電層の窒化チタン層に代え
てチタン層を用いてもよい。例えば、Ａｌ−Ｎｄ合金層上にモリブデン層を積層して形成
すると、耐熱性に優れ、且つ電気的抵抗が低い導電層を形成することができる。
ゲート電極層１０２は、スパッタリング法又は真空蒸着法により基板１００上に導電層
を形成し、該導電層上にフォトリソグラフィ法又はインクジェット法によりマスクを形成
し、該マスクを用いて導電層をエッチングすることで形成することができる。また、銀、
金若しくは銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成す
ることで形成することもできる。なお、ゲート電極層１０２と基板１００との密着性を向
上させ、ゲート電極層１０２を構成する材料が下地へと拡散することを防ぐバリアメタル
として、上記の金属材料の窒化物層を、基板１００とゲート電極層１０２との間に設けて
もよい。ここでは、基板１００上に導電層を形成し、フォトマスクを用いて形成したレジ
ストマスクによりエッチングし、ゲート電極層１０２を形成する。
なお、ゲート電極層１０２上には、後の工程で半導体層及びソース配線（信号線）を形
成するので、段差の箇所における配線切れ防止のため、側面をテーパー状に加工すること
が好ましい。また、この工程でゲート配線（走査線）も同時に形成することができる。更
には、画素部が有する容量線も形成することができる。なお、走査線とは、画素を選択す
る配線をいう。
次に、ゲート電極層１０２を覆ってゲート絶縁層を形成し、該ゲート絶縁層上に微結晶
半導体層、非晶質半導体層及び不純物半導体層を順に形成する。なお、少なくとも、ゲー
ト絶縁層、微結晶半導体層及び非晶質半導体層を連続的に成膜することが好ましい。更に
好ましくは、不純物半導体層まで連続的に成膜する。少なくとも、ゲート絶縁層、微結晶
半導体層及び非晶質半導体層を大気に触れさせることなく連続して成膜することで、大気
成分や大気中に浮遊する不純物元素に汚染されることなく、積層膜の各層の界面を形成す
ることができる。そのため、薄膜トランジスタの電気的特性のばらつきを低減することが
でき、信頼性の高い薄膜トランジスタを歩留まりよく作製することができる。
ゲート絶縁層１０４は、ＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン、窒
化シリコン、酸化窒化シリコン又は窒化酸化シリコンで形成することができる。また、ゲ
ート絶縁層１０４は、単層で形成しても良いし、これらを積層して形成してもよい。ゲー
ト絶縁層１０４として、窒化シリコン層又は窒化酸化シリコン層と、酸化シリコン層又は
酸化窒化シリコン層と、を基板側からこの順に積層して形成することが好ましい。窒化シ
リコン層及び窒化酸化シリコン層は、基板１００が不純物元素を含む場合に、これらが半
導体層１０６に侵入することを防止する効果が高く、特に半導体層１０６が微結晶半導体
層である場合には、酸化シリコン層及び酸化窒化シリコン層は、微結晶半導体層との界面
特性が良好だからである。または、ゲート絶縁層１０４として、酸化シリコン層又は酸化
窒化シリコン層と、窒化シリコン層又は窒化酸化シリコン層と、酸化シリコン層又は酸化
窒化シリコン層と、を基板側からこの順に積層して形成してもよい。また、ゲート絶縁層
１０４として、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリ
コン層を単層で形成してもよい。更には、周波数が１ＧＨｚのマイクロ波プラズマＣＶＤ
法を用いて、ゲート絶縁層１０４を形成することが好ましい。マイクロ波プラズマＣＶＤ
法で形成した酸化窒化シリコン層及び窒化酸化シリコン層は、膜質が緻密なため絶縁耐圧
が高く、薄膜トランジスタの信頼性を高めることができる。
ゲート絶縁層１０４は、好ましくは、窒化酸化シリコン層上に酸化窒化シリコン層を積
層して形成し、二層構造とする。ゲート絶縁層１０４は、５０ｎｍ以上、好ましくは５０
ｎｍ以上４００ｎｍ以下、より好ましくは１５０ｎｍ以上３００ｎｍ以下となるように形
成する。窒化酸化シリコン層を用いると、基板１００に含まれるアルカリ金属等の半導体
層１０６への混入を防止することができる。また、酸化窒化シリコン層を用いることで、
ゲート電極層１０２にアルミニウムを用いた場合に生じうるヒロックを防止し、更には、
ゲート電極層１０２の酸化を防止することができる。
なお、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いもので
あって、酸素が５５〜６５原子％、窒素が１〜２０原子％、シリコンが２５〜３５原子％
、水素が０．１〜１０原子％の濃度範囲で含まれるものをいう。また、窒化酸化シリコン
とは、その組成として、酸素よりも窒素の含有量が多いものであって、酸素が１５〜３０
原子％、窒素が２０〜３５原子％、シリコンが２５〜３５原子％、水素が１５〜２５原子
％の濃度範囲で含まれるものをいう。
半導体層１０６が、微結晶半導体層に対してＬＰ処理を行って形成される層である場合
には、ゲート絶縁層１０４を形成した後、微結晶半導体層の形成前に微結晶半導体層の密
着性向上及びレーザ処理による酸化を防止するための層をゲート絶縁層１０４上に形成す
ることが好ましい。このような酸化を防止するための層として、例えば、酸化窒化シリコ
ン層を窒化シリコン層により挟んだ積層構造の層が挙げられる。半導体層１０６が、微結
晶半導体層に対してＬＰ処理を行って形成される層である場合には、この処理により、こ
の上に形成される半導体層１０６の密着性を向上させ、ＬＰ時の酸化を防止することがで
きる。
半導体層１０６は、薄膜トランジスタのチャネル形成領域として機能する。半導体層１
０６が、微結晶半導体層である場合には、非晶質と結晶構造（単結晶、多結晶を含む）の
中間的な構造の半導体材料を含む微結晶半導体層を形成する。更には、これに対してＬＰ
処理を行うことで電気的特性を向上させることができる。
ここで、微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であっ
て、短距離秩序を持ち格子歪みを有する結晶質なものであるとよく、その粒径を数ｎｍ以
上２０ｎｍ以下として非晶質半導体中に分散させて存在せしめることが可能であるとよい
。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコ
ンを示す５２０．６ｃｍ−１よりも低波数側に、シフトしている。即ち、４８１ｃｍ−１
以上５２０．６ｃｍ−１以下の間に微結晶シリコンのラマンスペクトルのピークがある。
また、未結合手（ダングリングボンド）を終端するために、水素又はハロゲンを少なくと
も１原子％又はそれ以上含ませることが好ましい。このような微結晶半導体層に関する記
述は、例えば、特許文献３で開示されている。
なお、ラマンスペクトルのピークの半値幅を用いることで、微結晶半導体層に含まれる
結晶粒の粒径を算出することが可能である。しかし、実際に微結晶半導体層に含まれる結
晶粒は、丸い形状ではないと考えられる。
なお、本発明に用いる微結晶半導体層の好ましい形態としては、ゲート絶縁層上に微結
晶シリコン（Ｓｅｍｉ−Ａｍｏｒｐｈｏｕｓ Ｓｉｌｉｃｏｎ。以下、「ＳＡＳ」ともい
う。）層を堆積することで形成し、この層の表面側からレーザ光を照射することにより形
成されるＬＰＳＡＳ層が挙げられる。以下に、このＬＰＳＡＳ層について説明する。
上記のレーザ光は、非晶質シリコン層とゲート絶縁層の界面にまで作用させることがで
きる。それにより、非晶質シリコン層の表面側における結晶を核として、該表面からゲー
ト絶縁層の界面に向けて結晶成長が進み、略柱状の結晶が成長する。ＬＰ処理による結晶
成長は結晶粒径を拡大させるものではなく、層の厚さ方向における結晶性を改善するもの
である。
上記のＬＰ処理は矩形長尺状に集光（線状レーザビームに成形）することで、例えば７
３０ｍｍ×９２０ｍｍのガラス基板上の非晶質シリコン層を１回のレーザビームスキャン
で処理することにより行うことができる。この場合、線状のレーザビームを重ね合わせる
割合（オーバーラップ率）を０〜９８％、好ましくは８５〜９５％として行うとよい。こ
れにより、基板１枚当たりの処理時間が短縮され、生産性を向上させることができる。た
だし、レーザビームの形状は線状に限定されず、面状であってもよい。また、本ＬＰ処理
はガラス基板のサイズに限定されず、様々なサイズの基板を用いることができる。ＬＰ処
理を行うことで、微結晶半導体層とゲート絶縁層との界面近傍の領域の結晶性が改善され
、ボトムゲート構造を有する薄膜トランジスタの電気的特性を向上させる効果を奏する。
上記した成長によれば、従来の低温ポリシリコンに生じていた表面の凹凸（リッジと呼
ばれる凸状体）が形成されず、ＬＰ処理後のシリコン表面は高い平滑性が保たれる。なお
、低温ポリシリコンであっても、ゲート電極が半導体層の直下に存在する場合には、該半
導体層にはリッジが形成されないことが多い。
本実施の形態におけるように、成膜後の非晶質シリコン層に直接的にレーザ光を作用さ
せて得られる結晶性のシリコン層は、従来における堆積されたままの微結晶シリコン層、
または伝導加熱により改質された微結晶シリコン層（非特許文献１におけるもの）とは、
その成長メカニズム及び形成される層の性質が異なる。しかし、本発明はこれに限定され
ない。つまり、非特許文献１等における微結晶シリコンを有する薄膜トランジスタであっ
ても、本発明を適用することができる。
また、微結晶半導体層中のキャリア移動度は、概ね１ｃｍ２／Ｖ・ｓｅｃ以上２０ｃｍ
２／Ｖ・ｓｅｃ以下であり、非晶質半導体層を用いた薄膜トランジスタの移動度の約２倍
以上２０倍以下である。そのため、微結晶半導体層により形成される薄膜トランジスタで
は、非晶質半導体により形成される薄膜トランジスタと比較し、横軸がゲート電圧であり
、縦軸がドレイン電流である、電流−電圧特性を示す曲線の立ち上がり部分の傾きが急峻
となる。ここで、ゲート電圧とは、ソース電極の電位に対するゲート電極の電位差をいい
、ドレイン電流とは、ソース電極とドレイン電極の間に流れる電流をいう。従って、微結
晶半導体層をチャネル形成領域に用いた薄膜トランジスタは、オン電流が高く、スイッチ
ング素子としての応答性に優れ、高速動作が可能である。表示装置のスイッチング素子と
して、チャネル形成領域が微結晶半導体層により形成される薄膜トランジスタを用いると
、チャネル形成領域の面積、即ち薄膜トランジスタの面積を縮小することができる。また
、駆動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを
形成することもできる。
微結晶半導体層は、周波数が数十ＭＨｚ以上数百ＭＨｚ以下の高周波プラズマＣＶＤ法
または、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ法を用いて、基板上に直接形
成することができる。代表的には、ＳｉＨ４又はＳｉ２Ｈ６等の水素化シリコンを水素で
希釈して用いることができる。また、水素化シリコンと水素に加え、ヘリウム、アルゴン
、クリプトン及びネオンから選ばれた一又は複数種の希ガス元素で希釈して形成すること
もできる。希釈は、水素化シリコンに対して水素の流量比を５倍以上２００倍以下、好ま
しくは５０倍以上１５０倍以下、更に好ましくは１００倍程度とする。なお、水素化シリ
コンの代わりに、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４又はＳｉＦ４等を用いるこ
ともできる。また、周波数が１ＧＨｚ以上のマイクロ波プラズマ法により形成した層は電
子密度が高く、原料ガスである水素化シリコンの解離が容易となる。このため、周波数が
数十ＭＨｚ以上数百ＭＨｚ以下の高周波プラズマＣＶＤ法を用いた場合と比較して、微結
晶半導体層の作製が容易であり、成膜速度を高めることができ、生産性を向上させること
ができる。
また、微結晶半導体層は、価電子制御を目的とした不純物元素を添加しないときに弱い
ｎ型の電気伝導性を示すので、薄膜トランジスタのチャネル形成領域として機能する微結
晶半導体層には、ｐ型を付与する不純物元素を成膜と同時に、または成膜した後に添加し
、閾値電圧Ｖｔｈを制御することができる。ｐ型を付与する不純物元素としては、代表的
にはボロンがあり、Ｂ２Ｈ６、ＢＦ３等の不純物気体を１ｐｐｍ〜１０００ｐｐｍ、好ま
しくは１〜１００ｐｐｍの割合で水素化シリコンに混入させることで形成すると良い。そ
して、微結晶半導体層におけるボロンの濃度を、例えば１×１０１４〜６×１０１６ａｔ
ｏｍｓ／ｃｍ３とすると良い。
また、微結晶半導体層の酸素濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましく
は５×１０１８ａｔｏｍｓ／ｃｍ３以下、窒素及び炭素の濃度は５×１０１８ａｔｏｍｓ
／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。
微結晶半導体層に混入しうる酸素、窒素及び炭素の濃度を低減することで、微結晶半導体
層のチャネル形成領域がｎ型半導体になることを防止することができる。また、これらの
元素の濃度が素子間でばらつくと、閾値電圧Ｖｔｈにばらつきが生じる。そのため、これ
らの濃度を極力低減することで、基板上に設けられた素子の閾値電圧Ｖｔｈのばらつきを
少なくすることができる。
半導体層１０６が微結晶半導体層である場合には、２ｎｍ以上６０ｎｍ以下、好ましく
は１０ｎｍ以上３０ｎｍ以下の厚さで形成する。微結晶半導体層の厚さを２ｎｍ以上６０
ｎｍ以下とすることで、薄膜トランジスタを完全空乏型にすることができる。また、微結
晶半導体層の成膜速度は、非晶質半導体層の成膜速度の１／１０〜１／１００と遅いため
、薄く形成し、スループットを向上させることが好ましい。
なお、半導体層１０６の表面に、非晶質半導体層、または水素、窒素又はハロゲンを含
む非晶質半導体層を形成することで、半導体層１０６に含まれる結晶粒の表面の自然酸化
を防止することができる。
しかし、微結晶半導体層及びＬＰＳＡＳ層は、オフ電流が高いという問題もある。
そこで、半導体層１０６を覆ってバッファ層１０８を形成するとよい。バッファ層１０
８を設ける場合には、半導体層１０６の表面に、結晶粒の自然酸化を防止する層を形成し
なくとも結晶粒の表面の自然酸化を防止することができる。
バッファ層１０８は、半導体層１０６と同じ材料を用いて、非晶質半導体層を形成し、
エッチングしてパターンを形成することにより形成することができる。非晶質半導体層が
シリコンにより形成される場合には、ＳｉＨ４、Ｓｉ２Ｈ６などの水素化シリコンにより
、プラズマＣＶＤ法を用いて形成することができる。また、上記の水素化シリコンに、ヘ
リウム、アルゴン、クリプトン及びネオンから選ばれた一種又は複数種の希ガス元素によ
り希釈して用いることで、非晶質半導体層を形成することができる。水素化シリコンの流
量の１倍以上２０倍以下、好ましくは１倍以上１０倍以下、更に好ましくは１倍以上５倍
以下の流量の水素を用いると、水素を含む非晶質半導体層を形成することができる。また
、上記の水素化シリコンと、窒素又はアンモニアとの混合ガスを用いることで、窒素を含
む非晶質半導体層をも形成することができる。また、上記の水素化シリコンに、フッ素、
塩素、臭素又はヨウ素を含む気体（Ｆ２、Ｃｌ２、Ｂｒ２、Ｉ２、ＨＦ、ＨＣｌ、ＨＢｒ
、ＨＩ等）を用いると、フッ素、塩素、臭素又はヨウ素を含む非晶質半導体層を形成する
ことができる。なお、水素化シリコンの代わりに、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、Ｓｉ
Ｃｌ４、ＳｉＦ４等を用いることができる。なお、この非晶質半導体層の厚さは、１００
ｎｍ以上５００ｎｍ以下とし、好ましくは１５０ｎｍ以上４００ｎｍ以下とし、更に好ま
しくは２００ｎｍ以上３００ｎｍ以下とする。
また、バッファ層１０８は、ターゲットとして非晶質半導体を用いて、水素又は希ガス
中でスパッタリングすることにより形成した、非晶質半導体層であってもよい。このとき
、アンモニア、窒素又は一酸化二窒素を雰囲気中に含ませると、窒素を含む非晶質半導体
層を形成することができる。また、雰囲気中にフッ素、塩素、臭素又はヨウ素を含む気体
（Ｆ２、Ｃｌ２、Ｂｒ２、Ｉ２、ＨＦ、ＨＣｌ、ＨＢｒ、ＨＩ等）を含ませることにより
、フッ素、塩素、臭素又はヨウ素を含む非晶質半導体層を形成することができる。
また、バッファ層１０８として、半導体層１０６の表面にプラズマＣＶＤ法又はスパッ
タリング法により非晶質半導体層を形成した後に、非晶質半導体層の表面を水素プラズマ
、窒素プラズマ又はハロゲンプラズマにより処理して、非晶質半導体層の表面を水素化、
窒素化又はハロゲン化してもよい。または、非晶質半導体層の表面を、ヘリウムプラズマ
、ネオンプラズマ、アルゴンプラズマ又はクリプトンプラズマ等でプラズマ処理してもよ
い。
バッファ層１０８は、非晶質半導体層により形成するが、この非晶質半導体層は結晶粒
を含まないことが好ましい。このため、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズ
マＣＶＤ法又はマイクロ波プラズマＣＶＤ法により形成する場合には、結晶粒を含まない
非晶質半導体層となるように成膜する。
なお、バッファ層１０８の形成時には、リンやボロン等の一導電型を付与する不純物元
素が含まれないように注意を要する。特に、閾値電圧を制御するために半導体層１０６に
添加されたボロン、またはソース領域及びドレイン領域１１０に含まれるリンがバッファ
層１０８に混入しないことが好ましい。例えば、半導体層１０６がボロンを含み、且つバ
ッファ層１０８がリンを含む場合には、半導体層１０６とバッファ層１０８との間にＰＮ
接合が形成されてしまう。また、バッファ層１０８がボロンを含み、且つソース領域及び
ドレイン領域１１０がリンを含む場合には、バッファ層１０８とソース領域及びドレイン
領域１１０との間にＰＮ接合が形成されてしまう。または、バッファ層１０８に、ボロン
とリンの双方が混入することで、再結合中心が生じ、リーク電流を生じる原因となる。バ
ッファ層１０８がこれらの不純物元素を含まないことで、リーク電流を低減することがで
きる。また、ソース領域及びドレイン領域１１０と半導体層１０６との間に、リン及びボ
ロン等の不純物元素を含まないバッファ層１０８を有することで、チャネル形成領域とな
る半導体層１０６、及びソース領域及びドレイン領域１１０に不純物元素が侵入すること
を防止できる。
また、バッファ層１０８は、水素、窒素若しくはハロゲンを含む非晶質半導体により形
成するとよい。非晶質半導体のエネルギーギャップは微結晶半導体に比べて大きく（非晶
質半導体のエネルギーギャップは１．６ｅＶ以上１．８ｅＶ以下であり、微結晶半導体の
エネルギーギャップは１．１ｅＶ以上１．５ｅＶ以下である。）、電気的抵抗が高く、移
動度が低い（微結晶半導体の１／５〜１／１０である）。このため、形成される薄膜トラ
ンジスタにおいて、ソース領域及びドレイン領域１１０と半導体層１０６との間に形成さ
れるバッファ層１０８は高抵抗な領域として機能し、半導体層１０６がチャネル形成領域
として機能することが好ましい。このため、薄膜トランジスタのオフ電流を低減すること
ができる。このような薄膜トランジスタを液晶表示装置のスイッチング素子として用いた
場合には、液晶表示装置のコントラストを向上させることができる。
半導体層１０６が酸化されると、当該薄膜トランジスタの移動度が低下し、サブスレッ
ショルドホールド値が増大するため、薄膜トランジスタの電気的特性が悪化する。バッフ
ァ層１０８が、半導体層１０６の表面を覆うように形成されることで、微結晶半導体層が
有する結晶粒（特に、表面）の酸化を防止することができ、薄膜トランジスタの電気的特
性の悪化を低減することができる。バッファ層１０８の窪み（半導体層１０６のチャネル
形成領域と重畳する部分）に水素及びフッ素のいずれか又は双方が含まれると、酸素がバ
ッファ層１０８を通過することを効果的に防止し、半導体層１０６の酸化を防止する効果
を更に高めることができる。
ソース領域及びドレイン領域１１０は、不純物半導体層を形成し、この不純物半導体層
を後にエッチングすることで形成することができる。ｎ型の薄膜トランジスタを形成する
場合には、代表的には不純物元素としてリンを添加すれば良く、水素化シリコンにＰＨ３
等のｎ型を付与する不純物元素を含む気体を加えて形成することができる。また、ｐ型の
薄膜トランジスタを形成する場合には、代表的な不純物元素としてボロンを添加すれば良
く、水素化シリコンにＢ２Ｈ６等のｐ型を付与する不純物元素を含む気体を加えれば良い
。ソース領域及びドレイン領域１１０は、微結晶半導体又は非晶質半導体により形成する
ことができる。ソース領域及びドレイン領域１１０は２ｎｍ以上６０ｎｍ以下の厚さで形
成する。つまり、半導体層１０６と同程度の厚さとするとよい。ソース領域及びドレイン
領域１１０を薄くすると、スループットを向上させることができる。
本発明では、上述したように、ゲート絶縁層から不純物半導体層までを連続成膜するこ
とが好ましい。ここで、これらの層を連続成膜することが可能なマイクロ波プラズマＣＶ
Ｄ装置について、図５を参照して説明する。図５はマイクロ波プラズマＣＶＤ装置の上断
面を示す模式図であり、中央に示される共通室２１０の周りには、ロード室２００、アン
ロード室２０５、及び第１の反応室２０１〜第４の反応室２０４を備えた構成である。共
通室２１０と各室の間にはゲートバルブ２１２〜２１７が備えられ、各室で行われる処理
が、相互に干渉しないように構成されている。基板２２０はロード室２００、アンロード
室２０５のカセット２１８及びカセット２１９に装填され、共通室２１０の搬送手段２１
１により第１の反応室２０１〜第４の反応室２０４へ運ばれる。この装置では、堆積膜種
ごとに反応室をあてがうことが可能であり、異なる種類の複数の層を大気に触れさせるこ
となく、連続して形成することができる。
第１の反応室２０１〜第４の反応室２０４のそれぞれにおいて、ゲート絶縁層から不純
物半導体層を積層して形成する。この場合は、原料ガスの切り替えにより、異なる種類の
複数の層を連続的に積層して成膜することができる。この場合、ゲート絶縁層を形成した
後、反応室内にシラン等の水素化シリコンを導入し、残留酸素及び水素化シリコンを反応
させて、反応物を反応室外に排出し、反応室内の残留酸素濃度を低減させることができる
。この結果、半導体層１０６に含まれる酸素の濃度を低減することができる。また、半導
体層１０６に含まれる結晶粒の酸化を防止することができる。
または、第１の反応室２０１及び第３の反応室２０３で絶縁層、微結晶半導体層及び非
晶質半導体層を成膜し、第２の反応室２０２及び第４の反応室２０４でソース領域及びド
レイン領域１１０を形成する。ソース領域及びドレイン領域１１０のみを単独で成膜する
ことにより、チャンバーに残存する一導電型を付与する不純物元素が他の層に混入するこ
とを防止できる。
図５のように、複数のチャンバーが接続されたマイクロ波プラズマＣＶＤ装置を用いる
ことで、ゲート絶縁層から不純物半導体層までを連続的に成膜することができ、量産性（
生産性）を高めることができる。また、ある反応室がメンテナンスやクリーニングを行っ
ていても、残りの反応室を用いることで成膜処理が可能となり、成膜のタクトを向上させ
ることができる。また、大気中に浮遊する汚染源となりうる不純物元素に汚染されること
なく各積層界面を形成することができるので、薄膜トランジスタの電気的特性のばらつき
を低減することができる。
また、第１の反応室２０１で絶縁層を形成し、第２の反応室２０２で微結晶半導体層及
び非晶質半導体層を形成し、第３の反応室２０３でソース領域及びドレイン領域１１０を
形成するとよい。また、微結晶半導体層は成膜速度が遅いため、複数の反応室を用いて微
結晶半導体層を成膜してもよい。例えば、第１の反応室２０１でゲート絶縁層を形成し、
第２の反応室２０２及び第３の反応室２０３で微結晶半導体層を形成し、第４の反応室２
０４で非晶質半導体層を形成し、第５の反応室（図示しない）で不純物半導体層を形成し
てもよい。このように、複数の反応室を用いて同時に微結晶半導体層を成膜することで、
薄膜トランジスタ作製のスループットを向上させることができる。このとき、各反応室の
内壁を、成膜する種類の膜でコーティングすることが好ましい。
図５に示す構成のマイクロ波プラズマＣＶＤ装置を用いることで、各反応室で組成の類
似する複数種の層又は一種類の層を成膜することが可能であり、且つ大気に曝すことなく
連続成膜することができる。そのため、既に成膜した層の残留物及び大気に浮遊する不純
物元素に界面が汚染されることなく、積層膜を形成することができる。
なお、図５に示すマイクロ波プラズマＣＶＤ装置には、ロード室及びアンロード室が別
々に設けられているが、これらを一つに統合し、ロード／アンロード室としてもよい。ま
た、マイクロ波プラズマＣＶＤ装置に予備室を設けてもよい。予備室で基板を予備加熱す
ることで、各反応室において成膜までの加熱時間を短縮することが可能であり、スループ
ットを向上させることができる。
次に、成膜処理について具体的に説明する。成膜処理は、その目的に応じて、ガス供給
部から供給するガスを選択して行う。
ここでは、ゲート絶縁層１０４が積層して二層構造で形成されている場合を示す。ゲー
ト絶縁層１０４として、酸化窒化シリコン層を形成し、該酸化窒化シリコン層上に窒化酸
化シリコン層を形成する方法を一例としてあげる。
まず、マイクロ波プラズマＣＶＤ装置の反応室の処理容器の内部を、フッ素ラジカルで
クリーニングする。なお、フッ素ラジカルの導入は、反応室の外側に設けられたプラズマ
発生器に、フッ化炭素、フッ化窒素又はフッ素を導入し、解離し、フッ素ラジカルを反応
室に導入することで行う。フッ素ラジカルの導入により、反応室内をクリーニングするこ
とができる。
フッ素ラジカルでクリーニングした後に反応室内部に水素を大量に導入することで、反
応室内の残留フッ素と水素を反応させて、残留フッ素の濃度を低減することができる。こ
のため、後に反応室の内壁に成膜する保護層へのフッ素の混入量を減らすことが可能であ
り、保護層の厚さを薄くすることが可能である。
次に、反応室の処理容器の内壁等の表面に保護層として酸化窒化シリコン層を堆積する
。ここでは、処理容器内の圧力を１Ｐａ以上２００Ｐａ以下、好ましくは１Ｐａ以上１０
０Ｐａ以下とし、プラズマ着火用のガスとして、ヘリウム、アルゴン、キセノン及びクリ
プトン等の希ガスのいずれか一種以上のガスを導入する。更には、上記の希ガスに加えて
水素を導入する。プラズマ着火用のガスとしてはヘリウムガスを用いることが特に好まし
く、更にはヘリウムと水素の混合ガスを用いることがより好ましい。
ヘリウムのイオン化エネルギーは２４．５ｅＶと高いが、約２０ｅＶに準安定状態があ
るので、放電中においては約４ｅＶでイオン化が可能である。このため、放電開始電圧が
低く、放電を維持しやすい。よって、生成したプラズマを均一に維持することが可能であ
り、省電力化が可能である。
また、プラズマ着火用のガスとして、更には酸素ガスを導入してもよい。希ガスと共に
、酸素ガスを処理容器内に導入することで、プラズマの着火を容易にすることができる。
次に、マイクロ波発生装置の電源をオンにし、マイクロ波発生装置の出力は５００Ｗ以
上６０００Ｗ以下、好ましくは４０００Ｗ以上６０００Ｗ以下としてプラズマを発生させ
る。次に、原料ガスをガス管から処理容器内に導入する。具体的には、原料ガスとして、
シラン、一酸化二窒素及びアンモニアを導入することで、処理容器の内壁、ガス管、誘電
体板、及び支持台表面上に保護層として窒化酸化シリコン層を形成する。なお、原料ガス
として、アンモニアの代わりに窒素を導入しても良い。保護層の厚さは５００〜２０００
ｎｍとなるように形成する。
次に、原料ガスの供給を停止し、処理容器内の圧力を低下させ、マイクロ波発生装置の
電源をオフにした後、処理容器内の支持台上に基板を導入する。
次に、上記の保護層と同様の工程により、基板上にゲート絶縁層１０４として酸化窒化
シリコン層を堆積させる。
酸化窒化シリコン層を所望の厚さまで堆積した後に原料ガスの供給を停止し、処理容器
内の圧力を低下させることで、マイクロ波発生装置の電源をオフにする。
次に、処理容器内の圧力を１Ｐａ以上２００Ｐａ以下、好ましくは１Ｐａ以上１００Ｐ
ａ以下とし、プラズマ着火用ガスとして、ヘリウム、アルゴン、キセノン及びクリプトン
等の希ガスのいずれか一種以上と、原料ガスである一酸化二窒素、希ガス及びシランを導
入する。次に、マイクロ波発生装置の電源をオンにし、マイクロ波発生装置の出力を５０
０Ｗ以上６０００Ｗ以下、好ましくは４０００Ｗ以上６０００Ｗ以下としてプラズマを発
生させる。次に、原料ガスをガス管から処理容器内に導入し、基板の窒化酸化シリコン層
上に酸化窒化シリコン層を形成する。次に、原料ガスの供給を停止し、処理容器内の圧力
を低下させ、マイクロ波発生装置の電源をオフにして、成膜プロセスを終了する。
以上の工程により、反応室内壁の保護層を窒化酸化シリコン層とし、基板上に窒化酸化
シリコン層と酸化窒化シリコン層とを連続的に成膜することで、上層側の酸化窒化シリコ
ン層中への不純物元素の混入を低減することができる。マイクロ波を発生させることが可
能な電源装置を用いたマイクロ波プラズマＣＶＤ法を用いてこれらの層を成膜すると、プ
ラズマ密度が高くなり緻密な膜が形成される。そのため、絶縁耐圧の高い膜を形成するこ
とができる。この膜を薄膜トランジスタのゲート絶縁層として用いると、該薄膜トランジ
スタの閾値電圧のばらつきを低減することができる。また、ＢＴ（Ｂｉａｓ Ｔｅｍｐｅ
ｒａｔｕｒｅ）試験において発生する不良の数を低減することができ、歩留まりが向上す
る。また、静電気に対する耐性が高まり、高い電圧が印加されても破壊されにくい薄膜ト
ランジスタを作製することができる。また、経時破壊の少ない薄膜トランジスタを作製す
ることができる。また、ホットキャリアダメージの少ないトランジスタを作製することが
できる。
また、ゲート絶縁層１０４が、マイクロ波プラズマＣＶＤ装置により形成した酸化窒化
シリコン層の単層である場合、上記の保護層の形成方法及び酸化窒化シリコン層の形成方
法を用いる。特に、シランに対する一酸化二窒素の流量比を１００倍以上３００倍以下、
好ましくは１５０倍以上２５０倍以下とすると、絶縁耐圧の高い酸化窒化シリコン層を形
成することができる。
次に、マイクロ波プラズマＣＶＤ法により形成される微結晶半導体層と、バッファ層と
して機能する非晶質半導体層とを連続して成膜する処理方法について説明する。まず、上
記の絶縁層の形成と同様に、反応室内をクリーニングする。次に、処理容器内に保護層と
してシリコン層を堆積する。シリコン層としては非晶質シリコン層を概ね０．２μｍ以上
０．４μｍ以下の厚さで形成するとよい。ここでは、処理容器内の圧力を１Ｐａ以上２０
０Ｐａ以下、好ましくは１Ｐａ以上１００Ｐａ以下とし、プラズマ着火用のガスとして、
ヘリウム、アルゴン、キセノン及びクリプトン等の希ガスのいずれか一種以上を導入する
。なお、希ガスと共に水素を導入してもよい。
次に、マイクロ波発生装置の電源をオンにし、マイクロ波発生装置の出力を５００Ｗ以
上６０００Ｗ以下、好ましくは４０００Ｗ以上６０００Ｗ以下としてプラズマを発生させ
る。次に、原料ガスをガス管から処理容器内に導入する。原料ガスとして、具体的には、
水素化シリコンガスと水素ガスを導入することで、処理容器の内壁、ガス管、誘電体板、
及び支持台表面上に保護層として微結晶シリコン層を形成する。また、水素化シリコンガ
スと水素ガスを、ヘリウム、アルゴン、クリプトン及びネオンから選ばれた一種又は複数
種の希ガス元素で希釈して微結晶半導体層を形成することができる。ここで、水素化シリ
コンに対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下
、更に好ましくは１００倍程度とする。また、このときの保護層の厚さは５００ｎｍ以上
２０００ｎｍ以下とする。なお、マイクロ波発生装置の電源をオンにする前に、処理容器
内に上記の希ガスの他、水素化シリコンガスと水素ガスを導入してもよい。
また、水素化シリコンガスを、ヘリウム、アルゴン、クリプトン及びネオンから選ばれ
た一種又は複数種の希ガス元素で希釈して、保護層としての非晶質半導体層を形成するこ
とができる。
次に、原料ガスの供給を停止し、処理容器内の圧力を低下させ、マイクロ波発生装置の
電源をオフにした後、処理容器内の支持台上に基板を導入する。
次に、上記のように基板上に形成された、ゲート絶縁層１０４の表面を水素プラズマ処
理するとよい。微結晶半導体層を形成する前に水素プラズマ処理することにより、ゲート
絶縁層１０４と半導体層１０６との界面における格子歪を低減することが可能であり、ゲ
ート絶縁層１０４と半導体層１０６との界面特性を向上させることができ、形成される薄
膜トランジスタの電気的特性を向上させることができる。
また、上記の水素プラズマ処理において、反応容器内に形成された保護層である非晶質
シリコン層をも水素プラズマ処理することにより、保護層がエッチングされ、ゲート絶縁
層１０４の表面に微少量のシリコンが堆積する。この、微少量のシリコンが結晶成長の核
となり、微結晶半導体層が堆積する。この結果、ゲート絶縁層１０４と半導体層１０６と
の界面における格子歪を低減することが可能であり、ゲート絶縁層１０４と半導体層１０
６との界面特性を向上させることができる。そのため、形成される薄膜トランジスタの電
気的特性を向上させることができる。
次に、上記の保護層の形成と同様に、基板上に微結晶半導体材料を堆積させる。微結晶
半導体層の厚さは２ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とする
。なお、微結晶半導体としては微結晶シリコンを用いる。
なお、微結晶シリコン層は、当該層の下方から上方に向かって結晶成長し、針状結晶を
形成する。結晶面が大きくなるように結晶成長するからである。しかし、このように結晶
成長する場合であっても、微結晶シリコン層の成膜速度は、非晶質シリコン層の成膜速度
の１％以上１０％以下程度である。そのため、スループットを向上させるためには、微結
晶シリコン層を薄く形成することが好ましい。
微結晶シリコン層が所望の厚さまで堆積した後、原料ガスの供給を停止し、処理容器内
の圧力を低下させ、マイクロ波発生装置の電源をオフにして、微結晶シリコン層の成膜プ
ロセスを終了する。
次に、微結晶シリコン層に対して表面側からレーザ光を照射する。
本発明における微結晶シリコン層の形成では、ゲート絶縁層上に微結晶シリコン層を堆
積後、微結晶シリコン層の表面側からレーザ光を照射する。
上記のレーザ光は微結晶シリコン層とゲート絶縁層の界面にまで作用させることができ
る。それにより、微結晶シリコン層の表面側に存在する結晶を核として、該表面からゲー
ト絶縁層の界面に向けて結晶成長が進み、略柱状の結晶が成長する。ＬＰ処理による結晶
成長は結晶粒径を拡大させるものではなく、層の厚さ方向における結晶性を改善するもの
であるといえる。
上記のＬＰ処理は矩形長尺状に集光（線状レーザビームに成形）することで、例えば７
３０ｍｍ×９２０ｍｍのガラス基板上の微結晶シリコン層をレーザビームの１回のスキャ
ンで処理することにより行うことができる。この場合、線状レーザビームを重ね合わせる
割合（オーバーラップ率）を０〜９８％、好ましくは８５〜９５％として行うとよい。こ
のようにスキャンすることにより、基板１枚当たりの処理時間が短縮され、生産性を向上
させることができる。ただし、レーザビームの形状は線状に限定されるものではなく面状
としても同様に処理することができる。また、このＬＰ処理はガラス基板のサイズに限定
されず、様々なサイズの基板を用いることができる。ＬＰ処理を行うことで、微結晶シリ
コン層とゲート絶縁層との界面近傍の領域の結晶性が改善され、特にボトムゲート構造を
有するトランジスタの電気的特性を向上させることができる。
このような成長によれば、従来の低温ポリシリコンに生じていた表面の凹凸（リッジと
呼ばれる凸状体）は形成されず、ＬＰ処理後のシリコン表面においては高い平滑性が保た
れる。
従って、成膜後の非晶質シリコン層に、直接的にレーザ光を作用させて得られるＬＰＳ
ＡＳ層は、従来における堆積されたのみの微結晶シリコン層及び堆積後に伝導加熱により
改質された微結晶シリコン層（非特許文献１を参照。）とは、その成長メカニズム及び形
成される層の性質が明らかに異なることになる。ただし、これは本発明の一形態に過ぎず
、ＬＰ処理を行わずして形成した微結晶半導体層であってもよいことは、上記した通りで
ある。
ＬＰＳＡＳ層を形成した後、プラズマＣＶＤ法により非晶質半導体層を２８０℃以上４
００℃以下の温度で成膜する。ＬＰＳＡＳ層上に水素を含む非晶質半導体層を堆積するこ
とにより、ＬＰＳＡＳ層に水素を拡散させてダングリングボンドの終端をすることが可能
である。
次に、処理容器内の圧力を下げて原料ガスの流量を調整する。具体的には、水素ガスの
流量を微結晶半導体層の成膜条件より大幅に低減する。代表的には、水素化シリコンの流
量の１倍以上２００倍以下、好ましくは１倍以上１００倍以下、より好ましくは１倍以上
５０倍以下の流量の水素ガスを導入する。または、水素ガスを処理容器内に導入せず、水
素化シリコンガスを導入してもよい。このように水素化シリコンに対する水素の流量を低
下させることにより、バッファ層として形成される非晶質半導体層の成膜速度を向上させ
ることができる。または、水素化シリコンガスを、ヘリウム、アルゴン、クリプトン及び
ネオンから選ばれた一種又は複数種の希ガス元素で希釈する。次に、マイクロ波発生装置
の電源をオンにし、マイクロ波発生装置の出力は５００Ｗ以上６０００Ｗ以下、好ましく
は４０００Ｗ以上６０００Ｗ以下としてプラズマを発生させることで、非晶質半導体層を
形成することができる。非晶質半導体層の成膜速度は微結晶半導体層に比べて高いため、
処理容器内の圧力を低く設定することができる。このときの非晶質半導体層の厚さは１０
０ｎｍ以上４００ｎｍ以下とするとよい。
非晶質半導体層を所望の厚さまで堆積した後に、原料ガスの供給を停止し、処理容器内
の圧力を低下し、マイクロ波発生装置の電源をオフにして、非晶質半導体層の成膜プロセ
スを終了する。
なお、半導体層１０６及びバッファ層１０８となる非晶質半導体層をプラズマが着火し
た状態で形成してもよい。具体的には水素化シリコンに対する水素の流量比を徐々に低減
させて半導体層１０６及びバッファ層１０８となる非晶質半導体層を積層して形成する。
このような手法によることで、半導体層１０６とバッファ層１０８との界面に不純物を堆
積させずして歪の少ない界面を形成することが可能であり、後に形成される薄膜トランジ
スタの電気的特性を向上させることができる。
なお、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置で生成されたプラズマは
電子密度が高く、原料ガスから多くのラジカルが生成されて基板へ供給されるため、基板
表面でのラジカル反応が促進され、微結晶半導体の成膜速度を高めることができる。更に
、複数のマイクロ波発生装置及び複数の誘電体板で構成されるマイクロ波プラズマＣＶＤ
装置は、大面積のプラズマを安定して生成することができる。このため、大面積基板を用
いる場合であっても、その性質について高い均一性を有する層を成膜することが可能であ
ると共に、量産性（生産性）を高めることができる。
また、同じ処理容器内で微結晶半導体層と非晶質半導体層を連続して成膜することで、
歪の少ない界面を形成することが可能であり、また、界面に混入しうる大気成分を低減す
ることができるため好ましい。
なお、これらの絶縁層及び半導体層のそれぞれの形成工程において、反応室の内壁に５
００ｎｍ以上２０００ｎｍ以下の保護層が形成されている場合は、上記のクリーニング処
理及び保護層の形成処理を省くことが可能である。
次に、不純物半導体層上にレジストマスク１２１を形成する（図２（Ａ）を参照）。レ
ジストマスク１２１は、フォトリソグラフィ法又はインクジェット法により形成する。
次に、レジストマスク１２１を用いて微結晶半導体層、非晶質半導体層及び不純物半導
体層をエッチングする。この処理により、半導体層１０６、バッファ層１０８及びソース
領域及びドレイン領域１１０を素子毎に分離する（図２（Ｂ）を参照）。その後、レジス
トマスク１２１を除去する。
なお、このエッチング処理では、微結晶半導体層、非晶質半導体層及び不純物半導体層
が積層された層の側面がテーパー形状となるようにエッチングを行うことが好ましい。テ
ーパー角は３０°以上９０°以下、好ましくは４０°以上８０°以下とする。
また、側面をテーパー形状とすることで、後の工程でこれらの上に形成される層（例え
ば、配線層）の被覆性を向上させることもできる。従って、段差における配線切れ等を防
止することができる。
なお、テーパー角とは、図６に示す角度θをいう。図６では、基板２２２上に、側面が
テーパー形状を有する層２２４が形成されている。層２２４のテーパー角はθである。
次に、不純物半導体層、及びゲート絶縁層１０４上に導電層を形成する（図２（Ｃ）を
参照）。
ここで形成される導電層は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モ
リブデン、クロム、タンタル若しくはタングステン等により単層で又は積層して形成する
ことができる。または、ヒロック防止元素が添加されたアルミニウム合金（ゲート電極層
１０２に用いることができるＡｌ−Ｎｄ合金等）により形成してもよい。一導電型を付与
する不純物元素を添加した結晶性シリコンを用いてもよい。一導電型を付与する不純物元
素が添加された結晶性シリコンと接する側の層を、チタン、タンタル、モリブデン、タン
グステン又はこれらの元素の窒化物により形成し、その上にアルミニウム又はアルミニウ
ム合金を形成した積層構造としてもよい。更には、アルミニウム又はアルミニウム合金の
上面及び下面を、チタン、タンタル、モリブデン、タングステン又はこれらの元素の窒化
物で挟んだ積層構造としてもよい。例えば、導電層として、アルミニウム層をモリブデン
層で挟んだ三層の積層構造とすることが好ましい。
導電層は、スパッタリング法又は真空蒸着法等を用いて形成する。また、導電層は、銀
、金又は銅等の導電性ナノペーストを用いてスクリーン印刷法又はインクジェット法等を
用いて吐出し、焼成することで形成しても良い。
次に、該導電層上にレジストマスク１２２を形成する（図３（Ａ）を参照）。レジスト
マスク１２２は、レジストマスク１２１と同様にフォトリソグラフィ法又はインクジェッ
ト法により形成する。ここで、レジストマスクのサイズを調整するためにＯ２プラズマに
よるアッシングを行っても良い。
次に、レジストマスク１２２を用いて導電層をエッチングし、導電層をパターン形成す
る（図３（Ｂ）を参照）。パターン形成された導電層は、ソース電極及びドレイン電極と
して機能する。エッチングにはウエットエッチングを用いることが好ましい。ウエットエ
ッチングにより、これら導電層の側面が選択的にエッチングされる。その結果、導電層は
後退し、ソース電極及びドレイン電極層１１２が形成される。この段階でのソース電極及
びドレイン電極層１１２の側面と、不純物半導体層の側面とは一致しておらず、ソース電
極及びドレイン電極層１１２の側面の外側に、不純物半導体層の側面が形成される。この
ソース電極及びドレイン電極として機能するソース電極及びドレイン電極層１１２は、信
号線をも構成する。
次に、レジストマスク１２２が形成された状態で、不純物半導体層及び非晶質半導体層
をエッチングしてバックチャネル部を形成する（図３（Ｃ）を参照）。なお、非晶質半導
体層は一部を残してエッチングされ、半導体層１０６の表面は非晶質半導体層により覆わ
れている。非晶質半導体層がエッチングされることで、バッファ層１０８が形成される。
バッファ層１０８は、ソース領域及びドレイン領域の形成時に一部がエッチングされて
窪みが設けられているが、窪みと重畳するバッファ層１０８の一部が残存する厚さとする
ことが好ましい。エッチングされて残存する部分（窪みと重畳する部分）のエッチング後
の厚さは、エッチング前の厚さの半分程度とするとよい。なお、ここでエッチング前の厚
さは、１００ｎｍ以上５００ｎｍ以下であり、好ましくは１５０ｎｍ以上４００ｎｍ以下
であり、更に好ましくは２００ｎｍ以上３００ｎｍ以下である。なお、ソース領域及びド
レイン領域１１０と重畳する部分のバッファ層１０８は、ソース領域及びドレイン領域１
１０の形成プロセスにおいてエッチングされないため、この部分の厚さは１００ｎｍ以上
５００ｎｍ以下であり、好ましくは１５０ｎｍ以上４００ｎｍ以下であり、更に好ましく
は２００ｎｍ以上３００ｎｍ以下である。上記のように、バッファ層１０８となる非晶質
半導体層を十分に厚くすることで、半導体層１０６を安定して形成することができる。こ
のように、バッファ層１０８は、半導体層１０６のエッチングストッパーとしても機能す
る。
次に、レジストマスク１２２を除去する（図４（Ａ）を参照）。
以上のように、微結晶半導体層により形成される薄膜トランジスタに、バッファ層１０
８が設けられていることで、エッチング残渣が半導体層１０６に混入することを防止でき
るが、ソース領域とドレイン領域との間のバッファ層１０８上にはエッチング工程により
生じた副生成物、レジストマスクの残渣、及びレジストマスク１２２の除去に用いた装置
内の汚染源となりうる物質等が付着又は堆積等しており、これらを介した導通により、多
くの素子においてオフ電流が高くなり、同一基板上における素子間の電気的特性にばらつ
きを生じることが多かった。特に、レジストマスクの剥離に、硫黄を含む剥離液を用いる
とこの傾向が顕著である。
そのため、上記の問題の解決を目的として、ドライエッチングを行う。ドライエッチン
グにより、ソース領域とドレイン領域との間の絶縁を確実なものとすることができる。エ
ッチング条件は、露出している非晶質半導体層にダメージが入らず、且つ該非晶質半導体
層に対するエッチングレートが低い条件を用いる。つまり、露出している非晶質半導体層
の表面にほとんどダメージを与えず、且つ非晶質半導体層の厚さが減少しない条件を用い
ればよい。ここで、エッチングガスには、バックチャネルの形成時に用いたガス（例えば
塩素ガス）を用いればよい。エッチングには誘導結合型プラズマ方式を用いることが好ま
しく、条件の一例として、ガスの流量比を３０ｓｃｃｍとし、チャンバー内の圧力を０．
６７Ｐａ、下部電極の温度を−１０℃、チャンバー側壁の温度は約８０℃として、コイル
型の電極に２０００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、基
板側には電力を投入せずして（すなわち無バイアスの０Ｗとして）、３０秒間のエッチン
グを行えばよい。このようなエッチングを行うことで、例えば剥離液中に含まれる硫黄等
が除去される。
また、ここでエッチング方法について特に限定は無く、誘導結合型プラズマ（ＩＣＰ：
Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式の他、容量結合型プラズ
マ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、電子サ
イクロトロン共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏ
ｎａｎｃｅ）方式、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔ
ｃｈｉｎｇ）方式等を用いることができる。
なお、ここでのドライエッチングは、連続的な放電により行うのではなく、不連続な放
電（パルス放電）により行うことが好ましい。より好ましくは、繰り返しパルス放電によ
り行う。ドライエッチングをパルス放電により行うことで、被エッチング面であるバック
チャネル部に生じるチャージアップダメージを低減することができる。バックチャネル部
におけるチャージアップダメージを低減することで、ソース電極とドレイン電極との間に
生じるリーク電流を低減することができる。従って、パルス放電を用いることで、オフ電
流を更に低下させることができるためスイッチング特性が向上し、本発明の効果を更に高
めることができる。
上記のようにエッチングを行うことで、ソース領域とドレイン領域との間のバッファ層
１０８上に存在する、残渣等を除去することができる。また、この工程により、ソース電
極及びドレイン電極層１１２と重畳しない領域の不純物半導体層も、僅かにエッチングさ
れる。上記のエッチング条件では、不純物半導体層は、例えば０ｎｍ以上５ｎｍ以下程度
エッチングされることが多い。従って、本発明を適用した薄膜トランジスタは、ソース領
域及びドレイン領域１１０の上部（第１の部分）の（内側の）側面はソース電極及びドレ
イン電極層１１２と略同一面上に存在し、ソース領域及びドレイン領域１１０の下部（第
２の部分）の（内側の）側面はバッファ層の側面と略同一面上に存在することになる（図
４（Ｂ）を参照）。このようにエッチングされることで、不純物半導体層は、概略階段状
の形状になることがある。
また、以上説明したように、ソース電極及びドレイン電極層１１２の側面と、ソース領
域及びドレイン領域１１０の側面とが一致しないため、ソース電極とドレイン電極との間
の距離が十分に大きくなる。従って、リーク電流を小さくし、ショート（短絡）を防止す
ることができる。また、ソース電極及びドレイン電極層１１２の側面と、ソース領域及び
ドレイン領域１１０の側面とが一致しない形状であるため、ソース電極及びドレイン電極
層１１２の側面、並びにソース領域及びドレイン領域１１０の側面において、電界集中が
起こりにくい。更には、高抵抗領域であるバッファ層１０８を有することで、ゲート電極
層１０２と、ソース電極及びドレイン電極層１１２との間の距離が十分に大きくなってい
る。そのため寄生容量の発生を抑制し、リーク電流を小さくすることができる。このため
、信頼性が高く、オフ電流が小さく、絶縁耐圧の高い薄膜トランジスタを作製することが
できる。
以上の工程により、本発明のチャネルエッチ型の薄膜トランジスタを形成することがで
きる。
次に、ソース電極及びドレイン電極層１１２、ソース領域及びドレイン領域１１０、半
導体層１０６及びゲート絶縁層１０４を覆って絶縁層１１４を形成する（図４（Ｃ）を参
照）。絶縁層１１４は、ゲート絶縁層１０４と同様に形成することができる。なお、絶縁
層１１４は、大気中に浮遊する有機物や金属、水蒸気等の汚染源となりうる不純物の侵入
を防ぐことができるよう、緻密な窒化シリコン層とすることが好ましい。また、バッファ
層１０８中の炭素、窒素及び酸素の濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３以下、更に
は５×１０１８ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。
なお、図１に示す薄膜トランジスタは画素トランジスタとして機能するため、ソース電
極及びドレイン電極の一方が画素電極に接続されている。図１に示す薄膜トランジスタに
おいては、ソース電極及びドレイン電極の一方が、絶縁層１１４に設けられた開口部１１
６を介して画素電極層１１８に接続される。
画素電極層１１８は、酸化タングステンを含むインジウム酸化物、酸化タングステンを
含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むイン
ジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物
、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を用いるこ
とができる。
また、画素電極層１１８として、導電性高分子（導電性ポリマーともいう。）を含む導
電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極層１
１８は、シート抵抗が１００００Ω／ｃｍ２以下であり、且つ波長５５０ｎｍにおける透
光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の
抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
なお、導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができ
る。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリ
チオフェン若しくはその誘導体、又はこれらの２種以上の共重合体等が挙げられる。
画素電極層１１８は、ソース電極及びドレイン電極層１１２等と同様に、導電層を全面
に形成した後にレジストマスク等を用いてエッチングを行い、パターン形成すればよい。
なお、上記した説明では、ゲート電極と走査線とが同一の工程で形成され、ソース電極
及びドレイン電極と信号線とが同一の工程で形成される場合について説明したが、本発明
はこれに限定されない。電極と、該電極に接続される配線を別工程にて形成してもよい。
以上、本実施の形態にて説明したように、本発明を適用することでソース電極とドレイ
ン電極との間のリーク電流が小さく、絶縁耐圧の高い薄膜トランジスタを作製することが
できる。以上のように作製した薄膜トランジスタは、電気的特性を良好にすることができ
る。また、大面積基板上に作製する場合であっても、同一基板上の素子間のばらつきを小
さくすることができる。
また、上記説明したように、本実施の形態の薄膜トランジスタはスイッチング特性の高
いものとすることができる。そのため、この薄膜トランジスタを画素トランジスタとして
用いることで、コントラスト比の高い表示装置を作製することができる。
（実施の形態２）
本実施の形態では、本発明の薄膜トランジスタを作製する方法であって、実施の形態１
とは異なるものについて図面を参照して説明する。具体的には、バックチャネルの形成に
レジストマスクを用いることなく、ソース電極及びドレイン電極層をマスクとしてバック
チャネルの形成を行う形態について説明する。
本発明の薄膜トランジスタを作製する方法の一形態を図７及び図８を参照して説明する
。
まず、ソース電極及びドレイン電極となる導電層をエッチングする工程までを行う（図
７（Ａ）を参照）。なお、図７（Ａ）に示す状態は図３（Ａ）に示す状態と同様である。
この工程によりソース電極とドレイン電極が形成される。導電層のエッチングには、レジ
ストマスク１２６を用いる。
次に、レジストマスク１２６を除去する（図７（Ｂ）を参照）。その後、ソース電極及
びドレイン電極をマスクとして不純物半導体層及びバッファ層の一部をエッチングし、ソ
ース領域とドレイン領域とを分離する。この工程によりソース領域及びドレイン領域が形
成され、バックチャネル部が形成される（図７（Ｃ）を参照）。
上記の作製方法においても実施の形態１と同様に、ソース領域とドレイン領域との間の
バッファ層上にはエッチング工程により生じた副生成物、レジストマスクの残渣、及びレ
ジストマスクの除去に用いた装置内の汚染源となりうる物質が付着又は堆積等しており、
これらを介した導通により、多くの素子においてオフ電流が高くなり、更には同一基板上
における素子間の電気的特性にばらつきを生じることが多かった。特に、レジストマスク
の剥離に、硫黄を含む剥離液を用いるとこの傾向が顕著である。
そのため、上記の問題の解決を目的として、ドライエッチングを行う。ドライエッチン
グにより、ソース領域とドレイン領域との間の絶縁を確実なものとすることができる。エ
ッチング条件は、露出している非晶質半導体層にダメージが入らず、且つ該非晶質半導体
層に対するエッチングレートが低い条件を用いる。つまり、露出している非晶質半導体層
の表面にほとんどダメージを与えず、且つ非晶質半導体層の厚さが減少しない条件を用い
ればよい。ここで、エッチングガスには、バックチャネルの形成時に用いたガス（例えば
塩素ガス）を用いればよい。エッチングには誘導結合型プラズマ方式を用いることが好ま
しく、条件の一例として、ガスの流量比を３０ｓｃｃｍとし、チャンバー内の圧力を０．
６７Ｐａ、下部電極温度を−１０℃、チャンバー側壁の温度は約８０℃にして、コイル型
の電極に２０００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、基板
側には電力を投入せずして（すなわち無バイアスの０Ｗとして）、３０秒間のエッチング
を行えばよい。このようなエッチングを行うことで、例えば剥離液中に含まれる硫黄等が
除去される。
また、ここでエッチング方法について特に限定は無く、誘導結合型プラズマ（ＩＣＰ：
Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式の他、容量結合型プラズ
マ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、電子サ
イクロトロン共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏ
ｎａｎｃｅ）方式、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔ
ｃｈｉｎｇ）方式等を用いることができる。
なお、ここでのドライエッチングは、連続的な放電ではなく、断続的な放電により行う
ことが好ましく、より好ましくはパルス放電により行う。ドライエッチングをパルス放電
により行うことで、被エッチング面であるバックチャネル部に生じるチャージアップダメ
ージを低減することができる。バックチャネル部におけるチャージアップダメージを低減
することで、ソース電極とドレイン電極との間に生じるリーク電流を低減することができ
る。従って、パルス放電を用いることで、オフ電流を更に低下させることができるためス
イッチング特性が向上し、本発明の効果を更に高めることができる。
上記のようにエッチングを行うことで、ソース領域とドレイン領域との間のバッファ層
１０８上に存在する、エッチング残渣等を除去することができる。しかし、実施の形態１
にて説明したように、ソース電極及びドレイン電極層と重畳しない領域に不純物半導体層
が存在しないため、当該エッチングにおいて、不純物半導体層はエッチングされない（図
８（Ａ）を参照）。以上のようにして薄膜トランジスタを作製することができる。
次に、上記作製した薄膜トランジスタを覆って絶縁層を形成する（図８（Ｂ）を参照）
。この絶縁層は、実施の形態１の絶縁層１１４と同様に形成すればよい。
なお、この薄膜トランジスタを画素トランジスタとして用いるためには、ソース電極及
びドレイン電極の一方を画素電極に接続すればよい。
次に、上記の作製方法とは異なる作製方法の一例について説明する。
まず、図３（Ａ）と同様にレジストマスクが形成された状態で、導電層が所望のパター
ンを形成するように、エッチングを行う。ここでは、実施の形態１とは異なり、ドライエ
ッチングを用いる。導電層をドライエッチングすることで、図９（Ａ）に示すように、導
電層がレジストマスクから後退しないようにパターン形成された状態を得る。ここでのエ
ッチングにはレジストマスク１３１を用いる。
次に、当該導電層をウエットエッチングする。この工程により、導電層の側面が後退し
、ソース電極及びドレイン電極が形成される（図９（Ｂ）を参照）。
次に、不純物半導体層及びバッファ層の一部をエッチングし、ソース領域とドレイン領
域とを分離する。この工程によりソース領域及びドレイン領域が形成され、バックチャネ
ル部が形成される（図９（Ｃ）を参照）。
次に、レジストマスク１３１を除去する（図１０（Ａ）を参照）。
上記の作製方法においても他の作製方法と同様に、ソース領域とドレイン領域との間の
バッファ層上にはエッチング工程により生じた副生成物、レジストマスクの残渣、及びレ
ジストマスクの除去に用いた装置内の汚染源となりうる物質が付着又は堆積等しており、
これらを介した導通により、多くの素子においてオフ電流が高くなり、更には同一基板上
における素子間の電気的特性にばらつきを生じることが多かった。特に、レジストマスク
の剥離に、硫黄を含む剥離液を用いるとこの傾向が顕著である。
そのため、上記の問題の解決を目的として、ドライエッチングを行う。ドライエッチン
グにより、ソース領域とドレイン領域との間の絶縁を確実なものとすることができる。エ
ッチング条件は、露出している非晶質半導体層にダメージが入らず、且つ該非晶質半導体
層に対するエッチングレートが低い条件を用いる。つまり、露出している非晶質半導体層
の表面にほとんどダメージを与えず、且つ非晶質半導体層の厚さが減少しない条件を用い
ればよい。ここで、エッチングガスには、バックチャネルの形成時に用いたガス（例えば
塩素ガス）を用いればよい。エッチングには誘導結合型プラズマ方式を用いることが好ま
しく、条件の一例として、ガスの流量比を３０ｓｃｃｍとし、チャンバー内の圧力を０．
６７Ｐａ、下部電極温度を−１０℃、チャンバー側壁の温度は約８０℃にして、コイル型
の電極に２０００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、基板
側には電力を投入せずして（すなわち無バイアスの０Ｗとして）、３０秒間のエッチング
を行えばよい。このようなエッチングを行うことで、例えば剥離液中に含まれる硫黄等が
除去される。
また、ここでもエッチング方法について特に限定は無く、誘導結合型プラズマ（ＩＣＰ
：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式の他、容量結合型プラ
ズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、電子
サイクロトロン共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓ
ｏｎａｎｃｅ）方式、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅ
ｔｃｈｉｎｇ）方式等を用いることができる。
なお、ここでのドライエッチングは、連続的な放電ではなく、断続的な放電により行う
ことが好ましく、より好ましくはパルス放電により行う。ドライエッチングをパルス放電
により行うことで、被エッチング面であるバックチャネル部に生じるチャージアップダメ
ージを低減することができる。バックチャネル部におけるチャージアップダメージを低減
することで、ソース電極とドレイン電極との間に生じるリーク電流を低減することができ
る。従って、パルス放電を用いることで、オフ電流を更に低下させることができるためス
イッチング特性が向上し、本発明の効果を更に高めることができる。
上記のようにエッチングを行うことで、ソース領域とドレイン領域との間のバッファ層
上に存在する、エッチング残渣等を除去することができる。また、この工程により、ソー
ス電極及びドレイン電極層１１２と重畳しない領域の不純物半導体層も、僅かにエッチン
グされる。上記のエッチング条件では、不純物半導体層は、例えば０ｎｍ以上５ｎｍ以下
程度エッチングされる。従って、上記の作製方法を適用した薄膜トランジスタは、ソース
領域及びドレイン領域の上部（第１の部分）の（内側の）側面はソース電極及びドレイン
電極層と略同一面上に存在し、ソース領域及びドレイン領域の下部（第２の部分）の（内
側の）側面はバッファ層の側面と略同一面上に存在することになる（図１０（Ｂ）を参照
）。このようにエッチングされることで、不純物半導体層は、概略階段状の形状になるこ
とがある。このようにして薄膜トランジスタを作製することができる。
次に、該薄膜トランジスタを覆って絶縁層を形成する（図１０（Ｃ）を参照）。この絶
縁層は、実施の形態１における絶縁層１１４と同様に形成すればよい。
なお、この薄膜トランジスタを画素トランジスタとして用いるためには、ソース電極及
びドレイン電極の一方を画素電極に接続すればよい。
以上のように、本発明は実施の形態１にて説明した方法に限定されず、薄膜トランジス
タの様々な作製方法に対して適用することができる。
（実施の形態３）
本実施の形態では、本発明の薄膜トランジスタを作製する方法であって、実施の形態１
及び２とは異なるものについて図面を参照して説明する。具体的には、多階調マスクを用
いた作製方法について説明する。
まず、実施の形態１で説明した作製方法等と同様に導電層まで形成した積層体を得る。
そして、該積層体上に所望の箇所に窪み（凹部）を有するレジストマスク１３６を形成す
る（図１１（Ａ）を参照）。このようなレジストマスクは、多階調マスクを用いて形成す
ることができる。多階調マスクとしては、グレートーンマスク又はハーフトーンマスクが
挙げられるが、公知のものから選択すればよい。
次に、このレジストマスク１３６を用いて微結晶半導体層、非晶質半導体層及び不純物
半導体層をエッチングする。この処理により、半導体層、バッファ層及び不純物半導体層
を素子毎に分離することができる。エッチングにはドライエッチング又はウエットエッチ
ングを用いることができる。その後、酸素プラズマによるアッシング等を行うことで、レ
ジストマスクの窪み（凹部）を、レジストマスク直下の導電層に達せしめ、レジストマス
ク１３７を形成する。（図１１（Ｂ）を参照）。
次に、このレジストマスク１３７を用いて導電層をエッチングし、導電層をパターン形
成する（図１１（Ｃ）を参照）。パターン形成された導電層は、ソース電極又はドレイン
電極を構成する。ここで、エッチングにはウエットエッチングを用いる。この工程により
、図３（Ｂ）と同様の状態を得る。
次に、不純物半導体層及びバッファ層の一部をエッチングし、ソース領域とドレイン領
域とを分離する。この工程によりソース領域及びドレイン領域が形成され、バックチャネ
ル部が形成される（図１２（Ａ）を参照）。
次に、レジストマスク１３７を除去する（図１２（Ｂ）を参照）。
上記の作製方法においても他の作製方法と同様に、ソース領域とドレイン領域との間の
バッファ層上にはエッチング工程により生じた副生成物、レジストマスクの残渣、及びレ
ジストマスクの除去に用いた装置内の汚染源となりうる物質が付着又は堆積等しており、
これらを介した導通により、多くの素子においてオフ電流が高くなり、更には同一基板上
における素子間の電気的特性にばらつきを生じることが多かった。特に、レジストマスク
の剥離に、硫黄を含む剥離液を用いるとこの傾向が顕著である。
そのため、上記の問題の解決を目的として、ドライエッチングを行う。ドライエッチン
グにより、ソース領域とドレイン領域との間の絶縁を確実なものとすることができる。エ
ッチング条件は、露出している非晶質半導体層にダメージが入らず、且つ該非晶質半導体
層に対するエッチングレートが低い条件を用いる。つまり、露出している非晶質半導体層
の表面にほとんどダメージを与えず、且つ非晶質半導体層の厚さが減少しない条件を用い
ればよい。ここで、エッチングガスには、バックチャネルの形成時に用いたガス（例えば
塩素ガス）を用いればよい。エッチングには誘導結合型プラズマ方式を用いることが好ま
しく、条件の一例として、ガスの流量比を３０ｓｃｃｍとし、チャンバー内の圧力を０．
６７Ｐａ、下部電極温度を−１０℃、チャンバー側壁の温度を約８０℃にして、コイル型
の電極に２０００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、基板
側には電力を投入せずして（すなわち無バイアスの０Ｗとして）、３０秒間のエッチング
を行えばよい。このようなエッチングを行うことで、例えば剥離液中に含まれる硫黄等が
除去される。
また、ここでもエッチング方法について特に限定は無く、誘導結合型プラズマ（ＩＣＰ
：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式の他、容量結合型プラ
ズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、電子
サイクロトロン共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓ
ｏｎａｎｃｅ）方式、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅ
ｔｃｈｉｎｇ）方式等を用いることができる。
なお、ここでのドライエッチングは、連続的な放電ではなく、断続的な放電により行う
ことが好ましく、より好ましくはパルス放電により行う。ドライエッチングをパルス放電
により行うことで、被エッチング面であるバックチャネル部に生じるチャージアップダメ
ージを低減することができる。バックチャネル部におけるチャージアップダメージを低減
することで、ソース電極とドレイン電極との間に生じるリーク電流を低減することができ
る。従って、パルス放電を用いることで、オフ電流を更に低下させることができるためス
イッチング特性が向上し、本発明の効果を更に高めることができる。
上記のようにエッチングを行うことで、ソース領域とドレイン領域との間のバッファ層
上に存在する、エッチング残渣等を除去することができる。また、この工程により、ソー
ス電極及びドレイン電極層と重畳しない領域の不純物半導体層も、僅かにエッチングされ
る。上記のエッチング条件では、不純物半導体層は、例えば０ｎｍ以上５ｎｍ以下程度エ
ッチングされる。従って、上記の作製方法を適用した薄膜トランジスタでは、ソース領域
及びドレイン領域の上部（第１の部分）の（内側の）側面はソース電極及びドレイン電極
層と略同一面上に存在し、ソース領域及びドレイン領域の下部（第２の部分）の（内側の
）側面はバッファ層の側面と略同一面上に存在することになる（図１２（Ｃ）を参照）。
このようにエッチングされることで、不純物半導体層は、概略階段状の形状になることが
ある。このようにして薄膜トランジスタを作製することができる。
なお、図示していないが、この後に上記の他の作製方法と同様に、薄膜トランジスタを
覆って絶縁層を形成してもよく、該絶縁層に開口部を形成し、該開口部を介してソース電
極及びドレイン電極の一方を画素電極に接続すると画素トランジスタを作製することがで
きる。
なお、多階調マスクを用いる場合であっても、図７を参照して説明した作製方法と同様
、ソース電極及びドレイン電極をマスクとして不純物半導体層及びバッファ層の一部をエ
ッチングし、ソース領域とドレイン領域とを分離してもよい。この場合には、まず、レジ
ストマスクを用いて導電層をエッチングし、ソース電極及びドレイン電極を形成する（図
１３（Ａ）を参照）。
次に、ソース電極及びドレイン電極をマスクとして用いて、不純物半導体層及びバッフ
ァ層の一部をエッチングし、ソース領域とドレイン領域とを分離する。この工程によりソ
ース領域及びドレイン領域が形成され、バックチャネル部が形成される（図１３（Ｂ）を
参照）。
しかし、上記の作製方法においても他の作製方法と同様に、ソース領域とドレイン領域
との間のバッファ層上にはエッチング工程により生じた副生成物、レジストマスクの残渣
、及びレジストマスクの除去に用いた装置内の汚染源となりうる物質が付着又は堆積等し
ており、これらを介した導通により、多くの素子においてオフ電流が高くなり、更には同
一基板上における素子間の電気的特性にばらつきを生じることが多かった。特に、レジス
トマスクの剥離に、硫黄を含む剥離液を用いるとこの傾向が顕著である。
そのため、上記の問題の解決を目的として、ドライエッチングを行う。ドライエッチン
グにより、ソース領域とドレイン領域との間の絶縁を確実なものとすることができる。エ
ッチング条件は、露出している非晶質半導体層にダメージが入らず、且つ該非晶質半導体
層に対するエッチングレートが低い条件を用いる。つまり、露出している非晶質半導体層
の表面にほとんどダメージを与えず、且つ非晶質半導体層の厚さが減少しない条件を用い
ればよい。ここで、エッチングガスには、バックチャネル部の形成時に用いたガス（例え
ば塩素ガス）を用いればよい。エッチングには誘導結合型プラズマ方式を用いることが好
ましく、条件の一例として、ガスの流量比を３０ｓｃｃｍとし、チャンバー内の圧力を０
．６７Ｐａ、下部電極温度を−１０℃、チャンバー側壁の温度は約８０℃として、コイル
型の電極に２０００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、基
板側には電力を投入せずして（すなわち無バイアスの０Ｗとして）、３０秒間のエッチン
グを行えばよい。このようなエッチングを行うことで、例えば剥離液中に含まれる硫黄等
が除去される。
また、ここでもエッチング方法について特に限定は無く、誘導結合型プラズマ（ＩＣＰ
：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式の他、容量結合型プラ
ズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、電子
サイクロトロン共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓ
ｏｎａｎｃｅ）方式、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅ
ｔｃｈｉｎｇ）方式等を用いることができる。
なお、ここでのドライエッチングは、連続的な放電ではなく、断続的な放電により行う
ことが好ましく、より好ましくはパルス放電により行う。ドライエッチングをパルス放電
により行うことで、被エッチング面であるバックチャネル部に生じるチャージアップダメ
ージを低減することができる。バックチャネル部におけるチャージアップダメージを低減
することで、ソース電極とドレイン電極との間に生じるリーク電流を低減することができ
る。従って、パルス放電を用いることで、オフ電流を更に低下させることができるためス
イッチング特性が向上し、本発明の効果を更に高めることができる。
上記のようにエッチングを行うことで、ソース領域とドレイン領域との間のバッファ層
上に存在する、残渣等を除去することができる。また、この工程により、ソース電極及び
ドレイン電極層と重畳しない領域の不純物半導体層も、僅かにエッチングされる。上記の
エッチング条件では、不純物半導体層は、例えば０ｎｍ以上５ｎｍ以下程度エッチングさ
れる。従って、上記の作製方法を適用した薄膜トランジスタでは、ソース領域及びドレイ
ン領域の上部（第１の部分）の（内側の）側面はソース電極及びドレイン電極層と略同一
面上に存在し、ソース領域及びドレイン領域の下部（第２の部分）の（内側の）側面はバ
ッファ層の側面と略同一面上に存在することになる（図１３（Ｃ）を参照）。このように
エッチングされることで、不純物半導体層は、概略階段状の形状になることがある。
なお、図１４は、図１と同様、画素トランジスタを示している。図１４に示す画素トラ
ンジスタは、図１に示す画素トランジスタとは異なり、ソース電極及びドレイン電極層の
下に半導体層（微結晶半導体層等）、バッファ層（非晶質半導体層）及び不純物半導体層
を有する。
本実施の形態にて説明したように多階調マスクを用いた作製方法を適用した場合には、
図１４のように、ソース電極及びドレイン電極層の下に半導体層（微結晶半導体層等）、
バッファ層（非晶質半導体層）及び不純物半導体層を有する構造となる。なお、実施の形
態２にて図７及び図８を参照して説明した作製方法を適用した場合にも、同様である。
以上のように、多階調マスクを用いる場合であっても、本発明を適用することができる
。多階調マスクを用いることで工程数を削減することができ、本発明を適用することで電
気的特性が良好で信頼性の高い薄膜トランジスタを、歩留まりよく作製することができる
。また、作製される薄膜トランジスタは、電気的特性のばらつきが小さい。従って、多階
調マスクを用いた薄膜トランジスタの作製方法に本発明を適用することは非常に有効であ
る。
また、多階調マスクを用いた、更に別の作製方法についても以下に説明する。
上記のように多階調マスクを用いる場合には、ゲート電極の形成から画素電極の形成ま
でを３枚のフォトマスクにより行うことができる。しかし、多階調マスクを用いずとも、
ゲート電極の形成から画素電極の形成までを３枚のフォトマスクにより行うことが可能で
ある。多階調マスクを用いずに、ゲート電極の形成から画素電極の形成までを３枚のフォ
トマスクにより行う薄膜トランジスタの作製方法について以下に説明する。
まず、図１１（Ａ）と同様に、導電層まで積層された積層体を形成する。そして、該積
層体上にレジストマスクを形成する（図１７（Ａ）を参照）。なお、ゲート電極層の形成
にフォトマスクを一枚使用する。
次に、このレジストマスクを用いて導電層、半導体層（微結晶半導体層等）、非晶質半
導体層及び不純物半導体層をエッチングすることで、素子毎に分離される。エッチングに
はドライエッチング又はウエットエッチングを用いることができる（図１７（Ｂ）を参照
）。
次に、素子毎に分離された導電層上に画素電極層を形成し（図１７（Ｃ）を参照）、該
画素電極層上にレジストマスクを形成する（図１８（Ａ）を参照）。ここで、画素電極層
は、代表的にはインジウム錫酸化物（ＩＴＯ）にて形成する。このレジストマスクを用い
て、画素電極層をパターン形成するためのエッチングを行い、且つ不純物半導体層及びバ
ッファ層の一部をエッチングし、ソース領域とドレイン領域とを分離する。この工程によ
りソース領域及びドレイン領域が形成され、バックチャネル部が形成される（図１８（Ｂ
）を参照）。その後、レジストマスクを除去する（図１８（Ｃ）を参照）。
しかし、この作製方法においても他の作製方法と同様に、ソース領域とドレイン領域と
の間のバッファ層上にはエッチング工程により生じた副生成物、レジストマスクの残渣、
及びレジストマスクの除去に用いた装置内の汚染源となりうる物質が付着又は堆積等して
おり、これらを介した導通により、多くの素子においてオフ電流が高くなり、更には同一
基板上における素子間の電気的特性にばらつきを生じることが多かった。特に、レジスト
マスクの剥離に、硫黄を含む剥離液を用いるとこの傾向が顕著である。
そのため、上記の問題の解決を目的として、ドライエッチングを行う。ドライエッチン
グにより、ソース領域及びドレイン領域間の絶縁を確実なものとすることができる。エッ
チング条件は、露出している非晶質半導体層にダメージが入らず、且つ該非晶質半導体層
に対するエッチングレートが低い条件を用いる。つまり、露出している非晶質半導体層の
表面にほとんどダメージを与えず、且つ非晶質半導体層の厚さが減少しない条件を用いれ
ばよい。ここで、エッチングガスには、バックチャネルの形成時に用いたガス（例えば塩
素ガス）を用いればよい。エッチングには誘導結合型プラズマ方式を用いることが好まし
く、条件の一例として、ガスの流量比を３０ｓｃｃｍとし、チャンバー内の圧力を０．６
７Ｐａ、下部電極温度を−１０℃、チャンバー側壁の温度は約８０℃として、コイル型の
電極に２０００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、基板側
には電力を投入せずして（すなわち無バイアスの０Ｗとして）、３０秒間のエッチングを
行えばよい。このようなエッチングを行うことで、例えば剥離液中に含まれる硫黄等が除
去される。
また、ここでもエッチング方法について特に限定は無く、誘導結合型プラズマ（ＩＣＰ
：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式の他、容量結合型プラ
ズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、電子
サイクロトロン共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓ
ｏｎａｎｃｅ）方式、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅ
ｔｃｈｉｎｇ）方式等を用いることができる。
なお、ここでのドライエッチングは、連続的な放電ではなく、断続的な放電により行う
ことが好ましく、より好ましくはパルス放電により行う。ドライエッチングをパルス放電
により行うことで、被エッチング面であるバックチャネル部に生じるチャージアップダメ
ージを低減することができる。バックチャネル部におけるチャージアップダメージを低減
することで、ソース電極とドレイン電極との間に生じるリーク電流を低減することができ
る。従って、パルス放電を用いることで、オフ電流を更に低下させることができるためス
イッチング特性が向上し、本発明の効果を更に高めることができる。
上記のようにエッチングを行うことで、ソース領域とドレイン領域との間のバッファ層
上に存在する、残渣等を除去することができる。また、この工程により、ソース電極及び
ドレイン電極層と重畳しない領域の不純物半導体層も、僅かにエッチングされる。上記の
エッチング条件では、不純物半導体層は、例えば０ｎｍ以上５ｎｍ以下程度エッチングさ
れる。従って、上記の作製方法を適用した薄膜トランジスタは、ソース領域及びドレイン
領域の上部（第１の部分）の（内側の）側面はソース電極及びドレイン電極層と略同一面
上に存在し、ソース領域及びドレイン領域の下部（第２の部分）の（内側の）側面はバッ
ファ層の側面と略同一面上に存在することになる（図１３（Ｃ）を参照）。このようにエ
ッチングされることで、不純物半導体層は、概略階段状の形状になることがある。
以上説明したように、本発明は、様々な態様の作製方法に適用することができる。
（実施の形態４）
本発明は、実施の形態１乃至３にて説明したような、微結晶半導体層等を有する薄膜ト
ランジスタに限定されず、非晶質半導体層のみ（実施の形態１におけるバッファ層のみ）
を有する逆スタガ型薄膜トランジスタに適用することもできる。
半導体層として非晶質半導体のみを用いる逆スタガ型薄膜トランジスタに本発明を適用
する場合であっても、作製方法は実施の形態１乃至実施の形態３と同様である。ただし、
該薄膜トランジスタは実施の形態１等における半導体層１０６のような層を有さない。
本発明を適用して、図１と同様に作製した場合の、半導体層に非晶質半導体層のみを用
いる逆スタガ型薄膜トランジスタを、図１５に示す。また、図１４と同様に、多階調マス
クを用いて作製した場合の、半導体層に非晶質半導体のみを用いる逆スタガ型薄膜トラン
ジスタを、図１６に示す。このように、半導体層に非晶質半導体層のみを用いる逆スタガ
型薄膜トランジスタの作製に本発明を適用した場合にも、電気的特性が良好であり、且つ
信頼性の高い薄膜トランジスタを低コストで歩留まりよく作製することができる。また、
同一基板上における、素子間の電気的特性のばらつきを小さくすることができる。
（実施の形態５）
本実施の形態では、上記の実施の形態で説明したように作製した薄膜トランジスタを適
用した液晶表示装置について、説明する。
はじめにＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式の液晶表示装置について
説明する。ＶＡ方式とは、電圧が印加されていないときにパネル面に対して液晶分子の長
軸が垂直になる方式である。本実施の形態では、特に画素（ピクセル）をいくつかの領域
（サブピクセル）に分け、それぞれの分子が異なる方向に倒れるよう工夫されている。こ
れをマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメ
イン設計された液晶表示装置について説明する。
図２０は画素電極が形成された基板側の上面図であり、図２０における切断線Ａ−Ｂに
おける断面図を図１９に示す。また、図２１は対向電極が形成される基板側の上面図であ
る。
図１９は、基板３００と対向基板である基板３０１とが重ね合わせられ、液晶が注入さ
れた状態を示す。基板３００上には薄膜トランジスタ３２８、薄膜トランジスタ３２８の
ソース電極又はドレイン電極層に接続される画素電極３２４及び保持容量部３３０を有す
る。対向電極３４０は基板３０１に設けられている。
基板３０１においてスペーサ３４２が形成される位置には、遮光層３３２、第１の着色
層３３４、第２の着色層３３６、第３の着色層３３８、対向電極３４０を有する。スペー
サ３４２が形成される位置において、着色層が積層して形成された構造とすることにより
、液晶の配向を制御するための突起３４４の高さと、スペーサ３４２が形成される位置の
高さとを異ならせている。画素電極３２４上には配向膜３４８を有し、対向電極３４０に
接して配向膜３４６が設けられる。液晶層３５０は、配向膜３４６及び配向膜３４８の間
に設けられる。
スペーサ３４２は、図１９ではポストスペーサ（柱状スペーサ）を用いているが、本発
明はこれに限定されず、ビーズスペーサ（球状スペーサ）を用いてもよい。また、スペー
サ３４２は、基板３００が有する画素電極３２４上に設けてもよい。
基板３００上には、薄膜トランジスタ３２８と、薄膜トランジスタ３２８に接続される
画素電極３２４と、保持容量部３３０と、を有する。画素電極３２４と配線３１８は、絶
縁層３２０及び絶縁層３２２を貫通する開口部３２３において接続されている。絶縁層３
２０は、薄膜トランジスタ３２８と、配線３１８と、保持容量部３３０と、を覆って設け
られている。絶縁層３２２は、絶縁層３２０を覆って設けられている。薄膜トランジスタ
３２８は上記の実施の形態（例えば、実施の形態１）にて説明した作製方法を適用して作
製することができる。また、保持容量部３３０は、薄膜トランジスタ３２８のゲート電極
及び走査線と同一の工程で同様に形成される導電層と、薄膜トランジスタ３２８のソース
電極及び信号線と同一の工程で同様に形成される導電層と、これらにより挟まれた薄膜ト
ランジスタ３２８のゲート絶縁層により構成される。
液晶素子は、配向膜３４８を有する画素電極３２４と、配向膜３４６を有する対向電極
３４０と、これらにより挟まれた液晶層３５０を重ならせて設けることで、構成される。
図２０に基板３００側の上面図を示す。画素電極３２４は実施の形態１における画素電
極層１１８と同様の材料により設けられる。画素電極３２４は、スリット３２５を有する
。スリット３２５は液晶の配向の制御に用いられる。
図２０に示す薄膜トランジスタ３２９は薄膜トランジスタ３２８と同様に形成すること
ができる。また、薄膜トランジスタ３２９に接続される画素電極３２６は、画素電極３２
４と同様の材料及び方法により形成することができる。また、保持容量部３３１は、保持
容量部３３０と同様に形成することができる。
薄膜トランジスタ３２８及び薄膜トランジスタ３２９のソース又はドレインは、配線３
１６に接続されている。この液晶パネルの一画素（１ピクセル）は、画素電極３２４と画
素電極３２６により構成されている。画素電極３２４と画素電極３２６は、サブピクセル
を構成している。
図２１に基板３０１側の上面図を示す。遮光層３３２の上方には、対向電極３４０が設
けられている。対向電極３４０は、画素電極３２４と同様の材料を用いて形成することが
好ましい。対向電極３４０に接して液晶の配向を制御する突起３４４が設けられている。
また、遮光層３３２と重なる所定の位置に、スペーサ３４２が設けられている。なお、図
２１では、遮光層３３２、スペーサ３４２及び突起３４４にのみハッチングを施している
。
以上説明した画素構造の等価回路図を図２２に示す。薄膜トランジスタ３２８と薄膜ト
ランジスタ３２９のゲートは、共に走査線として機能する配線３０２に接続され、これら
のソース及びドレインの一方は配線３１６と接続され、ソース及びドレインの他方は、保
持容量部３３０又は保持容量部３３１を介して配線３０４及び配線３０５に接続されてい
る。図２２において、容量線として機能する配線３０４の電位と、同じく容量線として機
能する配線３０５の電位とを異ならせると、液晶素子３５１と液晶素子３５２の動作を異
ならせることができる。すなわち、配線３０４と配線３０５の電位を個別に制御すること
ができ、視野角を広くすることができる。
スリット３２５を設けた画素電極３２４に電圧を印加する（画素電極３２４の電位と対
向電極３４０の電位を異なるものとする）と、スリット３２５の近傍には電界の歪みが発
生し、斜め電界が生ずる。このスリット３２５と、基板３０１側の突起３４４とを、交互
に配置すると、斜め電界を効果的に発生させて、液晶の配向を制御し、液晶が配向する方
向を場所によって異ならせることができる。すなわち、マルチドメイン化して液晶パネル
の視野角を拡げることができる。
次に、ＶＡ方式の液晶表示装置であって、上記とは異なる形態について、図２３乃至図
２６を参照して説明する。
図２４は画素電極が形成される基板側の上面図であり、図２４における切断線Ｃ−Ｄに
対応する断面構造を図２３に示す。また、図２５は対向電極が形成される基板側の上面図
である。以下の説明ではこれらの図面を参照して説明する。
図２３乃至図２６に示す液晶表示装置の画素は、一つの画素が複数の画素電極を有し、
それぞれの画素電極に薄膜トランジスタが接続されている。すなわち、マルチドメイン設
計された画素である。各薄膜トランジスタは、異なるゲート信号で駆動される。すなわち
、個々の画素電極に印加する信号を、独立して制御することができる（図２６を参照）。
画素電極４２４は開口部４２３において、配線４１８により薄膜トランジスタ４２８と
接続されている。また、画素電極４２６は開口部４２７において、配線４１９により薄膜
トランジスタ４２９と接続されている。薄膜トランジスタ４２８のゲート電極に接続され
る走査線として機能する配線４０２と、薄膜トランジスタ４２９のゲート電極に接続され
る走査線として機能する配線４０３には、異なるゲート信号を与えることができるように
分離されている。一方、信号線は、薄膜トランジスタ４２８と薄膜トランジスタ４２９が
配線４１６を共用している。薄膜トランジスタ４２８と薄膜トランジスタ４２９は上記の
実施の形態の作製方法を適用した薄膜トランジスタを適宜用いることができる。
なお、薄膜トランジスタ４２８には、保持容量部４３０が接続されている。薄膜トラン
ジスタ４２９には、保持容量部４３１が接続されている。保持容量部４３０は、配線４０
９と、配線４１８と、これらに挟まれた絶縁層４０６により構成されている。保持容量部
４３１は、配線４０９と、配線４１９と、これらに挟まれた絶縁層４０６により構成され
ている。絶縁層４０６は、薄膜トランジスタ４２８と薄膜トランジスタ４２９のゲート絶
縁層として機能するものである。
なお、開口部４２３及び開口部４２７は、薄膜トランジスタ４２８及び薄膜トランジス
タ４２９を覆って設けられた絶縁層４２０及び絶縁層４２２を貫通して設けられている。
なお、配線４０９は容量線として機能し、一定の電位（共通電位）に保持されている。
画素電極４２４の形状と画素電極４２６の形状は異なり（図２４を参照）、スリット４
２５によって分離されている。具体的には、Ｖ字型の画素電極４２４の外側を囲むように
画素電極４２６が設けられている。画素電極４２４と画素電極４２６に印加する電圧のタ
イミングを、薄膜トランジスタ４２８及び薄膜トランジスタ４２９により異ならせること
で、液晶の配向を制御することができる。この画素構造の等価回路図を図２６に示す。配
線４０２と配線４０３に対して、互いに異なるゲート信号を与えることで、薄膜トランジ
スタ４２８と薄膜トランジスタ４２９の動作タイミングを異ならせることができる。
基板４００に対向する基板４０１には、遮光層４３２、着色層４３６、対向電極４４０
が設けられている。また、着色層４３６と対向電極４４０の間には平坦化層４３７が設け
られ、液晶の配向乱れを防いでいる。図２５は対向基板側の上面図を示す。対向電極４４
０は異なる画素間で共用され、スリット４４１が設けられている。このスリット４４１と
、画素電極４２４及び画素電極４２６側のスリット４２５とを交互に配置することで、斜
め電界を効果的に生じさせ、液晶の配向を制御することができる。これにより、液晶が配
向する方向を第１の液晶素子４５１と第２の液晶素子４５２で異ならせることができ、視
野角を拡げることができる。
配向膜４４８を有する画素電極４２４と、液晶層４５０と、配向膜４４６を有する対向
電極４４０が重なり合うことで、第１の液晶素子４５１が設けられている。また、配向膜
４４８を有する画素電極４２６と、液晶層４５０と、配向膜４４６を有する対向電極４４
０とが重なり合うことで、第２の液晶素子４５２が設けられている。従って、図２３乃至
図２６に示す画素構造では、一画素に第１の液晶素子４５１と第２の液晶素子４５２が設
けられたマルチドメイン構造となる。
ところで、本発明は、横電界方式の液晶表示装置に適用することもできる。横電界方式
は、セル内の液晶分子に対して水平方向に電界を加えることで液晶素子を駆動して階調を
表現する方式である。横電界方式によれば、視野角を約１８０度にまで拡げることができ
る。ここで、本発明を適用した横電界方式の液晶表示装置について、図２７及び図２８を
参照して以下に説明する。
図２７は、薄膜トランジスタ５２８及び薄膜トランジスタ５２８に接続される画素電極
５２４が設けられた基板５００と、対向基板である基板５０１と、を重ね合わせて液晶を
注入した状態を示す。基板５０１は、遮光層５３２、着色層５３６及び平坦化層５３７を
有する。基板５００は画素電極を有するが、基板５０１は対向電極を有さない。基板５０
０と基板５０１との間には、注入された液晶により、液晶層５５０が設けられている。な
お、基板５００は配向膜５４８を有し、基板５０１は配向膜５４６を有し、配向膜５４６
及び配向膜５４８は液晶層５５０に接して設けられている。
基板５００は、対向電極５０７及び対向電極５０７に接続される容量線として機能する
配線５０４、並びに薄膜トランジスタ５２８を有する。薄膜トランジスタ５２８は、上記
の実施の形態（例えば、実施の形態１）の作製方法を適用した薄膜トランジスタを適宜用
いることができる。対向電極５０７は、実施の形態１における画素電極層１１８と同様の
材料を用いることができる。また、対向電極５０７は、画素の形状と概ね同じ形状に区画
して設ける。なお、対向電極５０７及び配線５０４上には第１の絶縁層５０６を有する。
第１の絶縁層５０６は、薄膜トランジスタ５２８のゲート電極として機能する配線５０２
上に設けられており、薄膜トランジスタ５２８のゲート絶縁層として機能する。
第１の絶縁層５０６上には、薄膜トランジスタ５２８のソース電極及びドレイン電極と
、これらに接続される配線５１６と、配線５１８とが第１の絶縁層５０６上に形成される
。配線５１６は、液晶表示装置においてビデオ信号が入力される信号線である。配線５１
６は、一方向に延びる配線であると同時に、薄膜トランジスタ５２８のソース領域及びド
レイン領域の一方に接続されて、薄膜トランジスタ５２８のソース電極又はドレイン電極
としても機能する。配線５１８は、ソース電極及びドレイン電極の他方に接続され、画素
電極５２４と接続される。
配線５１６及び配線５１８上には、第２の絶縁層５２０が設けられている。また、第２
の絶縁層５２０上には、第２の絶縁層５２０に設けられた開口部５２３において、配線５
１８に接続される画素電極５２４が設けられている。画素電極５２４は実施の形態１で示
す画素電極層１１８と同様の材料を用いて形成する。
以上のように、基板５００上に、薄膜トランジスタ５２８と、薄膜トランジスタ５２８
に接続される画素電極５２４とが設けられている。なお、保持容量は対向電極５０７と画
素電極５２４との間で形成される。
図２８は、画素電極の構成を示す平面図である。画素電極５２４にはスリット５２５が
設けられている。スリット５２５により液晶の配向を制御することができる。この場合、
電界は対向電極５０７と画素電極５２４との間で発生する。対向電極５０７と画素電極５
２４との間には第１の絶縁層５０６を有するが、第１の絶縁層５０６の厚さは概ね５０ｎ
ｍ以上２００ｎｍ以下であり、厚さが約２μｍ以上１０μｍ以下である液晶層と比較して
十分に薄いので、基板５００と平行な方向（水平方向）に電界が発生する。この電界によ
り液晶の配向を変化させることができる。この基板と略平行な方向の電界を利用して液晶
分子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度
によるコントラスト等の変化はほとんどなく、広い視野角を実現することができる。また
、対向電極５０７及び画素電極５２４は共に透光性を有する電極であり、開口率を高くす
ることができる。
次に、横電界方式の液晶表示装置であって、上記とは異なる形態のものについて、図２
９及び図３０を用いて説明する。
図２９と図３０は、横電界方式の液晶表示装置の画素構造の一例を示している。図３０
は上面図であり、図３０中に示す切断線Ｇ−Ｈに対応する断面構造を図２９に示す。
図２９は、薄膜トランジスタ６２８及び薄膜トランジスタ６２８に接続される画素電極
６２４を有する基板６００と、基板６００と対向する基板６０１と、を重ね合わせて液晶
を注入した状態を示す。基板６０１には遮光層６３２、着色層６３６及び平坦化層６３７
等が設けられている。基板６００は画素電極を有するが、基板６０１は画素電極を有さな
い。基板６００と基板６０１との間には、注入された液晶により液晶層６５０が設けられ
ている。なお、基板６００は配向膜６４８を有し、基板６０１は配向膜６４６を有し、配
向膜６４６及び配向膜６４８は液晶層６５０に接して設けられている。
基板６００は、共通電位に保持される配線６０９、及び上記の実施の形態（例えば、実
施の形態１）の作製方法を適用した薄膜トランジスタ６２８を有する。配線６０９は薄膜
トランジスタ６２８の走査線６０２と同時に、同一の工程で形成することができる。また
、配線６０９と同一の層により構成される対向電極（コモン電極）は、画素の形状と概ね
同じ形状に区画して設ける。
薄膜トランジスタ６２８のソース電極及びドレイン電極の一方に接続される配線６１６
と、配線６１８とが第１の絶縁層６０６上に設けられている。なお、第１の絶縁層６０６
は、薄膜トランジスタ６２８のゲート絶縁膜として機能するものである。配線６１６は液
晶表示装置においてビデオ信号が入力される信号線であり、一方向に伸びる配線であると
同時に、薄膜トランジスタ６２８が有するソース領域及びドレイン領域の一方と接続され
、配線６１６はソース電極及びドレイン電極の一方をも構成する。配線６１８はソース電
極及びドレイン電極の他方の電極に接続され、画素電極６２４に接続される配線である。
なお、薄膜トランジスタ６２８は、上記の実施の形態の作製方法を適用した薄膜トランジ
スタを適宜用いることができる。
配線６１６及び配線６１８上に第２の絶縁層６２０が設けられる。また、第２の絶縁層
６２０上には、第２の絶縁層６２０に形成される開口部６２３において配線６１８に接続
される画素電極６２４が設けられる。画素電極６２４は、実施の形態１にて説明した画素
電極層１１８と同様の材料を用いて形成する。なお、図３０に示すように、画素電極６２
４は、配線６０９と同時に形成した櫛形の電極との間に横電界が発生するように設けられ
る。また、画素電極６２４の櫛歯の部分が配線６０９と同時に形成した対向電極（コモン
電極）と交互に設けられる。
画素電極６２４の電位と、配線６０９の電位との間に電位差を生じると、基板に概略平
行な方向に電界を生じ、この電界により液晶の配向を制御することができる。この電界を
利用して液晶分子を水平に回転させることで液晶の配向を制御することができる。このと
き、液晶分子の長軸はどの状態でも基板に対してほぼ平行であるため、見る角度によるコ
ントラスト等の変化はほとんどない。そのため、広い視野角を実現することができる。
以上のように、基板６００上に薄膜トランジスタ６２８と、薄膜トランジスタ６２８に
接続される画素電極６２４が設けられる。保持容量は配線６０９と、容量電極６１５と、
これらの間に第１の絶縁層６０６を設けることにより形成されている。配線６１６等と同
一の層で設けられる容量電極６１５と画素電極６２４は開口部６２３において接続されて
いる。
なお、本発明は、ＴＮ方式の液晶表示装置に適用することもできる。次に、本発明を適
用したＴＮ型の液晶表示装置の形態について図３１及び図３２を参照して以下に説明する
。
図３１と図３２は、ＴＮ方式の液晶表示装置の画素構造を示している。図３２は上面図
であり、図３２における切断線Ｉ−Ｊに対応する断面構造を図３１に表している。以下の
説明では図３１及び図３２を参照して説明する。
基板７００上において、画素電極７２４は開口部７２３により、配線７１８で薄膜トラ
ンジスタ７２８と接続している。信号線として機能する配線７１６は、薄膜トランジスタ
７２８と接続している。配線７０２は、走査線として機能する。薄膜トランジスタ７２８
は、上記の実施の形態（例えば、実施の形態１）の作製方法を適用した薄膜トランジスタ
を適宜用いることができる。
画素電極７２４は、実施の形態１の画素電極層１１８と同様の材料を用いて形成する。
基板７００に対向する基板７０１は、遮光層７３２、着色層７３６及び対向電極７４０
を有する。また、着色層７３６と対向電極７４０との間には平坦化層７３７を有し、液晶
の配向乱れを防いでいる。液晶層７５０は画素電極７２４と対向電極７４０との間に設け
られている。なお、液晶層７５０と画素電極７２４の間には配向膜７４８を有し、液晶層
７５０と対向電極７４０の間には配向膜７４６を有する。
画素電極７２４と、液晶層７５０と、対向電極７４０と、が重なり合うことで、液晶素
子が形成されている。
また、カラーフィルタとなる着色層、または遮光層（ブラックマトリクス）が基板７０
０上に設けられても良い。また、基板７００の薄膜トランジスタ等が設けられている面と
は逆の面（裏面）に偏光板を貼り合わせ、基板７０１の対向電極７４０等が設けられてい
る面とは逆の面（裏面）に偏光板を貼り合わせる。
対向電極７４０は、画素電極７２４と同様の材料を適宜用いることができる。画素電極
７２４と、液晶層７５０と、対向電極７４０とが重なり合うことで、液晶素子が形成され
る。
保持容量は、配線７０４と、配線７１５と、これらに挟まれた絶縁膜７２０により構成
される。
なお、以上説明した際に参照した図について、ゲート電極と走査線は同一層により形成
されるため、同一の符号を付している。同様にソース電極又はドレイン電極と信号線には
同一の符号を付している。
以上の工程により、液晶表示装置を作製することができる。本実施の形態の液晶表示装
置が有する薄膜トランジスタは、上記の実施の形態にて説明した作製方法を適用して作製
している。そのため、薄膜トランジスタのオフ電流が少なく、電気的特性の信頼性が高い
ため、本実施の形態にて説明した液晶表示装置は、コントラストが高く、視認性の高いも
のとすることができる。
（実施の形態６）
本発明は、液晶表示装置のみならず発光装置にも適用することができる。本実施の形態
では、発光装置の作製工程について、図３３及び図３４を参照して説明する。発光装置と
しては、エレクトロルミネッセンスを利用する発光素子を用いる。エレクトロルミネッセ
ンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによっ
て区別され、一般に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、キャリア（電子及び正孔）が
一対の電極からそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして
、それらのキャリア（電子及び正孔）が再結合することにより、発光性の有機化合物が励
起状態を形成し、そのキャリアが励起状態から基底状態に戻る際に発光する。このような
発光素子は、そのメカニズムから、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに
分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を
有し、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター
再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれ
を一対の電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用す
る局在型発光である。
なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。また、発光素子の駆
動を制御する薄膜トランジスタとして、上記の実施の形態にて説明した作製方法を適用し
た薄膜トランジスタを用いて説明する。
まず、図３３（Ａ）に示すように基板８００上に薄膜トランジスタ８０１及び薄膜トラ
ンジスタ８０２を形成する。図３３（Ａ）では、薄膜トランジスタ８０１及び薄膜トラン
ジスタ８０２上に保護層として機能する絶縁層８０３を有し、絶縁層８０３上に絶縁層８
０４を有する。絶縁層８０４は、上面を平坦化するために設けられている。絶縁層８０３
は、例えば酸化シリコン、窒化シリコン、酸化窒化シリコン等を用いて形成するとよい。
絶縁層８０４は、アクリル、ポリイミド若しくはポリアミド等の有機樹脂、またはシロキ
サンを用いて形成するとよい。
絶縁層８０４上には、導電層８０５を有する。導電層８０５は、画素電極として機能す
る。画素の薄膜トランジスタがｎ型薄膜トランジスタの場合には、画素電極として陰極を
形成することが好ましいが、ｐ型薄膜トランジスタの場合には、陽極を形成することが好
ましい。画素電極として陰極を形成する場合には、仕事関数が小さい材料、例えば、Ｃａ
、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等を用いればよい。
次に、図３３（Ｂ）に示すように、導電層８０５の側面（端部）及び絶縁層８０４上に
隔壁８０６を形成する。隔壁８０６は開口部を有し、該開口部において導電層８０５が露
出されている。隔壁８０６は、有機樹脂層、無機絶縁層又は有機ポリシロキサンを用いて
形成する。特に好ましくは、感光性の材料を用いて隔壁８０６を形成し、導電層８０５上
の隔壁８０６を露光して開口部を形成することで、その開口部の側壁が連続した曲率を持
って形成される傾斜面となるように形成することが好ましい。
次に、隔壁８０６の開口部において導電層８０５と接するように、発光層８０７を形成
する。発光層８０７は、単一の層で構成されていても、複数の層が積層されて構成されて
いてもよい。
そして、発光層８０７を覆うように、導電層８０８を形成する。導電層８０８は共通電
極と呼ばれる。陰極を形成する材料により導電層８０５を形成する場合には、陽極を形成
する材料により導電層８０８を形成する。導電層８０８は、実施の形態１における画素電
極層１１８として列挙した透光性を有する導電性材料を用いた透光性導電層で形成するこ
とができる。導電層８０８として、窒化チタン層又はチタン層を用いても良い。図３３（
Ｂ）では、導電層８０８としてインジウム錫酸化物（ＩＴＯ）を用いる。隔壁８０６の開
口部において、導電層８０５と発光層８０７と導電層８０８が重なり合うことで、発光素
子８０９が形成される。この後、発光素子８０９に酸素、水素、水分又は二酸化炭素等が
侵入しないように、隔壁８０６及び導電層８０８上に保護層８１０を形成することが好ま
しい。保護層８１０としては、窒化シリコン層、窒化酸化シリコン層及びＤＬＣ層等を用
いることができる。
更に好ましくは、図３３（Ｂ）まで完成した後に、外気に曝されないように気密性が高
く、脱ガスの少ない保護フィルム（紫外線硬化樹脂フィルム等）又はカバー材により更な
るパッケージング（封入）をする。
次に、発光素子の構成について、図３４を参照して説明する。ここでは、駆動用トラン
ジスタがｎ型薄膜トランジスタである場合を例に挙げて、画素の断面構造について説明す
る。
発光素子は発光を取り出すために、少なくとも陽極又は陰極の一方が透明であればよい
。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光
を取り出す上面射出構造、基板側の面から発光を取り出す下面射出構造、及び基板側及び
基板とは反対側の面の双方から発光を取り出す両面射出構造の発光素子がある。本発明で
は上記の射出構造のいずれにも適用することができる。
図３４（Ａ）は上面射出構造の発光素子を示す。図３４（Ａ）に、駆動用トランジスタ
８２１がｎ型薄膜トランジスタであり、発光素子８２２から発せられる光が陽極８２５側
に抜ける場合の画素の断面図である。図３４（Ａ）では、発光素子８２２の陰極８２３と
駆動用トランジスタ８２１が電気的に接続されており、陰極８２３上に発光層８２４及び
陽極８２５が順に積層されている。陰極８２３は仕事関数が小さく、且つ光を反射する導
電性材料（例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等）により形成すればよい
。そして発光層８２４は、単一の層で構成されていても、複数の層が積層して構成されて
いてもよい。複数の層で構成されている場合には、例えば、陰極８２３上に、電子注入層
、電子輸送層、発光層、ホール輸送層又はホール注入層の順に積層して形成する。なお、
これらの層を全て設ける必要はない。陽極８２５は光を透過する透光性の導電性材料を用
いて形成し、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含
むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジ
ウム錫酸化物、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物又は酸化シリコン
を添加したインジウム錫酸化物等の透光性を有する導電層を用いても良い。
陰極８２３と陽極８２５で発光層８２４を挟んでいる領域が発光素子８２２に相当する
。図３４（Ａ）に示した画素の場合には、発光素子８２２から発せられる光は、白抜きの
矢印で示すように陽極８２５側に射出される。
図３４（Ｂ）は下面射出構造の発光素子を示す。駆動用トランジスタ８３１がｎ型薄膜
トランジスタであり、発光素子８２２から発せられる光が陰極８３３側に射出する場合の
画素の断面図である。図３４（Ｂ）では、駆動用トランジスタ８３１と電気的に接続され
た透光性の導電層８３７上に、発光素子８２２の陰極８３３が成膜されており、陰極８３
３上に発光層８３４及び陽極８３５が順に積層されている。なお、陽極８３５が透光性を
有する場合、陽極８３５を覆うように光を反射または遮蔽するための遮光層８３６が成膜
されているとよい。陰極８３３は、図３４（Ａ）の場合と同様に、仕事関数が小さい材料
により形成された導電層であればよく、公知の材料を用いればよい。ただし、その厚さは
光を透過する程度（好ましくは、５ｎｍ以上３０ｎｍ以下程度）とする。例えば、２０ｎ
ｍの厚さを有するアルミニウムを、陰極８３３として用いることができる。そして、発光
層８３４は、図３４（Ａ）と同様に、単一の層で構成されていても、複数の層が積層され
て構成されていてもよい。陽極８３５は光を透過する必要はないが、図３４（Ａ）と同様
に、透光性の導電性材料を用いて形成することもできる。そして、遮光層８３６は、例え
ば、光を反射する金属層等を用いることができるが、これに限定されない。例えば、黒の
顔料を添加した樹脂等を用いることもできる。
陰極８３３及び陽極８３５で、発光層８３４を挟んでいる領域が発光素子８２２に相当
する。図３４（Ｂ）に示した画素の場合、発光素子８２２から発せられる光は、白抜きの
矢印で示すように陰極８３３側に射出される。
図３４（Ｃ）は、両面射出構造の発光素子を示す。図３４（Ｃ）では、駆動用トランジ
スタ８４１と電気的に接続された透光性を有する導電層８４７上に、発光素子８２２の陰
極８４３が成膜されており、陰極８４３上に発光層８４４及び陽極８４５が順に積層され
ている。陰極８４３は、図３４（Ａ）の場合と同様に、仕事関数が小さい導電層であれば
よく、公知の材料を用いることができる。ただし、その厚さは、光を透過する程度とする
。例えば約２０ｎｍの厚さで形成したアルミニウム層を、陰極８４３として用いることが
できる。そして、発光層８４４は、図３４（Ａ）と同様に、単数の層で構成されていても
、複数の層が積層されて構成されていてもよい。陽極８４５は、図３４（Ａ）と同様に、
透光性の導電性材料を用いて形成することができる。
陰極８４３と、発光層８４４と、陽極８４５とが重なっている部分が発光素子８２２に
相当する。図３４（Ｃ）に示した画素の場合には、発光素子８２２から発せられる光は、
白抜きの矢印で示すように陽極８４５側と陰極８４３側の両方に射出される。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機
ＥＬ素子を用いることも可能である。
なお、本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用トラン
ジスタ）と発光素子とが直接的に接続されている例を示したが、駆動用トランジスタと発
光素子との間に電流制御用トランジスタが接続されていてもよい。
なお、本実施の形態で説明した発光装置は、図３４に示した構成に限定されるものでは
なく、本発明の技術的思想に基づいた各種の変形が可能である。
以上の工程により、発光装置を作製することができる。本実施の形態の発光装置が有す
る薄膜トランジスタは、上記の実施の形態の作製方法を適用した薄膜トランジスタを用い
ている。そのため、薄膜トランジスタのオフ電流が少なく、電気的特性の信頼性が高いた
め、本実施の形態にて説明した発光装置は、コントラストが高く、視認性の高いものとす
ることができる。
（実施の形態７）
次に、実施の形態５にて説明した表示装置又は実施の形態６にて説明した発光装置に搭
載する表示パネル又は発光パネルの一形態について、図面を参照して説明する。
本発明の液晶表示装置又は発光装置では、画素部に接続される信号線駆動回路及び走査
線駆動回路は別の基板（例えば、半導体基板又はＳＯＩ基板等）上に設けて接続すること
が好ましい。しかし、別途設けなくとも画素回路と同一基板上に形成してもよい。
なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ法
、ワイヤボンディング法又はＴＡＢ法等を用いることができる。また接続する位置は、電
気的な接続が可能であるならば、特に限定されない。また、コントローラ、ＣＰＵ及びメ
モリ等を別途形成し、画素回路に接続しても良い。
図３５は、本発明の表示装置のブロック図を示す。図３５に示す表示装置は、表示素子
を備えた画素を複数有する画素部８５０と、各画素を選択する走査線駆動回路８５２と、
選択された画素へのビデオ信号の入力を制御する信号線駆動回路８５３と、を有する。
なお、本発明の表示装置は図３５に示す形態に限定されない。すなわち、本発明で用い
る信号線駆動回路は、シフトレジスタとアナログスイッチのみを有する形態に限定されな
い。シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロ
ワ等、他の回路を有していてもよい。また、シフトレジスタ及びアナログスイッチは必ず
しも設ける必要はなく、例えば、シフトレジスタの代わりにデコーダ回路のような信号線
の選択ができる別の回路を有していてもよいし、アナログスイッチの代わりにラッチ等を
有していてもよい。
図３５に示す信号線駆動回路８５３は、シフトレジスタ８５４及びアナログスイッチ８
５５を有する。シフトレジスタ８５４には、クロック信号（ＣＬＫ）とスタートパルス信
号（ＳＰ）とが入力されている。クロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）
とが入力されると、シフトレジスタ８５４においてタイミング信号が生成され、アナログ
スイッチ８５５に入力される。
また、アナログスイッチ８５５には、ビデオ信号（ｖｉｄｅｏ ｓｉｇｎａｌ）が供給
される。アナログスイッチ８５５は、入力されるタイミング信号に従ってビデオ信号をサ
ンプリングし、後段の信号線に供給する。
図３５に示す走査線駆動回路８５２は、シフトレジスタ８５６及びバッファ８５７を有
する。また、レベルシフタを有していてもよい。走査線駆動回路８５２において、シフト
レジスタ８５６にクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力される
ことによって、選択信号が生成される。生成された選択信号はバッファ８５７において緩
衝増幅され、対応する走査線に供給される。一の走査線には、１ラインのすべての画素ト
ランジスタのゲートが接続されている。そして、動作時には１ライン分の画素のトランジ
スタを一斉にオンにしなくてはならないので、バッファ８５７は大きな電流を流すことが
可能な構成とする。
フルカラーの表示装置において、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応するビデオ信号
を、順にサンプリングして対応する信号線に供給する場合、シフトレジスタ８５４とアナ
ログスイッチ８５５とを接続するための端子数は、アナログスイッチ８５５と画素部８５
０の信号線を接続するための端子数の１／３程度に相当する。よって、アナログスイッチ
８５５を画素部８５０と同一基板上に形成することで、アナログスイッチ８５５を画素部
８５０と異なる基板上に形成した場合に比べて、別途形成した基板の接続に用いる端子の
数を抑えることができ、接続不良の発生確率を抑えて歩留まりを高めることができる。
なお、図３５の走査線駆動回路８５２は、シフトレジスタ８５６及びバッファ８５７を
有するが、本発明はこれに限定されず、シフトレジスタ８５６のみで走査線駆動回路８５
２を構成してもよい。
なお、図３５に示す構成は、本発明の表示装置の一形態を示したものであり、信号線駆
動回路と走査線駆動回路の構成はこれに限定されない。
次に、本発明の液晶表示装置の一形態に相当する液晶表示パネル及び発光パネルの外観
について、図３６及び図３７を参照して説明する。図３６（Ａ）は、第１の基板９０１上
に形成された微結晶半導体層を有するトランジスタ９１０及び液晶素子９１３を、第２の
基板９０６との間にシール材９０５によって封止した、パネルの上面図を示す。図３６（
Ｂ）は、図３６（Ａ）のＫ−Ｌにおける断面図に相当する。図３７は発光装置の場合を示
す。なお、図３７は、図３６と異なる部分についてのみ符号を付している。
第１の基板９０１上に設けられた画素部９０２と、走査線駆動回路９０４と、を囲んで
、シール材９０５が設けられている。また、画素部９０２及び走査線駆動回路９０４の上
に第２の基板９０６が設けられている。よって画素部９０２及び走査線駆動回路９０４は
、第１の基板９０１とシール材９０５と第２の基板９０６とによって、液晶層９０８又は
充填材９３１と共に封止されている。また、第１の基板９０１上のシール材９０５によっ
て囲まれている領域とは異なる領域に信号線駆動回路９０３が実装されている。なお、信
号線駆動回路９０３は、別途用意された基板上に多結晶半導体層を有するトランジスタに
より設けられたものである。なお、本実施の形態では、多結晶半導体層を有するトランジ
スタを用いた信号線駆動回路９０３を、第１の基板９０１に貼り合わせる場合について説
明するが、単結晶半導体を用いたトランジスタで信号線駆動回路を形成し、貼り合わせて
もよい。図３６（Ｂ）では、信号線駆動回路９０３に含まれる、多結晶半導体層で形成さ
れたトランジスタ９０９を例示する。
第１の基板９０１上に設けられた画素部９０２は、複数のトランジスタを有しており、
図３６（Ｂ）には、画素部９０２に含まれるトランジスタ９１０を例示している。また、
走査線駆動回路９０４も、複数のトランジスタを有しており、図３６（Ｂ）では、信号線
駆動回路９０３に含まれるトランジスタ９０９を例示している。なお、本実施の形態では
、発光装置においては、トランジスタ９１０が駆動用トランジスタである場合について説
明するが、トランジスタ９１０は電流制御用トランジスタであってもよいし、消去用トラ
ンジスタであってもよい。トランジスタ９１０は微結晶半導体層を用いたトランジスタに
相当する。
また、液晶素子９１３が有する画素電極９１２はトランジスタ９１０と、配線９１８を
介して電気的に接続されている。さらに、配線９１８は引き回し配線９１４と電気的に接
続されている。そして、液晶素子９１３の対向電極９１７は第２の基板９０６上に設けら
れている。画素電極９１２と対向電極９１７と液晶層９０８が重なっている部分が、液晶
素子９１３に相当する。
また、発光素子９３０が有する画素電極は、トランジスタ９１０のソース電極又はドレ
イン電極と、配線を介して電気的に接続されている。そして、本実施の形態では、発光素
子９３０の共通電極と透光性を有する導電性の材料層が電気的に接続されている。なお、
発光素子９３０の構成は、本実施の形態に示した構成に限定されない。発光素子９３０の
構成は、発光素子９３０から取り出す光の方向や、トランジスタ９１０の極性等に合わせ
て、適宜変更することができる。
なお、第１の基板９０１及び第２の基板９０６の材料としては、ガラス、金属（代表的
にはステンレス）、セラミックス又はプラスチック等を用いることができる。プラスチッ
クとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ
）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、ポリエステ
ルフィルム又はアクリル樹脂フィルム等を用いることができる。また、アルミニウムホイ
ルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いてもよい。
また、スペーサ９１１はビーズスペーサであり、画素電極９１２と対向電極９１７との
間の距離（セルギャップ）を制御するために設けられている。なお、絶縁層を選択的にエ
ッチングすることで得られるスペーサ（ポストスペーサ）を用いていてもよい。
また、別途形成された信号線駆動回路９０３と、走査線駆動回路９０４及び画素部９０
２に与えられる各種の信号（電位）は、ＦＰＣ９０７（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅ
ｄ Ｃｉｒｃｕｉｔ）から引き回し配線９１４及び引き回し配線９１５を介して供給され
る。
本実施の形態では、接続端子９１６が、液晶素子９１３が有する画素電極９１２と同じ
導電層から形成されている。また、引き回し配線９１４及び引き回し配線９１５は、配線
９１８と同じ導電層で形成されている。
接続端子９１６とＦＰＣ９０７が有する端子は、異方性導電層９１９を介して電気的に
接続されている。
なお、図示していないが、本実施の形態に示した液晶表示装置は配向膜及び偏光板を有
し、更にカラーフィルタや遮光層等を有していても良い。
また、別途形成された信号線駆動回路９０３と、走査線駆動回路９０４及び画素部９０
２に与えられる各種信号（電位）は、引き回し配線９１４及び引き回し配線９１５を介し
て、ＦＰＣ９０７から供給されている。
本実施の形態では、接続端子９１６が、発光素子９３０が有する画素電極と同じ導電層
により設けられている。しかし、これに限定されない。
なお、発光素子９３０からの光の取り出し方向に位置する基板である第２の基板は透光
性の基板でなければならない。その場合には、ガラス板、プラスチック板、ポリエステル
フィルム又はアクリルフィルム等の透光性を有する材料からなる基板を用いる。
また、充填材９３１としては、窒素やアルゴン等の不活性な気体、紫外線硬化樹脂又は
熱硬化樹脂等を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイ
ミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）又はＥＶＡ（エチレ
ンビニルアセテート）等を用いることができる。ここでは、例えば窒素を用いるとよい。
また、発光素子の射出面に偏光板、円偏光板（楕円偏光板を含む）、位相差板（λ／４
板、λ／２板）又はカラーフィルタ等の光学フィルムを適宜設けてもよい。また、偏光板
又は円偏光板に反射防止層を設けてもよい。
本実施の形態は、他の実施の形態に記載した構成と組み合わせて実施することができる
。
（実施の形態８）
上記実施の形態にて説明したように、本発明により、アクティブマトリクス型の表示モ
ジュールを作製することができる。なお、ＦＰＣまで取り付けられた表示パネルのことを
表示モジュールと呼ぶ。即ち、それらを表示部に組み込んだあらゆる電子機器に本発明を
適用できる。電子機器としては、ビデオカメラ、デジタルカメラ等のカメラ、ヘッドマウ
ントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カ
ーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話
または電子書籍等）等が挙げられる。それらの一例を図３８に示す。
図３８（Ａ）はテレビジョン装置である。表示モジュールを、図３８（Ａ）に示すよう
に筐体に組みこんで、テレビジョン装置を完成させることができる。表示モジュールによ
り主画面９５３が形成され、その他付属設備としてスピーカ部９５９、操作スイッチ等が
備えられている。
図３８（Ａ）に示すように、筐体９５１に表示素子を利用した表示用パネル９５２が組
みこまれ、受信機９５５により一般のテレビ放送の受信をはじめ、モデム９５４を介した
有線又は無線による通信ネットワークへの接続により片方向又は双方向の情報通信をする
こともできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又はリモコン操
作機９５６により行うことが可能であり、このリモコン操作機９５６にも出力する情報を
表示する表示部９５７が設けられていても良い。
また、テレビジョン装置にも、主画面９５３の他にサブ画面９５８を第２の表示用パネ
ルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成にお
いて、主画面９５３を視野角の優れた液晶表示パネルで形成し、サブ画面９５８を低消費
電力で表示可能な液晶表示パネルで形成しても良い。また、サブ画面を液晶表示パネルで
形成する場合には点滅表示を可能とすることで、低消費電力化が可能である。また、サブ
画面を発光装置として消費電力を低減させてもよい。
図３９は図３８（Ａ）に示すテレビジョン装置に適用可能なテレビジョン装置の構成を
示すブロック図である。表示パネルには、画素部９７１が形成されている。信号線駆動回
路９７２と走査線駆動回路９７３は、他の実施形態にて説明したように接続すればよい。
その他の外部回路の構成として、映像信号の入力側では、チューナ９７４で受信した信
号のうち、映像信号を増幅する映像信号増幅回路９７５と、そこから出力される信号を赤
、緑、青の各色に対応した色信号に変換する映像信号処理回路９７６と、その映像信号を
ドライバＩＣの入力仕様に変換するためのコントロール回路９７７等を有している。コン
トロール回路９７７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動す
る場合には、信号線側に信号分割回路９７８を設け、入力デジタル信号をｍ個に分割して
供給する構成としても良い。
チューナ９７４で受信した信号のうち、音声信号は音声信号増幅回路９７９に送られ、
音声信号処理回路９８０を経てスピーカ９８３から出力される。制御回路９８１は受信局
（受信周波数）や音量の制御情報を入力部９８２から受け、チューナ９７４や音声信号処
理回路９８０に信号を送出する。
上記説明したテレビジョン装置に対して本発明を適用することで、コントラスト比が高
く、表示むらが小さく、消費電力の低いテレビジョン装置とすることができる。
もちろん、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタ
をはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤等の大面
積の表示媒体としても様々な用途に適用することができ、これらに本発明を適用すること
で、コントラスト比が高く、表示むらが小さく、消費電力の低い表示装置とすることがで
きる。
図３８（Ｂ）は携帯電話機の一例を示している。この携帯電話機は、筐体９６１、表示
部９６２、操作部９６３等から構成されている。表示部９６２に、本発明を適用すること
で、コントラスト比が高く、表示むらが小さく、消費電力の低い表示装置とすることがで
きる。
また、図３８（Ｃ）は携帯型のコンピュータの一例を示している。この携帯型のコンピ
ュータは、筐体９６６、表示部９６７等から構成されている。表示部９６７に、本発明を
適用することで、コントラスト比が高く、表示むらが小さく、消費電力の低い表示装置と
することができる。
本実施例では、逆スタガ型薄膜トランジスタの作製方法に実施の形態１にて説明したド
ライエッチング（塩素ガスを用いたもの）を適用した場合と、適用しなかった場合とを比
較する。ここで行うドライエッチングは、チャネル形成領域となる部分又はチャネル形成
領域と重畳する部分における不純物領域のエッチング後に、該被エッチング部に半導体層
が露出した状態で行うものである。
図４０は、薄膜トランジスタのＶｇ−Ｉｄ曲線を示す。図４０（Ａ）は、本発明を適用
せずして作製した薄膜トランジスタのＶｇ−Ｉｄ曲線を示し、図４０（Ｂ）は、本発明を
適用して上記のドライエッチングを行って作製した薄膜トランジスタのＶｇ−Ｉｄ曲線を
示す。なお、ドレイン電圧（ソースの電位に対するドレインの電位）は、１Ｖ及び１４Ｖ
とした。本発明を適用して作製した薄膜トランジスタはオフ電流が小さく、且つ電気的特
性のばらつきが小さいことがわかる。
また、図４０（Ｂ）ではドレイン電圧が１Ｖの場合と、ドレイン電圧が１４Ｖの場合の
Ｖｇ−Ｉｄ曲線が乖離しておらず、ドレイン電圧によるドレイン電流の変化が小さいもの
となっている。即ち、ドレイン電圧にばらつきを生じても、ドレイン電流のばらつきを小
さいものとすることができる。
以上のように、本発明を適用することで、オフ電流が低く、電気的特性が良好であり、
且つ電気的特性のばらつきが小さい薄膜トランジスタを作製することができる。
１００ 基板
１０２ ゲート電極層
１０４ ゲート絶縁層
１０６ 半導体層
１０８ バッファ層
１１０ ソース領域及びドレイン領域
１１２ ソース電極及びドレイン電極層
１１４ 絶縁層
１１６ 開口部
１１８ 画素電極層
１２１ レジストマスク
１２２ レジストマスク
１２６ レジストマスク
１３１ レジストマスク
１３６ レジストマスク
１３７ レジストマスク
２００ ロード室
２０１ 第１の反応室
２０２ 第２の反応室
２０３ 第３の反応室
２０４ 第４の反応室
２０５ アンロード室
２１０ 共通室
２１１ 搬送手段
２１２ ゲートバルブ
２１８ カセット
２１９ カセット
２２０ 基板
２２２ 基板
２２４ 層
３００ 基板
３０１ 基板
３０２ 配線
３０４ 配線
３０５ 配線
３１６ 配線
３１８ 配線
３２０ 絶縁層
３２２ 絶縁層
３２３ 開口部
３２４ 画素電極
３２５ スリット
３２６ 画素電極
３２８ 薄膜トランジスタ
３２９ 薄膜トランジスタ
３３０ 保持容量部
３３１ 保持容量部
３３２ 遮光層
３３４ 第１の着色層
３３６ 第２の着色層
３３８ 第３の着色層
３４０ 対向電極
３４２ スペーサ
３４４ 突起
３４６ 配向膜
３４８ 配向膜
３５０ 液晶層
３５１ 液晶素子
３５２ 液晶素子
４００ 基板
４０１ 基板
４０２ 配線
４０３ 配線
４０６ 絶縁層
４０９ 配線
４１６ 配線
４１８ 配線
４１９ 配線
４２０ 絶縁層
４２２ 絶縁層
４２３ 開口部
４２４ 画素電極
４２５ スリット
４２６ 画素電極
４２７ 開口部
４２８ 薄膜トランジスタ
４２９ 薄膜トランジスタ
４３０ 保持容量部
４３１ 保持容量部
４３２ 遮光層
４３６ 着色層
４３７ 平坦化層
４４０ 対向電極
４４１ スリット
４４６ 配向膜
４４８ 配向膜
４５０ 液晶層
４５１ 第１の液晶素子
４５２ 第２の液晶素子
５００ 基板
５０１ 基板
５０２ 配線
５０４ 配線
５０６ 第１の絶縁層
５０７ 対向電極
５１６ 配線
５１８ 配線
５２０ 第２の絶縁層
５２３ 開口部
５２４ 画素電極
５２５ スリット
５２８ 薄膜トランジスタ
５３２ 遮光層
５３６ 着色層
５３７ 平坦化層
５４６ 配向膜
５４８ 配向膜
５５０ 液晶層
６００ 基板
６０１ 基板
６０２ 走査線
６０６ 第１の絶縁層
６０９ 配線
６１５ 容量電極
６１６ 配線
６１８ 配線
６２０ 第２の絶縁層
６２３ 開口部
６２４ 画素電極
６２８ 薄膜トランジスタ
６３２ 遮光層
６３６ 着色層
６３７ 平坦化層
６４６ 配向膜
６４８ 配向膜
６５０ 液晶層
７００ 基板
７０１ 基板
７０２ 配線
７０４ 配線
７１５ 配線
７１６ 配線
７１８ 配線
７２３ 開口部
７２４ 画素電極
７２８ 薄膜トランジスタ
７３２ 遮光層
７３６ 着色層
７３７ 平坦化層
７４０ 対向電極
７４６ 配向膜
７４８ 配向膜
７５０ 液晶層
８００ 基板
８０１ 薄膜トランジスタ
８０２ 薄膜トランジスタ
８０３ 絶縁層
８０４ 絶縁層
８０５ 導電層
８０６ 隔壁
８０７ 発光層
８０８ 導電層
８０９ 発光素子
８１０ 保護層
８２１ 駆動用トランジスタ
８２２ 発光素子
８２３ 陰極
８２４ 発光層
８２５ 陽極
８３１ 駆動用トランジスタ
８３３ 陰極
８３４ 発光層
８３５ 陽極
８３６ 遮光層
８３７ 導電層
８４１ 駆動用トランジスタ
８４３ 陰極
８４４ 発光層
８４５ 陽極
８４７ 導電層
８５０ 画素部
８５２ 走査線駆動回路
８５３ 信号線駆動回路
８５４ シフトレジスタ
８５５ アナログスイッチ
８５６ シフトレジスタ
８５７ バッファ
９０１ 第１の基板
９０２ 画素部
９０３ 信号線駆動回路
９０４ 走査線駆動回路
９０５ シール材
９０６ 第２の基板
９０７ ＦＰＣ
９０８ 液晶層
９０９ トランジスタ
９１０ トランジスタ
９１１ スペーサ
９１２ 画素電極
９１３ 液晶素子
９１４ 引き回し配線
９１５ 引き回し配線
９１６ 接続端子
９１７ 対向電極
９１８ 配線
９１９ 異方性導電層
９３０ 発光素子
９３１ 充填材
９４０ 配線
９５１ 筐体
９５２ 表示用パネル
９５３ 主画面
９５４ モデム
９５５ 受信機
９５６ リモコン操作機
９５７ 表示部
９５８ サブ画面
９５９ スピーカ部
９６１ 筐体
９６２ 表示部
９６３ 操作部
９６６ 筐体
９６７ 表示部
９７１ 画素部
９７２ 信号線駆動回路
９７３ 走査線駆動回路
９７４ チューナ
９７５ 映像信号増幅回路
９７６ 映像信号処理回路
９７７ コントロール回路
９７８ 信号分割回路
９７９ 音声信号増幅回路
９８０ 音声信号処理回路
９８１ 制御回路
９８２ 入力部
９８３ スピーカ

Claims (3)

  1. ゲート電極層と、
    前記ゲート電極層上のゲート絶縁層と、
    前記ゲート絶縁層上の島状半導体層と、
    前記島状半導体層上の第１の島状不純物半導体層と、
    前記島状半導体層上の第２の島状不純物半導体層と、
    前記第１の島状不純物半導体層上のソース電極層と、
    前記第２の島状不純物半導体層上のドレイン電極層と、を有し、
    前記島状半導体層は、バックチャネル部を有し、
    前記島状半導体層上で、前記第２の島状不純物半導体層と向き合う前記第１の島状不純物半導体層の側面は階段状の形状を有し、
    前記第１の島状不純物半導体層の階段状の形状を有する側面の上部は、前記ソース電極層の端部と一致し、
    前記島状半導体層上で、前記第１の島状不純物半導体層と向き合う前記第２の島状不純物半導体層の側面は階段状の形状を有し、
    前記第２の島状不純物半導体層の階段状の形状を有する側面の上部は、前記ドレイン電極層の端部と一致することを特徴とする半導体装置。
  2. ゲート電極層と、
    前記ゲート電極層上のゲート絶縁層と、
    前記ゲート絶縁層上の島状半導体層と、
    前記島状半導体層上の第１の島状不純物半導体層と、
    前記島状半導体層上の第２の島状不純物半導体層と、
    前記第１の島状不純物半導体層上のソース電極層と、
    前記第２の島状不純物半導体層上のドレイン電極層と、
    前記ソース電極層又は前記ドレイン電極層と電気的に接続された画素電極層と、を有し、
    前記画素電極層は、透光性を有し、
    前記島状半導体層は、バックチャネル部を有し、
    前記島状半導体層上で、前記第２の島状不純物半導体層と向き合う前記第１の島状不純物半導体層の側面は階段状の形状を有し、
    前記第１の島状不純物半導体層の階段状の形状を有する側面の上部は、前記ソース電極層の端部と一致し、
    前記島状半導体層上で、前記第１の島状不純物半導体層と向き合う前記第２の島状不純物半導体層の側面は階段状の形状を有し、
    前記第２の島状不純物半導体層の階段状の形状を有する側面の上部は、前記ドレイン電極層の端部と一致することを特徴とする半導体装置。
  3. 請求項１又は２において、
    前記島状半導体層は、微結晶半導体層と、非晶質半導体層と、を有し、
    前記非晶質半導体層は、前記第１の島状不純物半導体層及び前記第２の島状不純物半導体層と接する領域を有することを特徴とする半導体装置。
JP2014026046A 2007-09-03 2014-02-14 半導体装置 Expired - Fee Related JP5775189B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014026046A JP5775189B2 (ja) 2007-09-03 2014-02-14 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007228325 2007-09-03
JP2007228325 2007-09-03
JP2014026046A JP5775189B2 (ja) 2007-09-03 2014-02-14 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008213562A Division JP5480480B2 (ja) 2007-09-03 2008-08-22 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2014103417A JP2014103417A (ja) 2014-06-05
JP5775189B2 true JP5775189B2 (ja) 2015-09-09

Family

ID=40408120

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008213562A Expired - Fee Related JP5480480B2 (ja) 2007-09-03 2008-08-22 半導体装置の作製方法
JP2014026046A Expired - Fee Related JP5775189B2 (ja) 2007-09-03 2014-02-14 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008213562A Expired - Fee Related JP5480480B2 (ja) 2007-09-03 2008-08-22 半導体装置の作製方法

Country Status (5)

Country Link
US (3) US8349671B2 (ja)
JP (2) JP5480480B2 (ja)
KR (1) KR101518794B1 (ja)
CN (2) CN102903759B (ja)
TW (2) TWI469223B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101452204B1 (ko) * 2007-11-05 2014-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 상기 박막 트랜지스터를 구비하는 표시 장치
US8227278B2 (en) * 2008-09-05 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102251729B1 (ko) 2009-07-31 2021-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
US8712627B2 (en) * 2009-09-09 2014-04-29 GM Global Technology Operations LLC Biodiesel data collection system
KR101470811B1 (ko) * 2009-09-16 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101745747B1 (ko) * 2009-10-16 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR101840622B1 (ko) 2009-12-21 2018-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
JP5740169B2 (ja) * 2010-02-19 2015-06-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
WO2012002104A1 (en) * 2010-06-30 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8785241B2 (en) 2010-07-16 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101682078B1 (ko) 2010-07-30 2016-12-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
JP5767073B2 (ja) 2010-10-15 2015-08-19 株式会社半導体エネルギー研究所 エッチング方法及び半導体装置の作製方法
JP2012222261A (ja) * 2011-04-13 2012-11-12 Mitsubishi Electric Corp トランジスタ、その製造方法および表示装置
CN102646714A (zh) * 2011-05-16 2012-08-22 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
KR101949225B1 (ko) 2012-04-16 2019-04-26 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
CN103412444B (zh) * 2013-07-23 2015-08-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示面板
CN105637637B (zh) * 2013-10-11 2018-08-24 夏普株式会社 半导体装置
CN104635388B (zh) * 2013-11-08 2018-04-03 群创光电股份有限公司 显示面板及包含该显示面板的显示装置
KR102295477B1 (ko) 2014-02-17 2021-08-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR20170003674A (ko) * 2014-05-27 2017-01-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN104409509A (zh) * 2014-10-20 2015-03-11 深圳市华星光电技术有限公司 薄膜晶体管
KR102378211B1 (ko) * 2015-06-23 2022-03-25 삼성디스플레이 주식회사 마스크 및 이를 이용한 표시장치의 제조방법
CN108231869B (zh) * 2018-01-02 2021-04-30 京东方科技集团股份有限公司 晶体管、显示基板、显示装置及其制造方法
US10141254B1 (en) 2018-05-14 2018-11-27 Ford Global Technologies, Llc Direct bonded copper power module with elevated common source inductance
CN111508820B (zh) * 2020-03-25 2021-07-16 长江存储科技有限责任公司 清洗方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5091334A (en) 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS6098880A (ja) 1983-10-31 1985-06-01 Tdk Corp 回転駆動装置
JPS6098680A (ja) 1983-11-04 1985-06-01 Seiko Instr & Electronics Ltd 電界効果型薄膜トランジスタ
JPS6187371A (ja) 1984-10-05 1986-05-02 Hitachi Ltd 薄膜半導体装置
FR2590409B1 (fr) * 1985-11-15 1987-12-11 Commissariat Energie Atomique Procede de fabrication d'un transistor en couches minces a grille auto-alignee par rapport au drain et a la source de celui-ci et transistor obtenu par le procede
EP0473988A1 (en) 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH04308818A (ja) * 1991-04-08 1992-10-30 Toshiba Corp 薄膜トランジスタアレイ基板の製造方法
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP2924441B2 (ja) 1992-04-27 1999-07-26 日本電気株式会社 薄膜トランジスタ及びその製造方法
JP3326654B2 (ja) * 1994-05-02 2002-09-24 ソニー株式会社 表示用半導体チップの製造方法
JP3238020B2 (ja) * 1994-09-16 2001-12-10 株式会社東芝 アクティブマトリクス表示装置の製造方法
JPH0888397A (ja) * 1994-09-16 1996-04-02 Casio Comput Co Ltd 光電変換素子
JP3082679B2 (ja) 1996-08-29 2000-08-28 日本電気株式会社 薄膜トランジスタおよびその製造方法
KR100257158B1 (ko) 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
KR100495808B1 (ko) * 1998-09-03 2005-09-02 삼성전자주식회사 박막 트랜지스터의 제조 방법
KR100612984B1 (ko) 1998-01-30 2006-10-31 삼성전자주식회사 박막 트랜지스터의 제조 방법
US6372535B1 (en) 1998-02-02 2002-04-16 Samsung Electronics Co., Ltd. Manufacturing method of a thin film transistor
JPH11274504A (ja) 1998-03-20 1999-10-08 Advanced Display Inc Ｔｆｔおよびその製法
JP3431128B2 (ja) * 1998-08-05 2003-07-28 シャープ株式会社 半導体装置の製造方法
JP3538088B2 (ja) * 1999-10-25 2004-06-14 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタおよびその製造方法
JP2001339072A (ja) * 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
JP3425925B2 (ja) * 2000-03-28 2003-07-14 鹿児島日本電気株式会社 薄膜トランジスタの製造方法
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP2002246605A (ja) 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd 液晶表示用薄膜トランジスタの製造方法
JP2002299627A (ja) * 2001-03-29 2002-10-11 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法及びそれを用いた液晶表示装置
JP2002341373A (ja) * 2001-05-17 2002-11-27 Matsushita Electric Ind Co Ltd アクティブマトリクス基板
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
US6486010B1 (en) * 2002-03-14 2002-11-26 Chi Mei Optoelectronics Corp. Method for manufacturing thin film transistor panel
JP4004835B2 (ja) * 2002-04-02 2007-11-07 株式会社アドバンスト・ディスプレイ 薄膜トランジスタアレイ基板の製造方法
JP2004119597A (ja) * 2002-09-25 2004-04-15 Seiko Epson Corp プラズマエッチングの終点検出方法及び装置、プラズマエッチング方法及び装置、並びに電気光学基板の製造方法、電気光学装置、電子機器
TW564564B (en) * 2002-10-03 2003-12-01 Au Optronics Corp Pixel structure and fabricating method thereof
JP4651929B2 (ja) * 2002-11-15 2011-03-16 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
TWI232991B (en) 2002-11-15 2005-05-21 Nec Lcd Technologies Ltd Method for manufacturing an LCD device
GB0230129D0 (en) * 2002-12-24 2003-01-29 Koninkl Philips Electronics Nv Method of fabricating a device
TW577176B (en) 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
KR100602062B1 (ko) * 2003-04-03 2006-07-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
US7220611B2 (en) * 2003-10-14 2007-05-22 Lg.Philips Lcd Co., Ltd. Liquid crystal display panel and fabricating method thereof
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
KR101007686B1 (ko) * 2003-12-11 2011-01-13 엘지디스플레이 주식회사 액정표시패널의 제조방법
US7205171B2 (en) * 2004-02-11 2007-04-17 Au Optronics Corporation Thin film transistor and manufacturing method thereof including a lightly doped channel
CN100392825C (zh) * 2005-05-18 2008-06-04 联华电子股份有限公司 一种去除晶片表面上蚀刻残留物的方法
JP4577114B2 (ja) 2005-06-23 2010-11-10 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
JP2007035964A (ja) 2005-07-27 2007-02-08 Sony Corp 薄膜トランジスタとその製造方法、及び表示装置
KR101298940B1 (ko) * 2005-08-23 2013-08-22 주식회사 동진쎄미켐 포토레지스트 조성물 및 이를 이용한 박막 트랜지스터기판의 제조방법
JP5100997B2 (ja) * 2005-10-18 2012-12-19 三菱電機株式会社 薄膜トランジスタ基板の製造方法
JP2008021722A (ja) 2006-07-11 2008-01-31 Mitsubishi Electric Corp Ｔｆｔの製造方法及びその製造装置

Also Published As

Publication number Publication date
TW200921801A (en) 2009-05-16
TWI605509B (zh) 2017-11-11
US8703560B2 (en) 2014-04-22
US8349671B2 (en) 2013-01-08
CN102903759B (zh) 2016-08-03
US20130095587A1 (en) 2013-04-18
JP5480480B2 (ja) 2014-04-23
TW201507021A (zh) 2015-02-16
CN102903759A (zh) 2013-01-30
KR101518794B1 (ko) 2015-05-11
CN101383290A (zh) 2009-03-11
US20090061573A1 (en) 2009-03-05
JP2014103417A (ja) 2014-06-05
TWI469223B (zh) 2015-01-11
KR20090024092A (ko) 2009-03-06
CN101383290B (zh) 2012-12-12
US20130280867A1 (en) 2013-10-24
JP2009081422A (ja) 2009-04-16
US8501554B2 (en) 2013-08-06

Similar Documents

Publication Publication Date Title
JP5775189B2 (ja) 半導体装置
JP5483683B2 (ja) 半導体装置の作製方法
JP5500803B2 (ja) 薄膜トランジスタの作製方法
JP5933892B2 (ja) 薄膜トランジスタ
US8420462B2 (en) Display device and manufacturing method thereof
US8022405B2 (en) Light-emitting device
US7998800B2 (en) Method for manufacturing semiconductor device
JP5517441B2 (ja) 半導体膜の形成方法、薄膜トランジスタの作製方法及び表示装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150702

R150 Certificate of patent or registration of utility model

Ref document number: 5775189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees