JP4651929B2 - 液晶表示装置の製造方法 - Google Patents

液晶表示装置の製造方法 Download PDF

Info

Publication number
JP4651929B2
JP4651929B2 JP2003378471A JP2003378471A JP4651929B2 JP 4651929 B2 JP4651929 B2 JP 4651929B2 JP 2003378471 A JP2003378471 A JP 2003378471A JP 2003378471 A JP2003378471 A JP 2003378471A JP 4651929 B2 JP4651929 B2 JP 4651929B2
Authority
JP
Japan
Prior art keywords
film
etching
liquid crystal
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003378471A
Other languages
English (en)
Other versions
JP2004177946A (ja
Inventor
英和 松下
剛 加藤
明寿 前田
悟史 土居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Japan Ltd
Original Assignee
NEC LCD Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC LCD Technologies Ltd filed Critical NEC LCD Technologies Ltd
Priority to JP2003378471A priority Critical patent/JP4651929B2/ja
Publication of JP2004177946A publication Critical patent/JP2004177946A/ja
Application granted granted Critical
Publication of JP4651929B2 publication Critical patent/JP4651929B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本発明は、液晶表示装置の製造方法に関するものであり、更に詳細には、アルミニウム(Al)やアルミニウム合金(Al合金)を用いた配線、電極の製造工程において、AlやAl合金の耐腐食性を向上させる技術に関するものである。
薄膜トランジスタ(TFT)をスイッチング素子に用いた液晶表示装置では、走査線や信号線に配線遅延が生じると、書き込みやクロストーク等の問題が生じる。特に大型高精細の液晶表示装置では、この問題を回避するため、走査線や信号線に低抵抗配線が用いられる。低抵抗配線としては、AlまたはAl合金が広く用いられるが、半導体層や透明導電膜とのオーミックコンタクトを確保するため、通常高融点金属を積層し、例えば、高融点金属(上層)/Al(下層)の2層配線や高融点金属/Al/高融点金属の3層配線が用いられる。
また製造コストを下げるためにプロセス短縮する場合、これらの積層配線を1回のフォトプロセスで形成することが求められる。この場合、Al(合金)膜の側面が直接表面に出ている構造になる。
信号線に高融点金属/Al(合金)/高融点金属の3層積層配線を用いた逆スタガ型TFTにおいて、チャネルエッチングや半導体層のエッチングは、通常SF6やCHF3等のフッ素系ガスやCl2やHCl等の塩素系ガス、あるいは、これらの混合ガスを用いたドライエッチングで行われる。ところが、Al(合金)膜の側面が直接表面に出ているため、このドライエッチングガスの影響を受け、Alが腐食するという問題がある。この現象は、フッ素系ガスや塩素系ガスとAl(合金)膜が反応してフッ化Alや塩化Alができたり、また、フッ素系ガスや塩素系ガスが残留した基板を大気中に取り出すと、大気中の水分との反応によりフッ酸や塩酸ができ、これらによりAl(合金)膜が侵食されると考えられる。
従って、このようなAl腐食を防止する液晶表示装置の製造方法が求められていた。
従来、異種金属材料の組み合せによる局部電池腐食を防止する方法として、例えば、特許文献1には、ソース、ドレイン電極、信号線が高融点金属、Al、高融点金属で形成された液晶表示装置の製造方法において、Alと高融点金属の界面及び側面に酸化膜を形成することにより、レジスト剥離工程等で発生するAlと高融点金属間の局部電池腐食を防止する技術が開示されている。この場合、Al側面の酸化膜はプラズマ酸化や陽極酸化、各種CVD、PVDにより形成することが述べられている。
特開平8−62628号公報(第5頁、図1、3、4) 特開昭63−276242公報(第7、8頁の表)
前述した特許文献1では、Alの側面にプラズマ酸化や陽極酸化、各種CVD、PVDにより酸化膜を形成することが述べられているが、何れも製造工程が増加する。さらに、プラズマ酸化では、短時間で十分な膜厚の酸化膜が得ることが困難である。実施例で述べられている数nm程度の薄い酸化膜では、後工程のドライエッチング時にエッチングガスの侵入を防止できず、Alの腐食を防止することができない。また、陽極酸化では、十分な膜厚の酸化膜は得られるが、ソース、ドレイン電極や信号線の側面を陽極酸化するためには、陽極酸化可能な高融点金属を選択する必要がある。実施例で述べられているMoは陽極酸化ができない(例えば、特許文献2参照)。また、CVDやPVDでは、成膜工程以外に少なくともエッチバックする工程が必要になると考えられ、製造工程が複雑になる。
本発明の目的は、半導体層及び高融点金属膜とAlまたはAl合金からなる低抵抗金属膜との積層金属膜をパターン形成するに当たり、工程を複雑化することなく、AlまたはAl合金の耐腐食性を改善した液晶表示装置の製造方法を提供することにある。
本発明の液晶表示装置の第1の製造方法は、基板上に半導体層及び高融点金属膜とアルミニウム又はアルミニウム合金膜との積層金属膜をパターン形成する液晶表示装置の製造方法であって、前記積層金属膜上にフォトレジストパターンを形成する工程と、前記フォトレジストをマスクとして前記フォトレジストパターンの内側になるように前記積層金属膜をサイドエッチングさせて前記積層金属膜パターンを形成する工程と、前記アルミニウム又はアルミニウム合金膜の露出している部分に保護膜を形成する工程と、前記フォトレジストをマスクとして前記半導体層の一部または全部をフッ素系又は塩素系ガスを含むガスでドライエッチングする工程と、前記フォトレジストを剥離除去する工程とを具備し、前記ドライエッチング後、前記基板を収納するチャンバーの真空引きを行い前記基板上に残留する前記エッチングガスを除去し、その後に前記基板をプラズマ処理して前記基板上にさらに残留する前記エッチングガスを除去することを特徴とする。なお、プラズマ処理は、O2、N2、H2、Heのいずれかのガスで行うことができる。
上記本発明の液晶表示装置の第1の製造方法の好ましい態様では、前記積層金属膜パターンの形成をウェットエッチングにより行い、さらに前記ウェットエッチング後の水洗を温水洗により行うことにより、前記保護膜を形成する。
本発明の液晶表示装置の第1の製造方法において、前記高融点金属膜は、モリブデンまたはモリブデンを主体とする合金であることも好ましい態様である
本発明の液晶表示装置の第2の製造方法は、基板上に半導体層及び高融点金属膜とアルミニウム又はアルミニウム合金膜との積層金属膜をパターン形成する液晶表示装置の製造方法であって、前記積層金属膜上にフォトレジストパターンを形成する工程と、前記フォトレジストをマスクとして前記積層金属膜をエッチングして前記積層金属膜パターンを形成する工程と、前記フォトレジストを剥離除去する工程と、前記アルミニウム又はアルミニウム合金膜の露出している部分に保護膜を形成する工程と、前記積層金属膜をマスクとして前記半導体層の一部または全部をフッ素系又は塩素系ガスを含むガスでドライエッチングする工程とを具備し、前記ドライエッチング後、前記基板を収納するチャンバーの真空引きを行い前記基板上に残留する前記エッチングガスを除去し、その後に前記基板をプラズマ処理して前記基板上にさらに残留する前記エッチングガスを除去することを特徴とする。なお、プラズマ処理は、O2、N2、H2、Heのいずれかのガスで行うことができる。
本発明の液晶表示装置の第2の製造方法の好ましい態様では、前記フォトレジストの剥離除去をウェット剥離により行い、さらに前記ウェット剥離後の水洗を温水洗により行うことにより、前記保護膜を形成する。
本発明の液晶表示装置の製造方法によると、半導体層のエッチングやチャネルエッチング時に基板に付着した塩素系ガスやフッ素系ガスを効率よく除去でき、Al(合金)膜の腐食を抑制することができる。
以下、本発明の液晶表示装置の製造方法について図面を参照して詳細に説明する。
図1は本発明の液晶表示装置に使用する薄膜トランジスタアレイ基板(TFT基板)の構成を示す概念図である。
図1に示すように、TFT基板10には、透明絶縁性基板上に複数の走査線11と複数の信号線12とがほぼ直交して配設され、その交点近傍にこれらに接続されるスイッチング素子の薄膜トランジスタ(TFT)13が設けられ、これらがマトリクス状に配置されている。また、走査線11の端部にはアドレス信号を入力する走査線端子14が、信号線12の端部にはデータ信号を入力する信号線端子15がそれぞれ設けられている。
次に、本発明の液晶表示装置の第1の実施形態の構成について説明する。
図2は、本発明の液晶表示装置の製造方法の第1の実施形態に使用するTFT基板の1画素部の平面図であり、図3〜5は本発明の液晶表示装置の製造方法において用いられるTFT基板の製造工程順の製造工程断面図を図示したものである。ここで、製造工程断面図は、TFT部及び画素部(図2のA−A線)、信号線端子部(図1のB−B線)及び走査線端子部(図1のC−C線)に沿って切断したときのものである。なお、第1の実施形態は5枚のマスクを用いて製造される逆スタガチャネルエッチ型TFT基板を有する液晶表示装置の例である。
図2及び図4(b)に示したTFT基板は、透明絶縁性基板20上にゲート電極21と、ゲート電極21に接続する走査線11と、前段の走査線を共有する蓄積容量電極31と、遮光層32と、走査線端子14の端子部金属膜33とが形成されており、ゲート電極21上にはゲート絶縁膜22が設けられ、ゲート絶縁膜22上にゲート電極21と対向して半導体層23が設けられ、半導体層23上にソース電極24及びドレイン電極25が分離されて形成されている。また、ソース電極24と、ドレイン電極25と、ゲート絶縁膜22上に設けられたドレイン電極25に接続する信号線12と、信号線端子15の端子部金属膜34との上にはパッシベーション膜26が設けられており、パッシベーション膜26の一部に画素部コンタクトホール35と端子部コンタクトホール36が設けられている。
このコンタクトホール35、36を介して、ソース電極24に接続する画素電極27と端子部金属膜33、34に接続する接続電極37が設けられている。ここで、蓄積容量電極31と画素電極27との間で保持容量が形成されている。
また、図4(b)に示すように、本発明の液晶表示装置に用いられるTFT基板においては、ソース電極24及びドレイン電極25、信号線12、信号線端子の端子部金属膜34は、Al(合金)層を上下から高融点金属層が挟む積層構造となっており、Al(合金)層の側面には保護膜38が形成されている。
次に、本発明の液晶表示装置の第1の実施形態の製造方法について説明する。本発明の第1の実施形態の液晶表示装置に用いられるTFT基板の製造方法は、(a)透明絶縁性基板上にゲート電極及び走査線を形成する工程、(b)ゲート絶縁膜、半導体層を形成する工程、(c)ソース、ドレイン電極及び信号線を形成する工程、(d)パッシベーション膜、コンタクトホールを形成する工程、(e)画素電極を形成する工程を含む。ここで(c)の工程において、ソース、ドレイン電極及び信号線をAl(合金)層を上下から高融点金属層が挟む3層積層構造に形成し、Al(合金)層の側面に保護膜を形成すること、チャネル形成時のドライエッチング後に同一真空中で真空引きすることを特徴としている。
図3〜図5に示すように、まず、厚さ0.7mmの無アルカリガラスからなる透明絶縁性基板20上に、スパッタにより厚さ約200nmのAlまたはAl合金層と厚さ約100nmの高融点金属層を成膜し、フォトリソグラフィーとエッチングにより、ゲート電極21、走査線(図示せず)、蓄積容量電極(図示せず)、遮光層(図示せず)、走査線端子の端子部金属膜33を形成する(図3(a))。ここで、Al合金としてはアルミニウム−シリコン(Al−Si)、アルミニウム−銅(Al−Cu)、アルミニウム−ネオジム(Al−Nd)合金等が、高融点金属としてはクロム(Cr)、タンタル(Ta)、ニオブ(Nb)、チタン(Ti)、ハフニウム(Hf)、ジルコニウム(Zr)、モリブデン(Mo)、タングステン(W)の何れか及びこれらの何れかの合金、あるいはこれらの窒化物等が選択される。エッチングは、これらのAl(合金)と高融点金属の種類に応じて、ウェットエッチングまたはドライエッチングにより行うか、若しくはウェットエッチングとドライエッチングを併用して行ってもよい。
次に、プラズマCVDにより厚さ約400nmのシリコン窒化膜からなるゲート絶縁膜22と厚さ約200nmのアモルファスシリコン(a−Si型)層28と厚さ約30nmのリンをドープしたN型アモルファスシリコン(n+型a−Si)層29とを順次成膜し、フォトリソグラフィーとエッチングにより、半導体層23を形成する(図3(b))。
次に、スパッタにより厚さ約50nmの高融点金属層と厚さ200nmのAlまたはAl合金層と厚さ約100nmの高融点金属層を順次成膜し、フォトリソグラフィーとエッチングにより、ソース電極24、ドレイン電極25、信号線12、信号線端子の端子部金属膜34を形成する。このエッチングは、ドライエッチングを用いてもよいが、Al(合金)膜のコロージョン防止処理が必要になるため、ウェットエッチングで行うことが望ましい。従って、Al合金材料や高融点金属材料は透明絶縁性基板やゲート絶縁膜に対して選択性があり、残渣を生じないエッチング液でエッチングできる材料を選択する。例えば、Cr(合金)の場合は、第2硝酸セリウムアンモニウムと硝酸、Mo(合金)の場合は、燐酸と硝酸と酢酸、W(合金)の場合は、過酸化水素水でエッチングできる。特に、Mo(合金)は、Al(合金)と同じエッチング液でエッチングできるので好都合である。
ここで本実施形態の大きな特徴の一つ目として、ウェットエッチングにより信号線金属膜をマスクであるフォトレジストの端部から0.5〜1μm程度サイドエッチさせる。さらに、大きな特徴の二つ目として、エッチング後の水洗を40℃〜50℃の温水で行い、Al(合金)膜の側壁にAl(合金)の酸化膜または水酸化膜からなる保護膜38を形成する。保護膜38の横方向の厚さは、温水の温度によって異なるが、200〜300nm程度である。
次に、ソース電極24とドレイン電極25との間のn+型a−Si層29をエッチングして除去した後、フォトレジストを剥離除去する(図3(c))。このエッチングは、例えば、6フッ化硫黄(SF6)と塩素(HCl)とヘリウム(He)との混合ガスによるエッチングや3フッ化メタン(CHF3)と酸素(O2)とヘリウム(He)の混合ガスとSF6とHClとHeの混合ガス、あるいは、CHF3とO2とHeの混合ガスとSF6とCHF3とHeの混合ガスによる2ステップエッチング等、フッ素系ガス又はフッ素系ガスと塩素系ガスにより行われるが、フッ素系ガスだけで行う方がより望ましい。エッチングはプラズマエッチング(PEモード)でもリアクティブイオンエッチング(RIEモード)でもどちらで行ってもよい。これらのいずれかのガスを用いたエッチングに際して、Al(合金)膜の側壁に保護膜38が形成されているため、Al(合金)膜が直接エッチングガスのプラズマに曝されることがない。また、信号線金属膜がフォトレジストの端部から後退して影になっているので、Al(合金)膜の側壁がエッチングガスのプラズマに曝される機会を格段に減らすことができる。
引き続き、上記ドライエッチング後、同一チャンバー内で真空引きを行う。真空引きは、チャンバー容積及びポンプ能力により変動するが、チャンバー容積:120リットル、ポンプ能力:25Pa前後で100Pa・l(リットル)/秒の場合、120秒以上行う。望ましくは、同条件下の場合、240秒以上が望ましい。また、基板裏面に付着したエッチングガスをも除去できるようにするため、基板を電極から離して真空引きを行う。
さらに、上記真空引きプロセスの後、同一真空中で酸素(O2)、窒素(N2)、水素(H2)、ヘリウム(He)の何れかのガスでプラズマ処理を行う。このプラズマ処理を行うことで、真空引きで完全に除去しきれなかった残留弗素、残留塩素成分を置換することができる。
残留弗素、残留塩素成分が除去されずにそのまま大気中に搬送される場合、基板に付着したFやClが大気中の水分と反応しHFやHClとなりAl(合金)膜を腐食させてしまうが、以上のような手法を用いることにより、Al(合金)膜がエッチングガスのプラズマに曝されることがなく、また、基板に付着したFやClを除去できるため、Alの腐食を防止することができる(後述する)。
また、上記ドライエッチング後の真空引きプロセスやプラズマ処理は、ドライエッチング後同一真空中で連続して行うが、これとは別に、大気開放後水洗やウェット剥離等の洗浄処理を行うことにより、残留弗素、残留塩素成分を除去することもできる(上記実施形態では、フォトレジストの剥離除去工程が該当)。この場合は、大気開放時基板に付着したFやClが大気中の水分と反応しHFやHClとなる前に、速やかに洗浄処理を行う必要がある。
従って、この洗浄処理は同時に複数の基板の処理を行うことができ、基板の裏面も洗浄できるバッチ方式が望ましく、ドライエッチング後の大気開放後10分以内に行うことが望ましい。(後述する)。
なお、ここでは、信号線金属膜のウェットエッチング後の水洗時に、温水洗により保護膜を形成する例を述べたが、フォトレジストの剥離後の水洗時に、同様に温水洗を行ってもよい。この場合は、上述したチャネル形成のドライエッチングは、ソース、ドレイン電極の金属膜をマスクとして行うことになる。
次に、プラズマCVDにより厚さ約200nmのシリコン窒化膜からなるパッシベーション膜26を成膜し、フォトリソグラフィーとエッチングにより、画素部コンタクトホール35及び端子部コンタクトホール36を開口する(図4(a))。
次に、スパッタにより厚さ約50nmのインジウム錫酸化膜(ITO)またはインジウム亜鉛酸化膜(IZO)からなる透明導電膜を成膜し、フォトリソグラフィーとエッチングにより、画素電極27及び端子部の接続電極37を形成し、約270℃の温度でアニールして、TFT基板を完成する。(図4(b))。
次に、上記TFT基板10の上に、印刷により厚さ約50nmの配向膜41を形成し、約220℃の温度で焼成し、配向処理を行う。
一方、TFT基板10に対向して対向基板40が形成される。対向基板40は、厚さ0.7mmの無アルカリガラスからなる透明絶縁性基板50、透明絶縁性基板50上に設けられTFT基板10の各画素領域に対応するカラーフィルタ42、TFT部を含む画素領域の周辺部に対応するブラックマトリクス43、これらを覆うITO等の透明導電膜からなる共通電極44を有する。TFT基板10及び対向基板40の最上層に、印刷により厚さ50nmの配向膜41を形成し、約220℃の温度で焼成し、配向処理を行う。これらのTFT基板10と対向基板40とをエポキシ系樹脂接着剤からなるシール45及びプラスチック粒子等からなる面内スペーサー(図示せず)を介して、各々の膜面が対向するようにして所定間隔に重ね合わせる。その後、TFT基板10と対向基板40との間に液晶
46を注入し、液晶46を注入したシール45の空間部(図示せず)をUV硬化型アクリレート系樹脂からなる封孔材(図示せず)で密閉する。最後に、TFT基板10と対向基板40の膜面とは反対側の面に、それぞれ偏向板47を貼って、液晶表示パネルを完成する(図5)。
この後、図示してないが、走査線端子14と信号線端子15上に駆動回路に接続するテープキャリアパッケージ(TCP)を圧接し、液晶表示装置を完成する。
次に、本発明の液晶表示装置の第2の実施形態の構成について説明する。
図6は第2の実施形態に使用するTFT基板の1画素部の平面図であり、図7〜10は本実施形態において用いられるTFT基板の製造工程順の製造工程断面図を図示したものである。ここで、製造工程断面図は、TFT部及び画素部(図6のA−A線)、信号線端子部(図1のB−B線)及び走査線端子部(図1のC−C線)に沿って切断したときの断面図である。なお、第2の実施形態は4枚のマスクを用いて製造される逆スタガチャネルエッチ型TFT基板を有する液晶表示装置の例である。
図6及び図8(b)に示したTFT基板は、透明絶縁性基板20上にゲート電極21と、ゲート電極21に接続する走査線11と、前段の走査線を共有する蓄積容量電極31と、遮光層32と、走査線端子14の端子部金属膜33とを有する。ゲート電極21上にはゲート絶縁膜22が設けられており、ゲート絶縁膜22上にゲート電極21と対向して半導体層23が設けられ、半導体層23上にソース電極24及びドレイン電極25が分離されて形成されている。
ここで第1の実施形態と異なるのは、ソース電極24及びドレイン電極25が半導体層23上に形成され、それぞれの端面が一致していることである。また、ソース電極24と、ドレイン電極25と、ゲート絶縁膜22上に設けられたドレイン電極25に接続する信号線12と、信号線端子15の端子部金属膜34の上にはパッシベーション膜26が設けられており、パッシベーション膜26の一部に画素部コンタクトホール35と端子部コンタクトホール36が設けられている。このコンタクトホール35、36を介して、ソース電極24に接続する画素電極27と端子部金属膜33、34に接続する接続電極37が設けられている。また、蓄積容量電極31と画素電極27との間で保持容量が形成されている。
さらに図8(b)に示すように、本実施形態の液晶表示装置の製造方法に用いられるTFT基板においては、ソース電極24及びドレイン電極25、信号線12、信号線端子の端子部金属膜34は、下層から高融点金属層、Al(合金)層、高融点金属層を積層させた積層構造からなっており、Al(合金)層の側面には保護膜38が形成されている。
次に、本発明の液晶表示装置の製造方法の第2の実施形態について説明する。
第2の実施形態に用いられるTFT基板の製造方法は、(a)透明絶縁性基板上にゲート電極及び走査線を形成する工程、(b)ゲート絶縁膜、ソース、ドレイン電極及び信号線、半導体層を形成する工程、(c)パッシベーション膜、コンタクトホールを形成する工程、(d)画素電極を形成する工程を含む。ここで(b)の工程において、ソース、ドレイン電極及び信号線を高融点金属層とAl(合金)層と高融点金属層との3層構造に形成し、Al(合金)層の側面に保護膜を形成すること、半導体層及びチャネル形成時のドライエッチング後に同一真空中で真空引きすることを特徴としている。
まず、厚さ0.7mmの無アルカリガラスからなる透明絶縁性基板20上に、スパッタにより厚さ約200nmのAl(合金)層と厚さ約100nmの高融点金属層を成膜し、フォトリソグラフィーとエッチングにより、ゲート電極21、走査線(図示せず)、蓄積容量電極(図示せず)、遮光層(図示せず)、走査線端子の端子部層金属膜33を形成する(図7(a))。ここで、Al(合金)と高融点金属の種類及びエッチング方法は、第1の実施形態と同様である。
次に、プラズマCVDにより厚さ約400nmのシリコン窒化膜からなるゲート絶縁膜22と厚さ約200nmのアモルファスシリコン(a−Si)層28と厚さ約30nmのリンをドープしたN型アモルファスシリコン(n+型a−Si)層29とを順次成膜し、さらに、スパッタにより厚さ約50nmの高融点金属層と厚さ200nmのAl(合金)層と厚さ約100nmの高融点金属層を順次成膜し、フォトリソグラフィーとエッチングにより、ソース電極24、ドレイン電極25、信号線12、信号線端子の端子部金属膜34と半導体層23を一括して形成する(図7(b))。
本実施形態では、第1の実施形態と異なり、ソース、ドレイン電極と半導体層の形成を1工程で行う。この方法を図9、図10を用いて説明する。図9、10は、図7(b)の工程を説明する断面図である。
ゲート絶縁膜22、a−Si層28及びn+型a−Si層29からなる3層膜上に積層された高融点金属層1、Al(合金)層2、高融点金属層3の3層膜4上に、フォトレジストを塗布し、露光、現像を行い、フォトレジスト51を所定のパターンで階段形状にパターニングする。このとき、露光はハーフトーンマスク又はグレートーンマスクを用い、フォトレジスト51は、ソース、ドレイン電極となる部分でチャネル領域に面する領域上だけ厚く形成し、ソース、ドレイン電極となる部分でその他の領域、信号線及び信号線端子の端子部金属膜となる部分の上には薄く形成する(図9(a))。
次に、このフォトレジスト51をマスクとして高融点金属層3、Al(合金)層2、高融点金属層1の3層膜4をエッチングする(図9(b))。エッチング方法は、第1の実施形態と同様に、ウェットエッチングで行い、フォトレジスト51の端面からサイドエッチさせる。さらに、エッチング後の水洗を40℃〜50℃の温水で行い、Al(合金)膜2の側壁にAl(合金)の酸化膜または水酸化膜からなる保護膜38を形成する。
次に、O2プラズマ処理を行い、フォトレジスト51を全体的にアッシングして、上記の薄い部分を除去する(図10(a))。
次に、Nメチル2ピロリドン(NMP)のような有機溶剤の蒸気で残ったフォトレジスト52をリフローした後、このフォトレジスト53とソース、ドレイン電極、信号線及び信号線端子の端子部金属膜をマスクにして、n +型a−Si層29及びa−Si層28をエッチングする(図10(b))。エッチング方法は、例えば、SF6とHClとHeの混合ガスによるエッチングや、CHF3とO2とHeの混合ガスとSF6とHClとHeの混合ガス、あるいは、CHF3とO2とHeの混合ガスとSF6とCHF3とHeの混合ガスによる2ステップエッチング等、フッ素系ガス又はフッ素系ガスと塩素系ガスにより行われるが、フッ素系ガスだけで行う方がより望ましい。このエッチングはRIEで行なわれる。また、エッチング後、第1の実施形態のチャネル部分のn+型a−Si層のエッチングと同様に、同一真空中で基板を電極から離した状態で真空引きを行い、さらに、O2、N2、H2、Heの何れかのガスでプラズマ処理を行う。
引き続き、第1の実施形態と同様に、速やかにフォトレジスト53をウェット剥離で除去した後、ソース電極24とドレイン電極25をマスクとして、電極間のn+型a−Si層29をエッチング除去する。このようにして、ソース電極24、ドレイン電極25、信号線12及び信号線端子の端子部金属膜34及び半導体層23を形成する(図10(c))。チャネル部分のn+型a−Si層のエッチング方法、エッチング後の真空引き、プラズマ処理については、第1の実施形態と同様である。また、n+型a−Si層のエッチング後、第1の実施形態でのウェット剥離処理と同様に、速やかに水洗処理を行う。以上のような手法を用いることにより、Al(合金)膜がエッチングガスのプラズマに曝されることがなく、また、基板に付着したFやClを除去できるため、Alの腐食を防止することができる。
なお、ここでは、ソース、ドレイン電極の金属膜をマスクにしてチャネル形成のドライエッチング行う例を示したが、信号線金属膜をウェットエッチングし、温水洗した後、引き続き、図9(b)の状態でフォトレジストをマスクにして、チャネル形成のためのエッチングを行ってもよい。この場合は、この後に図10(a)以降の工程が続くことになる(但し、図10(a)、(b)では、チャネルは既に形成されている)。
次に、プラズマCVDにより厚さ約200nmのシリコン窒化膜からなるパッシベーション膜26を成膜し、フォトリソグラフィーとエッチングにより、画素部コンタクトホール35及び端子部コンタクトホール36を開口する(図8(a))。
次に、スパッタにより厚さ約50nmのITOまたはIZOからなる透明導電膜を成膜し、フォトリソグラフィーとエッチングにより、画素電極27及び端子部の接続電極37を形成し、約270℃の温度でアニールして、TFT基板を完成する(図8(b))。
この後、第1の実施形態と同様にして、液晶表示装置を完成する。
次に、本発明の液晶表示装置の第3の実施形態の構成について説明する。
図6は第3の実施形態に使用するTFT基板の1画素部の平面図であり、図7、8、図11、12は本実施形態の液晶表示装置において用いられるTFT基板の製造工程順の製造工程断面図を図示したものである。ここで図11、12は、TFT部及び画素部(図6のA−A線)、信号線端子部(図1のB−B線)及び走査線端子部(図1のC−C線)に沿って切って図示した断面図であり、本実施形態の液晶表示装置において用いられるTFT基板の製造工程を図示したものである。なお、第3の実施形態は4枚のマスクを用いて製造される逆スタガチャネルエッチ型TFT基板を有する液晶表示装置の別の例である。第3の実施形態は、第2の実施形態のTFT基板の製造方法の第2工程を変更したものであり、構成は第2の実施形態と全く同じである。
次に、本発明の液晶表示装置の製造方法の第3の実施形態について説明する。
第3の実施形態に用いられるTFT基板の製造方法は、第2の実施形態と同様に、(a)透明絶縁性基板上にゲート電極及び走査線を形成する工程、(b)ゲート絶縁膜、ソース、ドレイン電極及び信号線、半導体層を形成する工程、(c)パッシベーション膜、コンタクトホールを形成する工程、(d)画素電極を形成する工程を含む。ここで(b)の工程において、ソース、ドレイン電極及び信号線を高融点金属層とAl(合金)層と高融点金属層との3層構造に形成し、Al(合金)層の側面に保護膜を形成すること、半導体層及びチャネル形成時のドライエッチング後に同一真空中で真空引きすることを特徴としている。
第2工程(工程(b))以外の製造方法は、第2の実施形態と全く同じであるので、第2工程だけ説明する。図11〜図12は、第3の実施形態の図7(b)の工程を説明する断面図である。
ゲート絶縁膜22、a−Si層28及びn+型a−Si層29からなる3層膜上に積層された高融点金属層1、Al(合金)層2、高融点金属層3の3層膜4上に、フォトレジストを塗布し、露光、現像を行い、フォトレジスト54を所定のパターンで階段形状にパターニングする。このとき、露光はハーフトーンマスク又はグレートーンマスクを用い、フォトレジスト54は、チャネルとなる領域のみ薄く形成し、ソース、ドレイン電極となる部分、信号線及び信号線端子の端子部金属膜となる部分の上には厚く形成する(図11(a))。
次に、このフォトレジスト54をマスクとして高融点金属層3、Al(合金)層2、高融点金属層1の3層膜4をエッチングし、引き続き、n+型a−Si層29及びa−Si層28をエッチングする(図11(b))。信号線金属膜のエッチング方法は、第1の実施形態と同様に、ウェットエッチングで行い、フォトレジスト54の端面からサイドエッチさせる。さらに、エッチング後の水洗を40℃〜50℃の温水で行い、Al(合金)膜2の側壁にAl(合金)の酸化膜または水酸化膜からなる保護膜38を形成する。また、半導体層23のエッチング方法は、第2の実施形態と同様であり、エッチング後、同一真空中で基板を電極から離した状態で真空引きを行い、さらに、O2、N2、H2、Heの何れかのガスでプラズマ処理を行う。
次に、O2プラズマ処理を行い、フォトレジスト54を全体的にアッシングして、上記の薄い部分を除去する(図12(a))。このO2プラズマ処理は、半導体層のエッチング後、同一真空中で連続して行うことが望ましい。半導体層のエッチング後、大気開放する場合は、速やかに水洗処理を行う。
次に、フォトレジスト55をマスクとして、チャネルとなる部分の高融点金属層3、Al(合金)層2、高融点金属層1の3層膜をエッチングし、引き続き、チャネル部分のn+型a−Si層29をエッチング除去する(図12(b))。チャネルとなる部分の信号線金属膜のエッチング方法は、第1の実施形態と同様であり、ウェットエッチングで行い、フォトレジスト55の端面からサイドエッチさせる。さらに、エッチング後の水洗を40℃〜50℃の温水で行い、Al(合金)膜2の側壁にAl(合金)の酸化膜または水酸化膜からなる保護膜38を形成する。チャネル部分のn+型a−Si層のエッチング方法、エッチング後の真空引き、プラズマ処理については、第1の実施形態と同様である。
引き続き、第1の実施形態と同様に、速やかにフォトレジスト55をウェット剥離で除去し、ソース電極24、ドレイン電極25、信号線12及び信号線端子の端子部金属膜34及び半導体層23を形成する(図12(c))。この後、第2の実施形態と同様に、パッシベーション膜、コンタクトホールを形成し、さらに画素電極を形成するが、本実施形態では図8において、信号線金属膜の端面と半導体層の端面は正確には一致しておらず、図12(c)のように階段状になっている。
以上のような手法を用いることにより、Al(合金)膜がエッチングガスのプラズマに曝されることがなく、また、基板に付着したFやClを除去できるため、Alの腐食を防止することができる。
なお、ここでは、チャネルとなる部分の信号線金属膜のウェットエッチング後の水洗時に、温水洗により保護膜を形成する例を述べたが、フォトレジストの剥離後の水洗時に、同様に温水洗を行ってもよい。この場合は、上述したチャネル形成のドライエッチングは、ソース、ドレイン電極の金属膜をマスクとして行うことになる。
次に、本発明の液晶表示装置の製造方法の第4の実施形態の構成について説明する。
図13は第4の実施形態に使用するTFT基板の1画素部の平面図であり、図14、15は本実施形態において用いられるTFT基板の製造工程順の製造工程断面図を図示したものである。図14、15はTFT部及び画素部(図13のA−A線)、信号線端子部(図1のB−B線)及び走査線端子部(図1のC−C線)に沿って切って図示した断面図であり、本実施形態の液晶表示装置において用いられるTFT基板の製造工程を図示したものである。なお、第4の実施形態は5枚のマスクを用いて製造される逆スタガチャネル保護型TFT基板を有する液晶表示装置の例である。
図13及び図15(b)に示したTFT基板は、透明絶縁性基板20上のゲート電極21、ゲート電極21に接続する走査線11、前段の走査線を共有する蓄積容量電極31、遮光層32、走査線端子14の端子部金属膜33とを有する。ゲート電極21上にはゲート絶縁膜22が設けられており、ゲート絶縁膜22上にゲート電極21と対向して半導体層23とチャネル保護膜61が設けられ、この上にソース電極24及びドレイン電極25が分離されて形成されている。チャネル保護膜が形成されていることが第2の実施形態と異なる。また、ソース電極24と、ドレイン電極25と、ゲート絶縁膜22上に設けられたドレイン電極25に接続する信号線12と、信号線端子15の端子部金属膜34の上にはパッシベーション膜26が設けられており、パッシベーション膜26の一部に画素部コンタクトホール35と端子部コンタクトホール36が設けられている。このコンタクトホール35、36を介して、ソース電極24に接続する画素電極27と端子部金属膜33、34に接続する接続電極37が設けられている。ここで、蓄積容量電極31と画素電極27との間で保持容量が形成されている。
また、図15(b)に示すように、本実施形態の液晶表示装置に用いられるTFT基板においては、ソース電極24及びドレイン電極25、信号線12、信号線端子の端子部金属膜34は、下層から高融点金属層とAl(合金)層と高融点金属層との積層構造からなっており、Al(合金)層の側面には保護膜38が形成されている。
次に、本発明の液晶表示装置の製造方法の第4の実施形態について説明する。
第4の実施形態に用いられるTFT基板の製造方法は、(a)透明絶縁性基板上にゲート電極及び走査線を形成する工程、(b)ゲート絶縁膜、a−Si層、チャネル保護膜を形成する工程、(c)ソース、ドレイン電極及び信号線、半導体層を形成する工程、(d)パッシベーション膜、コンタクトホールを形成する工程、(e)画素電極を形成する工程を含む。ここで(c)の工程において、ソース、ドレイン電極及び信号線を高融点金属層とAl(合金)層と高融点金属層との3層構造に形成し、Al(合金)層の側面に保護膜を形成すること、半導体層及びチャネル形成時のドライエッチング後に同一真空中で真空引きすることを特徴としている。
図14〜図15に示すように、まず、厚さ0.7mmの無アルカリガラスからなる透明絶縁性基板20上に、スパッタにより厚さ約200nmのAl(合金)層と厚さ約100nmの高融点金属層を成膜し、フォトリソグラフィーとエッチングにより、ゲート電極21、走査線(図示せず)、蓄積容量電極(図示せず)、遮光層(図示せず)、走査線端子の端子部金属膜33を形成する(図14(a))。ここで、Al(合金)と高融点金属の種類及びエッチング方法は、第1の実施形態と同様である。
次に、プラズマCVDにより厚さ約400nmのシリコン窒化膜からなるゲート絶縁膜22と厚さ約80nmのアモルファスシリコン(a−Si)層28と厚さ約100nmのシリコン窒化膜とを順次成膜し、フォトリソグラフィーとエッチングにより、ゲート電極21に対向して、チャネル保護膜61を形成する(図14(b))。
次に、プラズマCVDにより厚さ約30nmのリンをドープしたN型アモルファスシリコン(n+型a−Si)層29と、さらに、スパッタにより厚さ約50nmの高融点金属層と厚さ200nmのAl(合金)層と厚さ約100nmの高融点金属層とを順次成膜し、フォトリソグラフィーとエッチングにより、ソース電極24、ドレイン電極25、信号線12、信号線端子の端子部金属膜34と半導体層23を形成する(図14(c))。このエッチングは、フォトレジストをマスクとして高融点金属層、Al(合金)層、高融点金属層の3層膜をエッチングし、引き続き、n+型a−Si層29及びa−Si層28をエッチングする。信号線金属膜のエッチング方法は、第1の実施形態と同様に、ウェットエッチングで行い、フォトレジストの端面からサイドエッチさせる。さらに、エッチング後の水洗を40℃〜50℃の温水で行い、Al(合金)膜の側壁にAl(合金)の酸化膜または水酸化膜からなる保護膜38を形成する。また、半導体層のエッチング方法は、第2の実施形態と同様であり、エッチング後、同一真空中で基板を電極から離した状態で真空引きを行い、さらに、O2、N2、H2、Heの何れかのガスでプラズマ処理を行う。半導体層23のエッチング時に、同時にチャネル部分のn+型a−Si層29もエッチング除去する。引き続き、第1の実施形態と同様に、速やかにフォトレジストをウェット剥離で除去する。
以上のような手法を用いることにより、Al(合金)膜がエッチングガスのプラズマに曝されることがなく、また、基板に付着したFやClを除去できるため、Alの腐食を防止することができる。
なお、ここでは、信号線金属膜のウェットエッチング後の水洗時に、温水洗により保護膜を形成する例を述べたが、フォトレジストの剥離後の水洗時に、同様に温水洗を行ってもよい。この場合は、上述したチャネル及び半導体層形成のドライエッチングは、ソース、ドレイン電極の金属膜をマスクとして行うことになる。
次に、プラズマCVDにより厚さ約200nmのシリコン窒化膜からなるパッシベーション膜26を成膜し、フォトリソグラフィーとエッチングにより、画素部コンタクトホール35及び端子部コンタクトホール36を開口する(図15(a))。
次に、スパッタにより厚さ約50nmのITOまたIZOからなる透明導電膜を成膜し、フォトリソグラフィーとエッチングにより、画素電極27及び端子部の接続電極37を形成し、約270℃の温度でアニールして、TFT基板を完成する(図15(b))。
この後、第1の実施形態と同様にして、液晶表示装置を完成する。
次に、本発明の根拠になるデータについて、実験結果に基づいて説明する。
表1は、第1の実施形態のTFT基板のサンプルについて、チャネル部n+型a−Si
層ドライエッチングの際における、マスクとなるフォトレジストの有無、信号線Al側面の保護処理(温水洗による酸化、水酸化処理)の有無、及び、エッチングガスの種類と、信号線Al腐食の発生状況との関係を調べた結果をまとめて示している。各サンプルは、Cl2/O2によるドライエッチング、CH 3/He/O2と、SF6/HCl/Heとによる2ステップエッチング、又は、CH 3/He/O2と、SF6/CHF3/Heによる2ステップエッチングによるドライエッチングを行った。このエッチング後の真空引き、及び、O2プラズマ処理は行わずに、そのまま大気中に取り出した。信号線Al腐食は、ドライエッチング後に基板をチャンバから取り出し、大気中に約1時間放置した後に、光学顕微鏡で観察した。なお、表2及び表3を含めて、表中の記号は以下の通りである。
××:Al腐食が大量に発生。
×:Al腐食が発生。
△:Al腐食が僅かに発生。
○:Al腐食は発生しない。
Figure 0004651929
表2は、同様に、第1の実施形態のTFT基板のサンプルについて、チャネル部n+型a−Si層ドライエッチングの際に、そのエッチング後の真空引き時間、及び、その後のO2プラズマ処理時間と、信号線Al腐食の発生状況との関係をまとめて示している。表2のサンプルは、フォトレジスト無しで、かつ信号線Al側面の保護処理を行わない状態で、CHF3/He/O2とSF6/HCl/Heとで2ステップでエッチングを行ったものである。信号線Al腐食は、ドライエッチング後の基板取出し後、大気中に約1時間放置した後、光学顕微鏡で観察した。
Figure 0004651929
表3は、同様に、第1の実施形態のTFT基板のサンプルについて、チャネル部n+型a−Si層ドライエッチング後に基板が大気開放されてから、洗浄処理(ウェット剥離)されるまでの経過時間と、信号線Al腐食の発生状況との関係を調べた結果を示している。各サンプルは、信号線Al側面の保護処理を行わない状態で、CHF3/He/O2とSF6/HCl/Heとによる2ステップエッチングを行ったものであり、エッチング後の真空引き、O2プラズマ処理は行っていない。信号線Al腐食は、フォトレジストマスクのウエット剥離後に、光学顕微鏡で観察した。
Figure 0004651929
上記実験によって、塩素系ガス(Cl2、HCl)はフッ素系ガス(CHF3)よりAl腐食が発生しやすいこと、塩素系ガスを使用しなくても、Al腐食は発生することを確認した。これらのAl腐食は、フォトレジスト有の状態でエッチングしたり、Al側面の保護処理を行うことによりかなり抑制され、両者を同時に行うことにより防止できることがわかった。さらに、エッチング後の真空引き時間が長いほど、O2処理時間が長いほどAl腐食に対して効果があり、また同様に、エッチング後洗浄処理までの放置時間が短いほど、Al腐食に対して効果があることがわかった。
従って、Al腐食の対策として、信号線のAl側面をエッチングガスのプラズマに曝さないことと、基板に残留するエッチングガスのCl、F成分を除去、置換することが重要であり、これらの対策を組み合わせることにより、Al腐食の改善効果がさらに増すことを確認した。
なお、前述した実施形態ではツイスティドネマティック(TN)型の液晶表示装置に適用した例を示したが、本発明はインプレインスイッチング(IPS)型の液晶表示装置に適用できることは言うまでもない。IPS型液晶表示装置では、通常画素電極は金属膜で形成されるが、実施形態に示したようなTFT基板では、端子部の接続電極や、共通配線の結束、保護トランジスタ部のゲート層とドレイン層との層変換のためにパッシベーション膜上の透明導電膜を使用するため、製造工程フローとしては、TN型もIPS型も全く同じになるためである。また、IPS型の液晶表示装置でも、開口率向上のため、パッシベーション膜上に透明導電膜で画素電極と共通電極を形成する技術があり、本発明は、このような液晶表示装置にも適用できることは明白である。
また、前述した実施形態では、Al側面の保護処理を温水洗により行う例を示したが、工程数が一工程増えるが、酸素や窒素等のプラズマ処理を行い、Alの酸化膜や窒化膜を形成してもよい。但し、この場合は、等方的なPEモードでプラズマ処理を行い、保護膜の横方向の厚さを少なくとも100nm以上に形成する必要がある。保護膜の横方向の厚さが数十nm程度以下では、ドライエッチングガスが膜の欠陥部分から内部に容易に侵入して、保護効果が十分でないためである。
また、前述した実施形態では、信号線が高融点金属/Al(合金)/高融点金属の3層の積層配線に適用した例を示したが、Al(合金)/高融点金属の2層配線にも適用可能である。この場合は、画素電極を信号線より下側に形成するTFT構造を採用すればよい。
また、前述した実施形態では、a−SiTFTの例を示したが、ポリシリコン(p−Si)TFTにも適用できることは言うまでもない。
以上説明したように、本発明の好適な実施態様によれば、信号線やソース、ドレイン電極を形成後、信号線やソース、ドレイン電極の側部に露出したAl(合金)膜の側面をAl(合金)の酸化膜や水酸化膜からなる保護膜により保護するため、その後の半導体層のエッチングやチャネルエッチング時に塩素系ガスやフッ素系ガスに起因するAl(合金)膜の腐食を抑制することができる。さらに、信号線やソース、ドレイン電極の金属膜がエッチングマスクであるフォトレジストから後退しているため、半導体層のエッチングやチャネルエッチング時に塩素系ガスやフッ素系ガスのプラズマに曝されにくくなり、Al(合金)膜の腐食を抑制することができる。
また、半導体層エッチング、チャネルエッチング工程において、ドライエッチング終了後、同一真空中で真空引きを行い、さらに、O2、N2、H2、Heの何れかガスでプラズマ処理することにより、基板上に残留しているフッ素系ガス、塩素系ガスを除去、置換するので、半導体層のエッチングやチャネルエッチング時に基板に付着した塩素系ガスやフッ素系ガスを効率よく除去でき、Al(合金)膜の腐食を抑制することができる。
また、半導体層エッチング、チャネルエッチング工程において、ドライエッチング終了後、洗浄処理までの時間を10分以内とすることにより、基板に残留しているフッ素系ガス、塩素系ガスを除去するので、半導体層のエッチングやチャネルエッチング時に基板に付着した塩素系ガスやフッ素系ガスを除去でき、Al(合金)膜の腐食を抑制することができる。
図1は本発明の液晶表示装置に使用する薄膜トランジスタアレイ基板(TFT基板)の構成を示す概念図である。 本発明の液晶表示装置の製造方法の第1の実施形態に使用するTFT基板の1画素部の平面図である。 本発明の液晶表示装置の製造方法の第1の実施形態において用いられるTFT基板の製造工程順の製造工程断面図を図示したものである。 図3に続く製造工程を示す製造工程断面図である。 図4に続く製造工程を示す製造工程断面図である。 本発明の液晶表示装置の製造方法の第2の実施形態に使用するTFT基板の1画素部の平面図である。 本発明の液晶表示装置の製造方法の第2の実施形態において用いられるTFT基板の製造工程順の製造工程断面図を図示したものである。 図7に続く製造工程を示す製造工程断面図である。 本発明の液晶表示装置の製造方法の第2の実施形態の図7(b)の工程を詳細に説明した製造工程断面図である。 図9に続く製造工程を示す製造工程断面図である。 本発明の液晶表示装置の製造方法の第3の実施形態の図7(b)の工程を詳細に説明した製造工程断面図である。 図11に続く製造工程を示す製造工程断面図である。 本発明の液晶表示装置の製造方法の第4の実施形態に使用するTFT基板の1画素部の平面図である。 本発明の液晶表示装置の製造方法の第4の実施形態において用いられるTFT基板の製造工程順の製造工程断面図を図示したものである。 図14に続く製造工程を示す製造工程断面図である。
符号の説明
1、3 高融点金属層
2 Al(合金)層
4 3層膜
10 TFT基板
11 走査線
12 信号線
13 薄膜トランジスタ(TFT)
14 走査線端子
15 信号線端子
20、50 透明絶縁性基板
21 ゲート電極
22 ゲート絶縁膜
23 半導体層
24 ソース電極
25 ドレイン電極
26 パッシベーション膜
27 画素電極
28 アモルファスシリコン(a−Si型)層
29 N型アモルファスシリコン(n+型a−Si)層
31 蓄積容量電極
32 遮光層
33、34 端子部金属膜
35 画素部コンタクトホール
36 端子部コンタクトホール
37 接続電極
38 保護膜
40 対向基板
41 配向膜
42 カラーフィルタ
43 ブラックマトリクス
44 共通電極
45 シール
46 液晶
47 偏向板
51、52、53、54、55 フォトレジスト
61 チャネル保護膜

Claims (6)

  1. 基板上に半導体層及び高融点金属膜とアルミニウム又はアルミニウム合金膜との積層金属膜をパターン形成する液晶表示装置の製造方法であって、前記積層金属膜上にフォトレジストパターンを形成する工程と、前記フォトレジストをマスクとして前記フォトレジストパターンの内側になるように前記積層金属膜をサイドエッチングさせて前記積層金属膜パターンを形成する工程と、前記アルミニウム又はアルミニウム合金膜の露出している部分に保護膜を形成する工程と、前記フォトレジストをマスクとして前記半導体層の一部または全部をフッ素系又は塩素系ガスを含むガスでドライエッチングする工程と、前記フォトレジストを剥離除去する工程とを具備し、前記ドライエッチング後、前記基板を収納するチャンバーの真空引きを行い前記基板上に残留する前記エッチングガスを除去し、その後に前記基板をプラズマ処理して前記基板上にさらに残留する前記エッチングガスを除去することを特徴とする液晶表示装置の製造方法。
  2. 前記積層金属膜パターンの形成をウェットエッチングにより行い、さらに前記ウェットエッチング後の水洗を温水洗により行うことにより、前記保護膜を形成することを特徴とする請求項1記載の液晶表示装置の製造方法。
  3. 前記高融点金属膜は、モリブデンまたはモリブデンを主体とする合金であることを特徴とする請求項1記載の液晶表示装置の製造方法。
  4. 基板上に半導体層及び高融点金属膜とアルミニウム又はアルミニウム合金膜との積層金属膜をパターン形成する液晶表示装置の製造方法であって、前記積層金属膜上にフォトレジストパターンを形成する工程と、前記フォトレジストをマスクとして前記積層金属膜をエッチングして前記積層金属膜パターンを形成する工程と、前記フォトレジストを剥離除去する工程と、前記アルミニウム又はアルミニウム合金膜の露出している部分に保護膜を形成する工程と、前記積層金属膜をマスクとして前記半導体層の一部または全部をフッ素系又は塩素系ガスを含むガスでドライエッチングする工程とを具備し、前記ドライエッチング後、前記基板を収納するチャンバーの真空引きを行い前記基板上に残留する前記エッチングガスを除去し、その後に前記基板をプラズマ処理して前記基板上にさらに残留する前記エッチングガスを除去することを特徴とする液晶表示装置の製造方法。
  5. 前記フォトレジストの剥離除去をウェット剥離により行い、さらに前記ウェット剥離後の水洗を温水洗により行うことにより、前記保護膜を形成することを特徴とする請求項記載の液晶表示装置の製造方法。
  6. 前記プラズマ処理は、O2、N2、H2、Heのいずれかのガスで行う、
    ことを特徴とする請求項1又はに記載の液晶表示装置の製造方法。
JP2003378471A 2002-11-15 2003-11-07 液晶表示装置の製造方法 Expired - Lifetime JP4651929B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003378471A JP4651929B2 (ja) 2002-11-15 2003-11-07 液晶表示装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002332484 2002-11-15
JP2003378471A JP4651929B2 (ja) 2002-11-15 2003-11-07 液晶表示装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007208117A Division JP4747139B2 (ja) 2002-11-15 2007-08-09 液晶表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004177946A JP2004177946A (ja) 2004-06-24
JP4651929B2 true JP4651929B2 (ja) 2011-03-16

Family

ID=32716250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003378471A Expired - Lifetime JP4651929B2 (ja) 2002-11-15 2003-11-07 液晶表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP4651929B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4339232B2 (ja) * 2004-11-26 2009-10-07 Nec液晶テクノロジー株式会社 アクテイブマトリクス型表示装置用フォトマスク及びその製造方法
JP4309331B2 (ja) * 2004-11-26 2009-08-05 Nec液晶テクノロジー株式会社 表示装置の製造方法及びパターン形成方法
KR101189271B1 (ko) * 2005-07-12 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5087825B2 (ja) * 2005-07-27 2012-12-05 カシオ計算機株式会社 アクティブ基板の製造方法
KR101174429B1 (ko) 2006-01-24 2012-08-23 삼성전자주식회사 박막 트랜지스터 기판과 그 제조방법 및 이를 포함한 액정표시 장치
JP2007206134A (ja) * 2006-01-31 2007-08-16 Epson Imaging Devices Corp アクティブマトリクス型表示装置の製造方法
JP2007273827A (ja) * 2006-03-31 2007-10-18 Tokyo Electron Ltd リフロー方法、パターン形成方法および液晶表示装置用tft素子の製造方法
KR101232061B1 (ko) * 2006-04-24 2013-02-12 삼성디스플레이 주식회사 금속 배선의 제조 방법 및 표시 기판의 제조 방법
JP5038047B2 (ja) * 2006-10-14 2012-10-03 友達光電股▲ふん▼有限公司 液晶表示装置の薄膜トランジスタアレイ基板及びその製造方法
TWI352430B (en) 2006-10-14 2011-11-11 Au Optronics Corp Lcd tft array substrate and fabricating method the
US8349671B2 (en) 2007-09-03 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
KR101446249B1 (ko) 2007-12-03 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
WO2009104446A1 (ja) * 2008-02-22 2009-08-27 シャープ株式会社 アクティブマトリクス基板の製造方法、表示装置の製造方法
WO2009130841A1 (ja) * 2008-04-24 2009-10-29 シャープ株式会社 薄膜トランジスタ基板の製造方法
CN101685229B (zh) * 2008-09-25 2012-02-29 北京京东方光电科技有限公司 液晶显示器阵列基板的制造方法
TWI634642B (zh) * 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101682078B1 (ko) * 2010-07-30 2016-12-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
US9178071B2 (en) * 2010-09-13 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102254861B (zh) * 2011-08-11 2014-01-22 深圳市华星光电技术有限公司 薄膜晶体管矩阵基板及显示面板的制造方法
KR20130043063A (ko) * 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2020145358A (ja) * 2019-03-07 2020-09-10 豊田合成株式会社 半導体素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0713180A (ja) * 1993-06-28 1995-01-17 Toshiba Corp 液晶表示装置
JP3413000B2 (ja) * 1996-01-25 2003-06-03 株式会社東芝 アクティブマトリックス液晶パネル
JP4187819B2 (ja) * 1997-03-14 2008-11-26 シャープ株式会社 薄膜装置の製造方法
JP3221373B2 (ja) * 1997-10-24 2001-10-22 日本電気株式会社 積層配線のパターニング方法
JP3356159B2 (ja) * 1999-05-20 2002-12-09 日本電気株式会社 薄膜トランジスタの製造方法
JP2002129362A (ja) * 2000-10-31 2002-05-09 Casio Comput Co Ltd クロムパターンの形成方法および液晶表示装置の製造方法

Also Published As

Publication number Publication date
JP2004177946A (ja) 2004-06-24

Similar Documents

Publication Publication Date Title
JP4651929B2 (ja) 液晶表示装置の製造方法
US7517464B2 (en) Method for manufacturing an LCD device
JP4920140B2 (ja) 液晶表示装置及びその製造方法
US7554207B2 (en) Method of forming a lamination film pattern and improved lamination film pattern
US6707513B2 (en) Active matrix substrate and manufacturing method thereof
US6872603B2 (en) Method for forming interconnections including multi-layer metal film stack for improving corrosion and heat resistances
US20080096332A1 (en) Method of manufacturing a thin-film transistor substrate
JP4076164B2 (ja) アクティブマトリックス基板の製造方法
JP4747139B2 (ja) 液晶表示装置の製造方法
JP5411236B2 (ja) 液晶表示装置及びその製造方法
JP4892830B2 (ja) 薄膜トランジスタの製造方法
JP5087825B2 (ja) アクティブ基板の製造方法
JP4667846B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP3169322B2 (ja) アクティブマトリクス基板およびその製造方法
JP2002189226A (ja) 液晶表示装置およびその製造方法
JP5707725B2 (ja) 薄膜のパターニング方法及び表示パネルの製造方法
JP4572096B2 (ja) 積層金属膜パターン形成方法
JP4742295B2 (ja) 薄膜トランジスタパネルの製造方法
JP4248987B2 (ja) アレイ基板の製造方法
JPH09232585A (ja) 陽極酸化膜を有する電子デバイス、および陽極酸化膜のエッ チング方法
JP2008242086A (ja) 電気光学装置製造方法
JP4353282B2 (ja) 電気光学装置
JPH04213427A (ja) 多層金属膜電極配線の製造方法
JP2000133637A (ja) 薄膜素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070402

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090327

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090507

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090717

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101215

R150 Certificate of patent or registration of utility model

Ref document number: 4651929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term