JP2002189226A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JP2002189226A JP2002189226A JP2000386952A JP2000386952A JP2002189226A JP 2002189226 A JP2002189226 A JP 2002189226A JP 2000386952 A JP2000386952 A JP 2000386952A JP 2000386952 A JP2000386952 A JP 2000386952A JP 2002189226 A JP2002189226 A JP 2002189226A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置の製造工程では、外部駆動回路
との接続端子部および基板端面部は膜表面が露出してお
り、工程中で用いられる薬品や実装後も大気中の湿気や
不純物等に汚染され、電解腐食により端子部の断線や接
触不良を生じる。 【解決手段】 液晶表示装置の接続端子部に、窒化チタ
ンを厚膜化して積層するかもしくは基板端面部には酸化
インジウム、酸化スズ、酸化インジウムスズ等の酸化物
からなる透明導電膜を積層せずに電解腐食を防止する。
との接続端子部および基板端面部は膜表面が露出してお
り、工程中で用いられる薬品や実装後も大気中の湿気や
不純物等に汚染され、電解腐食により端子部の断線や接
触不良を生じる。 【解決手段】 液晶表示装置の接続端子部に、窒化チタ
ンを厚膜化して積層するかもしくは基板端面部には酸化
インジウム、酸化スズ、酸化インジウムスズ等の酸化物
からなる透明導電膜を積層せずに電解腐食を防止する。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング用薄
膜トランジスタがマトリクス状に形成されたアクティブ
マトリクス型液晶表示装置の外部駆動回路との接続端子
部の配線構造及びその製造方法に関する。
膜トランジスタがマトリクス状に形成されたアクティブ
マトリクス型液晶表示装置の外部駆動回路との接続端子
部の配線構造及びその製造方法に関する。
【０００２】
【従来の技術】従来の液晶表示装置およびその製造方法
について説明する。図６は従来の液晶表示装置の端子部
を説明するための平面図である。図７は、従来の液晶表
示装置の端子部を説明するための、第６図のＡ−Ａ’
線、Ｂ−Ｂ’、Ｃ−Ｃ’及びＤ−Ｄ’線における断面図
である。ゲート配線にＴｉＮ／Ａｌ／Ｔｉ、ソース（ド
レイン）配線にＡｌ／Ｔｉを用いた例を示している。ガ
ラスからなる絶縁基板上の一部にスパッタリング法にて
ゲート配線２が形成される。その上にプラズマＣＶＤ法
にて窒化シリコン膜、または酸化シリコン膜からなるゲ
ート絶縁膜３が形成される。ゲート配線２の最上層の窒
化チタン（ＴｉＮ）はアルミニウムのヒロック（丘状隆
起）を抑制するためである。ここで窒化膜とするのは、
ゲート絶縁膜との密着性を向上させるためである。
について説明する。図６は従来の液晶表示装置の端子部
を説明するための平面図である。図７は、従来の液晶表
示装置の端子部を説明するための、第６図のＡ−Ａ’
線、Ｂ−Ｂ’、Ｃ−Ｃ’及びＤ−Ｄ’線における断面図
である。ゲート配線にＴｉＮ／Ａｌ／Ｔｉ、ソース（ド
レイン）配線にＡｌ／Ｔｉを用いた例を示している。ガ
ラスからなる絶縁基板上の一部にスパッタリング法にて
ゲート配線２が形成される。その上にプラズマＣＶＤ法
にて窒化シリコン膜、または酸化シリコン膜からなるゲ
ート絶縁膜３が形成される。ゲート配線２の最上層の窒
化チタン（ＴｉＮ）はアルミニウムのヒロック（丘状隆
起）を抑制するためである。ここで窒化膜とするのは、
ゲート絶縁膜との密着性を向上させるためである。
【０００３】窒化膜の膜厚は５０ｎｍである。ゲート絶
縁膜３はゲート配線２上の一部分５が除去される。スル
ーホール５により次工程でその上に形成するソース配線
さらには透明導電膜とのコンタクトをとる。この上の一
部に、スパッタリング法にてソース（またはドレイン）
配線６が形成される。プラズマＣＶＤ法でその上に保護
膜としての無機絶縁膜７、スピンコート法で層間絶縁膜
としての有機絶縁膜８を形成し、スルーホール５をパタ
ーン形成した後、無機絶縁膜７、有機絶縁膜８をマスク
とし、Ａｌ／Ｔｉの２層からなるソース配線層６ａ材料
のうち、上層のアルミニウムの部分のみをエッチングに
より除去する。スパッタリング法にて透明導電膜９を基
板端面部まで積層し、無機絶縁膜７、有機絶縁膜８の一
部を覆うように端子部を形成する。覆いかぶさるように
形成する理由は、ゲート配線２をエッチング液の染込み
から保護するためである。また従来はＩＴＯで覆う代わ
りに端子部腐食や汚染等を防止するために端子部への樹
脂塗布工程を必要としていたので、コストがアップしそ
のために歩留低下の要因となっていた。
縁膜３はゲート配線２上の一部分５が除去される。スル
ーホール５により次工程でその上に形成するソース配線
さらには透明導電膜とのコンタクトをとる。この上の一
部に、スパッタリング法にてソース（またはドレイン）
配線６が形成される。プラズマＣＶＤ法でその上に保護
膜としての無機絶縁膜７、スピンコート法で層間絶縁膜
としての有機絶縁膜８を形成し、スルーホール５をパタ
ーン形成した後、無機絶縁膜７、有機絶縁膜８をマスク
とし、Ａｌ／Ｔｉの２層からなるソース配線層６ａ材料
のうち、上層のアルミニウムの部分のみをエッチングに
より除去する。スパッタリング法にて透明導電膜９を基
板端面部まで積層し、無機絶縁膜７、有機絶縁膜８の一
部を覆うように端子部を形成する。覆いかぶさるように
形成する理由は、ゲート配線２をエッチング液の染込み
から保護するためである。また従来はＩＴＯで覆う代わ
りに端子部腐食や汚染等を防止するために端子部への樹
脂塗布工程を必要としていたので、コストがアップしそ
のために歩留低下の要因となっていた。
【０００４】従来の技術では、絶縁基板１上にゲート配
線２をエッチングにより形成する。その上に、ゲート絶
縁膜３がパターニングされており、ソース配線のうち、
チタン膜６ｂが一部覆っている。その上に透明導電膜９
が形成されている。アクティブマトリクス型液晶表示装
置はウェットエッチングとドライエッチングを併用して
作製される。従来のＴｉＮ膜厚ではスルーホール形成時
のドライエッチング工程またはその他のエッチングダメ
ージによりＴｉＮ膜自体が消失してしまうか、薄くなっ
てしまうために、エッチング液の染込みやＩＴＯとの局
所界面腐食によりアルニウムの溶解が引き起こされると
いう問題点があった。一方、特開平５−２３２４９４号
公報には、外部接続端子やそれにつながる引出配線の電
触を防止するために、アルミニウムを含む外部接続端子
部への引出し配線の導電層をシールの内側に収め、エッ
チング液と直接接触させない構造による解決方法が示さ
れている。
線２をエッチングにより形成する。その上に、ゲート絶
縁膜３がパターニングされており、ソース配線のうち、
チタン膜６ｂが一部覆っている。その上に透明導電膜９
が形成されている。アクティブマトリクス型液晶表示装
置はウェットエッチングとドライエッチングを併用して
作製される。従来のＴｉＮ膜厚ではスルーホール形成時
のドライエッチング工程またはその他のエッチングダメ
ージによりＴｉＮ膜自体が消失してしまうか、薄くなっ
てしまうために、エッチング液の染込みやＩＴＯとの局
所界面腐食によりアルニウムの溶解が引き起こされると
いう問題点があった。一方、特開平５−２３２４９４号
公報には、外部接続端子やそれにつながる引出配線の電
触を防止するために、アルミニウムを含む外部接続端子
部への引出し配線の導電層をシールの内側に収め、エッ
チング液と直接接触させない構造による解決方法が示さ
れている。
【０００５】
【発明が解決しようとする課題】アクティブマトリクス
基板は、ウェットエッチングとドライエッチングとを併
用して作製されるので、ウェットエッチング工程におい
て、不純物含有率の大きなアルミニウムやアルミニウム
合金膜を、エッチング液中に浸漬すると、導電部とＩＴ
Ｏ膜が、エッチング液（電界質水溶液）との間に電位差
を生じ、電蝕反応により界面腐食を起こす。ＴｉＮ膜は
スルーホール形成時のドライエッチまたは他のエッチン
グ時の際に受けるダメージによりＴｉＮ膜自体が消失す
るか、もしくは薄くなってしまう。そのためにエッチン
グ液が染込んで、透明導電膜（ＩＴＯ）９と金属（アル
ミニウム）との単極電位を生じて局所界面腐食が起り、
アルミニウムが溶解していた。
基板は、ウェットエッチングとドライエッチングとを併
用して作製されるので、ウェットエッチング工程におい
て、不純物含有率の大きなアルミニウムやアルミニウム
合金膜を、エッチング液中に浸漬すると、導電部とＩＴ
Ｏ膜が、エッチング液（電界質水溶液）との間に電位差
を生じ、電蝕反応により界面腐食を起こす。ＴｉＮ膜は
スルーホール形成時のドライエッチまたは他のエッチン
グ時の際に受けるダメージによりＴｉＮ膜自体が消失す
るか、もしくは薄くなってしまう。そのためにエッチン
グ液が染込んで、透明導電膜（ＩＴＯ）９と金属（アル
ミニウム）との単極電位を生じて局所界面腐食が起り、
アルミニウムが溶解していた。
【０００６】アクティブマトリクス基板の外部駆動回路
との接続端子部および基板端面部はアルミニウム膜表面
が露出しており、実装工程等の後工程で用いられる各種
の薬品や、実装部品を接続後も大気中の湿気や不純物等
に汚染されやすい状態にあり、腐食や電蝕反応等により
端子部の断線や接触不良が生じる。
との接続端子部および基板端面部はアルミニウム膜表面
が露出しており、実装工程等の後工程で用いられる各種
の薬品や、実装部品を接続後も大気中の湿気や不純物等
に汚染されやすい状態にあり、腐食や電蝕反応等により
端子部の断線や接触不良が生じる。
【０００７】上記問題を解決するために、画素電極に用
いる透明導電膜（ＩＴＯ）９を被覆した端子構造が用い
られるが、その理由は酸化物であるＩＴＯ膜は大気中に
おいて酸化が進行しないことと、耐薬品性にも優れてい
ることによるためである。しかし、ＩＴＯは活性な酸化
物であるために還元反応のカソード極になりやすく、外
部駆動回路の接続端子を構成する金属もしくはその合金
膜と電蝕反応による界面腐食を起こしやすいという問題
点があった。
いる透明導電膜（ＩＴＯ）９を被覆した端子構造が用い
られるが、その理由は酸化物であるＩＴＯ膜は大気中に
おいて酸化が進行しないことと、耐薬品性にも優れてい
ることによるためである。しかし、ＩＴＯは活性な酸化
物であるために還元反応のカソード極になりやすく、外
部駆動回路の接続端子を構成する金属もしくはその合金
膜と電蝕反応による界面腐食を起こしやすいという問題
点があった。
【０００８】本発明が解決しようとする課題は、透明導
電膜（ＩＴＯ）９との局所界面腐食によるアルニウムの
溶解を解決することと、アクティブマトリクス基板作製
工程の歩留を向上させ、端子部分への樹脂塗布工程を削
減しコストダウンを行うことを目的とする。
電膜（ＩＴＯ）９との局所界面腐食によるアルニウムの
溶解を解決することと、アクティブマトリクス基板作製
工程の歩留を向上させ、端子部分への樹脂塗布工程を削
減しコストダウンを行うことを目的とする。
【０００９】
【課題を解決するための手段】本発明の請求項１記載の
液晶表示装置は、薄膜トランジスタがマトリクス状に形
成され、薄膜トランジスタを制御するゲート配線および
薄膜トランジスタにデータ信号を供給するソース配線が
それぞれ直交して形成され、薄膜トランジスタを介して
ソース配線と接続される画素電極を有し、画素電極と画
素電極に対向して設けられた対向電極との間に液晶材料
が保持されている液晶表示装置において、ゲート配線材
料がアルミニウムを含む配線材料であって、外部駆動回
路との接続端子部の表面層に該ゲート配線材料よりも高
抵抗の材料からなる導電層を被覆することを特徴として
いる。
液晶表示装置は、薄膜トランジスタがマトリクス状に形
成され、薄膜トランジスタを制御するゲート配線および
薄膜トランジスタにデータ信号を供給するソース配線が
それぞれ直交して形成され、薄膜トランジスタを介して
ソース配線と接続される画素電極を有し、画素電極と画
素電極に対向して設けられた対向電極との間に液晶材料
が保持されている液晶表示装置において、ゲート配線材
料がアルミニウムを含む配線材料であって、外部駆動回
路との接続端子部の表面層に該ゲート配線材料よりも高
抵抗の材料からなる導電層を被覆することを特徴として
いる。
【００１０】本発明の請求項２記載の液晶表示装置は、
上記高抵抗の材料からなる導電層が非晶質シリコンより
なる半導体層もしくはチタンまたは半導体層とチタンと
の積層からなることを特徴としている。
上記高抵抗の材料からなる導電層が非晶質シリコンより
なる半導体層もしくはチタンまたは半導体層とチタンと
の積層からなることを特徴としている。
【００１１】本発明の請求項３記載の液晶表示装置は、
配線を保護するために配線材料上に設けられる窒化チタ
ンの膜厚が８００Å以上であることを特徴としている。
配線を保護するために配線材料上に設けられる窒化チタ
ンの膜厚が８００Å以上であることを特徴としている。
【００１２】本発明の請求項４記載の液晶表示装置の製
造方法は、薄膜トランジスタがマトリクス状に形成さ
れ、薄膜トランジスタを制御するゲート配線および薄膜
トランジスタにデータ信号を供給するソース配線がそれ
ぞれ直交して形成され、薄膜トランジスタを介してソー
ス配線と接続される画素電極を有し、画素電極と画素電
極に対向して設けられた対向電極との間に液晶材料が保
持されている液晶表示装置の外部駆動回路との接続端子
部の製造方法において、アルミニウムを含む配線上の高
抵抗導電層の上に積層された酸化インジウム、酸化ス
ズ、酸化インジウムスズ等からなる導電膜をエッチング
により基板端面部分のみを、除去することを特徴として
いる。
造方法は、薄膜トランジスタがマトリクス状に形成さ
れ、薄膜トランジスタを制御するゲート配線および薄膜
トランジスタにデータ信号を供給するソース配線がそれ
ぞれ直交して形成され、薄膜トランジスタを介してソー
ス配線と接続される画素電極を有し、画素電極と画素電
極に対向して設けられた対向電極との間に液晶材料が保
持されている液晶表示装置の外部駆動回路との接続端子
部の製造方法において、アルミニウムを含む配線上の高
抵抗導電層の上に積層された酸化インジウム、酸化ス
ズ、酸化インジウムスズ等からなる導電膜をエッチング
により基板端面部分のみを、除去することを特徴として
いる。
【００１３】以下、上記構成による作用を説明する。
【００１４】外部駆動回路との電気的接続を行う端子の
構成膜の一つであるＩＴＯ膜を基板端面から後退させた
パターンにすることで、基板端面においてソース配線と
の接触がなくなるために基板端面での電蝕反応を防止す
ることができ、湿度が高い大気中に液晶表示装置を放置
した場合でも基板端子部の安定性が保たれる。
構成膜の一つであるＩＴＯ膜を基板端面から後退させた
パターンにすることで、基板端面においてソース配線と
の接触がなくなるために基板端面での電蝕反応を防止す
ることができ、湿度が高い大気中に液晶表示装置を放置
した場合でも基板端子部の安定性が保たれる。
【００１５】基板端面部に高抵抗のａ−Ｓｉ膜を形成す
ることにより、ＴＦＴ作製工程でのエッチング等による
ダメージからゲート配線を保護し、更にはＩＴＯ膜とア
ルミニウム層との電気的接触を減らすことにより電蝕反
応を防止する。
ることにより、ＴＦＴ作製工程でのエッチング等による
ダメージからゲート配線を保護し、更にはＩＴＯ膜とア
ルミニウム層との電気的接触を減らすことにより電蝕反
応を防止する。
【００１６】ウェットエッチング時とドライエッチング
時の染込みやダメージに耐え、ゲートアルミニウムとＩ
ＴＯ膜の接触を防止するバッファ層もしくはバリア層と
してのＴｉＮ膜の膜厚制御が重要である。ａ−Ｓｉ高抵
抗層は、特にスルーホール形成時に、エッチング工程に
よってＴｉＮ膜が消失し、アルミニウム表面が剥き出し
となることを防ぐ役割を果たす。このことにより外部駆
動回路との接続端子部における電解腐食による端子部断
線や接触不良を防止する。
時の染込みやダメージに耐え、ゲートアルミニウムとＩ
ＴＯ膜の接触を防止するバッファ層もしくはバリア層と
してのＴｉＮ膜の膜厚制御が重要である。ａ−Ｓｉ高抵
抗層は、特にスルーホール形成時に、エッチング工程に
よってＴｉＮ膜が消失し、アルミニウム表面が剥き出し
となることを防ぐ役割を果たす。このことにより外部駆
動回路との接続端子部における電解腐食による端子部断
線や接触不良を防止する。
【００１７】
【発明の実施の形態】本発明の実施の形態１について、
以下に図を用いて説明する。
以下に図を用いて説明する。
【００１８】（実施の形態1）図１は本発明の液晶表示
装置の端子部を説明するための平面図である。図２は本
発明の液晶表示装置の端子部を説明するための断面図で
ある。本発明の実施の形態１では、ゲート配線２にＴｉ
Ｎ／Ａｌ／Ｔｉの３層構造、ゲート配線２を被覆するソ
ース（ドレイン）配線部６ａにはＡｌ／Ｔｉの２層構造
を用いた。ソース配線部６ａのＴｉ層からなる部分は、
特にチタンソース配線部６ｂとした。コーニング＃７０
５９ガラスからなる基板１上にスパッタリング法にてゲ
ート配線２を形成した。ゲート配線２の上にプラズマＣ
ＶＤ法にて窒化シリコン膜、または酸化シリコン膜から
なるゲート絶縁膜３を形成した。ゲート絶縁膜３はゲー
ト配線２上の一部分を除去して、スルーホール５を形成
した。この上に、スパッタリング法にてソース（ドレイ
ン）配線部６を形成した。このときソースパターンの長
さ方向のパターンを分割し、同時にゲート絶縁膜３除去
部分もスルーホール５の部分もソースパターンと合わせ
て分割した。ここで言う分割とは、絶縁膜３にスルーホ
ール５を設けて、ゲート配線２とソース（ドレイン）配
線部６とが２箇所で接するようにすることである。ソー
スパターンを分割することによりソース配線部６ａのア
ルミニウムの部分は有機絶縁膜８により覆われて、完全
に有機絶縁膜８により保護される。
装置の端子部を説明するための平面図である。図２は本
発明の液晶表示装置の端子部を説明するための断面図で
ある。本発明の実施の形態１では、ゲート配線２にＴｉ
Ｎ／Ａｌ／Ｔｉの３層構造、ゲート配線２を被覆するソ
ース（ドレイン）配線部６ａにはＡｌ／Ｔｉの２層構造
を用いた。ソース配線部６ａのＴｉ層からなる部分は、
特にチタンソース配線部６ｂとした。コーニング＃７０
５９ガラスからなる基板１上にスパッタリング法にてゲ
ート配線２を形成した。ゲート配線２の上にプラズマＣ
ＶＤ法にて窒化シリコン膜、または酸化シリコン膜から
なるゲート絶縁膜３を形成した。ゲート絶縁膜３はゲー
ト配線２上の一部分を除去して、スルーホール５を形成
した。この上に、スパッタリング法にてソース（ドレイ
ン）配線部６を形成した。このときソースパターンの長
さ方向のパターンを分割し、同時にゲート絶縁膜３除去
部分もスルーホール５の部分もソースパターンと合わせ
て分割した。ここで言う分割とは、絶縁膜３にスルーホ
ール５を設けて、ゲート配線２とソース（ドレイン）配
線部６とが２箇所で接するようにすることである。ソー
スパターンを分割することによりソース配線部６ａのア
ルミニウムの部分は有機絶縁膜８により覆われて、完全
に有機絶縁膜８により保護される。
【００１９】長さ方向にパターンを分割したゲートパタ
ーンとソースパターンとの間の表面層はゲート絶縁膜３
である。前記のゲート絶縁膜３の除去部分により、ゲー
ト配線２とソース（ドレイン）配線６ａさらには透明導
電膜９とのコンタクトを取れるようにする。プラズマＣ
ＶＤ法で無機絶縁膜７、スピンコート法で有機絶縁膜８
を形成し、パターン形成した後、無機絶縁膜７と有機絶
縁膜８をマスクとし、ソース配線部６ａのうちアルミニ
ウムのみをエッチングにより除去する。スパッタリング
法にて透明導電膜９を積層し、無機絶縁膜７、有機絶縁
膜８の一部を覆うように端子部を形成する。ソースパタ
ーンを分割する目的は透明導電膜のエッチングの際にエ
ッチング液の染み込みにより生じる電解腐蝕によるソー
ス配線のアルミニウムの溶解を防止するためである。分
割により透明導電膜のエッチングの際にエッチング液の
染み込みにより生じる電解腐蝕を防止できる理由は、ソ
ースパターンを分割することによりソース配線部６ａの
アルミニウムの部分は有機絶縁膜８により覆われて、完
全に有機絶縁膜８により保護される構造が実現されるか
らである。
ーンとソースパターンとの間の表面層はゲート絶縁膜３
である。前記のゲート絶縁膜３の除去部分により、ゲー
ト配線２とソース（ドレイン）配線６ａさらには透明導
電膜９とのコンタクトを取れるようにする。プラズマＣ
ＶＤ法で無機絶縁膜７、スピンコート法で有機絶縁膜８
を形成し、パターン形成した後、無機絶縁膜７と有機絶
縁膜８をマスクとし、ソース配線部６ａのうちアルミニ
ウムのみをエッチングにより除去する。スパッタリング
法にて透明導電膜９を積層し、無機絶縁膜７、有機絶縁
膜８の一部を覆うように端子部を形成する。ソースパタ
ーンを分割する目的は透明導電膜のエッチングの際にエ
ッチング液の染み込みにより生じる電解腐蝕によるソー
ス配線のアルミニウムの溶解を防止するためである。分
割により透明導電膜のエッチングの際にエッチング液の
染み込みにより生じる電解腐蝕を防止できる理由は、ソ
ースパターンを分割することによりソース配線部６ａの
アルミニウムの部分は有機絶縁膜８により覆われて、完
全に有機絶縁膜８により保護される構造が実現されるか
らである。
【００２０】図３は、本発明の液晶表示装置の端子部形
成プロセスを、順に説明するための工程（ａ）〜（ｆ）
における平面図である。図４は、本発明である液晶表示
装置の端子部の形成プロセスを説明するための、図２に
対応する、Ａ−Ａ’線、Ｂ−Ｂ’、Ｃ−Ｃ’及びＤ−
Ｄ’線での工程（ａ）〜（ｆ）における断面図である。
成プロセスを、順に説明するための工程（ａ）〜（ｆ）
における平面図である。図４は、本発明である液晶表示
装置の端子部の形成プロセスを説明するための、図２に
対応する、Ａ−Ａ’線、Ｂ−Ｂ’、Ｃ−Ｃ’及びＤ−
Ｄ’線での工程（ａ）〜（ｆ）における断面図である。
【００２１】工程（ａ）で絶縁基板１上にゲート配線２
をエッチングにより形成する。次に、工程（ｂ）で基板
全面にゲート絶縁膜３と半導体層４を積層し、その後工
程（ｃ）でゲート配線２とソース配線６ａとのコンタク
トをとるためにゲート絶縁膜３と半導体層４を一部エッ
チングにより除去したパターンを形成する。次に、工程
（ｄ）でソース（またはドレイン）配線６ａを形成す
る。これにより、ゲート配線２とソース配線６ａとを接
触させる。次に、工程（ｅ）で無機絶縁膜７及び有機系
絶縁膜８を積層し（図示せず）、この有機絶縁膜８をフ
ォトレジストの機能と同様のフォトリソ工程で用いるマ
スクパターンとし、選択エッチングにより無機絶縁膜７
をエッチングにより除去する。無機絶縁膜７を除去した
部分でソース配線６ａのアルミニウムが表面に露出して
いる部分は、腐食を避けるためにウェットエッチングに
よりアルミニウムを除去する。このときソース配線６ａ
の表面膜はチタンソース配線部６ｂとなる。最後に、工
程（ｆ）で透明導電膜９を形成する。このときゲート配
線２がアルミニウムを用いているため、透明導電膜９の
エッチング時にエッチング液の染込みを防止するため有
機絶縁膜８、無機絶縁膜７に透明導電膜９が一部かぶさ
るように形成した。
をエッチングにより形成する。次に、工程（ｂ）で基板
全面にゲート絶縁膜３と半導体層４を積層し、その後工
程（ｃ）でゲート配線２とソース配線６ａとのコンタク
トをとるためにゲート絶縁膜３と半導体層４を一部エッ
チングにより除去したパターンを形成する。次に、工程
（ｄ）でソース（またはドレイン）配線６ａを形成す
る。これにより、ゲート配線２とソース配線６ａとを接
触させる。次に、工程（ｅ）で無機絶縁膜７及び有機系
絶縁膜８を積層し（図示せず）、この有機絶縁膜８をフ
ォトレジストの機能と同様のフォトリソ工程で用いるマ
スクパターンとし、選択エッチングにより無機絶縁膜７
をエッチングにより除去する。無機絶縁膜７を除去した
部分でソース配線６ａのアルミニウムが表面に露出して
いる部分は、腐食を避けるためにウェットエッチングに
よりアルミニウムを除去する。このときソース配線６ａ
の表面膜はチタンソース配線部６ｂとなる。最後に、工
程（ｆ）で透明導電膜９を形成する。このときゲート配
線２がアルミニウムを用いているため、透明導電膜９の
エッチング時にエッチング液の染込みを防止するため有
機絶縁膜８、無機絶縁膜７に透明導電膜９が一部かぶさ
るように形成した。
【００２２】図５は本発明であるゲートＴｉＮ膜の初期
の膜厚と端子部形成後のＴｉＮ膜残膜量の関係を示す図
である。ゲート配線２として、チタンとアルミニウムを
成膜後、窒化チタン膜（ＴｉＮ膜）を圧力０．９Ｐａ、
パワー２７ＫＷ、チッソガス流量５０ｓｃｃｍ、アルゴ
ン流量７５ｓｃｃｍで成膜した。ＴｉＮの膜厚として、
配線を保護するに必要な窒化チタン膜の膜厚は８００Å
以上である。８００Å以下ではアルミニウムのダメージ
が発生したが、窒化チタン膜の膜厚が８００Åを越えた
膜厚の場合には、アルミニウムの電解腐食によるダメー
ジの発生は検出されなかった。したがって、ＴｉＮ膜厚
が８００Å以上でゲートアルミニウムを保護できること
が確認できた。
の膜厚と端子部形成後のＴｉＮ膜残膜量の関係を示す図
である。ゲート配線２として、チタンとアルミニウムを
成膜後、窒化チタン膜（ＴｉＮ膜）を圧力０．９Ｐａ、
パワー２７ＫＷ、チッソガス流量５０ｓｃｃｍ、アルゴ
ン流量７５ｓｃｃｍで成膜した。ＴｉＮの膜厚として、
配線を保護するに必要な窒化チタン膜の膜厚は８００Å
以上である。８００Å以下ではアルミニウムのダメージ
が発生したが、窒化チタン膜の膜厚が８００Åを越えた
膜厚の場合には、アルミニウムの電解腐食によるダメー
ジの発生は検出されなかった。したがって、ＴｉＮ膜厚
が８００Å以上でゲートアルミニウムを保護できること
が確認できた。
【００２３】
【発明の効果】本発明の端子構造では、外部駆動回路と
電気的接続をする接続端子部には透明導電膜ＩＴＯが介
在しない。したがって、アルミニウムとＩＴＯとの電解
腐食反応の発生を防止できる。本端子構造により、エッ
チング液の染込みで端子が侵される問題点を解決でき、
表面層にアルミニウムが露出することによる透明導電膜
との電蝕反応による端子部分の短絡防止もしくは断線不
良をも防止する効果を奏する。
電気的接続をする接続端子部には透明導電膜ＩＴＯが介
在しない。したがって、アルミニウムとＩＴＯとの電解
腐食反応の発生を防止できる。本端子構造により、エッ
チング液の染込みで端子が侵される問題点を解決でき、
表面層にアルミニウムが露出することによる透明導電膜
との電蝕反応による端子部分の短絡防止もしくは断線不
良をも防止する効果を奏する。
【００２４】また、端子部への樹脂塗布工程を必要とし
ないために、コスト低減と歩留向上を図る効果を奏す
る。
ないために、コスト低減と歩留向上を図る効果を奏す
る。
【図１】本発明の液晶表示装置の端子部を説明するため
の平面図である。
の平面図である。
【図２】図１のＡ-Ａ’線、Ｂ−Ｂ’線、Ｃ-Ｃ’線、Ｄ
−Ｄ’線での断面図である。
−Ｄ’線での断面図である。
【図３】本発明の液晶表示装置端子部の形成プロセスを
説明するための工程（ａ）〜（ｆ）における平面図であ
る。
説明するための工程（ａ）〜（ｆ）における平面図であ
る。
【図４】本発明である液晶表示装置の端子部の形成プロ
セスを説明するための、図１のＡ−Ａ’線、Ｂ−Ｂ’
線、Ｃ−Ｃ’線及びＤ−Ｄ’線での工程（ａ）〜（ｆ）
に対応する断面図である。
セスを説明するための、図１のＡ−Ａ’線、Ｂ−Ｂ’
線、Ｃ−Ｃ’線及びＤ−Ｄ’線での工程（ａ）〜（ｆ）
に対応する断面図である。
【図５】本発明であるゲートＴｉＮ膜の初期の膜厚と端
子部形成後のＴｉＮ膜の残りの膜厚を示す図である。
子部形成後のＴｉＮ膜の残りの膜厚を示す図である。
【図６】従来の液晶表示装置の端子部を説明するための
平面図である。
平面図である。
【図７】従来の液晶表示装置の端子部を説明するため
の、Ａ−Ａ’線、Ｂ−Ｂ’、Ｃ−Ｃ’及びＤ−Ｄ’線で
の断面図である。
の、Ａ−Ａ’線、Ｂ−Ｂ’、Ｃ−Ｃ’及びＤ−Ｄ’線で
の断面図である。
１ 基板 ２ ゲート配線 ３ ゲート絶縁膜 ４ 半導体層 ５ スルーホール ６ａ ソース配線部 ６ｂ チタンソース配線部 ７ 無機絶縁膜 ８ 有機絶縁膜 ９ 透明導電膜（ＩＴＯ）
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 GA43 HA04 HA06 HA19 JA24 JA37 JA46 KA05 KA12 KA13 KA18 MA05 MA08 MA18 MA19 NA15 NA16 NA27 NA29 5C094 AA32 BA03 BA43 CA19 DA14 DA15 DB03 EA05 EA07 EB02 FB12 FB14 5F033 HH08 HH18 HH38 JJ01 JJ08 JJ18 KK08 KK18 KK33 MM08 PP15 QQ08 QQ09 QQ19 QQ37 RR04 RR06 SS15 VV15 XX18 5F110 AA26 BB01 CC07 DD02 EE01 EE03 EE04 EE15 EE37 EE44 FF02 FF03 FF30 HK01 HK03 HK04 HK21 NN03 NN27 QQ04 QQ05
Claims (4)
- 【請求項１】 薄膜トランジスタがマトリクス状に形成
され、薄膜トランジスタを制御するゲート配線および薄
膜トランジスタにデータ信号を供給するソース配線がそ
れぞれ直交して形成され、薄膜トランジスタを介してソ
ース配線と接続される画素電極を有し、画素電極と画素
電極に対向して設けられた対向電極との間に液晶材料が
保持されている液晶表示装置において、 ゲート配線材料がアルミニウムを含む配線材料であっ
て、外部駆動回路との接続端子部の表面層に該ゲート配
線材料よりも高抵抗の材料からなる導電層を被覆するこ
とを特徴とする液晶表示装置。 - 【請求項２】 上記高抵抗の材料からなる導電層が非晶
質シリコンよりなる半導体層もしくはチタンまたは半導
体層とチタンとの積層からなることを特徴とする請求項
１に記載の液晶表示装置。 - 【請求項３】 配線を保護するために配線材料上に設け
られる窒化チタンの膜厚が８００Å以上であることを特
徴とする請求項１もしくは請求項２に記載の液晶表示装
置。 - 【請求項４】 薄膜トランジスタがマトリクス状に形成
され、薄膜トランジスタを制御するゲート配線および薄
膜トランジスタにデータ信号を供給するソース配線がそ
れぞれ直交して形成され、薄膜トランジスタを介してソ
ース配線と接続される画素電極を有し、画素電極と画素
電極に対向して設けられた対向電極との間に液晶材料が
保持されている液晶表示装置の外部駆動回路との接続端
子部の製造方法において、 アルミニウムを含む配線上の高抵抗導電層の上に積層さ
れた酸化インジウム、酸化スズ、酸化インジウムスズ等
からなる導電膜をエッチングにより基板端面部分のみ
を、除去することを特徴とする液晶表示装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000386952A JP3670580B2 (ja) | 2000-12-20 | 2000-12-20 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000386952A JP3670580B2 (ja) | 2000-12-20 | 2000-12-20 | 液晶表示装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002189226A true JP2002189226A (ja) | 2002-07-05 |
| JP3670580B2 JP3670580B2 (ja) | 2005-07-13 |
Family
ID=18853973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000386952A Expired - Fee Related JP3670580B2 (ja) | 2000-12-20 | 2000-12-20 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3670580B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005148734A (ja) * | 2003-11-12 | 2005-06-09 | Samsung Electronics Co Ltd | 液晶表示装置 |
| CN1299158C (zh) * | 2002-12-18 | 2007-02-07 | Lg.飞利浦Lcd有限公司 | 液晶显示设备及其制造方法 |
| JP2010145940A (ja) * | 2008-12-22 | 2010-07-01 | Ips Alpha Technology Ltd | 表示装置 |
| JP2011186497A (ja) * | 2011-06-02 | 2011-09-22 | Nec Lcd Technologies Ltd | アクティブマトリクス型液晶表示装置 |
| US8232531B2 (en) | 2007-03-29 | 2012-07-31 | Varian Medical Systems, Inc. | Corrosion barrier layer for photoconductive X-ray imagers |
| JP2018050064A (ja) * | 2012-03-14 | 2018-03-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102020353B1 (ko) | 2013-03-20 | 2019-11-05 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
-
2000
- 2000-12-20 JP JP2000386952A patent/JP3670580B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1299158C (zh) * | 2002-12-18 | 2007-02-07 | Lg.飞利浦Lcd有限公司 | 液晶显示设备及其制造方法 |
| JP2005148734A (ja) * | 2003-11-12 | 2005-06-09 | Samsung Electronics Co Ltd | 液晶表示装置 |
| US8232531B2 (en) | 2007-03-29 | 2012-07-31 | Varian Medical Systems, Inc. | Corrosion barrier layer for photoconductive X-ray imagers |
| JP2010145940A (ja) * | 2008-12-22 | 2010-07-01 | Ips Alpha Technology Ltd | 表示装置 |
| JP2011186497A (ja) * | 2011-06-02 | 2011-09-22 | Nec Lcd Technologies Ltd | アクティブマトリクス型液晶表示装置 |
| JP2018050064A (ja) * | 2012-03-14 | 2018-03-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2019012833A (ja) * | 2012-03-14 | 2019-01-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3670580B2 (ja) | 2005-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI387108B (zh) | 導線結構、形成導線之方法、薄膜電晶體基材及製造薄膜電晶體基材之方法 | |
| KR101434452B1 (ko) | 표시장치용 어레이 기판 및 그의 제조방법 | |
| JP4752967B2 (ja) | 多層膜の形成方法及び表示パネルの製造方法 | |
| JP4934394B2 (ja) | 表示装置 | |
| KR100443804B1 (ko) | 액티브 매트릭스 기판 및 표시 장치 | |
| US20150287799A1 (en) | Semiconductor device, display panel, and semiconductor device manufacturing method | |
| JP5275517B2 (ja) | 基板及びその製造方法、表示装置 | |
| JPH0862628A (ja) | 液晶表示素子およびその製造方法 | |
| JP3306488B2 (ja) | アクティブマトリクス基板 | |
| JP3670580B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP3730958B2 (ja) | 積層膜のパターン形成方法及び積層配線電極 | |
| JP2000221542A (ja) | 薄膜トランジスタ基板 | |
| US8698153B2 (en) | Semiconductor device and process for production thereof | |
| JP2019047077A (ja) | 表示装置 | |
| JP2937126B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JP3169322B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| US11817459B2 (en) | Active matrix substrate and manufacturing method thereof | |
| KR100623820B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20080004799A (ko) | 폴리실리콘 박막트랜지스터의 금속 배선 구조 및 그 제조방법. | |
| KR100848110B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2002289863A (ja) | アレイ基板およびその製造方法ならびに液晶表示素子 | |
| JP5414306B2 (ja) | 電気光学装置の製造方法 | |
| JPH1048666A (ja) | 液晶表示装置及びその製造方法 | |
| WO2012096155A1 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| JPH07199217A (ja) | 薄膜トランジスタマトリクスとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050128 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050414 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080422 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120422 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120422 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |