JP2937126B2 - 薄膜トランジスタアレイ基板及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
ックス型の液晶表示装置（ＬＣＤ）に用いるのに適した
アクティブマトリックス基板に関し、特に詳しくは、ス
イッチング素子として薄膜トランジスタ（ＴＦＴ）を用
いた薄膜トランジスタアレイ基板とその製造方法に関す
るものである。

【０００２】

【従来の技術】近年、薄膜トランジスタをスイッチング
素子とするアクティブマトリックス型液晶表示装置（Ａ
Ｍ−ＬＣＤ）がノートパソコン等のディスプレイに多用
されてきている。軽量、薄型化、低消費電力化、広視野
化等と並んで液晶ディスプレイの大画面化、高精細化は
最も重要なテーマの一つになっている。液晶ディスプレ
イの大画面化、高精細化の為には、走査線や信号線を長
くかつ細かくする必要があり、従ってこれらの配線材料
の低抵抗化が重要な課題となる。この為、配線材料には
アルミニウムやアルミニウム合金が広く使用されてい
る。

【０００３】一方、低コスト化の施策として薄膜トラン
ジスタの製造工程を短縮化する検討も進められている。
例えば、一般に、ゲート電極が基板に対してソース電
極、ドレイン電極よりも上にあるトップゲート型の薄膜
トランジスタは、その反対のボトムゲート型の薄膜トラ
ンジスタより、トランジスタ製造工程の短縮化が容易で
ある。

【０００４】従って、これらの要求からゲート電極及び
走査線にアルミニウムやアルミニウム合金を用いたトッ
プゲート型の薄膜トランジスタアレイ基板が採用される
事が多くなって来ている。ここで先ず、図８に従来から
知られている、薄膜トランジスタアレイ基板の平面構成
の一例を示す。

【０００５】即ち、透明基板１１上に複数の走査線１２
と信号線１３が交差し、その交差点に薄膜トランジスタ
１４が設けられている。１個の薄膜トランジスタ１４に
は、１個の画素電極１５が接続され、これがマトリック
ス状に配置されている。走査線１２の片側端部に設けら
れた始端部は、走査線接続端子部１６、又信号線１３の
端部に設けられた始端部は、信号線接続端子部１７にそ
れぞれ接続されている。

【０００６】さて、上記した様な公知の薄膜トランジス
タを用いた薄膜トランジスタアレイ基板の具体例として
は、例えば、特開平２−１５６２２６号公報に示された
ものがあり、特に、ゲート電極及び走査線にアルミニウ
ムを用いたトップゲート型の薄膜トランジスタアレイ基
板の構造が開示されている。即ち、この薄膜トランジス
タアレイ基板は図９の様に構成されており、その１画素
部分の断面構造は、図１０に示される様に、透明基板１
１上に、下から順に、ソース電極２２、ドレイン電極２
３、半導体層２４、ゲート絶縁膜１１１及びゲート電極
２５を有し、そのゲート電極２５は走査線１２に、ソー
ス電極２２は信号線１３に、ドレイン電極２３は画素電
極１５にそれぞれ接続されている。

【０００７】ここで、ゲート電極２５と走査線１２は、
アルミニウムの様な高導電性金属膜１１２より構成さ
れ、ソース電極２２及びドレイン電極２３は画素電極１
５と同じインジウム錫酸化物（ＩＴＯ）の様な透明導電
膜１１３よりなり、信号線１３は同じ透明導電膜１１３
がクロムやモリブデン、タンタルの様な高融点金属膜１
１４で被覆され、さらに走査線１２と交差する部分以外
は、ゲート絶縁膜１１１に開孔したコンタクト窓１０１
を介して走査線１２と同時に形成された高導電性金属膜
１１２が積層した構造になっている。

【０００８】又、半導体層２４のソース電極２２、ドレ
イン電極２３に接する部分はｎ⁺ 型となっており、両者
のオーミックコンタクトをとっている。 これは、例え
ば、ソース、ドレイン電極を形成後、リンイオンのプラ
ズマ処理を行う事で該透明導電膜１１３の表面にリンを
添加し、その上に不純物を添加されていない水素化非晶
質シリコンを成膜することで形成される。

【０００９】この様に、走査線及び信号線の一部にアル
ミニウムの様な高導電性金属膜を用いることで走査線及
び信号線を低抵抗化し、又インジウム錫酸化物の様な透
明導電膜を高融点金属膜で被覆して、該透明導電膜と高
導電性金属膜とが直接接触させない様にすることで、高
導電性金属膜と透明導電膜との反応による酸化物の生成
を防止し、信号線の低抵抗状態を長期に亘たって安定に
維持している。

【００１０】又、この薄膜トランジスタアレイ基板の端
子領域部分は、走査線接続端子部１６及び、信号線接続
端子部１７を有しており、該走査線接続端子部１６及び
信号線接続端子部１７の導電性材料には共に透明導電膜
１１３のみで形成されている。一方、該走査線の端子部
を外部の駆動ＩＣ等とコンタクトさせる為の接続端子部
１６に接続させる場合には、当該走査線を構成する高導
電性金属膜を直接当該接続端子部１６に接続するのでは
なく、図１１に示す様に、走査線１２の始端部１１５で
走査線１２がゲート絶縁膜１１１に開孔したコンタクト
ホール１２１を介して透明導電膜１１３よりなる走査線
端子１６に間接的に接続される構造となっている。

【００１１】つまり、走査線の高導電性金属膜１１２と
透明導電膜１１３との接続部にのみ該透明導電膜１１３
上に高融点金属膜１１４が形成され、ここでもアルミニ
ウムの様な高導電性金属膜１１２とインジウム錫酸化物
の様な透明導電膜１１３が直接接触しない様になってい
る。一方、信号線端子部１７は図１２に示す様に、信号
線１３の最下層の透明導電膜１１３のみがそのまま延長
されて、信号線接続端子部１７に於ける導電性材料を構
成する構造となっている。この様に、接続端子部分１
６、１７は、一般的に水分の進入等を受け、腐食し易い
材料を使用すると長期間の接続端子部の性能が劣化する
ことから、腐食耐性に強い透明導電膜（インジウム錫酸
化物）でのみ構成することが望ましく、それによって、
信頼性を確保し、且つ走査線と走査線接続端子部との接
続部に高融点金属膜を介在させることで、信号線の場合
と同様に両者のオーミックコンタクトを安定に維持して
いる。

【００１２】上記した事から、一般に、薄膜トランジス
タアレイ基板において、走査線及び信号線の材料に低抵
抗化の為、アルミニウムやアルミニウム合金を用いた場
合、上記した様な腐食に起因する、当該薄膜トランジス
タの性能或いは信頼性を低下させない為に、接続端子部
をこれらの金属で形成しない様にする必要がある。（例
えば、特開平３−５８０１９号公報で開示されてい
る。） 従って、トップゲート型の薄膜トランジスタのゲート電
極及び走査線にこれらの金属を用いた場合には、信号線
に用いる金属で接続端子部を形成する必要が出てくる。

【００１３】この為、前記した公報に示されている様
に、信号線を低抵抗化し、且つ走査線金属との接続部で
のオーミッックコンタクトを良好にする為に、透明導電
膜上に低抵抗化の高融点金属膜を積層する方法が最も簡
単であり、多く用いられている。所が、一方、かかる薄
膜トランジスタの半導体層とソース、ドレイン電極との
コンタクトをとる為にソース、ドレイン電極は通常イン
ジウム錫酸化物の様な透明導電膜が用いられており、従
って、ソース、ドレイン電極及び画素電極をパターニン
グする時と信号線をパターンニングする時に使用される
フォトマスクが異なり、２回のフォトリソグラフィー工
程を経て形成する必要が有った。

【００１４】この問題を解決する為に、製造工程を削減
し薄膜トランジスタアレイ基板の構造及び製法が、例え
ば、特開平７−２３９４８１号公報に開示されている。
即ち、この薄膜トランジスタアレイ基板の１画素部分は
図１３の様に構成されており、その断面構造は、図１３
のＩ−Ｉ’断面から見た場合に、図１４の様になってい
る。

【００１５】前述した特開平２−１５６２２６号公報の
図１０と基本的に異なるところは、特開平７−２３９４
８１号公報に於いては、ソース電極２２、ドレイン電極
２３が画素電極１５と同じ透明導電膜１１３上に更に３
層金属膜１３１（例えば、モリブデン／アルミニウム／
モリブデンのように高導電性金属膜を高融点金属膜で挟
んだ３層膜構造）が積層された構造になっていること、
又ｎ⁺ 型の第１の半導体薄膜１３２は、半導体層２４と
ソース、ドレイン電極２２、２３の接触部で前述の３層
金属膜１３１の上側にのみ形成されている点にある。

【００１６】製法としては、透明導電膜１１３、３層金
属膜１３１、第１の半導体薄膜１３２を順次に積層した
後、同一フォトマスクでパターニングして画素電極、信
号線、ソース電極、ドレイン電極となる部分を形成し、
第１の半導体薄膜１３２は、半導体層２４を形成する時
に第２の半導体薄膜状１３３と同時にエッチング除去し
て信号線１３とソース電極２２、ドレイン電極２３を形
成すること、更にパシベーション膜１３４の開孔時に画
素電極部の３層金属膜１３１を同時にエッチング除去し
て画素電極１５を形成する事が特徴となっている。

【００１７】このような、構造、製法を採用することに
より、上記した従来例の様に、製造工程を増やすことな
く信号線を低抵抗化している。同時に、ソース、ドレイ
ン電極部で透明導電膜と半導体層との反応による酸化膜
の形成や、腐食を防ぎ、表示特性の劣化を防止してい
る。一方、この薄膜トランジスタアレイ基板の端子部分
は、上記従来例では、全く説明されていないが、つぎの
様になっているものと推定される。

【００１８】即ち、走査線接続端子部１６に於いて使用
される導電性材料は、走査線１２の始端部で走査線１２
（実施例ではアルミニウム）と同じ材料でそのまま形成
されている。又、信号線接続端子部１７は、画素電極１
５と同じ構造であり、図１５に示すように信号線１３の
始端部で信号線最下層の透明導電膜１１３よりなり、そ
の周縁部にパシベーション膜１３４の開孔部に沿って、
高融点金属膜を含む信号線の３層金属膜１３１が残った
構造になっている。

【００１９】しかし、この端子構造では、モリブデンや
アルミニウムのような腐食、電食し易い金属を用いてい
るので、接続信頼性が大幅に低下する。又、特開平３−
１１２１８８号公報では、図１６に示す様に、端子部１
４１を端子間の絶縁部１４２より低くして、導電性接合
材１４３の流出による隣接端子間のショート不良や、ア
ウターリード１４４の浮いているところでの導通不良を
防止する技術が開示されている。

【００２０】しかしながら、既に説明した様に、信号線
をインジウム錫酸化物のような透明導電膜単層にして接
続端子部も同じ構造とするのは、配線抵抗が大きくな
り、モリブデンやタングステンのような高融点金属と積
層して低抵抗化すると今度は端子部の接続信頼性が確保
できなくなる。端子部分だけ透明導電膜単層とするの
は、フォトリソグラフィー工程が１回増えると言う問題
が発生してくる。

【００２１】又、上記した従来の薄膜トランジスタアレ
イ基板に於いては、走査線及びゲート電極に高導電性金
属膜としてアルミニウム或いはアルミニウム合金を使用
して当該走査線１２及びゲート電極２５の低抵抗化を実
現するものではあるが、係る走査線１２及びゲート電極
２５で構成された薄膜トランジスタアレイ基板を熱処理
すると、アルミニウム或いはアルミニウム合金部が、応
力を緩和しようとして、当該ゲート電極及び走査線の表
面或いは側面に突起部、所謂ヒロックが発生する事が多
い。

【００２２】係る薄膜トランジスタアレイ基板は、後の
工程に於いて、当該薄膜トランジスタアレイ基板の表面
に例えばポリイミド被膜を配向膜として形成し、適宜の
ローラを用いて、当該ポリイミド被膜の表面をラビング
した後、当該薄膜トランジスタアレイ基板と対向して設
けられた別のガラス基板との間に液晶を挿入してパネル
を製造する事になるが、上記したポリイミド被膜の表面
をラビングするに際して、該走査線１２及びゲート電極
２５の表面或いは側面に該ヒロックが発生していると、
該ラビング時に該ヒロックが分離されそれがポリイミド
被膜に当たって係るポリイミド被膜を損傷させたり、該
ヒロックにより係るポリイミド被膜を当該基板から剥離
させたりする事になり、又ラビングローラが汚染するこ
とにもなり、その結果パネルの生産性が低下する事が多
かった。

【００２３】

【発明が解決しようとする課題】即ち、上記した様に、
従来の技術に於ける第１の従来例（即ち特開平２−１５
６２２６号公報）に於ける第１の問題は、ソース、ドレ
イン電極及び画素電極の形成と信号線の形成を異なるフ
ォトマスクで行うことから、薄膜トランジスタアレイ基
板の製造工程に於けるフォトリソグラフィー工程が１回
増えることである。

【００２４】又その第２の問題は、後の熱処理工程でア
ルミニウムのような高導電性金属膜の表面及び側面にヒ
ロック（高導電性金属膜に突起が発生する現象）が発生
し、パネル製造工程のラビング時にこれが離脱して、配
向膜に傷をつけ、表示不良を起こしたり、ラビングロー
ルが高導電性金属膜の屑で汚染されてしまうことであ
る。

【００２５】次に、第２の従来例（つまり特開平７−２
３９４８１号公報）では、前記した問題点は無いが、最
大の問題は、フォトリソグラフィー工程の回数を増やさ
ない為に走査線端子部にはアルミニウム、信号線端子周
縁部にはモリブデン、アルミニウムの様な腐食、電食し
易い金属が用いられており、接続部を異方性導電フィル
ムや樹脂で被覆しても、水分の侵入を完全に防止出来な
いことから、接続端子部の接続信頼性が確保出来ないこ
とである。

【００２６】係る問題を解決する方法として、例えば、
タンタルやチタン、クロムの様な腐食、電食に強い金属
を用いた場合には、接続端子部の接続信頼性は確保出来
るが、これらの金属薄膜は比抵抗がアルミニウムやモリ
ブデン等に比べて高いので、走査線や信号線の低抵抗化
が出来ず、初期の目的が達せられない。又、半導体層を
形成した後でゲート絶縁膜を開孔する工程を設ければ、
走査線端子を信号線端子と同一構造に出来るが、やはり
端子周縁部には、モリブデンやアルミニウムのような腐
食、電食し易い金属があり、その側面部はパシベーショ
ン膜で被覆されていないので、この部分から腐食、電食
が進行し、端子部の接続抵抗が不安定となり、問題は解
決できないし、更に係る方法では、フォトリソグラフィ
ー工程が１回増えるので、工程短縮の目的も達せられな
くなる。

【００２７】次に、第３の従来技術（つまり特開平３−
１１２１８８号公報）に於いては、第１の問題点は、配
線抵抗を下げる為、走査線や信号線にアルミニウムやモ
リブデン、タングステンの様な金属を用い、接続端子部
もこれらの金属で構成すると接続端子部の接続信頼性が
確保出来ないことである。第２の問題点は、接続端子部
の接続信頼性を確保する為に走査線や信号線及びそれら
の接続端子部にインジウム錫酸化物やタンタル、チタ
ン、クロムの様な金属を用いると、これらの金属薄膜の
比抵抗が２０μΩcm〜２００μΩcm程度と高いので配線
抵抗が下げられず、ディスプレイを大画面化するにつれ
て、書込みが出来なくなることである。

【００２８】第３の問題点は、端子部の接続信頼性を確
保し、且つ信号線を低抵抗化するためには、第１の従来
例の様に、インジウム錫酸化物の様な腐食耐性の強い透
明導電膜とアルミニウムやモリブデンの様な低抵抗な金
属をそれぞれ別のフォトマスクでパターニングする必要
があり、製造工程が増え、コストが増大することであ
る。

【００２９】更に、別の問題点としては、上記した基板
を使用した液晶表示装置は、画素電極がチャージアップ
して表示ムラが発生する事である。その理由としては、
画素電極上のゲート絶縁膜を開孔していない事が考えら
れる。反対に、画素電極上のゲート絶縁膜を開孔した場
合は、高導電性金属膜とインジウム錫酸化物のような透
明導電膜との電池作用が起こり、両者が基板から剥離し
てしまうと言う点である。

【００３０】この理由は、該高導電性金属膜と透明導電
膜が画素電極部で直接接触するので現像液が両者の界面
に達しやすくなると考えられる。従って、本発明の目的
は、上記した従来技術の欠点を改良し、フォトリソグラ
フィー工程の回数を増やすことなく、接続端子部での接
続信頼性を確保し、同時に走査線及び信号線を低抵抗化
することと、これらに加えて、該パネル製造工程に於い
てゲート電極や走査線に用いる高導電性金属膜にヒロッ
クが発生しても、パネル製造工程のラビング時に当該ヒ
ロックに起因する配向膜の剥離や損傷を防止して表示不
良の無い高品質のパネルを低コストで製造しえる薄膜ト
ランジスタアレイ基板及びその製造方法を提供するもの
である。

【００３１】

【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には以下に記載されたような技術
構成を採用するものである。即ち、本発明に於ける第１
の態様は、基板上に、ソース電極、ドレイン電極及び当
該両電極の上面部に半導体層及びゲート絶縁膜を介して
当該両電極に対向して配置されたゲート電極とで構成さ
れたトップゲート型薄膜トランジスタ及び当該ドレイン
電極に接続された画素電極とから構成される表示ユニッ
トを複数個マトリックス状に配列すると共に、複数個の
当該薄膜トランジスタを一組とする薄膜トランジスタ群
の各ソース電極に共通に接続された複数の信号線のそれ
ぞれの端部に形成された複数個の信号線接続端部及び複
数個の当該薄膜トランジスタを一組とする薄膜トランジ
スタ群の各ゲート電極に共通に接続された複数の走査線
のそれぞれの端部に形成された複数個の走査線接続端部
とが設けられている薄膜トランジスタアレイ基板に於い
て、当該ソース電極、ドレイン電極、画素電極、信号
線、及び信号線と走査線の各接続端部が、透明導電膜と
その上に積層された高融点金属膜からなる同一の導電性
部材をパターニングして形成されると共に、当該各接続
端部のコンタクトホール及び当該画素電極の開口部に於
いては、前記導電性部材のうち上層の高融点金属膜を除
去して下層の透明導電膜が露出される様に構成されてお
り、且つ前記開口部の側壁部に形成された無機絶縁膜に
より少なくとも当該高融点金属膜の端部が覆われている
薄膜トランジスタアレイ基板であり、又第２の態様とし
ては、基板上に透明導電膜と高融点金属膜を連続して積
層成膜する工程、当該基板上に成膜された２層の透明導
電膜と高融点金属膜を所定のマスクを使用してパターニ
ングを行い、ソース電極、ドレイン電極、画素電極部、
信号線、信号線接続端子部、及び走査線接続端子部とを
同時に形成する工程、当該パターニングにより形成され
た該高融点金属膜に不純物を添加する工程、当該高融点
金属膜上に半導体膜と第１のゲート絶縁膜を連続して積
層成膜して、所定のマスクを使用して該ソース電極とド
レイン電極にまたがる島状の半導体層と第１のゲート絶
縁膜層を形成する工程、第２のゲート絶縁膜を上記基板
の全面に成膜する工程、当該第２のゲート絶縁膜の、該
画素電極部、該信号線接続端子部及び走査線接続端子部
に相当する部位にそれぞれ開孔部を形成する工程、高導
電性金属膜を上記基板に成膜する工程、該高導電性金属
膜を所定のマスクを使用してパターニングを行い、走査
線及びゲート電極を形成すると同時に、当該開孔部内に
露出している高融点金属膜を除去して、該画素電極部、
信号線接続端子部、及び走査線接続端子部とを形成する
工程、当該基板上に無機絶縁膜を成膜する工程、当該無
機絶縁膜に反応性イオンエッチング処理を行い、少なく
とも該開孔部の内部壁面及び走査線とゲート電極の側面
部を除いて当該無機絶縁膜を除去する工程とから構成さ
れている薄膜トランジスタアレイ基板の製造方法であ
る。

【００３２】

【発明の実施の形態】本発明にかかる薄膜トランジスタ
アレイ基板は上記した様な構成を採用しているので、走
査線接続端子と信号線接続端子を構成する導電性材料は
腐食耐性の強い透明導電膜よりなり、当該各接続端子部
を構成するコンタクトホール内壁周縁部に埋め込み状に
配置されているモリブデンやタングステンの様な腐食耐
性の弱い高融点金属膜はゲート絶縁膜（第２のゲート絶
縁膜）と無機絶縁膜で完全に被覆されており、外部から
の水分の侵入が遮断される為、腐食が防止され、接続端
子部の接続信頼性が確保できる。

【００３３】一方、本発明に於いては、走査線及びゲー
ト電極はアルミニウム或いはアルミニウム合金の単層膜
或いはアルミニウムまたはアルミニウム合金膜とその上
に高融点金属膜を積層した２層膜で構成し、信号線、ソ
ース電極および画素電極は共に透明導電膜と該透明導電
膜の上にモリブデンやタングステンの様な低比抵抗の高
融点金属膜を積層した２層膜から構成されており、配線
抵抗を低くでき、ディスプレイの大画面化が容易とな
る。

【００３４】又、本発明に於いては、ソース、ドレイン
電極を信号線と同じ２層膜として信号線の形成と同一の
フォトリソグラフィー工程で形成する様にしたので、フ
ォトリソグラフィー工程を１回減らす事が可能となる。
更に、本発明に於いては、ゲート電極や走査線を構成す
る高導電性金属膜の表面部を高融点金属膜で被覆すると
共にその側面部は無機絶縁膜で完全に被覆されているの
で、当該ゲート電極及び走査線の上面部及び側面部に、
ヒロックが発生した場合でもヒロックを抑制すると共
に、発生したヒロックを保護する事が出来るので、パネ
ル製造工程でのラビング時にヒロックの離脱を完全に防
止でき、配向膜の傷に起因する表示不良や高導電性金属
膜の屑によるラビングロールの汚染を防止する事が出来
る。

【００３５】

【実施例】以下に、本発明に係る薄膜トランジスタアレ
イ基板の一具体例の構造を図１〜図３、図８及び図１３
を参照しながら詳細に説明する。即ち、図８は、本発明
に係る薄膜トランジスタアレイ基板の一具体例に係る１
画素部分の平面図であり、基本的には、前述した第２の
従来例の薄膜トランジスタアレイ基板の１画素部分の平
面図と略同一であり、又図１３は、前記した従来例に於
ける薄膜トランジスタアレイ基板に設けられた表示ユニ
ット７０の一構成例を示す平面図であり、本発明に於け
る表示ユニット７０は、略図１３に示された配置構成を
とるものである。

【００３６】又、図１は、本発明に係る薄膜トランジス
タアレイ基板の薄膜トランジスタ１４と画素電極部１５
との構成の一例を示す断面図であり、図１３のＩ−Ｉ'
断面線から見た断面図である。図２は、本発明にかかる
薄膜トランジスタアレイ基板に於ける走査線接続端子部
１６の構造の一例を示す断面図であり、更に図３は、本
発明に係る薄膜トランジスタアレイ基板に於ける信号線
接続端子部１７の構造の一例を示す断面図である。

【００３７】つまり、本発明に係る薄膜トランジスタア
レイ基板の基本的な構成は、上記各図から判る様に、基
板上１１に、ソース電極２２、ドレイン電極２３及び当
該両電極２２、２３の上面部に半導体層２４及びゲート
絶縁膜３２、３３を介して当該両電極２２、２３に対向
して配置されたゲート電極２５とで構成されたトップゲ
ート型薄膜トランジスタ１４及び当該ドレイン電極２３
に接続された画素電極部１５とから構成される表示ユニ
ット７０を複数個マトリックス状に配列すると共に、複
数個の当該薄膜トランジスタ１４を一組とする薄膜トラ
ンジスタ群の各ソース電極２２に共通に接続された複数
の信号線１３のそれぞれの端部に形成された複数個の信
号線接続端部１７及び複数個の当該薄膜トランジスタ１
４を一組とする薄膜トランジスタ群の各ゲート電極２５
に共通に接続された複数の走査線１２のそれぞれの端部
に形成された複数個の走査線接続端部１６とが設けられ
ている薄膜トランジスタアレイ基板７１に於いて、当該
ソース電極２２、ドレイン電極２３、画素電極部１５、
信号線１３、及び走査線１２と信号線１３との各接続端
子部１６、１７が、導電性部材として少なくとも同一の
透明導電膜３４を含んで構成されると共に、当該各接続
端子部１６、１７に於いては、該導電性部材３４が適宜
の絶縁膜３３に設けたコンタクトホール４３を介して露
出される様に構成されており、且つ当該各接続端子部１
６、１７に於ける当該導電性部材３４と該絶縁膜３３に
設けられたコンタクトホール４３内壁部との境界部７２
には、高融点金属膜の層３５が露出して配置されてお
り、更に少なくとも該高融点金属膜の層３５が露出して
いる該コンタクトホール内壁部分７３が無機絶縁膜３８
で被覆されている薄膜トランジスタアレイ基板７１が示
されている。

【００３８】本発明に係る薄膜トランジスタアレイ基板
の構造を更に詳細に説明するならば、図１に示す様に、
透明基板１１上に下から遮光膜２１と層間絶縁膜３１が
形成され、層間絶縁膜３１の上に遮光膜２１に対向して
トップゲート型の薄膜トランジスタ１４が形成されてい
る。この薄膜トランジスタ１４は下からソース電極２
２、ドレイン電極２３、これらにまたがって島状の半導
体層２４と第１のゲート絶縁膜３２の積層膜、第２のゲ
ート絶縁膜３３及び該第１及び第２のゲート絶縁膜３
２、３３を挟んで半導体層２４と対向するゲート電極２
５より構成されている。

【００３９】ゲート電極２５は、走査線１２に、又ソー
ス電極２２は信号線１３に、更にドレイン電極２３は画
素電極１５に接続されている。又、該ソース電極２２と
ドレイン電極２３及び信号線１３は、画素電極１５と同
じ透明導電膜３４とその上に高融点金属膜３５が積層さ
れて形成されており、画素電極１５は、ドレイン電極２
３の下層の透明導電膜３４が延在して形成されている。

【００４０】又、半導体層２４は、具体的には、ソース
電極２２側とドレイン電極２３側に分離形成されたｎ⁺
型の第１の半導体薄膜３６と不純物を添加されていない
第２の半導体薄膜、例えばアモルファスシリコン等の膜
３７が積層されて形成されている。又、画素電極部１５
の下部に層間絶縁膜３１を挟んで、蓄積容量を設ける為
の遮光膜２１と同じ材料で補助容量線２６が選択的に形
成されている。

【００４１】又、ゲート電極２５及び走査線１２の側面
部と画素電極１５の周縁部の第２のゲート絶縁膜３３の
開孔部の側面とその下の高融点金属膜３５の側面部に
は、無機絶縁膜３８が被覆配置されている。次に、図２
に於ける、走査線接続端子部１６の走査線方向の断面図
に示す様に、本発明に於ける走査線接続端子部１６に於
いては、走査線１２は第２のゲート絶縁膜３３に開孔し
たコンタクトホール４１を介して走査線引き出し部４２
に接続されている。

【００４２】走査線引き出し部４２は信号線１３と同じ
く透明導電膜３４と高融点金属膜３５が積層されて形成
されている。従って、走査線１２の材料の高導電性金属
膜５１と透明導電膜３４とは直接接触せず、該高融点金
属膜３５を介して間接的に接続している。走査線接続端
子部１６に於ける導電性材料３４は、走査線引き出し部
４２下層の透明導電膜３４がそのまま延在して形成され
ている。一方、図４に示す様に、走査線接続端子部１６
の周縁部には、第２のゲート絶縁膜３３に開孔した端子
コンタクトホール４３の周囲部に沿って高融点金属膜３
５が形成されている。

【００４３】又、接続端子コンタクトホール４３の内壁
部側面部７３とその下の接続端子部周縁部の配置された
高融点金属膜３５の側面部には無機絶縁膜３８が被覆さ
れている。又、図３に示される信号線接続端子部１７に
於いては、信号線方向の断面図より明らかな様に、信号
線端子１７は信号線１３下層の透明導電膜３４がそのま
ま延在して形成されている。

【００４４】その他の構造は走査線接続端子部１６の構
造と全く同じである。ここで、本発明に於いて使用され
る透明導電膜とは、インジウム錫酸化物等の透過率８０
％以上の導電質膜が好ましくは使用され、又本発明に於
いて使用される高融点金属膜とは、モリブデン、タング
ステンやこれらの合金等の融点が２０００℃以上で比抵
抗が２０μΩｃｍ未満の金属膜が好ましくは使用され
る。

【００４５】一方、本発明に於いて使用される高導電性
金属膜とはアルミニウム或いはアルミニウム合金等の比
抵抗が１０μΩｃｍ未満の貴金属以外の金属薄膜が使用
でき、又本発明に使用される無機絶縁膜とは低温で形成
でき、水分の侵入を防止出来る例えばシリコン窒化膜や
シリコン酸化膜等の絶縁膜薄膜が好ましくは使用出来
る。

【００４６】本発明に於いては、上記した様に、当該ゲ
ート電極及び走査線が高導電性金属膜で構成されている
と共に、当該ソース電極、当該ドレイン電極、当該画素
電極、及び当該信号線が、透明導電膜と高融点金属膜と
の積層膜で構成されている必要がある。更に、本発明に
於ける薄膜トランジスタアレイ基板の別の態様として
は、図６及び図７に示す様に、該薄膜トランジスタ１４
を構成するゲート電極２５と当該ゲート電極２５に接続
される走査線１２を高導電性金属膜５１で形成すると共
に、当該高導電性金属膜５１上に更に高融点金属膜５２
を積層せしめたものであり、更に高導電性金属膜５１か
らなる当該走査線１２及びゲート電極２５の側面が無機
絶縁膜３８で被覆されているものである。

【００４７】次に、本発明に係る薄膜トランジスタアレ
イ基板の製造方法の１実施例を図５を参照しながら工程
順に説明する。即ち、本発明に係る薄膜トランジスタア
レイ基板の製造方法の基本的技術構成は、例えば、基板
上に透明導電膜と高融点金属膜を連続して積層成膜する
第１の工程、当該基板上に成膜された２層の透明導電膜
と高融点金属膜を所定のマスクを使用してパターニング
を行い、ソース電極、ドレイン電極、画素電極部、信号
線、信号線接続端子部、及び走査線接続端子部、走査線
引き出し部とを同時に形成する第２の工程、当該パター
ニングにより形成された該高融点金属膜に不純物を添加
する第３の工程、当該高融点金属膜上に半導体膜と第１
のゲート絶縁膜を連続して積層成膜して所定のマスクを
使用して、該ソース電極とドレイン電極にまたがる島状
の半導体層と第１のゲート絶縁膜層を形成する第４の工
程、第２のゲート絶縁膜を上記基板の全面に成膜する第
５の工程、当該第２のゲート絶縁膜の、該画素電極部、
該信号線接続端子部及び走査線接続端子部、走査線引き
出し部に相当する部位にそれぞれ開孔部を形成する第６
の工程、高導電性金属膜を上記基板に成膜する第７の工
程、該高導電性金属膜を所定のマスクを使用してパター
ニングを行い、走査線及びゲート電極を形成すると同時
に、当該開孔部内に露出している高融点金属膜を除去し
て、該画素電極部、信号線接続端子部、及び走査線接続
端子部とを形成する第８の工程、当該基板上に無機絶縁
膜を成膜する第９の工程、当該無機絶縁膜に反応性イオ
ンエッチング処理を行い、少なくとも該開孔部の内部壁
面及び走査線とゲート電極の側面部を除いて当該無機絶
縁膜を除去する第１０の工程とから構成されている薄膜
トランジスタアレイ基板の製造方法である。

【００４８】本発明に係る薄膜トランジスタアレイ基板
の製造方法の他の実施例について説明するならば、基板
１１上に透明導電膜３４と高融点金属膜３５を連続して
成膜し、パターニングしてソース電極２２とドレイン電
極２３及び画素電極部１５と信号線１３及び信号線接続
端子部１７と走査線引き出し部４２及び走査線接続端子
部１６とを同時に形成する工程と、パターニングされた
前記高融点金属膜３５に例えば５価の元素を添加した
後、半導体膜２４と第１のゲート絶縁膜３２を連続して
成膜し、前記ソース電極２２とドレイン電極２３にまた
がり島状の半導体層２４と第１のゲート絶縁膜層３２を
積層して形成する工程と、第２のゲート絶縁膜３３を成
膜し、前記画素電極部１５と前記信号線接続端子部１７
及び走査線接続端子部１６と前記走査線引き出し部４２
上に、開孔部４４、端子コンタクトホール４３、コンタ
クトホール４１を開孔する工程と、高導電性金属膜５１
を単層もしくは高導電性金属膜５１と高融点金属膜５２
を積層して成膜し、ゲート電極２５と走査線１２を形成
すると同時に、前記画素電極部１５と前記信号線接続端
子部１７及び走査線接続端子部１６の周縁部以外の高融
点金属膜３５を除去して画素電極１５と信号線接続端子
部１７及び走査線接続端子部１６を形成する工程と、例
えば１００℃以下の低温で無機絶縁膜３８を成膜した
後、反応性イオンエッチングを行い、前記画素電極部１
５と前記信号線接続端子部１７及び走査線接続端子部１
６上の無機絶縁膜３８を除去すると同時に、前記信号線
接続端子部１７及び走査線接続端子１６の周縁部の高導
電性金属膜３５及び接続端子部のコンタクトホールの側
面部７３と前記ゲート電極２５及び走査線１２の側面部
に前記無機絶縁膜３８を残す工程とを含んでいる。

【００４９】即ち、本発明に係る薄膜トランジスタアレ
イ基板の製造方法に於いては、走査線１２及びゲート電
極２５の低抵抗化を計る為にアルミニウム或いはアルミ
ニウム合金からなる高導電性金属膜５１で構成し、又信
号線１３の低抵抗化を計る為に当該信号線１３を透明導
電膜３４と高融点金属膜３５の２層を積層した積層体で
構成すると共に、フォトリソグラフィー処理工程数を増
加させない為に、当該信号線１３、ソース電極２２、ド
レイン電極２３及び画素電極部１５を上記したものと同
一の２層積層膜で成膜した上で、少なくとも該走査線接
続端子部１６と信号線接続端子１７の端子コンタクトホ
ールを形成しながら当該高融点金属膜３５を除去する様
に処理するが、内壁部に必然的に露出する当該高融点金
属膜は除去しえないので、別途無機絶縁膜３８を被覆し
た後、異方性エッチング即ち反応性イオンエッチングに
より当該無機絶縁膜３８を該コンタクトホールの内壁部
表面で且つ当該内壁部表面に露出する高融点金属膜３５
を被覆する位置に残存させる以外の無機絶縁膜３８を除
去する事によって、当該接続端子部１６、１７に於ける
高融点金属膜３５の存在に基づく腐食の問題を解決し
て、信頼性の高い接続端子部１６、１７を形成すること
が可能となる。

【００５０】更に本発明に於いては、上記した当該接続
端子部１６、１７に無機絶縁膜３８を形成する工程を実
行する際に、同時に走査線１２及びゲート電極２５の側
面にも該無機絶縁膜３８が付着形成されるので、当該走
査線１２とゲート電極２５の上表面に予め別の高融点金
属膜５２で被覆しておくことによって、当該走査線１２
とゲート電極２５の高導電性金属膜５１にヒロック等が
発生した場合でも、工程数を特に増加させることなく前
記した様な欠点の発生が防止出来る事になる。

【００５１】以下に、本発明に係る薄膜トランジスタア
レイ基板の製造方法のより詳細な実施例を説明する。先
ず、ガラスの様な絶縁性の透明基板１１上にクロムやモ
リブデン、タングステン等の金属を約１０００Åの厚さ
になる様にスパッタリングにより成膜し、フォトリソグ
ラフィー工程を経て遮光膜２１と補助容量線２６を選択
的に形成する。

【００５２】次に、例えば、常圧化学気相成長により酸
化シリコン等の層間絶縁膜３１を約２０００Å成膜す
る。次に、インジウム錫酸化物（ＩＴＯ）等の透明導電
膜３４とモリブデンやタングステン或いはこれらの合金
等の薄膜で、比抵抗が１２〜１５μΩｃｍと低い高融点
金属膜３５をスパッタリングによりそれぞれ５００Å及
び１０００Å程度となる様に連続して成膜し、フォトリ
ソグラフィー工程を経てソース電極２２、ドレイン電極
２３と画素電極部１５になる部分、信号線１３及び信号
線接続端子部１７となる部分、走査線引き出し部４２及
び走査線接続端子部１６となる部分を形成する。（図５
（Ａ）参照の事、尚図５（Ａ）には接続端子部の工程図
は図示されていない） 次に、例えば、ホスフィン（PH₃ ) のプラズマ処理を行
い、高導電性金属膜35の表面部に略選択的に５価の元素
であるリンを添加した後、シラン（SiH₄) を主体とする
ガス中でプラズマ化学気相成長により水素化非晶質シリ
コン等の真性半導体膜を含む半導体層２４を約５００
Å、シラン（SiH₄) とアンモニア（NH₃)を主体とするガ
ス中で同じくプラズマ化学気相成長により窒化膜等の第
１のゲート絶縁膜３２を約２０００Å連続して成膜す
る。 これらの一連の処理は同一真空中で行われるの
で、当該半導体膜表面が清浄に保たれるので、薄膜トラ
ンジスタの性能を上げる事が出来る。

【００５３】プラズマ化学気相成長は、基板温度を約３
００℃にして行う為、この時、高融点金属膜３５の表面
部のリンが真性半導体膜に拡散し、真性半導体膜の高融
点金属膜３５に接する部分が１００Å程度の厚さのｎ⁺
半導体層（第１の半導体薄膜３６）になる。従って、上
記の方法により、当該半導体層２４は、ｎ⁺ 型の半導体
層３６と非晶質シリコン等の真性半導体層３７とが層状
に形成される事になる。

【００５４】その後、フォトリソグラフィー工程を経
て、ソース電極２２とドレイン電極２３にまたがってｎ
⁺ 型の第１の半導体薄膜３６、不純物の添加されていな
い第２の半導体薄膜３７、第１のゲート絶縁膜３２の積
層膜が島状に形成される。（図５（Ｂ）参照） 次に、プラズマ化学気相成長により、窒化膜等の第２の
ゲート絶縁膜３３を約２０００Å成膜し、フォトリソグ
ラフィー工程をへて画素電極１５となる部分の上部、走
査線引出し部４２の上と走査線接続端子部１６及び信号
線接続端子部１７となる部分の上に開孔部を形成する。
（図５（Ｃ）参照、走査線引き出し部４２上のコンタク
トホール４１と走査線接続端子部のコンタクトホール４
３は図２を参照、又信号線端子部の端子コンタクトホー
ル４３は図３を参照の事） その次に、アルミニウム−ネオジウム（Al-Nd)合金等に
よる後の熱処理工程で、比抵抗が１０μΩｃｍ未満（熱
処理後）の高導電性金属膜５１をスパッタリングにより
約２０００Å成膜し、フォトリソグラフィー工程を経
て、ゲート電極２５及び走査線１２を形成する。

【００５５】高導電性金属膜５１のエッチングの際、画
素電極部１５となる部分の高融点金属膜３５と走査線接
続端子部１６及び信号線接続端子部１７となる部分の高
融点金属膜３５とを前記で形成された第２のゲート絶縁
膜３３をマスクとして、同時にエッチング除去して、画
素電極１５、走査線端子、信号線端子１６、１７を形成
する。

【００５６】この時、画素電極１５、走査線端子、信号
線端子１６、１７の周縁部には、高融点金属膜３５が縁
取りされた様に残存する。（図５（Ｄ）参照、走査線、
信号線の各接続端子部は図２及び図３を参照の事） ここで、高融点金属膜３５が、特にモリブデンの場合
は、高導電性金属膜５１のエッチングの際、ウェットエ
ッチングで行った時も、同じエッチング液で一度にエッ
チングが出来るので好都合である。

【００５７】又、このフォトリソグラフィー工程の現像
時に、高導電性金属膜５１の欠陥部分等を通じて現像液
がしみ込んでも、画素電極部１５や走査線、信号線端子
部１６、１７、走査線引き出し部４２の開孔部で、高融
点金属膜３５がバリア膜となって、高導電性金属膜５１
（ここではAl-Nd 合金) と透明導電膜( ここではＩＴ
Ｏ）３４の電池作用による剥離を防止出来る。

【００５８】更には、走査線１２と走査線引き出し部４
２の接続部に於いては、後の熱処理工程での高導電性金
属膜（ここではAl-Nd 合金) と透明導電膜( ここではＩ
ＴＯ）３４の反応による酸化物の生成を防止出来、オー
ミックコンタクトを確実にする事ができる。最後に、基
板に概ね１００℃以下の低温での高周波スパッタリング
による酸化シリコン若しくは１００℃程度の低温の電子
サイクロトロン共鳴化学気相成長又は、３００℃程度の
低温でのプラズマ化学気相成長による窒化シリコン、酸
化シリコン、酸化窒化シリコン等の無機絶縁膜３８を約
１０００Å成膜した後、反応性イオンエッチングにより
基板全面をエッチングバックして画素電極部１５上、走
査線接続端子部１６及び信号線接続端子部１７上の無機
絶縁膜３８はエッチング除去し、画素電極１５上の開孔
部の側面部、走査線、信号線の各接続端子部１６、１７
の接続端子コンタクトホール４３の内壁側面部とその下
の端子周縁部の高融点金属膜３５の側面部、ゲート電極
２５及び走査線１２の側面部に無機絶縁膜３８を残す。

【００５９】無機絶縁膜の成膜を低温で行うのは、高導
電性金属膜のヒロックの発生を抑える為である。その
後、２５０℃程度の熱処理を行って、本発明の薄膜トラ
ンジスタアレイ基板が完成する。（図５（Ｅ）及び図
２、３） この２工程を追加することで、フォトリソグラフィー工
程の数を増やさずに走査線、信号線端子部１６、１７で
腐食耐性の弱い低比抵抗の高融点金属膜（ここでは、モ
リブデンやタングステン或いはこれらの合金）３５を第
２のゲート絶縁膜３３と無機絶縁膜３８で被覆して、腐
食耐性の強い透明導電膜（ここではＩＴＯ）で外部の駆
動回路との接続をとることが出来、端子部の接続信頼性
を確保する事が出来る。

【００６０】次に、本発明に係る薄膜トランジスタアレ
イ基板の製造方法に於ける第２の実施例について図６及
び図７を参照しながら説明する。図６に薄膜トランジス
タアレイ基板の１画素部分の断面図（図１３のＩ−Ｉ’
断面）を、図７に走査線端子部の走査線方向の断面図を
示す。本発明に係る薄膜トランジスタアレイ基板の製造
方法の第２の実施例では、第１の実施例でのゲート電極
２５と走査線１２がアルミニウムやアルミニウム合金の
様な高導電性金属膜５１とその上の高融点金属膜５２と
の積層膜で形成されている。

【００６１】信号線端子部の断面図は図３と同じであ
る。一般に、アルミニウム材料では成膜するスパッタリ
ング装置内の残留水分を完全に除去できないため、後の
熱処理工程でヒロックが発生してしまう。本発明者の実
験によると、純アルミニウムの場合、２５０℃程度の熱
処理でも高さが１０００Å〜２０００Å程度のヒロック
が容易に発生する。

【００６２】本発明の薄膜トランジスタアレイ基板の様
に、最上層の配線材にアルミニウム材を用い、パシベー
ション膜のない構造をとった場合、パネル製造工程のラ
ビング時にヒロックが離脱し、配向膜に傷をつけたり、
ラビングロールをアルミニウムの屑で汚染させることが
判明した。ヒロックの発生を防止するためには、アルミ
ニウムにチタンやタンタル等の不純物元素を加え、その
量を多くすれば良いが、そうすると成膜の比抵抗が高く
なってしまい、低抵抗な配線を形成できなくなる。

【００６３】第１の実施例で述べたAl-Nd 合金はネオジ
ウムの添加量が２原子％で２５０℃の熱処理後の成膜の
比抵抗が約７μΩｃｍになり、ヒロックを略完全に抑制
出来るが、その他のアルミニウム合金では、比抵抗を１
０μΩｃｍ以下に抑えようとするとヒロック耐性が十分
でない事が判った。そこで、このようなアルミニウム材
料を用いた場合は、本実施例のように、クロムやモリブ
デン、タングステン等の高融点金属膜５２（ここに述べ
る高融点金属膜は３５の高融点金属膜とは異なり、クロ
ムやチタン等比抵抗が少し高いものも含まれる）を高導
電性金属膜５１の上に積層し、且つこの積層膜の側面を
無機絶縁膜３８で被覆することにより、後の熱処理工程
でのヒロックの発生を抑制でき、又発生しても、これが
保護されているので、前記した問題を解決出来る。

【００６４】第２の実施例の薄膜トランジスタアレイ基
板の製造方法は、第１の実施例の高導電性金属膜の成膜
で、高導電性金属膜５１と高融点金属膜５２をそれぞれ
約２０００Åと約１０００Å連続して成膜すれば良い。
又、特に高融点金属膜５２がモリブデンの場合は、先に
も述べた様に、ウェットエッチングでも高導電性金属膜
と一括でエッチング出来るので好都合である。

【００６５】これ以外は第１の実施例と全く同様であ
る。以上、説明した様に、本発明の薄膜トランジスタア
レイ基板では、走査線の低抵抗化のために用いたアルミ
ニウム合金のような低比抵抗だが、腐食、電食耐性に弱
い高導電性金属膜で走査線端子を形成せずに、走査線端
子と信号線端子を共に腐食耐性に強い透明導電膜で形成
し、且つ信号線の低抵抗化の為に用いたモリブデンやタ
ングステンのような低比抵抗だが腐食、電食耐性に弱い
高導電性金属膜で端子周縁部を縁取りする様にした上
で、これらの高融点金属膜を第２のゲート絶縁膜と無機
絶縁膜で被覆されるようにしたので、端子部の接続信頼
性を改善させる事が出来た。

【００６６】一方、信号線端子部まではモリブデンやタ
ングステンのような低比抵抗の高融点金属膜を画素電極
と同じ透明導電膜上に積層させて伸延させたので、信号
線を低抵抗化する事が出来た。然も、走査線端子と信号
線端子を前述の様な構造にしたので、フォトリソグラフ
ィー工程を１回削減出来た。

【００６７】又、本発明に於いては、ゲート電極及び走
査線に高導電性金属膜と高融点金属膜を積層し、更にゲ
ート電極及び走査線の側面が無機絶縁膜で被覆されてい
るので、前記したヒロックの発生によるパネル製造工程
のラビング時の不具合を防止できるという特有の効果が
ある。更に、本発明に於いては、信号線及びソース電
極、ドレイン電極を透明導電膜と高融点金属膜の２層膜
としたが、更に低抵抗化が要求される場合には、透明導
電膜の上に更に高導電性金属膜を高融点金属膜で挟んだ
構造、例えばモリブデン／アルミニウム／モリブデン、
タングステン／アルミニウム／タングステンのような構
造として積層し４層膜としても良い。

【００６８】又、本発明に於いては、補助容量線２６を
遮光膜２１と同時に形成した蓄積容量方式としたが、次
段のゲート電極に接続するように構成した付加容量方式
にしても良い。更に、本発明に於いては、ｎ⁺ 型の第１
の半導体薄膜をパターニングされた透明導電膜３４と高
融点金属膜３５の積層膜上に（図５（Ａ）の状態）リン
イオンのプラズマ処理により、５価の元素であるリンを
選択的に添加した後、真性半導体膜を成膜して形成する
方法を述べたが、リンの添加はイオン注入法で行っても
良く、又予め高融点金属膜３５用のスパッタリングター
ゲットにリンを添加したものを用いて行っても良い。

【００６９】尚、本発明の薄膜トランジスタアレイ基板
の端子構造を用いて接続信頼性の試験を行った処、８５
℃、８５％及び６０℃ ９０％の高温高湿度試験で、端
子部分の高融点金属膜３５（モリブデンで実施）を無機
絶縁膜３８で被覆しない場合は、２４０時間で縁取りし
た高融点金属膜３５が腐食して全部なくなり、接続抵抗
が増加したが、無機絶縁膜３８で被覆した場合は、１０
００時間でも高融点金属膜３５の腐食が発生せず、安定
した接続抵抗が得られた。

【００７０】又、高融点金属膜３５（モリブデンで実
施）のリンイオンのプラズマ処理の選択性も問題なく、
良好なトランジスタ特性が得られることを確認出来た。

【００７１】

【発明の効果】本発明に係る薄膜トランジスタアレイ基
板の第１の効果は、端子部での接続信頼性が確保でき、
同時に走査線及び信号線が低抵抗化でき、ディスプレイ
の大画面化が容易で、信頼性の高い薄膜トランジスタア
レイ基板が提供出来る。又、本発明に係る薄膜トランジ
スタアレイ基板の第２の効果は、フォトリソグラフィー
工程を１回削減出来、コストを低減出来る。

【００７２】更に、本発明に係る薄膜トランジスタアレ
イ基板の第３の効果は、ゲート電極及び走査線に用いる
高導電性金属膜にヒロックが発生する場合でも、パネル
製造工程のラビング時にヒロックの離脱に起因する標示
不良やラビングロールの汚染を防止出来、製造歩留りと
生産性を向上出来る。又、本発明に係る薄膜トランジス
タアレイ基板の第４の効果は、高導電性金属膜と透明導
電膜の反応や電池作用に起因する走査線引き出し部のコ
ンタクトホール部でのコンタクト抵抗の増大や、画素電
極部、端子部、走査線引き出し部の開孔部での両者の剥
離を防止出来る。

【図面の簡単な説明】

【図１】図１は、本発明に係る薄膜トランジスタアレイ
基板の１具体例に於ける１画素部分での薄膜トランジス
タと画素電極部の構成を示す断面図である。

【図２】図２は、本発明に係る薄膜トランジスタアレイ
基板の１具体例に於ける走査線接続端子部の構成を示す
断面図である。

【図３】図３は、本発明に係る薄膜トランジスタアレイ
基板の１具体例に於ける信号線接続端子部の構成を示す
断面図である。

【図４】図４は、本発明に係る薄膜トランジスタアレイ
基板の１具体例に於ける走査線及び信号線のそれぞれの
接続端子部の構成を示す平面図である。

【図５】図５（Ａ）〜図５（Ｅ）は、本発明に係る薄膜
トランジスタアレイ基板を製造する方法の１具体例を工
程順に説明する断面図である。

【図６】図６は、本発明に係る薄膜トランジスタアレイ
基板の他の具体例に於ける１画素部分での薄膜トランジ
スタと画素電極部の構成を示す断面図である。

【図７】図７は、本発明に係る薄膜トランジスタアレイ
基板の他の具体例に於ける走査線接続端子部の構成を示
す断面図である。

【図８】図８は、本発明に係る薄膜トランジスタアレイ
基板の各部分の配置構成を説明する平面図である。

【図９】図９は、第１の従来例に於ける薄膜トランジス
タアレイ基板の１表示ユニットの構成例を説明する平面
図である。

【図１０】図１０は、図９に於けるＡ−Ａ’断面図であ
る。

【図１１】図１１は、図９に於けるＢ−Ｂ’断面図であ
る。

【図１２】図１２は、図９に於けるＣ−Ｃ’断面図であ
る。

【図１３】図１３は、第２の従来例に於ける薄膜トラン
ジスタアレイ基板に使用される１表示ユニット部（１画
素部）の構造を示す平面図である。

【図１４】図１４は、図１３に示す第２の従来例に於け
るＩ−Ｉ’断面図である。

【図１５】図１５は、第２の従来例に於ける薄膜トラン
ジスタアレイ基板に使用される信号線接続端子部の構成
を示す断面図である。

【図１６】図１６は、第３の従来例に於ける半導体装置
の接続端子部の構造を示す断面図である。

【符号の説明】

１１…基板 １２…走査線 １３…信号線 １４…薄膜トランジスタ １５…画素電極 １６…走査線接続端子 １７…信号線接続端子 ２１…遮光膜 ２２…ソース電極 ２３…ドレイン電極 ２４…半導体層 ２５…ゲート電極 ２６…補助容量線 ３１…層間絶縁膜 ３２…第１のゲート絶縁膜 ３３…第２のゲート絶縁膜 ３４…透明導電膜 ３５、５２…高融点金属膜 ３６…第１の半導体層、ｎ⁺ 型半導体層 ３７…第２の半導体層、非晶質シリコン ３８…無機絶縁膜 ４１…コンタクトホール ４２…走査線引き出し部 ４３…端子コンタクトホール ４４…開孔部 ５１…高導電性金属膜 ７０…表示ユニット ７１…薄膜トランジスタアレイ基板 ７２…透明導電膜とコンタクトホール内壁部との境界部 ７３…コンタクトホール内壁部分

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G02F 1/1333 G02F 1/1343 G02F 1/1345 G02F 1/136 G09F 9/30 H01L 29/78

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 基板上に、ソース電極、ドレイン電極及
   び当該両電極の上面部に半導体層及びゲート絶縁膜を介
   して当該両電極に対向して配置されたゲート電極とで構
   成されたトップゲート型薄膜トランジスタ及び当該ドレ
   イン電極に接続された画素電極とから構成される表示ユ
   ニットを複数個マトリックス状に配列すると共に、複数
   個の当該薄膜トランジスタを一組とする薄膜トランジス
   タ群の各ソース電極に共通に接続された複数の信号線の
   それぞれの端部に形成された複数個の信号線接続端部及
   び複数個の当該薄膜トランジスタを一組とする薄膜トラ
   ンジスタ群の各ゲート電極に共通に接続された複数の走
   査線のそれぞれの端部に形成された複数個の走査線接続
   端部とが設けられている薄膜トランジスタアレイ基板に
   於いて、当該ソース電極、ドレイン電極、画素電極、信
   号線、及び信号線と走査線の各接続端部が、透明導電膜
   とその上に積層された高融点金属膜からなる同一の導電
   性部材をパターニングして形成されると共に、当該各接
   続端部のコンタクトホール及び当該画素電極の開口部に
   於いては、前記導電性部材のうち上層の高融点金属膜を
   除去して下層の透明導電膜が露出される様に構成されて
   おり、且つ前記開口部の側壁部に形成された無機絶縁膜
   により少なくとも当該高融点金属膜の端部が覆われてい
   る事を特徴とする薄膜トランジスタアレイ基板。
2. 【請求項２】 当該ゲート電極及び走査線が高導電性金
   属膜で構成されている事を特徴とする請求項１記載の薄
   膜トランジスタアレイ基板。
3. 【請求項３】 当該ソース電極、当該ドレイン電極、当
   該画素電極、及び当該信号線が、透明導電膜と該透明導
   電膜上に設けられた高融点金属膜との積層膜で構成され
   ている事を特徴とする請求項１記載の薄膜トランジスタ
   アレイ基板。
4. 【請求項４】 当該薄膜トランジスタを構成するゲート
   電極及び当該ゲート電極に接続される走査線を高導電性
   金属膜で形成すると共に、当該高導電性金属膜上に更に
   高融点金属膜を積層せしめたものであり、更に高導電性
   金属膜からなる当該走査線及びゲート電極の側面が無機
   絶縁膜で被覆されている事を特徴とする請求項１乃至３
   の何れかに記載の薄膜トランジスタアレイ基板。
5. 【請求項５】 基板上に透明導電膜と高融点金属膜を連
   続して積層成膜する工程、当該基板上に成膜された２層
   の透明導電膜と高融点金属膜を所定のマスクを使用して
   パターニングを行い、ソース電極、ドレイン電極、画素
   電極部、信号線、信号線接続端子部、及び走査線接続端
   子部とを同時に形成する工程、当該パターニングにより
   形成された該高融点金属膜に不純物を添加する工程、当
   該高融点金属膜上に半導体膜と第１のゲート絶縁膜を連
   続して積層成膜し、所定のマスクを使用して該ソース電
   極とドレイン電極にまたがる島状の半導体層と第１のゲ
   ート絶縁膜層を形成する工程、第２のゲート絶縁膜を上
   記基板の全面に成膜する工程、当該第２のゲート絶縁膜
   の、該画素電極部、該信号線接続端子部及び走査線接続
   端子部に相当する部位にそれぞれ開孔部を形成する工
   程、高導電性金属膜を上記基板に成膜する工程、該高導
   電性金属膜を所定のマスクを使用してパターニングを行
   い、走査線及びゲート電極を形成すると同時に、当該開
   孔部内に露出している高融点金属膜を除去して、該画素
   電極部、信号線接続端子部、及び走査線接続端子部とを
   形成する工程、当該基板上に無機絶縁膜を成膜する工
   程、当該無機絶縁膜に反応性イオンエッチング処理を行
   い、少なくとも該開孔部の内部壁面及び走査線とゲート
   電極の側面部を除いて当該無機絶縁膜を除去する工程と
   から構成されている事を特徴とする薄膜トランジスタア
   レイ基板の製造方法。
6. 【請求項６】 当該高導電性金属膜を上記基板に成膜す
   る工程は、該高導電性金属膜と該高導電性金属膜の上に
   更に高融点金属膜を積層する工程で構成されている事を
   特徴とする請求項５記載の薄膜トランジスタアレイ基板
   の製造方法。