JP4211855B2 - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP4211855B2 JP4211855B2 JP2007062949A JP2007062949A JP4211855B2 JP 4211855 B2 JP4211855 B2 JP 4211855B2 JP 2007062949 A JP2007062949 A JP 2007062949A JP 2007062949 A JP2007062949 A JP 2007062949A JP 4211855 B2 JP4211855 B2 JP 4211855B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrode
- auxiliary capacitance
- liquid crystal
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000010408 film Substances 0.000 claims description 267
- 239000003990 capacitor Substances 0.000 claims description 90
- 239000000758 substrate Substances 0.000 claims description 79
- 239000010410 layer Substances 0.000 claims description 60
- 238000005530 etching Methods 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 32
- 238000003860 storage Methods 0.000 claims description 20
- 239000010409 thin film Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000001020 plasma etching Methods 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000004020 conductor Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
Description
本発明は液晶表示装置及びその製造方法に関するものである。特に、補助容量形成領域での短絡が少なく、画素ごとの開口率を減少させることなく補助容量を増大させることができ、比較的小さな画素面積ないしは高精細化に好適な液晶表示装置及びその製造方法に関する。
近年、情報通信機器のみならず一般の電気機器においても液晶表示装置が多く利用されている。液晶表示装置は、表面に電極等が形成された一対のガラス等からなる基板と、この一対の基板間に形成された液晶層と、からなる。そして、基板上の電極に電圧が印加されることにより、液晶分子を再配列することで光の透過率を可変して種々の映像を表示するものである。
このような液晶表示装置は、一方の基板の表面にマトリクス状に走査線及び信号線を形成している。そしてこの両配線により囲まれた領域に液晶駆動用のスイッチング素子である薄膜トランジスタ（Thin Film Transistor ：ＴＦＴ）、液晶に電圧を印加する表示電極及び信号を保持するための補助容量を形成する補助容量線が形成されたアレイ基板を構成する。そして他方の基板の表面に赤（Ｒ）、緑（Ｇ）、青（Ｂ）等のカラーフィルタ及び共通電極等が形成されたカラーフィルタ基板を構成する。そして両基板間に液晶が封入された構成を備えている。
アレイ基板に形成される補助容量線は、信号線から供給される信号の電荷を一定期間保持する補助容量を形成するために設けられるものである。一般的にこの補助容量は、補助容量線の一部を一方の電極とし、ＴＦＴのドレイン電極ないしは画素電極の一部を他方の電極とし、ＴＦＴのゲート電極を覆うゲート絶縁膜を誘電体としてコンデンサを形成することにより設けられている。なお、この補助容量線は一般的にアルミニウム、モリブデンあるいはクロムなどの遮光性導電部材から形成されている。
ところで、液晶表示装置のクロストークあるいはフリッカを防止する観点から、補助容量の容量は大きい方がよい。しかしながらが、近年の技術革新に伴って液晶表示装置の小型化・高精細化が進展したことにより、個々の画素サイズが小さくなったため、補助容量を多くとることは現実的に困難である。
上記のような問題を解決するものとして、特許文献１に開示された液晶表示装置が知られている。この液晶表示装置のアレイ基板７０を図８で説明する。なお、図８（ａ）はアレイ基板の平面図、図８（ｂ）は図８（ａ）のＸ−Ｘ断面図である。
上記のような問題を解決するものとして、特許文献１に開示された液晶表示装置が知られている。この液晶表示装置のアレイ基板７０を図８で説明する。なお、図８（ａ）はアレイ基板の平面図、図８（ｂ）は図８（ａ）のＸ−Ｘ断面図である。
アレイ基板７０は、絶縁基板７１上に、走査線７２、補助容量線７３、補助容量パターン７４、ゲート絶縁膜７５、半導体パターン７６、信号線７７、補助容量用導電パターン７８、画素電極７９、保護絶縁膜８０、コンタクホール８１、開口８２が形成されている。また、ゲート電極Ｇ、ソース電極Ｓ、ドレイン電極Ｄを備えた薄膜トランジスタＴＦＴが、画素ごとに形成されている。
補助容量は、補助容量パターン７４と補助容量用導電パターン７８とがゲート絶縁膜７５を間に介在することで形成されている。この場合、補助容量パターン７４が画素電極７９と重なって補助容量を形成する場合に比べ、同じ重畳面積の場合により大きい静電容量を確保することができる。
補助容量は、補助容量パターン７４と補助容量用導電パターン７８とがゲート絶縁膜７５を間に介在することで形成されている。この場合、補助容量パターン７４が画素電極７９と重なって補助容量を形成する場合に比べ、同じ重畳面積の場合により大きい静電容量を確保することができる。
この特許文献１に開示された液晶表示装置のアレイ基板７０においては、誘電体をゲート絶縁膜７５としている。この場合アレイ基板７０において、補助容量を大きくするにはゲート絶縁膜７５の厚さを薄くすることによっても可能である。しかし、ゲート絶縁膜７５の厚さそのものをより薄くするとゲート絶縁膜７５によって覆われるゲート電極Ｇ及び走査線７２と他の部材との間の電気的絶縁性を保つことが困難となる。
上記のような問題点を解決するものとして、特許文献２に開示された液晶表示装置９０がある。この液晶表示装置９０のアレイ基板を図９及び図１０を用いて説明する。なお、図９は下記特許文献２に開示されているアレイ基板の数画素分の平面図であり、図１０（ａ）〜図１０（ｇ）は図９のアレイ基板の製造工程を順に示す部分断面図である。
上記のような問題点を解決するものとして、特許文献２に開示された液晶表示装置９０がある。この液晶表示装置９０のアレイ基板を図９及び図１０を用いて説明する。なお、図９は下記特許文献２に開示されているアレイ基板の数画素分の平面図であり、図１０（ａ）〜図１０（ｇ）は図９のアレイ基板の製造工程を順に示す部分断面図である。
まず、ガラス板からなる絶縁性基板９１上にＩＴＯ（Indium Tin Oxide）からなる補助容量線９２をパターン形成する。次に、ゲート金属膜９３を形成しパターニングする（図１０（ａ））。
更に、プラズマＣＶＤ等によって、ＳｉＮＸあるいはＳｉＯＸからなる絶縁膜９４、活性層としての例えばａ−Ｓｉからなる非晶質半導体膜９５、更に、不純物をドープした例えばｎ＋ａ−Ｓｉ膜からなるオーミックコンタクト用半導体膜９６を連続して形成する（図１０（ｂ））。このとき、絶縁膜の膜厚Ａは、ドレイン・ゲート、ソース・ゲート間のショートが発生しないように充分厚く、例えばＸ＝４００ｎｍに設定する。
次に、オーミックコンタクト用半導体膜９６と非晶質半導体膜９５とを同一のレジストでパターンにエッチングする（図１０（ｃ））。そして、補助容量線９２と、後工程で形成される表示用透明電極９７とが重なる部分を開口パターン（図９の破線部分）として残したレジスト（図１０には図示せず）をコートし、絶縁膜９４用のエッチャントにより、補助容量用絶縁膜として所望の膜厚Ｙ＝２００ｎｍにまで薄くなるようにエッチングする（図１０（ｄ））。
次に、ＩＴＯからなる表示用透明電極９７を形成パターニングする（図１０（ｅ））。更にドレイン、及びソース用金属膜９８を形成パターニングし（図１０（ｆ））、ＴＦＴのチャネル部に残されたオーミックコンタクト用半導体膜９６をエッチング除去すると液晶表示装置用アレイ基板が完成する（図１０（ｇ））。このような構成により得られたアレイ基板を液晶物質を介して共通電極基板に対向配置することにより液晶表示装置９０が得られる。
このような従来技術においては、補助容量線９２の補助容量電極部及び画素電極９７がコンデンサの電極に相当する。そして、補助容量線９２の補助容量電極部と画素電極９７との間に存在する絶縁膜９４がコンデンサの誘電体に相当する。このとき、ゲート電極９３上の絶縁膜９４の厚さＸ＝４００ｎｍであるのに対し補助容量線９２上の絶縁膜の厚さＹ＝２００ｎｍとなされているから、ドレイン・ゲート、ソース・ゲート間のショートは発生し難くなっているとともに、補助容量線９２の面積を広くしなくても必要な補助容量を確保できるという効果を奏するものである。
特表２００５−５０６５７５号公報（図８、図９、段落［００６９］〜［００８５］）
特許第２５８４２９０号公報（特許請求の範囲、２頁４欄３０行〜３頁５欄１７行、図１、図２）
上記特許文献２に開示されている液晶表示装置のアレイ基板９０においては、補助容量線９２の補助容量電極部の表面のゲート絶縁膜の厚さのみをエッチングによって部分的に薄くしている。そしてこのようにすることにより、ゲート絶縁膜によって覆われるゲート電極及び走査線と他の部材との間の電気的絶縁性を保ったまま、補助容量を増大させるようにしている。
しかし、補助容量線の表面のゲート絶縁膜の厚さを薄くしただけでは、補助容量電極部と、対向する補助容量上側電極との間の短絡が多く認められた。
発明者は、このような補助容量電極部の表面の絶縁膜の厚さを部分的に薄くすることにより形成された絶縁膜を介して補助容量を形成した場合に生じる補助容量電極部と補助容量上側電極との間の短絡の原因について種々検討を重ねた。その結果、この短絡の原因として、外部からの駆動信号等を入力するために、信号線や走査線等に設けられている端子部が関係していることに気付いた。
つまり、補助容量上側電極の上及び端子部の上には製造工程時にパッシベーション膜を含む絶縁膜が設けられている。そしてその後の工程でこの絶縁膜をエッチングして除去することにより、補助容量上側電極及び端子部の露出が行われる。
このとき補助容量上側電極の上に存在している絶縁膜の厚さに対して、端子部上の絶縁膜の厚さは大幅に厚くなっている。なぜなら端子部上の絶縁膜としては、補助容量上側電極の上に存在している絶縁膜だけでなく、ゲート絶縁膜も存在しているからである。
したがって補助容量上側電極の上の絶縁膜のエッチングが終了しても、端子部に存在している絶縁膜のエッチングは終了していない。そして端子部の絶縁膜のエッチングを終了するまでの間、剥き出しとなっている補助容量上側電極が引き続きエッチング雰囲気に曝されることになる。これに起因して補助容量電極部と補助容量上側電極との間に存在する絶縁膜がダメージを受ける。
ここで、補助容量電極部と補助容量上側電極との間に十分な厚みを持った絶縁膜が存在していれば、補助容量上側電極がダメージを受けたとしても、問題は少ない。
しかし、補助容量を増大させるため、補助容量電極部と補助容量上側電極との間隔を極めて狭くする構成においては、補助容量上側電極のダメージにより、補助容量上側電極の一部がその下の薄い絶縁膜を破り、補助容量電極部と短絡してしまうことになる。
そこで、発明者は補助容量上側電極上の絶縁膜及び端子部上の絶縁膜の構成を見直すとともに、製造工程を見直すことにより、補助容量電極部と補助容量上側電極部との間の短絡を大幅に減少させることができることを見出し、本発明を完成するに至った。
すなわち、本発明の目的は、画素毎の開口率を低下させることなく、小画素面積もしくは高精細化した画素であっても、大きな補助容量を確保できるようにするため、補助容量を形成する領域の絶縁膜を薄くする液晶表示装置において、補助容量電極部と補助容量上側電極との間での短絡を抑制することができ液晶表示装置、及びその製造方法を提供する。
本発明の上記目的を達成するため、本発明の液晶表示装置は、透明基板上にマトリクス状に配置された複数の信号線及び複数の走査線と、前記信号線及び前記走査線により区画された領域からなる画素領域と、前記走査線と平行に設けられ、前記画素領域のそれぞれに補助容量電極部を備えた複数の補助容量線と、前記補助容量電極部に対応して設けられた補助容量上側電極と、前記画素領域のそれぞれに設けられた薄膜トランジスタと、前記薄膜トランジスタのドレイン電極と電気的に接続する画素電極と、前記透明基板に設けられ外部からの信号が入力される端子部と、前記透明基板上に形成された第１絶縁膜、第２絶縁膜、第３絶縁膜と、を備えた液晶表示装置であって、前記補助容量電極部では、前記第１絶縁膜が窓部を有し、前記第２絶縁膜が前記窓部を覆って前記第１絶縁膜の表面に被覆されており、前記補助容量上側電極が前記第２絶縁膜の表面に設けられており、前記補助容量上側電極の表面に前記第３絶縁膜が形成されており、前記第３絶縁膜に補助容量用コンタクホールが形成されており、前記補助容量用コンタクトホールを介して前記補助容量上側電極と前記画素電極とが電気的に接続され、前記端子部では、積層された前記第１絶縁膜と前記第２絶縁膜と前記第３絶縁膜に端子部用コンタクトホールが形成され、前記端子部用コンタクホールでは前記第１絶縁膜の開口部のエッジを前記第２絶縁膜が覆っていることを特徴とする。
また、本発明は、上記液晶表示装置において、前記第１絶縁膜及び第２絶縁膜の合計厚さは２５０〜５５０ｎｍであり、前記第２絶縁膜の厚さは５０〜１５０ｎｍであることを特徴とする。
また、本発明は、上記液晶表示装置において、前記補助容量上側電極は前記ドレイン電極を前記補助容量電極部の前記第２絶縁膜上に延在させることにより形成されたものであることを特徴とする。
また、本発明の液晶表示装置の製造方法は、透明基板上にマトリクス状に配置された複数の信号線及び複数の走査線と、前記信号線及び前記走査線により区画された領域からなる画素領域と、前記走査線と平行に設けられ、前記画素領域のそれぞれに補助容量電極部を備えた複数の補助容量線と、前記画素領域のそれぞれに設けられた薄膜トランジスタと、前記薄膜トランジスタのドレイン電極と電気的に接続する画素電極と、前記透明基板の周辺部に設けられ外部からの信号が入力される端子部と、を備えた液晶表示装置の製造方法であって、前記透明基板の表面全体に導電性金属層を形成した後、前記導電性金属層をエッチングし、前記薄膜トランジスタのゲート電極、前記走査線、前記補助容量線、前記端子部をそれぞれ形成する工程と、前記透明基板の表面全体を覆うように第１絶縁膜を形
成した後に、前記補助容量電極部の上と前記端子部の上に存在する前記第１絶縁膜をエッチングする工程と、前記透明基板の表面全体を覆うように第２絶縁膜を形成する工程と、前記第２絶縁膜の表面に前記薄膜トランジスタのゲート電極の上部を被覆する半導体層を形成する工程と、前記第２絶縁膜の表面に、前記信号線と、前記薄膜トランジスタのソース電極及びドレイン電極と、前記補助容量電極部の上方に位置する補助容量上側電極とを形成する工程と、前記透明基板の表面全体に第３絶縁膜を被覆した後に、前記補助容量上側電極上の第３絶縁膜と、前記端子部上の前記第２絶縁膜及び第３絶縁膜と、をエッチングして補助容量用のコンタクトホールと端子部用のコンタクトホールとを形成する工程と、前記補助容量用のコンタクトホールを介して前記画素電極と前記補助容量上側電極とを
電気的に接続する工程と、を含むことを特徴とする。
成した後に、前記補助容量電極部の上と前記端子部の上に存在する前記第１絶縁膜をエッチングする工程と、前記透明基板の表面全体を覆うように第２絶縁膜を形成する工程と、前記第２絶縁膜の表面に前記薄膜トランジスタのゲート電極の上部を被覆する半導体層を形成する工程と、前記第２絶縁膜の表面に、前記信号線と、前記薄膜トランジスタのソース電極及びドレイン電極と、前記補助容量電極部の上方に位置する補助容量上側電極とを形成する工程と、前記透明基板の表面全体に第３絶縁膜を被覆した後に、前記補助容量上側電極上の第３絶縁膜と、前記端子部上の前記第２絶縁膜及び第３絶縁膜と、をエッチングして補助容量用のコンタクトホールと端子部用のコンタクトホールとを形成する工程と、前記補助容量用のコンタクトホールを介して前記画素電極と前記補助容量上側電極とを
電気的に接続する工程と、を含むことを特徴とする。
また、本発明は、上記液晶表示装置の製造方法において、前記第１絶縁膜及び前記第２絶縁膜を合わせた厚さを２５０〜５５０ｎｍとし、前記第２絶縁膜の厚さを５０〜１５０ｎｍとしたことを特徴とする。
また、本発明は、上記液晶表示装置の製造方法において、前記薄膜トランジスタのドレイン電極を前記補助容量電極部の前記第２絶縁膜上に延在させることにより前記補助容量上側電極を形成したことを特徴とする。
また、本発明は、上記液晶表示装置の製造方法において、前記補助容量用のコンタクトホールと前記端子部用のコンタクトホールとを形成する工程のエッチングは、プラズマエッチング法によるものであることを特徴とする。
また、本発明は、上記液晶表示装置の製造方法において、前記補助容量用のコンタクトホールと前記端子部用のコンタクトホールとを形成する工程のエッチングは、プラズマエッチング法によるものであることを特徴とする。
本発明は上記構成を備えることにより、以下に示すような優れた効果を奏する。すなわち、本発明の液晶表示装置によれば、第２絶縁膜が補助容量の誘電体層を形成するため、ゲート絶縁膜として機能する第１絶縁膜及び第２絶縁膜の厚さを確保しつつ、かつ、補助容量形成領域の面積を大きくすることなく、大きな補助容量を確保できるので、開口率を向上させ、クロストークやフリッカ等の表示不良を抑制することができる液晶表示装置が得られる。また端子部においては、第１絶縁膜の開口部のエッジを第２絶縁膜が覆う構成となっているため、第１絶縁膜はこの位置にはなく、端子部のコンタクトホールを形成する際に、端子部上の絶縁膜（第２絶縁膜と第３絶縁膜）のエッチングが完了するまでの時間が短くすることができる。したがって、補助容量上側電極がエッチング雰囲気に曝されている時間は短くなり、補助容量上側電極やその下の第２絶縁膜へのダメージが低減される。
また、本発明の液晶表示装置によれば、ゲート絶縁膜として機能する第１絶縁膜及び第２絶縁膜の両者を合わせた厚さが２５０〜５５０ｎｍと従来から採用されている絶縁性を損なわない程度の膜厚が保たれているとともに、補助容量線の補助容量形成領域に設けられた第２絶縁膜は５０〜１５０ｎｍと薄肉になっているので、補助容量を大きくすることができる。なお、第１絶縁膜及び第２絶縁膜の両者を合わせた厚さとしてはより好ましくは２８０ｎｍ以上とし、第２絶縁膜の厚さはより好ましくは１００ｎｍ前後とする。
また、本発明の液晶表示装置によれば、ドレイン電極を補助容量線の表面の絶縁膜上まで延在させることにより補助容量上側電極を形成できるため、ドレイン電極と補助容量上側電極とを別々に作成する必要がなく、製造工程を増やすことなく簡単に補助容量上側電極を作製することができるようになる。
また、本発明の液晶表示装置によれば、端子部用のコンタクホールでは、第１絶縁膜の開口部が、補助容量電極部における第１絶縁膜の窓部を形成する際に形成されたものであるため、端子部のコンタクトホールを形成する際に、端子部上の絶縁膜（第２絶縁膜と第３絶縁膜）をエッチングが完了するまでの時間が短くすることができる。したがって、補助容量上側電極がエッチング雰囲気に曝されている時間は短くなり、補助容量上側電極やその下の第２絶縁膜へのダメージが低減される。
また、本発明の液晶表示装置によれば、補助容量電極部の上と端子部の上に存在する第１絶縁膜をエッチングする工程が含まれているので、後の工程である、補助容量上側電極上の第３絶縁膜と、端子部上の前記第２絶縁膜及び第３絶縁膜と、をエッチングして補助容量用のコンタクトホールと端子部用のコンタクトホールとを形成する工程で、補助容量上側電極がエッチング雰囲気に曝されている時間は短くなるので、補助容量上側電極やその下の第２絶縁膜へのダメージが低減される。
以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態は、本発明の技術思想を具体化するための液晶表示装置及びその製造方法を例示するものである。したがって、本発明をこの液晶表示装置及びその製造方法に特定することを意図するものではない。特許請求の範囲に含まれるその他の実施形態のものも等しく適応し得るものである。
図１は、本発明の実施例に係る液晶表示装置のカラーフィルタ基板を透視して表したアレイ基板の一画素に相当する部分の拡大平面図である。図２は、図１のＡ−Ａ断面図である。図３は、走査線、信号線及び端子部の配置を説明するための液晶表示装置の概略全体図である。図４（ａ）〜図４（ｆ）は、図１のアレイ基板製造工程のうち補助容量上側電極形成時までの工程を示す断面図である。図５（ａ）〜図５（ｄ）は、同じく補助容量上側電極形成後の工程を示す断面図である。なお、図４（ａ）〜図４（ｆ）及び図５（ａ）〜図５（ｄ）はいずれも図１のＡ−Ａ断面に対応する位置及び端子部を含めた状態を示す。
本実施例の液晶表示装置１０は、アレイ基板１３とカラーフィルタ基板１４からなる一対の基板と液晶層１５からなる。アレイ基板１３は、ガラス等からなる透明基板１１上に各種配線等が形成されている。カラーフィルタ基板１４は、透明基板１２上にカラーフィルタ等が形成されている。液晶層１５は、アレイ基板１３とカラーフィルタ基板の表面外周部をシール材（図示省略）により貼り合わせ、その内部に封入されている。
アレイ基板１３には、走査線１６と、信号線１７と、補助容量線１８と、ＴＦＴと、画素電極２０とが設けられている。複数本の走査線１６と信号線１７とは、マトリクス状に形成されている。補助容量線１８は、隣り合う走査線１６同士の間に、走査線１６と平行に設けられている。ＴＦＴは、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄ、及び半導体層１９からなる。画素電極２０は、走査線１６と信号線１７とで囲まれた画素領域を覆うように設けられている。この画素電極２０は、ＩＴＯ（Indium Tin Oxide）ないしはＩＺＯ（Indium Zinc Oxide）等からなる透明導電材料で設けられている。なお、ＴＦＴの半導体層１９としては通常アモルファスシリコン（ａ−Ｓｉ）が用いられているが、ポリシリコン（ｐ−Ｓｉ）を用いる場合もある。
カラーフィルタ基板１４には、ブラックマトリクス２１、カラーフィルタ２２、共通電極２３が設けられている。ブラックマトリクス２１は、アレイ基板１３の画素領域に合わせてマトリクス状に設けられている。カラーフィルタ２２は、このブラックマトリクス２１により囲まれた領域に設けられる赤（Ｒ）、緑（Ｇ）、青（Ｂ）等の色材からなる。共通電極２３は、カラーフィルタ２２を覆うように設けられている。ただし、本発明はこれに限定されることない。横電界方式の場合には共通電極がない場合がある。また、白黒表示であればカラーフィルタがない場合がある。更には、色補完型のカラー表示の場合であれば、三原色ではなく、もっと多くの種類の色でカラーフィルタを構成する場合がある。
次に上述の液晶表示装置１０のアレイ基板１３の製造工程を図４及び図５を参照しながら説明する。先ず、図４（ａ）に示すように、透明基板１１上に所定厚のＡｌ合金層２４１と、所定厚のＭｏ層２４２との複層構造からなる導電物質層２４を成膜する。なお、Ａｌ合金層２４１としては、Ａｌ−ＮｄやＡｌ−Ｔａなどがある。特にＡｌ−ＮｄやＡｌ−Ｔａは、ヒロックと呼ばれる微小な突起が生じ難いので、Ａｌ合金層としてこれらを用いるとよい。このとき、Ｍｏ層２４２は必ずしも必要ではないが、Ａｌ合金層２４１だけだと、酸化しやすく、またピンホールと呼ばれるような微細な穴が形成されやすいなどの問題が生じやすい。しかしながらＭｏ層２４２を設けておくことでこのような問題が生じ難くなる。
図４（ｂ）に示すように、周知のフォトリソグラフィー法を用いてパターニングする。このパターニングにより、導電物質層２４の一部をエッチングして除去する。そして横方向に伸びる複数本の走査線１６、この走査線１６に連なるゲート電極Ｇ及びこれら複数本の走査線１６の間にそれぞれ補助容量線１８を形成する。また図３に示すようにアレイ基板１３の周縁部に端子部４１を形成する。この端子部４１は、駆動ドライバ用のICが実装される場合など、外部からの駆動信号を配線に入力するために設けられているものである。図３に示すように小型の液晶表示装置であれば、一辺側に端子部４１が並んで形成されていることが多い。
次に上述の液晶表示装置１０のアレイ基板１３の製造工程を図４及び図５を参照しながら説明する。先ず、図４（ａ）に示すように、透明基板１１上に所定厚のＡｌ合金層２４１と、所定厚のＭｏ層２４２との複層構造からなる導電物質層２４を成膜する。なお、Ａｌ合金層２４１としては、Ａｌ−ＮｄやＡｌ−Ｔａなどがある。特にＡｌ−ＮｄやＡｌ−Ｔａは、ヒロックと呼ばれる微小な突起が生じ難いので、Ａｌ合金層としてこれらを用いるとよい。このとき、Ｍｏ層２４２は必ずしも必要ではないが、Ａｌ合金層２４１だけだと、酸化しやすく、またピンホールと呼ばれるような微細な穴が形成されやすいなどの問題が生じやすい。しかしながらＭｏ層２４２を設けておくことでこのような問題が生じ難くなる。
図４（ｂ）に示すように、周知のフォトリソグラフィー法を用いてパターニングする。このパターニングにより、導電物質層２４の一部をエッチングして除去する。そして横方向に伸びる複数本の走査線１６、この走査線１６に連なるゲート電極Ｇ及びこれら複数本の走査線１６の間にそれぞれ補助容量線１８を形成する。また図３に示すようにアレイ基板１３の周縁部に端子部４１を形成する。この端子部４１は、駆動ドライバ用のICが実装される場合など、外部からの駆動信号を配線に入力するために設けられているものである。図３に示すように小型の液晶表示装置であれば、一辺側に端子部４１が並んで形成されていることが多い。
なお、図４（ｂ）においては、１つの画素領域における、走査線１６から伸びるゲート電極Ｇと、補助容量線１８の一部を幅広とすることにより形成されたＡｌ合金層１８ａ１及びＭｏ層１８ａ２の複層構造からなる補助容量下側電極１８ａ、Ａｌ合金層４１１及びＭｏ層４１２からなる端子部４１とが示されている。この補助容量下側電極１８ａは、補助容量線１８に形成された補助容量電極部ということになる。
次に、図４（ｃ）に示すように、前記工程によって走査線１６と補助容量線１８が形成された透明基板１１を真空装置内で高温、例えば２５０℃〜３５０℃に加熱し、常法に従ってプラズマＣＶＤ（Chemical Vapor Deposition）法等により表面に所定厚さ（例えば３００ｎｍ）の窒化硅素からなる第１絶縁膜２５を形成する。
次いで、図４（ｄ）に示すように、それぞれの画素領域毎の補助容量下側電極１８ａ及び端子部４１の上に存在する第１絶縁膜２５を、ドライエッチング法の一つであるプラズマエッチング（Plasma Etching：ＰＥ）法により除去する。補助容量下側電極１８ａ上の第１絶縁膜２５を除去することにより窓部２７を形成し、端子部４１上の第１絶縁膜２５を除去することにより開口部４２を形成する。このＰＥ法は、等方性ドライエッチング法であり、エッチング条件が穏やかとなっている。そのため、窓部２７、開口部４２に存在するＭｏ層１８ａ２及び４１２残したままエッチングすることができる。このとき、ドライエッチング法の一つである反応性イオンエッチング(Reactive Ion Etching：ＲＩＥ)法を採用すると、イオンによるスパッタリングとエッチングガスの化学反応が同時に起こり、窓部２７、開口部４２に存在するＭｏ層１８ａ２及び４１２も除去されてしまう。した
がってＰＥ法を採用することが望ましい。このように補助容量形成領域１８ａ及び端子部４１上に存在する第１絶縁膜２５を除去して窓部２７及び開口部４２を形成する際にＰＥ法を採用すると、第１絶縁膜２５を除去する際にＭｏ層１８ａ２を残すことができるので、補助容量形成領域１８ａ上及び端子部４１上のＡｌ合金層１８ａ１ないし４１１に対する熱負荷を減少させることができる。
その後、図４（ｅ）に示すように、透明基板１１の表面全体にプラズマＣＶＤ法等により第２絶縁膜２６を形成する。第２絶縁膜２６は、第１絶縁膜２５よりも薄い所定厚さ（例えば１００ｎｍ）の窒化硅素からなる。このとき、それぞれの画素領域では、補助容量下側電極１８ａを除いて、第１絶縁膜２５及び第２絶縁膜２６の２層からなる絶縁膜により被覆されている。そして補助容量下側電極１８ａでは第２絶縁膜２６によって窓部２７が被覆されている。また、端子部４１の領域をでは、第１絶縁膜２５に形成されている開口部４２を覆うようにして第２絶縁膜２６が被覆される。したがって第１絶縁膜２５の開口部４２のエッジは第２絶縁膜２６で覆われた構成になっている。また、このうち第１絶縁膜２５及び第２絶縁膜２６の両者がゲート絶縁膜として機能するが、補助容量下側電極
１８ａ上の第２絶縁膜２６は補助容量形成用誘電体として機能する。
次に、図４（ｃ）に示すように、前記工程によって走査線１６と補助容量線１８が形成された透明基板１１を真空装置内で高温、例えば２５０℃〜３５０℃に加熱し、常法に従ってプラズマＣＶＤ（Chemical Vapor Deposition）法等により表面に所定厚さ（例えば３００ｎｍ）の窒化硅素からなる第１絶縁膜２５を形成する。
次いで、図４（ｄ）に示すように、それぞれの画素領域毎の補助容量下側電極１８ａ及び端子部４１の上に存在する第１絶縁膜２５を、ドライエッチング法の一つであるプラズマエッチング（Plasma Etching：ＰＥ）法により除去する。補助容量下側電極１８ａ上の第１絶縁膜２５を除去することにより窓部２７を形成し、端子部４１上の第１絶縁膜２５を除去することにより開口部４２を形成する。このＰＥ法は、等方性ドライエッチング法であり、エッチング条件が穏やかとなっている。そのため、窓部２７、開口部４２に存在するＭｏ層１８ａ２及び４１２残したままエッチングすることができる。このとき、ドライエッチング法の一つである反応性イオンエッチング(Reactive Ion Etching：ＲＩＥ)法を採用すると、イオンによるスパッタリングとエッチングガスの化学反応が同時に起こり、窓部２７、開口部４２に存在するＭｏ層１８ａ２及び４１２も除去されてしまう。した
がってＰＥ法を採用することが望ましい。このように補助容量形成領域１８ａ及び端子部４１上に存在する第１絶縁膜２５を除去して窓部２７及び開口部４２を形成する際にＰＥ法を採用すると、第１絶縁膜２５を除去する際にＭｏ層１８ａ２を残すことができるので、補助容量形成領域１８ａ上及び端子部４１上のＡｌ合金層１８ａ１ないし４１１に対する熱負荷を減少させることができる。
その後、図４（ｅ）に示すように、透明基板１１の表面全体にプラズマＣＶＤ法等により第２絶縁膜２６を形成する。第２絶縁膜２６は、第１絶縁膜２５よりも薄い所定厚さ（例えば１００ｎｍ）の窒化硅素からなる。このとき、それぞれの画素領域では、補助容量下側電極１８ａを除いて、第１絶縁膜２５及び第２絶縁膜２６の２層からなる絶縁膜により被覆されている。そして補助容量下側電極１８ａでは第２絶縁膜２６によって窓部２７が被覆されている。また、端子部４１の領域をでは、第１絶縁膜２５に形成されている開口部４２を覆うようにして第２絶縁膜２６が被覆される。したがって第１絶縁膜２５の開口部４２のエッジは第２絶縁膜２６で覆われた構成になっている。また、このうち第１絶縁膜２５及び第２絶縁膜２６の両者がゲート絶縁膜として機能するが、補助容量下側電極
１８ａ上の第２絶縁膜２６は補助容量形成用誘電体として機能する。
なお、第１絶縁膜２５と第２絶縁膜２６の両者を合わせた厚さは、ＴＦＴのゲート電極Ｇ部分で静電気により絶縁破壊を起こさないようにするため、従来から普通に採用されている２５０〜５５０ｎｍとするとよい。また、第２絶縁膜２６の厚さは短絡を起こさない限り薄い方が好ましく、５０〜１５０ｎｍとするとよい。第２絶縁膜２６の厚さが５０ｎｍ未満であると補助容量下側電極１８ａと補助容量上側電極１８ｂとの間の短絡が多くなるので好ましくない。また、第２絶縁膜２６の厚さが１５０ｎｍを越えると補助容量が小さくなるので好ましくない。
更に、第２絶縁膜２６の表面全体に、例えばａ−Ｓｉ層及びｎ＋ａ−Ｓｉ層からなる半導体膜を所定の厚さ（例えばａ−Ｓｉ層１３０ｎｍ及びｎ＋ａ−Ｓｉ層３０ｎｍ）に形成する。そして、その後、ＴＦＴのゲート電極Ｇ上の第２絶縁膜２６の表面に半導体層１９が残るように半導体膜をＲＩＥ法により除去する。
次いで、透明基板１１上にＡｌ合金層及びＭｏ層の複層構造からなる導電物質層を成膜する。なお、Ｍｏ層は必ずしも必要ではないが、Ａｌ合金層はＩＴＯなどの透明導電材料との密着性があまりよくないため、Ｍｏ層を形成しておいた方がよい。そして図１及び図４（ｆ）に示すように、信号線１７、ソース電極Ｓ、ドレイン電極Ｄ、補助容量上側電極１８ｂをパターニングする。複数の信号線１７は走査線１６に直交する方向に延びている。ソース電極Ｓは信号線１７から延設されて半導体層１９に接続する。補助容量上側電極１８ｂは補助容量下側電極１８ａの上の第２絶縁膜２６の表面に位置している。ドレイン電極Ｄは一端が半導体層１９に接続する。これにより、透明基板１１の走査線１６と信号線１７との交差部近傍には、スイッチング素子となるＴＦＴが形成される。なお、ここで
は補助容量上側電極１８ｂとドレイン電極Ｄを一体に形成した例を示している。ただし補助容量上側電極１８ｂとドレイン電極Ｄを、別々に設けてもよい。
は補助容量上側電極１８ｂとドレイン電極Ｄを一体に形成した例を示している。ただし補助容量上側電極１８ｂとドレイン電極Ｄを、別々に設けてもよい。
更に、図５（ａ）に示すように、これらの各種配線を覆うように透明基板１１上にパッシベーション膜としての第３絶縁膜２８を成膜する。第３絶縁膜２８は表面の安定化のために設けるものであり、無機絶縁性材料（例えば窒化硅素）からなる。
続いて、図５（ｂ）に示すように、アレイ基板１３の表面を平坦化するために層間絶縁層２９を形成する。そして次の工程で補助容量上側電極１８ｂの上の絶縁膜と。端子部４１の上に位置する絶縁膜にコンタクトホール３０、コンタクトホール４３を形成するため、コンタクトホール３０、コンタクホール４３を形成する箇所の層間絶縁膜２９は取り除かれる。この層間絶縁層２９はポリイミド等の有機絶縁材料からなる。
その後、図５（ｃ）に示すように、補助容量上側電極１８ｂの上に位置する絶縁膜にコンタクトホール３０を形成し、端子部４１の上に位置する絶縁膜にコンタクトホール４３を形成する。
その後、図５（ｃ）に示すように、補助容量上側電極１８ｂの上に位置する絶縁膜にコンタクトホール３０を形成し、端子部４１の上に位置する絶縁膜にコンタクトホール４３を形成する。
このとき、補助容量上側電極１８ｂの表面は第３絶縁膜２８のみにより被覆されている。一方、端子部４１の表面は第２絶縁膜２６及び第３絶縁膜２８の２層膜により被覆されている。従って、補助容量上側電極１８ｂ上の絶縁膜の厚さｄ１は第３絶縁膜２８の厚さ２５０ｎｍに等しいが、端子部４１上の絶縁膜の厚さｄ２は、第２絶縁膜２６の厚さ（１００ｎｍ）及び第３絶縁膜２８の厚さ（２５０ｎｍ）の和である３５０ｎｍに等しくなる。なお、このときの補助容量上側電極１８ｂ上の絶縁膜の厚さｄ１と端子部４１上の絶縁膜の厚さｄ２との関係を、後述する比較例との対比の目的で、図６（ａ）に示した。
ここで、補助容量上側電極１８ｂ上に位置する第３絶縁膜２８のエッチングが終了した時、補助容量上側電極１８ｂが露出される。一方、この時、端子部４１では、端子部上の第３絶縁膜２８のエッチングは終了しているが、端子部４１上にはまだ第２絶縁膜２６が残存していることになる。このまま端子部４１上に残存している第２絶縁膜２６のエッチングを続行すると、その間補助容量上側電極１８ｂはエッチング雰囲気に曝され続けることになる。
しかしながら、第２絶縁膜２６の厚さは従来のようにゲート絶縁膜として機能する層の厚さに比べ非常に薄いため、その暴露時間は短くなる。したがって補助容量上側電極１８ｂ及びその下部に位置する第２絶縁膜２６が受けるダメージは少なくなる。
そして、端子部４１の表面の第２絶縁膜２６のエッチングが終了すると、図５（ｃ）に示すように、補助容量上側電極１８ｂ上にはコンタクトホール３０が形成され、端子部４１上にはコンタクトホール４３が形成される。この時端子部４１では、第１絶縁膜２５に形成されている開口部４２のエッジが第２絶縁膜２６で覆われている形状となる。そして第２絶縁膜２６と第３絶縁膜２８のコンタクホール４３における断面は、面一となっている。このようにコンタクトホール４３で、第２絶縁膜２６と第３絶縁膜２８の端部が、面一の断面形状となっているため、後述の透明導電材料が塗布されたさいに、断線等が生じ難くなる。
なお、このコンタクトホール３０とコンタクトホール４３を形成するときのエッチング方法としては、ＰＥ法で行うのが好ましい。通常、コンタクトホール３０を形成するために、補助容量上側電極１８ｂ上に位置する第３絶縁膜２８をエッチングする場合には、ＲＩＥ法が用いられている。これはＲＩＥ法が強い異方性を有しているためである。第３絶縁膜２８をエッチングする際に、その上のレジストも徐々に削りながらエッチングが進行していくことになる。そのため図７（ａ）に示したようなテーパが、第３絶縁膜２８に形成される。このように第３絶縁膜２８の上面と側面との角（破線の丸で囲んでいる角）が鈍角となるテーパがあると、コンタクトホール３０に画素電極となる透明電極材料を形成した際に、第３絶縁膜２８の上面と側面との角で透明電極材料の切れが生じ難くなる。し
かしながら、ＲＩＥ法を採用すると図７（ａ）に示したように補助容量上側電極１８ｂをもエッチングするなど、補助容量上側電極１８ｂにダメージが生じてしまう。このとき、補助容量上側電極１８ｂの下部の絶縁膜が厚ければ問題はない。
しかしながら補助容量上側電極１８ｂの下部に位置する第２絶縁膜２６が非常に薄くなっている実施例の構成において、補助容量上側電極１８ｂのダメージにより、補助容量下側電極１８ａと補助容量上側電極１８ｂとの間に短絡が生じてしまう恐れがある。そこで、この実施例ではＲＩＥ法に換えてＰＥ法を用いることとした。等方性を有するＰＥ法によれば、図７（ｂ）に示すように、第２絶縁膜２８の上面と側面との角（破線の丸で囲んでいる角）はほぼ垂直な状態となるが、補助容量上側電極１８ｂへのダメージを低減することができる。
次いで、透明基板全体に亘り、例えばＩＴＯからなる透明電極材料を形成する。そして図５（ｄ）に示すように、エッチングすることで、１画素領域ごとに画素電極２０を形成する。そして、端子部４１上にも外部接続のための導電性端子４４を形成する。なお、画素電極２０は、光漏れを防止するために、好ましくは画素電極２０の一部が走査線１６及び信号線１７上に位置し、かつ隣接する画素電極２０同士が非接続状態となるように設ける。以上の工程により実施例のアレイ基板１３が製造される。
そして、端子部４１の表面の第２絶縁膜２６のエッチングが終了すると、図５（ｃ）に示すように、補助容量上側電極１８ｂ上にはコンタクトホール３０が形成され、端子部４１上にはコンタクトホール４３が形成される。この時端子部４１では、第１絶縁膜２５に形成されている開口部４２のエッジが第２絶縁膜２６で覆われている形状となる。そして第２絶縁膜２６と第３絶縁膜２８のコンタクホール４３における断面は、面一となっている。このようにコンタクトホール４３で、第２絶縁膜２６と第３絶縁膜２８の端部が、面一の断面形状となっているため、後述の透明導電材料が塗布されたさいに、断線等が生じ難くなる。
なお、このコンタクトホール３０とコンタクトホール４３を形成するときのエッチング方法としては、ＰＥ法で行うのが好ましい。通常、コンタクトホール３０を形成するために、補助容量上側電極１８ｂ上に位置する第３絶縁膜２８をエッチングする場合には、ＲＩＥ法が用いられている。これはＲＩＥ法が強い異方性を有しているためである。第３絶縁膜２８をエッチングする際に、その上のレジストも徐々に削りながらエッチングが進行していくことになる。そのため図７（ａ）に示したようなテーパが、第３絶縁膜２８に形成される。このように第３絶縁膜２８の上面と側面との角（破線の丸で囲んでいる角）が鈍角となるテーパがあると、コンタクトホール３０に画素電極となる透明電極材料を形成した際に、第３絶縁膜２８の上面と側面との角で透明電極材料の切れが生じ難くなる。し
かしながら、ＲＩＥ法を採用すると図７（ａ）に示したように補助容量上側電極１８ｂをもエッチングするなど、補助容量上側電極１８ｂにダメージが生じてしまう。このとき、補助容量上側電極１８ｂの下部の絶縁膜が厚ければ問題はない。
しかしながら補助容量上側電極１８ｂの下部に位置する第２絶縁膜２６が非常に薄くなっている実施例の構成において、補助容量上側電極１８ｂのダメージにより、補助容量下側電極１８ａと補助容量上側電極１８ｂとの間に短絡が生じてしまう恐れがある。そこで、この実施例ではＲＩＥ法に換えてＰＥ法を用いることとした。等方性を有するＰＥ法によれば、図７（ｂ）に示すように、第２絶縁膜２８の上面と側面との角（破線の丸で囲んでいる角）はほぼ垂直な状態となるが、補助容量上側電極１８ｂへのダメージを低減することができる。
次いで、透明基板全体に亘り、例えばＩＴＯからなる透明電極材料を形成する。そして図５（ｄ）に示すように、エッチングすることで、１画素領域ごとに画素電極２０を形成する。そして、端子部４１上にも外部接続のための導電性端子４４を形成する。なお、画素電極２０は、光漏れを防止するために、好ましくは画素電極２０の一部が走査線１６及び信号線１７上に位置し、かつ隣接する画素電極２０同士が非接続状態となるように設ける。以上の工程により実施例のアレイ基板１３が製造される。
上述した製造方法によって形成されたアレイ基板１３の補助容量は、補助容量下側電極１８ａがコンデンサとしての一方の電極、補助容量上側電極１８ｂがコンデンサとしての他方の電極に相当する。また補助容量下側電極１８ａと補助容量上側電極１８ｂの間に配置された第２絶縁膜２６がコンデンサの誘電体に相当する。
この第２絶縁膜２６からなる誘電体の厚さは、従来から使用されているゲート絶縁膜の厚さ２５０〜４５０ｎｍよりも大幅に薄い５０〜１５０ｎｍとすることができるから、補助容量下側電極１８ａの面積を大きくしなくても補助容量を飛躍的に増大させることができる。また、ゲート電極Ｇ及び走査線１６は第１絶縁膜２５と第２絶縁膜２６の積層体からなるゲート絶縁膜によって覆われているので、絶縁性及び耐絶縁破壊性は十分に確保される。
また、この実施例においては、補助容量下側電極１８ａ上に存在する第１絶縁膜２５をエッチングする際に、端子部４１上に存在する第１絶縁膜２５も同時にエッチングして除去している。したがって、透明基板１１の表面全体に第３絶縁膜２８を形成した際に、端子部４１上の絶縁膜は第２絶縁膜２６及び第３絶縁膜２８の２層構造となる。この時、第２絶縁膜２６の厚さが薄ければ、補助容量上側電極１８ｂ上の第３絶縁膜２８をエッチングする際に、端子部４１上の第２絶縁膜２６及び第３絶縁膜２８除去するようにしても、補助容量上側電極１８ｂがエッチング雰囲気に曝されている時間は短くなる。これにより、補助容量上側電極１８ｂ及びその下部の第２絶縁膜２６が受けるダメージは減少する。そして、補助容量下側電極１８ａと補助容量上側電極１８ｂとの間の短絡が抑制されるの
で、信頼性の高い液晶表示装置１０が得られる。
［比較例］
実施例では、補助容量下側電極１８ａの表面に設けられた第１絶縁膜２５をエッチングする際、端子部４１の表面に設けられている第１絶縁膜２５も同時にエッチングした例を示した。実施例の効果を明確に確認できるようにするため、比較例としては、補助容量形成領域１８ａの表面に設けられた第１絶縁膜２５をエッチングする際、端子部４１の表面に設けられている第１絶縁膜２５をエッチングしないものを示す。なお、その点以外は実施例の工程と同様にしてアレイ基板１３を作製した。
で、信頼性の高い液晶表示装置１０が得られる。
［比較例］
実施例では、補助容量下側電極１８ａの表面に設けられた第１絶縁膜２５をエッチングする際、端子部４１の表面に設けられている第１絶縁膜２５も同時にエッチングした例を示した。実施例の効果を明確に確認できるようにするため、比較例としては、補助容量形成領域１８ａの表面に設けられた第１絶縁膜２５をエッチングする際、端子部４１の表面に設けられている第１絶縁膜２５をエッチングしないものを示す。なお、その点以外は実施例の工程と同様にしてアレイ基板１３を作製した。
この場合の比較例の構成を、実施例の図５（ｂ）対応する図である図６（ａ）と並べて、図６（ｂ）として示した。図６（ａ）に示した構成と図６（ｂ）に示した構成とを対比すると明からなように、図６（ｂ）の比較例のものでは端子部４１の表面は第１絶縁膜２５、第２絶縁膜２６及び第３絶縁膜２８の３層膜で被覆されている。これに対し、図６（ａ）の実施例のものでは端子部４１の表面は第２絶縁膜２６及び第３絶縁膜２８の２層膜で被覆されている。
従って、比較例の場合、端子部４１上の絶縁膜の全厚さｄ３は、第１絶縁膜２５（厚さ３００ｎｍ）、第２絶縁膜２６（厚さ１００ｎｍ）及び第３絶縁膜２８（厚さ２５０ｎｍ）の総和の６５０ｎｍとなる。そして補助容量上側電極１８ｂ上の絶縁膜の厚さｄ１は実施例の場合と同じく２５０ｎｍとなる。
よって、比較例では、コンタクトホール３０とコンタクトホール４３を同時に形成する場合、補助容量上側電極１８ｂ上の絶縁膜（厚さ２５０ｎｍの第３絶縁膜２８）が全てエッチングされて補助容量上側電極１８ｂが露出した際に、端子部４１上には第１絶縁膜２５（厚さ３００ｎｍ）及びと第２絶縁膜２６（厚さ１００ｎｍ）の両者（厚さ４００ｎｍ）がまだ残存していることになる。
一方、実施例では、補助容量上側電極１８ｂ上の絶縁膜（厚さ２５０ｎｍの第３絶縁膜２８）が全てエッチングされた際には、端子部４１上には第２絶縁膜（厚さ１００ｎｍ）しか残存していない。従って、実施例及び比較例において、補助容量上側電極１８ｂが露出した後にも端子部４１上の残存している絶縁膜のエッチングを続行すると、比較例の場合は実施例のものよりも遙かに長い間、補助容量上側電極１８ｂがエッチング雰囲気に曝されることとなる。そのため、補助容量上側電極１８ｂとその下の第２絶縁膜２６が受けるダメージは蓄積され、補助容量下側電極１８ａと補助容量上側電極１８ｂとの間の短絡の増大に繋がることになる。
なお、上述の実施例では走査線１６やゲート電極Ｇないしは補助容量線１８としてＡｌ層１８１及びＭｏ層１８２からなるのを使用した例を示したが、必ずしもこれに限定されるものではなく、Ｍｏ層１８２は設けなくてもよく、更にはＡｌ層１８１として走査線や補助容量線として普通に使用されているＡｌ層や他のＡｌ合金層を用いてもよい。
なお、上述の実施例では、第１絶縁膜２５、第２絶縁膜２６及び第３絶縁膜２８をともに窒化硅素からなるものとした例を示したが、酸化硅素ないしは酸化アルミニウムからなるものとすることができる。ただし、絶縁性の点からすると第２絶縁膜２６及び第３絶縁膜２８は窒化硅素からなるものとする方がよい。
以上述べたように、本発明の液晶表示装置１０によれば、補助容量を形成する補助容量下側電極１８ａと補助容量上側電極１８ｂとの間の短絡を抑制しながらも、補助容量を増大させることができるので、表示不良を抑えることができる。
なお、本発明においては、画素電極２０と層間絶縁層２９との間ないしは画素電極２０の表面に光反射材料からなる反射板を設けると、半透過型ないしは反射型の液晶表示装置とすることもできる。すなわち、半透過型の液晶表示装置とする場合には平面視で反射板をＴＦＴ及び補助容量下側電極１８ａに重複する領域に反射板を設ければよく、また、反射型の液晶表示装置とする場合には画素電極と重なる領域に反射板を設ければよい。この場合、反射板を設ける層間絶縁層２９の表面に微細な凹凸を形成しておくと、反射部の視野角が広くなるので好ましい。
１０：液晶表示装置、１１、１２：透明基板、１３：アレイ基板、１４：カラーフィルタ基板、１５：液晶層、１６：走査線、１７：信号線、１８：補助容量線、１８ａ 補助容量下側電極、１８ｂ：補助容量上側電極、２０：画素電極、２５：第１絶縁膜、２６：第２絶縁膜、２７：窓部、２８：第３絶縁膜、３０：コンタクトホール、４１：端子部、４２：端子部の開口部、４３：端子部のコンタクトホール、４４：導電性端子
Claims (7)
- 透明基板上にマトリクス状に配置された複数の信号線及び複数の走査線と、
前記信号線及び前記走査線により区画された領域からなる画素領域と、
前記走査線と平行に設けられ、前記画素領域のそれぞれに補助容量電極部を備えた複数の補助容量線と、
前記補助容量電極部に対応して設けられた補助容量上側電極と、
前記画素領域のそれぞれに設けられた薄膜トランジスタと、
前記薄膜トランジスタのドレイン電極と電気的に接続する画素電極と、
前記透明基板に設けられ外部からの信号が入力される端子部と、
前記透明基板上に形成された第１絶縁膜、第２絶縁膜、第３絶縁膜と、
を備えた液晶表示装置であって、
前記補助容量電極部では、前記第１絶縁膜が窓部を有し、前記第２絶縁膜が前記窓部を覆って前記第１絶縁膜の表面に被覆されており、前記補助容量上側電極が前記第２絶縁膜の表面に設けられており、前記補助容量上側電極の表面に前記第３絶縁膜が形成されており、前記第３絶縁膜に補助容量用コンタクトホールが形成されており、前記補助容量用コンタクトホールを介して前記補助容量上側電極と前記画素電極とが電気的に接続され、
前記端子部では、積層された前記第１絶縁膜と前記第２絶縁膜と前記第３絶縁膜に端子部用コンタクトホールが形成され、前記端子部用コンタクトホールでは前記第１絶縁膜の開口部のエッジを前記第２絶縁膜が覆っていることを特徴とする液晶表示装置。 - 前記第１絶縁膜及び第２絶縁膜の合計厚さは２５０〜５５０ｎｍであり、前記第２絶縁膜の厚さは５０〜１５０ｎｍであることを特徴とする請求項１に記載の液晶表示装置。
- 前記補助容量上側電極は前記ドレイン電極を前記補助容量電極部の前記第２絶縁膜上に延在させることにより形成されたものであることを特徴とする請求項１に記載の液晶表示装置。
- 透明基板上にマトリクス状に配置された複数の信号線及び複数の走査線と、
前記信号線及び前記走査線により区画された領域からなる画素領域と、
前記走査線と平行に設けられ、前記画素領域のそれぞれに補助容量電極部を備えた複数の補助容量線と、
前記画素領域のそれぞれに設けられた薄膜トランジスタと、
前記薄膜トランジスタのドレイン電極と電気的に接続する画素電極と、
前記透明基板の周辺部に設けられ外部からの信号が入力される端子部と、
を備えた液晶表示装置の製造方法であって、
前記透明基板の表面全体に導電性金属層を形成した後、前記導電性金属層をエッチングし、前記薄膜トランジスタのゲート電極、前記走査線、前記補助容量線、前記端子部をそれぞれ形成する工程と、
前記透明基板の表面全体を覆うように第１絶縁膜を形成した後に、前記補助容量電極部の上と前記端子部の上に存在する前記第１絶縁膜をエッチングする工程と、
前記透明基板の表面全体を覆うように第２絶縁膜を形成する工程と、
前記第２絶縁膜の表面に前記薄膜トランジスタのゲート電極の上部を被覆する半導体層を形成する工程と、
前記第２絶縁膜の表面に、前記信号線と、前記薄膜トランジスタのソース電極及びドレイン電極と、前記補助容量電極部の上方に位置する補助容量上側電極とを形成する工程と、
前記透明基板の表面全体に第３絶縁膜を被覆した後に、前記補助容量上側電極上の第３絶縁膜と、前記端子部上の前記第２絶縁膜及び第３絶縁膜と、をエッチングして補助容量用のコンタクトホールと端子部用のコンタクトホールとを形成する工程と、
前記補助容量用のコンタクトホールを介して前記画素電極と前記補助容量上側電極とを電気的に接続する工程と、
を含むことを特徴とする液晶表示装置の製造方法。 - 前記第１絶縁膜及び前記第２絶縁膜を合わせた厚さを２５０〜５５０ｎｍとし、前記第２絶縁膜の厚さを５０〜１５０ｎｍとしたことを特徴とする請求項４に記載の液晶表示装置の製造方法。
- 前記薄膜トランジスタのドレイン電極を前記補助容量電極部の前記第２絶縁膜上に延在させることにより前記補助容量上側電極を形成したことを特徴とする請求項４に記載の液晶表示装置の製造方法。
- 前記補助容量用のコンタクトホールと前記端子部用のコンタクトホールとを形成する工程のエッチングは、プラズマエッチング法によるものであることを特徴とする請求項４に記載の液晶表示装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007062949A JP4211855B2 (ja) | 2006-05-29 | 2007-03-13 | 液晶表示装置及びその製造方法 |
| TW096117751A TWI352249B (en) | 2006-05-29 | 2007-05-18 | Liquid crystal display device and manufacturing me |
| US11/802,800 US7525605B2 (en) | 2006-05-29 | 2007-05-25 | Liquid crystal display device and manufacturing method thereof |
| KR1020070051044A KR100852307B1 (ko) | 2006-05-29 | 2007-05-25 | 액정 표시 장치 및 그 제조 방법 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006147713 | 2006-05-29 | ||
| JP2007062949A JP4211855B2 (ja) | 2006-05-29 | 2007-03-13 | 液晶表示装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008009380A JP2008009380A (ja) | 2008-01-17 |
| JP4211855B2 true JP4211855B2 (ja) | 2009-01-21 |
Family
ID=38749147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007062949A Active JP4211855B2 (ja) | 2006-05-29 | 2007-03-13 | 液晶表示装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7525605B2 (ja) |
| JP (1) | JP4211855B2 (ja) |
| KR (1) | KR100852307B1 (ja) |
| TW (1) | TWI352249B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI395029B (zh) * | 2008-07-24 | 2013-05-01 | Wintek Corp | 液晶顯示面板 |
| KR101056250B1 (ko) | 2009-10-21 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 평판 표시 장치 및 그의 제조 방법 |
| KR101049003B1 (ko) * | 2009-12-01 | 2011-07-12 | 삼성모바일디스플레이주식회사 | 평판 표시 장치 및 그의 제조 방법 |
| KR101101087B1 (ko) * | 2009-12-09 | 2011-12-30 | 삼성모바일디스플레이주식회사 | 표시 장치 및 그의 제조 방법 |
| JP2011133603A (ja) * | 2009-12-24 | 2011-07-07 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法および電子機器 |
| KR101692954B1 (ko) | 2010-05-17 | 2017-01-05 | 삼성디스플레이 주식회사 | 유기 발광 디스플레이 장치 및 그 제조 방법 |
| JP2012037855A (ja) * | 2010-08-03 | 2012-02-23 | Chi Mei Electronics Corp | 液晶ディスプレイ装置及びこれを有する電子機器 |
| WO2012108719A2 (en) | 2011-02-10 | 2012-08-16 | Samsung Electronics Co., Ltd. | Mobile terminal and method for controlling the same in consideration of communication environment |
| KR101810047B1 (ko) * | 2011-07-28 | 2017-12-19 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 그 제조방법 |
| WO2018163983A1 (ja) * | 2017-03-10 | 2018-09-13 | シャープ株式会社 | 表示基板及び表示装置 |
| JP6792723B2 (ja) * | 2017-09-26 | 2020-11-25 | シャープ株式会社 | 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2584290B2 (ja) | 1988-09-19 | 1997-02-26 | 三洋電機株式会社 | 液晶表示装置の製造方法 |
| JP3098345B2 (ja) | 1992-12-28 | 2000-10-16 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
| US6535535B1 (en) * | 1999-02-12 | 2003-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation method, laser irradiation apparatus, and semiconductor device |
| JP3916823B2 (ja) * | 1999-04-07 | 2007-05-23 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法、並びにフラットパネル型イメージセンサ |
| JP3844913B2 (ja) | 1999-06-28 | 2006-11-15 | アルプス電気株式会社 | アクティブマトリックス型液晶表示装置 |
| JP3581073B2 (ja) * | 2000-03-07 | 2004-10-27 | シャープ株式会社 | イメージセンサおよびその製造方法 |
| JP3645184B2 (ja) | 2000-05-31 | 2005-05-11 | シャープ株式会社 | 液晶表示装置及びその欠陥修正方法 |
| JP4777500B2 (ja) * | 2000-06-19 | 2011-09-21 | 三菱電機株式会社 | アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法 |
| US7209192B2 (en) | 2001-09-26 | 2007-04-24 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for manufacturing the same |
| US7042149B2 (en) * | 2002-06-13 | 2006-05-09 | Tfpd Corporation | Circuit array substrate for display device |
| US6900856B2 (en) | 2002-12-04 | 2005-05-31 | Lg. Philips Lcd Ltd. | Liquid crystal display device and manufacturing method thereof |
| JP2004219991A (ja) * | 2002-12-27 | 2004-08-05 | Sharp Corp | 表示装置用基板およびこれを有する液晶表示装置 |
| JP4275644B2 (ja) * | 2004-06-23 | 2009-06-10 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法、並びに電子装置 |
| JP4275038B2 (ja) | 2004-09-01 | 2009-06-10 | シャープ株式会社 | アクティブマトリクス基板およびそれを備えた表示装置 |
| US7884900B2 (en) * | 2005-05-26 | 2011-02-08 | Toshiba Matsushita Display Technology Co., Ltd. | Liquid crystal display device with partition walls made of color filter layers as a dam for the light shielding material |
| US8212953B2 (en) * | 2005-12-26 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
2007
- 2007-03-13 JP JP2007062949A patent/JP4211855B2/ja active Active
- 2007-05-18 TW TW096117751A patent/TWI352249B/zh active
- 2007-05-25 US US11/802,800 patent/US7525605B2/en active Active
- 2007-05-25 KR KR1020070051044A patent/KR100852307B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070114644A (ko) | 2007-12-04 |
| KR100852307B1 (ko) | 2008-08-14 |
| TW200809365A (en) | 2008-02-16 |
| US20070273800A1 (en) | 2007-11-29 |
| JP2008009380A (ja) | 2008-01-17 |
| TWI352249B (en) | 2011-11-11 |
| US7525605B2 (en) | 2009-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4211855B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP4301259B2 (ja) | 液晶表示装置及びその製造方法 | |
| US7319239B2 (en) | Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same, and display device | |
| US7205570B2 (en) | Thin film transistor array panel | |
| JP4285533B2 (ja) | 液晶表示装置及びその製造方法 | |
| US20060163578A1 (en) | Thin film transistor substrate and liquid crystal display | |
| KR20090015951A (ko) | 액티브 매트릭스 기판 및 그것을 구비한 액정 표시 장치 | |
| US6636279B2 (en) | Display device and method of manufacturing the same | |
| JPWO2007086368A1 (ja) | 薄膜トランジスタおよびそれを備えたアクティブマトリクス基板ならびに表示装置 | |
| JP2008170664A (ja) | 液晶表示装置及びその製造方法 | |
| KR100560353B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법 그리고 이를이용한 표시 장치 | |
| JP2007334297A (ja) | 液晶表示装置及びその製造方法 | |
| JP4900332B2 (ja) | 液晶表示装置の製造方法 | |
| JPH08160454A (ja) | 液晶表示装置 | |
| JP2007121793A (ja) | 液晶表示装置及びその製造方法 | |
| US20050037528A1 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
| JP4940926B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2008040123A (ja) | 液晶表示装置 | |
| JP4910706B2 (ja) | 電気光学装置の製造方法 | |
| KR100860178B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| CN111584523A (zh) | 阵列基板、显示面板以及阵列基板的制作方法 | |
| KR20010064044A (ko) | 액정 표시장치 제조방법 | |
| JPH05323367A (ja) | アクティブマトリクス基板 | |
| JP2006189896A (ja) | 薄膜トラジスタ基板および液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080117 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20080307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080415 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20080424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081020 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4211855 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |