JP2012037855A - 液晶ディスプレイ装置及びこれを有する電子機器 - Google Patents

Abstract

【課題】高開口率を確保しながら高解像度を実現することができる液晶ディスプレイ装置等を提供する。
【解決手段】液晶ディスプレイ装置は、第１透明基板（３０１）及びこれと対向する第２透明基板（３０２）と、第２透明基板の上に形成される絶縁層（３０４）と、絶縁層の上にマトリクス状に配設される複数の画素電極（２０）と、画素電極と対向するよう第１透明基板に形成され、所定電位を有する対向電極（２４）と、画素電極と対向電極との間に存在する液晶層（３０３）と、第２透明基板の上側面に形成され、画素電極に電圧を印加する画素回路（３０５，３０６）と、絶縁層（３０４）内で画素電極（２０）と平行する少なくとも１つの平行電極（３０７’）とを有する。
【選択図】図６

Description

本発明は、液晶ディスプレイ装置及びこれを有する電子機器に係る。

行及び列のマトリクス状に配置された複数の画素を有するディスプレイ装置において、各画素は、信号線（「ソースライン」とも呼ばれる。）と走査線（「ゲートライン」とも呼ばれる。）との交差領域に設けられている。各画素は、透明基板上に形成された画素電極と、これと対向する透明基板上に形成された対向電極とを有する。対向電極は、定電圧源に接続されており、全ての画素に共通であることから「コモン電極」とも呼ばれる。特定の行又は列の画素がゲートラインを通じて選択されると、その行又は列の画素の画素電極はソースラインに接続され、信号電圧が印加される。これにより、画素電極とコモン電極との間に電位差が生じ、その間に設けられている表示素子が駆動される。例えば、表示素子が液晶である場合、画素電極とコモン電極との間に生じた電位差に応じて液晶分子の配向が変化し、透過又は反射する光の量が変化することで、表示を行うことができる。

各画素には、一般的に、画素電極とソースラインとの間に、ゲートライン上の走査信号に応答して導通する薄膜トランジスタ（ＴＦＴ）が設けられている。ＴＦＴが非導通状態であるときでさえ、光の照射や温度変化等のために、画素電極からソースラインへのリーク電流が発生することがある。これは、フリッカやクロストーク等の問題を引き起こしうる。

この問題を回避するために、画素電極とコモン電極との間に生じた電位差を保持するよう各画素内に設けられている保持キャパシタの容量を大きくすることが知られている。例えば、特開２００８−００９３８０号公報（特許文献１）には、プロセス改善にて保持キャパシタの容量を大きくし、フリッカやクロストーク等の表示不良の発生を抑制する技術が開示されている。

特開２００８−００９３８０号公報

保持キャパシタのサイズは、フリッカ及びクロストークの抑制並びに温度特性の改善のために大きいほど好ましいが、他方で、保持キャパシタのサイズを大きくすることは画素の開口率の低下を招く。そして、開口率の低下を回避しようとすると、解像度、すなわち、ＰＰＩ（pixel number per inch）が低下する。

本発明は、このような問題を鑑み、高開口率を確保しながら高解像度を実現することができる液晶ディスプレイ装置及びこれを有する電子機器を提供することを目的とする。

上記目的を達成するために、第１透明基板及び該第１透明基板と対向する第２透明基板と、前記第２透明基板の上に形成される絶縁層と、前記絶縁層の上にマトリクス状に配設される複数の画素電極と、前記画素電極と対向するよう前記第１透明基板に形成され、所定電位を有する対向電極と、前記画素電極と前記対向電極との間に存在する液晶層と、前記第２透明基板の上側面に形成され、前記画素電極の夫々に電圧を印加する画素回路と、前記絶縁層内で前記画素電極と平行する少なくとも１つの平行電極とを有する液晶ディスプレイ装置が提供される。

このような構成とすることで、液晶ディスプレイ装置において、高開口率を確保しながら高解像度を実現することが可能となる。

望ましい実施形態で、当該液晶ディスプレイ装置は、前記絶縁層内に前記画素電極と平行するひと組の平行電極を有し、該ひと組の平行電極の間にキャパシタを形成して前記画素電極と前記対向電極との間の電位差を保持する。

望ましい実施形態で、当該液晶ディスプレイ装置は、前記少なくとも１つの平行電極と前記画素電極との間にキャパシタを形成して前記画素電極と前記対向電極との間の電位差を保持する。この場合に、前記少なくとも１つの平行電極は、複数の画素電極にわたって前記絶縁層内に延在してよく、更に、前記対向電極の電位と同じ電位を有してよい。また、前記少なくとも１つの平行電極は透明電極材料から成ってよい。

望ましい実施形態で、前記画素回路は、メモリ、センサ、導電線、導電性の層間ビア及び信号プロセッサのうちの少なくとも１つを有してよい。例えば、前記メモリはＤＲＡＭ又はＳＲＡＭを有してよい。

望ましい実施形態で、当該液晶ディスプレイ装置は、反射型液晶ディスプレイ装置であってよく、前記複数の画素電極の夫々の全体又は一部分の上に形成される反射体を更に有する。この実施形態で、前記液晶層は、前記複数の画素電極の夫々と前記対向電極との間の電位差に応じて、前記反射体によって反射される外光の量を制御し、表示を行うことができる。

望ましい実施形態で、当該液晶ディスプレイ装置は、透過型液晶ディスプレイ装置であってよく、前記第２透明基板の下側面から上側面に向かう光を照射するバックライト光源を更に有する。この実施形態で、前記液晶層は、前記複数の画素電極の夫々と前記対向電極との間の電位差に応じて、自身を通る前記バックライト光源からの光の量を制御し、表示を行うことができる。

望ましい実施形態で、当該液晶ディスプレイ装置は、半透過型液晶ディスプレイ装置であってよく、前記第２透明基板の下側面から上側面に向かう光を照射するバックライト光源と、前記画素回路を覆うよう前記複数の画素電極の夫々の一部分の上に形成される反射体とを更に有する。この実施形態で、前記液晶層は、前記複数の画素電極の夫々と前記対向電極との間の電位差に応じて、自身を通る前記バックライト光源からの光の量及び前記反射体によって反射される外光の量を制御し、表示を行うことができる。

本発明の実施形態に係る液晶ディスプレイ装置は、ユーザへの画像提示のために電子機器で用いられてよい。電子機器は、例えば、テレビ受像機、ラップトップ型若しくはデスクトップ型のパーソナルコンピュータ（ＰＣ）、携帯電話機、デジタルカメラ、パーソナルデジタルアシスタント（ＰＤＡ）、カーナビゲーション装置、ポータブルゲーム機、又はオーロラビジョン等であってよい。

本開示の実施形態により、高開口率を確保しながら高解像度を実現することができる液晶ディスプレイ装置及びこれを有する電子機器を提供することが可能となる。

本発明の実施形態に係る液晶ディスプレイ装置のブロック構成図である。 液晶ディスプレイ装置における一般的な画素構成を示す回路図である。 画素が図２の回路構成を有する場合における従来技術に従う画素の構造の例を表す。 画素が図２の回路構成を有する場合における本発明の実施形態に従う画素の構造の例を表す。 本発明の実施形態に従う画素の構造の第２の例を表す。 本発明の実施形態に従う画素の構造の第３の例を表す。 ＤＲＡＭから成るＭＩＰ回路を有する画素の構成例を示す回路図である。 図７の画素回路の動作の一例を説明するためのタイミングチャートである。 図７の回路構成を有する画素について本発明を適用した場合と適用しなかった場合の夫々について開口率とＰＰＩとの関係を表したグラフである。 本発明の実施形態に係る液晶ディスプレイ装置を備える電子機器の例を表す。

本発明を実施するための形態を、以下、添付の図面を参照して説明する。

図１は、本発明の実施形態に係るディスプレイ装置の構成を表すブロック図である。図１のディスプレイ装置１０は、表示パネル１１と、ソースドライバ１２と、ゲートドライバ１３と、コントローラ１４とを有する。

表示パネル１１は、行及び列のマトリクス状に配置されている複数の画素Ｐ_１１〜Ｐ_ｎｍ（ｍ、ｎは整数）を有する。表示パネル１１は、更に、画素の列又は行ごとに設けられている複数のソースライン１５−１〜１５−ｍと、ソースライン１５−１〜１５−ｍと直交するよう画素の行又は列ごとに設けられている複数のゲートライン１６−１〜１６−ｎとを有する。

ソースドライバ１２は、画像データ信号に従ってソースライン１５−１〜１５−ｍを駆動する信号線駆動回路であり、ソースライン１５−１〜１５−ｍを介して画素Ｐ_１１〜Ｐ_ｎｍの夫々へ信号電圧を印加する。ゲートドライバ１３は、ゲートライン１６−１〜１６−ｎを順次に駆動する走査線駆動回路であり、ゲートライン１６−１〜１６−ｎを介して画素Ｐ_１１〜Ｐ_ｎｍの夫々について信号電圧の印加を制御する。ゲートドライバ１３は、例えばインターレース方式又はプログレッシブ方式等の走査方式に従って、行単位で画素を選択し、それらの選択された画素にソースラインを介して信号電圧が印加されるようにする。例えば液晶ディスプレイ装置では、信号電圧の印加により生ずる液晶分子の配向の変化を利用してバックライト又は外光（反射光）を偏光し、画像を表示させることができる。

コントローラ１４は、ソースドライバ１２及びゲートドライバ１３を同期させ、それらの動作を制御する。

図２は、液晶ディスプレイ装置における一般的な画素構成を示す回路図である。

画素Ｐ_ｊｉ（ｉ及びｊは整数であり、１≦ｉ≦ｍ且つ１≦ｊ≦ｎ。）は、その画素が属するｉ番目の列に対して設けられているソースライン１５−ｉと、その画素が属するｊ番目の行に対して設けられているゲートライン１６−ｊとの交差領域に配置されている。更に、ゲートライン１６−ｊと並行するよう画素の行ごとにＣＳライン１７−ｊが設けられている。

画素Ｐ_ｊｉは、画素電極２０と、スイッチング素子２１と、液晶表示素子２２と、保持キャパシタ２３と、コモン電極２４とを有する。明瞭さのために、図２では、液晶表示素子２２は、画素電極２０とコモン電極２４との間にキャパシタの形で表されている。コモン電極２４は、全ての画素Ｐ_１１〜Ｐ_ｎｍに共通な電極であり、定電圧源に接続され、所定電位を有する。

スイッチング素子２１は、画素電極２０とソースライン１５−ｉとの間に配置されており、その制御端子をゲートライン１６−ｊに接続されている。スイッチング素子２１は、ゲートライン１６−ｊ上の走査信号に応答して導通し、画素電極２０をソースライン１５−ｉに接続する。これにより、画素電極２０にソースライン１５−ｉ上の信号電圧が印加される。スイッチング素子２１としては、一般的に、薄膜トランジスタ（ＴＦＴ）が用いられる。図２では、スイッチング素子２１はＮ形ＴＦＴとして表されており、走査信号がハイであるときに導通する。

保持キャパシタ２３は、画素電極２０とＣＳライン１７−ｊとの間に配置されており、スイッチング素子２１が非導通状態（オフ状態）となってから次に導通（オン）するまでの間、画素電極２０とコモン電極２４との間に現れた電位差を保持する。場合により、保持キャパシタ２３は、ＣＳライン１７−ｊではなくコモン電極２４に接続されているように表されることもある。

図３は、画素が図２に示される回路構成を有する場合における従来技術に従う画素の構造の例を表す。

図３（ａ）は、画素を上から見た図である。縦方向にソースライン１５−ｉ及び隣接するソースライン１５−（ｉ＋１）が延在しており、それらと交差するよう横方向にゲートライン１６−ｊが延在する。図中斜線部分は、ゲートライン１６−ｊ及びＣＳライン１７−ｊを表す。ゲートライン１６−ｊ及びＣＳライン１７−ｊの下には、スイッチング素子２１の導通経路３０５及びキャパシタ電極３０６が設けられている。導通経路３０５は、ゲートライン１６−ｊから画素領域に延びたゲート電極とともにスイッチング素子２１を形成する。キャパシタ電極３０６は、ＣＳライン１７−ｊとともに保持キャパシタ２３の平行電極として機能する。スイッチング素子２１及び保持キャパシタ２３を含む画素回路が形成されている画素の部分３１は、表示モニタ背面に設置されたバックライト光源からの光を透過することができない。従って、部分３１は、反射体を設けて外光を反射することで表示を行う反射型表示領域として利用される。一方、画素の残りの部分３２は、画素回路を形成されておらず、バックライト光源からの光を透過して表示を行う透過型表示領域として利用される。このように反射型表示領域及び透過型表示領域の両方が設けられている液晶ディスプレイ装置は半透過型液晶ディスプレイ装置と呼ばれており、暗所ではバックライト光源による透過光を利用し、明るい所では外光による反射光を利用することで、視認性を確保しながら電力消費を抑えることができる。

図３（ｂ）は、図３（ａ）に示される画素を鎖線Ａ−Ａ’で切断した切断図である。画素は、第１透明基板３０１及び第１透明基板３０１の下側面と対向する上側面を有する第２透明基板３０２と、第１透明基板３０１と第２透明基板３０２との間に液晶を封入して形成される液晶層３０３と、第２透明基板３０２の上に形成されている絶縁層３０４とを有する。また、第１透明基板３０１の上側面及び第２透明基板の下側面には偏光板３１１及び３１２が夫々設けられており、それらを透過する光を偏光させる。

画素電極２０は、絶縁層３０４の上に形成されている。コモン電極２４は、第１透明基板３０１の下側面に、液晶層３０３を介して画素電極２０と対向するよう設けられている。画素電極２０及びコモン電極２４は、光を透過することができる透明電極であり、例えば酸化インジウムスズ（ＩＴＯ）から成る。

第２透明基板３０２の上側面には、スイッチング素子２１の導通経路（すなわち、ＴＦＴチャネル）３０５と、キャパシタ電極３０６とが形成されている。ＴＦＴチャネル３０５及びキャパシタ電極３０６は、例えばポリシリコンから成る。ゲート電極１６−ｊは、ＴＦＴチャネル３０５の上に延在し、ＴＦＴチャネル３０５とともにスイッチング素子２１を形成する。ＣＳライン１７−ｊは、絶縁層３０４中でキャパシタ電極３０６から一定距離隔たってキャパシタ電極３０６と平行に延在し、キャパシタ電極３０６とともに保持キャパシタ２３を形成する。

ゲート電極１６−ｊ及びＣＳライン１７−ｊは、例えば金属材料等の光を透過することができない材料から成ってよい。従って、スイッチング素子２１及び保持キャパシタ２３が形成されている領域は、反射体３０８を設けて外光を反射することで表示を行う反射型表示領域３１として利用される。反射体３０８は、スイッチング素子２１及び保持キャパシタ２３の真上に位置するよう画素電極２０の上に設けられている。反射体３０８は、図中矢印３０９によって示されるように、画素内に入射した外光を反射する。

スイッチング素子２１及び保持キャパシタ２３が形成されていない領域は、図中矢印３１０によって示されるようにバックライト光源３００からの光を透過して表示を行う透過型表示領域３２として利用される。

図３に示される画素構造において、保持キャパシタ２３のサイズをより大きくしようとした場合、１画素に占める反射型表示領域３１の面積比は大きくなり、反対に、透過型表示領域３２の面積比は小さくなる。すなわち、開口率は小さくなる。そして、開口率を維持しようとした場合には、解像度が低下する。

図４は、画素が図２に示される回路構成を有する場合における本発明の実施形態に従う画素の構造の例を表す。

図４（ａ）は、画素を上から見た図である。縦方向にソースライン１５−ｉ及び隣接するソースライン１５−（ｉ＋１）が延在しており、それらと交差するよう横方向にゲートライン１６−ｊが延在する。図中斜線部分は、ゲートライン１６−ｊを表す。ゲートライン１６−ｊの下には、スイッチング素子２１の導通経路３０５が設けられている。導通経路３０５は、ゲートライン１６−ｊから画素領域に延びたゲート電極とともにスイッチング素子２１を形成する。ゲートライン１６−ｊの上には、保持キャパシタ２３を形成する平行電極であるキャパシタ電極３０７ａ及び３０７ｂが設けられている。画素の部分３１’は、スイッチング素子２１及び保持キャパシタ２３を含む画素回路を形成されており、表示モニタ背面に設置されたバックライト光源からの光を透過することができない。従って、反射体を設けて外光を反射することで表示を行う反射型表示領域として利用される。画素の残りの部分３２”は、画素回路を形成されておらず、バックライト光源からの光を透過して表示を行う透過型表示領域として利用される。

図４（ｂ）は、図４（ａ）に示される画素を鎖線Ｂ−Ｂ’で切断した切断図である。画素は、第１透明基板３０１及び第１透明基板の下側面と対向する上側面を有する第２透明基板３０２と、第１透明基板３０１と第２透明基板３０２との間に液晶を封入して形成される液晶層３０３と、第２透明基板３０２の上に形成されている絶縁層３０４とを有する。また、第１透明基板３０１の上側面及び第２透明基板の下側面には偏光板３１１及び３１２が夫々設けられており、それらを透過する光を偏光させる。

画素電極２０は、絶縁層３０４の上に形成されている。コモン電極２４は、第１透明基板３０１の下側面に、液晶層３０３を介して画素電極２０と対向するよう設けられている。画素電極２０及びコモン電極２４は、光を透過することができる透明電極であり、例えば酸化インジウムスズ（ＩＴＯ）から成る。

第２透明基板３０２の上側面には、スイッチング素子２１の導通経路（すなわち、ＴＦＴチャネル）３０５が形成されている。ゲート電極１６−ｊは、ＴＦＴチャネル３０５の上に延在し、ＴＦＴチャネル３０５とともにスイッチング素子２１を形成する。

更に、２つのキャパシタ電極３０７ａ及び３０７ｂは、画素電極２０の真下にあって且つスイッチング素子２１の真上にあるよう絶縁層３０４中でお互いに一定距離隔たって平行に延在する。このようにしてキャパシタ電極３０７ａ及び３０７ｂは保持キャパシタ２３を形成する。なお、キャパシタ電極３０７ａ及び３０７ｂのいずれか一方は、図２に示されるＣＳライン１７−ｊであってよい。

本例では、ゲート電極１６−ｊ及びキャパシタ電極３０７ａ、３０７ｂは、例えば金属材料等の光を透過することができない材料から成ってよい。従って、スイッチング素子２１及び保持キャパシタ２３が形成されている領域は、反射体３０８を設けて外光を反射することで表示を行う反射型表示領域３１’として利用される。反射体３０８は、スイッチング素子２１及び保持キャパシタ２３の真上に位置するよう画素電極２０の上に設けられている。反射体３０８は、図中矢印３０９によって示されるように、画素内に入射した外光を反射する。

スイッチング素子２１及び保持キャパシタ２３が形成されていない領域は、図中矢印３１０によって示されるようにバックライト光源３００からの光を透過して表示を行う透過型表示領域３２’として利用される。

図４に示される画素構造は、表示パネルの厚み方向を利用して保持キャパシタ２３を形成することで、図３に示される画素構造に比べて、１画素に占める反射型表示領域３１’の面積比が小さくなり、反対に、透過型表示領域３２’の面積比は大きくなっている。すなわち、開口率は大きくなり、解像度を高くすることが可能である。

図５は、本発明の実施形態に従う画素の構造の第２の例を表す。図５に示される画素構造では、キャパシタ電極３０７は１つしか設けられていない。しかしながら、キャパシタ電極３０７は、画素電極２０の真下に一定距離隔てて設けられており、画素電極２０とともに保持キャパシタ２３を形成する。なお、キャパシタ電極３０７は、図２に示されるＣＳライン１７−ｊであってよい。

図６は、本発明の実施形態に従う画素の構造の第３の例を表す。図６に示される画素構造では、キャパシタ電極３０７’は、反射型表示領域３１’のみならず透過型表示領域３２’にまで延在する。ただし、キャパシタ電極３０７’は、光を透過することができる透明電極でなければならない。例えば、透明電極３０７’はＩＴＯから成る。

透明電極３０７’は、図６に示される例で、画素電極２０の外側の領域にまで延在しているが、実際は少なくとも画素電極２０の真下にのみ存在すればよい。しかしながら、垂直配向型液晶ディスプレイ装置では、透明電極３０７’が、表示パネルに配設される全ての画素電極２０にわたって、すなわち、第２透明基板３０２の画像表示領域の全面にわたって形成されることで、垂直配向型液晶ディスプレイ装置に特有のドメインの問題に対処することができる。ドメインとは、白色表示状態でユーザが指で表示パネルを押す等して表示パネルに局所的に圧力が加えられるときに当該部分に発生する画像表示のざらつきをいう。これは垂直配向型液晶ディスプレイ装置の構造に起因し、具体的に、相互に隣接する画素電極どうしの周囲の電界には明確な境界又は区画が存在しないために、それらの電界は連続しており相互に影響を及ぼし合うことによる。

例えば特許第４４１０２７６号明細書には、垂直配向型液晶ディスプレイ装置において問題となるドメインを解消するための方法が開示されている。特許第４４１０２７６号明細書では、ドメインを解消するための方法として、画素電極が配設される透明基板の下に絶縁層を介して下部電極を形成し且つこの下部電極にコモン電極の電位と同電位が与えられることで、相互に隣接する画素電極どうしの間に電気的境界を設けることが考えられている。相互に隣接する画素電極どうしの間には物理的な間隙が存在し、この間隙において、コモン電極と下部電極との間に等電位面が形成される。１つの画素電極とコモン電極との間の電界は、その画素電極周囲の等電位面から外部へ延在することはなく、このようにして、等電位面は、相互に隣接する画素電極どうしの間の電気的境界として働く。

本発明の実施形態において、透明電極３０７’は、画素電極２０の直下を含む第２透明基板３０２の画像表示領域の全面にわたって形成されることで、特許第４４１０２７６号明細書に開示される発明における下部電極としての機能も果たすことができる。この場合に、透明電極３０７’は、コモン電極の電位と同じ電位を有する必要がある。

なお、ここまで半透過型液晶ディスプレイ装置を例として説明してきたが、本発明の実施形態は、透過型液晶ディスプレイ装置及び反射型液晶ディスプレイ装置のいずれにも適用可能である。本発明の実施形態は、どのようなタイプの液晶ディスプレイ装置に適用されるとしても、高開口率を確保しながら高解像度を実現することができる。

また、本発明の実施形態を用いることにより、開口率及び解像度を損なうことなく、メモリ、センサ、導電線、導電性の層間ビア及び／又は信号プロセッサ等の付加的な回路を画素に組み込むことが可能となる。これについて、以下、ＭＩＰ（Memory in Pixel）回路が画素に組み込まれる場合を例として説明する。

ＭＩＰ技術は、画素ごとにメモリを設け、静止画表示時には、メモリに記憶されているデータを画素に書き込むことで、ドライバの駆動を停止し、消費電力を削減するものである。ＭＩＰ技術は、特に、バックライト光源を用いないために消費電力が小さく、バッテリー駆動のモバイル機器で利用されることが多い反射型液晶ディスプレイ装置に適している。例えば、携帯電話機は使用時のほとんどの時間が待ち受け状態であり、その間は、ディスプレイ部の大部分又は全体は静止画を表示するのが一般的であるため、ＭＩＰ技術が用いられることで電池消耗を抑えることができる。

一般的に、ＭＩＰ技術では、データを保持するためのメモリ回路として、ＤＲＡＭ（Dynamic Random Access Memory）又はＳＲＡＭ（Static Random Access Memory）が用いられる。ＳＲＡＭがトランジスタによる順序回路で構成される一方、ＤＲＡＭはトランジスタ及びキャパシタ各１つずつで構成されるので、回路面積の縮小化及び画素ピッチの狭小化の点で、ＤＲＡＭの方が有利である。しかし、ＤＲＡＭは、キャパシタに蓄えられた微小電荷を保持するためにリフレッシュ動作を要する。

図７は、ＤＲＡＭから成るＭＩＰ回路を有する画素の構成例を示す回路図である。

画素Ｐ’_ｊｉは、画素電極２０、スイッチング素子２１、液晶表示素子２２、保持キャパシタ２３及びコモン電極２４に加えて、メモリ回路７０を更に有する。メモリ回路７０は、第２、第３及び第４のスイッチング素子７１〜７３と、サンプリングキャパシタ７４とを有する。例えば、第２、第３及び第４のスイッチング素子７１〜７３はＴＦＴであってよい。サンプリングキャパシタ７４は、一方の端子をソースライン１５−ｉに接続され、他方の端子を第２のスイッチング素子７１を介して画素電極２０に接続されている。

画素Ｐ’_ｊｉには、更に、サンプリングライン１８−ｊ及びリフレッシュライン１９−ｊが通されている。サンプリングライン及びリフレッシュラインは、画素の行又は列ごとに設けられ、本例では画素が行単位で選択されることから行ごとに設けられている。

第２のスイッチング素子７１の制御端子はサンプリングライン１８−ｊに接続されている。第３のスイッチング素子７２及び第４のスイッチング素子７３は直列に接続されて、画素電極２０とソースライン１５−ｉとの間に挿入されている。第３のスイッチング素子７２の制御端子は、サンプリングキャパシタ７４と第２のスイッチング素子７１との間に接続されている。第４のスイッチング素子７３の制御端子は、リフレッシュライン１９−ｊに接続されている。サンプリングキャパシタ７４並びに第２及び第３のスイッチング素子７１、７２はＤＲＡＭを形成する。

次いで、図７に示される画素回路を有する本発明の実施形態に係る液晶ディスプレイ装置が、画素電極への印加電圧がオフのときに液晶分子が垂直配向となって画面表示が黒色表示となるノーマリブラックの垂直配向型液晶ディスプレイ装置であるとして、白色表示状態での反転駆動動作について説明する。図８は、図７に示される画素回路の動作の一例を説明するためのタイミングチャートである。

初期状態（〜Ｔ_１１）で、画素電極２０の電位（以下、「画素電圧」と称する。）Ｖ_２０はハイ（例えば、５ボルト（Ｖ））であり、コモン電極２４（及びＣＳライン１７−ｊ）の電位（以下、「コモン電圧」と称する。）Ｖ_２４はロー（例えば、０Ｖ）である。このとき、第１、第２、第３及び第４のスイッチング素子２１、７１〜７３はオフ状態である。

時間Ｔ_１１で、現在の画素電圧Ｖ_２０をサンプリングするために、サンプリングライン上の電位Ｖ_１８−ｊは、例えばコントローラ１４によってハイに駆動され、第２のスイッチング素子７１がオンする。これにより、第２のスイッチング素子７１とサンプリングキャパシタ７４との間の電位（以下、「サンプリング電圧」と称する。）Ｖ_７４は、ハイに相当する電圧を示す。サンプリングライン上の電位Ｖ_１８−ｊは、その後、時間Ｔ_１２でローに駆動されるが、サンプリング電圧Ｖ_７４はキャパシタ７４の働きによってハイのまま保持される。

続く期間Ｔ_１３〜Ｔ_１４に表示素子２２及び保持キャパシタ２３をプリチャージするために、ゲートライン上の電位Ｖ_１６−ｊがゲートドライバ１３によってハイに駆動され、同時に、ソースライン上の電位Ｖ_１５−ｉがソースドライバ１２によってハイに駆動される。これにより、第１のスイッチング素子２１はオンし、画素電極２０はソースライン１５−ｉに接続される。また、プリチャージ期間の開始時Ｔ_１３に、コモン電圧Ｖ_２４はハイに駆動される。

プリチャージ期間の終了時Ｔ_１４に、ゲートライン上の電位Ｖ_１６−ｊはゲートドライバ１３によってローに駆動され、第１のスイッチング素子２１はオフする。次いで、ソースライン上の電位Ｖ_１５−ｉはソースドライバ１２によってローに駆動されるが、コモン電圧Ｖ_２４はハイのままである。

その後、時間Ｔ_１５で、リフレッシュライン上の電位Ｖ_１９−ｊは、例えばコントローラ１４によってハイに駆動され、第４のスイッチング素子７３はオンする。これにより、第３のスイッチング素子７２の導通端子（ソース端子）での電位は、第４のスイッチング素子を介してソースライン１５−ｉに接続されるのでローとなる。第３のスイッチング素子７２の制御端子に存在するサンプリング電圧Ｖ_７４はこのときハイであるから、第３のスイッチング素子７２はオンする。従って、画素電極２０は、第３スイッチング素子７２及び第４のスイッチング素子７３を介してソースライン１５−ｉに接続され、画素電圧Ｖ_２０はローとなる。リフレッシュライン上の電位Ｖ_１９−ｊは、時間Ｔ_１６で再びローに駆動され、第４のスイッチング素子７３はオフする。

最終的に、画素電圧Ｖ_２０及びコモン電圧Ｖ_２４は、夫々初期状態から反転されて、ハイ／ローが入れ替わる。従って、表示素子２２の両端電圧は−５Ｖであり、符号が反転され得る。

この状態で、次のサンプリングタイミングＴ_２１で、現在の画素電圧Ｖ_２０をサンプリングするために、サンプリングライン上の電位Ｖ_１８−ｊは、例えばコントローラ１４によってハイに駆動され、第２のスイッチング素子７１がオンする。これにより、サンプリング電圧Ｖ_７４は、画素電極２０に接続されるので、ローに相当する電圧を示す。その後、時間Ｔ_２２で、サンプリングライン上の電位Ｖ_１８−ｊはローに駆動される。

続く期間Ｔ_２３〜Ｔ_２４に表示素子２２及び保持キャパシタ２３をプリチャージするために、ゲートライン上の電位Ｖ_１６−ｊがゲートドライバ１３によってハイに駆動され、同時に、ソースライン上の電位Ｖ_１５−ｉがソースドライバ１２によってハイに駆動される。これにより、第１のスイッチング素子２１はオンし、画素電極２０はソースライン１５−ｉに接続される。よって、画素電圧Ｖ_２０はハイに駆動される。また、プリチャージ期間の開始時Ｔ_２３に、コモン電圧Ｖ_２４はローに駆動される。

プリチャージ期間の終了時Ｔ_２４に、ゲートライン上の電位Ｖ_１６−ｊはゲートドライバ１３によってローに駆動され、第１のスイッチング素子２１はオフする。次いで、ソースライン上の電位Ｖ_１５−ｉはソースドライバ１２によってローに駆動される。

その後、時間Ｔ_２５で、リフレッシュライン上の電位Ｖ_１９−ｊは、例えばコントローラ１４によってハイに駆動され、第４のスイッチング素子７３はオンする。これにより、第３のスイッチング素子７２の導通端子（ソース端子）での電位は、第４のスイッチング素子を介してソースライン１５−ｉに接続されるのでローとなる。しかし、第３のスイッチング素子７２の制御端子に存在するサンプリング電圧Ｖ_７４はこのときローであるから、第３のスイッチング素子７２はオフしたままである。従って、第３のスイッチング素子７２がオフしているので、画素電極２０はソースライン１５−ｉに接続されず、画素電圧Ｖ_２０はハイのままである。リフレッシュライン上の電位Ｖ_１９−ｊは、時間Ｔ_２６で再びローに駆動され、第４のスイッチング素子７３はオフする。

最終的に、画素電圧Ｖ_ｐｉｘ及びコモン電圧Ｖ_ｃｏｍは、夫々再び反転されて、ハイ／ローが入れ替わり、初期状態に戻る。従って、表示素子２２の両端電圧は＋５Ｖであり、再び符号が反転され得る。

図２及び図７の夫々に示される回路構成を比較して、画素回路はＭＩＰ回路を有することで大規模化することが分かる。最大限の開口率が得られるように、ＭＩＰ回路は、一般的に、反射体と重なり合う下側透明基板（例えば、図３の第２透明基板３０２）上の領域に形成される。図３を参照して明らかなように、従来技術に従う構造の画素では、ある程度の開口率を保ちながらＭＩＰ回路を画素に組み込もうとした場合、保持キャパシタ２３を形成するための第２透明基板３０２上のスペースが制限される。しかしながら、フリッカやクロストーク等の問題のために保持キャパシタ２３のサイズは小さくすることができない。そうすると必然的に開口率が小さくなり、そして、開口率を維持しようとした場合には、解像度が低下する。然るに、本発明は、ＭＩＰ回路等の付加的な回路を画素に組み込む場合に有用である。図４乃至６を参照して説明した本発明の実施形態によれば、保持キャパシタ２３を形成するために従来必要とされていた第２透明基板３０２上のスペースにＭＩＰ回路を形成することができるので、開口率及び解像度を損なうことなくメモリ機能を導入することが可能である。

図９は、図７に示されるようにＭＩＰ回路を有するよう構成された画素について本発明を適用した場合と適用しなかった場合の夫々について開口率とＰＰＩとの関係を表したグラフである。図９のグラフにおいて、縦軸は開口率（単位はパーセント（％））を示し、横軸はＰＰＩを示す。なお、ここでいう開口率とは、画素が反射型表示領域及び透過型表示領域を有する場合に画素全体に占める透過型表示領域の割合である。

第１のライン９１は、本発明が適用される場合、すなわち、図４乃至６に示されるように表示パネルの厚み方向を利用して保持キャパシタが形成される場合の開口率とＰＰＩとの関係を表す。第２のライン９２は、本発明が適用されない場合、すなわち、図３に示されるように保持キャパシタを含む画素回路が下側透明基板上に形成される従来技術における開口率とＰＰＩとの関係を表す。

図９から明らかなように、いずれの場合にも開口率が大きくなるとＰＰＩは小さくなるが、本発明が適用される場合の方が、同じＰＰＩであっても開口率は大きく、また、同じ開口率であってもＰＰＩは大きい。このように、本発明の実施形態によれば、高開口率を確保しながら高解像度を実現することが可能である。

図１０は、本発明の実施形態に係る液晶ディスプレイ装置を備える電子機器の例である。図１０の電子機器１００は、ラップトップ型ＰＣとして表されているが、例えば、テレビ受像機、ラップトップ型若しくはデスクトップ型のパーソナルコンピュータ（ＰＣ）、携帯電話機、デジタルカメラ、パーソナルデジタルアシスタント（ＰＤＡ）、カーナビゲーション装置、ポータブルゲーム機、又はオーロラビジョン等の他の電子機器であってもよい。

ラップトップ型ＰＣ１００は、情報を画像として表示可能な表示パネルを備えたディスプレイ装置１１０を有する。ディスプレイ装置１１０の表示パネルは、図４乃至６に示されるような構造を有する画素のマトリクス配置を有する。たとえば、ディスプレイ装置１１０は、タッチパネル機能を有してよく、この場合に、各画素には、タッチセンスのためのセンサ回路が組み込まれている。具体的に、センサ回路は、反射体と重なり合う下側透明基板（例えば、第２透明基板３０２）上の領域に形成される。

以上、発明を実施するための最良の形態について説明を行ったが、本発明は、この最良の形態で述べた実施の形態に限定されるものではない。本発明の主旨を損なわない範囲で変更することが可能である。

１０，１１０ ディスプレイ装置
１１ 表示パネル
１２ ソースドライバ
１３ ゲートドライバ
１４ コントローラ
１５−１〜１５−ｍ，１５−ｉ，１５−（ｉ＋１） ソースライン
１６−１〜１６−ｎ，１６−ｊ ゲートライン（ゲート電極）
１７−ｊ ＣＳライン
１８−ｊ サンプリングライン
１９−ｊ リフレッシュライン
１００ 電子機器
２０ 画素電極
２１，７１〜７３ スイッチング素子
２２ 液晶表示素子
２３ 保持キャパシタ
２４ コモン電極（対向電極）
３１，３１’ 反射型表示領域
３２，３２’ 透過型表示領域
３００ バックライト光源
３０１ 第１透明基板
３０２ 第２透明基板
３０３ 液晶層
３０４ 絶縁層
３０５ ＴＦＴチャネル
３０６，３０７，３０７’，３０７ａ，３０７ｂ キャパシタ電極
３０８ 反射体
３０９ 外光
３１０ バックライト
３１１，３１２ 偏光板
７０ メモリ回路
７４ サンプリングキャパシタ
Ｐ_１１〜Ｐ_ｎｍ，Ｐ_ｊｉ，Ｐ’_ｊｉ 画素

Claims (12)

1. 第１透明基板及び該第１透明基板と対向する第２透明基板と、
   前記第２透明基板の上に形成される絶縁層と、
   前記絶縁層の上にマトリクス状に配設される複数の画素電極と、
   前記画素電極と対向するよう前記第１透明基板に形成され、所定電位を有する対向電極と、
   前記画素電極と前記対向電極との間に存在する液晶層と、
   前記第２透明基板の上側面に形成され、前記画素電極の夫々に電圧を印加する画素回路と、
   前記絶縁層内で前記画素電極と平行する少なくとも１つの平行電極と
   を有する液晶ディスプレイ装置。
2. 前記絶縁層内に前記画素電極と平行するひと組の平行電極を有し、該ひと組の平行電極の間にキャパシタを形成して前記画素電極と前記対向電極との間の電位差を保持する、請求項１に記載の液晶ディスプレイ装置。
3. 前記少なくとも１つの平行電極と前記画素電極との間にキャパシタを形成して前記画素電極と前記対向電極との間の電位差を保持する、請求項１に記載の液晶ディスプレイ装置。
4. 前記少なくとも１つの平行電極は、前記複数の画素電極にわたって前記絶縁層内に延在する、請求項３に記載の液晶ディスプレイ装置。
5. 前記少なくとも１つの平行電極は、前記対向電極の電位と同じ電位を有する、請求項４に記載の液晶ディスプレイ装置。
6. 前記少なくとも１つの平行電極は透明電極材料から成る、請求項３乃至５のうちいずれか一項に記載の液晶ディスプレイ装置。
7. 前記画素回路は、メモリ、センサ、導電線、導電性の層間ビア及び信号プロセッサのうちの少なくとも１つを有する、請求項１乃至６のうちいずれか一項に記載の液晶ディスプレイ装置。
8. 前記メモリはＤＲＡＭ又はＳＲＡＭを有する、請求項７に記載の液晶ディスプレイ装置。
9. 前記複数の画素電極の夫々の全体又は一部分の上に形成される反射体を更に有し、
   前記液晶層は、前記複数の画素電極の夫々と前記対向電極との間の電位差に応じて、前記反射体によって反射される外光の量を制御する、請求項１乃至８のうちいずれか一項に記載の液晶ディスプレイ装置。
10. 前記第２透明基板の下側面から上側面に向かう光を照射するバックライト光源を更に有し、
    前記液晶層は、前記複数の画素電極の夫々と前記対向電極との間の電位差に応じて、自身を通る前記バックライト光源からの光の量を制御する、請求項１乃至８のうちいずれか一項に記載の液晶ディスプレイ装置。
11. 前記第２透明基板の下画面から上側面に向かう光を照射するバックライト光源と、
    前記画素回路を覆うよう前記複数の画素電極の夫々の一部分の上に形成される反射体と
    を更に有し、
    前記液晶層は、前記複数の画素電極の夫々と前記対向電極との間の電位差に応じて、自身を通る前記バックライト光源からの光の量及び前記反射体によって反射される外光の量を制御する、請求項１乃至８のうちいずれか一項に記載の液晶ディスプレイ装置。
12. 請求項１乃至１１のうちいずれか一項に記載の液晶ディスプレイ装置を有する電子機器。

Images