JP4761828B2 - 表示装置 - Google Patents

Description

画素回路がマトリクス状に配置された表示装置に関する。

従来より、薄型化、小型化が可能で低消費電力の表示装置として、液晶表示装置が知られており、様々な機器の表示器として採用されている。この液晶表示装置（以下、ＬＣＤ）は、それぞれの対向面側に電極が形成された２枚の基板を、間に液晶を封入して貼り合わせた構成を備え、電極間に電圧信号を印加し、配向状態によって光学特性の変化する液晶の配向を制御して光源からの光の透過率を制御することで表示を行う。

ここで、基板の対向面側に形成されている電極間に直流電圧を印加し続けると、液晶分子の配向状態が固定される、つまり、いわゆる焼き付きの問題が発生することが知られており、従来より、液晶を駆動する電圧信号としては、基準電圧に対する極性が周期的に反転する交流電圧信号が採用されている。

この液晶駆動電圧信号の極性反転の方式としては、マトリクス状に複数の画素が配列されている液晶表示装置において、１フレーム毎の反転、１垂直走査（１Ｖ）単位（または１フィールド単位）毎の反転、１水平走査（１Ｈ）単位毎の反転、１画素（１ドット）単位毎の反転が知られている。なお、１フレーム単位は、例えば、ＮＴＳＣ信号でいう１フレーム単位であり、１フィールド単位は、１フレームを構成する複数のフィールドの各単位（例えば、奇数フィールドと偶数フィールド）に相当する。

特許文献１に示される、１画素（ドット）単位で、極性を反転するドット反転方式は、上述の方式中もっとも、反転が表示品質へ及ぼす影響が出にくい方式であり好ましい。しかし、その駆動方式が複雑になりやすいという問題があった。

なお、ドット反転方式において、保持容量のベースとなるラインであるＳＣラインの電圧を変更することについては、特許文献１に提案されている。

特開２００３−１５０１２７号公報

しかし、この特許文献１の構成では、ＳＣラインを１行（水平走査ライン）について２本のＳＣラインが必要になる。従って、自画素の回路には接続されないＳＣラインが画素中に存在し、そこに寄生容量が発生し、動作に影響を与える。

本発明は、画素回路がマトリクス状に配置された表示装置であって、各画素回路は、一端がデータ信号が供給されるデータラインに接続され、ゲートが選択ラインに接続され、選択ラインの選択信号をＨレベルまたはＬレベルに設定することによってオンオフされる画素ＴＦＴと、一端が画素ＴＦＴの他端に接続され、他端が保持容量ラインに接続され、データラインから供給されたデータ信号の電圧を保持する保持容量と、一方の電極が画素ＴＦＴの他端に接続され、他方の電極が共通電極電位に保持される液晶素子と、を備えるとともに、前記保持容量ラインは、前記画素ＴＦＴをオンして、データライン上のデータ信号を保持容量に書き込んだ後、第１のレベルから第２のレベルに変化し、これによって液晶素子に印加する電圧をシフトさせ、前記保持容量ラインは、各画素回路の行に対応して２本設けられ、行方向に配置されている複数の画素回路は、２本の保持容量ラインのいずれか一方に接続されているとともに、２本の保持容量ラインは、２種類の電位を有し、前記保持容量の容量値をＣsc、前記保持容量ラインであって、隣接する画素回路に接続されるものと前記画素電極のノードに発生する寄生容量の容量値をＣpa、前記画素ＴＦＴのゲートと前記画素電極のノードに発生するゲート容量の容量値をＣgs、前記液晶素子の容量値をＣlc、前記保持容量ラインにおいてシフトさせる電圧値をΔＶsc、前記データ信号の黒レベル電圧と白レベル電圧の電位差をＶb、電圧シフト後における黒レベル電圧をＶB、画素回路を動作させる電力を供給する電源の電源電圧をＶDDとしたときに、下記（ｉ）、（ｉｉ）式を満足することを特徴とする。
｛（Ｃsc−Ｃpa）／（Ｃgs＋Ｃlc＋Ｃsc＋Ｃpa）｝・ΔＶsc＝ＶB−Ｖb／２ (i)
ΔＶsc＜ＶDD (ii)

また、前記２種類の電位は、一方の電位が正から負の方向、または負から正の方向へシフトしたときに、他方の電位はその逆方向へシフトすることが好適である。

以上説明したように、本発明によれば、保持容量ラインに対する寄生容量や、保持容量の容量値を調節することで、回路動作を確実に行わせることができる。

以下、本発明の実施形態について、図面に基づいて説明する。

図１に、本実施形態の概略構成を示す。画素回路１は表示領域全体にマトリクス配置されている。マトリクス配置は、完全な格子状ではなく、ジグザグ状でもよい。また、表示は、モノクロでもフルカラーでもよく、フルカラーの場合通常画素はＲＧＢの３色であるが、必要に応じて白を含む特定の色の画素を追加することも好適である。

１つの画素回路１は、図に示すように、データラインＤＬにドレインが接続されたｎチャネルの画素ＴＦＴ１０と、この画素ＴＦＴ１０のソースに接続された液晶素子１２および保持容量１４を有している。画素ＴＦＴ１０のゲートには、各水平走査ライン毎に配置されるゲートラインＧＬが接続されている。ここで、画素ＴＦＴ１０のゲートソース間にはゲート容量１８が必然的に発生している。

液晶素子１２は、画素ＴＦＴ１０のソースにその画素毎に個別に設けられる画素電極が接続され、この画素電極に対し、液晶を挟んで全画素共通の共通電極が対向配置されて構成されている。なお、共通電極は、共通電極電源Ｖｃｏｍに接続されている。

また、保持容量１４は、画素ＴＦＴ１０のソースを構成する半導体層を延長した部分がそのまま一方の電極となり、酸化膜を介して対向形成された容量ラインＳＣが一部が対向電極になっている。なお、保持容量１４の電極になる部分を画素ＴＦＴ１０の部分と切り離して別の半導体層として、両者をメタル配線で接続してもよい。

ここで、容量ラインＳＣは、１行（水平走査ライン）に対し、ＳＣ−Ａ、ＳＣ−Ｂの２本があり、水平走査方向において、各画素回路の保持容量がＳＣ−Ａ、ＳＣ−Ｂに交互に接続されている。この図に示した画素回路では、保持容量１４は、容量ラインＳＣ−Ａに接続されており、隣の画素の保持容量１４が容量ラインＳＣ−Ｂに接続されている。

また、この画素において、容量ラインＳＣ−Ｂは接続されていないが画素領域中を通過する。従って、液晶素子１２の画素電極と容量ラインＳＣ−Ｂとの間に寄生容量１６が発生する。

ゲートラインＧＬには、垂直ドライバ２０が接続されており、この垂直ドライバ２０が、ゲートラインＧＬを１水平期間毎に順次１本ずつ選択してＨレベルにする。垂直ドライバ２０は、シフトレジスタを有しており、１垂直走査期間の開始を示す信号ＳＴＶを受け、シフトレジスタの１段目をＨレベルとし、その後例えばクロック信号によってＨレベルを１つずつシフトすることで、各水平走査ラインのゲートラインＧＬを順次１本ずつ選択してＨレベルにする。ここで、例えばゲートラインＧＬのＨレベルはＶＤＤ電位であり、ＬレベルはＶＳＳ電位であり、これら電源電圧ＶＤＤ、ＶＳＳが垂直ドライバ２０に供給され、これによって垂直ドライバの出力であるゲートラインＧＬのＨレベル、Ｌレベルが設定される。

ＳＣドライバ２２は、２つの電圧レベルを２つの保持容量ラインＳＣ−Ａ、ＳＣ−Ｂに出力する。

なお、図示は省略してあるが、表示装置には、例えば水平ドライバも設けられており、入力されてくるビデオ信号のデータラインＤＬへの線順次の供給を制御する。すなわち、この例では、画素毎のビデオ信号のクロックに応じ、画素毎のサンプリングクロックを水平ドライバが出力し、このサンプリングクロックによって、スイッチをオンオフして１水平走査ライン分のビデオ信号（データ信号）をラッチする。そして、ラッチした１水平走査ラインの各画素についてのデータ信号を１水平走査期間にわたって、データラインＤＬに出力する。

なお、実際にはビデオ信号は、ＲＧＢの３種類あり、垂直方向の各画素は、Ｒ、Ｇ、Ｂのいずれか１つの同一色の画素になっている。そこで、データラインＤＬには、ＲＧＢのいずれか１色のデータ信号が設定される。

そして、本実施形態の装置では、ドット反転方式のＡＣ印加方式を採用している。すなわち、水平走査方向の各画素（ドット）では、液晶素子１２の画素電極に印加する電圧が、共通電極の電圧Ｖｃｏｍに対し極性が反対のデータ信号として印加される。

図３の左側に示したのは、第１の極性によるデータ信号であり、Ｖｖｉｄｅｏと書いた三角形の斜辺が、輝度に応じたデータ信号（書き込み電圧）を示している。データ信号は、黒レベルから白レベルまでＶｂの電位差（ダイナミックレンジ）であり、電圧シフト後に画素電極に印加される電圧は、Ｖｃｏｍを中心として電圧がＶｃｏｍに近い方が白、離れた方が黒になっている。従って、この例では、白レベルがＶｃｏｍ−Ｖｂ／２、黒レベルがＶｃｏｍ＋Ｖｂ／２となっている。また、隣接画素では、図３の右側に示したように、第１の極性とは反対の第２の極性になっており、白レベルがＶｃｏｍ＋Ｖｂ／２、黒レベルがＶｃｏｍ−Ｖｂ／２となっている。

そして、図２に示すように、画素ＴＦＴ１０のオン期間が終了しデータの書き込みが終了した後、容量ラインＳＣ−Ａ、ＳＣ−Ｂが所定電圧ΔＶｓｃだけシフトする。この例では、液晶としてノーマリホワイトのＴＮタイプのものが使用されている。なお、ノーマリブラックの垂直配向（ＶＡ）タイプなども好適である。図３の左側の画素については、容量ラインＳＣ−Ａが接続されており、ＶｓｃはΔＶｓｃだけ電圧を高い方向にシフトされる。また、図３の右側の画素については、容量ラインＳＣ−Ｂが接続されており、ＶｓｃはΔＶｓｃだけ電圧を低い方向にシフトされる。

これによって、図３に示すように、画素電極に印加されたデータ信号は、ΔＶｓｃに応じた電圧だけシフトされ、これがＶｃｏｍとの間に印加されることになる。ここで、ΔＶｓｃは、液晶の印加電圧に応じた透過率の変化が開始されるしきい値電圧Ｖａｔｈに対応した電圧に設定されており、シフト後の電圧によって、液晶素子１２による表示が可能となる。また、データ信号のダイナミックレンジは、シフト後のダイナミックレンジが表示における黒レベルから白レベルの電位差となるように設定される。

なお、図３において、Ｖａ（Ｗ）は、白レベルのデータ信号のシフト量、Ｖａ（Ｂ）は黒レベルのデータ信号のシフト量であり、これらのシフト量は、ΔＶｓｃによって決定される。また、Ｖｂはデータ信号の黒レベルと白レベルの電位差（ダイナミックレンジ）、Ｖｂ’はシフト後のダイナミックレンジである。

ここで、シフト後の液晶素子１２の画素電極の電圧値Ｖｐｉｘｅｌは、次の式で表される。
Ｖpixel＝Ｖvideo±｛（Ｃsc−Ｃpa）／（Ｃgs＋Ｃlc＋Ｃsc＋Ｃpa）｝・ΔＶsc (1)

本実施形態の場合、ＴＮタイプのノーマリホワイトの液晶を利用している。そこで、電圧の印加によって黒表示が行われる。シフト後のＶｃｏｍに対する黒レベル電圧をＶＢ、書き込み時のダイナミックレンジをＶbとすると、黒表示を行うためには次式を満足する必要がある。
｛（Ｃsc−Ｃpa）／（Ｃgs＋Ｃlc＋Ｃsc＋Ｃpa）｝・ΔＶsc＝ＶB−Ｖb／２ (2)

すなわち、Ｖb／２が書き込み時のＶｃｏｍに対する黒レベル電圧に該当し、ＶＢはシフト後の黒レベル電圧であるため、ＶB−Ｖb／２がシフト電圧となる。

また、画素回路は、電源電圧ＶＤＤに基づいて動作している。従って、シフト電圧ΔＶｓｃは、ＶＤＤより低いことが動作条件になる。
ΔＶsc＜ＶDD (3)

従って、これら（２）、（３）式を満足するように、画素回路を形成する必要がある。

一方、液晶素子１２の容量値Ｃｌｃはパネルサイズ、画素数、利用する液晶が決定されれば、決まる。また、選択トランジスタ１０のゲート容量Ｃｇｓは、画素ＴＦＴ１０のサイズが決定されれば、決まってしまう。従って、表示パネルを設計する段階で、大きな変更はできない。

そこで、本実施形態では、保持容量１４の容量値Ｃｓｃおよび寄生容量１６の容量値Ｃｐａを変更する。すなわち、保持容量１４の容量値Ｃｓｃを寄生容量１６の容量値Ｃｐａに比べてある比率以上大きくすれば、ΔＶｓｃを小さく設定しても（２）式を満足することができ、従って（３）も満足できる。そして、ΔＶｓｃを小さくすることで、低消費電力化を図ることができる。

また、ΔＶｓｃがＶＤＤを超えないようにＣｐａを決定することにより、Ｖｓｃ電圧発生回路として特別な電源を設ける必要がなくなる。また、低消費電力化が図れる、画素開口率を向上することができる、などのメリットが得られる。

なお、寄生容量１６は、ゲート電極と同一レベルに設けられ、画素電極との間には、層間絶縁膜、平坦化膜が存在する。この平坦化膜を厚くすることで、寄生容量１６を小さくすることができる。一方、保持容量１４を大きくするためには、ゲート酸化膜を薄くすればよい。なお、保持容量１４の容量値は、その面積を変更することでも容易に変更することができる。このような手法で、保持容量１４、寄生容量１６の容量値を調整することができる。
［具体例］
Ｃｓｃ＝３２０ｆＦ、Ｃｐａ＝１０ｆＦ、Ｃｌｃ＝４３０ｆＦ、Ｃｇｓ＝３ｆＦ、ΔＶｓｃ＝５．５８，Ｖｂ＝３．５Ｖ、Ｖｂ＝２．５Ｖ，ＶＤＤ＝８．５Ｖ程度に構成すると、｛（３２０−Ｃｐａ）／（３＋４３０＋３２０＋Ｃｐａ）｝・ΔＶｓｃ＝３．５−２．５／２となる。また、ΔＶｓｃ＜８．５である。

従って、この場合には、寄生容量１６の容量値について、Ｃｐａ＜９５ｆＦが導かれる。

例えば、この条件が満たされず、Ｃｐａが９５ｆＦ以上になると、シフト電圧が十分でなくなり、黒レベル表示が十分行えなくなる。

また、図４には、ＴＮ液晶とＶＡ液晶の印加電圧に対する透過率を示してある。ＴＮ液晶の場合には、液晶に印加する電圧を上昇していくと、当初透過率が一定の高レベル（白レベル）であり、液晶に印加する電圧がしきい値電圧を超えると透過率が減少し始め、その後透過率が一定の割合で減少し、一定の低レベル（黒レベル）になる。一方、ＶＡ液晶の場合には、液晶に印加する電圧を上昇していくと、当初透過率が一定の低レベル（黒レベル）であり、液晶に印加する電圧がしきい値電圧を超えると透過率が増加し始め、その後透過率が一定の割合で増加し、一定の高レベル（白レベル）になる。

また、ＴＮ液晶と、ＶＡ液晶では、表示に必要な電圧範囲（ダイナミックレンジ）は異なるが、本実施形態ではΔＶｓｃの変更により電圧範囲を調整できる。

そして、本実施形態においては、ＳＣドライバ２２において、垂直ドライバ２０において使用する電源電圧ＶＤＤ、ＶＳＳまたはパネルに入力されている電圧を容量ラインＳＣ（ＳＣ−ＡまたはＳＣ−Ｂ）におけるＨレベル電圧（Ｖｓｃ（Ｈ））および／またはＬレベル電圧（Ｖｓｃ（Ｌ））に利用する。 なお、垂直ドライバ２０には、ＶＤＤ、ＶＳＳの他に、ＧＮＤ電位も供給されている。すなわち、垂直ドライバ２０は、ゲートラインＧＬを駆動するためのシフトレジスタを有しているが、このシフトレジスタにおいてＧＮＤ電位を利用している。そこで、このＧＮＤ電位をＨレベル電圧（Ｖｓｃ（Ｈ） ）またはＬレベル電圧（Ｖｓｃ（Ｌ） ）のいずれか一方に利用することもできる。さらに、パネルに入力されてくる電位であれば、他の電位であっても利用可能である。従って、ＳＣドライバ２２においては、Ｈレベル電圧（Ｖｓｃ（Ｈ） ）およびＬレベル電圧（Ｖｓｃ（Ｌ） ）の両方に、垂直ドライバ２０において利用する電位を利用することも好適である。なお、以下の説明では、基本的に、ＳＣドライバ２２のＨレベル電圧（Ｖｓｃ（Ｈ） ）またはＬレベル電圧（Ｖｓｃ（Ｌ） ）の一方にＶＤＤまたはＶＳＳを利用することを例に挙げて説明する。

すなわち、図５に示すように、容量ラインＳＣにＨレベルを供給する期間についてＨレベルとなる表示制御信号がスイッチＳＷ１、ＳＷ２の制御端に供給される。スイッチＳＷ１、ＳＷ２は、それぞれｎチャネルＴＦＴと、ｐチャネルＴＦＴが並列接続された構成となっており、スイッチＳＷ１のｐチャネルＴＦＴのゲートと、スイッチＳＷ２のｎチャネルＴＦＴのゲートが接続され、ここに表示制御信号をインバータで反転した信号が供給され、スイッチＳＷ１のｎチャネルＴＦＴのゲートと、スイッチＳＷ２のｐチャネルＴＦＴのゲートに表示制御信号が供給されている。また、スイッチＳＷ１の入力には、例えばＶＤＤまたはＶｓｃ（Ｈ）が入力され、スイッチＳＷ２の入力には、Ｖｓｃ（Ｌ）またはＶＳＳが入力される。そして、スイッチＳＷ１、ＳＷ２の出力は、容量ラインＳＣ−ＡまたはＳＣ−Ｂに接続されている。

すなわち、ＳＣドライバ２２には、容量ラインＳＣ−Ａ、ＳＣ−Ｂを駆動するために、２つの電圧が必要であるが、本実施形態ではそのうちの１つもしくは２つともを垂直ドライバ２０において利用するＶＤＤまたはＶＳＳとしている。例えば、ＬレベルにＶｓｃ（Ｌ）を利用する場合には、ＨレベルをＶＤＤとし、ＨレベルにＶｓｃ（Ｈ）を利用する場合には、ＬレベルをＶＳＳまたはパネルに入力されている電圧とする。従って、表示装置においては、Ｖｓｃ（Ｈ）またはＶｓｃ（Ｌ）のいずれか一方を発生すればよく、もしくは両方とも必要はないため、電源回路を簡略化することができる。また、ＳＣドライバ２２は垂直ドライバ２０に近接して設けられるため、垂直ドライバ２０に入力されるＶＤＤまたはＶＳＳをＳＣドライバ２２に入力する配線は短くてよい。

なお、図５に示す回路は、１つの容量ラインＳＣ（ＳＣ−ＡまたはＳＣ−Ｂ）に対し、１つ設けられ、例えばＨレベルと、Ｌレベルの差がΔＶｓｃとなるように、Ｖｓｃ（Ｌ）がＶＤＤに対し決定されるか、またはＶｓｃ（Ｈ）がＶＳＳに対し決定される。

そして、この図５の回路によって、表示制御信号がＨレベルの時には、スイッチＳＷ１がオンとなり、例えばＶｓｃ（Ｈ）が出力され、表示制御信号がＬレベルの時には、スイッチＳＷ２がオンとなり、例えばＶｓｓが出力される。

ここで、ＶＡ液晶を用いたＶＡモードの表示装置における画素の構造および動作について、図６に基づいて説明する。

図６（ａ）、（ｂ）は、ＶＡ液晶を用いたＶＡモード液晶表示装置（ＬＣＤ）の概略断面、一例として図６（ｃ）に示すような概略平面構造を有するＬＣＤのＡ−Ａ線に沿った断面構造を示している。このＬＣＤでは、通常配向膜はラビング処理を施さないラビングレスタイプが採用される。このため、液晶の初期配向はプレチルトがなく、電圧非印加状態では、液晶分子の長軸方向が基板の法線方向に向いて配向している。垂直方向に初期配向した液晶分子６０は、図６（ａ）及び（ｂ）に示すように、ＬＣＤの共通電極４０と画素電極３０との間に電圧を印加し始めると、最初の電圧の低い状態で発生する弱電界（図中、点線で示す電気力線参照）が、画素電極３０の端部などで斜めに傾き、この斜め電界によって、電圧上昇に追従して液晶分子が倒れていく方角が規定される。

なお、例えば１画素領域内でそれぞれ、図示するように、配向分割部５０を設けておくことで、１画素領域内の複数領域でそれぞれ異なる方角に分割できる。図６の例では、この配向分割部５０は、電極不在領域（窓）や電極上に突起部を設けることで構成でき、共通電極４０と画素電極３０の両方にそれぞれ画面の垂直方向に折れ線状に延びるパターンで形成されている。なお、このようなパターンに限られるものではなく、例えば１画素領域内で、長手方向の上端および下端が２股に分かれたようなパターンで、電極不在領域（窓）や突起部を設けることで構成してもよい。このような配向分割部５０により、図６（ａ）、（ｂ）に示すように、１画素内における液晶配向方角の境界をこの分割部５０に固定でき、液晶分子の倒れていく方角の画素内での境界位置が、画素毎や、各駆動タイミング毎に異なり、表示がざらつくなどの表示品質への悪影響を防いでいる。

なお、本実施形態では、パネル背後などに配置された光源からの光だけで表示を行い、画素電極及び共通電極の両方にＩＴＯなどの透明導電性電極を採用した透過型ＬＣＤ、画素電極として反射金属電極を用い外光からの光を反射して表示を行う反射型ＬＣＤ、さらに光源使用時には透過モードとして、光源を消灯した際には反射モードとして機能する半透過型ＬＣＤのいずれのタイプにも採用可能である。反射型ＬＣＤや半透過型ＬＣＤなどでは、一層のコントラストの向上等が求められているが本実施形態のように極性反転を行うことで、例えばＥＣＢモードの反射型や半透過型ＬＣＤであっても十分に高いコントラストで表示を行うことが可能となる。

実施形態の構成を示す図である。 容量ラインＳＣ−Ａ、ＳＣ−Ｂの信号波形を示す図である。 電圧のシフトの状態を示す図である。 ＴＮ液晶と、ＶＡ液晶の透過率変化を示す図である。 ＳＣドライバの構成を示す図である。 ＶＡモードの画素の構造および動作を示す図である。

符号の説明

１ 画素回路、１２ 液晶素子、１４ 保持容量、２０ 垂直ドライバ、２２ ドライバ、３０ 画素電極、４０ 共通電極、５０ 配向分割部、６０ 液晶分子、ＤＬ データライン、ＧＬ ゲートライン、ＳＣ 容量ライン、ＳＷ１、ＳＷ２ スイッチ。

Claims (4)

1. 画素回路がマトリクス状に配置された表示装置であって、
   各画素回路は、
   一端がデータ信号が供給されるデータラインに接続され、ゲートが選択ラインに接続され、選択ラインの選択信号をＨレベルまたはＬレベルに設定することによってオンオフされる画素ＴＦＴと、
   一端が画素ＴＦＴの他端に接続され、他端が保持容量ラインに接続され、データラインから供給されたデータ信号の電圧を保持する保持容量と、
   一方の電極が画素ＴＦＴの他端に接続され、他方の電極が共通電極電位に保持される液晶素子と、
   を備えるとともに、
   前記保持容量ラインは、前記画素ＴＦＴをオンして、データライン上のデータ信号を保持容量に書き込んだ後、第１のレベルから第２のレベルに変化し、これによって液晶素子に印加する電圧をシフトさせ、
   前記保持容量ラインは、各画素回路の行に対応して２本設けられ、行方向に配置されている複数の画素回路は、２本の保持容量ラインのいずれか一方に接続されているとともに、２本の保持容量ラインは、それぞれＨレベル電位とＬレベル電位を有し、
   前記保持容量の容量値をＣsc、前記保持容量ラインであって、隣接する画素回路に接続されるものと前記画素電極のノードに発生する寄生容量の容量値をＣpa、前記画素ＴＦＴのゲートと前記画素電極のノードに発生するゲート容量の容量値をＣgs、前記液晶素子の容量値をＣlc、前記保持容量ラインにおいてシフトさせる電圧値をΔＶsc、前記データ信号の黒レベル電圧と白レベル電圧の電位差をＶb、電圧シフト後における黒レベル電圧を
   ＶB、画素回路を動作させる電力を供給する電源の電源電圧をＶDDとしたときに、下記（ｉ）、（ｉｉ）式を満足することを特徴とする表示装置。
   ｛（Ｃsc−Ｃpa）／（Ｃgs＋Ｃlc＋Ｃsc＋Ｃpa）｝・ΔＶsc＝ＶB−Ｖb／２ （ｉ）
   ΔＶsc＜ＶDD （ｉｉ）
2. 請求項１に記載の表示装置において、
   前記２種類の電位は、一方の電位が正から負の方向、または負から正の方向へシフトしたときに、他方の電位はその逆方向へシフトすることを特徴とする表示装置。
3. 請求項１に記載の表示装置において、
   前記Ｃscを前記Ｃpaより大きく設定することを特徴とする表示装置。
4. 請求項３に記載の表示装置において、
   前記Ｃpaは、前記画素ＴＦＴのゲート電極と同一層に前記保持容量ラインが設けられ、前記補助容量ラインと前記画素電極の間に絶縁膜が設けられることで形成され、
   前記Ｃscは、前記画素ＴＦＴのソースを構成する前記電極と、前記容量ラインの一部が酸化膜を介して対向することで形成され、
   前記絶縁膜を厚くし、かつ、前記酸化膜を薄くすることで、前記Ｃscを前記Ｃpaより大きく設定することを特徴とする表示装置。