JP2005241741A - 液晶表示装置の駆動法、液晶表示装置及び電子機器 - Google Patents
液晶表示装置の駆動法、液晶表示装置及び電子機器 Download PDFInfo
- Publication number
- JP2005241741A JP2005241741A JP2004048027A JP2004048027A JP2005241741A JP 2005241741 A JP2005241741 A JP 2005241741A JP 2004048027 A JP2004048027 A JP 2004048027A JP 2004048027 A JP2004048027 A JP 2004048027A JP 2005241741 A JP2005241741 A JP 2005241741A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- potential
- scanning line
- crystal display
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】コモン反転駆動LCDの回路を簡略にする。
【解決手段】走査線への非選択電位印加制御信号を2種類の異なる周期とする事で非選択電位電源を一つとする。具体的には第一の制御信号の周期をコモン電極駆動周期の1/2に、第二の制御信号の周期は前記コモン電極駆動周期の整数倍とする。
【選択図】 図2
【解決手段】走査線への非選択電位印加制御信号を2種類の異なる周期とする事で非選択電位電源を一つとする。具体的には第一の制御信号の周期をコモン電極駆動周期の1/2に、第二の制御信号の周期は前記コモン電極駆動周期の整数倍とする。
【選択図】 図2
Description
本発明は液晶表示装置の駆動法、液晶表示装置、及び携帯型電子機器に関するものであり、特にアクティブマトリクス基板を使用した液晶表示装置のコモン反転駆動に関するものである。
近年、ノートPCやモニター用を筆頭に薄膜トランジスターなどのアクティブ素子を用いた液晶表示装置は急速に普及している。通常のネマティック相液晶材料を用いた液晶表示装置においては、信頼性を確保するために液晶に印加する電圧を一定時間で極性反転させる交流駆動が必要である。一般的に白表示時と黒表示時で液晶にかける電圧差は3〜5Vである。従って、交流駆動を行うためには液晶を挟み込んだのアクティブマトリクス基板と対向する基板の電極(コモン電極)を固定電位とした場合、アクティブマトリクス基板上の画素電極には6〜10Vの電圧振幅の信号を入力しなくてはならない。しかし、一般的にICで5V以上の電圧振幅を持つ信号を出力するためには高耐圧性に優れた特殊なプロセスで製造される必要があるためコストが高くなる。これを回避するためにコモン電極の電位を交流駆動することで入力信号を低減にするコモン反転駆動法が考案されている(特許文献1参照)。
以下、図9を用いてコモン反転ならびに液晶印加電圧極性反転を走査線選択周期(1H周期)毎に行う1Hコモン反転駆動について、ノーマリー・ホワイトモード、画素スイッチング素子はNチャネル型薄膜トランジスターである液晶表示装置を例にとり説明する。
Vcom(1)は前記のコモン電極電位であり、補助容量(Cs)を形成する場合は補助容量共通電極の電位も同じとなる。Vcom(1)はコモン反転駆動では一定周期でVcomHとVcomL間を反転駆動される。VG1〜n(2−1〜2−n)はn番目の走査線に走査線駆動回路から与えられる電位であり、Vcom(1)が反転する毎に順次、一つの走査線に画素スイッチング素子をONする選択電位(VGON)が印加され、それ以外の時間では接続された画素スイッチング素子をOFFする非選択電位としてVGOFFH又はVGOFFLのどちらかがVcom(1)の電位に応じて選択されて印加される。なお、ここでVcom(1)の電位に応じて非選択電位をVGOFFHとVGOFFLの二値にするのは画素スイッチング素子の信頼性確保などの理由によるもので、例えば特許文献2などに詳細が記載されている。VS1〜m(3−1〜3−m)はデータ線にデータ線駆動回路から与えられる映像信号電位であり、VVIDEOHからVVIDEOLまでの間の振幅を有する。ここで使用する液晶素子を±VWHITEの電位差を持つ電極で挟み込んだときに白(透過)表示をし、±VBLACKの電位差を持つ電極で挟み込んだとき黒(非透過)表示をするように液晶材料やギャップを選択すると、VcomH≧VVIDEOH>VVIDEOL≧VcomL、VcomH−VVIDEOH=VVIDEOL−VcomL=VWHITE、VcomH−VVIDEOL=VVIDEOH−VcomL=VBLACKとなるように設定する。
VS1〜m(3−1〜3−m)の電位は選択電位(VGON)にある走査線に接続されている画素スイッチング素子を通じ、画素電極へと印加される。ここでVPIX4-1-1〜VPIX4-n-mはm番目のデータ線とn番目の走査線に接続された画素電極の電位とすると、VPIX4-1-1、VPIX4-1-2は走査線1が選択電位(VGON)にある時にデータ線1,2の電位(Vs1、Vs2)に充電され、それぞれVVIDEOH、VVIDEOLの電位となる。この際、コモン電位はVcomHであり、VPIX4-1-1に対応する画素電極上の液晶にはVVIDEOH−VcomH=−VWHITEの電位が、VPIX4-1-2に対応する画素電極上の液晶にはVVIDEOL−VcomH=−VBLACKの電位が印加されていることになる。すなわち、VPIX4-1-1に対応する画素は透過(ホワイト)表示、VPIX4-1-2に対応する画素は非透過(ブラック)表示となる。
次に走査線2が選択された時にはコモン電位はVcomLに反転しているが、VPIX4-1-1、VPIX4-1-2に対応する画素電極は接続されるスイッチング画素が高抵抗のためフローティング状態にあり、コモン電極と容量線との容量以外の容量が無視できるくらい小さいとすれば、容量結合によりVPIX4-1-1、VPIX4-1-2の電位はコモン電極電位の変動幅分(VcomL−VcomH)同時に下がり、VPIX4-1-1に対応する画素は透過(ホワイト)表示、VPIX4-1-2に対応する画素は非透過(ブラック)表示のままとなる。このように、コモン電位が反転を繰り返しても、非選択電位の走査線につながっている画素電極との電位差は変わらず、次の走査線が選択電位になるまでの間、同じ階調表示を維持できる。
一方、VPIX4-2-1、VPIX4-2-2は走査線2が選択電位(VGON)にある時にデータ線1,2の電位(Vs1、Vs2)に充電され、それぞれVVIDEOL、VVIDEOHの電位となる。この際はVPIX4-2-1に対応する画素電極上の液晶にはVVIDEOL−VcomL=VWHITEの電位が、VPIX4-2-2に対応する画素電極上の液晶にはVVIDEOH−VcomL=VBLACKの電位が印加されていることになり、それぞれ透過(ホワイト)、非透過(ブラック)表示となるが、VPIX4-1-1、VPIX4-1-2に対応する画素とは液晶にかかる電圧の極性が反転している。先ほどの説明と同様に走査線2が非選択電位となった後にコモン電位が反転しても、コモン電位と画素電位の電位差は変化せずに表示は保持される。リフレッシュ・レートに応じた書き換え時間の後、次フレームで再度走査線が選択電位になる際には、走査線1が選択電位(VGON)になるときにはコモン電位はVcomL、走査線2が選択電位(VGON)になるときにはコモン電位はVcomHであり、液晶素子にかかる電位は前フレームとは極性が反転するため液晶の交流駆動が実現できる。以上が従来の1Hコモン反転駆動法である。
この方法によれば外部ICからの入力映像信号振幅は3〜5Vで一般的なCMOSプロセスにより製造された安価なICが使用できるためにコストを低減できる。これはアクティブマトリクス基板の駆動回路を全て外付けする場合はもちろんであるし、駆動回路をアクティブマトリクス基板上に内蔵した駆動回路内蔵LCDの場合でも映像アナログ信号を入力するアナログ駆動においては映像信号を出力するICが必要であるし、DACやデコーダーを内蔵したデジタル駆動においてもDACやデコーダーにDC電源を供給する電源ICが必要なので同様である。また、電源生成回路をアクティブマトリクス基板上に内蔵した電源・駆動回路内蔵LCDの場合でも生成する電源の電圧範囲が広くなるほど、回路面積、消費電流が増大し、かつ薄膜トランジスターの信頼性に悪影響を与えるため、コモン反転駆動は有効な手法である。
しかし、コモン反転駆動はあまり大きなサイズあるいは高い精細度のパネルには適用できないという問題を有している。すなわち、大型化、高精細化が進むとコモン電極の電気容量(C)が大きくなり、コモン電極の抵抗(R)も高くなるため、コモン電位を反転するのに容量遅延(RC遅延)が大きくなってコモン電位の反転に時間がかかり、またコモン反転時に流れる電流も大きくなるため消費電流が増大するのである。さらに走査線のLow電位をコモン電位と同時に交流駆動する場合、大画面・高精細LCDにおいてはお互いの遅延時間が異なるため、タイミングを一致させることが難しく、画素電位リークや消費電流増大をまねく。これらを解決するためにコモン反転時に走査線電極を電気的に絶縁する走査線フロート型コモン反転駆動が提案されている(非特許文献1参照)。
コモン反転駆動を行う際に走査線の非選択電位を交流駆動させる際に特許文献2のように複数の電源とスイッチを設ける方法はドライバの面積ならびに電源数が増大するという問題点を有する。
本発明は上記の問題点を解決するため、非選択電位印加タイミングを規定する非選択電位エネーブル信号として2種類の周期の異なった信号(以下、LENB信号ならびにNENB信号と称する)を走査線駆動回路に与える駆動方法を提案する。より具体的にはNENB信号はコモン電極交流周期の整数倍(1以上)の周期とし、LENB信号周期をコモン電極の交流周期の半分とするように提案する。これにより走査線の非選択電位電源を一つとしつつ走査線フロート型コモン反転駆動の応用によって画素TFTのリークや過度の逆バイアスを抑制する駆動方法が可能となる。
さらに本発明を実現する具体的な構成として走査線駆動回路に走査線数+1段以上の出力を有するシフトレジスタを含み、そのm段目出力とm+1段目出力とLENB信号の論理積ならびにm−1段目の出力とm+1段目出力とNENB信号の論理積またはm段目出力の反転信号とm+1段目出力とNENB信号の論理積によって走査線への非選択電位を与えるタイミングを決定する駆動方法を提案する。
さらに本発明はこれらの駆動方法を使用した液晶表示装置とその液晶表示装置を備えた電子機器を提案する。これにより比較的大型・高精細なLCDにもコモン反転駆動を用いて消費電流低減・信頼性確保を実現しつつ、ドライバの大面積化を防止できる。さらに本発明は走査線駆動回路をガラス基板上に内蔵した走査線駆動回路内蔵LCDにこれらの駆動方法・構成を用いることを提案する。アクティブマトリクス基板上のTFT等の素子は通常のシリコンウェハー上の素子に比べサイズが大きく、かつ信頼性に劣るため、本発明の効果は一層顕著である。
以下、本発明の実施形態を図面に基づいて説明する。
図1は本発明の請求項1、2、3に記載の駆動方法を実現する第一の実施例での走査線駆動回路内蔵型のアクティブマトリクス基板の構成図である。アクティブマトリクス基板(101)上には 480本の走査線(201−1〜480)と1920本のデータ線(202−1〜1920)が直交して形成されており、480本の容量線(203―1〜480)は走査線(201−1〜480)と並行かつ交互に配置されている。データ線(202−1〜1920)はデータ線入力端子(302−1〜1920)に接続されている。容量線(203―1〜480)は相互に短絡されてコモン電位入力端子(303)に接続される。対向導通部(304)もまた、コモン電位入力端子(303)に接続される。
走査線(201−n)とデータ線(202−m)の各交点にはNチャネル型電界効果薄膜トランジスターよりなる画素スイッチング素子(401−n−m)が形成されており、そのゲート電極は走査線(201−n)に、ソース・ドレイン電極はそれぞれデータ線(202−m)と画素電極(402−n−m)に接続されている。画素電極(402−n−m)は容量線(203−n)と補助容量コンデンサーを形成し、また液晶表示装置として組み立てられた際には液晶素子をはさんで対抗基板電極(COM)とやはりコンデンサーを形成する。
走査線(201−1〜480)はアクティブマトリクス基板上にポリシリコン薄膜トランジスターを集積することで形成された走査線駆動回路(301)に接続されて駆動信号を与えられる。走査線駆動回路(301)にはCLK信号端子(601)、CLKX信号端子(602)、XST信号端子(603)、HENB端子(604)、LENB端子(605)、NENB端子(606)が接続されている。また図示しないが、複数の電源電位も走査線駆動回路に接続されている。
図2は走査線駆動回路(301)の詳細なる回路構成図である。走査線駆動回路(301)内にはシフトレジスタ回路(350)が内蔵されており、CLK信号端子(601)、CLKX信号端子(602)、XST信号端子(603)が接続されている。シフトレジスタは第一のクロックドインバーター(351−n)、第二のクロックドインバーター(352−n)、第一のインバーター(353−n)で一つの段が形成され、全部で480段よりなっており、初端・終端を含めて計481本の出力端子(504−1〜481)を有している。
シフトレジスタ回路(350)からのn(=1〜480)番目の出力端子(504−n)は第一NAND回路(505−n)、第二NAND回路(506−n)および第二インバーター(507−n)、さらに前段の第一NAND回路(505−n−1)、第二NAND回路(506−n−1)および第三NAND回路(508−n−1)に接続される。
また、第二インバーター(507−n)の出力は第三NAND回路(508−n)に接続され、HENB端子(604)は各段の第一NAND回路(505−n)、LENB端子(605)は各段の第二NAND回路(506−n)、NENB端子(606)は各段の第三NAND回路(508−n)へとそれぞれ入力される。また、各段の第二NAND回路(506−n)及び第三NAND回路(508−n)の出力信号は第四NAND回路(509−n)に入力される。
各段の第四NAND回路(509−n)の出力端子はNチャネル型薄膜トランジスターである第一トランジスター(511−n)のゲート端子に接続されており、第一NAND回路(505−n)の出力端子はPチャネル型薄膜トランジスターである第二トランジスター(512−n)のゲート端子に接続されている。
第一トランジスター(511−n)のソース端子はVGOFFの電位を有する電源に接続され、第二トランジスター(512−n)のソース端子はVGONの電位を有する電源に接続されている。また、第一トランジスター(511−n)のドレイン端子と第二トランジスター(512−n)のドレイン端子は走査線(201−n)に接続されている。図示しないが、第一のクロックドインバーター(351−n)、第二のクロックドインバーター(352−n)、第一のインバーター(353−n)、第一NAND回路(505−n)、第二インバーター(507−n)、第二NAND回路(506−n)、第三NAND回路(508−n)および第四NAND回路(509−n)は電源としてVH電位端子ならびにVL電位端子と接続される。
以下、図3、4ならびに5を用いて第一の実施例における具体的な駆動方法を説明する。図3、4ならびに5は奇数フレームの場合の図であり、偶数フレームの場合、コモン・ロー状態からフレームが始まり、同じくコモン・ロー状態で終了するため、各走査線が選択電位を与えられる時のコモン電極の電位が逆転することになる。
図3は第一の実施例における奇数フレームでの外部信号系より与えられる各信号のタイミングチャート図である。VCOM(1)はコモン電位入力端子(303)に与えられる電位であり、一定周期でVCOMHとVCOML間を反転駆動される。VCOMHの保持期間TCOMH(この期間中をコモン・ハイ状態と称する)とVCOMLの保持期間TCOML(この期間中をコモン・ロー状態と称する)は等しく、TCOMH=TCOMLの481倍周期が1フレーム期間Tframeとなる。VCLK(4)はCLK信号端子(601)に与えられるシフトレジスタ駆動用正相クロック信号電位であり、VCOM(1)の反転周期と同一周期でTSHIFTだけずれた位相でVHとVLの間を反転駆動された信号が入力され、VCLKX(5)はCLKX信号端子(602)に入力されるシフトレジスタ駆動用逆相クロック信号電位であり、VCLKとは逆極性の信号が入力される。VXST(6)はXST信号端子(603)に入力されるシフトレジスタ初段ビットへの入力電位であり、周期Tframeのパルス波である。
VHENB(7)はHENB信号端子(604)に入力されるシフトレジスタにより選択された走査線に選択電位を与えるタイミングを意味する電位であり、VCLK(4)が反転すると同時にVHとなって一定期間(THENB<TCOMH)後にVLとなるパルス波信号であり、周期はTCOMH=TCOMLに等しい。
VLENB(8)はLENB信号端子(605)に入力されるシフトレジスタにより選択された走査線に非選択電位を与えるタイミングを意味する電位であり、VHENB(7)がVLに変化するとほぼ同時にVHとなって一定期間(TLENB<TCOMH)後にVLとなるパルス波信号であり、周期はTCOMH=TCOMLに等しい。
VNENB(9)はNENB信号端子(606)に入力されるシフトレジスタにより前回選択された走査線に非選択電位を与えるタイミングを意味する電位であり、コモン・ローからコモン・ハイ状態に移行するタイミングでVHとなり、一定期間(TNENB<TCOMH)後にVLとなるパルス波信号であり、周期はTCOMH+TCOML(=1H期間)と等しい。すなわち、VNENBの周期はVHENB,VLENBの周期の2倍である。
図4は第一の実施例における奇数フレームでのデータ線(202)電位のタイミングチャート図である。実線は電位が外部駆動回路より与えられている状態を示し、破線は各外部電源との間が高抵抗で遮断されているフローティング状態を示す。以下、ノーマリー・ホワイトモードである事を前提として説明する。
VS1〜1920(3−1〜1920)はデータ線(202−1〜1920)信号電位であり、最高電位VVIDEOH〜最低電位VVIDEOLの範囲内であって、その詳細波形は表示する画像により異なる。本実施例ではデータ線1(202−1)に接続された画素では白(透過)表示、データ線2(202−2)に接続された画素では黒(非透過)表示、データ線1920(202−1920)に接続された画素ではグレー(半透過)表示をそれぞれ行うように、また画素電極への充電完了・画素スイッチング素子OFF後、プレチャージ信号として白レベル信号を入力した後、コモン反転タイミングではフローティングするようにしてVS1、VS2およびVS1920の波形を描いている。VS1〜1920(3−1〜1920)の映像信号の出力開始・停止タイミングやプレチャージタイミングは点順次駆動、線順次駆動、ブロック順次駆動などの駆動方式によりそれぞれ異なるが、いずれの場合でもコモン反転タイミングではデータ線をフローティング状態にしておくべきである。本実施例では線順次駆動を前提としている。
図5は第一の実施例における奇数フレームでの走査線駆動回路(301)から走査線(201−1〜480)に与えられる出力信号を示すタイミングチャートである。実線は走査線電位が走査線駆動回路より与えられている状態を示し、破線は走査線と走査線駆動回路内各外部電源との間が高抵抗で遮断されているフローティング状態を示す。シフトレジスタ(350)は順次、特定の出力端子(504−n)とその隣の出力端子(504−n+1)にのみVHを出力し、CLK信号:VCLK(4)とCLKX信号:VCLKX(5)が反転する都度、VHを出力する端子が一つずつシフトしていく。これにより、最終的に走査線にはVG1〜n(2−1〜2−480)のような電位が印加されることとなる。すなわち、奇数フレームでの走査線1、3、5…(2−1、2−3、2−5、…)のようにコモン・ハイ状態中に選択電位VGONが与えられた走査線はVLENB(8)がVHにある期間中のみ非選択電位(VGOFF)が与えられ、コモン・ハイからコモン・ローに移行する際には走査線はフローティング状態にあり、コモン電位との容量結合でV’GOFF=VGOFF−(VCOMH−VCOML)になる。
一方、奇数フレームでの走査線2、4、6…(2−2、2−4、2−6、…)のようにコモン・ロー状態中に選択電位VGONが与えられた走査線は同様にVLENB(8)がVHにある期間中に非選択電位が与えらた後、コモン・ローからコモン・ハイに反転する前後もVNENB(9)がVHにある期間は非選択電位(VGOFF)に走査線が接続され、走査線電位はコモン電位反転前後で変化しない。このようにVNENB(9)信号をVCOMと同周期、すなわち2H期間の周期で駆動させる事で一つの電源電位(VGOFF)のみでも過度な逆バイアスを画素TFTやスイッチングTFTにかけることなくコモン反転駆動することが可能となる。
なお図示しないが、偶数フレームでは奇数フレームとでは同じ走査線に選択電位VGONが与えられる時のコモン電位の極性が反転し、液晶の交流駆動が行われるために液晶の信頼性も確保される。
本実施例での各電源電位はVH≧VGON>VVIDEOH>VVIDEOL>VGOFF>VLかつVcomH≧VVIDEOH>VVIDEOL≧VcomLとなるように設定することが望ましい。また、VCOMH−VVIDEOH=VWHITEが使用する液晶素子、セルギャップに応じたノーマリーホワイト表示での白(透過)表示電圧、VVIDEOH−VCOML=VBLACKが同じくノーマリーホワイト表示での黒(非透過)表示電圧になるように設定する。
本実施例のように、画素スイッチング素子がポリシリコン薄膜トランジスターの場合しきい値ばらつきが大きく、サブスレッシュホルド領域や逆バイアスでのリーク電流が無視できない。画面のリフレッシュ・レートが60Hz以下の場合、リーク電流が1pAを超えると大きな保持容量を必要とし、表示品位を落とすほどに開口率が低下する。
図7は発明者の測定したポリシリコン薄膜トランジスターを用いた画素スイッチング素子のリーク電流グラフである。横軸はゲート・ソース間電位(V)であり、縦軸はソース・ドレイン間リーク電流(A)であり、多点測定して最もリーク電流が大きかったデータを記載している。グラフ1(95)はNチャネル型トランジスターのデータであり、グラフ2(96)はPチャネル型トランジスターのデータである。本実施例のようにNチャネル型トランジスターを使用している場合、グラフ1(95)より、画素スイッチング素子のリーク電流の最大値が1pAを下回るのはゲート・ソース間電位が0〜−6(V)の範囲であることがわかる。本発明における駆動ではゲート電位がVGOFFの時、ゲート・ソース間電位はVGOFF−VVIDEOL〜VGOFF−VVIDEOHの間になるので、VVIDEOL≧VGOFF≧VVIDEOH−6(V)とすることでゲート・ソース間電位は0〜−6(V)となってさらに好ましい。また、画素スイッチング素子にPチャネル型ポリシリコン薄膜トランジスターを利用した場合はグラフ2(96)よりリーク電流が1pAを下回るゲート・ソース間電位は0〜+6(V)の範囲であるため、VVIDEOH≦VGOFF≦VVIDEOL+6(V)の範囲がより好ましい。
また、一般的に一つの回路や素子に印加される電位の中心値(すなわち高電位と低電位の平均)はコモン電極電位の平均値と等しい事が液晶素子への影響という点から好ましい。
以上の条件を勘案した本実施例での各電位の設定値として、例えばVWHITE=0.5(V)、VBLACK=4.0(V)となるような液晶材料並びに貼り合わせギャップを選択したとするなら、VH=10.5(V)、VGON=7.5(V)、VCOMH=6.5(V)、VVIDEOH=6(V)、VVIDEOL=2.5(V)、VCOML=2(V)、VGOFF=1(V)、VL=−3(V)とすれば良い。
このような駆動方法により、コモン・ハイからコモン・ローへの反転タイミングでは全ての走査線(480本)が、コモン・ローからコモン・ハイへの反転タイミングでは選択された走査線以外の走査線(479本)がフローティング状態であり、全ての走査線に非選択電位を書き込みつづける従来の駆動方法に比べ、コモン反転時にコモン電位入力端子(303)に流れる電流は非常に少なくなり、コモン電位の変化も早くなる。すなわち、大型・高精細でも表示品位を落とさずコモン反転駆動が使用でき、映像信号を出力するICとして安価な低耐圧ICが使用できる上に消費電力も少なくなる。
しかも、走査線に非選択電位を書き込むタイミングを2種類の異なる周期のエネーブル信号(LEBN,NENB)で制御しているため、走査線への非選択電位は一つであるにも関わらず、図5のVG1〜480(2−1〜480)の通り、非選択状態での走査線はコモン電位と結合して電位が変動するが、VGOFF以上には電位が上がらない。
また、VGOFFはコモン・ハイ状態でもコモン・ロー状態でも一定の電位で良く、電源電位を反転させる、あるいは二つの電位から一つを選択するといった必要性が無いため回路構成が簡易となり、コスト低減・歩留まり向上に効果的である。さらにVGOFFを適切な値に設定しているので、コモン反転時にもソース電位によって画素スイッチング素子(401−n−m)が非選択(保持)期間中にONしてしまうことがなく、かつ画素スイッチング素子(401−n−m)にかかる逆バイアスを最小におさえ、信頼性の低下・画素スイッチング素子のリーク電流増大をまねく心配がない。
なお、図2ではバッファ回路を省略しているが、走査線(203−n)の容量に応じ、適宜必要なサイズのバッファを各回路間に挿入して差し支えない。また、本実施例では全て単一の電源電位(VH,VL)で駆動しているが、省電力化などの必要に応じ、例えばシフトレジスタ(305)〜各NAND回路(505、506、508、509)をより低電圧駆動し、第一トランジスター(511)ならびに第二トランジスター(512)の入力前段にレベルシフタ回路を設けて昇圧してもよい。
図6は請求項5から6に記載の液晶表示装置を実現する第一の実施例を示した透過型液晶表示装置の斜視構成図(一部断面図)である。カラーフィルター基板上にITOを成膜することでコモン電極を形成した対抗基板(901)をアクティブマトリクス基板(101)とシール材(920)により貼り合わせ、その中にネマティック相液晶材料(910)を封入している。図示しないが、アクティブマトリクス基板(101)、対抗基板(901)ともに液晶材料(910)と接触する面にはポリイミドなどからなる配向材料が塗布され、互いに直交する方向にラビング処理されている。また、アクティブマトリクス基板(101)上の対向導通部(304)には導通材が配置され、対抗基板(901)のコモン電極と短絡されている。
データ線入力端子(302−1〜1920)、コモン電位入力端子(303)、CLK信号端子(601)、CLKX信号端子(602)、スタートパルス信号端子(603)、HENB信号端子(604)、LENB信号(605)、NEN信号端子(606)や各種電源端子にはアクティブマトリクス基板(101)上に実装されたFPC(930)を通じて回路基板(935)上の1ないし複数の外部IC(940)に接続され、必要な電気信号・電位を供給される。
さらに対抗基板の外側には上偏向板(951)を、アクティブマトリクス基板の外側には下偏向板(952)を配置し、互いの偏光方向が直交するよう(クロスニコル状)に配置する。さらに下偏向板(952)下にバックライトユニット(960)を取り付けて完成する。バックライトユニット(960)は冷陰極管に導光板や散乱板をとりつけたものでも良いし、EL素子によって発光するユニットでもよい。図示しないが、さらに必要に応じ、周囲を外殻で覆うあるいは上偏向板のさらに上に保護用のガラスやアクリル版を取り付けても良いし、視野角改善のため、光学補償フィルムを貼っても良い。
図8は本発明の請求項1、2、4に記載の駆動方法を実現する第二の実施例を説明するための走査線駆動回路(301)の詳細なる回路構成図である。第一の実施例の図2と対比させながら説明を行う。
図8のシフトレジスタ(350)内の構成・動作は第一の実施例の図2と全く同じであり、第一のNAND回路(505−n)、第二のNAND回路(506−n)、第四のNAND回路(509−n)、第一のトランジスター(511−n)および第二のトランジスター(512−n)の入力・出力端子の接続も同じである。異なるのはn=1〜479段の第三のNAND回路(508−n)への入力で、第二のインバーター(507−n)が本実施例では省略され、かわりにn+2段目のシフトレジスタの出力端子(504−n+2)が第三のNAND回路(508−n)への入力に接続されている。
なお、図8ではn=480段目の構成は図3と全く同じ構成としているが、かわりにシフトレジスタ(350)を482段構成とし、n=480段目の構成もn=1〜479段目と同様の構成としても差し支えない。
本実施例の構成でも第一の実施例と全く同じ動作となり、入力信号のタイミングも全く同様で構わない。第一の実施例と比べると本実施例では各段のインバーターを一つ削減でき、回路の構成が簡略になる。ただし、配線の引き回し距離と容量が増大するデメリットもあるため、第一の実施例と第二の実施例、適切な方を採用すればよい。
なお、アクティブマトリクス基板の構成図、タイミングチャート、液晶表示装置のモジュール構成図は第一の実施例と同じであり、それぞれ図1、図3〜5、図6を参照のこと。
本発明は前述の実施の形態に限定されるものではなく、データ線駆動回路も内蔵した完全ドライバ内蔵アクティブマトリクス基板を使用した液晶表示装置でも構わないし、逆に走査線駆動信号を外部IC回路で供給する駆動回路非内蔵アクティブマトリクス基板を使用した液晶表示装置でも構わない。また、駆動回路の構成も相補型(CMOS)回路でなく、NチャネルまたはPチャネル型のみからなる片チャネル駆動回路でも実現可能である。画素スイッチング素子もP型トランジスタや相補型伝送ゲートを用いても構わないし、ポリシリコンでなくアモルファスシリコン薄膜トランジスターを用いてもよい。また、絶縁基板上に薄膜トランジスターを形成するのではなく、結晶シリコンウェハー上に画素スイッチング素子や駆動回路を作りこんだアクティブマトリクス基板でも良い。
また、液晶表示装置として実施例のような透過型で無く反射型や半透過型としてもよいし、直視型で無く投影用のライトバルブとしてもよい。さらに実施例のようにノーマリー・ホワイトモードのみならず、ノーマリー・ブラックモードを使用してもよい。特にこの場合は液晶の配向モードとして垂直配向モード(VA)や横電界スイッチングモード(IPS)を用いても差し支えない。後者の場合、コモン電極はアクティブマトリクス基板(101)上にのみ形成される。
101:アクティブマトリクス基板
201−1〜480:走査線1〜480
202−1〜1920:データ線1〜1920
301:走査線駆動回路
303:コモン電極電位入力端子
304:対向導通部
350:シフトレジスタ
351−1〜480:第一のクロックドインバーター
352−1〜480:第二のクロックドインバーター
353−1〜480:第一のインバーター
402−1〜480−1〜1920:画素電極(1〜480,1〜1920)
505−1〜480:第一NAND回路
506−1〜480:第二インバーター
507−1〜480:第二NAND回路
508−1〜480:第三NAND回路
509−1〜480:第四NAND回路
511−1〜480:第一トランジスター
512−1〜480:第二トランジスター
601:CLK信号端子
602:CLKX信号端子
603:XST信号端子
604:HENB端子
605:LENB端子
606:NENB端子
901:対向基板
201−1〜480:走査線1〜480
202−1〜1920:データ線1〜1920
301:走査線駆動回路
303:コモン電極電位入力端子
304:対向導通部
350:シフトレジスタ
351−1〜480:第一のクロックドインバーター
352−1〜480:第二のクロックドインバーター
353−1〜480:第一のインバーター
402−1〜480−1〜1920:画素電極(1〜480,1〜1920)
505−1〜480:第一NAND回路
506−1〜480:第二インバーター
507−1〜480:第二NAND回路
508−1〜480:第三NAND回路
509−1〜480:第四NAND回路
511−1〜480:第一トランジスター
512−1〜480:第二トランジスター
601:CLK信号端子
602:CLKX信号端子
603:XST信号端子
604:HENB端子
605:LENB端子
606:NENB端子
901:対向基板
Claims (7)
- 一対の基板間に液晶層を封入してなり、前記一対の基板の一方は基板上に複数の画素スイッチング素子と前記複数の画素スイッチング素子に接続されてなる第1から第nの走査線を備えてなるアクティブマトリクス基板であり、前記一対の基板の少なくともいずれか一方にはコモン電極が形成されてなり、前記第1から第nまでの走査線に接続された前記複数の画素スイッチング素子を電気的に導通状態にする選択電位と接続された前記複数の画素スイッチング素子を電気的に非導通状態にする非選択電位とを適切なタイミングで与えることで前記第1から第nまでの走査線を順次駆動する走査線駆動回路を有する液晶表示装置の駆動方法において、前記コモン電極を相対的に高い電位にした状態(以降、コモン・ハイ状態と称する)と前記コモン電極の電位を相対的に低い電位にした状態(以降、コモン・ロー状態と称する)の交互に反転駆動することを特徴とするコモン反転駆動であり、かつ前記走査線駆動回路には前記非選択電位を前記走査線に与えるタイミングを制御するためのそれぞれ異なった第一のエネーブル信号と第二のエネーブル信号が与えられ、前記第一のエネーブル信号と第二のエネーブル信号は互いに異なる周期を有した信号であることを特徴とした液晶表示装置の駆動方法。
- 前記第二のエネーブル信号の周期は前記コモン電極の交流駆動周期の1以上の整数倍と概略等しく、前記第一のエネーブル信号の周期は前記コモン電極の交流駆動周期の概略1/2の周期である事を特徴とした請求項1に記載の液晶表示装置の駆動方法。
- 前記走査線駆動回路は少なくとも第1から第n+1の出力端子を有するシフトレジスタが含まれ、前記シフトレジスタの第mの出力と第m+1の出力と前記第一のエネーブル信号の論理積ならびに前記シフトレジスタの第mの出力の反転信号と第m+1の出力と前記第二のエネーブル信号の論理積によって第mの走査線への非選択電位を与えるタイミングが規定されることを特徴とした請求項1または2に記載の液晶表示装置の駆動方法。
- 前記走査線駆動回路は少なくとも第1から第n+1までの出力端子を有するシフトレジスタが含まれ、前記シフトレジスタの第mの出力と第m+1の出力と前記第一のエネーブル信号の論理積ならびに前記シフトレジスタの第m+1の出力と第m+2の出力と前記第二のエネーブル信号の論理積によって第mの走査線への非選択電位を与えるタイミングが規定されることを特徴とした請求項1または2に記載の液晶表示装置の駆動方法。
- 請求項1から請求項4いずれかに記載の駆動方法を用いた液晶表示装置
- 前記走査線駆動回路は前記アクティブマトリクス基板上に形成されてなる走査線駆動回路内蔵型であることを特徴とした請求項5記載の液晶表示装置
- 請求項5または6に記載の液晶表示装置を用いた電子機器
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004048027A JP2005241741A (ja) | 2004-02-24 | 2004-02-24 | 液晶表示装置の駆動法、液晶表示装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004048027A JP2005241741A (ja) | 2004-02-24 | 2004-02-24 | 液晶表示装置の駆動法、液晶表示装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005241741A true JP2005241741A (ja) | 2005-09-08 |
Family
ID=35023567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004048027A Withdrawn JP2005241741A (ja) | 2004-02-24 | 2004-02-24 | 液晶表示装置の駆動法、液晶表示装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005241741A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009524376A (ja) * | 2006-01-23 | 2009-06-25 | 3ディス カンパニー リミテッド | 二次元/三次元画像表示装置の駆動装置 |
-
2004
- 2004-02-24 JP JP2004048027A patent/JP2005241741A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009524376A (ja) * | 2006-01-23 | 2009-06-25 | 3ディス カンパニー リミテッド | 二次元/三次元画像表示装置の駆動装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8248338B2 (en) | Method of driving liquid crystal display device, liquid crystal display device, and portable electronic apparatus | |
US10741139B2 (en) | Goa circuit | |
KR100798171B1 (ko) | 액정 표시 장치의 구동 방법, 액정 표시 장치 및 전자 기기 | |
US8456400B2 (en) | Liquid crystal device and electronic apparatus | |
TWI383361B (zh) | 驅動電路、液晶裝置、電子機器及液晶裝置之驅動方法 | |
US7312638B2 (en) | Scanning line driving circuit, display device, and electronic apparatus | |
KR100770506B1 (ko) | 액정 표시 장치의 구동 회로, 액정 표시 장치, 액정 표시장치의 구동 방법, 및 전자기기 | |
EP1600936A2 (en) | Active-matrix liquid-crystal display device | |
EP1187091A2 (en) | Method of driving scanning lines of a active matrix liquid crystal device | |
US20060125813A1 (en) | Active matrix liquid crystal display with black-inserting circuit | |
US8384704B2 (en) | Liquid crystal display device | |
JP2006011405A (ja) | 表示装置 | |
JPH11101967A (ja) | 液晶表示装置 | |
KR20040061205A (ko) | 액정표시장치 및 그 구동방법 | |
US8400388B2 (en) | Liquid crystal display | |
JP4148064B2 (ja) | 液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器 | |
JP2007047350A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP4650133B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2005241741A (ja) | 液晶表示装置の駆動法、液晶表示装置及び電子機器 | |
JP4761828B2 (ja) | 表示装置 | |
JP2009205044A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2006011393A (ja) | 表示装置 | |
JP2008076732A (ja) | データ線駆動回路、液晶表示装置およびこれを搭載した電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070501 |