JP2005241741A - 液晶表示装置の駆動法、液晶表示装置及び電子機器 - Google Patents

Abstract

【課題】コモン反転駆動ＬＣＤの回路を簡略にする。
【解決手段】走査線への非選択電位印加制御信号を２種類の異なる周期とする事で非選択電位電源を一つとする。具体的には第一の制御信号の周期をコモン電極駆動周期の１／２に、第二の制御信号の周期は前記コモン電極駆動周期の整数倍とする。
【選択図】 図２

Description

本発明は液晶表示装置の駆動法、液晶表示装置、及び携帯型電子機器に関するものであり、特にアクティブマトリクス基板を使用した液晶表示装置のコモン反転駆動に関するものである。

近年、ノートＰＣやモニター用を筆頭に薄膜トランジスターなどのアクティブ素子を用いた液晶表示装置は急速に普及している。通常のネマティック相液晶材料を用いた液晶表示装置においては、信頼性を確保するために液晶に印加する電圧を一定時間で極性反転させる交流駆動が必要である。一般的に白表示時と黒表示時で液晶にかける電圧差は３〜５Ｖである。従って、交流駆動を行うためには液晶を挟み込んだのアクティブマトリクス基板と対向する基板の電極（コモン電極）を固定電位とした場合、アクティブマトリクス基板上の画素電極には６〜１０Ｖの電圧振幅の信号を入力しなくてはならない。しかし、一般的にＩＣで５Ｖ以上の電圧振幅を持つ信号を出力するためには高耐圧性に優れた特殊なプロセスで製造される必要があるためコストが高くなる。これを回避するためにコモン電極の電位を交流駆動することで入力信号を低減にするコモン反転駆動法が考案されている（特許文献１参照）。

以下、図９を用いてコモン反転ならびに液晶印加電圧極性反転を走査線選択周期（１Ｈ周期）毎に行う１Ｈコモン反転駆動について、ノーマリー・ホワイトモード、画素スイッチング素子はＮチャネル型薄膜トランジスターである液晶表示装置を例にとり説明する。

Ｖ_com（１）は前記のコモン電極電位であり、補助容量（Ｃｓ）を形成する場合は補助容量共通電極の電位も同じとなる。Ｖ_com（１）はコモン反転駆動では一定周期でＶ_comHとＶ_comL間を反転駆動される。Ｖ_G1〜n（２−１〜２−ｎ）はｎ番目の走査線に走査線駆動回路から与えられる電位であり、Ｖ_com（１）が反転する毎に順次、一つの走査線に画素スイッチング素子をＯＮする選択電位（Ｖ_GON）が印加され、それ以外の時間では接続された画素スイッチング素子をＯＦＦする非選択電位としてＶ_GOFFH又はＶ_GOFFLのどちらかがＶ_com（１）の電位に応じて選択されて印加される。なお、ここでＶ_com（１）の電位に応じて非選択電位をＶ_GOFFHとＶ_GOFFLの二値にするのは画素スイッチング素子の信頼性確保などの理由によるもので、例えば特許文献２などに詳細が記載されている。Ｖ_S1〜m（３−１〜３−ｍ）はデータ線にデータ線駆動回路から与えられる映像信号電位であり、Ｖ_VIDEOHからＶ_VIDEOLまでの間の振幅を有する。ここで使用する液晶素子を±Ｖ_WHITEの電位差を持つ電極で挟み込んだときに白（透過）表示をし、±Ｖ_BLACKの電位差を持つ電極で挟み込んだとき黒（非透過）表示をするように液晶材料やギャップを選択すると、Ｖ_comH≧Ｖ_VIDEOH＞Ｖ_VIDEOL≧Ｖ_comL、Ｖ_comH−Ｖ_VIDEOH＝Ｖ_VIDEOL−Ｖ_comL＝Ｖ_WHITE、Ｖ_comH−Ｖ_VIDEOL＝Ｖ_VIDEOH−Ｖ_comL＝Ｖ_BLACKとなるように設定する。

Ｖ_S1〜m（３−１〜３−ｍ）の電位は選択電位（Ｖ_GON）にある走査線に接続されている画素スイッチング素子を通じ、画素電極へと印加される。ここでＶ_PIX4-1-1〜Ｖ_PIX4-n-mはｍ番目のデータ線とｎ番目の走査線に接続された画素電極の電位とすると、Ｖ_PIX4-1-1、Ｖ_PIX4-1-2は走査線１が選択電位（Ｖ_GON）にある時にデータ線１，２の電位（Ｖ_s1、Ｖ_s2）に充電され、それぞれＶ_VIDEOH、Ｖ_VIDEOLの電位となる。この際、コモン電位はＶ_comHであり、Ｖ_PIX4-1-1に対応する画素電極上の液晶にはＶ_VIDEOH−Ｖ_comH＝−Ｖ_WHITEの電位が、Ｖ_PIX4-1-2に対応する画素電極上の液晶にはＶ_VIDEOL−Ｖ_comH＝−Ｖ_BLACKの電位が印加されていることになる。すなわち、Ｖ_PIX4-1-1に対応する画素は透過（ホワイト）表示、Ｖ_PIX4-1-2に対応する画素は非透過（ブラック）表示となる。

次に走査線２が選択された時にはコモン電位はＶ_comLに反転しているが、Ｖ_PIX4-1-1、Ｖ_PIX4-1-2に対応する画素電極は接続されるスイッチング画素が高抵抗のためフローティング状態にあり、コモン電極と容量線との容量以外の容量が無視できるくらい小さいとすれば、容量結合によりＶ_PIX4-1-1、Ｖ_PIX4-1-2の電位はコモン電極電位の変動幅分（Ｖ_comL−Ｖ_comH）同時に下がり、Ｖ_PIX4-1-1に対応する画素は透過（ホワイト）表示、Ｖ_PIX4-1-2に対応する画素は非透過（ブラック）表示のままとなる。このように、コモン電位が反転を繰り返しても、非選択電位の走査線につながっている画素電極との電位差は変わらず、次の走査線が選択電位になるまでの間、同じ階調表示を維持できる。

一方、Ｖ_PIX4-2-1、Ｖ_PIX4-2-2は走査線２が選択電位（Ｖ_GON）にある時にデータ線１，２の電位（Ｖ_s1、Ｖ_s2）に充電され、それぞれＶ_VIDEOL、Ｖ_VIDEOHの電位となる。この際はＶ_PIX4-2-1に対応する画素電極上の液晶にはＶ_VIDEOL−Ｖ_comL＝Ｖ_WHITEの電位が、Ｖ_PIX4-2-2に対応する画素電極上の液晶にはＶ_VIDEOH−Ｖ_comL＝Ｖ_BLACKの電位が印加されていることになり、それぞれ透過（ホワイト）、非透過（ブラック）表示となるが、Ｖ_PIX4-1-1、Ｖ_PIX4-1-2に対応する画素とは液晶にかかる電圧の極性が反転している。先ほどの説明と同様に走査線２が非選択電位となった後にコモン電位が反転しても、コモン電位と画素電位の電位差は変化せずに表示は保持される。リフレッシュ・レートに応じた書き換え時間の後、次フレームで再度走査線が選択電位になる際には、走査線１が選択電位（Ｖ_GON）になるときにはコモン電位はＶ_comL、走査線２が選択電位（Ｖ_GON）になるときにはコモン電位はＶ_comHであり、液晶素子にかかる電位は前フレームとは極性が反転するため液晶の交流駆動が実現できる。以上が従来の１Ｈコモン反転駆動法である。

この方法によれば外部ＩＣからの入力映像信号振幅は３〜５Ｖで一般的なＣＭＯＳプロセスにより製造された安価なＩＣが使用できるためにコストを低減できる。これはアクティブマトリクス基板の駆動回路を全て外付けする場合はもちろんであるし、駆動回路をアクティブマトリクス基板上に内蔵した駆動回路内蔵ＬＣＤの場合でも映像アナログ信号を入力するアナログ駆動においては映像信号を出力するＩＣが必要であるし、ＤＡＣやデコーダーを内蔵したデジタル駆動においてもＤＡＣやデコーダーにＤＣ電源を供給する電源ＩＣが必要なので同様である。また、電源生成回路をアクティブマトリクス基板上に内蔵した電源・駆動回路内蔵ＬＣＤの場合でも生成する電源の電圧範囲が広くなるほど、回路面積、消費電流が増大し、かつ薄膜トランジスターの信頼性に悪影響を与えるため、コモン反転駆動は有効な手法である。

しかし、コモン反転駆動はあまり大きなサイズあるいは高い精細度のパネルには適用できないという問題を有している。すなわち、大型化、高精細化が進むとコモン電極の電気容量（Ｃ）が大きくなり、コモン電極の抵抗（Ｒ）も高くなるため、コモン電位を反転するのに容量遅延（ＲＣ遅延）が大きくなってコモン電位の反転に時間がかかり、またコモン反転時に流れる電流も大きくなるため消費電流が増大するのである。さらに走査線のＬｏｗ電位をコモン電位と同時に交流駆動する場合、大画面・高精細ＬＣＤにおいてはお互いの遅延時間が異なるため、タイミングを一致させることが難しく、画素電位リークや消費電流増大をまねく。これらを解決するためにコモン反転時に走査線電極を電気的に絶縁する走査線フロート型コモン反転駆動が提案されている（非特許文献１参照）。

特開昭６２−４９３９９号公報 特開２００１−３０６０４１号公報 登録実用新案第２６０７７１９号公報

コモン反転駆動を行う際に走査線の非選択電位を交流駆動させる際に特許文献２のように複数の電源とスイッチを設ける方法はドライバの面積ならびに電源数が増大するという問題点を有する。

本発明は上記の問題点を解決するため、非選択電位印加タイミングを規定する非選択電位エネーブル信号として２種類の周期の異なった信号（以下、ＬＥＮＢ信号ならびにＮＥＮＢ信号と称する）を走査線駆動回路に与える駆動方法を提案する。より具体的にはＮＥＮＢ信号はコモン電極交流周期の整数倍（１以上）の周期とし、ＬＥＮＢ信号周期をコモン電極の交流周期の半分とするように提案する。これにより走査線の非選択電位電源を一つとしつつ走査線フロート型コモン反転駆動の応用によって画素ＴＦＴのリークや過度の逆バイアスを抑制する駆動方法が可能となる。

さらに本発明を実現する具体的な構成として走査線駆動回路に走査線数＋１段以上の出力を有するシフトレジスタを含み、そのｍ段目出力とｍ＋１段目出力とＬＥＮＢ信号の論理積ならびにｍ−１段目の出力とｍ＋１段目出力とＮＥＮＢ信号の論理積またはｍ段目出力の反転信号とｍ＋１段目出力とＮＥＮＢ信号の論理積によって走査線への非選択電位を与えるタイミングを決定する駆動方法を提案する。

さらに本発明はこれらの駆動方法を使用した液晶表示装置とその液晶表示装置を備えた電子機器を提案する。これにより比較的大型・高精細なＬＣＤにもコモン反転駆動を用いて消費電流低減・信頼性確保を実現しつつ、ドライバの大面積化を防止できる。さらに本発明は走査線駆動回路をガラス基板上に内蔵した走査線駆動回路内蔵ＬＣＤにこれらの駆動方法・構成を用いることを提案する。アクティブマトリクス基板上のＴＦＴ等の素子は通常のシリコンウェハー上の素子に比べサイズが大きく、かつ信頼性に劣るため、本発明の効果は一層顕著である。

以下、本発明の実施形態を図面に基づいて説明する。

図１は本発明の請求項１、２、３に記載の駆動方法を実現する第一の実施例での走査線駆動回路内蔵型のアクティブマトリクス基板の構成図である。アクティブマトリクス基板（１０１）上には ４８０本の走査線（２０１−１〜４８０）と１９２０本のデータ線（２０２−１〜１９２０）が直交して形成されており、４８０本の容量線（２０３―１〜４８０）は走査線（２０１−１〜４８０）と並行かつ交互に配置されている。データ線（２０２−１〜１９２０）はデータ線入力端子（３０２−１〜１９２０）に接続されている。容量線（２０３―１〜４８０）は相互に短絡されてコモン電位入力端子（３０３）に接続される。対向導通部（３０４）もまた、コモン電位入力端子（３０３）に接続される。

走査線（２０１−ｎ）とデータ線（２０２−ｍ）の各交点にはＮチャネル型電界効果薄膜トランジスターよりなる画素スイッチング素子（４０１−ｎ−ｍ）が形成されており、そのゲート電極は走査線（２０１−ｎ）に、ソース・ドレイン電極はそれぞれデータ線（２０２−ｍ）と画素電極（４０２−ｎ−ｍ）に接続されている。画素電極（４０２−ｎ−ｍ）は容量線（２０３−ｎ）と補助容量コンデンサーを形成し、また液晶表示装置として組み立てられた際には液晶素子をはさんで対抗基板電極（ＣＯＭ）とやはりコンデンサーを形成する。

走査線（２０１−１〜４８０）はアクティブマトリクス基板上にポリシリコン薄膜トランジスターを集積することで形成された走査線駆動回路（３０１）に接続されて駆動信号を与えられる。走査線駆動回路（３０１）にはＣＬＫ信号端子（６０１）、ＣＬＫＸ信号端子（６０２）、ＸＳＴ信号端子（６０３）、ＨＥＮＢ端子（６０４）、ＬＥＮＢ端子（６０５）、ＮＥＮＢ端子（６０６）が接続されている。また図示しないが、複数の電源電位も走査線駆動回路に接続されている。

図２は走査線駆動回路（３０１）の詳細なる回路構成図である。走査線駆動回路（３０１）内にはシフトレジスタ回路（３５０）が内蔵されており、ＣＬＫ信号端子（６０１）、ＣＬＫＸ信号端子（６０２）、ＸＳＴ信号端子（６０３）が接続されている。シフトレジスタは第一のクロックドインバーター（３５１−ｎ）、第二のクロックドインバーター（３５２−ｎ）、第一のインバーター（３５３−ｎ）で一つの段が形成され、全部で４８０段よりなっており、初端・終端を含めて計４８１本の出力端子（５０４−１〜４８１）を有している。

シフトレジスタ回路（３５０）からのｎ（＝１〜４８０）番目の出力端子（５０４−ｎ）は第一ＮＡＮＤ回路（５０５−ｎ）、第二ＮＡＮＤ回路（５０６−ｎ）および第二インバーター（５０７−ｎ）、さらに前段の第一ＮＡＮＤ回路（５０５−ｎ−１）、第二ＮＡＮＤ回路（５０６−ｎ−１）および第三ＮＡＮＤ回路（５０８−ｎ−１）に接続される。

また、第二インバーター（５０７−ｎ）の出力は第三ＮＡＮＤ回路（５０８−ｎ）に接続され、ＨＥＮＢ端子（６０４）は各段の第一ＮＡＮＤ回路（５０５−ｎ）、ＬＥＮＢ端子（６０５）は各段の第二ＮＡＮＤ回路（５０６−ｎ）、ＮＥＮＢ端子（６０６）は各段の第三ＮＡＮＤ回路（５０８−ｎ）へとそれぞれ入力される。また、各段の第二ＮＡＮＤ回路（５０６−ｎ）及び第三ＮＡＮＤ回路（５０８−ｎ）の出力信号は第四ＮＡＮＤ回路（５０９−ｎ）に入力される。

各段の第四ＮＡＮＤ回路（５０９−ｎ）の出力端子はＮチャネル型薄膜トランジスターである第一トランジスター（５１１−ｎ）のゲート端子に接続されており、第一ＮＡＮＤ回路（５０５−ｎ）の出力端子はＰチャネル型薄膜トランジスターである第二トランジスター（５１２−ｎ）のゲート端子に接続されている。

第一トランジスター（５１１−ｎ）のソース端子はＶ_GOFFの電位を有する電源に接続され、第二トランジスター（５１２−ｎ）のソース端子はＶ_GONの電位を有する電源に接続されている。また、第一トランジスター（５１１−ｎ）のドレイン端子と第二トランジスター（５１２−ｎ）のドレイン端子は走査線（２０１−ｎ）に接続されている。図示しないが、第一のクロックドインバーター（３５１−ｎ）、第二のクロックドインバーター（３５２−ｎ）、第一のインバーター（３５３−ｎ）、第一ＮＡＮＤ回路（５０５−ｎ）、第二インバーター（５０７−ｎ）、第二ＮＡＮＤ回路（５０６−ｎ）、第三ＮＡＮＤ回路（５０８−ｎ）および第四ＮＡＮＤ回路（５０９−ｎ）は電源としてＶＨ電位端子ならびにＶＬ電位端子と接続される。

以下、図３、４ならびに５を用いて第一の実施例における具体的な駆動方法を説明する。図３、４ならびに５は奇数フレームの場合の図であり、偶数フレームの場合、コモン・ロー状態からフレームが始まり、同じくコモン・ロー状態で終了するため、各走査線が選択電位を与えられる時のコモン電極の電位が逆転することになる。

図３は第一の実施例における奇数フレームでの外部信号系より与えられる各信号のタイミングチャート図である。Ｖ_COM（１）はコモン電位入力端子（３０３）に与えられる電位であり、一定周期でＶ_COMHとＶ_COML間を反転駆動される。Ｖ_COMHの保持期間Ｔ_COMH（この期間中をコモン・ハイ状態と称する）とＶ_COMLの保持期間Ｔ_COML（この期間中をコモン・ロー状態と称する）は等しく、Ｔ_COMH＝Ｔ_COMLの４８１倍周期が１フレーム期間Ｔ_frameとなる。Ｖ_CLK（４）はＣＬＫ信号端子（６０１）に与えられるシフトレジスタ駆動用正相クロック信号電位であり、Ｖ_COM（１）の反転周期と同一周期でＴ_SHIFTだけずれた位相でＶＨとＶＬの間を反転駆動された信号が入力され、Ｖ_CLKX（５）はＣＬＫＸ信号端子（６０２）に入力されるシフトレジスタ駆動用逆相クロック信号電位であり、ＶＣＬＫとは逆極性の信号が入力される。Ｖ_XST（６）はＸＳＴ信号端子（６０３）に入力されるシフトレジスタ初段ビットへの入力電位であり、周期Ｔ_frameのパルス波である。

Ｖ_HENB（７）はＨＥＮＢ信号端子（６０４）に入力されるシフトレジスタにより選択された走査線に選択電位を与えるタイミングを意味する電位であり、Ｖ_CLK（４）が反転すると同時にＶＨとなって一定期間（Ｔ_HENB＜Ｔ_COMH）後にＶＬとなるパルス波信号であり、周期はＴ_COMH＝Ｔ_COMLに等しい。

Ｖ_LENB（８）はＬＥＮＢ信号端子（６０５）に入力されるシフトレジスタにより選択された走査線に非選択電位を与えるタイミングを意味する電位であり、Ｖ_HENB（７）がＶＬに変化するとほぼ同時にＶＨとなって一定期間（Ｔ_LENB＜Ｔ_COMH）後にＶＬとなるパルス波信号であり、周期はＴ_COMH＝Ｔ_COMLに等しい。

Ｖ_NENB（９）はＮＥＮＢ信号端子（６０６）に入力されるシフトレジスタにより前回選択された走査線に非選択電位を与えるタイミングを意味する電位であり、コモン・ローからコモン・ハイ状態に移行するタイミングでＶＨとなり、一定期間（Ｔ_NENB＜Ｔ_COMH）後にＶＬとなるパルス波信号であり、周期はＴ_COMH＋Ｔ_COML（＝１Ｈ期間）と等しい。すなわち、Ｖ_NENBの周期はＶ_HENB，Ｖ_LENBの周期の２倍である。

図４は第一の実施例における奇数フレームでのデータ線（２０２）電位のタイミングチャート図である。実線は電位が外部駆動回路より与えられている状態を示し、破線は各外部電源との間が高抵抗で遮断されているフローティング状態を示す。以下、ノーマリー・ホワイトモードである事を前提として説明する。

Ｖ_S1〜1920（３−１〜１９２０）はデータ線（２０２−１〜１９２０）信号電位であり、最高電位Ｖ_VIDEOH〜最低電位Ｖ_VIDEOLの範囲内であって、その詳細波形は表示する画像により異なる。本実施例ではデータ線１（２０２−１）に接続された画素では白（透過）表示、データ線２（２０２−２）に接続された画素では黒（非透過）表示、データ線１９２０（２０２−１９２０）に接続された画素ではグレー（半透過）表示をそれぞれ行うように、また画素電極への充電完了・画素スイッチング素子ＯＦＦ後、プレチャージ信号として白レベル信号を入力した後、コモン反転タイミングではフローティングするようにしてＶ_S1、Ｖ_S2およびＶ_S1920の波形を描いている。Ｖ_S1〜1920（３−１〜１９２０）の映像信号の出力開始・停止タイミングやプレチャージタイミングは点順次駆動、線順次駆動、ブロック順次駆動などの駆動方式によりそれぞれ異なるが、いずれの場合でもコモン反転タイミングではデータ線をフローティング状態にしておくべきである。本実施例では線順次駆動を前提としている。

図５は第一の実施例における奇数フレームでの走査線駆動回路（３０１）から走査線（２０１−１〜４８０）に与えられる出力信号を示すタイミングチャートである。実線は走査線電位が走査線駆動回路より与えられている状態を示し、破線は走査線と走査線駆動回路内各外部電源との間が高抵抗で遮断されているフローティング状態を示す。シフトレジスタ（３５０）は順次、特定の出力端子（５０４−ｎ）とその隣の出力端子（５０４−ｎ＋１）にのみＶＨを出力し、ＣＬＫ信号：Ｖ_CLK（４）とＣＬＫＸ信号：Ｖ_CLKX（５）が反転する都度、ＶＨを出力する端子が一つずつシフトしていく。これにより、最終的に走査線にはＶ_G1〜n（２−１〜２−４８０）のような電位が印加されることとなる。すなわち、奇数フレームでの走査線１、３、５…（２−１、２−３、２−５、…）のようにコモン・ハイ状態中に選択電位Ｖ_GONが与えられた走査線はＶ_LENB（８）がＶＨにある期間中のみ非選択電位（Ｖ_GOFF）が与えられ、コモン・ハイからコモン・ローに移行する際には走査線はフローティング状態にあり、コモン電位との容量結合でＶ’_GOFF＝Ｖ_GOFF−（Ｖ_COMH−Ｖ_COML）になる。

一方、奇数フレームでの走査線２、４、６…（２−２、２−４、２−６、…）のようにコモン・ロー状態中に選択電位Ｖ_GONが与えられた走査線は同様にＶ_LENB（８）がＶＨにある期間中に非選択電位が与えらた後、コモン・ローからコモン・ハイに反転する前後もＶ_NENB（９）がＶＨにある期間は非選択電位（Ｖ_GOFF）に走査線が接続され、走査線電位はコモン電位反転前後で変化しない。このようにＶ_NENB（９）信号をＶＣＯＭと同周期、すなわち２Ｈ期間の周期で駆動させる事で一つの電源電位（Ｖ_GOFF）のみでも過度な逆バイアスを画素ＴＦＴやスイッチングＴＦＴにかけることなくコモン反転駆動することが可能となる。

なお図示しないが、偶数フレームでは奇数フレームとでは同じ走査線に選択電位Ｖ_GONが与えられる時のコモン電位の極性が反転し、液晶の交流駆動が行われるために液晶の信頼性も確保される。

本実施例での各電源電位はＶＨ≧Ｖ_GON＞Ｖ_VIDEOH＞Ｖ_VIDEOL＞Ｖ_GOFF＞ＶＬかつＶ_comH≧Ｖ_VIDEOH＞Ｖ_VIDEOL≧Ｖ_comLとなるように設定することが望ましい。また、Ｖ_COMH−Ｖ_VIDEOH＝Ｖ_WHITEが使用する液晶素子、セルギャップに応じたノーマリーホワイト表示での白（透過）表示電圧、Ｖ_VIDEOH−Ｖ_COML＝Ｖ_BLACKが同じくノーマリーホワイト表示での黒（非透過）表示電圧になるように設定する。

本実施例のように、画素スイッチング素子がポリシリコン薄膜トランジスターの場合しきい値ばらつきが大きく、サブスレッシュホルド領域や逆バイアスでのリーク電流が無視できない。画面のリフレッシュ・レートが６０Ｈｚ以下の場合、リーク電流が１ｐＡを超えると大きな保持容量を必要とし、表示品位を落とすほどに開口率が低下する。

図７は発明者の測定したポリシリコン薄膜トランジスターを用いた画素スイッチング素子のリーク電流グラフである。横軸はゲート・ソース間電位（Ｖ）であり、縦軸はソース・ドレイン間リーク電流（Ａ）であり、多点測定して最もリーク電流が大きかったデータを記載している。グラフ１（９５）はＮチャネル型トランジスターのデータであり、グラフ２（９６）はＰチャネル型トランジスターのデータである。本実施例のようにＮチャネル型トランジスターを使用している場合、グラフ１（９５）より、画素スイッチング素子のリーク電流の最大値が１ｐＡを下回るのはゲート・ソース間電位が０〜−６（Ｖ）の範囲であることがわかる。本発明における駆動ではゲート電位がＶ_GOFFの時、ゲート・ソース間電位はＶ_GOFF−Ｖ_VIDEOL〜Ｖ_GOFF−Ｖ_VIDEOHの間になるので、Ｖ_VIDEOL≧Ｖ_GOFF≧Ｖ_VIDEOH−６（Ｖ）とすることでゲート・ソース間電位は０〜−６（Ｖ）となってさらに好ましい。また、画素スイッチング素子にＰチャネル型ポリシリコン薄膜トランジスターを利用した場合はグラフ２（９６）よりリーク電流が１ｐＡを下回るゲート・ソース間電位は０〜＋６（Ｖ）の範囲であるため、Ｖ_VIDEOH≦Ｖ_GOFF≦Ｖ_VIDEOL＋６（Ｖ）の範囲がより好ましい。

また、一般的に一つの回路や素子に印加される電位の中心値（すなわち高電位と低電位の平均）はコモン電極電位の平均値と等しい事が液晶素子への影響という点から好ましい。

以上の条件を勘案した本実施例での各電位の設定値として、例えばＶ_WHITE＝０．５（Ｖ）、Ｖ_BLACK＝４．０（Ｖ）となるような液晶材料並びに貼り合わせギャップを選択したとするなら、ＶＨ＝１０．５（Ｖ）、Ｖ_GON＝７．５（Ｖ）、Ｖ_COMH＝６．５（Ｖ）、Ｖ_VIDEOH＝６（Ｖ）、Ｖ_VIDEOL＝２．５（Ｖ）、Ｖ_COML＝２（Ｖ）、Ｖ_GOFF＝１（Ｖ）、ＶＬ＝−３（Ｖ）とすれば良い。

このような駆動方法により、コモン・ハイからコモン・ローへの反転タイミングでは全ての走査線（４８０本）が、コモン・ローからコモン・ハイへの反転タイミングでは選択された走査線以外の走査線（４７９本）がフローティング状態であり、全ての走査線に非選択電位を書き込みつづける従来の駆動方法に比べ、コモン反転時にコモン電位入力端子（３０３）に流れる電流は非常に少なくなり、コモン電位の変化も早くなる。すなわち、大型・高精細でも表示品位を落とさずコモン反転駆動が使用でき、映像信号を出力するＩＣとして安価な低耐圧ＩＣが使用できる上に消費電力も少なくなる。

しかも、走査線に非選択電位を書き込むタイミングを２種類の異なる周期のエネーブル信号（ＬＥＢＮ，ＮＥＮＢ）で制御しているため、走査線への非選択電位は一つであるにも関わらず、図５のＶ_G1〜480（２−１〜４８０）の通り、非選択状態での走査線はコモン電位と結合して電位が変動するが、Ｖ_GOFF以上には電位が上がらない。

また、Ｖ_GOFFはコモン・ハイ状態でもコモン・ロー状態でも一定の電位で良く、電源電位を反転させる、あるいは二つの電位から一つを選択するといった必要性が無いため回路構成が簡易となり、コスト低減・歩留まり向上に効果的である。さらにＶ_GOFFを適切な値に設定しているので、コモン反転時にもソース電位によって画素スイッチング素子（４０１−ｎ−ｍ）が非選択（保持）期間中にＯＮしてしまうことがなく、かつ画素スイッチング素子（４０１−ｎ−ｍ）にかかる逆バイアスを最小におさえ、信頼性の低下・画素スイッチング素子のリーク電流増大をまねく心配がない。

なお、図２ではバッファ回路を省略しているが、走査線（２０３−ｎ）の容量に応じ、適宜必要なサイズのバッファを各回路間に挿入して差し支えない。また、本実施例では全て単一の電源電位（ＶＨ，ＶＬ）で駆動しているが、省電力化などの必要に応じ、例えばシフトレジスタ（３０５）〜各ＮＡＮＤ回路（５０５、５０６、５０８、５０９）をより低電圧駆動し、第一トランジスター（５１１）ならびに第二トランジスター（５１２）の入力前段にレベルシフタ回路を設けて昇圧してもよい。

図６は請求項５から６に記載の液晶表示装置を実現する第一の実施例を示した透過型液晶表示装置の斜視構成図（一部断面図）である。カラーフィルター基板上にＩＴＯを成膜することでコモン電極を形成した対抗基板（９０１）をアクティブマトリクス基板（１０１）とシール材（９２０）により貼り合わせ、その中にネマティック相液晶材料（９１０）を封入している。図示しないが、アクティブマトリクス基板（１０１）、対抗基板（９０１）ともに液晶材料（９１０）と接触する面にはポリイミドなどからなる配向材料が塗布され、互いに直交する方向にラビング処理されている。また、アクティブマトリクス基板（１０１）上の対向導通部（３０４）には導通材が配置され、対抗基板（９０１）のコモン電極と短絡されている。

データ線入力端子（３０２−１〜１９２０）、コモン電位入力端子（３０３）、ＣＬＫ信号端子（６０１）、ＣＬＫＸ信号端子（６０２）、スタートパルス信号端子（６０３）、ＨＥＮＢ信号端子（６０４）、ＬＥＮＢ信号（６０５）、ＮＥＮ信号端子（６０６）や各種電源端子にはアクティブマトリクス基板（１０１）上に実装されたＦＰＣ（９３０）を通じて回路基板（９３５）上の１ないし複数の外部ＩＣ（９４０）に接続され、必要な電気信号・電位を供給される。

さらに対抗基板の外側には上偏向板（９５１）を、アクティブマトリクス基板の外側には下偏向板（９５２）を配置し、互いの偏光方向が直交するよう（クロスニコル状）に配置する。さらに下偏向板（９５２）下にバックライトユニット（９６０）を取り付けて完成する。バックライトユニット（９６０）は冷陰極管に導光板や散乱板をとりつけたものでも良いし、ＥＬ素子によって発光するユニットでもよい。図示しないが、さらに必要に応じ、周囲を外殻で覆うあるいは上偏向板のさらに上に保護用のガラスやアクリル版を取り付けても良いし、視野角改善のため、光学補償フィルムを貼っても良い。

図８は本発明の請求項１、２、４に記載の駆動方法を実現する第二の実施例を説明するための走査線駆動回路（３０１）の詳細なる回路構成図である。第一の実施例の図２と対比させながら説明を行う。

図８のシフトレジスタ（３５０）内の構成・動作は第一の実施例の図２と全く同じであり、第一のＮＡＮＤ回路（５０５−ｎ）、第二のＮＡＮＤ回路（５０６−ｎ）、第四のＮＡＮＤ回路（５０９−ｎ）、第一のトランジスター（５１１−ｎ）および第二のトランジスター（５１２−ｎ）の入力・出力端子の接続も同じである。異なるのはｎ＝１〜４７９段の第三のＮＡＮＤ回路（５０８−ｎ）への入力で、第二のインバーター（５０７−ｎ）が本実施例では省略され、かわりにｎ＋２段目のシフトレジスタの出力端子（５０４−ｎ＋２）が第三のＮＡＮＤ回路（５０８−ｎ）への入力に接続されている。

なお、図８ではｎ＝４８０段目の構成は図３と全く同じ構成としているが、かわりにシフトレジスタ（３５０）を４８２段構成とし、ｎ＝４８０段目の構成もｎ＝１〜４７９段目と同様の構成としても差し支えない。

本実施例の構成でも第一の実施例と全く同じ動作となり、入力信号のタイミングも全く同様で構わない。第一の実施例と比べると本実施例では各段のインバーターを一つ削減でき、回路の構成が簡略になる。ただし、配線の引き回し距離と容量が増大するデメリットもあるため、第一の実施例と第二の実施例、適切な方を採用すればよい。

なお、アクティブマトリクス基板の構成図、タイミングチャート、液晶表示装置のモジュール構成図は第一の実施例と同じであり、それぞれ図１、図３〜５、図６を参照のこと。

本発明は前述の実施の形態に限定されるものではなく、データ線駆動回路も内蔵した完全ドライバ内蔵アクティブマトリクス基板を使用した液晶表示装置でも構わないし、逆に走査線駆動信号を外部ＩＣ回路で供給する駆動回路非内蔵アクティブマトリクス基板を使用した液晶表示装置でも構わない。また、駆動回路の構成も相補型（ＣＭＯＳ）回路でなく、ＮチャネルまたはＰチャネル型のみからなる片チャネル駆動回路でも実現可能である。画素スイッチング素子もＰ型トランジスタや相補型伝送ゲートを用いても構わないし、ポリシリコンでなくアモルファスシリコン薄膜トランジスターを用いてもよい。また、絶縁基板上に薄膜トランジスターを形成するのではなく、結晶シリコンウェハー上に画素スイッチング素子や駆動回路を作りこんだアクティブマトリクス基板でも良い。

また、液晶表示装置として実施例のような透過型で無く反射型や半透過型としてもよいし、直視型で無く投影用のライトバルブとしてもよい。さらに実施例のようにノーマリー・ホワイトモードのみならず、ノーマリー・ブラックモードを使用してもよい。特にこの場合は液晶の配向モードとして垂直配向モード（ＶＡ）や横電界スイッチングモード（ＩＰＳ）を用いても差し支えない。後者の場合、コモン電極はアクティブマトリクス基板（１０１）上にのみ形成される。

本発明の実施例を説明するためのアクティブマトリクス基板構成図。 本発明の第一の実施例を説明するための走査線駆動回路図。 第一の実施例・第二の実施例における奇数フレームでの外部信号系より与えられる各駆動信号タイミングチャート図。 第一の実施例・第二の実施例における奇数フレームでの外部信号系より与えられる映像信号タイミングチャート図。 第一の実施例・第二の実施例における奇数フレームでの走査線信号出力タイミングチャート図。 本発明の第一の実施例・第二の実施例における液晶表示装置の斜視図（一部断面図）。 Ｎチャネル型薄膜トランジスターならびにＰチャネル型薄膜トランジスターの画素スイッチング素子のリーク電流測定結果グラフ。 第二の実施例における奇数フレームでの外部信号系より与えられる各駆動信号タイミングチャート図。 従来のコモン反転駆動法を説明するための信号タイミングチャート図。

符号の説明

１０１：アクティブマトリクス基板
２０１−１〜４８０：走査線１〜４８０
２０２−１〜１９２０：データ線１〜１９２０
３０１：走査線駆動回路
３０３：コモン電極電位入力端子
３０４：対向導通部
３５０：シフトレジスタ
３５１−１〜４８０：第一のクロックドインバーター
３５２−１〜４８０：第二のクロックドインバーター
３５３−１〜４８０：第一のインバーター
４０２−１〜４８０−１〜１９２０：画素電極（１〜４８０，１〜１９２０）
５０５−１〜４８０：第一ＮＡＮＤ回路
５０６−１〜４８０：第二インバーター
５０７−１〜４８０：第二ＮＡＮＤ回路
５０８−１〜４８０：第三ＮＡＮＤ回路
５０９−１〜４８０：第四ＮＡＮＤ回路
５１１−１〜４８０：第一トランジスター
５１２−１〜４８０：第二トランジスター
６０１：ＣＬＫ信号端子
６０２：ＣＬＫＸ信号端子
６０３：ＸＳＴ信号端子
６０４：ＨＥＮＢ端子
６０５：ＬＥＮＢ端子
６０６：ＮＥＮＢ端子
９０１：対向基板

Claims (7)

1. 一対の基板間に液晶層を封入してなり、前記一対の基板の一方は基板上に複数の画素スイッチング素子と前記複数の画素スイッチング素子に接続されてなる第１から第ｎの走査線を備えてなるアクティブマトリクス基板であり、前記一対の基板の少なくともいずれか一方にはコモン電極が形成されてなり、前記第１から第ｎまでの走査線に接続された前記複数の画素スイッチング素子を電気的に導通状態にする選択電位と接続された前記複数の画素スイッチング素子を電気的に非導通状態にする非選択電位とを適切なタイミングで与えることで前記第１から第ｎまでの走査線を順次駆動する走査線駆動回路を有する液晶表示装置の駆動方法において、前記コモン電極を相対的に高い電位にした状態（以降、コモン・ハイ状態と称する）と前記コモン電極の電位を相対的に低い電位にした状態（以降、コモン・ロー状態と称する）の交互に反転駆動することを特徴とするコモン反転駆動であり、かつ前記走査線駆動回路には前記非選択電位を前記走査線に与えるタイミングを制御するためのそれぞれ異なった第一のエネーブル信号と第二のエネーブル信号が与えられ、前記第一のエネーブル信号と第二のエネーブル信号は互いに異なる周期を有した信号であることを特徴とした液晶表示装置の駆動方法。
2. 前記第二のエネーブル信号の周期は前記コモン電極の交流駆動周期の１以上の整数倍と概略等しく、前記第一のエネーブル信号の周期は前記コモン電極の交流駆動周期の概略１／２の周期である事を特徴とした請求項１に記載の液晶表示装置の駆動方法。
3. 前記走査線駆動回路は少なくとも第１から第ｎ＋１の出力端子を有するシフトレジスタが含まれ、前記シフトレジスタの第ｍの出力と第ｍ＋１の出力と前記第一のエネーブル信号の論理積ならびに前記シフトレジスタの第ｍの出力の反転信号と第ｍ＋１の出力と前記第二のエネーブル信号の論理積によって第ｍの走査線への非選択電位を与えるタイミングが規定されることを特徴とした請求項１または２に記載の液晶表示装置の駆動方法。
4. 前記走査線駆動回路は少なくとも第１から第ｎ＋１までの出力端子を有するシフトレジスタが含まれ、前記シフトレジスタの第ｍの出力と第ｍ＋１の出力と前記第一のエネーブル信号の論理積ならびに前記シフトレジスタの第ｍ＋１の出力と第ｍ＋２の出力と前記第二のエネーブル信号の論理積によって第ｍの走査線への非選択電位を与えるタイミングが規定されることを特徴とした請求項１または２に記載の液晶表示装置の駆動方法。
5. 請求項１から請求項４いずれかに記載の駆動方法を用いた液晶表示装置
6. 前記走査線駆動回路は前記アクティブマトリクス基板上に形成されてなる走査線駆動回路内蔵型であることを特徴とした請求項５記載の液晶表示装置
7. 請求項５または６に記載の液晶表示装置を用いた電子機器
   

Images