JP4148064B2 - 液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器 - Google Patents

液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器 Download PDF

Info

Publication number
JP4148064B2
JP4148064B2 JP2003301590A JP2003301590A JP4148064B2 JP 4148064 B2 JP4148064 B2 JP 4148064B2 JP 2003301590 A JP2003301590 A JP 2003301590A JP 2003301590 A JP2003301590 A JP 2003301590A JP 4148064 B2 JP4148064 B2 JP 4148064B2
Authority
JP
Japan
Prior art keywords
common
potential
liquid crystal
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003301590A
Other languages
English (en)
Other versions
JP2005070540A (ja
Inventor
裕 小橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003301590A priority Critical patent/JP4148064B2/ja
Publication of JP2005070540A publication Critical patent/JP2005070540A/ja
Application granted granted Critical
Publication of JP4148064B2 publication Critical patent/JP4148064B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は液晶表示装置の駆動法、液晶表示装置、及び携帯型電子機器に関するものであり、特にアクティブマトリクス基板を使用した液晶表示装置のコモン反転駆動に関するものである。
近年、ノートPCやモニター用を筆頭に薄膜トランジスターなどのアクティブ素子を用いた液晶表示装置は急速に普及している。通常のネマティック相液晶材料を用いた液晶表示装置においては、信頼性を確保するために液晶に印加する電圧を一定時間で極性反転させる交流駆動が必要である。一般的に白表示時と黒表示時で液晶にかける電圧差は3〜5Vであるから、交流駆動を行うためには液晶を挟み込んだのアクティブマトリクス基板と対向する基板の電極(コモン電極)を固定電位とした場合、アクティブマトリクス基板上の画素電極には6〜10Vの電圧振幅の信号を入力しなくてはならない。しかし、一般的にICで5V以上の電圧振幅を持つ信号を出力するためには高耐圧性に優れた特殊なプロセスで製造される必要があるためコストが高くなる。これを回避するためにコモン電極の電位を交流駆動することで入力信号を低減にするコモン反転駆動法が考案されている(特許文献1参照)。
以下、図8を用いてコモン反転ならびに液晶印加電圧極性反転を走査線選択周期(1H周期)毎に行う1Hコモン反転駆動について、ノーマリー・ホワイトモード、画素スイッチング素子はNチャネル型薄膜トランジスターである液晶表示装置を例にとり説明する。
com(1)は前記のコモン電極電位であり、前記の通り対抗基板上の電極と、補助容量(Cs)を形成する場合は補助容量共通電極の電位も含む。VCOM(1)はコモン反転駆動では一定周期でVCOMHとVCOML間を反転駆動される。VG1〜n(2−1〜2−n)はn番目の走査線に走査線駆動回路から与えられる電位であり、VCOM(1)が反転する毎に順次、一つの走査線に画素スイッチング素子をONする選択電位(VGON)を与えられ、それ以外の時間では接続された画素スイッチング素子をOFFする非選択電位としてVGOFFH又はVGOFFLのどちらかがVCOM(1)の電位に応じて印加される。なお、ここでVCOM(1)の電位に応じて非選択電位をVGOFFHとVGOFFLの二値にするのは画素スイッチング素子の信頼性確保などの理由によるもので、例えば特許文献2などに詳細が記載されている。VS1〜m(3−1〜3−m)はデータ線にデータ線駆動回路から与えられる映像信号電位であり、VVIDEOHからVVIDEOLまでの間の振幅を有する。ここで使用する液晶素子を±VWHITEの電位差を持つ電極で挟み込んだときに白(透過)表示をし、±VBLACKの電位差を持つ電極で挟み込んだとき黒(非透過)表示をするように液晶材料やギャップを選択すると、VCOMH≧VVIDEOH>VVIDEOL≧VCOML、VCOMH−VVIDEOH=VVIDEOL−VCOML=VWHITE、VCOMH−VVIDEOL=VVIDEOH−VCOML=VBLACKとなるように設定する。
S1〜m(3−1〜3−m)の電位は選択電位(VGON)にある走査線に接続されている画素スイッチング素子を通じ、画素電極へと印加される。ここでVPIX4-1-1〜VPIX4-n-mはm番目のデータ線とn番目の走査線に接続された画素電極の電位とすると、VPIX4-1-1、VPIX4-1-2は走査線1が選択電位(VGON)にある時にデータ線1,2の電位(Vs1、Vs2)に充電され、それぞれVVIDEOH、VVIDEOLの電位となる。この際、コモン電位はVCOMHであり、VPIX4-1-1に対応する画素電極上の液晶にはVVIDEOH−VCOMH=−VWHITEの電位が、VPIX4-1-2に対応する画素電極上の液晶にはVVIDEOL−VCOMH=−VBLACKの電位が印加されていることになる。すなわち、VPIX4-1-1に対応する画素は透過(ホワイト)表示、VPIX4-1-2に対応する画素は非透過(ブラック)表示となる。
次に走査線2が選択された時にはコモン電位はVcomLに反転しているが、VPIX4-1-1、VPIX4-1-2に対応する画素電極は接続されるスイッチング画素が高抵抗のためフローティング状態にあり、コモン電極と容量線との容量以外の容量が無視できるくらい小さいとすれば、容量結合によりVPIX4-1-1、VPIX4-1-2の電位はコモン電極電位の変動幅分(VCOML−VCOMH)同時に下がり、VPIX4-1-1に対応する画素は透過(ホワイト)表示、VPIX4-1-2に対応する画素は非透過(ブラック)表示のままとなる。このように、コモン電位が反転を繰り返しても、非選択電位の走査線につながっている画素電極との電位差は変わらず、次の走査線が選択電位になるまでの間、同じ階調表示を維持できる。
一方、VPIX4-2-1、VPIX4-2-2は走査線2が選択電位(VGON)にある時にデータ線1,2の電位(Vs1、Vs2)に充電され、それぞれVVIDEOL、VVIDEOHの電位となる。この際はVPIX4-2-1に対応する画素電極上の液晶にはVVIDEOL−VcomL=VWHITEの電位が、VPIX4-2-2に対応する画素電極上の液晶にはVVIDEOH−VcomL=VBLACKの電位が印加されていることになり、それぞれ透過(ホワイト)、非透過(ブラック)表示となるが、VPIX4-1-1、VPIX4-1-2に対応する画素とは液晶にかかる電圧の極性が反転している。先ほどの説明と同様に走査線2が非選択電位となった後にコモン電位が反転しても、コモン電位と画素電位の電位差は変化せずに表示は保持される。リフレッシュ・レートに応じた書き換え時間の後、次フレームで再度走査線が選択電位になる際には、走査線1が選択電位(VGON)になるときにはコモン電位はVCOML、走査線2が選択電位(VGON)になるときにはコモン電位はVCOMHであり、液晶素子にかかる電位は前フレームとは極性が反転するため液晶の交流駆動が実現できる。以上が従来の1Hコモン反転駆動法である。
この方法によれば外部ICからの入力映像信号振幅は3〜5Vで一般的なCMOSプロセスにより製造された安価なICが使用でき、コストを低減できる。これはアクティブマトリクス基板の駆動回路を全て外付けする場合はもちろんであるし、駆動回路をアクティブマトリクス基板上に内蔵した駆動回路内蔵LCDの場合でも、映像アナログ信号を入力するアナログ駆動においては映像信号を出力するICが必要であるし、DACやデコーダーを内蔵したデジタル駆動においてもDACやデコーダーにDC電源を供給する電源ICが必要なので同様である。また、電源生成回路をアクティブマトリクス基板上に内蔵した駆動回路内蔵LCDの場合でも生成する電源の電圧範囲が広くなるほど、回路面積、消費電流が増大し、かつ薄膜トランジスターの信頼性に悪影響を与えるため、この場合もコモン反転駆動は有効な手法である。
特開昭62−49399号公報 特開2001−306041号公報
しかしながら、コモン反転駆動はあまり大きなサイズあるいは高い精細度のパネルには適用できないという問題を有している。すなわち、大型化、高精細化が進むとコモン電極の電気容量(C)が大きくなり、コモン電極の抵抗(R)も高くなるため、コモン電位を反転するのに容量遅延(RC遅延)が大きくなってコモン電位の反転に時間がかかり、またコモン反転時に流れる電流も大きくなるため消費電流が増大するのである。
本発明は上記の問題点を解決するため、コモン電位を反転する際(コモン反転タイミング)にはデータ線の少なくとも一部を外部映像信号源や外部電源と高抵抗によって電気的に切り離した、いわゆるフローティング状態にすることでコモンの容量を低減するものである。コモン反転タイミングでは各画素スイッチング素子はOFFされているから、コモンの電位変動と同時に容量結合によりデータ線の電位が変動しても画像への悪影響はなく、高精細化・大型化が進んでも1Hコモン反転あるいは他のコモン反転駆動を実施できる。また、消費電力も低減される。
しかしながら、データ線をフロートとする際に電位を直前に書き込んだ映像信号電位VVIDEOL〜VVIDEOHのままとすると、コモン電位(VCOM)がVCOMH→VCOML又はVCOML→VCOMH反転後、データ線の電位はΔVCOM=VCOMH−VCOMLとするとVVIDEOL−ΔVCOM〜VVIDEOH+ΔVCOMにまで変動し得る。すると、例えば画素スイッチング素子がNチャネル型の場合、コモン反転後に画素スイッチング素子がONしてしまうことを避けるため、走査線の非選択電位VGOFFをVGOFF<VVIDEOL−ΔVCOMとしなくてはならず、また走査線駆動回路ならびにデータ線駆動回路の駆動電源VH,VLとして、少なくとも回路の一部をVL≦VVIDEOL−ΔVCOM、VH≧VVIDEOH+ΔVCOMとして駆動しなくてはデータ線への書き込みや遮断を確実に行う事ができない。すなわち、回路駆動電圧が大きなものになるため、消費電力・信頼性の点で不利になる。この現象はコモン反転タイミングでデータ線をフローティングにした時に顕著ではあるが、従来のデータ線をフローティングにしないコモン反転駆動法の場合もコモン電極の時定数とデータ線への電位書き込み時定数とのバランス次第で発生し得る問題である。
そこで、本発明ではコモン・ロー反転タイミング前にはVDCHGH、コモン・ハイ反転タイミング前にはVDCHGLで表される電位を各データ線に書き込んでおく(プリチャージする)ことを提案する。これによりコモン反転後のソース線の電位範囲を限定でき、駆動回路の駆動電圧を必要以上に高くしなくてすむというメリットを有する。さらに具体的には画素スイッチング素子がNチャネル型電界効果トランジスターである場合にはVDCHGH≧VGOFF+ΔVCOM、Pチャネル型電界効果トランジスターである場合にはVDCHGL≦VGOFF−ΔVCOMとすることを提案する。これにより、VGOFFを必要以上に小さくあるいは大きくすることなく、確実に画素スイッチング素子をOFFすることができる。なお、コモン・ロー反転タイミング前のプレチャージ、コモン・ハイ反転タイミング前のプレチャージ、どちらか一方だけを実施しても効果はある。
さらに本発明では、VDCHGH、VDCHGLとしてそのときのコモン電極の電位を与える(プリチャージする)事をあわせて提案する。すなわち、VDCHGH=VCOMH、VDCHGL=VCOMLである。このように設定すると、コモン反転タイミング前後でのデータ線の電位はVCOMH〜VCOMLの範囲内にあり各種駆動電圧はさらに低減でき、またプリチャージ用電源としてコモン電極電位をそのまま使用できるので、消費電力低減・回路構成の簡素化に有効である。
さらに本発明はコモン電極電位の反転タイミングでフローティングする代わりにデータ線をコモン電極あるいはコモン電極に印加されるものと同じ電位で駆動される電源と接続されるような駆動方法を提案する。この場合、データ線をフローティング状態にするのと実質同様の効果を有し、データ線とコモン電極の容量をコモン反転タイミングでは実効的に無視することができる。この手法はデータ線にコモン電極以外の付加容量が大きい場合に特に有効であるが、コモン電極の時定数とデータ線書き込みの時定数が概略同じでなくてはならない。
さらに本発明ではコモン反転タイミングでは同時に走査線をもフローティングすることを提案する。走査線とデータ線のコモン電極に対する容量は同じレベルであり、かつ他のコモン電極との容量に比べて桁が大きいるため、どちらかのみではなく両方をフローティングする事で容量は劇的に低減できる。フローティングする走査線は全数が好ましいが、駆動タイミングの都合で一本のみ(通常、直前に選択された走査線又は直後に選択される走査線になる)がフローティングされていなくても実質的には問題にならない。
さらに本発明はこれらの駆動方法を用いた液晶表示装置を提案する。これらの駆動方法を用いる事で、大型高精細パネルにおいても低耐圧のICを使用できる上に回路も簡素化されるため、安価に装置が提供できる。また、消費電流も従来の駆動方式に比べ低減される。
さらに本発明はデータ線駆動回路の少なくとも一部は前記アクティブマトリクス基板上に形成された薄膜トランジスターによって構成されている駆動回路内蔵型液晶表示装置であることを提案する。これにより、画素部からデータ線駆動回路までの走査線引き回し配線部が短くなり、この部分の容量による容量分割によりコモン電位の変動よりデータ線の電位変動が小さくなる現象が最小限におさえられる。また、外部ICの大幅な変更無しにアクティブマトリクス基板の変更のみで本発明の駆動方法を実現できるというメリットも有している。
またこれらの発明は従来技術の課題で記述した通り、精細度が高く、パネルが大型化するにつれて有効になる。具体的には、前記走査線の数(=V)の二乗に画像表示エリアの対角方向のサイズ(=S(m))で乗じた係数(=V×V×S)が30000以上になるような条件を満たすパネルについて本発明を適用する事をあわせて提案する。
さらに本発明はこれらの駆動方法を用いた液晶表示装置を搭載したバッテリーで駆動される携帯電子機器を提案する。これらの駆動方法を用いた液晶表示装置を搭載することで従来より大型高精細の表示装置を備えていながら比較的安価な製品が提供でき、消費電流も従来の駆動方式に比べ低減されているためバッテリーの駆動時間が長くなる。ここでいう携帯電子機器とは、例えばノートパソコン、PDA、デジタルカメラ、ビデオカメラ、携帯テレビ、携帯電話、携帯フォトビューワー、携帯ビデオプレイヤー、携帯DVDプレイヤー、携帯オーディオプレイヤーなど液晶表示装置とバッテリーを搭載した電子機器のことである。
以下、本発明の実施形態を図面に基づいて説明する。
図1は第一の実施例でのアクティブマトリクス基板の構成図である。
アクティブマトリクス基板(101)上には表示エリア(310)内に480本の走査線(201−1〜480)と1920本のデータ線(202−1〜1920)が直交して形成されており、480本の容量線(203―1〜480)は走査線(201−1〜480)と並行かつ交互に配置されている。
走査線(201−n)とデータ線(202−m)の各交点にはNチャネル電界効果型薄膜トランジスターよりなる画素スイッチング素子(401−n−m)が形成されており、そのゲート電極は走査線(201−n)に、ソース・ドレイン電極はそれぞれデータ線(202−m)と画素電極(402−n−m)に接続されている。画素電極(402−n−m)は容量線(203−n)と補助容量コンデンサーを形成し、また液晶表示装置として組み立てられた際には液晶素子をはさんで対抗基板電極(COM)とやはりコンデンサーを形成する。
走査線1〜480(201−1〜480)はNチャネル型薄膜トランジスターよりなる走査線スイッチ1〜480(211−1〜480)を通って走査線信号端子1〜480(301−1〜480)に繋がる。同様にデータ線1〜1920(202−1〜1920)もNチャネル型薄膜トランジスターよりなるデータ線スイッチ1〜1920(212−1〜1920)を通ってデータ線信号端子1〜1920(302−1〜1920)に繋がる。走査線スイッチ1〜480(211−1〜480)ならびにデータ線スイッチ1〜1920(212−1〜1920)のゲート電極(制御端子)はENB信号端子(601)に繋がっている。
また、データ線は同時にNチャネル型薄膜トランジスターよりなるプリチャージスイッチ1〜1920(222−1〜1920)のドレイン電極に接続され、ソース電極はコモン電位入力端子(303)に、ゲート電極はPRC信号端子(602)にそれぞれ接続されている。
容量線1〜480(203―1〜480)は相互に短絡されてコモン電位入力端子(303)に接続される。対向導通部(304)もまた、コモン電位入力端子(303)に接続される。
次に図2は第一の実施例における奇数フレームでの外部信号系より各端子へ与えられる各信号タイミングチャート図である。VCOM(1)はコモン電位入力端子(303)に与えられる電位であり、一定周期でVCOMHとVCOML間を反転駆動される。コモン電位がVCOMHである期間(この期間中をコモン・ハイ状態と称する)のならびにコモン電位がVCOMLである期間(この期間中をコモン・ロー状態と称する)の保持期間は等しくTCOMであり、TCOMの481倍周期が1フレーム期間Tframeとなる。
ENB(4)はENB信号端子(601)に与えられるデータ線並びに走査線に電位を印加許可するタイミングを意味する制御信号電位であり、コモン反転後、TENBの期間VHとなり、その後VLに戻る周期TCOMのパルス波である。
PRC(5)はPRC信号端子(602)に与えられるデータ線にプリチャージを行うタイミングを意味する制御信号電位であり、VENBがVLになってからコモンが反転するまでの間にTPRCの期間VHとなり、コモン反転前にVLに戻る周期TCOMのパルス波である。
GS1〜480(22−1〜480)は走査線信号端子(301−1〜480)に与えられる信号電位であり、走査線1ならびに走査線2に対応する信号VGS1(22−1)、VGS1(22−2)のみ図示するが、VGS3,5,7・・・,479(22−3,5,7・・・,479)はTCOM×2ずつタイミングのずれたVGS1(22−1)と同様の信号波形であり、VGS4,6,8・・・,480(22−4,6,8・・・,480)はTCOM×2ずつタイミングのずれたVGS2(22−2)と同様の信号波形である。
SS1〜1920(23−1〜1920)はデータ線信号端子(302−1〜1920)に与えられる映像信号電位であり、本実施例ではノーマリー・ホワイトモードを前提として奇数番号のデータ線につながった画素は白(透過)表示、偶数番号のデータ線につながった画素は黒(非透過)表示を行う場合の波形を示す。データ線1ならびにデータ線2に対応する信号VSS1(23−1)、VSS2(23−2)のみ図示しているが、奇数番号データ線に対応した信号VSS3,5,7・・・,1919(23−3,5,7・・・,1919)はVSS1(23−1)と同様であり、偶数番号データ線にVSS4,6,8・・・,1920(23−4,6,8・・・,1920)はVSS2(23−2)と同様の信号である。
図2での各電源電位はVH≧VGON>VVIDEOH>VVIDEOL>VGOFFH>VGOFFL≧VLかつVcomH≧VVIDEOH>VVIDEOL≧VcomL、VGOFFH−VGOFFL≒VcomH−VcomLとなるように設定することが望ましい。また、VCOMH−VVIDEOH=VWHITEが使用する液晶素子、セルギャップに応じたノーマリー・ホワイト表示モードでの白(透過)表示電圧、VVIDEOH−VCOML=VBLACKが同じくノーマリー・ホワイト表示モードでの黒(非透過)表示電圧になるように設定する。
本実施例での各電位の設定値として、例えばVWHITE=0.5(V)、VBLACK=4.0(V)となるような液晶材料並びに貼り合わせギャップを選択したとするなら、VH=8.5(V)、VGON=7.5(V)、VCOMH=6.5(V)、VVIDEOH=6(V)、VVIDEOL=2.5(V)、VCOML=2(V)、VGOFFH=1(V)、VGOFFL=−3.5(V)、VL=−4.5(V)などと設定すれば上記の条件を全て満たす。
次に図3を用いて奇数フレームでの走査線電位ならびにデータ線電位のタイミングチャートを説明する。実線は電位が外部電源より与えられている状態を示し、破線は各外部電源との間が高抵抗で遮断されているフローティング状態を示す。また、タイミングを示すためにVCOM(1)も併記している。
G1(2−1)は走査線1(201−1)に与えられる電位であり、VENB=VHの期間のみVGS1(22−1)と電気的に接続され、VENB=VLの期間はフローティングとなる。このため、VENB=VHになった後、一定期間VGONになり、画素への充電が完了した後、VGOFFHとなり、電圧(VGON,VGOFFH)が印加され始めてからTENB期間後にフローティング状態に戻る。その後、コモン電位がVCOMH→VCOMLに下がるため、コモン電極以外の容量を無視すれば電位は容量結合によりVCOMH−VCOML分下がり、VGOFFH−VGOFFL=VcomH−VcomLであれば、VGOFFLになる。その後、次の選択期間までコモン反転毎にVGOFFHとVGOFFLの間を反転し続ける。
G2(2−2)は走査線2(201−2)に与えられる電位であり、同様にVENB=VHの期間のみVGS2(22−2)と電気的に接続され、走査線1とはTCOMずれて一定期間VGONになり、画素への充電が完了した後、VGOFFLとなり、電圧(VGON,VGOFFH)が印加され始めてからTENB期間後にフローティング状態に戻る。その後、コモン電位がVCOML→VCOMHに上がるため、コモン電極以外の容量を無視すれば電位はVCOMH−VCOML分上がり、VGOFFH−VGOFFL=VcomH−VcomLであれば、VGOFFHになる。その後、次の選択期間までコモン反転毎にVGOFFHとVGOFFLの間を反転し続ける。
以下、図示しないが奇数番号走査線に対応するVG3,5,7・・・,479(2−3,5,7・・・,479)はTCOM×2ずつタイミングのずれたVG1(2−1)と同様の信号波形となり、偶数番号走査線に対応するVG4,6,8・・・,480(2−4,6,8・・・,480)はTCOM×2ずつタイミングのずれたVG2(2−2)と同様の信号波形となる。
図3のVS1(3−1)はデータ線1(202−1)に与えられる電位であり、各コモン反転タイミング間(長さTCOM)期間のうちVENB(2)=VHであるTENBの期間はデータ線スイッチ1(212−1)と導通され、VSS1(3−1)の電位、すなわちコモン・ハイ期間ではVVIDEOHが、コモン・ロー期間ではVVIDEOLが印加される。その後、コモン反転前にVPRC(3)=VHであるTPRCの期間、その時のコモン電位(VCOMH又はVCOML)がプリチャージスイッチ1(222−1)を通じて印加される。VENB(2)=VLかつVPRC(3)=VLの期間はフローティングされているので、コモン・ハイ状態からコモン・ロー状態へ反転したタイミングでは容量結合によりVCOMH−VCOML電位が下がるため反転後は電位がVCOMLに概略一致する。同様にコモン・ロー状態からコモン・ハイ状態へ反転したタイミングではVCOMH−VCOML電位が上がり、結果としてやはりコモン電位(VCOMH)と一致していることになる。
S2(3−2)はデータ線2(202−2)に与えられる電位であり、各コモン反転タイミング間(長さTCOM)期間のうちVENB(2)=VHであるTENBの期間はデータ線スイッチ2(212−2)と導通され、VSS2(3−2)の電位、すなわちコモン・ハイ期間ではVVIDEOLが、コモン・ロー期間ではVVIDEOHが印加される。その後、コモン反転前にVPRC(3)=VHであるTPRCの期間、その時のコモン電位(VCOMH又はVCOML)がプリチャージスイッチ(222−2)を通じて印加され、コモン反転後もVCOML又はVCOMHになることはデータ線1と同様である。
図示していないが、奇数番号データ線に対応した信号VS3,5,7・・・,1919(3−3,5,7・・・,1919)はVS1(3−1)と同様であり、偶数番号データ線にVSS4,6,8・・・,1920(3−4,6,8・・・,1920)はVS2(3−2)と同様の信号になる。
なお、図2、図3は奇数フレームでの図であるが、偶数フレームではコモン・ロー状態から始まり、コモン・ロー状態で終わるという点が異なる。すなわち、信号波形は偶数と奇数が入れ替わることになり、ある走査線に繋がった画素電極上の液晶素子に印加される電圧の極性は反転する。
図4は本発明に係る液晶表示装置を実現する第一の実施例を示した透過型液晶表示装置の斜視構成図(一部断面図)である。アクティブマトリクス基板(101)と、カラーフィルター基板上にITOを成膜することでコモン電極を形成した対抗基板(901)をシール材(920)により貼り合わせ、その中にネマティック相液晶材料(910)を封入している。図示しないが、アクティブマトリクス基板(101)、対抗基板(901)ともに液晶材料(910)と接触する面にはポリイミドなどからなる配向材料が塗布され、互いに直交する方向にラビング処理されている。また、アクティブマトリクス基板(101)上の対向導通部(304)には導通材が配置され、対抗基板(901)のコモン電極と短絡されている。
走査線入力端子(301−1〜480)、データ線入力端子(302−1〜1920)、コモン電位入力端子(303)、ENB信号端子(601)、PRC信号端子(602)や各種電源端子にはアクティブマトリクス基板(101)上に実装されたFPC(930)を通じて回路基板(935)上の1ないし複数の外部IC(940)に接続され、必要な電気信号・電位を供給される。
さらに対抗基板の外側には上偏向板(951)を、アクティブマトリクス基板の外側には下偏向板(952)を配置し、互いの偏光方向が直交するよう(クロスニコル状)に配置する。さらに下偏向板(952)下にバックライトユニット(960)を取り付けて完成する。バックライトユニット(960)は冷陰極管に導光板や散乱板をとりつけたものでも良いし、EL素子によって発光するユニットでもよい。図示しないが、さらに必要に応じ、周囲を外殻で覆うあるいは上偏向板のさらに上に保護用のガラスやアクリル版を取り付けても良いし、視野角改善のため、光学補償フィルムを貼っても良い。
このような液晶表示装置でコモン反転駆動を行った時のコモン電位遅延時間定数(=τCOM)はコモン電極の平均抵抗(=RCOM)と固定電位とつながった他の導体に対する総容量(=CCOM)の積に概略比例(τCOM∝RCOM×CCOM)する。一般的にRCOMは対向電極のシート抵抗値や対向導通部・実装端子部の抵抗値などプロセス上の制約で決まり、あまりパネルサイズや精細度による変動は大きくない。一方、従来のコモン反転駆動方法では前記のとおり走査線との容量がCCOMの80%以上であるため、総走査線数(=V(本))に概略比例してCCOMは増加する。また、走査線の長さが長いほど走査線1本当たりの容量は増大するから、画像表示エリアの対角方向のサイズ(=S(m))にも概略比例してCCOMは増加する。一方、リフレッシュ・レートが一定であれば総走査線数(=V(本))に反比例して1走査線への書き込み時間(=T1H)は低下する。すなわち、従来のコモン反転駆動方法では1走査線への書き込み時間に占めるコモン反転時間の割合(τCOM÷T1H)は、τCOM÷T1H∝V×V×Sに概略準じ、この係数があまり大きくなると十分な画素書き込み時間が得られなくなり、表示品位や信頼性の低下につながる。
図9は一般的なガラス基板を用いたアクティブマトリクス製造プロセスを使用する場合の前記走査線の数(=V)の二乗に画像表示エリアの対角方向のサイズ(=S(m))で乗じた係数(=V×V×S)と1H時間の中に占めるコモン反転時間の割合を発明者の計算した結果を示すグラフである。なお、リフレッシュレートは60Hzとしている。グラフ1(91)がτCOM÷T1Hを示すグラフであり、ほぼV×V×Sに比例していることがわかる。限界線(92)は画素書き込み時間を十分に確保するために必要な最低時間から割り出した限界ラインであり、これによると概略V×V×S≧30000以上では従来の駆動方法では1Hコモン反転を行う事は困難になることがわかる。そこで、V×V×S≧30000を満たすパネルについて本実施例を適用する事で従来方法のコモン反転駆動が不可能であった大型・高精細パネルでも安価な低耐圧ICが使用できるため、モジュール価格を安く製造でき、消費電力も少なくなる。本実施例では画素数1920×480のいわゆるVGAで対角152.4mm(6型)であれば、V×V×S=35113を得るので、このような条件を満たすことになる。
以上、本実施例の駆動方法ではコモン反転タイミングにおいて走査線並びにデータ線はフローティングしているため、コモン反転時の容量は大きく低減される。このため、従来コモン反転法が適用できなかった大型高精細パネルにおいても本特許は適用可能である。また、コモン・ハイからコモン・ローへの反転タイミング直前での全データ線の電位(VDCHGH)はVCOMH(=6.5V≧VGOFFH+VCOMH−VCOML=1+6.5−2V)にプリチャージされており、コモン反転時の容量結合でデータ線の電位が下がっても画素スイッチング素子はONしない。従来の駆動方法ではこのために走査線への非選択電位(VGOFFH、VGOFFL)をかなり低い電圧に設定する必要があり、消費電流、信頼性の面で不利であった。
また、コモン・ローからコモン・ハイへの反転タイミング直前での全データ線の電位(VDCHGL)はVCOML(=2V)にプリチャージされており、コモン反転時の容量結合でデータ線の電位が上がってもVCOMHであるため、画素スイッチング素子(401−n−m)やデータ線スイッチ(212−2)に大きな電圧がかかり信頼性が低下する心配がない。
また、走査線スイッチ(211−1〜480)、データ線スイッチ(212−1〜1920)をアクティブマトリクス基板上に作りこんでいるため、スイッチから画素部までの配線引き回しが非常に短く、この部分の容量がごく小さいためにコモン反転時、ほとんど容量分割が発生せず、コモンの振幅幅とデータ線の容量結合での電位変動幅がほぼ一致する利点を有している。
なお、本実施例ではデータ信号端子(302−1〜302−1920)や走査線信号端子(301−1〜480)に実装されたFPC(Flexible Printed Circuits)を通じて駆動ICの信号を入力しているが、データ線駆動回路や走査線駆動回路を内蔵した駆動回路内蔵型アクティブマトリクス基板であってももちろん構わない。また逆に、走査線スイッチ(211−1〜480)、データ線スイッチ(212−1〜1920)、プリチャージスイッチ(222−1〜1920)を外部IC(940)に内蔵してもよい。この場合、画素スイッチング素子はアモルファスシリコン薄膜トランジスターとすれば製造コストを低減できる。
また、本実施例では走査線スイッチ(211−1〜480)、データ線スイッチ(212−1〜480)、プリチャージスイッチ(222−1〜480)をNチャネル型薄膜トランジスターで構成しているが、Pチャネル型薄膜トランジスターで構成してもよいし、Nチャネル型薄膜トランジスターとPチャネル型薄膜トランジスターを組み合わせて相補型伝送ゲートとし、それぞれのトランジスターに極性の反転した信号線を接続しても良い。特に相補型伝送ゲートとすると、制御信号の電圧を下げられるというメリットがある。
また、本実施例で走査線スイッチ(211−1〜480)の存在による走査線の抵抗上昇などが問題なる場合は走査線スイッチ(211−1〜480)を略し、走査線はフローティングとしない構成でもデータ線の容量がなくなるためにある程度の容量削減効果は得られる。
図5は第二の実施例における奇数フレームでの外部信号系より各端子へ与えられる各信号タイミングチャート図である。図中、実線は電位が外部電源より与えられている状態を示し、破線は各外部電源との間が高抵抗で遮断されているフローティング状態を示す。
COM(1)はコモン電位入力端子(303)に与えられる電位であり、一定周期でVCOMHとVCOML間を反転駆動される。それぞれの電位である期間は等しくTCOMであり、TCOMの481倍周期が1フレーム期間Tframeとなる。
ENB(4)はENB信号端子(601)に与えられるデータ線並びに走査線に電位出力を許可する制御信号電位であり、コモン反転後、TENBの期間VHとなり、その後VLに戻る周期TCOMのパルス波である。
PRC(5)はPRC信号端子(602)に与えられるデータ線にプリチャージを行うタイミングを意味する制御信号電位であり、VENBの逆極性信号となっている。VPRC(5)がVHにある期間をTPRCとすると、TPRC+TENB=TCOMである。
GS1〜480(22−1〜480)は走査線信号端子(301−1〜480)に与えられる信号電位であり、走査線1ならびに走査線2に対応する信号VGS1(22−1)、VGS1(22−2)のみ図示するが、VGS3,5,7・・・,479(22−3,5,7・・・,479)はTCOM×2ずつタイミングのずれたVGS1(22−1)と同様の信号波形であり、VGS4,6,8・・・,480(22−4,6,8・・・,480)はTCOM×2ずつタイミングのずれたVGS2(22−2)と同様の信号波形である。
SS1〜1920(23−1〜1920)は走査線信号端子(302−1〜1920)に与えられる映像信号電位であり、本実施例でも第一の実施例と同様、奇数のデータ線につながった画素は白(透過)表示、偶数のデータ線につながった画素は黒(非透過)表示を行う場合の波形を示す。走査線1ならびに走査線2に対応する信号VSS1(23−1)、VSS2(23−2)のみ図示しているが、奇数番号データ線に対応した信号VSS3,5,7・・・,1919(23−1,5,7・・・,1919)はVSS1(23−1)と同様であり、偶数番号データ線にVSS4,6,8・・・,1920(23−4,6,8・・・,1920)はVSS2(23−2)と同様である。
以上、図5の各信号はVPRC(5)がVENB(4)の逆極性信号となっている点を除いて第一の実施例で説明された図2と同じ信号である。
次に図6を用い、走査線ならびにデータ線の電位を示す奇数フレームでのタイミングチャートを説明する。実線は電位が外部電源より与えられている状態を示し、破線は各外部電源との間が高抵抗で遮断されているフローティング状態を示す。また、タイミングを示すためにVCOM(1)も併記している。
G1(2−1)は走査線1(201−1)に与えられる電位であり、VG2(2−2)は走査線2(201−2)に与えられる電位である。以下、図示しないが奇数番号走査線に対応するVG3,5,7・・・,479(2−3,5,7・・・,479)はTCOM×2ずつタイミングのずれたVG1(2−1)と同様の信号波形となり、偶数番号走査線に対応するVG4,6,8・・・,480(2−4,6,8・・・,480)はTCOM×2ずつタイミングのずれたVG2(2−2)と同様の信号波形となる。走査線に与えられる信号VGn(2−n)は第一の実施例で説明された図と同じ信号である。
次にVS1(3−1)はデータ線1(202−1)に与えられる電位であり、VENB(2)=VHであるTENBの期間はデータ線スイッチ1(212−1)と導通され、VSS1(3−1)の電位、すなわちコモン・ハイ期間ではVVIDEOHが、コモン・ロー期間ではVVIDEOLが印加される。VENB(2)=VLになると逆極性信号であるVPRC(3)がVHになり、TPRCの期間、その時のコモン電位(VCOMH又はVCOML)がプリチャージスイッチ1(222−1)を通じて印加される。すなわち、VSS1(3−1)又はコモン電位のいずれかの電位が常に印加され、フローティングとなるタイミングは生じない。コモン反転タイミングにおいてはVPRC(3)=VHであるので、コモン電極と同時にデータ線も電位が変動し、VCOMH→VCOML又はVCOML→VCOMHとなる。
S2(3−2)はデータ線2(202−2)に与えられる電位であり、同様にVENB(2)=VHであるTENBの期間はデータ線スイッチ2(212−2)と導通され、VSS2(3−2)の電位、すなわちコモン・ハイ期間ではVVIDEOLが、コモン・ロー期間ではVVIDEOHが印加される。その後、コモン反転前にVPRC(3)=VHであるTPRCの期間、その時のコモン電位(VCOMH又はVCOML)がプリチャージスイッチ(222−2)を通じて印加され、コモン反転後もVCOML又はVCOMHになることはデータ線1と同様である。
なお、図5、図6は奇数フレームでの図であるが、偶数フレームではコモン・ロー状態から始まり、コモン・ロー状態で終わるという点が異なる。すなわち、信号波形は偶数と奇数が入れ替わることになる。
なお、アクティブマトリクス基板の構成図、液晶表示装置のモジュール構成図は第一の実施例と同じであり、それぞれ図1、図4を参照のこと。また、各種電源電位の設定とその効果も第一の実施例と同じでよい。
以上のように、本実施例ではコモン反転タイミングにおいてデータ線をコモン電位電極と短絡させつづける事で実質的に第一の実施例と同じ波形を得る。コモン反転タイミングでデータ線はコモン電位電極と短絡しているのでフローティングしている場合と同様、コモン反転時の容量にならず、容量を大幅に低減できる。さらに走査線はコモン反転中にフローティングにしているので、容量低減効果はさらに大きくなる。
また、本実施例ではVPRC(5)がVENB(4)の逆極性になっているので、PRC信号端子(602)を略し、ENB信号端子(601)の信号をアクティブマトリクス基板上に形成したインバーターで反転させてVPRC(5)信号を得るようにすれば用意に配線や外部回路を簡素化できるというメリットを有している。あるいはプリチャージスイッチ(222−1〜480)をPチャネル型トランジスターとし、ENB信号端子(601)をそのゲート端子に繋いでも良い。後者の変形例でのアクティブマトリクス基板構成図を図7に示す。
本発明は前述の実施の形態に限定されるものではなく、画素スイッチング素子としてP型トランジスタや相補型伝送ゲートを用いても構わないし、絶縁基板上に薄膜トランジスターを形成するのではなく、結晶シリコンウェハー上に画素スイッチング素子や駆動回路を作りこんだアクティブマトリクス基板でも良い。
また、液晶表示装置として実施例のような透過型で無く反射型や半透過型としてもよいし、直視型で無く投影用のライトバルブとしてもよい。
本発明の実施例を説明するためのアクティブマトリクス基板構成図。 第一の実施例における奇数フレームでの外部信号系より与えられる各駆動信号タイミングチャート図。 第一の実施例における奇数フレームでの走査線、データ線信号タイミングチャート図。 本発明の実施例における液晶表示装置の斜視図(一部断面図)。 第二の実施例における奇数フレームでの外部信号系より与えられる各駆動信号タイミングチャート図。 第二の実施例における奇数フレームでの走査線、データ線信号タイミングチャート図。 第二の実施例の変形例を説明するためのアクティブマトリクス基板構成図。 従来のコモン反転駆動法を説明するための信号タイミングチャート図。 従来方法でのコモン反転駆動ができる液晶パネルのサイズ・精細度の限界を説明するためのグラフ。
符号の説明
101:アクティブマトリクス基板
201−1〜480:走査線1〜480
202−1〜1920:データ線1〜1920
211−1〜480:走査線スイッチ1〜480
212−1〜1920:データ線スイッチ1〜1920
222−1〜1920:プリチャージスイッチ1〜1920
301−1〜480:走査線信号入力端子
302−1〜1920:データ線信号入力端子
303:コモン電極電位入力端子
304:対向導通部
402−1〜480−1〜1920:画素電極(1〜480,1〜1920)
601:ENB信号端子
602:PRC信号端子
901:対向基板

Claims (9)

  1. 一対の基板間に液晶層を封入してなり、前記一対の基板の一方は基板上に複数の走査線と前記複数の走査線に概略直交して配置される複数のデータ線と前記複数の走査線ならびに前記複数のデータ線と接続された複数の画素スイッチング素子と前記複数の画素スイッチング素子に接続された画素電極とを備えてなるアクティブマトリクス基板であり、
    前記一対の基板のもう一方は前記液晶層と接する面の少なくとも一部にコモン電極が形成されてなる対向基板である液晶表示装置の駆動方法において、
    前記コモン電極を相対的に高い電位にした状態(以降、コモン・ハイ状態と称する)と前記コモン電極の電位を相対的に低い電位にした状態 (以降、コモン・ロー状態と称する)の交互に反転駆動することを特徴とするコモン反転駆動であり、
    かつ前記コモン電極の電位が前記コモン・ハイ状態から前記コモン・ロー状態に変動される際(以降、コモン・ロー反転タイミングと称する)
    ならびに
    前記コモン・ロー状態から前記コモン・ハイ状態に変動される際(以降、コモン・ハイ反転タイミングと称する)は
    前記複数のデータ線の少なくとも一部、より望ましくは全てのデータ線が外部映像信号源や外部電源と相対的に高い電気抵抗によって電気的に分離されている状態(以降、フローティング状態と称する)であり、
    前記コモン・ロー反転タイミング直前では前記複数のデータ線が概略同じ電位(VDCHGH)を有しており、
    前記画素スイッチング素子はNチャネル型電界効果トランジスターであり、
    前記VDCHGH
    前記コモン反転駆動時のコモン電極の電位振幅をΔVCOM、前記走査線に画素スイッチング素子をOFFする時に書き込まれる非選択電位の最高電位をVGOFFHとしたときVDCHGH≧VGOFFH+ΔVCOMを満たす、
    ことを特徴とする液晶表示装置の駆動方法。
  2. 一対の基板間に液晶層を封入してなり、前記一対の基板の一方は基板上に複数の走査線と前記複数の走査線に概略直交して配置される複数のデータ線と前記複数の走査線ならびに前記複数のデータ線と接続された複数の画素スイッチング素子と前記複数の画素スイッチング素子に接続された画素電極とを備えてなるアクティブマトリクス基板であり、
    前記一対の基板のもう一方は前記液晶層と接する面の少なくとも一部にコモン電極が形成されてなる対向基板である液晶表示装置の駆動方法において、
    前記コモン電極を相対的に高い電位にした状態(以降、コモン・ハイ状態と称する)と前記コモン電極の電位を相対的に低い電位にした状態 (以降、コモン・ロー状態と称する)の交互に反転駆動することを特徴とするコモン反転駆動であり、
    かつ前記コモン電極の電位が前記コモン・ハイ状態から前記コモン・ロー状態に変動される際(以降、コモン・ロー反転タイミングと称する)
    ならびに
    前記コモン・ロー状態から前記コモン・ハイ状態に変動される際(以降、コモン・ハイ反転タイミングと称する)は
    前記複数のデータ線の少なくとも一部、より望ましくは全てのデータ線が外部映像信号源や外部電源と相対的に高い電気抵抗によって電気的に分離されている状態(以降、フローティング状態と称する)であり、
    前記コモン・ハイ反転タイミング直前では前記複数のデータ線が概略同じ電位(VDCHGL)を有しており、
    前記画素スイッチング素子はPチャネル型電界効果トランジスターであり、
    前記VDCHGL
    前記コモン反転駆動時のコモン電極の電位振幅をΔVCOM、前記走査線に画素スイッチング素子をOFFする時に書き込まれる非選択電位のうち最低電位をVGOFFLとしたときVDCHGL≦VGOFFL−ΔVCOMを満たす、
    ことを特徴とする液晶表示装置の駆動方法。
  3. 前記コモン・ハイ反転タイミングの直前ならびに前記コモン・ロー反転タイミング直前には前記複数のデータ線が前記コモン電極の電位と概略等しい電位となっていることを特徴とした請求項1又は2に記載の液晶表示装置の駆動方法。
  4. 前記コモン・ハイ反転タイミングの直前ならびに前記コモン・ロー反転タイミング直前には前記走査線の少なくとも一部、より望ましくは全走査線または一つの走査線を除く全走査線がフローティング状態となっている請求項1から3のいずれか一項に記載の液晶表示装置の駆動方法。
  5. 請求項1から4のいずれか一項に記載の駆動方法を用いて画像を表示する液晶表示装置。
  6. 前記複数のデータ線に電位を印加するデータ線駆動回路の少なくとも一部は前記アクティブマトリクス基板上に形成された薄膜トランジスターによって構成されている駆動回路内蔵型液晶表示装置である請求項に記載の液晶表示装置。
  7. 前記データ線駆動回路には前記コモン電極に印加されている電位と概略等しい電位を前記複数のデータ線と適当なタイミングで比較的低い抵抗で電気的に導通させる回路が含まれる請求項に記載の液晶表示装置。
  8. 前記走査線の数(=V)の二乗に前記画素電極がマトリクス状に配置されている画像表示部の対角方向の長さ(=S(m))で乗じた係数(=V×V×S)は30000以上であることを特徴とする請求項から7のいずれか一項に記載の液晶表示装置。
  9. 請求項から8のいずれか一項に記載の液晶表示装置を用いて画像を表示する機能を有したバッテリーで駆動される携帯電子機器。
JP2003301590A 2003-08-26 2003-08-26 液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器 Expired - Fee Related JP4148064B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003301590A JP4148064B2 (ja) 2003-08-26 2003-08-26 液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003301590A JP4148064B2 (ja) 2003-08-26 2003-08-26 液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器

Publications (2)

Publication Number Publication Date
JP2005070540A JP2005070540A (ja) 2005-03-17
JP4148064B2 true JP4148064B2 (ja) 2008-09-10

Family

ID=34406166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003301590A Expired - Fee Related JP4148064B2 (ja) 2003-08-26 2003-08-26 液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器

Country Status (1)

Country Link
JP (1) JP4148064B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4419897B2 (ja) 2005-03-30 2010-02-24 エプソンイメージングデバイス株式会社 液晶表示装置の駆動法、液晶表示装置及び電子機器
JP4400588B2 (ja) 2005-06-02 2010-01-20 エプソンイメージングデバイス株式会社 電気光学装置、電気光学装置の駆動方法、および、電子機器
JP5045318B2 (ja) 2006-09-27 2012-10-10 セイコーエプソン株式会社 駆動回路、電気光学装置及び電子機器
JP2008216425A (ja) * 2007-03-01 2008-09-18 Seiko Epson Corp 電気光学装置、駆動方法および電子機器
CN115240585B (zh) * 2022-06-27 2023-07-18 惠科股份有限公司 显示驱动电路及显示装置

Also Published As

Publication number Publication date
JP2005070540A (ja) 2005-03-17

Similar Documents

Publication Publication Date Title
US8248338B2 (en) Method of driving liquid crystal display device, liquid crystal display device, and portable electronic apparatus
KR100408350B1 (ko) 표시 장치의 구동 방법, 그 구동 회로, 표시 장치 및전자기기
US8456400B2 (en) Liquid crystal device and electronic apparatus
US7646369B2 (en) Method of driving liquid crystal display device, liquid crystal display device,and electronic apparatus
US8063860B2 (en) Display device
US7999803B2 (en) Liquid crystal display device having drive circuit
US7312638B2 (en) Scanning line driving circuit, display device, and electronic apparatus
US8294662B2 (en) Electro-optical device, scan line driving circuit, and electronic apparatus
KR100431385B1 (ko) 표시 장치의 구동 방법, 그 구동 회로, 표시 장치 및 전자기기
US8013850B2 (en) Electrooptic device, driving circuit, and electronic device
US6232938B1 (en) Liquid crystal display device with low power consumption and high picture quality
KR20020030718A (ko) 전기 광학 패널, 그 구동 방법 및 전자기기
US20080158126A1 (en) Liquid crystal display and driving method thereof
US8669975B2 (en) Electro-optical device and driving circuit
US20090109360A1 (en) Liquid Crystal Display Device
JP4957169B2 (ja) 電気光学装置、走査線駆動回路および電子機器
JP4148064B2 (ja) 液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器
KR20050030578A (ko) 전기 광학 장치, 그 구동 회로 및 구동 방법, 및 전자기기
US8558828B2 (en) Electrooptic device, driving circuit, and electronic device
JP2007047350A (ja) 電気光学装置、駆動方法および電子機器
JP3968925B2 (ja) 表示駆動装置
JP4650133B2 (ja) 電気光学装置、駆動方法および電子機器
JP2005241741A (ja) 液晶表示装置の駆動法、液晶表示装置及び電子機器
JP2009162982A (ja) 電気光学装置、駆動回路、駆動方法および電子機器
JP2006184653A (ja) 電気光学装置、これを駆動する回路および方法、ならびに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080616

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees