JP4419897B2 - 液晶表示装置の駆動法、液晶表示装置及び電子機器 - Google Patents

Description

本発明は液晶表示装置の駆動法に関するものであり、特にアクティブマトリクス基板を用いた液晶表示装置のコモン電極反転駆動方法に関するものである。

近年、ノートＰＣやモニター用を筆頭に薄膜トランジスタ（ＴＦＴ:Thin Film transistor）などのアクティブ素子を用いたアクティブマトリクス回路による液晶表示装置は急速に普及している。

通常のネマティック相液晶材料を用いた液晶表示装置においては、液晶材料を挟むアクティブ素子によりスイッチングされる画素電極とコモン電極と呼ばれる共通電極の間の電位差によって液晶材料が制御され、その結果、各画素の表示状態は制御される。画素電極とコモン電極の電位差が大きい時、すなわちノーマリー・ホワイトモードでは黒表示時、ノーマリー・ブラックモードでは白表示時のコモン電極と画素電極の最大電位差は使用液晶材料、液晶モード、液晶ギャップなどによって異なるものの通常３Ｖ〜５Ｖ程度である。液晶表示装置では液晶素子の信頼性を確保するために液晶に印加する電圧を一定時間で極性反転させる交流駆動が必要であり、コモン電極の電位を固定とすると画素電極に書き込む電位信号、すなわちアクティブマトリクス回路のデータ線に入力する映像信号の電位振幅は６Ｖないし１０Ｖとなる。

しかしながら、データ線に入力する映像信号を外部のデータドライバＩＣで書き込む場合、５Ｖ以上の電位振幅を出力するためには通常のＭＯＳプロセスではなく、高耐圧プロセスで製造された高価なＩＣでなくてはならずコストアップとなり、また消費電力的にも不利になる。そこで、コモン電極を極性ごとに反転駆動する、コモン反転駆動を用いることでデータ線の入力信号振幅を半減する駆動方法が提案されている（特許文献１参照）。

ところで極性反転にはフィールド反転駆動、ゲート反転駆動、ソース反転駆動、ドット反転駆動などの方法がある。これはあるタイミングにおける各画素のコモン電極に対する極性をどのように設定するかの手法であって、フリッカーは、フィールド反転駆動、ゲート反転駆動またはソース反転駆動、ドット反転駆動の順に視認しにくくなる。したがって、ゲート反転駆動やソース反転駆動、特にドット反転駆動ほど表示品位が向上し、フリッカーが発生しにくいことでフレーム周波数を下げることが可能になり、低消費電力駆動が実現しやすくなる。

しかしコモン反転駆動を行う場合、コモン反転に一定の緩和時間が必要なため、１走査期間または１フィールド期間毎にしか極性反転ができず、ソース反転駆動あるいはドット反転駆動は不可能であった。これを解決するために特許文献２では対向のコモン電極をパターニングして別々に駆動する方法が提案されている。しかし、対向側のコモン電極は通常、パターニングしないか、あるいはメタルスパッタを用いた精度の悪いパターニング技術を使っており、提案されているような形状にコモン電極を加工するためにはフォトリソ工程が追加で必要となりコストが高くなる。また、精細度の高いディスプレイでは画素アレイとカラーフィルタ基板の組み立て精度が問題となり、この手法は実現が困難である。また、特許文献３では画素をゲートラインに対して対称に交互に反転させて配置することでゲートライン反転駆動を擬似的にドット反転駆動するようにみせる手法が提案されている。しかしながらこの手法では文字や直線データを表示させた際、同一の走査線上にあるラインがジグザグに表示されるため表示品位が低下する。これを補正するためには外部映像信号を加工するＩＣが必要となり、コストアップになる。

特開昭６２−４９３９９号公報 特開平１１−１４２８１５号公報 特許第２９８２８７７号公報

従来提案されていた方法ではコモン反転駆動とドット反転駆動を同時に実現するとコストアップあるいは画像品位低下が避けられなかった。本発明ではこれを解決することを課題とするものである。

本発明の液晶表示装置の駆動方法では、複数の走査線と、前記複数の走査線に交差して配置される複数のデータ線と、前記複数の走査線と前記複数のデータ線の交差に対応して配置された複数の画素電極と、前記走査線の信号に基づいて前記データ線の信号を前記画素電極に供給する複数の画素スイッチング素子と、前記画素電極に対向配置された対向電極と、を備えた液晶表示装置の駆動方法である。前記複数の走査線は、前記画素スイッチング素子に選択電位と非選択電位のいずれかの電位を与えるよう各々個別のタイミングで供給され、前記対向電極は第１の電位と第２の電位の間で反転駆動し、前記対向電極が前記第１の電位から前記第２の電位へ反転するコモン反転タイミングでは、前記複数の走査線のうち１つが前記選択電位にあり、前記選択電位にある走査線の走査線選択期間は、前記複数のデータ線の第１のデータ線に映像信号を書き込む第１の選択期間と、前記複数のデータ線全てに映像信号を書き込んでいない第１の非選択期間と、前記複数のデータ線の第２のデータ線に映像信号を書き込む第２の選択期間とを有し、前記第１の選択期間は前記第１の非選択期間より前であり、前記第２の選択期間は前記第１の非選択期間より後であり、前記コモン反転タイミングは前記第１の非選択期間中であることを提案する。このような駆動方法によって１走査線選択期間でも極性の異なる映像信号を書き込めるため、ドット反転駆動等のゲート反転駆動よりフリッカーが視認しにくい駆動方法が実現できる。

さらに本発明の液晶表示装置の駆動方法では、前記コモン反転タイミングでは、前記データ線は映像信号あるいはプリチャージ信号を供給する信号端子と電気的にハイインピーダンス状態にあり、前記画素電極との間を除きフローティング状態であることを提案する。このような駆動方法によって走査線の選択中にコモン反転した際、データ線の電位も容量結合で反転するため、データ線とコモン電極間の電位にコモン反転前後で差が生じることがなく、所望の映像を得ることができる。

さらに本発明の液晶表示装置の駆動方法では、前記走査線に供給される前記非選択電位は第３の電位と第４の電位との間で反転駆動され、前記走査線の前記比選択電位が前記第３の電位から前記第４の電位に反転駆動される走査線反転タイミングは前記コモン反転タイミングに略等しく、第３の電位と第４の電位の差は第１の電位と第２の電位の差に略等しいことを提案する。あるいは、前記走査線は前記コモン反転タイミングでは前記非選択電位を供給する電源配線および前記選択電位を供給する電源配線とは電気的にハイインピーダンス状態であることを提案する。このような駆動方法により、ゲート線との容量分割によってデータ線とコモン電極間の電位差がコモン反転前後で低下することを防止できる。

さらに本発明の液晶表示装置の駆動方法では、前記複数の走査線の一つが前記選択電位にある走査線選択期間中に、前記複数のデータ線の第１のデータ線に映像信号を書き込む第１の選択期間と、前記複数のデータ線の第２のデータ線に映像信号を書き込む第２の選択期間と、前記複数のデータ線全てに映像信号を書き込んでいない第１の非選択期間と、前記複数のデータ線全てに映像信号を書き込んでいない第２の非選択期間とを有してなり、前記コモン反転タイミングは前記第１の非選択期間中であり、前記第１の選択期間は前記第１の非選択期間より前であり、前記第２の選択期間は前記第１の非選択期間より後であり、前記第１の非選択期間の長さは第２の非選択期間より長いことを提案する。このような駆動方法により、コモン反転の緩和時間中、データ線をフローティングしておけるためにデータ線とコモン電極間の電位差がコモン反転前後で低下することを防止でき、かつ書き込み時間が低下することがない。

さらに本発明の液晶表示装置の駆動方法では、前記第１の選択期間中に前記データ線に書き込む映像信号の電位振幅は、前記第２の選択期間中に前記データ線に書き込む映像信号の電位振幅よりも大きいことを提案する。これにより、コモン反転前に書き込んだデータ線の電位が容量分割によって変動しても補償することが可能になる。

さらに本発明ではこれらの液晶表示装置の駆動方法を用いることを特徴とした液晶表示装置を提案する。上に述べたような駆動方法によって従来のゲート反転法よりフリッカーが見えにくいコモン反転駆動の液晶表示装置を実現でき、低コストで高画質・低消費電力な液晶表示装置を実現できる。

さらに本発明の液晶表示装置では、前記走査線の本数をｎ、前記データ線と前記走査線の容量をＣ１、前記データ線と前記対向電極の容量をＣ２、前記データ線と前記画素電極との容量、前記Ｃ１、前記Ｃ２を除く、前記データ線との容量をＣ３としたとき、（Ｃ１÷ｎ＋Ｃ３）÷（Ｃ１＋Ｃ２＋Ｃ３）≦０．００５を満たすことを提案する。このような液晶表示装置では、コモン反転前後でのデータ線とコモン電極との電位差変動が６４分の１階調以下となるため、ほぼ視認できなくなるので本発明の駆動方法を用いてもムラ不良にならない。

さらに本発明の液晶表示装置では、前記第１の選択期間中に前記データ線に書き込む映像信号の振幅をΔＶ１、前記データ線に前記第２の選択期間中に書き込む映像信号の振幅をΔＶ２とすると、ΔＶ１はΔＶ２＊｛１＋２＊（Ｃ１÷ｎ＋Ｃ３）÷（Ｃ１＋Ｃ２＋Ｃ３）｝に略等しいことを提案する。このような液晶表示装置では、コモン反転前後でのデータ線とコモン電極との電位差変動があっても映像信号で補償される。

さらに本発明の液晶表示装置では、前記第１のデータ線に接続された前記複数の画素電極の第１の画素電極と、前記第２のデータ線に接続された前記複数の画素電極の第２の画素電極とは同じ走査線に接続されてなり、かつ互いに同じ色の表示に対応した画素であることを提案する。これにより、同一走査線上の同一色画素同士の極性が互いに反転している構造になるため、単一色表示時にもゲート反転駆動法よりフリッカーが視認しにくい。

さらに本発明の液晶表示装置では、前記第１の画素電極と前記第２の画素電極は同じ走査線に接続された同一色表示に対応する画素としては最も近い画素電極同士であることを提案する。これにより、同一走査線上の同一色隣接画素同士の極性が互いに反転している構造になるため、さらにフリッカーが視認しにくくなる。

さらに本発明の液晶表示装置では、前記データ線を駆動するためのデータ線駆動回路は前記アクティブマトリクス回路と同一基板上に形成されてなることを提案する。このような液晶表示装置では、コモン反転時のデータ線のアクティブマトリクス回路外での寄生容量が少なくなり、コモン反転前後でのデータ線とコモン電極との電位差変動が少なくなるので本発明の駆動方法に向いている。

さらに本発明の電子機器では、前述した本発明の液晶表示装置を用いた電子機器を提案する。このような構成により、外部ＩＣとして耐圧の低い安価なドライバが利用できるためにコストが安く、かつフリッカーが視認しにくいために高画質で低消費電力化可能な液晶表示装置をディスプレイとして利用できるため、安価で高画質、かつバッテリー駆動時間の長い電子機器が可能である。電子機器とは具体的にはモニター、ＴＶ、ノートパソコン、ＰＤＡ、デジタルカメラ、ビデオカメラ、携帯電話、携帯フォトビューワー、携帯ビデオプレイヤー、携帯ＤＶＤプレイヤー、携帯オーディオプレイヤーなどである。

以下、本発明の実施形態を図面に基づいて説明する。
［実施形態１］

図１は本発明の液晶表示装置を実現する実施形態１での透過型ＶＧＡ解像度液晶表示装置のためのアクティブマトリクス基板１１の構成図である。アクティブマトリクス基板１１上には、４８０本の走査線１３と１９２０本のデータ線１５が互いの交差して形成されており、４８０本の容量線１７は走査線１３と並行かつ走査線１３と対となるように交互に配置されている。

また、走査線１３は走査線駆動回路２１に接続され、走査線駆動回路２１には複数の信号入力端子３１が接続される。信号入力端子３１から必要な各種信号および電源電位を与えるための信号が走査線駆動回路２１に供給される。 また、データ線１５の信号入力端子３１側端部はデータ線駆動回路２３が接続され、データ線１５の他端部はデータ線プリチャージ回路２５に接続される。データ線駆動回路２３及びデータ線プリチャージ回路２５には信号入力端子３１が接続される。そして、信号入力端子３１から必要な各種信号および電源電位を与えるための信号がデータ線駆動回路２３及びデータ線プリチャージ回路２５に供給される。

各容量線１７は相互に短絡されてコモン電位信号が供給されるコモン電位入力端子３２にコモン電位線３３を介して接続される。コモン電位線３３はアクティブマトリクス基板１１の周囲に配設され、角部において後述する対向基板の対向電極と導通する上下導通部３５が接続されている。

図２は、アクティブマトリクス基板１１の表示領域４１内に形成される画素回路を示す図である。走査線１３とデータ線１５の各交点に対応してＮチャネル型電界効果ポリシリコン薄膜トランジスタよりなる画素スイッチング素子４３が形成されており、そのゲート電極は走査線１３に、ソース電極はデータ線１５に、ドレイン電極は画素電極４５に接続されている。画素電極４５は液晶材料を挟んで対向基板の対向電極（コモン電極）とで液晶容量を形成すると共に、この液晶容量と並列に画素電位側の容量電極と容量線１７とで補助容量形成する。

図３は実施形態１における透過型ＶＧＡ解像度液晶装置の斜視図（一部断面図）である。液晶表示装置５１は、アクティブマトリクス基板１１と対向基板１２とでネマティック相液晶材料５２を挟持し、シール材５３で両基板１１、１２を貼り合わせ液晶材料５２を封入している。アクティブマトリクス基板１１の画素電極上には図示しないが、ポリイミドなどからなる配向材料が塗布されラビング処理された配向膜が形成されている。また、対向基板１２は図示しないが、画素に対応して形成されたカラーフィルタと、コモン電位が供給されるＩＴＯ膜でなる対向電極、液晶材料５２と接触する面にはポリイミドなどからなる配向材料が塗布され、アクティブマトリクス基板１１の配向膜のラビング処理の方向とは直交する方向にラビング処理された配向膜が形成されている。

さらに対向基板１２の外側には上偏向板５４を、アクティブマトリクス基板１１の外側には下偏向板５５を配置し、互いの偏光方向が直交するよう（クロスニコル状）に配置する。さらに下偏向板５５下に面光源を成すバックライトユニット５６が配置される。バックライトユニット５６は冷陰極管やＬＥＤに導光板や散乱板をとりつけたものでも良いし、ＥＬ素子によって発光するユニットでもよい。図示しないが、さらに必要に応じ、周囲を外殻で覆うあるいは上偏向板５４のさらに上に保護用のガラスやアクリル版を取り付けても良いし、視野角改善のため、光学補償フィルムを貼っても良い。

また、アクティブマトリクス基板１１は対向基板１２から張り出す張り出し部５７が設けられ、その張り出し部５７には複数の実装端子（図示しない）が設けられている。複数の実装端子は、ＦＰＣ（可撓性基板）５８を介して外部駆動回路用ＩＣ５９を実装した回路基板６０に電気的に接続される。図３では外部駆動回路用ＩＣ５９は、２個のＩＣで構成されているが、１個もしくは３個以上でもよい。

本実施形態１では表示はノーマリー・ホワイトモードであって、コモン電極電位と画素電極電位の電位差が４Ｖの時に完全不透過（黒表示）、０Ｖのときに完全透過（白表示）する。液晶表示装置は透過型の他に、反射型、透過と反射を兼用した半透過型の液晶表示装置がある。

図４は実施形態１における走査線駆動回路２１の構成図であり、図５は図４の各構成要素の構成図である。

走査線駆動回路２１は、順次選択回路７１と、順次選択回路７１の出力段に接続されるレベルシフタ回路８１、レベルシフタ回路８１の出力段と走査線２１に接続される出力回路８２とから構成される。

図４の破線７１は双方向シフトレジスタを用いた順次選択回路であり、電圧ＶＤ−ＶＳレベルで駆動される。ここでＶＤ＝８Ｖ、ＶＳ＝０Ｖとする。

順次選択回路７１は、単位回路としてクロック制御回路（ＣＣＣ：Ｃｌｏｃｋ Ｃｏｎｔｒｏｌ Ｃｉｒｃｕｉｔ）７２と、クロック生成回路（ＣＧＣ：Ｃｌｏｃｋ Ｇｅｎｅｒａｔｅ Ｃｉｒｃｕｉｔ）７３と、ラッチ回路７４と、双方向転送回路７５と、ＮＡＮＤ回路７６とで構成される。

クロック制御回路７２は、図４及び図５（Ａ）に示すように、クロック信号端子３１ａからクロック信号ＶＣＬＫを入力すると共に、双方向転送回路７５の信号ＣＴ１、ＣＴ２に基づいてクロック生成回路７３にクロック信号を供給するものである。すなわち、信号ＣＴ１、ＣＴ２のいずれかがＨｉｇｈの時にクロック信号を通過させ、両方ともＬｏｗの時にはクロック信号を遮断し、固定電位ＶＳ又はＶＤレベルを出力させる。これにより、必要な段にのみクロックを供給し、他は遮断することでクロック信号ＶＣＬＫの負荷を低減することができる。本実施形態１ではｎ＝奇数の段ではＶＳ、ｎ＝偶数の段ではＶＤレベルを用いる。この構成により、信号の転送が生じている段にのみクロック信号を供給することでクロック信号線７７の容量を低減し、遅延による誤動作を防止するとともに消費電流を低減する。なお、クロック制御回路７２はクロック信号線７７の負荷が問題にならない場合は省略可能である。

次にクロック生成回路７３は、図４及び図５（Ｂ）に示すように、クロック制御回路７２から出力された単極のクロック信号ＶＣＬＫを入力し、位相ズレのない両極クロック信号を生成し、ラッチ回路７４に出力する回路である。この構成により、出力される両極クロック信号間の位相ズレによるラッチ回路７４の誤動作を防止できる。なお、クロック生成回路７３はクロック信号の位相ズレが問題にならない場合はクロック信号ＶＬＣＫの逆極性信号を入力することで省略可能である。

ラッチ回路７４は、図４及び図５（Ｃ）に示すように、スタートパルス信号端子３１ｂで入力されたスタートパルス信号ＶＳＰを、クロック信号ＶＣＬＫからクロック生成回路７３で生成されたクロック信号によって、ラッチもしくは順次転送する。すなわち、ラッチ回路７４は、クロック信号ＣＬ＝Ｈｉｇｈ、反転クロック信号ＣＸ＝Ｌｏｗの時にはスタートパルス信号ＶＳＰを転送し、クロック信号ＣＬ＝Ｌｏｗ、反転クロック信号ＣＸ＝Ｈｉｇｈの時にはラッチ動作を行う。また、初期化信号ＩＮＩＴがＨｉｇｈの時には強制的にＬｏｗ出力を行い、リセットを行う。

また、双方向転送回路７５は、図４及び図５（Ｄ）に示すように、転送方向制御信号ＶＤＩＲ＝ＨＩＧＨ、転送方向反転制御信号ＶＤＩＲＸ＝ＬＯＷの時にはｎ＝１→２→３・・・の順に転送する正方向転送、転送方向制御信号ＶＤＩＲ＝ＬＯＷ、転送方向反転制御信号ＶＤＩＲＸ＝ＨＩＧＨの時にはｎ＝４８０→４７９→４７８・・・の順に転送する逆方向転送を行う。なお、双方向転送が不要な場合は、双方向転送回路７５は省略可能である。

ＮＡＮＤ回路７６は、ラッチ回路７４の前後段の出力信号と、イネーブル信号端子ＶＥＮＢからのイネーブル信号を入力し、順次選択回路７１の出力信号として出力する。具体的には、ラッチ回路７４からの出力はＮＡＮＤ回路７６に入力され、イネーブル信号端子３１ｃから供給されたイネーブル信号ＶＥＮＢがＨＩＧＨ（＝ＶＤ）のタイミングに選択された段のみＮＡＮＤ回路７６はＬＯＷ（＝ＶＳレベル）を出力し、他段はＨｉｇｈ（＝ＶＤ）レベルを出力する。

このＶＤ−ＶＳレベル信号はレベルシフタ回路８１によってＶＨ−ＶＬＬレベルに変換され、出力回路８２のｎチャネル型トランジスタ８３、ｐチャネル型トランジスタ８４に入力される。

図５（Ｅ）はレベルシフタ回路８１の構成図であり、いわゆるフリップ・フロップタイプのレベルシフタを２段直列に配置することで、ＶＤ−ＶＳレベルの信号をＶＨ−ＶＬＬ信号に変換する。ＮＡＮＤ回路７６からの出力信号がＬｏｗ（＝ＶＳ）、すなわち選択状態であれば、ｐチャネル型トランジスタ８４によって走査線１３にはＶＨ電位が書き込まれる。これにより、画素スイッチング素子４３のトランジスタのゲート電極に選択電位としてＶＨの電位が供給され、画素スイッチング素子４３を電気的に低インピーダンスにする。また、ＮＡＮＤ回路７６からの出力信号がＨｉｇｈ（＝ＶＨ）の場合はｎチャネル型トランジスタ８５、８６によって極性信号ＰＯＬがＨＩＧＨの場合は電位ＶＬＭ、極性反転信号ＰＯＬＸがＨＩＧＨの場合は電位ＶＬＬがそれぞれ選択され、ｎチャネル型トランジスタ８３によって走査線１３に書き込まれる。これにより、画素スイッチング素子４３のトランジスタのゲート電極に非選択電位としてＶＨ−ＶＬＬ／ＶＬＭの電位が供給され、画素スイッチング素子４３を電気的に高インピーダンスにする。

よって最終的に走査線１３に電位ＶＨ−ＶＬＬ／ＶＬＭレベルの信号が加えられる。ここで、ＶＨ＝１０Ｖ、ＶＬＭ＝−１Ｖ、ＶＬＬ＝−５Ｖとする。なお、本実施形態１ではこのように電位ＶＬＬと電位ＶＬＭを切り替えるのに極性信号ＰＯＬを用いて走査線駆動回路２１内の各段でスイッチを設けているが、出力回路８２を通常の相補型インバータ構成とし、ｎチャネル型トランジスタに繋がる電源電位線を−４．５Ｖ〜−０．５ＶレベルでＡＣ駆動してもよい。この場合、位相はコモン電位信号ＶＣＯＭと一致させる。また、反転タイミングでは走査線をフローティングとし、コモン電極との結合容量で反転させてもよい。

図６はデータ線駆動回路２３の構成例である。信号入力端子３１から供給される映像信号ＶＩＤＥＯ１〜３２０は、それぞれ選択信号線９１の数に対応して設けられた伝送ゲートスイッチ９２にブロック毎に接続される。そして、映像信号ＶＩＤＥＯは、選択信号ＳＥＬ１〜６で選択された各ブロック内の伝送ゲートスイッチ９２によって、伝送ゲートスイッチ９２に対応するデータ線１５に書き込まれる。いわゆる１：６のマルチプレクサによる部分ドライバ方式である。選択信号ＳＥＬ１〜６はＶＨ−ＶＬＬレベルであり、図６の９３は選択信号ＳＥＬ１〜６の逆極性信号を生成するインバータ回路であって、電源はＶＨ−ＶＬＬレベルである。また、映像信号ＶＩＤＥＯは、０．５〜４．５Ｖの電位振幅である。

このような構成により、選択信号ＳＥＬ１がＨｉｇｈ（＝ＶＨ）、他の選択信号ＳＥＬ２〜６がＬｏｗ（＝ＶＬＬ）になると、映像信号ＶＩＤＥＯ１とブロック内のデータ線１５−１が短絡し、同ブロック内の他のデータ線１５−２〜６は絶縁される。次に選択信号ＳＥＬ２がＨｉｇｈ（＝ＶＨ）、他の選択信号ＳＥＬ信号１、選択信号ＳＥＬ３〜６がＬｏｗ（＝ＶＬＬ）になると、映像信号ＶＩＤＥＯ２とデータ線１５−２が短絡し、他のデータ線１５−１、１５−３〜６は絶縁される。このように１走査線選択期間内で選択信号ＳＥＬ１〜６を順次Ｈｉｇｈにすることで映像信号ＶＩＤＥＯ１信号をデータ線１５−１〜６に分配することができる。

図７はデータ線プリチャージ回路２５の構成例である。各データ線１５は伝送ゲートスイッチ９５を介してコモン電位端子からコモン電位ＶＣＯＭが供給されるコモン電位線９６に接続される。そして、各伝送ゲートスイッチ９５のゲートにはプリチャージ信号供給端子３１ｅからプリチャージ信号ＰＲＣが供給されるプリチャージ信号線９６が共通接続される。そして、プリチャージ信号ＰＲＣによって一斉に各データ線１５にコモン電位ＶＣＯＭが書き込まれる。これにより、データ線書き込み時の負荷が軽減され、確実に書き込みが可能となる。ここではコモン電位ＶＣＯＭとしたが、書き込み能力に応じ、適当な電位を与えても良い。例えば中間グレーレベル電位であれば、２．５Ｖ電位を与えればよい。なお、書き込み時間が十分であるならデータ線プリチャージ回路２５は省略化である。また、データ線プリチャージ回路２５を省略してデータ線駆動回路２３を通じてプリチャージを行う方法もある。すなわち、プリチャージ信号ＰＲＣ選択のタイミングで選択信号ＳＥＬ１〜６を全選択し、映像信号１〜３２０にコモン電位信号ＶＣＯＭの電位又は相応の電位を供給すればよい。

ここで、本実施形態１の液晶表示装置の画素配列は縦モザイク構造を成している。すなわち、対向基板１２の画素電極４５に対応する領域には、前述したブロック内毎に、図中左より赤（Ｒ）、緑（Ｇ）、青（Ｂ）、赤（Ｒ）、緑（Ｇ）、青（Ｂ）と繰り返すように、カラーフィルタが設けられている。よって、データ線１５−１，４，７，…，１９１８に繋がる画素電極４０２−ｎ−１，４，７，…，１９１８と対向する対向基板１２上の色材は全て赤（Ｒ）である。すなわち選択信号ＳＥＬ１およびＳＥＬ４信号が選択されるタイミングによって書き込まれる映像信号は全て赤（Ｒ）である。同様に選択信号ＳＥＬ２およびＳＥＬ５信号が選択されるタイミングによって書き込まれる映像信号は全て緑（Ｇ）であり、選択信号ＳＥＬ３およびＳＥＬ６が選択されるタイミングによって書き込まれる映像信号は全て青（Ｂ）である。

次に、図８は信号入力端子３１を通じて入力される各制御信号のタイミングを示すタイミングチャートである。図８（Ａ）は走査線駆動回路２１の制御信号であるスタートパルス信号ＶＳＰ、クロック信号ＶＣＬＫ、イネーブル信号ＶＥＮＢおよびコモン電位入力端子３２から入力されるコモン電位信号ＶＣＯＭ、及び走査線１３−１、１３−２に走査線駆動回路２１から出力される信号を示すチャートである。スタートパルス信号ＶＳＰは１フィールド期間、本実施形態１ではリフレッシュレート６０Ｈｚであるので１６．６７ミリ秒の周期で入力されるスタートパルス信号である。クロック信号ＶＣＬＫは走査期間、すなわち本実施形態１では３４．７２マイクロ秒周期で反転するクロック信号である。そして、イネーブル信号ＶＥＮＢは走査期間周期のパルス波であり、３１．２５マイクロ秒のパルス長である。極性信号ＰＯＬはクロック信号ＶＣＬＫと同周期信号であって、クロック信号ＶＣＬＫとは１７．３６マイクロ秒だけ位相がずれた信号である。図示しないが、極性反転信号ＰＯＬＸは極性信号ＰＯＬと同周波数・同振幅で極性が反転した信号である。スタートパルス信号ＶＳＰ、クロック信号ＶＣＬＫ、イネーブル信号ＶＥＮＢはいずれもＶＳ−ＶＤレベルの信号であって、極性信号ＰＯＬ、極性反転信号ＰＯＬＸはＶＬＬ−ＶＨレベルの信号である。また、転送方向制御信号ＶＤＩＲはＶＤレベルに固定、転送方向反転制御信号ＶＤＩＲＸと初期信号ＩＮＩＴはＶＳレベルに固定となる。このような信号を走査線駆動回路２１に入力することで、走査線１３−ｎは各走査周期でいずれか１本が３１．２５マイクロ秒程度の間、Ｈｉｇｈとなり、ｎ＝１，２，３．．．の順に３４．７２マイクロ秒間隔で選択されていく（転送方向制御信号ＶＤＩＲ＝ＶＤ，転送方向反転制御信号ＶＤＩＲＸ＝ＶＳの場合）。非選択期間は極性信号ＰＯＬに同期してＶＬＬ−ＶＬＭレベル間で反転駆動される。コモン電位信号ＶＣＯＭは極性信号ＰＯＬと同じ周波数・位相の矩形波であって、ＬＯＷ側電位が０．５Ｖ、Ｈｉｇｈ側電位が４．５Ｖである。

図８（Ｂ）は図８（Ａ）の期間Ｂの間のデータ線駆動回路２３における選択信号ＳＥＬ１〜６、プリチャージ信号ＰＲＣ及び映像信号ＶＩＤＥＯ１〜３２０のタイミングチャートである。なお、この図８（Ｂ）でＶＩＤＥＯ（Ｗ）とは全面白表示（ノーマリー・ブラックモードなら黒表示）時のＶＩＤＥＯ１〜３２０に入力される映像信号、ＶＩＤＥＯ（Ｂ）とは全面黒表示（ノーマリー・ブラックモードなら白表示）時のＶＩＤＥＯ１〜３２０に入力される映像信号である。点線は特に規定しない、あるいはハイインピーダンス状態を示す。このように、１走査期間でプリチャージ信号ＰＲＣ→選択信号ＳＥＬ１→選択信号ＳＥＬ５→選択信号ＳＥＬ３→選択信号ＳＥＬ４→選択信号ＳＥＬ２→選択信号ＳＥＬ６の順に選択される。対応する色の順序で言うと、Ｒ→Ｇ→Ｂ→Ｒ→Ｇ→Ｂである。選択信号ＳＥＬ１〜６の選択期間は各３．１６マイクロ秒である。ここで選択信号ＳＥＬ１、選択信号ＳＥＬ５、選択信号ＳＥＬ３の選択期間が第１の選択期間であり、ＳＥＬ４、ＳＥＬ２、ＳＥＬ６の選択期間が第２の選択期間と定義付けられる。各選択期間の間には選択信号ＳＥＬ１〜６およびプリチャージ信号ＰＲＣが全て非選択になる期間があり、選択信号ＳＥＬ３選択期間と選択信号ＳＥＬ４選択期間の間の非選択期間（第１の非選択期間）のみがｔ２＝３．１６マイクロ秒、それ以外の非選択期間（第２の非選択期間）がｔ１＝１．５８マイクロ秒である。コモン電位信号ＶＣＯＭは選択信号ＳＥＬ３の選択期間と選択信号ＳＥＬ４の選択期間との間の第１の非選択期間中に反転する。このようにコモン電位信号ＶＣＯＭが反転する時の非選択期間だけを長くとるのは、コモン電位信号ＶＣＯＭの反転開始からコモン電位信号ＶＣＯＭが緩和するのに十分な時間、全てのデータ線をハイインピーダンス状態にする必要があるためである。かといって、ｔ１＝３．１６マイクロ秒とすると選択信号ＳＥＬ１〜６の選択期間の幅が２．６３マイクロ秒となってしまい、書き込みが不十分となる恐れがある。なお、選択信号ＳＥＬ１〜６とプリチャージ信号ＰＲＣはＶＨ−ＶＬＬレベル信号（−５〜１０Ｖ電位振幅）であり、映像信号ＶＩＤＥＯ１〜３２０は０．５〜４．５Ｖ電位振幅である。

ここで全画素に黒電位（ＶＩＤＥＯ（Ｂ））を書き込むことを想定し、走査期間を通して各タイミングでの電位について考える。コモン電位信号ＶＣＯＭは最初０．５Ｖとする。まず、プリチャージ信号ＰＲＣが選択されてデータ線プリチャージ回路２５が動作し、全データ線１５は０．５Ｖに書き込まれる。次にイネーブル信号ＶＥＮＢがＯＮし、１本の特定の走査線１３が選択電位（＝ＶＨ）になる。残りの走査線４７９本は非選択電位（＝ＶＬＬ）である。ここで選択信号ＳＥＬ１が選択され、データ線１５−１、７、…１９１５に４．５Ｖ電位が書き込まれる。ここでデータ線１５−１、７、…１９１５は左から走査線方向に数えて奇数番目の赤色表示に対応した画素に接続されているので、以下便宜上、Ｒｏｄｄラインと呼ぶ。同様にデータ線１５−２、８、…１９１６をＧｏｄｄライン、以下データ線１５−３、９、…１９１７をＢｏｄｄライン、データ線１５−４、１０、…１９１８をＲｅｖｅｎライン、データ線１５−５、１１、…１９１９をＧｅｖｅｎライン、データ線１５−６、１１、…１９２０をＢｅｖｅｎラインと呼ぶ。次に選択信号ＳＥＬ４が選択されてＧｅｖｅｎライン、選択信号ＳＥＬ３が選択されてＢｏｄｄラインに４．５Ｖが書き込まれる。この時点でＲｏｄｄライン、Ｇｅｖｅｎライン、Ｂｏｄｄラインの各ラインに接続された画素電極４５−ｎ−１，３，５…は０．５Ｖから４．５Ｖへ書き込みが行われている途中である。一方、Ｒｅｖｅｎライン、Ｇｏｄｄライン、Ｂｅｖｅｎラインの各ライン及び接続された画素電極４５−ｎ−２，４，６…はプリチャージ電位のまま、０．５Ｖ電位にある。

次にコモン反転タイミングになり、コモン電位信号ＶＣＯＭは０．５Ｖから４．５Ｖへ反転し、同時に極性信号ＰＯＬ、極性反転信号ＰＯＬＸも反転するために各走査線１３−ｎの非保持電位もＶＬＬからＶＬＭに反転する。１マイクロ秒程度の緩和時間の後、コモン電位信号ＶＣＯＭは所定の電位に達するが、この際、全データ線１５は接続されている伝送ゲートスイッチ９２−ｎ、９５−ｎがハイインピーダンス状態であるため、容量結合で電位が引き上げられる。データ線１５の容量を走査線１３−ｎとの交差容量Ｃ１、容量線１７−ｎとの交差容量及び対向電極との容量Ｃ２、伝送ゲートゲート９２−ｎ，９５−ｎの寄生容量、モジュール筐体のＧＮＤやパネル内の電源との寄生容量などのその他の容量Ｃ３の３つに分解すると、データ線の容量結合による電位変動幅ΔＶは、ΔＶ＝４７９÷４８０＊Ｃ１＊（ＶＬＭ−ＶＬＬ）÷（Ｃ１＋Ｃ２＋Ｃ３）＋Ｃ２＊（４．５−０．５）÷（Ｃ１＋Ｃ２＋Ｃ３）となる。ＶＬＭ＝−１Ｖ、ＶＬＬ＝−４Ｖであるから、ΔＶ＝４＊（４７９÷４８０＊Ｃ１＋Ｃ２）÷（Ｃ１＋Ｃ２＋Ｃ３）となる。なお、画素電極４５はいずれもフローティング状態であるか、データ線１５に短絡されているかであるので画素電極４５との容量はここでは考慮する必要はない。本実施形態１では対角４インチの液晶ディスプレイであり、Ｃ１〜Ｃ３は電界シミュレーション等の結果から、Ｃ１＝２．５ｐＦ、Ｃ２＝１６．３ｐＦ、Ｃ３＝０．０８ｐＦとなる。従って、ΔＶ＝３．９８Ｖであって、Ｒｏｄｄライン、Ｇｅｖｅｎライン、Ｂｏｄｄラインの各データラインは８．４８Ｖ、Ｒｅｖｅｎライン、Ｇｏｄｄライン、Ｂｅｖｅｎラインの各データラインは４．４８Ｖとなる。また、各画素電極４５の容量はほぼ１００％が容量線、対向電極、走査線、データ線との容量であるから、ほぼ容量結合で４Ｖ電位が変動し、画素電極４５−ｎ−１，３，５…は４．５〜８．５Ｖの間、画素電極４５−ｎ−２，４，６…は４．５Ｖ電位となる。

この後、選択信号ＳＥＬ４→選択信号ＳＥＬ２→選択信号ＳＥＬ６の順に選択され、Ｒｅｖｅｎライン、Ｇｏｄｄライン、Ｂｅｖｅｎラインはそれぞれ０．５Ｖ電位を書き込まれる。選択信号ＳＥＬ６が非選択になった後、イネーブル信号ＶＥＮＢがＯＦＦ（＝ＶＳ）して走査線１３−ｎがＶＬＭ電位になるまでの間（図７（Ｂ）のｔ３期間＝３．１６マイクロ秒）に最終的にデータ線１５の電位が画素電極４５に書き込まれ、画素電極４５−ｎ−１，３，５…はほぼ８．４８Ｖ、画素電極４５−ｎ−２，４，６…はほぼ０．５Ｖとなる。なお、ここでは画素スイッチング素子４３のフィードスルーなどは無視している。

次の走査線選択期間（走査線１３−ｎ＋１がＶＨになる期間）ではコモン電位信号ＶＣＯＭは４．５Ｖから始まり、同様に途中で反転して０．５Ｖになる。この際の動作は容量結合での変動幅の正負が逆になる他は全く上記と同様であって、最終的にイネーブルＶＥＮＢ信号がＯＦＦする時点では画素電極４５−ｎ＋１−１，３，５…はほぼ−３．４８Ｖ、画素電極４５−ｎ＋１−２，４，６…はほぼ＋４．５Ｖとなる。以上を４８０走査線分繰り返して１フィールド期間の書き込みは完了する。

このタイミングでの各画素の液晶素子に印加される電圧（＝画素電極電位−コモン電極の電位）は図９に示すようになる。なお、ここで＋はコモン電極より高い電位をプラス極性、−はコモン電極より低い電位をマイナス極性であることを示しており、１フィールド期間後では全ての画素で正負が逆になる。これはすなわち、いわゆるドット反転駆動となっており、フリッカーが視認しにくい構成となっている。

以上のように、各データ線１５は約−３．５Ｖ〜＋８．５Ｖ程度の電位振幅となり、この時に画素スイッチング素子４３で確実に画素電極４５に書き込めるように走査線駆動回路２１のＶＨ、ＶＬ電位は設定されてなくてはならない。画素スイッチング素子４３のトランジスタの閾値をＶｔｈとすると、ＶＨ≧８．５Ｖ＋Ｖｔｈであり、本実施形態１ではＶｔｈ＝１．０ＶであるのでＶＨは１０Ｖと設定した。また、データ線駆動回路２３の伝送ゲートスイッチ９２−ｎおよびデータ線プリチャージ回路２５の伝送ゲートスイッチ９５−ｎを制御している電源電圧もデータ線１５からのリークを避けるために各データ線１５の電位振幅である約−３．５Ｖ〜＋８．５Ｖより大きな電位振幅でなくてはならず、ＶＨ＝１０Ｖ、ＶＬＬ＝−５Ｖとした。なお、本実施形態１では走査線駆動回路２１のＶＨ、ＶＬＬおよびデータ線駆動回路２３のＶＨ、ＶＬＬは入力端子、電源ＩＣ削減のため共通としたが、これらは別の電位としてもよい。この場合、上記の条件からわかるとおり、走査線駆動回路２１のＶＨはデータ線駆動回路２３のＶＨより高くとるべきである。

参考に対比例として、図１０に従来のデータ線駆動回路に与えていた制御信号のタイミングチャートを示す。コモン電位信号ＶＣＯＭと極性信号ＰＯＬは、クロック信号ＶＣＬＫと位相のずれのない同周期の信号である。選択信号ＳＥＬは、ＳＥＬ１→ＳＥＬ２→ＳＥＬ３→・・・→ＳＥＬ６と順次供給される。この時のあるタイミングでの各画素の液晶素子に印加される電圧は図１１に示すようになる。これはいわゆるゲート反転駆動（あるいはロウ（ＬＯＷ）反転駆動、１Ｈ反転駆動という）であって、従来コモン反転タイミングは全ての走査線が閉じているタイミング（＝イネーブル信号ＶＥＮＢがＯＦＦのタイミング）であったので、このようにゲート反転駆動しかできなかったのである。このため、画素フィードスルーや画素スイッチング素子のトランジスタのリークに起因するフリッカーが見えやすく、画質が劣るとともにフレーム周波数を低下させることが難しかったが、本実施形態１の駆動方法によりこの問題を解決できる。

さて、本実施形態１の駆動方法では第１の選択期間に書き込んだ画素はデータ線１５の外部容量および選択された走査線１３の容量（Ｃ３＋Ｃ１÷４８０）に起因する電圧低下が発生する。しかし、これは正負両極性で同様に起こるのでＤＣバイアスとしては０であり、ある画素に着目するとフレーム間での液晶の透過率に差異はなく、液晶素子の信頼性劣化やフリッカー要因とはならない。厳密には画素ピッチで微妙な濃淡差となるが、画素電圧の差異は２０ｍＶであって、せいぜい６４階調表示での１階調分にしか相当せず、視認できないレベルである。このように、本実施形態１の駆動方法を用いる際はＣ３＋Ｃ１÷ｎがＣ１＋Ｃ２＋Ｃ３に比べ十分小さい必要がある。ここでＣ１はデータ線における全走査線との交差容量、Ｃ２はデータ線とコモン電極（対向基板のコモン電極でよいですか？）との容量、Ｃ３はデータ線とそれ以外の容量、ｎは走査線数である。より具体的にはＣ３＋Ｃ１÷ｎがＣ１＋Ｃ２＋Ｃ３の０．５％以下であれば階調のズレは６４分の１階調以下であって視認できなくなる。具体的に実現方法を述べると、コモン反転タイミングでデータ線を映像信号やプリチャージ信号からハイインピーダンスで絶縁するスイッチング回路、本実施形態１で言うと伝送ゲートスイッチ９２−ｎ、９５−ｎはアクティブマトリクス回路形成基板内に作りこむことが望ましい。外部ＩＣにこの役割を持たせた場合、実装部品や途中配線での寄生容量が大きく、容量Ｃ３が大きくなってしまうためである。従って、本実施形態１は特にポリシリコンＴＦＴを用いた液晶表示装置で有効であると言える。また、走査線数ｎが大きいほど好ましいから高精細な液晶表示装置に向く技術でもある。

また、上記の条件を満たせない場合、すなわち前記Ｃ３＋Ｃ１÷ｎが小さく出来ない場合は第１の選択期間への書き込みの映像信号電圧−コモン電圧の電位振幅を同じ階調表示をさせる第２の選択期間への書き込みの映像信号電圧−コモン電圧の電位振幅に比べ、１＋２＊（Ｃ３＋Ｃ１÷ｎ）÷（Ｃ１＋Ｃ２＋Ｃ３）倍すればよい。本実施形態１でいうとＲｏｄｄライン、Ｇｅｖｅｎライン、Ｂｏｄｄラインのデータ線への書き込み時、すなわち選択信号ＳＥＬ１、選択信号ＳＥＬ５、選択信号ＳＥＬ３の選択時の黒表示映像信号を４．５２／０．４８Ｖとし、Ｒｅｖｅｎライン、Ｇｏｄｄライン、Ｂｅｖｅｎラインのデータ線への書き込み時、すなわち選択信号ＳＥＬ４、選択信号ＳＥＬ２、選択信号ＳＥＬ６の選択時の黒表示映像信号を４．５０／０．５０Ｖとすればよいことになる。

このように構成された液晶表示装置では、従来のものより低フリッカーであって映像品位が高く、またフレームレートを落としてもフリッカーが見えずらいため、低消費電力化が容易である。このような液晶表示装置を用いた電子機器では映像品位が向上し、より低消費電力で駆動することができるためにバッテリー持続性等に優れる。ここでいう電子機器とはモニター、ＴＶ、ノートパソコン、ＰＤＡ、デジタルカメラ、ビデオカメラ、携帯電話、携帯フォトビューワー、携帯ビデオプレイヤー、携帯ＤＶＤプレイヤー、携帯オーディオプレイヤーなどである。
［実施形態２］

図１２は実施形態２を実現するデータ線駆動回路１２３の構成図である。実施形態２では、単位ブロックをデータ線３本毎とし、それに応じて３つの選択信号ＳＥＬ１〜３を用いて制御するものである。信号入力端子３１から供給される映像信号ＶＩＤＥＯ１〜６４０信号は選択信号ＳＥＬ１〜３によって伝送ゲートスイッチ１９２−１〜１９２０で分配され、データ線１５−１〜１９２０に書き込まれる、いわゆる１：３のマルチプレクサによる部分ドライバ方式である。具体的には、映像信号ＶＩＤＥＯ１は伝送ゲートスイッチ１９２−１〜３、映像信号ＶＩＤＥＯ２は伝送ゲートスイッチ１９２−４〜６というように接続される。選択信号ＳＥＬ１は伝送ゲートスイッチ１９２−３、１９２−６・・・に接続され、選択信号ＳＥＬ２は伝送ゲートスイッチ１９２−２、１９２−５・・・に接続され、選択信号ＳＥＬ３は伝送ゲートスイッチ１９２−１、１９２−４・・・に接続される。１９３−１〜３は極性を反転させるインバータ回路であって、電源はＶＨ−ＶＬＬレベルである。

その他、液晶表示装置の構成、アクティブマトリクス基板の構成、走査線駆動回路の構成、データ線プリチャージ回路の構成は実施形態１と同様であるので説明を省略する。

図１３は実施形態２における信号入力端子３１を通じて入力される制御信号のタイミングを示すタイミングチャートである。図１３（Ａ）は走査線駆動回路２１の制御信号であるスタートパルス信号ＶＳＰ、クロック信号ＶＣＬＫ、イネーブル信号ＶＥＮＢおよびコモン電位入力端子３１ｄから入力されるコモン電位信号ＶＣＯＭ、及び走査線１３−１、１３−２に走査線駆動回路２１から出力される信号を示すチャートである。各信号のタイミング及び動作は実施形態１の図８（Ａ）と同じであるので説明は省略する。

図１３（Ｂ）は図１３（Ａ）の期間Ｂの間のデータ線駆動回路１２３における選択信号ＳＥＬ１〜３、プリチャージ信号ＰＲＣ及び映像信号ＶＩＤＥＯ１〜６４０のタイミングチャートである。なお、この図１３（Ｂ）でＶＩＤＥＯ（Ｗ）とは全面白表示（ノーマリー・ブラックモードなら黒表示）時のＶＩＤＥＯ１〜６４０に入力される映像信号、ＶＩＤＥＯ（Ｂ）とは全面黒表示（ノーマリー・ブラックモードなら白表示）時のＶＩＤＥＯ１〜６４０に入力される映像信号である。点線は特に規定しない、あるいはハイインピーダンス状態を示す。このように、１走査期間でプリチャージ信号ＰＲＣ→選択信号ＳＥＬ１→選択信号ＳＥＬ２→選択信号ＳＥＬ３の順に選択される。対応する色の順序で言うと、Ｒ→Ｇ→Ｂである。選択信号ＳＥＬ１〜３の選択期間は４．７４マイクロ秒である。ここで選択信号ＳＥＬ１の選択期間が第１の選択期間であり、選択信号ＳＥＬ２、選択信号ＳＥＬ３の選択期間が第２の選択期間と定義付けられる。各選択期間の間には選択信号ＳＥＬ１〜３およびプリチャージ信号ＰＲＣが全て非選択になる期間があり、選択信号ＳＥＬ１の選択期間と選択信号ＳＥＬ２の選択期間との間の非選択期間（第１の非選択期間）がｔ２＝６．３２マイクロ秒、選択信号ＳＥＬ２の選択期間と選択信号ＳＥＬ３の選択期間との間の非選択期間（第２の非選択期間）がｔ１＝３．１６マイクロ秒である。コモン電位信号ＶＣＯＭは選択信号ＳＥＬ１の選択期間と選択信号ＳＥＬ２の選択期間との間の非選択期間中に反転する。ｔ２＞ｔ１である理由は実施形態１に同じである。

入力信号レベルはクロック信号ＶＣＬＫ、スタートパルス信号ＶＳＰ、イネーブル信号ＶＥＮＢがＶＤ−ＶＳレベル信号（０〜８Ｖ電位振幅）、選択信号ＳＥＬ１〜３、プリチャージ信号ＰＲＣ、極性信号ＰＯＬ、極性反転信号ＰＯＬＸはＶＨ−ＶＬＬレベル信号（−５〜１０Ｖ電位振幅）、映像信号ＶＩＤＥＯ１〜６４０およびコモン電位信号ＶＣＯＭは０．５〜４．５Ｖ電位振幅の信号である。

このようなタイミングの駆動を行うと、あるタイミングでの各画素の液晶素子に印加される電圧（＝画素電極電位−コモン電極の電位）は図１４に示すようになる。なお、ここで＋はコモン電極より高い電位をプラス極性、−はコモン電極より低い電位をマイナス極性であることを示しており、１フィールド期間後では全ての画素で正負が逆になる。実施形態１の図９に示すように完全なドット反転にはなっていないが、同一走査線上に極性の異なる画素が混在するため、図１１に示す従来のゲート反転駆動よりはフリッカーに対して強い構成となっている。

なお、本実施形態２では選択信号ＳＥＬ１の選択期間と選択信号ＳＥＬ２の選択期間との間でコモン反転を行っている。これは比較的人間の目に敏感な赤の画素と緑の画素の極性を逆にした方が、選択信号ＳＥＬ２の選択期間と選択信号ＳＥＬ３の選択期間との間でコモン反転を行って赤の画素と緑の画素の極性が同じであるよりもフリッカーが見えにくいためである。

また、同様に１：３のマルチプレクサ構成であっても、データ線駆動回路の構成を図１５に示す変形例のようにして図１３に示す信号を入力してもよい。すなわち、データ線駆動回路２２３の映像信号ＶＩＤＥＯ１は伝送ゲートスイッチ２９２−１、２９２−４、２９２−７に接続され、映像信号ＶＩＤＥＯ２は伝送ゲートスイッチ２９２−２、２９２−５、２９２−８に接続され、映像信号ＶＩＤＥＯ３は伝送ゲートスイッチ２９２−３、２９２−６、２９２−９に接続され、これらを単位ブロックとして各映像信号ＶＩＤＥＯは対応する伝送ゲートスイッチ２９２に接続される。そして、選択信号ＳＥＬ１は伝送ゲートスイッチ２９２−７〜９、選択信号ＳＥＬ２は伝送ゲートスイッチ２９２−４〜６、選択信号ＳＥＬ３は伝送ゲートスイッチ２９２−１〜３を単位ブロックとして接続される。２９３−１〜３は極性を反転させるインバータ回路であって、電源はＶＨ−ＶＬＬレベルである。この構成によれば、あるタイミングでの各画素の液晶素子に印加される電圧（＝画素電極電位−コモン電極の電位）は図１６に示すようになる。これはドット反転ではないが、同一走査線上で各色の画素同士は極性が反転しており、ドット反転に近いレベルでフリッカーが視認しにくい。

無論、同様に１：２駆動、１：４駆動などを用いても構わない。いずれの場合でも従来のゲート反転駆動よりフリッカーの見えにくい反転駆動が実現可能である。
［実施形態３］

図１７は実施形態３を実現するデータ線駆動回路３２３の構成図である。いわゆるアナログ点順次型のデータ駆動回路構成であって、クロック制御回路（ＣＣＣ：Ｃｌｏｃｋ Ｃｏｎｔｒｏｌ Ｃｉｒｃｕｉｔ）回路３７２、クロック生成回路（ＣＧＣ：Ｃｌｏｃｋ Ｇｅｎｅｒａｔｅ Ｃｉｒｃｕｉｔ）３７３、ラッチ回路３７４、双方向転送回路３７５からなる双方向シフトレジスタを用いた順次選択回路を構成している。この順次選択回路は実施形態１で説明した走査線駆動回路と同様であって、各回路の具体的構成も図５（Ａ）〜（Ｄ）で示した通りである。

ただし、一対のＮＡＮＤ回路３７６ａ、３７６ｂが各段に配置され、ＮＡＮＤ回路３７６ａにはイネーブル信号ＨＥＮＢ１が供給され、ＮＡＮＤ回路３７６ｂにはイネーブル信号ＨＥＮＢ２が供給される。ＮＡＮＤ回路３７６ａ、３７６ｂに応じて一対のレベルシフタ回路３７７ａ、３７７ｂが配置されている。この動作も実施形態１で説明したとおりであるので省略する。レベルシフタ回路３７７ａ、３７７ｂの具体的回路構成も図５（Ｅ）で示した通りである。

レベルシフタ回路３７７ａには、データ線１５−１、１５−３、１５−５に対応した伝送ゲートスイッチ３９２−１、３９２−３、３９２−５に接続される。また、レベルシフタ回路３７７ｂには、データ線１５−２、１５−４、１５−６に対応した伝送ゲートスイッチ３９２−２、３９２−４、３９２−６に接続される。そして、赤の映像信号ＶＩＤＥＯ−Ｒは伝送ゲートスイッチ３９２−１、３９２−４に接続され、緑の映像信号ＶＩＤＥＯ−Ｇは伝送ゲートスイッチ３９２−２、３９２−５に接続され、青の映像信号ＶＩＤＥＯ−Ｂは伝送ゲートスイッチ３９２−３、３９２−６に接続される。これらデータ線６本毎を単位ブロックとして順次接続される。

この構成により、例えばラッチ回路３７４−１が選択された時にイネーブル信号ＨＥＮＢ１がＨＩＧＨになればＮＡＮＤ回路３７６ａ−１、レベルシフタ回路３７７ａ−１を介して伝送ゲートスイッチ３９２−１、３９２−３、３９２−５がＯＮとなる。そして奇数のデータ線のうちデータ線１５−１には赤の映像信号ＶＩＤＥＯ−Ｒが供給され、データ線１５−３には青の映像信号ＶＩＤＥＯ−Ｂが供給され、データ線１５−５には緑の映像信号ＶＩＤＥＯ−Ｇが供給される。また、ラッチ回路３７４−１が選択された時にイネーブル信号ＨＥＮＢ２がＨＩＧＨになればＮＡＮＤ回路３７６ｂ−１、レベルシフタ回路３７７ｂ−１を介して伝送ゲートスイッチ３９２−２、３９２−４、３９２−６がＯＮとなる。そして偶数のデータ線のうちデータ線１５−２には緑の映像信号ＶＩＤＥＯ−Ｇが供給され、データ線１５−４には赤の映像信号ＶＩＤＥＯ−Ｒが供給され、データ線１５−６には青の映像信号ＶＩＤＥＯ−Ｂが供給される。

また、液晶表示装置の構成、アクティブマトリクス基板の構成、走査線駆動回路の構成、データ線プリチャージ回路の構成は実施形態１と同様であるので説明を省略する。

図１８は実施形態３における信号入力端子３１を通じて入力される制御信号のタイミングを示すタイミングチャートである。図１８（Ａ）は走査線駆動回路２１の制御信号であるスタートパルス信号ＶＳＰ、クロック信号ＶＣＬＫ、イネーブル信号ＶＥＮＢおよびコモン電位入力端子３１ｄから入力されるコモン電位信号ＶＣＯＭ、及び走査線１３−１、１３−２に走査線駆動回路２１から出力される信号を示すチャートである。詳細は実施形態１の図８（Ａ）と同じであるので説明は省略する。

図１８（Ｂ）は図１８（Ａ）の期間Ｂの間のデータ線駆動回路３２３におけるクロック信号ＨＣＬＫ、スタートパルス信号ＨＳＰ、イネーブル信号ＨＥＮＢ１、イネーブル信号ＨＥＮＢ２、プリチャージ信号ＰＲＣ、赤の映像信号ＶＩＤＥＯ−Ｒ、緑の映像信号ＶＩＤＥＯ−Ｇ、青の映像信号ＶＩＤＥＯ−Ｂに入力される信号である。なお、この図１８（Ｂ）でＶＩＤＥＯ（Ｗ）とは全面白表示（ノーマリー・ブラックモードなら黒表示）時のＶＩＤＥＯ−Ｒ／Ｇ／Ｂに入力される映像信号、ＶＩＤＥＯ（Ｂ）とは全面黒表示（ノーマリー・ブラックモードなら白表示）時のＶＩＤＥＯ−Ｒ／Ｇ／Ｂに入力される映像信号である。また、クロック信号ＨＣＬＫ、スタートパルス信号ＨＳＰ、イネーブル信号ＨＥＮＢ１、イネーブル信号ＨＥＮＢ２、プリチャージ信号ＰＲＣはＶＨ−ＶＬＬレベル信号（−５〜１０Ｖ電位振幅）、映像信号ＶＩＤＥＯ−Ｒ／Ｇ／Ｂおよびコモン電位信号ＶＣＯＭは０．５〜４．５Ｖ電位振幅の信号である。

クロック信号ＨＣＬＫは４８ナノ秒毎に反転する矩形波クロック信号であり、スタートパルス信号ＨＳＰは走査線選択期間の半分の周期（＝１７．３６マイクロ秒）であってパルス幅５４．２５ナノ秒のパルス波である。イネーブル信号ＨＥＮＢ１、イネーブル信号ＨＥＮＢ２は基本的にはクロック信号ＶＣＬＫの２倍の周波数をもつの矩形波（３４．７μ秒周期）であって互いに逆極性であるが、イネーブル信号ＶＥＮＢがＯＦＦの期間、及びコモン電位信号ＶＣＯＭの反転タイミング前後の約２マイクロ秒では両方ともＯＦＦになり、Ｈｉｇｈパルス長は１５．３６マイクロ秒である。

すなわち、１走査線選択期間に走査線駆動回路２１のシフトレジスタである順次選択回路の各段は２回選択されることになり、かつ１回目の選択期間と２回目の選択期間で映像信号の極性が反転することになる。１回目の選択期間はイネーブル信号ＨＥＮＢ１がＯＮであって奇数番目のデータ線１５−１，３，・・・，１５−１９１９を選択している期間であり、第１の選択期間と定義される。２回目の選択期間はイネーブル信号ＨＥＮＢ２がＯＮであって、偶数番目のデータ線１５−２，４，・・・，１５−１９２０を選択している期間になり、第２の選択期間と定義される。従って走査線選択期間中のコモン電位信号の反転タイミングでイネーブル信号ＨＥＮＢ１、イネーブル信号ＨＥＮＢ２がともにＯＦＦになっている期間が第１の選択期間に相当する。また、請求項でいうスイッチング回路とは本実施形態３では伝送ゲート３９２−１〜１９２０がスイッチング回路にあたり、このスイッチング回路はアクティブマトリクス基板上に形成する方が好ましいのは実施形態１で述べたとおりである。

このような駆動を行うと、あるタイミングでの各画素の液晶素子に印加される電圧（＝画素電極電位−コモン電極の電位）は図９に示すようになる。なお、ここで＋はコモン電極より高い電位を有するプラス極性、−はコモン電極より低い電位を有しするマイナス極性であることを示しており、１フィールド期間後では全ての画素で正負が逆になる。これはすなわちドット反転であり、従来のゲート反転駆動よりフリッカーが見えにくい。

このように、いわゆるマルチプレクサ方式のみならず、点順次駆動方式であっても本発明は成立する。同様に例えばＤＡＣ（デジタルアナログ変換器）内蔵のデジタル駆動のデータ線駆動回路を内蔵する場合でも、ＤＡＣからデータ線への書き込みタイミングを２つ以上のブロックに分割して書き込み、ブロック間で極性を反転させればよい。いずれの場合でも、外付けＩＣではなくアクティブマトリクス基板上に駆動回路を形成した方が容量Ｃ３が小さくなることは実施形態１で述べたとおりである。また、第１の選択期間での書き込み映像信号を第２の選択期間での書き込み映像信号より電位振幅を大きくすることで補正が可能なのも同様である。
［電子機器の実施形態］

以下、本発明に係る電子機器を実施形態を挙げて説明する。なお、この実施形態は本発明の一例を示すものであり、本発明はこの実施形態に限定されるものではない。

図１９は、本発明に係る電子機器の一実施形態を示している。ここに示す電子機器は、液晶表示装置７８１と、これを制御する制御回路７８０とを有する。制御回路７８０は、表示情報処理回路７８５、電源回路７８６、タイミングジェネレータ７８７及び表示情報出力源７８８によって構成される。そして、液晶表示装置７８１は液晶パネル７８２、照明装置７８４及び駆動回路７８３を有する。

表示情報出力源７８８は、ＲＡＭ(Random Access Memory)等といったメモリや、各種ディスク等といったストレージユニットや、デジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ７８７により生成される各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路７８５に供給する。

次に、表示情報処理回路７８５は、増幅・反転回路や、ローテーション回路や、ガンマ補正回路や、クランプ回路等といった周知の回路を多数備え、入力した表示情報の処理を実行して、画像信号をクロック信号ＣＬＫと共に駆動回路７８３へ供給する。ここで、駆動回路７８３は、走査線駆動回路やデータ線駆動回路と共に、検査回路等を総称したものである。また、電源回路７８６は、上記の各構成要素に所定の電源電圧を供給する。

本発明は実施例の形態に限定されるものではなく、ＴＮモードではなく負の誘電率異方性を持つ液晶を用いた垂直配向モード（ＶＡモード）、横電界を利用したＩＰＳモードの液晶表示装置に利用しても構わない。また、全透過型のみならず全反射型、反射透過兼用型であっても構わない。さらにアクティブ素子はポリシリコンＴＦＴだけでなく、アモルファスシリコンＴＦＴであってもよいし、その他のアクティブ素子であっても構わない。

本発明の実施形態１に係るアクティブマトリクス基板の構成図。 本発明の実施形態１に係るアクティブマトリクス基板の画素回路図。 本発明の実施形態１に係る液晶表示装置の斜視図。 本発明の実施形態１に係る走査線駆動回路図。 本発明の実施形態１に係る走査線駆動回路の構成要素の回路図。 本発明の実施形態１に係るデータ線駆動回路図。 本発明の実施形態１に係るデータ線プリチャージ回路図。 本発明の実施形態１に係る駆動信号のタイミングチャート。 本発明の実施形態１に係る各画素の液晶素子印加電圧図。 対比例に係る駆動信号のタイミングチャート。 対比例に係る各画素の液晶素子印加電圧図。 本発明の実施形態２に係るデータ線駆動回路図。 本発明の実施形態２に係る駆動信号のタイミングチャート。 本発明の実施例形態２に係る各画素の液晶素子印加電圧図。 本発明の実施形態２の変形例に係る駆動信号のタイミングチャート。 本発明の実施形態２の変形例に係る各画素の液晶素子印加電圧図。 本発明の実施形態３に係るデータ線駆動回路図。 本発明の実施形態３に係る駆動信号のタイミングチャート。 本発明の電子機器の実施形態を示すブロック図。

符号の説明

１１・・・アクティブマトリクス基板
１３・・・走査線
１５・・・データ線
１７・・・容量線
４５・・・画素電極
２１・・・走査線駆動回路
２３、１２３、２２３、３２３・・・データ線駆動回路
２５・・・データ線プリチャージ回路

Claims (9)

1. 複数の走査線と、前記複数の走査線に交差して配置される複数のデータ線と、前記複数の走査線と前記複数のデータ線の交差に対応して配置された複数の画素電極と、前記走査線の信号に基づいて前記データ線の信号を前記画素電極に供給する複数の画素スイッチング素子と、前記画素電極に対向配置された対向電極と、を備えた液晶表示装置の駆動方法であって、
   前記複数の走査線は、前記画素スイッチング素子に選択電位と非選択電位のいずれかの電位を与えるよう各々個別のタイミングで供給され、
   前記対向電極は第１の電位と第２の電位の間で反転駆動し、
   前記対向電極が前記第１の電位から前記第２の電位へ反転するコモン反転タイミングでは、前記複数の走査線のうち１つが前記選択電位にあり、
   前記選択電位にある走査線の走査線選択期間は、前記複数のデータ線の第１のデータ線に映像信号を書き込む第１の選択期間と、前記複数のデータ線全てに映像信号を書き込んでいない第１の非選択期間と、前記複数のデータ線の第２のデータ線に映像信号を書き込む第２の選択期間とを有し、
   前記第１の選択期間は前記第１の非選択期間より前であり、
   前記第２の選択期間は前記第１の非選択期間より後であり、
   前記コモン反転タイミングは前記第１の非選択期間中であることを特徴とする液晶表示装置の駆動方法。
2. 前記コモン反転タイミングでは、
   前記データ線は映像信号あるいはプリチャージ信号を供給する信号端子と電気的にハイインピーダンス状態にあり、前記画素電極との間を除きフローティング状態であることを特徴とする請求項１に記載の液晶表示装置の駆動方法。
3. 前記走査線に供給される前記非選択電位は第３の電位と第４の電位との間で反転駆動され、
   前記走査線の前記非選択電位が前記第３の電位から前記第４の電位に反転駆動される走査線反転タイミングは前記コモン反転タイミングに略等しく、
   第３の電位と第４の電位の差は第１の電位と第２の電位の差に略等しいことを特徴とする請求項１又は請求項２に記載の液晶表示装置の駆動方法。
4. 前記走査線は前記コモン反転タイミングでは前記非選択電位を供給する電源配線および前記選択電位を供給する電源配線とは電気的にハイインピーダンス状態であることを特徴とする請求項１又は請求項２に記載の液晶表示装置の駆動方法。
5. 複数の走査線と、
   前記複数の走査線に交差して配置される複数のデータ線と、
   前記複数の走査線と前記複数のデータ線の交差に対応して配置された複数の画素電極と、
   前記走査線の信号に基づいて前記データ線の信号を前記画素電極に供給する複数の画素スイッチング素子と、
   前記画素電極に対向配置され、第１の電位と第２の電位の間で反転するコモン電位が供給される対向電極と、
   前記画素スイッチング素子に選択電位と非選択電位のいずれかの電位を与えるよう前記複数の走査線に各々個別のタイミングで供給すると共に、前記対向電極が前記第１の電位から前記第２の電位へ反転するコモン反転タイミングでは、前記複数の走査線のうち１つが前記選択電位とする走査線駆動回路とを備え、
   前記選択電位にある走査線の走査線選択期間は、前記複数のデータ線の第１のデータ線に映像信号を書き込む第１の選択期間と、前記複数のデータ線全てに映像信号を書き込んでいない第１の非選択期間と、前記複数のデータ線の第２のデータ線に映像信号を書き込む第２の選択期間とを有し、
   前記第１の選択期間は前記第１の非選択期間より前であり、
   前記第２の選択期間は前記第１の非選択期間より後であり、
   前記コモン反転タイミングは前記第１の非選択期間中であることを特徴とする液晶表示装置。
6. 前記走査線の本数をｎ、
   前記データ線と前記走査線の容量をＣ１、
   前記データ線と前記対向電極の容量をＣ２、
   前記データ線と前記画素電極との容量、前記Ｃ１、前記Ｃ２を除く、前記データ線との容量をＣ３としたとき、
   （Ｃ１÷ｎ＋Ｃ３）÷（Ｃ１＋Ｃ２＋Ｃ３）≦０．００５を満たすことを特徴とする請求項５に記載の液晶表示装置。
7. 前記第１のデータ線に接続された前記複数の画素電極の第１の画素電極と、
   前記第２のデータ線に接続された前記複数の画素電極の第２の画素電極とは同じ走査線に接続されてなり、
   かつ互いに同じ色の表示に対応した画素であることを特徴とする請求項５又は請求項６に記載の液晶表示装置。
8. 前記第１の画素電極と前記第２の画素電極は同じ走査線に接続された同一色表示に対応する画素としては最も近い画素電極同士であることを特徴とする請求項７に記載の液晶表示装置。
9. 請求項５から請求項８に記載の液晶表示装置を用いたことを特徴とする電子機器。

Images