JP2006337624A - 駆動方法、駆動回路、電気光学装置および電子機器 - Google Patents

Abstract

【課題】 新規回路を追加することなく、既存の入力信号を用いてシフトレジスタの内部ノードの初期化を行う。
【解決手段】 複数の走査線と、複数のデータ線と、走査線とデータ線との交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する電気光学装置を駆動する駆動回路に用いられ、スタートパルス信号を順次転送することによって、データ線または走査線を選択するための選択信号を順次生成する複数の単位シフト回路からなるシフトレジスタを備える電気光学装置の駆動方法であって、単位シフト回路内において電位の状態が不定となる信号線を初期化するための初期化信号として、スタートパルス信号またはシフトレジスタの出力パルスを用いる。
【選択図】 図６

Description

本発明は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する電気光学装置の駆動方法、その駆動方法を実現するための駆動回路、その駆動回路を具備した電気光学装置および電子機器に関する。

従来の表示装置、例えば液晶装置に用いられるアクティブマトリクス基板では、走査線駆動回路やデータ線駆動回路等、画素部を駆動するための周辺駆動回路を基板上に作り込んだ駆動回路内蔵型のものが開発されている。この種の表示装置では、駆動回路を別の基板上に形成してその基板を実装するものと比較して、装置全体の小型化やコスト低減を図る上で有利となっている。

上述した走査線駆動回路やデータ線駆動回路等の周辺駆動回路は、画素部に配線されたデータ線や走査線などに、データ信号や走査信号などを所定のタイミングで供給する為に、シフトレジスタのようなクロック信号に応じた順次パルス転送機能を有する回路を備えている。

ここで図１３および図１４を参照して走査線駆動回路のシフトレジスタの構成を特許文献１に開示されている例を元に説明する。図１３に示すように、ＵＮＩＴ＿Ｏは、奇数段の単位回路、ＵＮＩＴ＿Ｅは、偶数段の単位回路であり、図１４に示すように、単位回路ＵＮＩＴ＿Ｏと単位回路ＵＮＩＴ＿Ｅが交互に配置されている。外部駆動ＩＣより入力された転送スタートパルス信号（ＳＰＶ）が図１４の１段目の単位回路ＵＮＩＴ＿ＯのＰｉｎに入力され、シフトレジスタ５０３を構成する単位シフト回路５０２に入力される。外部駆動ＩＣより入力されたクロック信号（ＣＬＫＶ、／ＣＬＫＶ）に同期する形で１段目の単位シフト回路５０２からパルス信号Ｐ（１）が出力され、２段目の単位回路ＵＮＩＴ＿Ｅの単位シフト回路５０２に入力され、以降同様にパルス信号が次の段の単位シフト回路５０２に転送されていく。そして最終段の単位シフト回路５０２までパルス信号が到達した時点で、再び走査開始段からパルス信号の転送が始まる。例えば走査線駆動回路の場合、この１走査期間を１フレームとし、フレーム周波数６０Ｈｚであれば１走査期間は約１６．７ｍｓとなる。更に、単位シフト回路５０２の入出力信号Ｐｉｎ、Ｐｏｕｔは、ＮＡＮＤ２６０に入力されることにより論理演算され、ＮＯＲ２７０とレベルシフタ２８０とバッファ回路２９０で波形補正、増幅といった処理の後に走査線１１１に供給される。

また、シフトレジスタに供給されるクロック信号の入出力制御を目的としたクロック制御回路５０１が用いられている。クロック制御回路５０１は、シフトレジスタにおいてパルス転送していない単位シフト回路５０２に対するクロック入力を停止する働きを有している。これによって、不要な電力消費を抑制することが可能となる。

特開２００１−３２４９５１号公報 特開２００１−１５９８７７号公報

しかしながら、特許文献１では、電源投入時にはシフトレジスタ内の単位シフト回路５０２の電圧レベルが不安定状態となる為、ワーストケースを考えると、電源投入時にシフトレジスタ内の単位シフト回路５０２が全てアクティブな状態となり、クロック信号ラインに接続されているＴＦＴ容量が増大してしまい、走査線がｎ本あるとすれば、クロック信号が入力する単位シフト回路５０２がｎ個あるので、極めて大きな負荷容量が付加してしまう。これにより、クロック信号を入力する単位シフト回路５０２が通常動作時に数個に制限されている場合を想定した駆動能力を持った外部駆動ＩＣであった場合、クロック信号遅延が生じてシフトレジスタが正常に動作しなくなるといった状態に陥ってしまう。

そこで、特許文献２に開示されているように、電源投入時にシフトレジスタの内部ノードを非アクティブ状態にリセットする方法が挙げられている。特許文献２では、表示装置内の駆動回路に用いる複数の信号のうち、表示期間に寄与しない信号を複数用いてパネル内部でリセット信号を生成し、電源投入時にシフトレジスタ内の内部ノードを非アクティブ状態とすることを提案している。これにより、新たに外部から信号供給を受ける必要が無く、確実にシフトレジスタ内の内部ノードが初期化でき、回路の誤動作を防止することが可能となるとしている。

しかしながら、特許文献２では、複数の信号を用いて論理演算を行うために、専用の初期化信号生成回路を新たに設けなければならない。昨今、表示装置の高精細化により周辺回路配置領域が減少している中、新規回路の導入・追加が困難である傾向がある。

本発明は、このような事情に鑑みてなされたものであり、表示装置内の駆動回路に用いる信号をそのまま利用した上で、シフトレジスタ内の単位シフト回路を非アクティブ状態にリセットする駆動方法を提案する。これにより、新規回路を導入する必要が無いと同時に、新たに外部から信号供給を受ける必要も無く、確実にシフトレジスタ内の内部ノードが初期化でき、回路の誤動作を防止することが可能な電気光学装置の駆動方法、その駆動方法を実現するための駆動回路、その駆動回路を具備した電気光学装置および電子機器を提供することを目的とする。

上記課題を解決するために、本発明の電気光学装置の駆動方法では、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する電気光学装置を駆動する駆動回路に用いられ、前記駆動回路の駆動開始を指示するスタートパルス信号を駆動信号として順次転送することによって、前記データ線または前記走査線を選択するための選択信号を順次生成する複数の単位シフト回路からなるシフトレジスタを備える電気光学装置の駆動方法であって、前記単位シフト回路は、次段の前記単位シフト回路の前記駆動信号となる次段駆動信号を初期化する初期化回路を有し、前記初期化回路に入力する初期化信号として、前記駆動信号又は前記次段駆動信号を用いる、ことを要旨とする。

また、本発明の電気光学装置の駆動方法では、前記初期化信号として用いる前記駆動信号は前記スタートパルス信号である。

また、本発明の電気光学装置の駆動方法では、前記初期化信号として用いる前記次段駆動信号は、複数の前記単位シフト回路の最終段より出力されるエンドパルス信号である。

また、本発明の電気光学装置の駆動方法では、前記初期化信号として用いる前記次段駆動信号は、前記単位シフト回路からの前記次段駆動信号に基づいて形成され前記走査線あるいは前記データ線に供給する前記選択信号、あるいは前記選択信号を形成する過程の信号である。

この構成によれば、表示装置内の駆動回路に用いる信号をそのまま利用した上で、シフトレジスタ内の次段駆動信号を初期化しているので、新規回路を導入する必要が無いと同時に、新たに外部から信号供給を受ける必要も無く、確実にシフトレジスタ内の次段駆動信号が初期化でき、回路の誤動作を防止することができると共に、膨大な電流消費を回避することができる。

また、本発明の電気光学装置の駆動方法では、前記シフトレジスタを構成する複数の前記単位シフト回路のうち、前記初期化信号を入力しない前記単位シフト回路が少なくとも一つ以上ある。

この構成によれば、初期化信号が入力される時点で転送動作中の単位シフト回路を初期化の対象から外し、通常動作に影響のない単位シフト回路の次段駆動信号を初期化しているので、電源投入初期に生じる誤動作を回避できる。

また、本発明の電気光学装置の駆動方法では、前記初期化信号を入力しない前記単位シフト回路とは、前記初期化信号が有効である期間に、転送動作している前記単位シフト回路である。

この構成によれば、通常動作に影響を与えることなく、単位シフト回路の次段駆動信号を初期化しているので、電源投入初期に生じる誤動作を回避できる。

また、本発明の電気光学装置の駆動方法では、前記シフトレジスタを構成する複数の前記単位シフト回路のうち、初段の前記単位シフト回路または最終段前記単位シフト回路において前記初期化信号を非入力とする。

この構成によれば、通常動作に影響を与えることなく、単位シフト回路の次段駆動信号を初期化しているので、電源投入初期に生じる誤動作を回避できる。

また、本発明の電気光学装置の駆動方法では、前記シフトレジスタを構成する複数の前記単位シフト回路のうち、初段を含む連続３段分の前記単位シフト回路または最終段を含む連続３段分の前記単位シフト回路において前記初期化信号を非入力とする。

この構成によれば、通常動作に影響を与えることなく、単位シフト回路の次段駆動信号を初期化しているので、電源投入初期に生じる誤動作を回避できる。

また、本発明の電気光学装置の駆動方法では、前記シフトレジスタが双方向走査対応タイプの場合、前記シフトレジスタを構成する複数の前記単位シフト回路のうち、初段の前記単位シフト回路と最終段の前記単位シフト回路において前記初期化信号を非入力とする。

この構成によれば、スタートパルス信号または前記シフトレジスタのエンドパルス信号を用いた初期化の際に、双方向の走査においてリセット機能を設けることが可能となり、単位シフト回路の次段駆動信号を初期化しているので、電源投入初期に生じる誤動作を回避できる。

また、本発明の電気光学装置の駆動方法では、前記シフトレジスタが双方向走査対応タイプの場合、前記シフトレジスタを構成する複数の前記単位シフト回路のうち、初段を含む連続３段分の前記単位シフト回路と最終段を含む連続３段分の前記単位シフト回路において前記初期化信号を非入力とする。

この構成によれば、スタートパルス信号または前記シフトレジスタのエンドパルス信号を用いた初期化の際に、双方向の走査においてリセット機能を設けることが可能となり、単位シフト回路の次段駆動信号を初期化しているので、電源投入初期に生じる誤動作を回避できる。

また、本発明の電気光学装置の駆動方法では、前記駆動回路は、前記シフトレジスタに入力される第１クロック信号と、前記第１クロック信号を反転した第２クロック信号の出力を制御する機能を有するクロック制御回路を具備し、シフト動作している前記単位シフト回路の前後を除く前記単位シフト回路の動作を停止する。

この構成によれば、表示装置内の駆動回路に用いる信号をそのまま利用した上で、シフトレジスタ内の次段駆動信号を初期化しているので、新規回路を導入する必要が無いと同時に、新たに外部から信号供給を受ける必要も無く、確実にシフトレジスタ内の次段駆動信号が初期化でき、回路の誤動作を防止することが可能となる。更に、動作が必要な単位シフト回路のみが有効となるので、膨大な電流消費を回避することができる。

また、本発明の電気光学装置の駆動方法では、前記クロック制御回路によって前記クロック信号が非供給状態となった前記単位シフト回路に対し、前記初期化信号を有効にする。

この構成によれば、確実にシフトレジスタ内の次段駆動信号が初期化でき、回路の誤動作を防止することが可能となる。更に、動作が必要な単位シフト回路のみが有効となるので、膨大な電流消費を回避することができる。

また、本発明の電気光学装置の駆動方法では、前記駆動回路は、前記第１クロック信号を反転した前記第２クロック信号を生成するクロック生成回路を具備し、前記クロック生成回路により前記第１クロック信号と前記第２クロック信号を生成する。

この構成によれば、表示装置内の駆動回路に用いる信号をそのまま利用した上で、シフトレジスタ内の次段駆動信号を非アクティブ状態にしているので、新規回路を導入する必要が無いと同時に新たに外部から信号供給を受ける必要も無く、確実にシフトレジスタ内の次段駆動信号が初期化でき、回路の誤動作を防止することが可能となる。更に、動作が必要な単位シフト回路のみが有効となるので、膨大な電流消費を回避することができる。

また、本発明の電気光学装置の駆動方法では、前記初期化回路は、ソース電極が低電位電源に接続され、ドレイン電極が前記次段駆動信号に接続され、ゲート電極に前記初期化信号が入力されるＮチャネル型トランジスタで少なくとも構成され、前記初期化信号により前記次段駆動信号を初期化する。

また、本発明の電気光学装置の駆動方法では、前記初期化回路は、第１入力ゲートに前記初期化信号が入力され、第２入力ゲートが前記単位シフト回路において転送／ラッチ動作を行う第１のインバータ出力部と第２のインバータ出力部の接続点に接続しているＮＯＲ回路で構成され、前記初期化信号より前記次段駆動信号を初期化する。

また、本発明の電気光学装置の駆動回路では、上述した駆動方法を用いている。

また、本発明の電気光学装置では、上述した駆動回路を備えている。

次に、本発明に係る電子機器は、上述した電気光学装置を備えている。

以下、本発明の実施形態を図面に基づいて説明する。

（第１実施形態）
＜電気光学装置の構成＞
まず、本発明に係る電気光学装置として、電気光学材料として液晶を用いたアクティブマトリクス基板の液晶表示装置を一例にとって説明する。図１は第１実施形態に係る電気光学装置であるアクティブマトリクス基板の全体構成図である。アクティブマトリクス基板１００上にはｎ行ｍ列の画素４０を形成する画素電極１７０、ｎ本の走査線１１１とｍ本のデータ線１２１が直交して形成され、その交点にはＮチャネル型電界効果ポリシリコン薄膜トランジスタよりなる画素スイッチング素子１４０が形成されており、ゲート電極は走査線１１１、ソース-ドレイン電極はデータ線１２１および画素電極１７０に接続されている。画素電極１７０は走査線１１１と並行して配置した容量線１８０と補助容量コンデンサ１５０を形成し、また液晶表示装置として組み立てられた際には液晶素子１６０を挟んでコモン電極（対向基板電極）とコンデンサを形成する。

走査線１１１は走査線駆動回路１１０に接続されており、走査信号Ｙ１〜Ｙｎを与えられる。アクティブマトリクス基板１００には、外部駆動ＩＣ９４０が接続され、制御回路３０に対し制御信号を送信する。また、データ線１２１は、データ線駆動回路１２０に接続されて画像信号Ｘ１〜Ｘｍを与えられる。走査線駆動回路１１０およびデータ線駆動回路１２０は、制御回路３０に接続され、必要な各種信号および電源電位を与えられる。走査線駆動回路１１０、データ線駆動回路１２０はアクティブマトリクス基板上にポリシリコン薄膜トランジスタを集積することで形成されており、画素スイッチング素子１４０と同一工程で製造される、いわゆる駆動回路内蔵型の液晶表示装置となっている。

＜電気光学装置の斜視構成＞
図２は図１のアクティブマトリクス基板を用いた第１実施形態における液晶表示装置の斜視構成図（一部断面図）である。カラーフィルタ基板上にＩＴＯを成膜することでコモン電極を形成した対向基板９０１をアクティブマトリクス基板１００とシール材９２０により貼り合わせ、液晶層９１０の中にネマティック相液晶材料を封入している。図示しないが、アクティブマトリクス基板１００、対向基板９０１ともに液晶層９１０と接触する面にはポリイミドなどからなる配向材料が塗布され、互いに直交する方向にラビング処理されている。また、図示しないがアクティブマトリクス基板１００上に対向導通部を設け、導通材を介して対向基板９０１のコモン電極と短絡されている。

コモン電位入力端子や各信号入力端子は、アクティブマトリクス基板１００上に実装されたＦＰＣ（フレキシブルプリント配線板）９３０を通じて回路基板９３５上の１ないし複数の外部駆動ＩＣ９４０に接続され、必要な電気信号・電位を供給される。

更に対向基板９０１の外側には上偏向板９５１を、アクティブマトリクス基板の外側には下偏向板９５２を配置し、互いの偏光方向が直交するよう（クロスニコル状）に配置する。さらに下偏向板９５２下にバックライトユニット９６０を取り付けて完成する。バックライトユニット９６０は冷陰極管に導光板や散乱板をとりつけたものでも良いし、ＥＬ素子によって発光するユニットでもよい。図示しないが、さらに必要に応じ、周囲を外殻で覆う、あるいは上偏向板のさらに上に保護用のガラスやアクリル版を取り付けても良いし、視野角改善のため、光学補償フィルムを貼っても良い。本実施形態では表示はノーマリー・ホワイトモードであって、コモン電位と画素電極電位の電位差が４Ｖの時に完全不透過（黒表示）、０Ｖのときに完全透過（白表示）する。

＜両駆動回路に入力する信号の概略＞
次に、データ線駆動回路および走査線駆動回路について説明する。はじめに、両駆動回路に入力する信号の概略を図３に基づいて説明する。

外部駆動ＩＣ９４０より供給される信号は、ＶＩＤＥＯ信号を除いて各駆動回路のインターフェースとなる制御回路３０に入力される。制御回路３０は、入力信号電圧レベルをロジック電圧レベル（周辺回路を駆動するための電圧レベル）またはマトリクス駆動電圧レベル（画素スイッチング素子を制御するための電圧レベル）に変換する。具体的には、３Ｖ〜０Ｖ振幅の入力信号であった場合、ロジック電圧レベルとして８Ｖ〜０Ｖ振幅の信号またはマトリクス駆動電圧レベルとして８Ｖ〜−４Ｖ振幅の信号に昇圧・降圧する。尚、外部駆動ＩＣよりロジック電圧レベルまたはマトリクス駆動電圧レベルの信号が供給される場合は、インターフェース回路は必要ない。そして、ロジック電圧レベル又はマトリクス電圧レベルに変換された信号は、それぞれの駆動回路に入力される。

＜データ線駆動回路＞
図４は第１実施形態におけるデータ線駆動回路１２０を構成する要素回路図である。

データ線駆動回路１２０は、複数のマルチプレクサ８００ａを主体として構成されている。マルチプレクサ８００ａの入力側には、外部駆動ＩＣ９４０から画像データ信号ＶＩＤＥＯを入力するための画像信号入力線８００ｃと、同じく外部駆動ＩＣ９４０からＲＧＢを選択するセレクト信号（ＲＳＥＬ、ＲＳＥＬＢ、ＧＳＥＬ、ＧＳＥＬＢ、ＢＳＥＬ、ＢＳＥＬＢ）を入力するためのセレクト信号線８００ｂとが接続されている。また、マルチプレクサ８００ａの出力側には、画像信号Ｘ１〜Ｘｍを出力するためのデータ線１２１が設けられている。

マルチプレクサ８００ａは外部駆動ＩＣ９４０から受け取った画像データ信号ＶＩＤＥＯを、セレクト信号によって選択されたトランスミッションゲート８００ｄからデータ線１２１に出力する。そして、データ線１２１への出力と同期した走査線駆動回路１１０から走査線１１１に出力される走査信号Ｙ１〜Ｙｎにより各行の画素スイッチング素子１４０がアクティブになり、画像が表示されるようになっている。

＜走査線駆動回路＞
図５は、第１実施形態における走査線駆動回路１１０の各単位回路の詳細構成図、図６は、各単位回路の全体構成図である。

本実施形態において、図６に示すように、走査線駆動回路１１０は、図５に示す奇数段用単位回路ＵＮＩＴ＿Ｏ１と偶数段用単位回路ＵＮＩＴ＿Ｅ１が交互に配置されている。

次に、図５を参照して奇数段用単位回路ＵＮＩＴ＿Ｏ１と偶数段用単位回路ＵＮＩＴ＿Ｅ１の構成を説明する。同図においては、奇数番目の走査信号Ｙｉを出力する単位回路を奇数段用単位回路ＵＮＩＴ＿Ｏ１、走査信号Ｙｉに続く偶数番目の走査信号Ｙｉ＋１を出力する単位回路を偶数段用単位回路ＵＮＩＴ＿Ｅ１とし、ｉは１からｎまでの奇数とする。

奇数段用単位回路ＵＮＩＴ＿Ｏ１は、奇数段用クロック制御回路２３０ｏと、シフトレジスタ２２０を構成する単位シフト回路２５０と、波形作成用のＮＡＮＤ２６０と、波形整形用のＮＯＲ２７０と、レベルシフタ２８０と、バッファ回路２９０と、から構成されている。偶数段用単位回路ＵＮＩＴ＿Ｅ１は、偶数段用クロック制御回路２３０ｅと、シフトレジスタ２２０を構成する単位シフト回路２５０と、波形作成用のＮＡＮＤ２６０と、波形整形用のＮＯＲ２７０と、レベルシフタ２８０と、バッファ回路２９０と、から構成されている。奇数段用クロック制御回路２３０ｏおよび偶数段用クロック制御回路２３０ｅは、必要な段にのみクロック信号ＣＬＫを供給し、他は遮断することで外部ＩＣから供給されるクロック信号の負荷を低減する回路である。このような構成によって、信号の転送が生じている段にのみクロック信号を供給することでクロック信号ラインの容量を低減し、遅延による誤動作を防止するとともに消費電流を低減する。

奇数段用クロック制御回路２３０ｏは、トランスミッションゲート２３１と、ＮＯＲ２３２と、インバータ２３３と、ｎチャネル型トランジスタ２３４と、クロック生成回路２４０から構成されている。ＮＯＲ２３２は、駆動信号であるＰｉｎ信号と次段駆動信号であるＰｏｕｔ信号を入力し、ＮＯＲ（ｉ）信号を出力する。インバータ２３３は、ＮＯＲ（ｉ）信号を入力し、ＮＯＲ（ｉ）信号の反転信号を出力する。トランスミッションゲート２３１は、ｐチャネル側のゲート端子にＮＯＲ（ｉ）信号が入力され、ｎチャネル側のゲート端子にＮＯＲ（ｉ）信号の反転信号が入力され、入力端子にＣＬＫ信号を入力する。

ｎチャネル型トランジスタ２３４は、ゲート端子にＮＯＲ（ｉ）信号が入力され、ドレイン端子にトランスミッションゲート２３１の出力信号が入力され、ソース端子にＬｏｗレベル電位（以下、ＶＬ電位）が入力されている。クロック生成回路２４０は、トランスミッションゲート２３１の出力信号を入力する。さらに、クロック生成回路２４０は、トランスミッションゲート２３１の出力信号からＣＬＫ（ｉ）信号を生成する直列に接続されたインバータ２４１、２４２と、トランスミッションゲート２３１の出力信号からＣＬＫ（ｉ）信号の反転信号であるＣＬＫＢ（ｉ）信号を生成するインバータ２４３と、から構成されている。この構成によれば、クロック信号ＣＬＫを遮断している時、即ちＮＯＲ（ｉ）信号がＶＨ電位の時は、奇数段のＣＬＫ（ｉ）信号はＶＬ電位に固定される。

偶数段用クロック制御回路２３０ｅは、トランスミッションゲート２３１と、ＮＯＲ２３２と、インバータ２３３と、ｐチャネル型トランジスタ２３５と、クロック生成回路２４０から構成されている。ＮＯＲ２３２は、Ｐｉｎ信号とＰｏｕｔ信号を入力し、ＮＯＲ（ｉ＋１）信号を出力する。インバータ２３３は、ＮＯＲ（ｉ＋１）信号を入力し、ＮＯＲ（ｉ＋１）信号の反転信号を出力する。トランスミッションゲート２３１は、ｐチャネル側のゲート端子にＮＯＲ（ｉ＋１）信号が入力され、ｎチャネル側のゲート端子にＮＯＲ（ｉ＋１）信号の反転信号が入力され、入力端子にＣＬＫ信号を入力する。

ｐチャネル型トランジスタ２３５は、ゲート端子にＮＯＲ（ｉ＋１）信号の反転信号が入力され、ドレイン端子にトランスミッションゲート２３１の出力信号が入力され、ソース端子にＨｉｇｈレベル電位（以下、ＶＨ電位）が入力されている。クロック生成回路２４０は、トランスミッションゲート２３１の出力信号を入力する。さらに、クロック生成回路２４０は、トランスミッションゲート２３１の出力信号からＣＬＫ（ｉ＋１）信号を生成する直列に接続されたインバータ２４１、２４２と、トランスミッションゲート２３１の出力信号からＣＬＫ（ｉ＋１）信号の反転信号であるＣＬＫＢ（ｉ＋１）信号を生成するインバータ２４３と、から構成されている。この構成によれば、クロック信号ＣＬＫを遮断している時、即ちＮＯＲ（ｉ＋１）信号の反転信号がＶＬ電位の時は、偶数段のＣＬＫ（ｉ＋１）信号はＶＨ電位に固定される。

単位シフト回路２５０は、２つのクロックドインバータ２５１、２５２と、初期化回路であるＮＯＲ２５３と、から構成されている。

奇数段用単位回路ＵＮＩＴ＿Ｏ１において、クロックドインバータ２５１は、ｐチャネル側のゲート端子にＣＬＫ（ｉ）信号が入力され、ｎチャネル側のゲート端子にＣＬＫＢ（ｉ）信号が入力され、入力端子にＰｏｕｔ信号が入力されている。クロックドインバータ２５２は、ｐチャネル側のゲート端子にＣＬＫＢ（ｉ）信号が入力され、ｎチャネル側のゲート端子にＣＬＫ（ｉ）信号が入力され、入力端子にＰｉｎ信号が入力されている。

一方、偶数段用単位回路ＵＮＩＴ＿Ｅ１において、クロックドインバータ２５１は、ｐチャネル側のゲート端子にＣＬＫＢ（ｉ＋１）信号が入力され、ｎチャネル側のゲート端子にＣＬＫ（ｉ＋１）信号が入力され、入力端子にＰｏｕｔ信号が入力されている。クロックドインバータ２５２は、ｐチャネル側のゲート端子にＣＬＫ（ｉ＋１）信号が入力され、ｎチャネル側のゲート端子にＣＬＫＢ（ｉ＋１）信号が入力され、入力端子にＰｉｎ信号が入力されている。

クロックドインバータ２５１、２５２の出力端子は相互に接続され、ＣＬＫ（ｉ）およびＣＬＫＢ（ｉ）信号により出力を切り換えるように構成されている。ＮＯＲ２５３は、一方の端子にクロックドインバータ２５１、２５２の出力信号が、Ｒ端子から初期化信号であるリセット信号Ｒが入力され、ＮＯＲ２５３の出力線からＰｏｕｔ信号を出力する。ＮＯＲ２５３は、ＶＨ電位がＲ端子から印加されると、Ｐｏｕｔ信号がＶＬ電位にリセットされる。

ＮＡＮＤ２６０は、Ｐｏｕｔ信号とＰｉｎ２信号を入力し、ＮＡＮＤ（ｉ）信号を出力する。ＮＯＲ２７０は、ＮＡＮＤ（ｉ）信号とＥＮＢ信号を入力する。レベルシフタ２８０は、ＮＯＲ２７０の出力信号を入力し、画素スイッチング素子１４０の駆動電圧レベルまで昇圧・降圧し、出力する。バッファ回路２９０は、直列に接続されたインバータ２９１、２９２から構成され、レベルシフタ２８０の出力信号を増幅し、走査線１１１に走査信号Ｙｉを出力する。

次に、図６を参照して走査線駆動回路１１０の全体構成を説明する。奇数段の単位回路ＵＮＩＴ（１）、ＵＮＩＴ（３）、ＵＮＩＴ（５）、・・・、ＵＮＩＴ（ｎ−１）には、奇数段用単位回路ＵＮＩＴ＿Ｏ１が配置され、偶数段の単位回路ＵＮＩＴ（２）、ＵＮＩＴ（４）、・・・、ＵＮＩＴ（ｎ−２）、ＵＮＩＴ（ｎ）には、偶数段用単位回路ＵＮＩＴ＿Ｅ１が配置されている。各単位回路ＵＮＩＴ（１）〜ＵＮＩＴ（ｎ）のＣＬＫ端子にはＣＬＫＶ信号が入力され、ＥＮＢ端子にはＥＮＢＶ信号が入力される。

初段の単位回路ＵＮＩＴ（１）のＰｉｎ端子には、スタートパルス信号ＳＰＶがＰ（０）信号として入力され、Ｐｉｎ２端子には、次の段の単位回路ＵＮＩＴ（２）の出力パルス信号であるＰ（２）信号が入力され、Ｐｏｕｔ端子からＰ（１）信号が出力される。次の段の単位回路ＵＮＩＴ（２）のＰｉｎ端子には、Ｐ（１）信号が入力され、Ｐｉｎ２端子には、次の段の単位回路ＵＮＩＴ（３）の出力パルス信号であるＰ（３）信号が入力され、Ｐｏｕｔ端子からＰ（２）信号が出力される。以下同様に、ｉ段目の単位回路ＵＮＩＴ（ｉ）のＰｉｎ端子には、Ｐ（ｉ−１）信号が入力され、Ｐｉｎ２端子には、Ｐ（ｉ＋１）信号が入力され、Ｐｏｕｔ端子からＰ（ｉ）信号が出力される。

本実施形態では、１段目から３段目の単位回路ＵＮＩＴ（１）〜ＵＮＩＴ（３）のＲ端子には、ＶＬ電位が印加され、４段目からｎ段目の単位回路ＵＮＩＴ（４）〜ＵＮＩＴ（ｎ）のＲ端子には、スタートパルス信号ＳＰＶが印加される。スタートパルス信号ＳＰＶがＶＬ電位からＶＨ電位に遷移すると、ＮＯＲ２５３の出力であるＰ（４）〜Ｐ（ｎ）信号がＶＬ電位にリセットされる。

＜走査線駆動回路の動作＞
次に、図７を参照して走査線駆動回路１１０の動作を説明する。

先ず、時点ｔ１において、Ｐ（０）信号となるスタートパルス信号ＳＰＶがＶＬ電位からＶＨ電位に遷移すると、単位回路ＵＮＩＴ（１）のＮＯＲ（１）信号は、ＶＨ電位からＶＬ電位に遷移する。また、４段目からｎ段目の単位回路ＵＮＩＴ（４）〜ＵＮＩＴ（ｎ）の単位シフト回路２５０におけるＮＯＲ２５３のリセット信号Ｒにスタートパルス信号ＳＰＶのＶＨ電位が入力された時点で、ＮＯＲ２５３の出力であるＰ（４）〜Ｐ（ｎ）信号もそれまでの不定な電位からＶＬ電位にリセットされる。このことにより、Ｐ（４）〜Ｐ（ｎ）信号が電源投入時に不定であった場合、各単位回路ＵＮＩＴ（４）〜ＵＮＩＴ（ｎ）のトランスミッションゲート２３１が導通状態となり、ＣＬＫ（４）〜ＣＬＫ（ｎ）が動作してしまい、不要な動作電流を消費してしまう問題を解決することができる。

次に、時点ｔ２において、クロック信号ＣＬＫＶがＶＬ電位からＶＨ電位に遷移すると、１段目の単位回路ＵＮＩＴ（１）のＮＯＲ（１）信号がＶＬ電位なので、トランスミッションゲート２３１が導通状態となり、クロック生成回路２４０を経て、ＣＬＫ（１）信号がＶＬ電位からＶＨ電位に遷移する。単位回路ＵＮＩＴ（１）の単位シフト回路２５０において、クロックドインバータ２５２が導通状態となり、Ｐ（０）信号がＶＨ電位なので、ＮＯＲ２５３の出力であるＰ（１）信号は、ＶＬ電位からＶＨ電位に遷移する。Ｐ（１）信号がＶＨ電位に遷移したので、２段目の単位回路ＵＮＩＴ（２）のＮＯＲ（２）信号がＶＨ電位からＶＬ電位に遷移する。

次に、時点ｔ３において、クロック信号ＣＬＫＶがＶＨ電位からＶＬ電位に遷移すると、ＣＬＫ（１）信号もＶＨ電位からＶＬ電位に遷移し、クロックドインバータ２５２が非導通状態、クロックドインバータ２５１が導通状態となり、Ｐ（１）信号がＶＨ電位にラッチされる。単位回路ＵＮＩＴ（２）のＮＯＲ（２）信号がＶＬ電位なので、ＣＬＫ（２）信号もＶＨ電位からＶＬ電位に遷移する。時点ｔ２の場合と同様に、Ｐ（２）信号がＶＬ電位からＶＨ電位に遷移し、単位回路ＵＮＩＴ（３）のＮＯＲ（３）信号もＶＨ電位からＶＬ電位に遷移する。

時点ｔ４において、Ｐ（０）信号がＶＬ電位に遷移し、時点ｔ５において、クロック信号ＣＬＫＶが再びＶＬ電位からＶＨ電位に遷移すると、Ｐ（０）信号がＶＬ電位なので、Ｐ（１）信号はＶＬ電位に遷移する。これにより、ＮＯＲ（１）信号はＶＨ電位に遷移し、単位回路ＵＮＩＴ（１）のトランスミッションゲート２３１は非道通状態、ｎチャネル型トランジスタ２３４が導通状態となるので、以降Ｐ（０）信号が再びＶＨ電位に遷移するまで、ＣＬＫ（１）信号はＶＬ電位に固定される。以下同様に、ＣＬＫ（２）信号とＣＬＫ（３）信号とＰ（３）信号がＶＨ電位に遷移し、ＮＯＲ（４）信号がＶＬ電位に遷移する。

単位回路ＵＮＩＴ（１）のＮＡＮＤ（１）信号は、時点ｔ３から時点ｔ５の期間において、Ｐ（１）信号とＰ（２）信号が共にＶＨ電位なのでＶＬ電位になり、走査線１１１から走査信号Ｙ１を出力する。以下同様に、走査信号Ｙ２〜Ｙｎを出力する。

ここで、単位回路ＵＮＩＴ（１）〜ＵＮＩＴ（３）のリセット信号ＲをＶＬ電位に固定にした理由を述べる。すべての単位回路ＵＮＩＴ（１）〜ＵＮＩＴ（ｎ）のリセット信号Ｒにスタートパルス信号ＳＰＶを入力した場合、図７に示すように、時点ｔ１〜ｔ４の期間、スタートパルス信号ＳＰＶがＶＨ電位であるので、少なくともＰ（１）信号とＰ（２）信号がリセットされてしまい、走査信号Ｙ１とＹ２が誤動作を起こしてしまう。また、Ｐ（３）信号もクロック信号ＣＬＫＶの周波数によっては影響を受ける可能性があるため、単位回路ＵＮＩＴ（１）〜ＵＮＩＴ（３）のリセット信号ＲをＶＬ電位に固定にする必要がある。

上記の構成の中では、単位回路ＵＮＩＴ（４）〜ＵＮＩＴ（ｎ）のリセット信号Ｒにスタートパルス信号ＳＰＶを入力する構成としたが、これに限られたものではなく、リセット信号Ｒを入力する段を１段毎の交互配置や数段毎配置するなど選択的にリセットを行う構成としても良い。すなわち、すべての単位シフト回路２５０にＮＯＲ２５３が設けられていて、その片方の入力端子にリセット信号Ｒを入力する（リセット機能有り）かＶＬ電位を印加する（リセット機能無し）という構成が、１段毎の交互配置や数段毎配置となる。しかしこの場合、電源投入時に発生する瞬間消費電流については注意が必要である。

上記の構成を採用することにより、電源投入時に電位が不定となるために発生する瞬間消費電流を回路規模を大きくすることなく低減することができ、これを想定した電源配線幅増大を防止することができる。更に、レイアウトスペースの削減により狭額縁化にも対応可能となる。

（第２実施形態）
本発明の第２実施形態について図８、９を用いて説明する。尚、本実施形態および以降の実施形態において、前述の第１実施形態における要素と同等の機能を有する要素については、同一の記号を付記して、その説明を省略する。

本実施形態において、表示装置の構成、アクティブマトリクス基板の構成、データ線駆動回路の構成は第１実施形態と同様であるので説明を省略する。

図８は、本実施形態における走査線駆動回路１１０のブロック詳細構成図、図９は、本実施形態における走査線駆動回路１１０のブロック図である。本実施形態における走査線駆動回路１１０は、第１実施形態で採用したものと基本的な構成は同一である。したがって、第１実施形態との違いを中心に説明する。第１実施形態と異なる点としては、双方向走査が可能であるシフトレジスタを採用している。双方向とは、表示装置の上辺側からの走査および下辺側からの走査が可能であるということである。これらの機能切り替えは、奇数段用伝送ゲート部２１０ｏおよび偶数段用伝送ゲート部２１０ｅを設けて、ＤＩＲ信号（走査方向制御信号）およびＤＩＲＢ信号（ＤＩＲ信号の反転信号）の電圧レベル制御により行う。例えば、ＤＩＲ信号がＶＨ電位である場合は、表示装置の上辺側から下辺側に向かって走査する（順方向走査と定義する）。逆に、ＤＩＲ信号がＶＬ電位である場合は表示装置の下辺側から上辺側に向かって走査する。これを逆方向走査と定義する。

回路構成を説明すると、図９に示すように、走査線駆動回路１１０は奇数段用単位回路ＵＮＩＴ＿Ｏ２と偶数段用単位回路ＵＮＩＴ＿Ｅ２が交互に配置されている。

本実施形態においても第１実施形態と同様に、初期化信号としてスタートパルス信号ＳＰＶを採用する。ここで、前述の第１実施形態においては、第１〜３段の単位回路ＵＮＩＴ（１）〜ＵＮＩＴ（３）のリセット信号ＲをＶＬ電位に固定することで、通常駆動するようにしていた。

しかし本実施形態においては、双方向走査に対応するために、逆方向走査における走査開始段から３段目においてもリセット信号ＲをＶＬ電位に固定することで、通常駆動とする。したがって、シフトレジスタ全体でみるとｎ個連続接続された単位回路ＵＮＩＴ（１）〜ＵＮＩＴ（ｎ）の上端および下端の３段においてリセット信号ＲにＶＬ電位を印加している。それ以外の単位回路ＵＮＩＴ（４）〜ＵＮＩＴ（ｎ−３）については、リセット信号Ｒにスタートパルス信号ＳＰＶのＶＨ電位を印加することで、単位回路ＵＮＩＴ（４）〜ＵＮＩＴ（ｎ−３）のＰｏｕｔ信号をＶＬ電位にリセットしている。

しかし、第１実施形態と同様でこれに限られたものではなく、１段毎の交互配置や数段毎配置するなど選択的にリセットを行う構成としても良い。しかしこの場合、電源投入時に発生する瞬間消費電流については注意が必要である。

上記の構成を採用することにより、双方向走査が可能であるシフトレジスタを採用した場合であっても、電源投入時に発生する瞬間消費電流を低減することができ、これを想定した電源配線幅増大を防止することができる。更に、レイアウトスペースの削減により狭額縁化にも対応可能となる。

（第３実施形態）
本発明の第３実施形態について図１０を用いて説明する。

本実施形態において、表示装置の構成、アクティブマトリクス基板の構成、データ線駆動回路の構成は第１実施形態と同様であるので説明を省略する。

図１０は本実施形態における走査線駆動回路１１０のブロック図である。本実施形態における走査線駆動回路１１０は、第１、第２実施形態で採用したものと基本的な構成は同一である。シフトレジスタとしては、双方向対応型を採用している。以下、前述した第１実施形態、第２実施形態との違いを中心に説明する。

本実施形態においては、第２実施形態と同様の構成であるが初期化信号として走査線駆動回路１１０の出力パルスであるエンドパルス信号ＥＰＶを採用している点が、前述した実施形態と大きく異なる。それに伴い、リセット信号ＲにＶＬ電位を印加することで、通常駆動とする単位回路の考え方も異なる。初期化信号としてエンドパルス信号ＥＰＶを用いるので、エンドパルス信号ＥＰＶがアクティブである期間にパルス転送している単位回路に対しては、初期化信号を入力しない。

走査線駆動回路１１０の順方向走査の場合、最終段の単位回路を含む３段分の単位回路ＵＮＩＴ（ｎ−２）〜ＵＮＩＴ（ｎ）は、エンドパルス信号ＥＰＶがアクティブである期間にパルス転送を行っているため、リセット信号ＲにＶＬ電位を印加することで通常駆動とする。それ以外の単位回路については、リセット信号Ｒにエンドパルス信号ＥＰＶのＶＨ電位を印加することで、単位回路ＵＮＩＴ（４）〜ＵＮＩＴ（ｎ−３）のＰｏｕｔ信号をＶＬ電位にリセットしている。

逆方向走査の場合も同様で、最終段の単位回路を含む３段分の単位回路ＵＮＩＴ（１）〜ＵＮＩＴ（３）は、エンドパルス信号ＥＰＶがアクティブである期間にパルス転送を行っているため、リセット信号ＲにＶＬ電位を印加することで通常駆動とする。したがって、走査線駆動回路１１０全体でみるとｎ個連続接続された単位回路の上端および下端の３段においてリセット信号ＲにＶＬ電位を印加している。それ以外の単位回路ＵＮＩＴ（４）〜ＵＮＩＴ（ｎ−３）については、リセット信号Ｒにエンドパルス信号ＥＰＶのＶＨ電位を印加することで、単位回路ＵＮＩＴ（４）〜ＵＮＩＴ（ｎ−３）のＰｏｕｔ信号をＶＬ電位にリセットしている。シフトレジスタ全体をみると、初期化信号としてスタートパルス信号ＳＰＶを用いた場合と同様の構成となっているが、通常駆動させる単位回路の位置に対する考え方は異なっている。

しかし、第１実施形態と同様でこれに限られたものではなく、リセット信号を入力する段を１段毎の交互配置や数段毎配置するなど選択的にリセットを行う構成としても良い。しかしこの場合、電源投入時に発生する瞬間消費電流については注意が必要である。

また、本実施形態ではエンドパルス信号ＥＰＶを最終段の単位回路から出力された信号をそのまま用いる構成をとっているが、次段以降の波形制御されたものやレベル変換されたパルス、増幅されたパルスを用いても良い。これらのパルスは、１フィールド期間を１周期とするスタートパルスやエンドパルスと同周期となる。その際、初期化信号のアクティブな期間に、転送を行っている単位回路は通常駆動する点に注意が必要である。

（電子機器）
次に、このように構成された電子機器の具体例をそれぞれ示す。

図１１は、上記各実施形態に係る液晶表示装置１０００を有する携帯電話機の構成を示す斜視図である。この図に示されるように、携帯電話機１１００は、利用者により操作される複数の操作ボタン１１０２、他の端末装置から受信した音声を出力する受話口１１０４、および他の端末装置に送信される音声を入力する送話口１１０６のほかに、各種の画像を表示する液晶表示装置１０００を有する。

図１２は、ラップトップ型のパーソナルコンピュータの一例を示す正面図である。このパーソナルコンピュータ１２００は、本体１２０４にＣＰＵ、メモリ、モデム、キーボード１２０２を備え、更に、上述した液晶表示装置１０００を表示部としてトップカバーケース内に備えている。

尚、本実施形態の液晶表示装置は、図１１、図１２に示した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等の表示部として用いることができる。

したがって、本電子機器は、上記実施形態の液晶表示装置を表示部として備えているので、高品位の画像表示が可能な表示部を有する電子機器を実現することができる。

尚、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。

また、アクティブマトリクス基板１００には、上述の走査線駆動回路１１０、データ線駆動回路１２０の他に、サンプルホールド回路、プリチャージ回路、容量線駆動回路を形成してもよい。このプリチャージ回路はデータ線駆動回路のデータ線１２１への画像信号の書き込み負荷を低減するために、データ線１２１を、画像信号のサンプリングに先行するタイミングで所定電位にプリチャージするものであり、データ線駆動回路の補助的機能とみなすこともできる。更に容量線駆動回路は、データ線に入力される画像信号の電圧振幅を低減することにより低消費電力化を実現するための手法であり、同様にデータ線駆動回路の補助的機能とみなすことができる。

さらに、本実施形態では、走査線１１１を二つの走査線駆動回路１１０により片側から駆動する構成となっているが、走査線１１１に供給される走査信号の遅延が問題になる場合には、向かい合うもう一方の周辺回路領域に走査線駆動回路１１０Ｘを追加して、二つの走査線駆動回路（１１０＋１１０Ｘ）により走査線１１１を駆動するようにしてもよい。

更に、液晶表示装置の液晶層９１０には、ＴＮ液晶、ＳＴＮ液晶等のように初期の配向状態を配向膜によって規定されるものの他、高分子中に液晶分子を、配向状態がランダムとなるように分散させた高分子分散型液晶を用いることもできる。

本発明の実施形態を説明するためのアクティブマトリクス基板の構成図。 本発明の実施形態を説明するための液晶表示装置斜視図。 本発明の実施形態を説明するための駆動信号概略図。 本発明の実施形態を説明するためのデータ線駆動回路の構成要素回路図。 本発明の第１実施形態を説明するための走査線駆動回路のブロック詳細構成図。 本発明の第１実施形態を説明するための走査線駆動回路のブロック図。 本発明の実施形態を説明するための駆動信号タイミングチャート。 本発明の第２実施形態を説明するための走査線駆動回路のブロック詳細構成図。 本発明の第２実施形態を説明するための走査線駆動回路のブロック図。 本発明の第３実施形態を説明するための走査線駆動回路のブロック図。 本発明による電子機器の一例としての携帯電話を示す斜視図。 本発明による電子機器の一例としてのパーソナルコンピュータを示す正面図。 従来例を説明するための走査線駆動回路のブロック詳細構成図。 従来例を説明するための走査線駆動回路のブロック図。

符号の説明

３０…制御回路、４０…画素、１００…アクティブマトリクス基板、１１０…走査線駆動回路、１１１…走査線、１２０…データ線駆動回路、１２１…データ線、１４０…画素スイッチング素子、１５０…補助容量コンデンサ、１６０…液晶素子、１７０…画素電極、１８０…容量線、９０１…対向基板、９１０…液晶層、９４０…外部駆動ＩＣ、ＵＮＩＴ＿Ｏ１…奇数段用単位回路、ＵＮＩＴ＿Ｅ１…偶数段用単位回路、２２０…シフトレジスタ、２３０ｏ…奇数段用クロック制御回路、２３０ｅ…偶数段用クロック制御回路、２５０…単位シフト回路、２９０…バッファ回路。

Claims (18)

1. 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する電気光学装置を駆動する駆動回路に用いられ、前記駆動回路の駆動開始を指示するスタートパルス信号を駆動信号として順次転送することによって、前記データ線または前記走査線を選択するための選択信号を順次生成する複数の単位シフト回路からなるシフトレジスタを備える電気光学装置の駆動方法であって、
   前記単位シフト回路は、次段の前記単位シフト回路の前記駆動信号となる次段駆動信号を初期化する初期化回路を有し、前記初期化回路に入力する初期化信号として、前記駆動信号又は前記次段駆動信号を用いる、
   ことを特徴とする電気光学装置の駆動方法。
2. 請求項１に記載の電気光学装置の駆動方法において、
   前記初期化信号として用いる前記駆動信号は前記スタートパルス信号である、ことを特徴とする電気光学装置の駆動方法。
3. 請求項１に記載の電気光学装置の駆動方法において、
   前記初期化信号として用いる前記次段駆動信号は、複数の前記単位シフト回路の最終段より出力されるエンドパルス信号である、ことを特徴とする電気光学装置の駆動方法。
4. 請求項１に記載の電気光学装置の駆動方法において、
   前記初期化信号として用いる前記次段駆動信号は、前記単位シフト回路からの前記次段駆動信号に基づいて形成され前記走査線あるいは前記データ線に供給する前記選択信号、あるいは前記選択信号を形成する過程の信号である、ことを特徴とする電気光学装置の駆動方法。
5. 請求項１から４のいずれか一項に記載の電気光学装置の駆動方法において、
   前記シフトレジスタを構成する複数の前記単位シフト回路のうち、前記初期化信号を入力しない前記単位シフト回路が少なくとも一つ以上ある、ことを特徴とする電気光学装置の駆動方法。
6. 請求項５に記載の電気光学装置の駆動方法において、
   前記初期化信号を入力しない前記単位シフト回路とは、前記初期化信号が有効である期間に、転送動作している前記単位シフト回路である、ことを特徴とする電気光学装置の駆動方法。
7. 請求項５または６に記載の電気光学装置の駆動方法において、
   前記シフトレジスタを構成する複数の前記単位シフト回路のうち、初段の前記単位シフト回路または最終段の前記単位シフト回路において前記初期化信号を非入力とする、ことを特徴とする電気光学装置の駆動方法。
8. 請求項５または６に記載の電気光学装置の駆動方法において、
   前記シフトレジスタを構成する複数の前記単位シフト回路のうち、初段を含む連続３段分の前記単位シフト回路または最終段を含む連続３段分の前記単位シフト回路において前記初期化信号を非入力とする、ことを特徴とする電気光学装置の駆動方法。
9. 請求項１から８のいずれか一項に記載の電気光学装置の駆動方法において、
   前記シフトレジスタが双方向走査対応タイプの場合、前記シフトレジスタを構成する複数の前記単位シフト回路のうち、初段の前記単位シフト回路と最終段の前記単位シフト回路において前記初期化信号を非入力とする、ことを特徴とする電気光学装置の駆動方法。
10. 請求項１から８のいずれか一項に記載の電気光学装置の駆動方法において、
    前記シフトレジスタが双方向走査対応タイプの場合、前記シフトレジスタを構成する複数の前記単位シフト回路のうち、初段を含む連続３段分の前記単位シフト回路と最終段を含む連続３段分の前記単位シフト回路において前記初期化信号を非入力とする、ことを特徴とする電気光学装置の駆動方法。
11. 請求項１から１０のいずれか一項に記載の電気光学装置の駆動方法において、
    前記駆動回路は、前記シフトレジスタに入力される第１クロック信号と、前記第１クロック信号を反転した第２クロック信号の出力を制御する機能を有するクロック制御回路を具備し、シフト動作している前記単位シフト回路の前後を除く前記単位シフト回路の動作を停止する、ことを特徴とする電気光学装置の駆動方法。
12. 請求項１１に記載の電気光学装置の駆動方法において、
    前記クロック制御回路によって前記クロック信号が非供給状態となった前記単位シフト回路に対し、前記初期化信号を有効にする、ことを特徴とする電気光学装置の駆動方法。
13. 請求項１から１２のいずれか一項に記載の電気光学装置の駆動方法において、
    前記駆動回路は、前記第１クロック信号を反転した前記第２クロック信号を生成するクロック生成回路を具備し、前記クロック生成回路により前記第１クロック信号と前記第２クロック信号を生成する、ことを特徴とする電気光学装置の駆動方法。
14. 請求項１から１３のいずれか一項に記載の電気光学装置の駆動方法において、
    前記初期化回路は、ソース電極が低電位電源に接続され、ドレイン電極が前記次段駆動信号に接続され、ゲート電極に前記初期化信号が入力されるＮチャネル型トランジスタで少なくとも構成され、前記初期化信号により前記次段駆動信号を初期化する、ことを特徴とする電気光学装置の駆動方法。
15. 請求項１から１３のいずれか一項に記載の電気光学装置の駆動方法において、
    前記初期化回路は、第１入力ゲートに前記初期化信号が入力され、第２入力ゲートが前記単位シフト回路において転送／ラッチ動作を行う第１のインバータ出力部と第２のインバータ出力部の接続点に接続しているＮＯＲ回路で構成され、前記初期化信号より前記次段駆動信号を初期化する、ことを特徴とする電気光学装置の駆動方法。
16. 請求項１から１５のいずれか一項に記載の電気光学装置の駆動方法を用いた駆動回路。
17. 請求項１６に記載の駆動回路を備えた電気光学装置。
18. 請求項１７に記載の電気光学装置を備えた電子機器。
    

Images