JP5811129B2 - 電気光学装置および電子機器 - Google Patents

電気光学装置および電子機器 Download PDF

Info

Publication number
JP5811129B2
JP5811129B2 JP2013076269A JP2013076269A JP5811129B2 JP 5811129 B2 JP5811129 B2 JP 5811129B2 JP 2013076269 A JP2013076269 A JP 2013076269A JP 2013076269 A JP2013076269 A JP 2013076269A JP 5811129 B2 JP5811129 B2 JP 5811129B2
Authority
JP
Japan
Prior art keywords
wiring
circuit
power supply
signal
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013076269A
Other languages
English (en)
Other versions
JP2013214071A (ja
Inventor
裕 小橋
裕 小橋
隆史 戸谷
隆史 戸谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2013076269A priority Critical patent/JP5811129B2/ja
Publication of JP2013214071A publication Critical patent/JP2013214071A/ja
Application granted granted Critical
Publication of JP5811129B2 publication Critical patent/JP5811129B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、電気光学装置および電子機器に関する。
半導体回路は、複数の回路ブロックの組み合わせにより、複雑な機能を実現する。例えば、液晶表示装置等の電気光学装置を駆動する駆動回路は、機能に応じた複数の回路ブロックから構成されている。上述の回路ブロックには、回路素子を動作させるための電源電圧が供給され、電源電圧は、回路ブロックに応じて異なる場合がある。
ところで、電源電圧を供給する電源配線の抵抗は有限であるので、大電流が流れると配線上の電位が一時的に変動する。また、電源配線に一定値以上の密度の電流が流れると、ジュール熱やマイグレーション等によって電源配線に断線を生じ、半導体回路が不良となる。上述の問題は、いずれも、電源配線の線幅を太くし、電源配線の電気抵抗および電流密度を下げることで回避できるが、電源配線の線幅を半導体回路の瞬間最大消費電流に応じて広くすると、半導体回路の面積もそれだけ増大してしまう。
ここで、特許文献１は、出力バッファの瞬間最大消費電流を抑制する事で電源配線の線幅を抑制する方法を提案している。また、特許文献２は、回路ブロックにより異なる電圧の電源配線の線幅を最適化する手法を提案している。
特開平７−２７３６３５号公報 特開平９−６９５６９号公報
電気光学装置に求められる機能は、複雑になってきており、例えば、電気光学装置の大型化、高精細化に伴い、高速化、大規模化している。このため、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、回路面積の増大をさらに抑制することが求められていた。
本発明は、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、回路面積の増大をさらに抑制した電気光学装置および電子機器を提供することを目的とする。
上記の課題を解決するため、本発明は以下のものを提供する。
本発明の電気光学装置は、複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して配置された複数の画素と、前記複数の走査線の各々に走査信号を出力する走査線駆動回路と、前記走査線駆動回路に電源電位を供給する電源線とを備えた電気光学装置であって、前記走査線駆動回路は、シフト信号をシフトする複数の単位回路と、前記シフト信号に基づいて、前記走査信号を出力する複数の出力回路とを備え、前記電源線は、共通の配線と、前記共通の配線から分岐された第１の配線と、前記共通の配線から分岐された第２の配線とを備え、前記複数の単位回路には、前記共通の配線と前記第１の配線とを介して、前記電源電位が供給され、前記複数の出力回路には、前記共通の配線と前記第２の配線とを介して、前記複数の単位回路と共通の前記電源電位が供給され、前記第２の配線は、前記複数の出力回路のうちの一方の端に配置された出力回路から他方の端に配置された出力回路までの間で線幅が同じで、前記第１の配線よりも線幅が太いことを特徴とする。
この発明によれば、電気光学装置は、共通の配線部分から分岐し、複数の単位回路の延在方向に沿って配置された第１の配線部分と、共通の配線部分から分岐し、複数の出力回路の延在方向に沿って配置された第２の配線部分とを備え、複数の単位回路に、共通の配線部分と前記第１の配線部分とを介して、共通の電源電位を供給し、複数の出力回路に、共通の配線部分と第２の配線部分とを介して、共通の電源電位を供給する構成とすることで、第１の配線部分の線幅を、第２の配線部分の線幅よりも狭くすることができ、電気光学装置の回路面積の増大を抑制することが出来る。
本発明の電気光学装置は、複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して配置された複数の画素と、前記複数のデータ線の各々にデータ信号を出力するデータ線駆動回路と、前記データ線駆動回路に電源電位を供給する電源線とを備えた電気光学装置であって、前記データ線駆動回路は、シフト信号をシフトする複数の単位回路と、前記シフト信号に基づいて、前記複数のデータ線の各々に前記データ信号を出力する複数の出力回路とを備え、前記電源線は、共通の配線と、前記共通の配線から分岐された第１の配線と、前記共通の配線から分岐された第２の配線とを備え、前記複数の単位回路には、前記共通の配線と前記第１の配線とを介して、前記電源電位が供給され、前記複数の出力回路には、前記共通の配線と前記第２の配線とを介して、前記複数の単位回路と共通の前記電源電位が供給され、前記第２の配線は、前記複数の出力回路のうちの一方の端に配置された出力回路から他方の端に配置された出力回路までの間で線幅が同じで、前記第１の配線よりも線幅が太いことを特徴とする。
この発明によれば、電気光学装置は、共通の配線部分から分岐し、複数の単位回路の延在方向に沿って配置された第１の配線部分と、共通の配線部分から分岐し、複数の出力回路の延在方向に沿って配置された第２の配線部分とを備え、複数の単位回路に、共通の配線部分と前記第１の配線部分とを介して、共通の電源電位を供給し、複数の出力回路に、共通の配線部分と第２の配線部分とを介して、共通の電源電位を供給する構成とすることで、第１の配線部分の線幅を、第２の配線部分の線幅よりも狭くすることができ、電気光学装置の回路面積の増大を抑制することが出来る。
本発明の電気光学装置は、複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して配置された複数の画素と、前記複数の走査線の各々に走査信号を出力する走査線駆動回路と、前記走査線駆動回路に電源電位を供給する電源線とを備えた電気光学装置であって、前記走査線駆動回路は、シフト信号をシフトする複数の単位回路と、前記シフト信号に基づいて、前記走査信号を出力する複数の出力回路とを備え、前記電源線は、共通の配線と、前記共通の配線から分岐された第１の配線と、前記共通の配線から分岐された第２の配線とを備え、前記複数の単位回路には、前記共通の配線と前記第１の配線とを介して、前記電源電位が供給され、前記複数の出力回路には、前記共通の配線と前記第２の配線とを介して、前記複数の単位回路と共通の前記電源電位が供給され、前記第２の配線は、前記複数の出力回路のうちの一方の端に配置された出力回路から他方の端に配置された出力回路までの間で線幅が同じで、前記第１の配線よりも抵抗値が小さいことを特徴とする。
この発明によれば、電気光学装置は、共通の配線部分から分岐し、複数の単位回路の延在方向に沿って配置された第１の配線部分と、共通の配線部分から分岐し、複数の出力回路の延在方向に沿って配置された第２の配線部分とを備え、複数の単位回路に、共通の配線部分と前記第１の配線部分とを介して、共通の電源電位を供給し、複数の出力回路に、共通の配線部分と第２の配線部分とを介して、共通の電源電位を供給する構成とすることで、第１の配線部分の抵抗値を、第２の配線部分の抵抗値よりも大きくすることができ、電気光学装置の回路面積の増大を抑制することが出来る。
本発明の電気光学装置は、複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して配置された複数の画素と、前記複数のデータ線の各々にデータ信号を出力するデータ線駆動回路と、前記データ線駆動回路に電源電位を供給する電源線とを備えた電気光学装置であって、前記データ線駆動回路は、シフト信号をシフトする複数の単位回路と、前記シフト信号に基づいて、前記複数のデータ線の各々に前記データ信号を出力する複数の出力回路とを備え、前記電源線は、共通の配線と、前記共通の配線から分岐された第１の配線と、前記共通の配線から分岐された第２の配線とを備え、前記複数の単位回路には、前記共通の配線と前記第１の配線とを介して、前記電源電位が供給され、前記複数の出力回路には、前記共通の配線と前記第２の配線とを介して、前記複数の単位回路と共通の前記電源電位が供給され、前記第２の配線は、前記複数の出力回路のうちの一方の端に配置された出力回路から他方の端に配置された出力回路までの間で線幅が同じで、前記第１の配線よりも抵抗値が小さいことを特徴とする。
この発明によれば、電気光学装置は、共通の配線部分から分岐し、複数の単位回路の延在方向に沿って配置された第１の配線部分と、共通の配線部分から分岐し、複数の出力回路の延在方向に沿って配置された第２の配線部分とを備え、複数の単位回路に、共通の配線部分と前記第１の配線部分とを介して、共通の電源電位を供給し、複数の出力回路に、共通の配線部分と第２の配線部分とを介して、共通の電源電位を供給する構成とすることで、第１の配線部分の抵抗値を、第２の配線部分の抵抗値よりも大きくすることができ、電気光学装置の回路面積の増大を抑制することが出来る。
また、電子機器に前記電気光学装置を備え、回路面積の増大をさらに抑制することにより、さらなる小型化、高機能化に対応した電子機器を提供することができる。
液晶表示装置の駆動回路を内蔵するアクティブマトリクス基板１０１の構成図である。 第１実施形態の走査線駆動回路３０１の構成を示す回路図である。 レベルシフト回路３５１の構成図。 第２実施形態の走査線駆動回路７０１の構成を示す回路図である。 インタフェースレベルシフト回路７５１の構成図。 第３実施形態のデータ線駆動回路３０２の構成を示す回路図である。 電気光学装置の駆動回路を内蔵した液晶表示装置の斜視構成図（一部断面図）である。 前記した電気光学装置を適用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。 前記した電気光学装置を適用した携帯電話機の構成を示す斜視図である。 前記した電気光学装置を適用した情報携帯端末の構成を示す斜視図である。
＜１．第１実施形態＞
図１は、本発明の第１実施形態に係る液晶表示装置の駆動回路を内蔵するアクティブマトリクス基板１０１の構成図である。ここで、電気光学装置１００としての液晶表示装置は、複数の走査線２０１と複数のデータ線２０２と、走査線２０１およびデータ線２０２に接続されたポリシリコン薄膜を用いたｎ型薄膜トランジスター（ＴＦＴ）よりなるスイッチング手段４０１と、スイッチング手段４０１に接続された画素電極４０２とを備えている。
具体的には、電気光学装置１００としての液晶表示装置が備える無アルカリガラスのアクティブマトリクス基板１０１上には、複数の走査線２０１と複数のデータ線２０２が、表示領域３１０にて交差して形成されている。また、アクティブマトリクス基板１０１上には、ポリシリコン薄膜を用いた薄膜トランジスター（ＴＦＴ）を集積することで形成された、駆動回路としてのデータ線駆動回路３０２および走査線駆動回路３０１が形成されている。ここで、データ線駆動回路３０２および走査線駆動回路３０１とスイッチング手段４０１は同一製造工程で製造される。
データ線２０２は、データ線駆動回路３０２に接続されて駆動され、走査線２０１は、走査線駆動回路３０１に接続されて駆動される。走査線２０１とデータ線２０２の数は、液晶表示装置の解像度により異なり、例えば、ＶＧＡ解像度の液晶表示装置の場合、それぞれ４８０本と１９２０本となる。
走査線駆動回路３０１およびデータ線駆動回路３０２には、実装端子６０１を通して、必要な電気信号および電位が供給される。
また、アクティブマトリクス基板１０１上には、走査線２０１と並行かつ交互に、複数のコモン線（容量線）２０３が配置されている。コモン線２０３はコモン配線３０５を通じて相互に短絡され、さらに対向基板のコモン電極に導通を図るための対向導通部３０４に接続されている。
アクティブマトリクス基板１０１上の表示領域３１０では、走査線２０１とデータ線２０２の各交点に、Ｎチャネル型電界効果薄膜トランジスタよりなるスイッチング手段４０１が形成されている。スイッチング手段４０１のゲート電極は走査線２０１に、ソース電極はデータ線２０２に、ドレイン電極は画素電極４０２にそれぞれ接続されている。液晶表示装置が組み立てられた際には、対向基板の対向電極ＣＯＭが対向導通部３０４を介してコモン線２０３に接続されることとなる。そして、画素電極４０２は、電気光学物質としての液晶材料を挟んで対向する対向基板の対向電極ＣＯＭとで液晶容量を形成する。また、液晶容量と並列に画素電位側の容量電極とコモン線２０３とで補助容量を形成する。
図２は、走査線駆動回路３０１の構成を示す回路図である。走査線駆動回路３０１は、第１の回路ブロック３３０と、第２の回路ブロック３５０と、複数の基準電位を供給する電源配線とを備えている。
第１の回路ブロック３３０は、クロック制御回路（ＣＣＣ）３３３、クロック生成回路（ＣＧＣ）３３４、単位シフト回路（Ｓ／Ｒ）３３１、双方向転送回路３３２、ＮＡＮＤ回路３３７、インバータ回路３３８を備えるロジック回路ブロックである。第１の回路ブロック３３０は、例えば、８Ｖで駆動される。
双方向転送回路３３２は、方向信号（ＤＩＲ信号）および逆方向信号（ＤＩＲＸ信号）により、転送方向を正逆に切り替えることで、画面の反転を容易に実現する回路である。方向信号（ＤＩＲ信号）が０Ｖかつ逆方向信号（ＤＩＲＸ信号）が８Ｖの時、双方向転送回路３３２には図２の下から上の方向に、また、方向信号（ＤＩＲ信号）が８Ｖかつ逆方向信号（ＤＩＲＸ信号）が０Ｖの時、双方向転送回路３３２には図２の上から下の方向に信号が伝送される。
単位回路としての単位シフト回路（Ｓ／Ｒ）３３１は、また入力される信号をクロック信号に同期して出力するラッチ回路である。複数の単位シフト回路（Ｓ／Ｒ）３３１とこれらを従属接続するための双方向転送回路３３２は、シフトレジスタを構成する。シフトレジスタには、フレーム期間の開始を示す、開始信号が入力される。単位シフト回路（Ｓ／Ｒ）３３１は、走査線２０１に出力される信号をクロック信号に同期して順次シフトして出力する。
クロック制御回路（ＣＣＣ）３３３は、クロックラインの静電容量の増大を防ぐため、シフトレジスタのうち、Ｈレベルに駆動されている段の前後のみにクロック信号を供給し、他の段へはクロック信号の供給を停止する回路である。
クロック生成回路（ＣＧＣ）３３４は、単極性のクロック信号から単位シフト回路（Ｓ／Ｒ）３３１の動作に必要な両極性のクロック信号を生成することで、正負クロック間の位相ずれによる誤作動を防止する回路である。
第２の回路ブロック３５０は、第１の回路ブロック３３０から出力される低振幅の信号を高振幅の信号に昇圧するレベルシフト回路（Ｌ／Ｓ）３５１と、複数のスイッチング回路が接続された走査線２０１をレベルシフト回路（Ｌ／Ｓ）３５１の出力信号によって駆動するバッファ回路３５２を備える外部インタフェース回路ブロックである。図３はレベルシフト回路（Ｌ／Ｓ）３５１の詳細なる回路図であって、いわゆるフリップフロップ型のレベルシフト回路を構成している。
電源配線３３５、３３６、３５３、３５４は、走査線駆動回路３０１に複数の基準電位ＶＳ、ＶＤ、ＶＢを供給する。例えば、グラウンド電位としての基準電位ＶＳを０Ｖ、基準電位ＶＤを８Ｖ、基準電位ＶＢを−４Ｖとしている。電源配線３３６、３５３は、それぞれ第１の回路ブロック３３０と第２の回路ブロック３５０に、共通の基準電位ＶＤを供給する。電源配線３３５は、第１の回路ブロック３３０に、基準電位ＶＳを供給する。電源配線３５４は、第２の回路ブロック３５０に、基準電位ＶＢを供給する。
第１の回路ブロック３３０は、共通の基準電位ＶＤとしての８Ｖと、ＶＳとしての０Ｖの供給を受け、８Ｖで動作する。第２の回路ブロック３５０は、共通の基準電位ＶＤとしての８Ｖと、ＶＢとしての−４Ｖの供給を受け、１２Ｖで駆動する。
第１の回路ブロック３３０では、８Ｖの低電位側の電源電圧で駆動することにより消費電流を低減する一方、第２の回路ブロック３５０のレベルシフト回路（Ｌ／Ｓ）３５１で信号を８Ｖから１２Ｖに昇圧して走査線２０１に書き込むことで、画素電極４０２への書き込みが不足しないようにしている。また、高電位側の基準電位ＶＤは、第１の回路ブロック３３０および第２の回路ブロック３５０において８Ｖで共通とし、低電位側の基準電位は、第１の回路ブロック３３０ではＶＳで０Ｖに、第２の回路ブロック３５０ではＶＢで−４Ｖにすることで、電源配線を共通電源配線とすることができる。このように基準電位を共通化することによって、実装端子数および外部電源ＩＣの削減を実現でき、低コスト化、回路面積縮小に寄与する。
なお、電源配線は、各回路を構成する回路素子の電源ノードに接続されるが、図においては、便宜のため、回路素子との接続を省略する。
ここで、第１の回路ブロック３３０および第２の回路ブロック３５０の電源配線の線幅について説明する。
通常の液晶表示装置の駆動では、例えば、４８０本の走査線２０１のうち、同時に選択されＨレベルに駆動されている走査線２０１は１本のみである。そしてこのとき、シフトレジスタを構成する単位シフト回路（Ｓ／Ｒ）３３１のうち、選択された走査線２０１に対応してＨレベルを出力するものは２段である。この場合に、クロック制御回路（ＣＣＣ）３３３がクロック信号を供給する必要があるのは、Ｈレベルになっている２段およびその前後の計４段の単位シフト回路（Ｓ／Ｒ）３３１のみである。残りの４７６段については、Ｌレベルの出力を保持したままのラッチ状態であり、クロック信号を供給しても状態が変化しない部分へのクロック信号の供給は停止される。したがって、第１の回路ブロック３３０の消費電流は、ほぼこの４段分に対応する回路の消費電流のみとなっている。また、消費電流は、走査線２０１の駆動周波数に比例し、第１の回路ブロック３３０の走査線２０１の駆動周波数は走査線２０１の本数に比例する。つまり、フレーム周波数一定であれば、第１回路ブロック３３０の消費電流は、式１のように、走査線２０１の本数に比例する。
［数１］
第１の回路ブロック３３０の消費電流
∝走査線２０１の駆動周波数∝走査線２０１の本数・・・・・・・・・・（式１）
したがって、画面対角サイズが大きくなるか、あるいは精細度が高くなって走査線２０１の本数およびドライバ段数が増えても基本的に、第１の回路ブロック３３０の消費電流は、走査線２０１の本数により一次的に増加する。
一方、第２の回路ブロック３５０の消費電流は、式２のように、走査線２０１の駆動周波数と走査線２０１の静電容量の積に比例する。
［数２］
第２の回路ブロック３５０の消費電流
∝走査線２０１の駆動周波数×走査線２０１の静電容量・・・・・・・・（式２）
精細度が一定かつフレーム周波数一定であれば、走査線２０１の本数と、走査線２０１の静電容量と、走査線２０１の駆動周波数とは、表示領域３１０の画面対角サイズに比例する。
上述の場合、第１の回路ブロック３３０の消費電流は、走査線２０１の本数に比例し、走査線２０１の本数は、画面対角サイズに比例する。つまり、第１の回路ブロック３３０の消費電流は、式３のように、画面対角サイズに比例する。
［数３］
第１の回路ブロック３３０の消費電流∝画面対角サイズ・・・・・・・・・・（式３）
また、第２の回路ブロック３５０の消費電流は、走査線２０１の駆動周波数と走査線２０１の静電容量の積に比例し、走査線２０１の駆動周波数および走査線２０１の静電容量は、ともに画面対角サイズに比例する。つまり、第２の回路ブロック３５０の消費電流は、式４のように、画面対角サイズの２乗に比例する。
［数４］
第２の回路ブロック３５０の消費電流∝画面対角サイズ^２・・・・・・・・（式４）
ここで、電源配線末端における電源の降下電圧は、式５のように、電源の消費電流と電源配線の抵抗の積である。
［数５］
電源の降下電圧＝電源の消費電流×電源配線の抵抗・・・・・・・・・・・・（式５）
また、電源配線の抵抗は、式６のように、電源配線の長さと電源配線の線幅の商に比例する。
［数６］
電源配線の抵抗∝電源配線の長さ÷電源配線の線幅・・・・・・・・・・・・（式６）
さらに、電源配線の長さは、走査線駆動回路３０１の基板上でのサイズに近似し、走査線駆動回路３０１の基板上でのサイズは、画面縦方向サイズに近似し、画面縦方向サイズは、画面対角サイズに比例する。つまり、電源配線の長さは、式７のように、画面対角サイズに比例する。
［数７］
電源配線の長さ≒走査線駆動回路３０１の基板上でのサイズ
≒画面縦方向サイズ∝画面対角サイズ・・・・・・・・・・・・・・・・・（式７）
したがって、電源配線による降下電圧を一定以下にするように電源配線の線幅を設定するならば、第１の回路ブロック３３０の電源配線の線幅の最小値は、式８のように、画面対角サイズの２乗に比例する。
［数８］
第１の回路ブロック３３０の電源配線の線幅の最小値∝画面対角サイズ^２
・・・・・（式８）
また、第２の回路ブロック３５０の電源配線の線幅の最小値は、式９のように、画面対角サイズの３乗に比例する。
［数９］
第２の回路ブロック３５０の電源配線の線幅の最小値∝画面対角サイズ^３
・・・・・（式９）
例えば、画面対角サイズが４インチ、表示画面の解像度がＶＧＡ、精細度が２００ｐｐｉ、アスペクト比が４：３、フレーム周波数が６０Ｈｚの場合、第１の回路ブロック３３０であるロジック回路ブロックの電源配線の線幅は３０μｍ、第２の回路ブロック３５０である外部インタフェース回路ブロックの電源配線の線幅は１００μｍが最適となる。よって、電源配線３３５、電源配線３３６の配線幅はそれぞれ３０μｍ、電源配線３５３、電源配線３５４の配線幅はそれぞれ１００μｍと設定する。
このように、第１の回路ブロック３３０と第２の回路ブロック３５０では、消費電流が異なるため、それぞれに適した電源配線の線幅を設定することができる。つまり、電源配線での電圧降下を一定の範囲内として、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、液晶表示装置の駆動回路の回路面積の増大をさらに抑制することができる。これにより、液晶表示装置の額縁を小さくして、コストを下げることができる。式８および式９から明らかなとおり、この効果は画面サイズが大きくなるほど顕著となり、また精細度が高いほど顕著である。
なお、ここではシフトレジスタを用いた走査線駆動回路３０１を説明したが、本発明のシフトレジスタはこれに限らず、単位回路により信号を伝送するものであって、クロック制御回路（ＣＣＣ）３３３によるクロック信号の制御を受けるものであればよい。例えば、フリップフロップ回路等を用いた線順次選択回路や、カウンタ回路を用いたタイミングジェネレータなどのロジック回路でもよい。
＜２．第２実施形態＞
本実施形態においては、低振幅の信号を高振幅の信号に昇圧する回路の構成が第１実施形態と異なる。
図４は、第２実施形態の走査線駆動回路７０１である。走査線駆動回路７０１は、第１の回路ブロック７３０と、第２の回路ブロック７５０と、複数の基準電位を供給する電源配線とを備えている。
第１の回路ブロック７３０は、クロック制御回路（ＣＣＣ）７３３、クロック生成回路（ＣＧＣ）７３４、単位シフト回路（Ｓ／Ｒ）７３１、双方向転送回路７３２、第１のバッファ回路７３７、ＮＡＮＤ回路７３８を備えるロジック回路ブロックである。第１の回路ブロック７３０と第２の回路ブロック７５０は、例えば、１２Ｖで駆動される。
双方向転送回路７３２、単位回路としての単位シフト回路（Ｓ／Ｒ）７３１、クロック制御回路（ＣＣＣ）７３３、クロック生成回路（ＣＧＣ）７３４は、第１実施形態と同様である。また、第１のバッファ回路７３７は、複数のスイッチング回路が接続された走査線２０１を単位シフト回路（Ｓ／Ｒ）７３１の出力信号によって駆動するバッファ回路である。
第２の回路ブロック７５０は、インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１、第２のバッファ回路７５２を備える外部インタフェース回路ブロックである。
インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１は、電気光学装置の駆動回路を駆動するために、外部ＩＣ等の外部回路から入力される低振幅の信号を高振幅の信号に昇圧する回路であって、図５はその詳細なる回路図である。容量結合型と呼ばれるレベルシフト回路であって、本実施形態のように比較的能力の低いポリシリコン薄膜トランジスタであっても３〜４倍の出力比を実現できるが、定常的にリーク電流が流れる構成である。
第２のバッファ回路７５２は、第１の回路ブロック７３０が正常に動作するために必要とする信号の立上り、立下り時間を満たすよう、インタフェースレベルシフト回路（ＩＦ
Ｌ／Ｓ）７５１から出力される信号の駆動能力を高める回路であって、バッファ回路３５２と同様、インバータ回路を直列に複数個接続することで実現される。
電源配線７３５、７３６は、第１の回路ブロック７３０に複数の基準電位ＶＳ、ＶＤを供給する。例えば、グラウンド電位としての基準電位ＶＳを０Ｖ、基準電位ＶＤを１２Ｖとしている。また、電源配線７５５、７５６は第２の回路ブロック７５０に基準電位ＶＳ、ＶＤを供給する。
電源配線７３５と電源配線７５５および電源配線７３６と電源配線７５６はそれぞれ基板１０１上で短絡され、第１の回路ブロック７３０と第２の回路ブロック７５０は、共通の基準電位ＶＤとしての１２Ｖと、共通の基準電位ＶＳとしての０Ｖの供給を受け、１２Ｖで動作する。
本実施形態では、第１の回路ブロック７３０に１２Ｖ信号を入力する必要があるが、１２Ｖという高い電圧振幅を出力できるＩＣは高価である。このため、外部ＩＣ等の外部回路からの信号は３Ｖ振幅とし、インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１にて信号を３Ｖから１２Ｖに昇圧し、さらに第２のバッファ回路７５２にて駆動能力を高めている。
第１の回路ブロック７３０と第２の回路ブロック７５０は、１２Ｖで駆動し、高電位側の基準電位ＶＤは、第１の回路ブロック７３０および第２の回路ブロック７５０において１２Ｖ共通とし、低電位側の基準電位ＶＳは、第１の回路ブロック７３０および第２の回路ブロック７５０において０Ｖ共通とすることで、共通電源配線とすることができる。
なお、電源配線は、各回路を構成する回路素子の電源ノードに接続されるが、図においては、便宜のため、回路素子との接続を省略する。
ここで、第１の回路ブロック７３０および第２の回路ブロック７５０の電源配線の線幅について説明する。
第１の回路ブロック７３０は、クロック制御回路（ＣＣＣ）７３３および第１のバッファ回路７３７を備えているので、第１実施形態の第１の回路ブロック３３０および第２の回路ブロック３５０を合わせた回路ブロックに近い。このため、第１の回路ブロック７３０の電源配線の線幅の最小値は、式１０のように、画面対角サイズの３乗と係数の積と、画面対角サイズの２乗と係数の積との和に比例する。
［数１０］
第１の回路ブロック７３０の電源配線の線幅の最小値
∝（画面対角サイズ^３）×係数＋（画面対角サイズ^２）×係数
・・・・・（式１０）
また、本実施形態のインタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１には、第１実施形態のレベルシフト回路（Ｌ／Ｓ）３５１と異なり、定常的なリーク電流、つまり定常リーク電流が流れる。これは、第１実施形態のレベルシフト回路（Ｌ／Ｓ）３５１が信号を８Ｖから１２Ｖへと１．５倍の昇圧を行うのに対し、本実施形態のインタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１は、信号を３Ｖから１２Ｖへと４倍もの昇圧を行う必要があり、第１実施形態のレベルシフト回路（Ｌ／Ｓ）３５１とは回路構成が異なるためである。上述の定常リーク電流は、インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１の構成によって決まるので、昇圧する信号数、つまりインタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１の数によって決まり、画面対角サイズによらず一定である。また、入力信号のレベル切り替わり時に消費する電流が存在する。したがって、インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１の消費電流は、式１１のように、走査線２０１の駆動周波数と係数の積と、定常リーク電流との和に比例する。
［数１１］
インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１の消費電流
∝係数×走査線２０１の駆動周波数＋定常リーク電流
・・・・・・（式１１）
第２のバッファ回路７５２の消費電流は、式１２のように、駆動する信号配線の静電容量と走査線２０１の駆動周波数の積に比例する。
［数１２］
第２のバッファ回路７５２の消費電流
∝駆動する信号配線の静電容量×走査線２０１の駆動周波数・・・・・（式１２）
精細度が一定であれば、走査線２０１の本数、駆動する信号配線の静電容量、および走査線２０１の駆動周波数はそれぞれ、表示領域３１０の画面対角サイズに比例する。
一方、第２の回路ブロック７５０の消費電流は、第２のバッファ回路７５２の消費電流と、インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１の消費電流との和である。上述の場合、第２の回路ブロック７５０の消費電流は、式１３のように、画面対角サイズの２乗と係数の積と、画面対角サイズと係数の積と、定常リーク電流と係数の積との和である。
［数１３］
第２の回路ブロック７５０の消費電流
＝第２のバッファ回路７５２の消費電流
＋インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１の消費電流
∝（画面対角サイズ^２）×係数
＋画面対角サイズ×係数＋定常リーク電流
・・・・・・（式１３）
第２の回路ブロック７５０の電源配線の長さは、画面対角サイズによらずほぼ一定であるため、第２の回路ブロック７５０の電源配線の線幅の最小値は、第２の回路ブロック７５０の消費電流に比例する。つまり、第２の回路ブロック７５０の電源配線の線幅の最小値は、式１４のように、画面対角サイズの２乗と係数の積と、画面対角サイズと係数の積と、定常リーク電流と係数の積との和に比例する。
［数１４］
第２の回路ブロック７５０の電源配線の線幅の最小値
∝第２の回路ブロック７５０の消費電流×画面サイズ
∝（画面対角サイズ^２）×係数＋画面対角サイズ×係数
＋定常リーク電流×係数
・・・・・・（式１４）
式１３と式１４を比較すると、一般的に式１４の定常リーク電流の項が比較的大きい（数μＡ〜数１０μＡ／個）のため、画面サイズが一定以下では第２の回路ブロック７５０の電源配線の線幅の最小値の方が大きくなる。例えば、画面対角サイズが４インチ、表示画面の解像度がＶＧＡ、精細度が２００ｐｐｉ、アスペクト比が４：３、フレーム周波数が６０Ｈｚの場合、第１の回路ブロック７３０であるロジック回路ブロックの電源配線の線幅は１００μｍ、第２の回路ブロック７５０である外部インタフェース回路ブロックの電源配線の線幅は３００μｍが最適となる。ただし、画面対角サイズが大きくなるにつれてその差は縮まり、画面対角サイズが１２インチ程度でロジック回路ブロックの電源配線の線幅が外部インタフェース回路ブロックの電源配線の線幅を逆転することになる。
以上の結果より、本実施形態では電源配線７３５および電源配線７３６の配線幅を１００μｍ、電源配線７５５および電源配線７５６の配線幅を３００μｍとする。
このように、第１の回路ブロック７３０と第２の回路ブロック７５０では、消費電流が異なるため、それぞれに適した電源配線の線幅を設定することができる。つまり、電源配線での電圧降下を一定の範囲内として、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、液晶表示装置の駆動回路の回路面積の増大をさらに抑制することができる。これにより、液晶表示装置の額縁を小さくして、コストを下げることができる。
なお、本実施形態では単位シフト回路（Ｓ／Ｒ）７３１、クロック制御回路（ＣＣＣ）７３３、クロック生成回路（ＣＧＣ）７３４、第１のバッファ回路７３７、ＮＡＮＤ回路７３８に対し、２つの基準電位を２本の電源配線で供給している。しかし、第１実施形態のように、第１の回路ブロック７３０を、第１のバッファ回路７３７を備える回路ブロック７３０ａと、単位シフト回路（Ｓ／Ｒ）７３１とクロック制御回路（ＣＣＣ）７３３とクロック生成回路（ＣＧＣ）７３４とＮＡＮＤ回路７３８を備える回路ブロック７３０ｂの、さらに２つの回路ブロックに分けることもできる。すなわち、走査線駆動回路７０１は、回路ブロック７３０ａと、回路ブロック７３０ｂと、回路ブロック７５０の３つの回路ブロックに分け、電源配線７３５、７３６もそれぞれ２本に分割して７３９ａ、７３９ｂ、７３９ｃ、７３９ｄのようにすることができる。電源配線の線幅は、各電源配線における消費電流を考慮するため、回路ブロック７３０ａと、回路ブロック７３０ｂと、第２の回路ブロック７５０のそれぞれに適した共通電源配線の線幅を独立して設定することにより、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることができる。したがって、液晶光学装置の駆動回路の回路面積の増大をさらに抑制することができる。これにより、液晶表示装置の額縁を小さくして、コストを下げることができる。
また、本実施形態は、第１実施形態と組み合わることもできる。すなわち、外部ＩＣ等の外部回路から３Ｖの信号を入力し、インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１で信号を３Ｖから８Ｖに昇圧することで、単位シフト回路（Ｓ／Ｒ）７３１等を８Ｖで駆動し、その出力信号をレベルシフト回路（Ｌ／Ｓ）で信号をさらに８Ｖから１２Ｖに昇圧して走査線２０１へ出力することもできる。すなわち、走査線駆動回路７０１は、第１の回路ブロック７３０と、信号を３Ｖから８Ｖに昇圧するインタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１を備える回路ブロック７５０ａと、信号を８Ｖから１２Ｖに昇圧する回路ブロック７５０ｂの３つの回路ブロックに分けることができる。電源配線の線幅は、各電源配線における消費電流を考慮するため、第１の回路ブロックと、回路ブロック７５０ａと、回路ブロック７５０ｂのそれぞれに適した共通電源配線の線幅を独立して設定することにより、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることができる。したがって、液晶光学装置の駆動回路の回路面積の増大をさらに抑制することができる。これにより、液晶表示装置の額縁を小さくできるため、またレベルシフト回路（ＩＦ Ｌ／ＳおよびＬ／Ｓ）の昇圧比を小さくすることができるので高性能なトランジスタを必要としないため、コストを下げることができる。
例えば、画面対角サイズが４インチ、表示画面の解像度がＶＧＡ、精細度が２００ｐｐｉ、アスペクト比が４：３、フレーム周波数が６０Ｈｚの場合、第１の回路ブロック７３０の電源配線の線幅を３０μｍ、回路ブロック７５０ａの電源配線を線幅は５０μｍ、回路ブロック７５０ｂの電源配線の線幅を３００μｍが最適である。
＜３．第３実施形態＞
図６は、本発明の第３実施形態に係るデータ線駆動回路３０２の回路図である。データ線駆動回路３０２は、第１の回路ブロック８３０と、第２の回路ブロック８５０と、複数の基準電位を供給する電源配線とを備えている。
第１の回路ブロック８３０は、クロック制御回路（ＣＣＣ）８３３、クロック生成回路（ＣＧＣ）８３４、単位シフト回路（Ｓ／Ｒ）８３１、ＮＡＮＤ回路８３７、インバータ回路８３８、双方向転送回路８３２を備えるロジック回路ブロックである。
単位回路としての単位シフト回路（Ｓ／Ｒ）８３１、クロック制御回路（ＣＣＣ）８３３、クロック生成回路（ＣＧＣ）８３４、双方向転送回路８３２は、第１実施形態と同様である。
第２の回路ブロック８５０は、第１の回路ブロック８３０から伝送されるタイミングでデジタル映像信号を保持するＬＡＴ回路８５２と、ＬＡＴ回路８５２から伝送されるデジタル信号を所定の電位であるアナログ信号に変換してデータ線２０２に書き込むＤＡコンバータ回路８５１を備える外部インタフェース回路ブロックである。第１の回路ブロック８３０と第２の回路ブロック８５０は、例えば、８Ｖで駆動される。
源配線８３５、８５５は、データ線駆動回路３０２に基準電位ＶＳを供給し、電源配線８３６、８５３は、データ線駆動回路３０２に基準電位ＶＤを供給する。例えば、グラウンド電位としての基準電位ＶＳを０Ｖ、基準電位ＶＤを８Ｖとしている。
第１の回路ブロック８３０と第２の回路ブロック８５０は、共通の基準電位ＶＤとしての８Ｖと、基準電位ＶＳとしての０Ｖの供給を受け、８Ｖで動作する。
本実施形態では、第１の回路ブロック８３０と第２の回路ブロック８５０は、８Ｖで駆動し、高電位側の基準電位ＶＤは、第１の回路ブロック８３０および第２の回路ブロック８５０において８Ｖ共通とし、低電位側の基準電位ＶＳは、第１の回路ブロック８３０および第２の回路ブロック８５０において０Ｖ共通とすることで、共通電源配線とすることができる。
なお、電源配線は、各回路を構成する回路素子の電源ノードに接続されるが、図においては、便宜のため、回路素子との接続を省略する。
ここで、第１の回路ブロック８３０および第２の回路ブロック８５０の電源配線の線幅について説明する。
第１の回路ブロック８３０は、第１実施形態の第１の回路ブロック３３０と同様に、クロック制御回路（ＣＣＣ）８３３を備えている。このため、第１の回路ブロック８３０の消費電流は、第１実施形態の第１の回路ブロック３３０と同様に、画面対角サイズに比例する。つまり、第１の回路ブロック８３０の電源配線の線幅の最小値は、式１５のように、画面対角サイズの２乗に比例する。
［数１５］
第１の回路ブロック８３０の電源配線の線幅の最小値∝画面対角サイズ^２
・・・・・・（式１５）
一方、一般的にＤＡコンバータ回路は、ラダー抵抗や増幅器を有するため、例えば、クロック生成回路（ＣＧＣ）８３４等の通常の論理回路よりも、消費電流が大きい。ＤＡコンバータ回路８５１単体の消費電流は、式１６のように、データ線２０２の静電容量とデータ線２０２の駆動周波数の積と、定常リーク電流との和に比例する。
［数１６］
ＤＡコンバータ回路８５１単体の消費電流
∝データ線２０２の静電容量×データ線２０２の駆動周波数＋定常リーク電流
・・・・・・（式１６）
また、ＬＡＴ回路８５２単体の消費電流は、式１７のように、データ線２０２の駆動周波数に比例する。
［数１７］
ＬＡＴ回路８５２単体の消費電流∝データ線２０２の駆動周波数
・・・・・・（式１７）
精細度が一定であれば、データ線２０２の静電容量とデータ線２０２の駆動周波数は、表示領域３１０の画面対角サイズに比例する。また、データ線駆動回路３０２におけるＤＡコンバータ回路８５１およびＬＡＴ回路８５２の個数は、それぞれ表示領域３１０の画面対角サイズに比例する。したがって、ＤＡコンバータ回路８５１全体の消費電流は、式１８のように、画面対角サイズの３乗と、画面対角サイズと係数と定常リーク電流の積との和に比例する。
［数１８］
ＤＡコンバータ回路８５１全体の消費電流
∝ＤＡコンバータ回路８５１単体の消費電流
×ＤＡコンバータ回路８５１の個数
∝画面対角サイズ^３＋画面対角サイズ×係数×定常リーク電流
・・・・・（式１８）
また、ＬＡＴ回路８５２全体の消費電流は、式１９のように、画面対角サイズの２乗に比例する。
［数１９］
ＬＡＴ回路８５２全体の消費電流
∝ＬＡＴ回路８５２単体の消費電流×ＬＡＴ回路８５２の個数
∝画面対角サイズ^２
・・・・・（式１９）
第２の回路ブロック８５０の消費電流は、ＤＡコンバータ回路８５１の消費電流と、ＬＡＴ回路８５２の消費電流との和である。上述の場合、第２の回路ブロック８５０の消費電流は、式２０のように、画面対角サイズの３乗と係数の積と、画面対角サイズの２乗と係数の積と、画面対角サイズと係数と定常リーク電流の積との和である。
［数２０］
第２の回路ブロック８５０の消費電流
＝ＤＡコンバータ回路８５１全体の消費電流＋ＬＡＴ回路８５２全体の消費電流
∝（画面対角サイズ^３）×係数＋（画面対角サイズ^２）×係数
＋画面対角サイズ×係数×定常リーク電流
・・・・・（式２０）
第２の回路ブロック８５０の電源配線の長さは、画面対角サイズにほぼ比例する。このため、第２の回路ブロック８５０の電源配線の線幅の最小値は、第２の回路ブロック８５０の消費電流と画面対角サイズの積に比例する。つまり、第２の回路ブロック８５０の電源配線の線幅の最小値は、式２１のように、画面対角サイズの４乗と係数の積と、画面対角サイズの３乗と係数の積と、画面対角サイズの２乗と係数と定常リーク電流の積との和に比例する。
［数２１］
第２の回路ブロック８５０の電源配線の線幅の最小値
∝第２の回路ブロック８５０の消費電流×画面対角サイズ
∝（画面対角サイズ^４）×係数＋（画面対角サイズ^３）×係数
＋（画面対角サイズ^２）×係数×定常リーク電流
式２１と式１５を参照すればわかるとおり、一般的に第２の回路ブロック８５０の消費電流は第１の回路ブロック８３０の消費電流に比べてかなり大きい。ここで、電源配線の線幅は、各電源配線における消費電流から設定されるため、第１の回路ブロック８３０と第２の回路ブロック８５０のそれぞれに適した共通電源配線の線幅を独立して設定することができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。これにより、液晶表示装置の額縁を小さくして、コストを下げることができる。
例えば、画面対角サイズが４インチ、表示画面の解像度がＶＧＡ、精細度が２００ｐｐｉ、アスペクト比が４：３、フレーム周波数が６０Ｈｚの場合、第１の回路ブロック８３０であるロジック回路ブロックの電源配線の線幅は３０μｍ、第２の回路ブロック８５０である外部インタフェース回路ブロックの電源配線の線幅は１００μｍが最適となる。すなわち、電源配線８３５および電源配線８３６は配線幅３０μｍとし、電源配線８５３および電源配線８５５は配線幅１００μｍとする。
＜４．第４実施形態＞
次に、上述した実施形態に係る電気光学装置の駆動回路を適用した電子機器について説明する。図７は、上述した実施形態に係る電気光学装置の駆動回路を内蔵した液晶表示装置の斜視構成図（一部断面図）である。カラーフィルタ基板上にＩＴＯを成膜することでコモン電極を形成した対向基板９０１をアクティブマトリクス基板１０１とシール材９２０により貼り合わせ、その中に液晶素子９１０を封入している。図示しないが、アクティブマトリクス基板１０１、対向基板９０１ともに液晶素子９１０と接触する面には、ポリイミド等からなる配向材料が塗布され、互いに直行する方向にラビング処理されている。また、アクティブマトリクス基板１０１上の対向導通部３０４には導通材が配置され、対向基板９０１のコモン電極と短絡されている。
アクティブマトリクス基板１０１は、アクティブマトリクス基板１０１上に実装されたフレキシブル基板９３０を通じて駆動回路基板９３５上の１ないし複数の駆動ＩＣ９４０に接続され、必要な電気信号および電位を供給される。
さらに、対向基板９０１の外側には上偏向板９５１を、アクティブマトリクス基板１０１の外側には下偏向板９５２を配置し、互いの偏向方向が直行するよう（クロスニコル状）に配置する。さらに下偏向板９５２の外側にはバックライトユニット９６０を配置する。バックライトユニット９６０は冷陰極管に導光板や散乱板を取り付けたものでも良いし、無機・有機ＬＥＤ素子によって発光するユニットでもよい。図示しないが、さらに必要に応じ、周囲を外殻で覆うあるいは上偏向板のさらに上に保護用のガラスやアクリル板を取り付けてもよいし、視野角改善のため、光学補償フィルムを貼っても良い。
＜５．変形例、改良例＞
なお、本発明は前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。例えば、本発明は上述の実施形態の特徴部分を組み合わせたものであってもよい。
例えば、前記実施形態では、電気光学装置が、駆動回路を備えるものとして説明したが、本発明はこれに限らない。例えば、駆動回路の一部または全部を、電気光学装置として素子基板に形成する替わりに、例えば、ＴＡＢ（Tape Automated Bonding）技術を用いてフィルムに実装された駆動回路を、素子基板の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動回路が形成されたＩＣチップを、ＣＯＧ（Chip On Grass）技術を用いて、電気光学装置が形成された素子基板の所定位置に接続する構成としてもよい。
また、本実施形態では全回路ブロックの電源の降下電圧許容範囲を一定としたが、回路ブロックの適正に応じ、回路ブロックごとに変えても良い。例えば、デジタル回路ブロックでは誤動作しない範囲で許容範囲を大きくし、アナログ回路ブロックでは表示品位に影響しないように許容範囲を小さくするなどである。また、本実施形態では電源の降下電圧から配線幅を求めたが、製造プロセス等の要望によっては配線の電流密度によって配線幅を決めても良い。
また、本実施形態では同一回路ブロック内の電源配線は高電位電源配線と低電位電源配線で同じ配線幅としたが、例えばｎ型トランジスタとｐ型トランジスタの特性に差があるなどの要因によっては高電位電源配線と低電位電源配線で異なる配線幅としてもよい。
＜６．電子機器＞
次に、上述した実施形態および応用例に係る電気光学装置１００を適用した電子機器について説明する。図８に、電気光学装置１００を適用したモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、表示ユニットとしての電気光学装置１００と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この電気光学装置１００は、電源配線幅が最適化されているため、十分な信頼性を有しながら額縁が小さく、このためパーソナルコンピュータ２０００も小型化できる。
図９に、電気光学装置１００を適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示ユニットとしての電気光学装置１００を備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。図１０に、電気光学装置１００を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに表示ユニットとしての電気光学装置１００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１００に表示される。
なお、電気光学装置１００が適用される電子機器としては、図８〜図１０に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等が挙げられる。そして、これらの各種電子機器の表示部として、上述した電気光学装置１００が適用可能である。
１、１００…電気光学装置、１０１…アクティブマトリクス基板、２０１…走査線、２０２…データ線、３０１…走査線駆動回路、３０２…データ線駆動回路、３３１、７３１、８３１…単位シフト回路（Ｓ／Ｒ）、３３２、７３２、８３２…双方向転送回路、３３３、７３３、８３３…クロック制御回路（ＣＣＣ）、３３４、７３４、８３４…クロック生成回路（ＣＧＣ）、７５１…インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）、８５１…ＤＡコンバータ回路、３３５、７３５、８３５、８５５…基準電位ＶＳを供給する電源配線、３３６、３５３、７３６、８３６、８５３…基準電位ＶＤを供給する電源配線、３５４…基準電位ＶＢを供給する電源配線。

Claims (5)

  1. 複数の走査線と、
    前記複数の走査線に交差する複数のデータ線と、
    前記複数の走査線と前記複数のデータ線との交差に対応して配置された複数の画素と、
    前記複数の走査線の各々に走査信号を出力する走査線駆動回路と、
    前記走査線駆動回路に電源電位を供給する電源線とを備えた電気光学装置であって、
    前記走査線駆動回路は、
    シフト信号をシフトする複数の単位回路と、
    前記シフト信号に基づいて、前記走査信号を出力する複数の出力回路と、
    クロック信号の前記単位回路への供給を制御するクロック制御回路と、
    を備え、
    前記クロック制御回路は、前記単位回路で伝送されるデータが有意のレベルになっているか否かを判定した結果に基づき、クロック信号を供給しても状態が変化しない単位回路へのクロック信号の供給を停止して、前記複数の単位回路による消費電流を抑制し、
    前記電源線は、共通の配線と、前記共通の配線から分岐された第１の配線と、前記共通の配線から分岐された第２の配線とを備え、
    前記クロック制御回路により、消費電流を抑制された前記複数の単位回路には、前記共通の配線と、前記第２の配線より線幅が細い前記第１の配線とを介して、前記電源電位が供給され、
    前記複数の出力回路には、前記共通の配線と前記第２の配線とを介して、前記複数の単位回路と共通の前記電源電位が供給され、
    前記第２の配線は、前記複数の出力回路のうちの一方の端に配置された出力回路から他方の端に配置された出力回路までの間で線幅が同じで、前記第１の配線よりも線幅が太い
    ことを特徴とする電気光学装置。
  2. 複数の走査線と、
    前記複数の走査線に交差する複数のデータ線と、
    前記複数の走査線と前記複数のデータ線との交差に対応して配置された複数の画素と、
    前記複数のデータ線の各々にデータ信号を出力するデータ線駆動回路と、
    前記データ線駆動回路に電源電位を供給する電源線とを備えた電気光学装置であって、
    前記データ線駆動回路は、
    シフト信号をシフトする複数の単位回路と、
    前記シフト信号に基づいて、前記複数のデータ線の各々に前記データ信号を出力する複数の出力回路と、
    クロック信号の前記単位回路への供給を制御するクロック制御回路と、
    を備え、
    前記クロック制御回路は、前記単位回路で伝送されるデータが有意のレベルになっているか否かを判定した結果に基づき、クロック信号を供給しても状態が変化しない単位回路へのクロック信号の供給を停止して、前記複数の単位回路による消費電流を抑制し、
    前記電源線は、共通の配線と、前記共通の配線から分岐された第１の配線と、前記共通の配線から分岐された第２の配線とを備え、
    前記クロック制御回路により、消費電流を抑制された前記複数の単位回路には、前記共通の配線と、前記第２の配線より線幅が細い前記第１の配線とを介して、前記電源電位が供給され、
    前記複数の出力回路には、前記共通の配線と前記第２の配線とを介して、前記複数の単位回路と共通の前記電源電位が供給され、
    前記第２の配線は、前記複数の出力回路のうちの一方の端に配置された出力回路から他方の端に配置された出力回路までの間で線幅が同じで、前記第１の配線よりも線幅が太い
    ことを特徴とする電気光学装置。
  3. 複数の走査線と、
    前記複数の走査線に交差する複数のデータ線と、
    前記複数の走査線と前記複数のデータ線との交差に対応して配置された複数の画素と、
    前記複数の走査線の各々に走査信号を出力する走査線駆動回路と、
    前記走査線駆動回路に電源電位を供給する電源線とを備えた電気光学装置であって、
    前記走査線駆動回路は、
    シフト信号をシフトする複数の単位回路と、
    前記シフト信号に基づいて、前記走査信号を出力する複数の出力回路と、
    クロック信号の前記単位回路への供給を制御するクロック制御回路と、
    を備え、
    前記クロック制御回路は、前記単位回路で伝送されるデータが有意のレベルになっているか否かを判定した結果に基づき、クロック信号を供給しても状態が変化しない単位回路へのクロック信号の供給を停止して、前記複数の単位回路による消費電流を抑制し、
    前記電源線は、共通の配線と、前記共通の配線から分岐された第１の配線と、前記共通の配線から分岐された第２の配線とを備え、
    前記クロック制御回路により、消費電流を抑制された前記複数の単位回路には、前記共通の配線と、前記第２の配線より抵抗値が大きい前記第１の配線とを介して、前記電源電位が供給され、
    前記複数の出力回路には、前記共通の配線と前記第２の配線とを介して、前記複数の単位回路と共通の前記電源電位が供給され、
    前記第２の配線は、前記複数の出力回路のうちの一方の端に配置された出力回路から他方の端に配置された出力回路までの間で線幅が同じで、前記第１の配線よりも抵抗値が小さい
    ことを特徴とする電気光学装置。
  4. 複数の走査線と、
    前記複数の走査線に交差する複数のデータ線と、
    前記複数の走査線と前記複数のデータ線との交差に対応して配置された複数の画素と、
    前記複数のデータ線の各々にデータ信号を出力するデータ線駆動回路と、
    前記データ線駆動回路に電源電位を供給する電源線とを備えた電気光学装置であって、
    前記データ線駆動回路は、
    シフト信号をシフトする複数の単位回路と、
    前記シフト信号に基づいて、前記複数のデータ線の各々に前記データ信号を出力する複数の出力回路と、
    クロック信号の前記単位回路への供給を制御するクロック制御回路と、
    を備え、
    前記クロック制御回路は、前記単位回路で伝送されるデータが有意のレベルになっているか否かを判定した結果に基づき、クロック信号を供給しても状態が変化しない単位回路へのクロック信号の供給を停止して、前記複数の単位回路による消費電流を抑制し、
    前記電源線は、共通の配線と、前記共通の配線から分岐された第１の配線と、前記共通の配線から分岐された第２の配線とを備え、
    前記クロック制御回路により、消費電流を抑制された前記複数の単位回路には、前記共通の配線と、前記第２の配線より抵抗値が大きい前記第１の配線とを介して、前記電源電位が供給され、
    前記複数の出力回路には、前記共通の配線と前記第２の配線とを介して、前記複数の単位回路と共通の前記電源電位が供給され、
    前記第２の配線は、前記複数の出力回路のうちの一方の端に配置された出力回路から他方の端に配置された出力回路までの間で線幅が同じで、前記第１の配線よりも抵抗値が小さい
    ことを特徴とする電気光学装置。
  5. 前記請求項１ないし４のいずれかに記載の電気光学装置を備えた
    ことを特徴とする電子機器。
JP2013076269A 2005-03-08 2013-04-01 電気光学装置および電子機器 Active JP5811129B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013076269A JP5811129B2 (ja) 2005-03-08 2013-04-01 電気光学装置および電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005063422 2005-03-08
JP2005063422 2005-03-08
JP2013076269A JP5811129B2 (ja) 2005-03-08 2013-04-01 電気光学装置および電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011158301A Division JP5464180B2 (ja) 2005-03-08 2011-07-19 電気光学装置の駆動回路、電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
JP2013214071A JP2013214071A (ja) 2013-10-17
JP5811129B2 true JP5811129B2 (ja) 2015-11-11

Family

ID=36970281

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011158301A Active JP5464180B2 (ja) 2005-03-08 2011-07-19 電気光学装置の駆動回路、電気光学装置および電子機器
JP2013076269A Active JP5811129B2 (ja) 2005-03-08 2013-04-01 電気光学装置および電子機器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011158301A Active JP5464180B2 (ja) 2005-03-08 2011-07-19 電気光学装置の駆動回路、電気光学装置および電子機器

Country Status (5)

Country Link
US (5) US7847759B2 (ja)
JP (2) JP5464180B2 (ja)
KR (1) KR100738776B1 (ja)
CN (1) CN1831925A (ja)
TW (1) TWI344625B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4144436B2 (ja) 2003-06-02 2008-09-03 セイコーエプソン株式会社 電気光学モジュール及び電子機器
TWI344625B (en) * 2005-03-08 2011-07-01 Epson Imaging Devices Corp Driving circuit of display device, driving circuit of electro-optical device, and electronic apparatus
JP2008271159A (ja) * 2007-04-19 2008-11-06 Matsushita Electric Ind Co Ltd 固体撮像装置
JP5603768B2 (ja) * 2010-12-28 2014-10-08 株式会社東芝 半導体集積回路の配線方法、半導体回路配線装置および半導体集積回路
US8922511B1 (en) * 2011-08-07 2014-12-30 iBlaidZ, Inc. Display cartridge, systems and devices
JP5554303B2 (ja) 2011-09-08 2014-07-23 株式会社東芝 半導体集積回路および半導体集積回路の設計方法
CN103854628B (zh) * 2012-12-06 2016-05-25 联咏科技股份有限公司 驱动电路
CN105281377B (zh) * 2014-07-16 2018-08-28 立锜科技股份有限公司 输入/输出讯号处理电路与输入/输出讯号处理方法
JP6486692B2 (ja) * 2015-01-09 2019-03-20 株式会社ジャパンディスプレイ 液晶表示装置
WO2017029368A1 (en) * 2015-08-20 2017-02-23 Philips Lighting Holding B.V. Spatial light effects based on lamp location
KR102694705B1 (ko) * 2016-01-21 2024-08-13 주식회사 엘엑스세미콘 디스플레이 장치의 소스 드라이버
CN116246547A (zh) * 2020-12-02 2023-06-09 湖北长江新型显示产业创新中心有限公司 显示面板和显示装置
CN113259011B (zh) * 2021-03-30 2022-09-02 武汉英飞光创科技有限公司 光模块用的改变输出电信号上升、下降时间的兼容电路

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02188943A (ja) * 1989-01-17 1990-07-25 Nec Corp 集積回路の電源配線布設方式
JPH03191550A (ja) 1989-12-20 1991-08-21 Nec Corp 半導体装置
JPH04186866A (ja) 1990-11-21 1992-07-03 Fujitsu Ltd 半導体装置における電源線の配線方法及び電源配線決定装置
JP2826686B2 (ja) 1992-01-30 1998-11-18 三菱電機株式会社 パターン生成装置
JPH05243533A (ja) * 1992-02-27 1993-09-21 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JP3240681B2 (ja) * 1992-04-24 2001-12-17 セイコーエプソン株式会社 アクティブマトリクスパネルの駆動回路及びアクティブマトリクスパネル
JP3555688B2 (ja) 1992-07-07 2004-08-18 シャープ株式会社 モノリシックドライバアレイ
JPH06274390A (ja) 1993-03-23 1994-09-30 Sanyo Electric Co Ltd 携帯用画面処理システム
JP3191550B2 (ja) 1994-02-15 2001-07-23 松下電器産業株式会社 半導体メモリ装置
JPH07273635A (ja) 1994-03-31 1995-10-20 Mitsubishi Electric Corp 半導体集積回路の出力回路
JPH08114817A (ja) * 1994-10-14 1996-05-07 Toshiba Corp 液晶表示装置
JPH0969569A (ja) 1995-08-31 1997-03-11 Fujitsu Ltd 半導体集積回路の電源配線方法
JP3694599B2 (ja) * 1997-11-10 2005-09-14 株式会社 日立ディスプレイズ 液晶表示装置
TW491954B (en) 1997-11-10 2002-06-21 Hitachi Device Eng Liquid crystal display device
JP3345349B2 (ja) 1998-05-26 2002-11-18 シャープ株式会社 シフトレジスタ回路および画像表示装置
JP4153095B2 (ja) * 1998-08-07 2008-09-17 富士通株式会社 レイアウトデータ作成方法、レイアウトデータ作成装置、及び記録媒体
JP2000077609A (ja) * 1998-08-28 2000-03-14 Hitachi Ltd 半導体集積回路装置
US6724149B2 (en) * 1999-02-24 2004-04-20 Sanyo Electric Co., Ltd. Emissive display device and electroluminescence display device with uniform luminance
JP3622559B2 (ja) * 1999-02-26 2005-02-23 株式会社日立製作所 液晶表示装置
JP2001189423A (ja) 1999-12-28 2001-07-10 Sanyo Electric Co Ltd 半導体集積回路
JP4593740B2 (ja) * 2000-07-28 2010-12-08 ルネサスエレクトロニクス株式会社 表示装置
JP3770061B2 (ja) * 2000-08-09 2006-04-26 セイコーエプソン株式会社 データ線駆動回路、走査線駆動回路、電気光学パネルおよび電子機器
TW577152B (en) * 2000-12-18 2004-02-21 Hitachi Ltd Semiconductor integrated circuit device
JP3741961B2 (ja) * 2001-02-13 2006-02-01 セイコーエプソン株式会社 駆動回路、及びアクティブマトリクスパネル
US6548858B2 (en) * 2001-03-06 2003-04-15 Mitac International Corp. Multi-layer circuit board
JP3916986B2 (ja) * 2001-05-18 2007-05-23 シャープ株式会社 信号処理回路、低電圧信号発生器およびそれを備えた画像表示装置
JP2003066475A (ja) 2001-08-30 2003-03-05 Toshiba Corp 表示装置
JP4474821B2 (ja) * 2002-04-16 2010-06-09 セイコーエプソン株式会社 シフトレジスタ、データ線駆動回路および走査線駆動回路
JP2003338545A (ja) 2002-05-22 2003-11-28 Matsushita Electric Ind Co Ltd 半導体集積回路の配線方法
JP4001066B2 (ja) * 2002-07-18 2007-10-31 セイコーエプソン株式会社 電気光学装置、配線基板及び電子機器
JP4000515B2 (ja) * 2002-10-07 2007-10-31 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
JP3603891B2 (ja) 2002-12-24 2004-12-22 セイコーエプソン株式会社 液晶表示装置の駆動回路
JP2004274335A (ja) 2003-03-07 2004-09-30 Alps Electric Co Ltd 信号処理回路及びこれを用いた液晶表示装置
JP4144436B2 (ja) * 2003-06-02 2008-09-03 セイコーエプソン株式会社 電気光学モジュール及び電子機器
JP4004994B2 (ja) 2003-06-05 2007-11-07 株式会社アドバンスト・ディスプレイ 表示装置
WO2005027313A1 (en) * 2003-09-05 2005-03-24 Gsi Lumonics Corporation Composite rotor and output shaft for galvanometer motor and method of manufacture thereof
KR100604829B1 (ko) * 2004-01-14 2006-07-28 삼성전자주식회사 디스플레이 장치
JP3985788B2 (ja) * 2004-01-22 2007-10-03 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2005227529A (ja) * 2004-02-13 2005-08-25 Nec Corp アクティブマトリクス型半導体装置
JP4127232B2 (ja) * 2004-04-01 2008-07-30 セイコーエプソン株式会社 レベルシフタ、レベルシフト回路、電気光学装置、及び電子機器
JP2006065284A (ja) * 2004-07-26 2006-03-09 Seiko Epson Corp 発光装置及び電子機器
JP4367346B2 (ja) * 2005-01-20 2009-11-18 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
JP4096948B2 (ja) * 2005-02-01 2008-06-04 セイコーエプソン株式会社 レベルシフト回路、それを用いた電気光学装置、および、電子機器
TWI344625B (en) * 2005-03-08 2011-07-01 Epson Imaging Devices Corp Driving circuit of display device, driving circuit of electro-optical device, and electronic apparatus
JP4817915B2 (ja) * 2005-06-03 2011-11-16 株式会社日立製作所 画像表示装置及びその駆動方法
JP4986114B2 (ja) * 2006-04-17 2012-07-25 ルネサスエレクトロニクス株式会社 半導体集積回路及び半導体集積回路の設計方法
JP2009152754A (ja) * 2007-12-19 2009-07-09 Nec Electronics Corp レベルシフト回路及びそれを用いたドライバと表示装置
JP5206276B2 (ja) 2008-02-01 2013-06-12 ソニー株式会社 階調変換装置、階調変換方法、及び、プログラム
JP5245879B2 (ja) * 2008-03-26 2013-07-24 ソニー株式会社 画像表示装置及び短絡事故の修復方法
JP4737221B2 (ja) * 2008-04-16 2011-07-27 ソニー株式会社 表示装置
JP5901007B2 (ja) * 2011-09-12 2016-04-06 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
TWI344625B (en) 2011-07-01
US8552935B2 (en) 2013-10-08
JP2011227522A (ja) 2011-11-10
JP2013214071A (ja) 2013-10-17
JP5464180B2 (ja) 2014-04-09
CN1831925A (zh) 2006-09-13
US8537152B2 (en) 2013-09-17
US9262985B2 (en) 2016-02-16
US20160118007A1 (en) 2016-04-28
US20060202926A1 (en) 2006-09-14
US20110037754A1 (en) 2011-02-17
US20120256891A1 (en) 2012-10-11
TW200638313A (en) 2006-11-01
US20140001965A1 (en) 2014-01-02
US7847759B2 (en) 2010-12-07
KR100738776B1 (ko) 2007-07-12
KR20060096936A (ko) 2006-09-13

Similar Documents

Publication Publication Date Title
JP5811129B2 (ja) 電気光学装置および電子機器
US10643563B2 (en) Display device
US8044917B2 (en) Liquid crystal display device
TW522352B (en) Liquid crystal display device
US7633592B2 (en) Liquid crystal display device and electronic device
JP4096948B2 (ja) レベルシフト回路、それを用いた電気光学装置、および、電子機器
KR100829066B1 (ko) 액정 표시 장치 및 이것을 사용한 전자 장치
JP4277891B2 (ja) 電気光学装置、駆動回路および電子機器
JP4254824B2 (ja) 電気光学装置、駆動回路および電子機器
KR20180066375A (ko) 시프트 레지스터 및 이를 이용한 표시장치
US20180224676A1 (en) Electrooptical apparatus
KR102455584B1 (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
JP4241858B2 (ja) 液晶装置、および電子機器
JP2006287198A (ja) 半導体回路、電気光学装置の駆動回路および電子機器
JP2009162983A (ja) 電気光学装置、駆動回路、駆動方法および電子機器
JP2005181830A (ja) 電気光学装置及び電子機器
JP5094087B2 (ja) 半導体装置
JP2008040202A (ja) 電気光学装置、駆動回路および電子機器
JP2006250986A (ja) 電気光学装置の駆動回路、電気光学装置、およびこれを備える電子機器
JP2009162982A (ja) 電気光学装置、駆動回路、駆動方法および電子機器
JP2006267781A (ja) 電気光学パネルの駆動回路、電気光学装置、および電子機器
JP2009009159A (ja) 電気光学装置、駆動回路および電子機器
JP2008175853A (ja) 表示装置及び電気機器
JP2007304387A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150310

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150605

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150605

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150831

R150 Certificate of patent or registration of utility model

Ref document number: 5811129

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250