JP3770061B2 - データ線駆動回路、走査線駆動回路、電気光学パネルおよび電子機器 - Google Patents
データ線駆動回路、走査線駆動回路、電気光学パネルおよび電子機器 Download PDFInfo
- Publication number
- JP3770061B2 JP3770061B2 JP2000241353A JP2000241353A JP3770061B2 JP 3770061 B2 JP3770061 B2 JP 3770061B2 JP 2000241353 A JP2000241353 A JP 2000241353A JP 2000241353 A JP2000241353 A JP 2000241353A JP 3770061 B2 JP3770061 B2 JP 3770061B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- switch
- driving circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、データ線駆動回路、走査線駆動回路、および、これらを用いた電気光学パネル、ならびにこの電気光学パネルを表示手段に適用した電子機器に関する。
【０００２】
【従来の技術】
従来の電気光学パネル、例えば、アクティブマトリクス方式の液晶表示パネルは、主に、マトリクス状に配列した画素電極の各々にスイッチング素子が設けられた素子基板と、カラーフィルタなどが形成された対向基板と、これら両基板との間に充填された液晶とから構成される。このような構成において、走査線を介してスイッチング素子に走査信号（選択電圧）を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して画素電極に画像信号を印加すると、当該画素電極および対向電極（共通電極）の間の液晶層に所定の電荷が蓄積される。電荷蓄積後、非選択電圧を印加して、当該スイッチング素子をオフ状態としても、液晶層の抵抗が十分に高ければ、当該液晶層における電荷の蓄積が維持される。このように、各スイッチング素子を駆動して蓄積させる電荷の量を制御すると、画素毎に液晶の配向状態が変化して、所定の情報を表示することが可能となる。
【０００３】
この際、各画素の液晶層に電荷を蓄積させるのは、一部の期間で良いため、第１に、走査線側駆動回路によって、各走査線を順次選択するとともに、第２に、走査線の選択期間において、データ線側駆動回路によって、１本または複数本のデータ線を選択し、第３に、選択されたデータ線に画像信号をサンプリングして供給する構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００４】
さて、走査線側駆動回路やデータ線側駆動回路は、一般に、同様な構成である。例えば、従来のデータ線側駆動回路は、図２１に示されるように、単位回路を複数段縦続接続して構成されたシフトレジスタ回路１６００からなり、水平走査期間の最初に供給される転送開始パルスＤＸを、クロック信号XCLKおよびその反転クロック信号XCLKinvによって順次転送して、各段の単位回路からデータ信号のサンプリング信号Ｓ１〜Ｓｎを順次出力する構成となっている。また、走査線側駆動回路にあっては、転送開始パルスＤＸの替わりに、垂直走査期間の最初に転送開始パルスＤＹが供給されるとともに、クロック信号XCLKおよびその反転クロック信号XCLKinvの替わりに、水平走査期間毎に、クロック信号YCLKおよびその反転クロック信号YCLKinvが供給される構成となる。
【０００５】
ここで、アクティブマトリクス方式の液晶表示パネルのスイッチング素子として薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと称する）を用い、画素のＴＦＴと同一基板上にこれらのＴＦＴを駆動する駆動回路を、同じくＴＦＴにより構成するドライバ内蔵型の液晶表示パネルにおいては、１５Ｖ程度の比較的高い動作電圧が要求されるため、クロック信号に同期して論理動作を実行する走査線側駆動回路やデータ線側駆動回路にも同程度の動作電圧が必要となる。これに対し、液晶表示パネルにクロック信号を供給するタイミングジェネレータ（図２１においては図示省略）は、一般にＣＭＯＳ回路で構成されるため、その出力電圧は５Ｖ程度である。このため、従来のデータ線側駆動回路１５８には、図２１に示されるように、その入力段において、０〜５Ｖ程度の低論理振幅の信号を０〜１５Ｖ程度の高論理振幅の信号に変換するレベルシフタ（レベル変換回路）１６１０、１６２０がクロックインターフェイスとして設けられていた。すなわち、従来の走査線側駆動回路やデータ線側駆動回路は、タイミングジェネレータで生成された低論理振幅の信号をレベルシフタによって高論理振幅の信号に変換して、シフトレジスタ回路１６００の各単位回路に供給する構成となっていた。
【０００６】
【発明が解決しようとする課題】
ところで、ドライバ内蔵型の液晶表示パネルは、その経年変化によって生じる画質劣化がブラウン管に比較して大きく、また寿命が短いことが知られている。これは、主としてデータ線側駆動回路の誤動作に起因している。具体的には、液晶表示パネルの使用時間が長くなるに従って、データ線側駆動回路で生成されるサンプリング信号のタイミングが本来のタイミングからずれ、最終的には、サンプリング信号のパルス幅が大幅に大きくなったり、あるいは、サンプリング信号の発生自体が停止してしまう。一方、走査線側駆動回路にあっても、使用時間が長くなると、走査線信号にサンプリング信号と同様の現象が現れるが、その発生時期がデータ線駆動回路に比較して遅い。
【０００７】
また、近年、液晶表示パネルを用いたモニタやビデオプロジェクタといった表示装置にあっては、大画面化・高精細化の傾向にあるが、データ線の本数が増える程、上述した問題が深刻となる。
【０００８】
本発明は、このような事情に鑑みてなされたものであり、その目的とするところは、特に、長寿命化を図ることができるデータ線駆動回路、走査線駆動回路、および、これらを用いた電気光学パネル、ならびに、この電気光学パネルを表示手段に適用した電子機器を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明のデータ線駆動回路にあっては、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して配置されたスイッチング素子と画素電極とを有する電気光学パネルのデータ線駆動回路であって、入力信号をクロック信号に従ってシフトして、論理レベルの一方であって前記クロック信号の１周期分であるパルスが前記クロック信号の半周期ずつ順次遅延した関係にある低電圧サンプリング信号Ｃ１〜Ｃｎ（ｎは４以上の整数）を生成するシフトレジスタ部と、前記低電圧サンプリング信号Ｃ１〜Ｃｎのうち、Ｃｊ、Ｃｊ＋１、Ｃｊ＋３（ｊは１以上（ｎ−３）以下の整数）を高電圧サンプリング信号Ｓｊに変換するレベル変換部とを備え、前記レベル変換部は、第１および第２キャパシタと、制御入力端の論理レベルが前記一方である場合に一方および他方の端子間がオン状態となり、前記論理レベルの他方である場合にオフ状態となる第１乃至第５スイッチと、制御入力端の論理レベルが前記一方である場合に一方および他方の端子間がオフ状態となり、前記他方である場合にオン状態となる第６および第７スイッチと、を備え、前記低電圧サンプリング信号Ｃｊが、前記第１乃至第４スイッチ、前記第６および第７スイッチにおける制御入力端にそれぞれ供給され、前記低電圧サンプリング信号Ｃｊ＋１が、前記第３、第４および第６スイッチにおける一方の端子にそれぞれ供給され、前記低電圧サンプリング信号Ｃｊ＋３が、前記第５スイッチにおける制御入力端に供給され、前記第４スイッチにおける他方の端子が、前記高電圧サンプリング信号Ｓｊの出力端である前記第１キャパシタにおける一方の端子と、前記第５スイッチにおける一方の端子とにそれぞれ接続され、前記第１キャパシタにおける他方の端子が、前記第２および第７スイッチにおける一方の端子にそれぞれ接続され、前記第７スイッチの他方の端子が、前記第３スイッチにおける他方の端子、および、前記第２キャパシタにおける一方の端子にそれぞれ接続され、前記第２キャパシタにおける他方の端子が、前記第１スイッチにおける一方の端子、および、前記第６スイッチにおける他方の端子にそれぞれ接続され、前記第１、第２および第５スイッチにおける他方の端子が、前記論理レベルの他方を供給する給電線に接続されたことを特徴とする。
【００１０】
この発明によれば、クロック信号に同期して動作するシフトレジスタ部を高電圧サンプリング信号の高論理レベルよりも低い低電源電圧で動作させる一方、レベル変換部によって低電圧サンプリング信号が高電圧サンプリング信号に変換される。したがって、高速で入力信号をシフトさせるシフトレジスタ部を低電源電圧を用いて動作させることができる。
【００１２】
また、このデータ線駆動回路は、最大振幅が前記低電源電圧から前記高電圧サンプリング信号の高論理レベルまでの範囲にある画像信号を前記高電圧サンプリング信号に基づいてサンプリングし、サンプリングして得られた信号を前記データ線に供給するサンプリング部を備えるものであってもよい。この場合、高電圧サンプリング信号の高論理レベルは画像信号の最大振幅レベルよりも高いので、画像信号を十分サンプリングすることが可能である。
【００１３】
くわえて、前記シフトレジスタ部および前記レベル変換部は、同一基板上に同一プロセスで形成された薄膜トランジスタにより構成されることが好ましい。薄膜トランジスタには、長時間使用するとホットキャリア現象によって閾値電圧が変化し、その変化度合いは印加電圧と印加時間の積と高い相関がある。このため、シフトレジスタ部のように高速で動作する部分は薄膜トランジスタの寿命が短い。本発明によれば、高速で入力信号をシフトさせるシフトレジスタ部を低電源電圧で動作させる一方、そこで得られた低電圧サンプリング信号をレベル変換部によって高電圧サンプリング信号に変換するので、データ線駆動回路の長寿命化を図ることができる。さらに、各部の集積化により、データ線駆動回路全体の低コスト化や省スペース化等が図られることとなる。なお、前記シフトレジスタ部は前記入力信号を双方向に転送可能に構成されることが望ましい。これにより、用途に応じて選択方向を変更可能でき、左右の反転像の表示が容易となる。
【００１４】
次に、本発明に係る走査線駆動回路は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して配置されたスイッチング素子と画素電極とを有する電気光学パネルの走査線駆動回路であって、入力信号をクロック信号に従ってシフトして、論理レベルの一方であって前記クロック信号の１周期分であるパルスが前記クロック信号の半周期ずつ順次遅延した関係にある低電圧走査信号Ｃ１〜Ｃｎ（ｎは４以上の整数）を生成するシフトレジスタ部と、前記低電圧走査信号Ｃ１〜Ｃｎのうち、Ｃｊ、Ｃｊ＋１、Ｃｊ＋３（ｊは１以上（ｎ−３）以下の整数）を高電圧走査信号Ｓｊに変換するレベル変換部とを備え、前記レベル変換部は、第１および第２キャパシタと、制御入力端の論理レベルが前記一方である場合に一方および他方の端子間がオン状態となり、前記論理レベルの他方である場合にオフ状態となる第１乃至第５スイッチと、制御入力端の論理レベルが前記一方である場合に一方および他方の端子間がオフ状態となり、前記他方である場合にオン状態となる第６および第７スイッチと、を備え、前記低電圧走査信号Ｃｊが、前記第１乃至第４スイッチ、前記第６および第７スイッチにおける制御入力端にそれぞれ供給され、前記低電圧走査信号Ｃｊ＋１が、前記第３、第４および第６スイッチにおける一方の端子にそれぞれ供給され、前記低電圧走査信号Ｃｊ＋３が、前記第５スイッチにおける制御入力端に供給され、前記第４スイッチにおける他方の端子が、前記高電圧走査信号Ｓｊの出力端である前記第１キャパシタにおける一方の端子と、前記第５スイッチにおける一方の端子とにそれぞれ接続され、前記第１キャパシタにおける他方の端子が、前記第２および第７スイッチにおける一方の端子にそれぞれ接続され、前記第７スイッチの他方の端子が、前記第３スイッチにおける他方の端子、および、前記第２キャパシタにおける一方の端子にそれぞれ接続され、前記第２キャパシタにおける他方の端子が、前記第１スイッチにおける一方の端子、および、前記第６スイッチにおける他方の端子にそれぞれ接続され、前記第１、第２および第５スイッチにおける他方の端子が、前記論理レベルの他方を供給する給電線に接続されたことを特徴とする。
【００１５】
この発明によれば、クロック信号に同期して動作するシフトレジスタ部を高電圧走査線信号の高論理レベルよりも低い低電源電圧で動作させる一方、レベル変換部によって低電圧走査線信号が高電圧走査線信号に変換される。したがって、高速で入力信号をシフトさせるシフトレジスタ部を低電源電圧を用いて動作させることができる。
【００１６】
より具体的には、前記レベル変換部は前記低電源電圧より高電圧の高電源電圧の供給を受けて動作することが好ましい。
【００１７】
この走査線駆動回路において、前記シフトレジスタ部および前記レベル変換部は、同一基板上に同一プロセスで形成された薄膜トランジスタにより構成されていることが望ましい。シフトレジスタ部のように高速で動作する部分は薄膜トランジスタの寿命が短い。本発明によれば、高速で入力信号をシフトさせるシフトレジスタ部を低い電源電圧で動作させる一方、そこで得られた低電圧走査線をレベル変換部によって高電圧走査線信号に変換するので、走査線駆動回路の長寿命化を図ることができる。さらに、各部の集積化により、走査線駆動回路全体の低コスト化や省スペース化等が図られることとなる。
【００１８】
次に、本発明に係る電気光学パネルは、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して配置されたスイッチング素子と画素電極とを有する画像表示部と、入力信号をクロック信号に従ってシフトして、論理レベルの一方であって前記クロック信号の１周期分のパルスが前記クロック信号の半周期ずつ順次シフトした関係にある低電圧サンプリング信号Ｃ１〜Ｃｎ（ｎは４以上の整数）を生成するシフトレジスタ部と、前記低電圧サンプリング信号Ｃ１〜Ｃｎのうち、Ｃｊ、Ｃｊ＋１、Ｃｊ＋３（ｊは１以上（ｎ−３）以下の整数）を高電圧サンプリング信号Ｓｊに変換するレベル変換部と、最大振幅が前記高電圧サンプリング信号の高論理レベルまでの範囲にある画像信号を前記高電圧サンプリング信号に基づいてサンプリングし、サンプリングして得られた信号を前記データ線に供給するサンプリング部と、前記各走査線を駆動するための各走査線信号を生成する走査線駆動回路とを備え、前記レベル変換部は、第１および第２キャパシタと、制御入力端の論理レベルが前記一方である場合に一方および他方の端子間がオン状態となり、前記論理レベルの他方である場合にオフ状態となる第１乃至第５スイッチと、制御入力端の論理レベルが前記一方である場合に一方および他方の端子間がオフ状態となり、前記他方である場合にオン状態となる第６および第７スイッチと、を備え、前記低電圧サンプリング信号Ｃｊが、前記第１乃至第４スイッチ、前記第６および第７スイッチにおける制御入力端にそれぞれ供給され、前記低電圧サンプリング信号Ｃｊ＋１が、前記第３、第４および第６スイッチにおける一方の端子にそれぞれ供給され、前記低電圧サンプリング信号Ｃｊ＋３が、前記第５スイッチにおける制御入力端に供給され、前記第４スイッチにおける他方の端子が、前記高電圧サンプリング信号Ｓｊの出力端である前記第１キャパシタにおける一方の端子と、前記第５スイッチにおける一方の端子とにそれぞれ接続され、前記第１キャパシタにおける他方の端子が、前記第２および第７スイッチにおける一方の端子にそれぞれ接続され、前記第７スイッチの他方の端子が、前記第３スイッチにおける他方の端子、および、前記第２キャパシタにおける一方の端子にそれぞれ接続され、前記第２キャパシタにおける他方の端子が、前記第１スイッチにおける一方の端子、および、前記第６スイッチにおける他方の端子にそれぞれ接続され、前記第１、第２および第５スイッチにおける他方の端子が、前記論理レベルの他方を供給する給電線に接続されたことを特徴とする。
【００１９】
この発明によれば、最も高速で動作するシフトレジスタ部を前記高電圧サンプリング信号の高論理レベルよりも低い低電源電圧によって動作させることができる。
【００２０】
ここで、前記走査線駆動回路は、前記画像信号の最大振幅よりも高電圧の電源電圧の給電をうけて動作するシフトレジスタを備え、当該シフトレジスタの出力信号に基づいて前記走査線信号を生成することが好ましい。この場合には、データ線駆動回路のシフトレジスタ部だけが低電源電圧で動作することになるが、当該シフトレジスタ部の駆動周波数は、走査線駆動回路の駆動周波数として高いので、電気光学パネル全体として見たときの寿命を大幅に延ばすことができるとともに、走査線駆動回路にはレベル変換部を設けなくてもよいから、構成を簡易なものにすることができる。
【００２１】
ここで、前記スイッチング素子、前記シフトレジスタ部、前記レベル変換部、前記サンプリング部、および前記走査線駆動回路は、同一基板上に同一プロセスで形成された薄膜トランジスタにより構成されることが好ましい。
【００２２】
この場合、電気光学パネルを構成する薄膜トランジスタのうち最も高速で動作するのは、シフトレジスタ部に用いられるものであるが、シフトレジスタ部は低電源電圧で動作するので、そこに用いられる薄膜トランジスタの寿命を延ばすことができる。したがって、従来は、画像表示部や走査線駆動回路が正常に動作するにもかかわらず、シフトレジスタ部の誤動作によって寿命が決まっていた電気光学パネルの寿命を大幅に延ばすことができる。
【００２３】
くわえて、本発明における電子機器は、この電気光学パネルを表示手段に用いたことを特徴としている。
【００２４】
【発明の実施の形態】
＜１．第１実施形態＞
以下、本発明の実施形態について図面を参照して説明する。
【００２５】
＜１−１：電気光学装置の全体構成＞
まず、第１実施形態にかかる駆動回路が適用される電気光学装置の一例として、液晶表示装置を例示して説明する。図１は、その液晶表示装置の電気的構成を示すブロック図である。この図に示されるように、液晶表示装置は、液晶表示パネル１００と、タイミングジェネレータ２００と、画像信号処理回路３００とを備えている。このうち、タイミングジェネレータ２００は、各部で使用されるタイミング信号（必要に応じて後述する）を出力するものである。また、画像信号処理回路３００内部における相展開回路３０２は、一系統の画像信号ＶＩＤを入力すると、これをＮ相（図においてはＮ＝６）の画像信号に展開して並列に出力するものであって、画像信号をＮ個並列の信号に変換する直並列変換回路に相当する。ここで、画像信号をＮ相に展開する理由は、後述するサンプリング回路によって、スイッチング素子として機能する各ＴＦＴのソース電極における画像信号の印加時間を長くして、サンプル＆ホールド時間および充放電時間を十分に確保するためである。
【００２６】
一方、増幅・反転回路３０４は、相展開された画像信号のうち、反転が必要となるものを反転させ、この後、適宜、増幅して画像信号ＶＩＤ１〜ＶＩＤ６として液晶表示パネル１００に並列的に供給するものである。なお、反転するか否かについては、一般には、データ信号の印加方式が▲１▼走査線単位の極性反転であるか、▲２▼データ信号線単位の極性反転であるか、▲３▼画素単位の極性反転であるかに応じて定められ、その反転周期は、１水平走査期間またはドットクロック周期に設定される。
【００２７】
また、相展開された画像信号ＶＩＤ１〜ＶＩＤ６の液晶表示パネル１００への供給タイミングは、図１に示される液晶表示装置では同時とするが、ドットクロックに同期して順次ずらしてもよく、この場合は後述するサンプリング回路にてＮ相の画像信号を順次サンプリングすればよい。
【００２８】
＜１−２：液晶表示パネルの構成＞
次に、液晶表示パネル１００の概略構成について図２および図３を参照して説明する。ここで、図２は、液晶表示パネル１００の構造を説明するための斜視図であり、図３は、液晶表示パネル１００の構造を説明するための一部断面図である。これらの図に示されるように、液晶表示パネル１００は、画素電極１１８等が形成されたガラスや半導体等の素子基板１０１と、共通電極１０８等が形成されたガラス等の透明な対向基板１０２とが、スペーサＳが混入されたシール材１０５によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられ、この間隙に液晶１０６が封入された構造となっている。
【００２９】
また、素子基板１０１の対向面であってシール材１０５の外側には、後述する走査線側駆動回路１３０、サンプリング回路１４０、及びデータ線側駆動回路１５０等の駆動回路群１２０が形成されている。また、そこには、外部接続電極（図示省略）が形成されて、タイミングジェネレータ２００および画像信号処理回路３００からの各種信号を入力するようになっている。なお、対向基板１０２の共通電極１０８は、素子基板１０１との貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、素子基板１０１の外部接続電極から延在する配線と電気的に導通が図られている。
【００３０】
ほかに、対向基板１０２には、液晶表示パネル１００の用途に応じて、例えば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第３に、液晶表示パネル１００に光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板１０２に設けられる。くわえて、素子基板１０１および対向基板１０２の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には貼付け又は間隙をもって配向方向に応じた偏光板１０３、１０４がそれぞれ設けられる。ただし、液晶１０８として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【００３１】
さて、説明を再び図１に戻して、液晶表示パネル１００の電気的構成について説明する。液晶表示パネル１００の素子基板１０１にあっては、画像表示領域ＡＡが形成されている。そこには、図においてＸ方向に沿って平行に複数本の走査線１１２が配列して形成され、また、これと直交するＹ方向に沿って平行に複数本のデータ線１１４が形成されている。そして、これらの走査線１１２とデータ線１１４との各交点においては、ＴＦＴ１１６のゲート電極が走査線１１２に接続される一方、ＴＦＴ１１６のソース電極がデータ線１１４に接続されるとともに、ＴＦＴ１１６のドレイン電極が画素電極１１８に接続されている。そして、各画素は、画素電極１１８と、対向基板１０２に形成された共通電極１０８と、これら両電極間に挟持された液晶１０６とによって構成される結果、走査線１１２とデータ線１１４との各交点に対応して、マトリクス状に配列することとなる。なお、このほかに、各画素毎に、蓄積容量（図示省略）が設けられて、電気的にみて画素電極１１８と共通電極１０８とに挟持された液晶層に対して並列となっている。
【００３２】
次に、駆動回路群１２０は、走査線側駆動回路１３０、サンプリング回路１４０、およびデータ線側駆動回路１５０からなり、上述のように素子基板１０１上に形成されるものである。これらの回路は、画素のＴＦＴと共通の製造プロセス（例えば、高温ポリシリコンプロセス）を用いてＴＦＴで形成されている。これにより、集積化や製造コストの面などにおいて有利となる。なお、この例では、データ線側駆動回路１５０とサンプリング回路１４０を別体として説明するが、両者を一体としてデータ線１１４を駆動するデータ線駆動回路と捉えてもよいことは勿論である。
【００３３】
さて、走査線側駆動回路１３０は、シフトレジスタを有し、タイミングジェネレータ２００からのクロック信号YCLKや、その反転クロック信号YCLKinv、転送開始パルスＤＹ等に基づいて、高電圧走査線信号Ｙ１、Ｙ２、…、Ｙｍを各走査線１１２に対して順次出力するものであり、シフトレジスタにおいてクロック信号に応じてパルスＤＹをシフトするタイミングで高電圧走査線信号Ｙ１、Ｙ２、…、Ｙｍを出力する。
【００３４】
一方、サンプリング回路１４０は、６本のデータ線１１４を１群とし、これらの群に属するデータ線１１４に対し、高電圧サンプリング信号Ｓ１〜Ｓｎにしたがって画像信号ＶＩＤ１〜ＶＩＤ６をぞれぞれサンプリングして供給するものである。詳細には、サンプリング回路１４０には、ＴＦＴからなるスイッチ１４１が各データ線１１４の一端に設けられるとともに、各スイッチ１４１のソース電極は、画像信号ＶＩＤ１〜ＶＩＤ６のいずれかが供給される信号線に接続され、また、各スイッチ１４１のドレイン電極は１本のデータ線１１４に接続されている。さらに、各群に属するデータ線１１４に接続された各スイッチ１４１のゲート電極は、その群に対応して高電圧サンプリング信号Ｓ１〜Ｓｎが供給される信号線のいずれかに接続されている。前述したように画像信号ＶＩＤ１〜ＶＩＤ６は同時に供給されるので、サンプリング信号Ｓ１により同時にサンプリングされることとなる。なお、画像信号ＶＩＤ１〜ＶＩＤ６が順次ずれたタイミングで供給される場合には、高電圧サンプリング信号Ｓ１、Ｓ２、…、Ｓｎにより順次サンプリングされることとなる。
【００３５】
ここで、画像信号ＶＩＤ１〜ＶＩＤ６と高電圧サンプリング信号Ｓ１、Ｓ２…とのレベル関係は以下のように設定してある。すなわち、スイッチ１４１を構成するＴＦＴにおいて支障なくサンプリングが行えるように高電圧サンプリング信号Ｓ１、Ｓ２、…、Ｓｎの高論理レベルは、画像信号ＶＩＤ１〜ＶＩＤ６の最大振幅レベルよりも高電圧にしてある。また、画像表示領域ＡＡに設けられたＴＦＴ１１６においてもサンプリングされた画像信号を支障なく画素に取り込めるように、高電圧走査線信号Ｙ１、Ｙ２、…、Ｙｍの高論理レベルは、画像信号ＶＩＤ１〜ＶＩＤ６の最大振幅レベルよりも高電圧にしてある。
【００３６】
また、データ線側駆動回路１５０は、タイミングジェネレータ２００からのクロック信号XCLKや、その反転クロック信号XCLKinv、転送開始パルスＤＸ等に基づいて、高電圧サンプリング信号Ｓ１〜Ｓｎを順次出力するものである。なお、データ線側駆動回路１５０の詳細については後述する。
【００３７】
＜１−３：ＴＦＴの特性＞
次に、ＴＦＴの特性について説明する。図４は、ＰチャネルＴＦＴにおける閾値電圧の時間変化を示すグラフである。この図において縦軸は閾値電圧のエンハンスメント側へのシフト量、横軸は電圧印加時間である。この試験にあっては、ドレイン電極とソース電極に同一電圧を印加し、ゲート電圧を変化させて行った。Ｖ１〜Ｖ５は、ゲート・ソース間の電圧であって、Ｖ１＜Ｖ２＜Ｖ３＜Ｖ４＜Ｖ５の関係にある。
【００３８】
この図から明らかなように、印加電圧時間が長くなると、ＰチャネルＴＦＴの閾値電圧のシフト量が大きくなる。また、その程度はゲート・ソース間の電圧が大きくなる程、大きくなる。閾値電圧がエンハンスメント側にシフトするということは、ＴＦＴの動作速度が遅くなることを意味する。
【００３９】
閾値電圧がシフトする理由については、ホットキャリア現象によるゲート酸化膜の正電荷の捕獲が考えられる。これは電流の担い手であるキャリアによって、ゲート酸化膜の界面に、キャリア自身を捕らえる場所(界面準位)が徐々に形成されていくと説明することができる。このホットキャリア現象には、チャネルホットキャリア注入現象やドレインアバレンシェホットキャリア注入現象等で説明がされる。
【００４０】
まず、チャネルホットキャリア注入現象について図５を参照して説明する。図５に示すようにソース電極に対してゲート電極及びドレイン電極を低電位に設定し、かつ、ゲート電圧Ｖｇがドレイン電圧Ｖｄより大きな場合を考える。チャネル内のホールはソース電極からドレイン電極に移動するが、このときのチャネル方向の電界によりゲート酸化膜との界面のエネルギー障壁より大きなエネルギーを得たホットホールを一部で発生する。このホットホールが高いゲート電位に引っ張られ、ゲート酸化膜に注入される現象である。これにより、ゲート酸化膜が劣化し、しきい値電圧が変化する。
【００４１】
また、ドレインアバレンシュホットキャリア注入現象について図６を参照して説明する。この現象は、ドレイン電圧Ｖｄがゲート電圧Ｖｇよりも高い場合に発生する。この場合には、ドレイン近傍においてホールが高いドレイン電圧により加速され、格子の衝突電離またはアバランシュ倍増によって電子−正孔対を発生し、それらがホットとなりゲート酸化膜中に注入される。これによってゲート酸化膜が劣化する。
【００４２】
さらに、本願発明者らは、各種の実験を行って、ＴＦＴの閾値電圧のシフト量が、印加電圧と貫通電流との積と高い相関関係があることを見いだした。貫通電流はドレイン・ソース間を流れる電流であるから、ＴＦＴを用いて構成した論理回路において、単位時間当たりの論理レベルの反転回数が多い程、その値が大きくなる。これを、データ線側駆動回路１５０と走査線側駆動回路１３０に当てはめて考えると、そのクロック周波数が高い程、ＴＦＴの寿命が短いことになる。上述した相展開回路３０２によって、データ線側駆動回路１５０のクロック周波数を下げることができるが、それでも走査線側駆動回路１３０のクロック周波数に比較すると遙かに高い。したがって、長時間使用すると、最も高速で動作するデータ線側駆動回路１５０が最初に誤動作を起こすことになり、解決すべき課題の欄で説明した現実の問題点と一致する。
【００４３】
本実施形態は、このような知見に基づいてなされたものであり、高速で動作する部分については、ＴＦＴの劣化原因の一つである印加電圧を下げることによって閾値電圧のシフトを抑圧し、液晶表示パネル１００の長寿命化を図るものである。
【００４４】
＜１−４：データ線側駆動回路＞
次に、データ線側駆動回路１５０について説明する。図７はデータ線側駆動回路の全体構成を示すブロック図であり、図８はデータ線側駆動回路の各種の信号波形を示すタイミングチャートである。図７に示すように、データ線側駆動回路１５０は、Ｘシフトレジスタ１５１０、論理演算部１５２０およびレベルシフト部１５３０を備えている。このうち、Ｘシフトレジスタ１５１０および論理演算部１５２０には、第１高電位側電圧VGG1（低電源電圧）と低電位側電圧VSSとが給電される一方、レベルシフト部１５２０には第２高電位側電圧VGG2（高電源電圧）と低電位側電圧VSSとが給電されるようになっている。ここで、低電位側電圧VSSの値は０Ｖに設定してある。また、第１高電位側電圧VGG1の値は、Ｘシフトレジスタ１５１０の寿命が十分長くなるように設定されており、例えば、３Ｖ〜５Ｖである。一方、第２高電位電圧VGG2の値は、サンプリング回路１４０のスイッチ１４１たるＴＦＴを駆動できるように設定されており、例えば、１５Ｖである。すなわち、VGG1＜VGG2となるように設定してある。
【００４５】
Ｘシフトレジスタ１５１０は、図８に示す転送開始パルスＤＸをクロック信号XCLKおよび反転クロック信号XCLKinvに従ってシフトしてｎ＋１個のシフトパルスＣ１、Ｃ２、…、Ｃn+1を順次生成する。これらのシフトパルスＣ１、Ｃ２、…、Ｃn+1の１周期はクロック信号XCLKの１周期と一致し、また、隣り合うシフトパルス同士のアクティブ期間は、クロック信号XCLKの１／２周期だけ重複する。ここで、Ｘシフトレジスタ１５１０は、第１高電位側電圧VGG1と低電位側電圧VSSとが給電されているから、シフトパルスＣ１、Ｃ２、…、Ｃn+1の論理レベルは、図８に示すようにＬレベルがVSSとなる一方、ＨレベルがVGG1となる。
【００４６】
次に、論理演算部１５２０は、ｎ個のＮＡＮＤ回路Ａ1〜Ａｎとｎ個のインバータＢ１〜Ｂｎを備えている。第ｊ番目のＮＡＮＤ回路Ａｊは、第ｊ番目のシフトパルスＣjと第ｊ＋１番目のシフトパルスＣj+1との論理積の反転を出力し、第ｊ番目のインバータＢｊはこれを反転して低電圧サンプリング信号Ｓj'として出力するようになっている。これにより、アクティブ期間の重複を無くすことができる。また、論理演算部１５２０も、Ｘシフトレジスタ１５１０と同様に第１高電位側電圧VGG1と低電位側電圧VSSとが給電されているから、低電圧サンプリング信号Ｓ１'、Ｓ２'、…Ｓｎ'の論理レベルは、図８に示すようにＬレベルがVSSとなる一方、ＨレベルがVGG1となる。
【００４７】
次に、レベルシフト部１５３０は、ｎ個のレベルシフトユニットＵ１〜Ｕｎを備えている。各レベルシフトユニットＵ１〜Ｕｎの構成については後述するが、これらによって、低電圧サンプリング信号Ｓ１'、Ｓ２'、…、Ｓｎ'が高電圧サンプリング信号Ｓ１、Ｓ２、…、Ｓｎに変換される。高電圧サンプリング信号Ｓ１、Ｓ２、…、Ｓｎの論理レベルは、図８に示すようにＬレベルがVSSとなる一方、ＨレベルがVGG2となる。
【００４８】
このように、データ線側駆動回路１５０にあっては、画像信号ＶＩＤをサンプリングするために必要とされる高電圧サンプリング信号Ｓ１〜Ｓｎを生成するのに、まず、第１高電位側電圧VGG1をＸシフトレジスタ１５１０と論理演算部１５２０に給電して低電圧サンプリング信号Ｓ１'〜Ｓｎ'を生成し、この後、第２高電位側電圧VGG2をレベルシフト部１５３０に給電してＬレベルがVSS、ＨレベルがVGG2となる高電圧サンプリング信号Ｓ１〜Ｓｎを生成した。換言すれば、レベルシフト部１５３０によってレベル変換を行うことにより、Ｘシフトレジスタ１５１０および論理演算部１５２０を、高電圧サンプリング信号Ｓ１〜Ｓｎの高論理レベルVGG2より低電圧の第１高電位側電圧VGG1を用いて動作させ、これによりＴＦＴ特性の経年変化を抑圧するようにしてある。
【００４９】
＜１−４−１：Ｘシフトレジスタ＞
次に、Ｘシフトレジスタの詳細な構成について説明する。本実施形態の液晶表示装置は、必要に応じて画像の上下あるいは左右を反転して表示させる反転表示モードを有している。Ｘシフトレジスタ１５１０は反転表示モードに対応できるようになっている。Ｘシフトレジスタ１５１０の構成例については各種のものが考えられるが、ここでは、２つの態様について説明する。
【００５０】
図９は第１の態様に係るＸシフトレジスタの主要構成を示す回路図である。まず、データ線側駆動回路１５０において、高電圧サンプリング信号をＳ１、Ｓ２、…、Ｓｎという順番で出力する場合、転送開始パルスＤＸ（Ｒ）を右（Ｒ）方向に転送する一方、高電圧サンプリング信号をＳｎ、Ｓｎ−１、…、Ｓ１という順番で出力する場合、転送開始パルスＤＸ（Ｌ）を左（Ｌ）方向に転送する。
図９に示されるように、Ｘシフトレジスタ１５１０は、ｎ＋２段の単位回路を縦続して接続した構成となっている。このうち、各段の単位回路は、制御信号がＨレベルの場合に入力信号を反転するクロックドインバータ１５１１と、制御信号ＸＲがアクティブの場合に入力信号を反転するインバータ１５１４と、制御信号がＨレベルの場合にインバータ１５１４による反転信号を反転するクロックドインバータ１５１２と、制御信号ＸＬがアクティブの場合に入力信号を反転するインバータ１５１３とからなる。これらのクロックドインバータ１５１１、１５１２およびインバータ１５１３、１５１４は、ＰチャネルおよびＮチャネル型のＴＦＴを組み合わせて構成される。
【００５１】
ここで、制御信号ＸＲは、転送開始パルスＤＸ（Ｒ）をＲ方向に転送する場合にアクティブとなる信号であり、また、制御信号ＸＬは、転送開始パルスＤＸ（Ｌ）をＬ方向に転送する場合にアクティブとなる信号である。すなわち、制御信号ＸＬ、ＸＲは互いに排他的にアクティブとなる信号である。
【００５２】
また、クロック信号XCLKは、左から右方向にみた場合における奇数段目の単位回路のクロックドインバータ１５１１および偶数段目の単位回路のクロックドインバータ１５１２に、各制御信号としてそれぞれ供給される。また、反転クロック信号XCLKinvは、偶数段目の単位回路のクロックドインバータ１５１１および奇数段目の単位回路のクロックドインバータ１５１２に、各制御信号としてそれぞれ供給される。すなわち、偶数段目の単位回路におけるクロックドインバータ１５１１、１５１２の各制御信号は、奇数段目の単位回路におけるクロックドインバータ１５１１、１５１２の各制御信号を入れ替えた関係にある。
【００５３】
このような構成において、転送開始パルスＤＸ（Ｒ）をＲ方向に転送する場合には、インバータ１５１４の出力がクロックドインバータ１５１２の入力に帰還される一方、クロックドインバータ１５１２の出力がインバータ１５１４の入力に帰還される構成となっており、各段のインバータ１５１４の出力信号がシフトパルスＣ１、Ｃ２、…、Ｃn+1として出力される。一方、転送開始パルスＤＸ（Ｌ）をＬ方向に転送する場合には、インバータ１５１３の出力がクロックドインバータ１５１１の入力に帰還される一方、クロックドインバータ１５１１の出力がインバータ１５１３の入力に帰還される構成となっており、各段のインバータ１５１３の出力信号がシフトパルスＣn+1、Ｃｎ、…、Ｃ１として出力される。
【００５４】
次に、第２の態様について説明する。図１０は、第２の態様に係るＸシフトレジスタの主要構成を示す回路図である。この図に示すようにＸシフトレジスタ１５１０は、制御信号ＸＲが供給されるｎ＋１個のトランスミッションゲート１５０１と、制御信号ＸＲが供給されるｎ＋１個のトランスミッションゲート１５０２を備えている。トランスミッションゲート１５０１は制御信号ＸＲのアクティブ期間にのみオン状態となる一方、トランスミッションゲート１５０２は制御信号ＸＬのアクティブ期間にのみオン状態となる。したがって、Ｒ方向に転送開始パルスＤＸ（Ｒ）を転送する場合には、図中実線の矢印で示す経路で転送開始パルスＤＸ（Ｒ）が転送される一方、Ｌ方向に転送開始パルスＤＸ（Ｌ）を転送する場合には、図中点線の矢印で示す経路で転送開始パルスＤＸ（Ｌ）が転送されることになる。
【００５５】
また、Ｘシフトレジスタ１５１０は、ｎ＋１個の単位回路を備えており、各単位回路はクロックドインバータ１５０３，１５０４と、インバータ１５０５，１５０６を備えている。そして奇数段の単位回路にあっては、クロックドインバータ１５０３に反転クロック信号XCLKinvが供給されるとともにクロックドインバータ１５０４にクロック信号XCLKが供給されるようになっている。一方、偶数段の単位回路にあっては、クロックドインバータ１５０３にクロック信号XCLKが供給されるとともにクロックドインバータ１５０４に反転クロック信号XCLKinvが供給されるようになっている。
【００５６】
これにより、シフトパルスＣ１、Ｃ２、…、Ｃn+1は、隣り合うシフトパルス同士でアクティブ期間がクロック信号XCLKの１／２周期だけ重複することになる。
【００５７】
＜１−４−２：レベルシフトユニット＞
次に、レベルシフト部１５３０を構成するレベルシフトユニットＵ１〜Ｕｎについて詳細に説明する。各レベルシフトユニットＵ１〜Ｕｎは同一の構成であり、それらの構成例については各種のものが考えられるが、ここでは、２つの態様について説明する。
【００５８】
まず、第１の態様に係るレベルシフトユニットは、カレントミラータイプのものである。図１１は第１の態様に係るレベルシフトユニットの主要構成を示す回路図である。なお、このレベルシフトユニットＵａは、ｊ番目のユニットでありそこにはｊ番目の低電圧サンプリング信号Ｓｊ'が供給されるようになっている。
【００５９】
この図に示すようにカレントミラータイプのレベルシフトユニットＵａは、第２高電位側電圧VGG2が給電される高電位側電源ラインＬａと低電位側電圧VSSが給電される低電位側電源ラインＬｂを備えている。そして、高電位側電源ラインＬａと低電位側電源ラインＬｂとの間に直列接続されたＰチャネルＴＦＴＰ１とＮチャネルＴＦＴＮ１とによって、電圧Ｖｃ(=(VGG2+VSS)／２)を生成し、これをＰチャネルＴＦＴＰ２，Ｐ６およびＮチャネルＴＦＴＮ８の各ゲートに供給し、これによりカレントミラー回路が構成されている。また、ＰチャネルＴＦＴＰ３，Ｐ５およびＮチャネルＴＦＴＮ３，Ｎ５は差動増幅回路を構成しており、さらにＰチャネルＴＦＴＰ７およびＮチャネルＴＦＴＮ７はインバータを構成している。
【００６０】
以上の構成において、低電圧サンプリング信号Ｓｊ’がＬレベル(=VSS)になると、ＮチャネルＴＦＴＮ２，Ｎ５がオフ状態となる一方、ＰチャネルＴＦＴＰ５がオン状態となる。したがって、ＰチャネルＴＦＴＰ７およびＮチャネルＴＦＴＮ７のゲート電圧がＨレベル(=VGG2)となり、Ｌレベル(=VSS)の高電圧サンプリング信号Ｓｊがサンプリング部１４０に供給される。一方、低電圧サンプリング信号Ｓｊ'がＨレベル(=VGG1)になると、ＮチャネルＴＦＴＮ２，Ｎ５がオン状態となる一方、ＰチャネルＴＦＴＰ５がオフ状態となる。したがって、ＰチャネルＴＦＴＰ７およびＮチャネルＴＦＴＮ７のゲート電圧がＬレベル(=VSS)となり、Ｈレベル(=VGG2)の高電圧サンプリング信号Ｓｊがサンプリング部１４０に供給される。
【００６１】
これにより、低電位側電圧VSSと第１高電位側電圧VGG1との間で振れる低電圧サンプリング信号Ｓｊ'が、低電位側電圧VSSと第２高電位側電圧VGG2との間で振れる高電圧サンプリング信号Ｓｊに変換される。カレントミラータイプのレベルシフトユニットＵａは、ゲート数が多く消費電力が大ききものの、高速動作が可能であるといった利点がある。
【００６２】
次に、第２の態様に係るレベルシフトユニットは、フリップフロップタイプのものである。図１２は第２の態様に係るレベルシフトユニットの主要構成を示す回路図である。なお、このレベルシフトユニットＵｂは、ｊ番目のユニットでありそこにはｊ番目の低電圧サンプリング信号Ｓｊ'が供給されるようになっている。
【００６３】
この図に示すようにフリップフロップタイプのレベルシフトユニットＵｂは、低電圧サンプリング信号Ｓｊ'とこれをインバータＩＮＶ１によって反転した信号とにしたがって、第２高位側電圧VGG2または低位側電圧VSSのいずれかで安定する構成となっており、このうち、信号線▲２▼の電位がインバータを介して高電圧サンプリング信号Ｓｊとして取り出されるようになっている。
【００６４】
具体的には、低電圧サンプリング信号Ｓｊ'がＨレベル(=VGG1)の場合には、ＰチャネルＴＦＴＰ１１がオン状態となるので、信号線▲１▼の電位が低位側電圧VSSとなるとともに、これにより、ＮチャネルＴＦＴＮ１４がオン状態となる。また、低電圧サンプリング信号Ｓｊ'がインバータＩＮＶ１で反転される結果、ＮチャネルＴＦＴＮ２のゲートがＬレベルとなるため、当該トランジスタＮ２もオンするので、信号線▲２▼の電位が第２高位側電圧VGG2となる。この結果、ＮチャネルＴＦＴＮ１３がオフ状態となり、また、低電圧サンプリング信号Ｓｊ'がＨレベル(=VGG1)であるため、ＮチャネルＴＦＴＮ１１もオフ状態になるので、信号線▲１▼の電位は、第２高位側電圧VGG2から完全に切り離されて、低位側電圧VSSで安定する。一方、低電圧サンプリング信号Ｓｊ'がインバータＩＮＶ１で反転される結果、ＰチャネルＴＦＴＰ１２のゲートがＬレベルとなるため、当該トランジスタＰ１２がオフ状態となるので、信号線▲２▼の電位は、低位側電圧VSSから完全に切り離されて、第２高位側電圧VGG2で安定することとなる。
【００６５】
反対に、低電圧サンプリング信号Ｓｊ'がＬレベルであれば、各ＴＦＴＰ１１、Ｐ１２、Ｎ１１〜Ｎ１４のオン・オフがすべて逆になるので、信号線▲１▼の電位は第２高位側電圧VGG2で安定する一方、信号線▲２▼の電位は低位側電圧VSSで安定することとなる。そして、信号線▲２▼の電位はインバータＩＮＶ２，ＩＮＶ３を介して高電圧サンプリング信号Ｓｊとして取り出される。
【００６６】
これにより、低電位側電圧VSSと第１高電位側電圧VGG1との間で振れる低電圧サンプリング信号Ｓｊ'が、低電位側電圧VSSと第２高電位側電圧VGG2との間で振れる高電圧サンプリング信号Ｓｊに変換される。フリップフロップタイプのレベルシフトユニットＵｂは、前述したレベルシフトタイプのものに比較して動作速度が遅いものの、ゲート数が少なくかつ低消費電力であるといった利点がある。
【００６７】
このように、レベルシフトユニットＵａ，Ｕｂは、低電圧サンプリング信号Ｓ１'〜Ｓｎ'をレベル変換して高電圧サンプリング信号Ｓ１〜Ｓｎを生成した。この場合、高電圧サンプリング信号Ｓ１〜Ｓｎの高論理レベルは、サンプリング回路１４０において画像信号ＶＩＤ１〜ＶＩＤ６を支障なくサンプリングできるように設定されている。この例のように、サンプリング回路１４０をＴＦＴ１４１を用いて構成する場合には、画像信号ＶＩＤ１〜ＶＩＤ６の最大振幅レベルよりも高電圧サンプリング信号Ｓ１〜Ｓｎの高論理レベルが高いことが必要である。仮に、画像信号ＶＩＤ１〜ＶＩＤ６の最大振幅レベルが第１高電位側電圧VGG1より低ければ、レベルシフト部１５１０を用いる必要がない。換言すれば、画像信号画像信号ＶＩＤ１〜ＶＩＤ６の最大振幅レベルは、第１高電位側電圧VSS1から第２高電位側電圧VGG2（高電圧サンプリング信号の高論理レベル）までの範囲内にある。
【００６８】
＜１−５：走査線駆動回路＞
次に、走査線側駆動回路１３０について説明する。図１３は走査線側駆動回路の全体構成を示すブロック図であり、図１４は走査線側駆動回路の各種の信号波形を示すタイミングチャートである。走査線側駆動回路１３０の基本構成は、上述したデータ線側駆動回路１５０と同様である。
【００６９】
図１３に示すように、走査線側駆動回路１３０は、Ｙシフトレジスタ１３１０、論理演算部１３２０およびレベルシフト部１３３０を備えている。このうち、Ｙシフトレジスタ１３１０はＸシフトレジスタ１５１０に、論理演算部１３２０は論理演算部１５２０に、レベルシフト部１５３０はレベルシフト部１３３０に各々対応しており、データ線側駆動回路１５０がｎ個の高電圧サンプリング信号Ｓ１〜Ｓｎを生成するのに対し、走査線側駆動回路１３０はｍ個の高電圧走査線信号Ｙ１〜Ｙｍを生成する。
【００７０】
Ｙシフトレジスタ１３１０および論理演算部１３２０には、第１高電位側電圧VGG1と低電位側電圧VSSとが給電される一方、レベルシフト部１３２０には第２高電位側電圧VGG2と低電位側電圧VSSとが給電されるようになっている。
【００７１】
Ｙシフトレジスタ１３１０の単位回路は、図９または図１０に示すものと同じである。Ｙシフトレジスタ１３１０は、図１４に示す転送開始パルスＤＹをクロック信号YCLKおよび反転クロック信号YCLKinvに従ってシフトしてｍ＋１個のシフトパルスＣ１、Ｃ２、…、Ｃm+1を順次生成する。シフトパルスＣ１、Ｃ２、…、Ｃm+1の論理レベルは、図１４に示すようにＬレベルがVSSとなる一方、ＨレベルがVGG1となる。
【００７２】
また、論理演算部１３２０は上述した論理演算部１５２０と同様に構成されており、単位回路の段数のみが相違する。この論理演算部１３２０には第１高電位側電圧VGG1と低電位側電圧VSSとが給電されるので、その出力信号たる低電圧走査線信号Ｙ１'〜Ｙｍ'は、図１４に示すようにＬレベルがVSSとなる一方、ＨレベルがVGG1となる。
【００７３】
次に、レベルシフト部１３３０はｍ個のレベルシフトユニットＵ１〜Ｕｍを備えており、各レベルユニットは図１１または図１２に示すものと同様に構成されている。したがって、レベルシフト部１３３０によって、低電圧走査線信号Ｙ１'、Ｙ２'、…、Ｙｎ'が高電圧走査線信号Ｙ１、Ｙ２、…、Ｙｍに変換される。高電圧走査線信号Ｙ１、Ｙ２、…、Ｙｍの論理レベルは、図１４に示すようにＬレベルがVSSとなる一方、ＨレベルがVGG2となる。
【００７４】
このように、走査線側駆動回路１３０にあっては、画素を構成するＴＦＴ１１６において画像信号ＶＩＤを支障なく取り込めるように高電圧走査線信号Ｙ１〜Ｙｍを生成するのに、まず、第１高電位側電圧VGG1をＹシフトレジスタ１３１０と論理演算部１３２０に給電して低電圧走査線信号Ｙ１'〜Ｙｍ'を生成し、この後、第２高電位側電圧VGG2をレベルシフト部１３３０に給電してＬレベルがVSS、ＨレベルがVGG2となる高電圧走査線信号Ｙ１〜Ｙｍを生成した。換言すれば、レベルシフト部１３３０によってレベル変換を行うことにより、Ｙシフトレジスタ１３１０および論理演算部１３２０を、高電圧走査線信号Ｙ１〜Ｙｍの高論理レベルVGG2より低電圧の第１高電位側電圧VGG1を用いて動作させている。これにより、走査線側駆動回路１３０を構成するＴＦＴ素子の劣化を抑えることができ、長時間使用しても誤動作しない駆動回路を提供することができる。
【００７５】
＜１−６：液晶表示パネルの全体動作＞
次に、上述した構成にかかる液晶表示パネルの動作について説明する。まず、走査線側駆動回路１３０において、垂直走査期間の最初に転送開始パルスＤＹが供給される。この転送開始パルスＤＹは、走査線側駆動回路１３０において、クロック信号YCLKおよびその反転クロック信号YCLKinvによって順次シフトされて、各走査線１１２に出力される。これにより、複数の走査線１１２が１本ずつ線順次に選択されることとなる。
【００７６】
一方、データ線線側駆動回路１５０において、転送開始パルスＤＸが供給されると、上述のように、転送開始パルスＤＸは、データ線側駆動回路１５０において、クロック信号XCLKおよびその反転クロック信号XCLKinvの半周期毎に順次シフトされて、サンプリング信号Ｓ１〜Ｓｎとして出力される。
【００７７】
ここで、サンプリング信号Ｓ１が出力されると、この群に属する６本のデータ線１１４に、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされて、これらの画像信号ＶＩＤ１〜ＶＩＤ６が現時点で選択された走査線と交差する６個の画素に、当該ＴＦＴ１１６によってそれぞれ書き込まれることとなる。この後、サンプリング信号Ｓ２が出力されると、今度は、次の６本のデータ線１１４にそれぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされ、これらの画像信号ＶＩＤ１〜ＶＩＤ６がその時点で選択された走査線と交差する６個の画素に、当該ＴＦＴ１１６によってそれぞれ書き込まれることとなる。
【００７８】
以下同様にして、サンプリング信号Ｓ３、Ｓ４、……、Ｓｎが順次出力されると、各サンプリング信号に属する６本のデータ線１１４にそれぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされ、これらの画像信号ＶＩＤ１〜ＶＩＤ６がその時点で選択された走査線と交差する６個の画素にそれぞれ書き込まれることとなる。そして、この後、次の走査線が選択され、再び、データ線１１４がプリチャージされ、サンプリング信号Ｓ１〜Ｓｎが順次出力されて、同様な書き込みが繰り返し実行されることとなる。
【００７９】
このような駆動方式では、サンプリング回路１４０におけるスイッチ１４１を駆動制御するデータ線側駆動回路１５０の段数が、各データ線１１４を点順次で駆動する方式と比較して１／６に低減される。さらに、データ線側駆動回路１５０に供給すべきクロック信号YXCLKおよびその反転クロック信号YXCLKinvの周波数も各データ線１１４を点順次で駆動する方式と比較すると１／６で済むので、段数の低減化と併せて低消費電力化も図られることとなる。
さらに、液晶表示パネル１００において最も高い周波数のクロック信号XCLKおよびその反転クロック信号XCLKinvが供給されるデータ線側駆動回路１５０にあっては、Ｘシフトレジスタ１５１０を比較的低い電圧で動作させる一方、レベルシフト部１５３０において低電圧サンプリング信号Ｓ１'〜Ｓｎ'のレベルを変換して高電圧サンプリング信号Ｓ１〜Ｓｎを生成したので、大振幅の画像信号をサンプリング部１４０おいて支障無くサンプリングしつつ、データ線側駆動回路１５０を構成するＴＦＴ素子の劣化を防止することができる。また、走査線側駆動回路１３０にあってもＹシフトレジスタ１３１０の後段にレベルシフト部１３２０を設けたので、走査線側駆動回路１３０を構成するＴＦＴ素子の劣化を防止することができる。この結果、長時間使用しても誤動作しないデータ線側駆動回路１５０と走査線駆動回路１３０を実現でき、液晶表示パネル１００の寿命を大幅に長くすることができる。
【００８０】
＜１−７：第１実施形態の変形例＞
上述した液晶表示装置にあっては、データ側駆動回路１５０のみならず、走査線側駆動回路１３０においても、論理演算部１３２０の後段にシフトレジスタ部１３３０を設けて低電圧走査線信号Ｙ１'〜Ｙｍ'を高電圧走査線信号Ｙ１〜Ｙｍに変換した。しかしながら、レベルシフト部１３３０は、各低電圧走査線信号Ｙ１'〜Ｙｍ'に対応してｍ個のレベルシフトユニットＵ１〜Ｕｍを設ける必要があるので、走査線側駆動回路１３０の占有面積が大きくなる。一方、データ線側駆動回路１５０のＸクロック信号XCLKの周波数は、走査線駆動回路１３０のＹクロック信号ＹＣＬＫに比較して遙かに高い。したがって、同一の電源電圧で動作させるとすれば、データ側駆動回路１５０の方が走査線側駆動回路１３０よりも速く誤動作を起こす。このため、データ側駆動回路１５０のみにレベルシフト部１５３０を設け、走査線側駆動回路１３０ではレベルシフト部１３３０を削除して、Ｙシフトレジスタ１３１０、論理演算部１３２０を第２高電位側電圧VGG2で動作させるようにしてもよい。この場合には、走査線側駆動回路１３０の回路規模が大きくなく、しかもデータ線側駆動回路１５０の長寿命化を図ることができるので、液晶表示パネル１００のコスト上昇を抑制しつつ、その寿命を大幅に延ばすことができる。
【００８１】
＜２．第２実施形態＞
第２実施形態に係る液晶表示装置の全体構成は図１に示す第１実施形態の液晶表示装置と同様であり、データ線側駆動回路の詳細な構成が第１実施形態と相違する。
【００８２】
図１５は第２実施形態に用いるデータ線側駆動回路のブロック図である。この図に示すようにデータ線側駆動回路１５０'は、Ｘシフトレジスタ１５４０とレベルシフト部１５５０とを備えている。
【００８３】
Ｘシフトレジスタ１５５０の基本構成は、図９または１０に示す第１実施形態のものと同様であり、第１高電位側電圧VGG1と低電位側電圧VSSとが給電されている。一方、第１実施形態のＸシフトレジスタ１５１０がｎ＋１個のシフトパルスＣ１〜Ｃｎ＋１を生成するのに対し、第２実施形態のＸシフトレジスタ１５４０はｎ＋３個のシフトパルスを生成する。このため、Ｘシフトレジスタ１５４０は単位回路の段数がＸシフトレジスタ１５１０と比較して２段だけ多い。
【００８４】
また、レベルシフト部１５５０はｎ個のレベルシフトユニットＵ１'〜Ｕｎ'を備えている。これらのレベルシフトユニットＵ１'〜Ｕｎ'は、後述するようにチャージポンプ回路を用いて構成されており、第２高電位側電圧VSS2や第１高電位側電圧VSS1が給電されない点で、第１実施形態のレベルシフト部１５３０と相違している。
【００８５】
図１６はレベルシフトユニットの回路図であり、図１７はそのタイミングチャートである。なお、各レベルシフトユニットは同様に構成されているので、ここでは、ｊ番目のレベルシフトユニットＵｊ'について説明する。
【００８６】
図に示すようにレベルシフトユニットＵｊ'は、ＮチャネルＴＦＴＮ２０〜Ｎ２４、ＰチャネルＴＦＴＰ２０，Ｐ２１、およびキャパシタンスＣＰ１，ＣＰ２を備えている。そして、キャパシタンスＣＰ２の端子Ｘ４の電圧がサンプリング信号Ｓｊとして取り出されるようになっている。なお、この例では、第１高電位側電圧VGG1を５Ｖ、第２高電位側電圧VGG2を１５Ｖとし、また、端子Ｘ１の電圧をｖ１、端子Ｘ２の電圧をｖ２で表すことにする。
【００８７】
図１７に示すように期間Ｔ１および期間Ｔ２にあっては、シフトパルスＣｊがＨレベルであるから、ＰチャネルＴＦＴＰ２１はオフ状態となる。このため、キャパシタンスＣＰ１およびＣＰ２は分離されており、独立して充電動作が行われることになる。
【００８８】
まず、期間Ｔ１および期間Ｔ２にあっては、ＮチャネルＴＦＴＮ２０およびＮ２２がオン状態となるので、キャパシタンスＣＰ２の端子Ｘ１は接地される一方、端子Ｘ２にはシフトパルスＣｊ＋１が給電される。また、当該期間において、ＮチャネルＴＦＴＮ２１およびＮ２３はオン状態となるから、キャパシタンスＣＰ１の端子Ｘ３には「０Ｖ」が印加される一方、端子Ｘ４にはシフトパルスＣｊ＋１が給電される。
【００８９】
ここで、期間Ｔ１において、シフトパルスＣｊ＋１はＬレベルであるから、その間、キャパシタンスＣＰ１およびＣＰ２には電荷が充電されないことになる。したがって、期間Ｔ１における電圧ｖ１、電圧ｖ２およびサンプリング信号Ｓｊは「０Ｖ」となる。一方、期間Ｔ２にあってはシフトパルスＣｊ＋１が「５Ｖ」となるので、電圧ｖ２およびサンプリング信号Ｓｊは「５Ｖ」となる。なお、端子Ｘ１は期間Ｔ２においてＮチャネルＴＦＴＮ２０を介して「０Ｖ」が印加されているから、当該期間の電圧ｖ１は「０Ｖ」となる。
【００９０】
次に、期間Ｔ３にあっては、シフトパルスＣｊがＬレベルとなり、ＰチャネルＴＦＴＰ２０がオン状態となる一方、ＮチャネルＴＦＴＮ２０がオフ状態となるから、キャパシタンスＣＰ２の端子Ｘ１にはシフトパルスＣｊ＋１が給電される。したがって、当該期間の電圧ｖ１は「５Ｖ」となる。さらに、ＮチャネルＴＦＴＮ２１およびＮ２２はオフ状態となるから、端子Ｘ２の電圧ｖ２は、シフトパルスＣｊ＋１の電圧に期間Ｔ２においてキャパシタンスＣＰ２に充電された電圧を加算したものとなる。この結果、期間Ｔ３の電圧ｖ２は「１０Ｖ」となる。くわえて、当該期間において、ＰチャネルＴＦＴ２１がオン状態となるので、キャパシタンスＣＰ１およびＣＰ２は接続される一方、ＮチャネルＴＦＴはオフ状態となる。したがって、期間Ｔ３におけるサンプリング信号Ｓｊの電圧は、電圧ｖ２に期間Ｔ２においてキャパシタンスＣＰ１に充電された電圧を加算したものとなる。この結果、期間Ｔ３のサンプリング信号Ｓｊの電圧は「１５Ｖ」となる。
【００９１】
次に、期間Ｔ４にあっては、Ｃｊ＋３がＨレベルとなるのでＮチャネルＴＦＴＮ２４がオン状態となる。このため、キャパシタンスＣＰ１およびＣＰ２に充電された電荷がＮチャネルＴＦＴＮ２４を介して放電され、これにより、サンプリング信号Ｓｊの電圧が「０Ｖ」になる一方、キャパシタンスＣＰ１およびＣＰ２の状態がリセットされる。
【００９２】
ここで、サンプリング信号Ｓｊ−１は、サンプリング信号Ｓｊと同様に生成されるから、期間Ｔ２においてＳｊ−１とＳｊは重複することになる。サンプリング信号のアクティブ期間が重複すると、表示画面においてゴーストが現れることがあるが、液晶表示パネル１００の用途によっては、若干のゴーストがあっても事足りるものもある。第２実施形態に係る液晶表示装置はそのような用途に適している。
【００９３】
以上、説明したように第２実施形態に係る液晶表示装置によれば、Ｘシフトレジスタ１５４０に第１高電位側電圧VGG1と低電位側電圧VSSとを給電して動作させるので、ＴＦＴ素子の劣化を抑圧することができ、データ線側駆動回路１５０'の長寿命化を図ることができる。また、レベルシフト部１５５０にチャージポンプタイプのものを使用したので、第２高電位側電圧VGG2を給電する必要がないといった利点がある。
【００９４】
＜３．応用例＞
次に、上述した各実施形態及び変形例で説明した液晶表示装置の応用例について説明する。
【００９５】
＜３−１：プロジェクタ＞
まず、この液晶表示装置をライトバルブとして用いたプロジェクタについて説明する。図１９は、プロジェクタの構成例を示す平面図である。
【００９６】
この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【００９７】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶パネル１００と同等であり、画像信号処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００９８】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【００９９】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１００】
＜３−２：モバイル型コンピュータ＞
次に、この液晶パネル１００を、モバイル型のパーソナルコンピュータに適用した例について説明する。図２０は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶パネル１００５の背面にバックライトを付加することにより構成されている。
【０１０１】
＜３−３：携帯電話＞
さらに、この液晶パネル１００を、携帯電話に適用した例について説明する。図２１は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶パネル１００５を備えるものである。この反射型の液晶パネル１００にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１０２】
なお、図１９〜図２１を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１０３】
【発明の効果】
以上説明したように本発明によれば、高速で動作するシフトレジスタ部を低電圧で動作させる一方、その出力信号をレベル変換したので、シフトレジスタ部を長寿命化することができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る液晶表示装置の電気的構成を示すブロック図である。
【図２】 同装置における液晶表示パネルの構造を説明するための斜視図である。
【図３】 同液晶表示パネルの構造を説明するための一部断面図である。
【図４】 同液晶表示パネルにおけるＰチャネルＴＦＴにおける閾値電圧の時間変化を示すグラフである。
【図５】 同液晶表示パネルにおけるＴＦＴのチャネルホットキャリア注入現象を示す説明図である。
【図６】 同液晶表示パネルにおけるＴＦＴのドレインアバレンシェホットキャリア注入現象を示す説明図である。
【図７】 同液晶表示パネルにおけるデータ線側駆動回路の全体構成を示すブロック図である。
【図８】 同データ線側駆動回路の動作を説明するためのタイミングチャートである。
【図９】 第１の態様に係るＸシフトレジスタの主要構成を示す回路図である。
【図１０】 第２の態様に係るＸシフトレジスタの主要構成を示す回路図である。
【図１１】 第１の態様に係るレベルシフトユニットの主要構成を示す回路図である。
【図１２】 第２の態様に係るレベルシフトユニットの主要構成を示す回路図である。
【図１３】 同液晶表示パネルにおける走査線側駆動回路の全体構成を示すブロック図である。
【図１４】 同走査線側駆動回路の動作を説明するためのタイミングチャートである。
【図１５】 本発明の第２実施形態に用いられるデータ線側駆動回路の全体構成を示すブロック図である。
【図１６】 同データ線側駆動回路に用いられるレベルシフトユニットの回路図である。
【図１７】 同レベルシフトユニットの動作を説明するためのタイミングチャートである。
【図１８】 同液晶表示装置を適用した電子機器の一例たる液晶プロジェクタの構成を示す断面図である。
【図１９】 同液晶表示装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す正面図である。
【図２０】 液晶表示装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図２１】 従来のデータ線側駆動回路の構成を示すブロック図である。
【符号の説明】
１００……液晶表示パネル
１０１……素子基板
１０２……対向基板
１１２……走査線
１１４……データ線
１１６……ＴＦＴ
１３０……走査線側駆動回路
１４０……サンプリング回路
１５０……データ線側駆動回路
１３１０……Ｙシフトレジスタ
１５１０、１５４０……Ｘシフトレジスタ
１５２０……論理演算部
１３３０，１５３０……レベルシフト部
Ｓ１'〜Ｓｎ'……低電圧サンプリング信号
Ｓ１〜Ｓｎ……高電圧サンプリング信号
Ｙ１'〜Ｙｍ' ……低電圧走査線信号
Ｙ１〜Ｙｍ……高電圧走査線信号
【発明の属する技術分野】
本発明は、データ線駆動回路、走査線駆動回路、および、これらを用いた電気光学パネル、ならびにこの電気光学パネルを表示手段に適用した電子機器に関する。
【０００２】
【従来の技術】
従来の電気光学パネル、例えば、アクティブマトリクス方式の液晶表示パネルは、主に、マトリクス状に配列した画素電極の各々にスイッチング素子が設けられた素子基板と、カラーフィルタなどが形成された対向基板と、これら両基板との間に充填された液晶とから構成される。このような構成において、走査線を介してスイッチング素子に走査信号（選択電圧）を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して画素電極に画像信号を印加すると、当該画素電極および対向電極（共通電極）の間の液晶層に所定の電荷が蓄積される。電荷蓄積後、非選択電圧を印加して、当該スイッチング素子をオフ状態としても、液晶層の抵抗が十分に高ければ、当該液晶層における電荷の蓄積が維持される。このように、各スイッチング素子を駆動して蓄積させる電荷の量を制御すると、画素毎に液晶の配向状態が変化して、所定の情報を表示することが可能となる。
【０００３】
この際、各画素の液晶層に電荷を蓄積させるのは、一部の期間で良いため、第１に、走査線側駆動回路によって、各走査線を順次選択するとともに、第２に、走査線の選択期間において、データ線側駆動回路によって、１本または複数本のデータ線を選択し、第３に、選択されたデータ線に画像信号をサンプリングして供給する構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００４】
さて、走査線側駆動回路やデータ線側駆動回路は、一般に、同様な構成である。例えば、従来のデータ線側駆動回路は、図２１に示されるように、単位回路を複数段縦続接続して構成されたシフトレジスタ回路１６００からなり、水平走査期間の最初に供給される転送開始パルスＤＸを、クロック信号XCLKおよびその反転クロック信号XCLKinvによって順次転送して、各段の単位回路からデータ信号のサンプリング信号Ｓ１〜Ｓｎを順次出力する構成となっている。また、走査線側駆動回路にあっては、転送開始パルスＤＸの替わりに、垂直走査期間の最初に転送開始パルスＤＹが供給されるとともに、クロック信号XCLKおよびその反転クロック信号XCLKinvの替わりに、水平走査期間毎に、クロック信号YCLKおよびその反転クロック信号YCLKinvが供給される構成となる。
【０００５】
ここで、アクティブマトリクス方式の液晶表示パネルのスイッチング素子として薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと称する）を用い、画素のＴＦＴと同一基板上にこれらのＴＦＴを駆動する駆動回路を、同じくＴＦＴにより構成するドライバ内蔵型の液晶表示パネルにおいては、１５Ｖ程度の比較的高い動作電圧が要求されるため、クロック信号に同期して論理動作を実行する走査線側駆動回路やデータ線側駆動回路にも同程度の動作電圧が必要となる。これに対し、液晶表示パネルにクロック信号を供給するタイミングジェネレータ（図２１においては図示省略）は、一般にＣＭＯＳ回路で構成されるため、その出力電圧は５Ｖ程度である。このため、従来のデータ線側駆動回路１５８には、図２１に示されるように、その入力段において、０〜５Ｖ程度の低論理振幅の信号を０〜１５Ｖ程度の高論理振幅の信号に変換するレベルシフタ（レベル変換回路）１６１０、１６２０がクロックインターフェイスとして設けられていた。すなわち、従来の走査線側駆動回路やデータ線側駆動回路は、タイミングジェネレータで生成された低論理振幅の信号をレベルシフタによって高論理振幅の信号に変換して、シフトレジスタ回路１６００の各単位回路に供給する構成となっていた。
【０００６】
【発明が解決しようとする課題】
ところで、ドライバ内蔵型の液晶表示パネルは、その経年変化によって生じる画質劣化がブラウン管に比較して大きく、また寿命が短いことが知られている。これは、主としてデータ線側駆動回路の誤動作に起因している。具体的には、液晶表示パネルの使用時間が長くなるに従って、データ線側駆動回路で生成されるサンプリング信号のタイミングが本来のタイミングからずれ、最終的には、サンプリング信号のパルス幅が大幅に大きくなったり、あるいは、サンプリング信号の発生自体が停止してしまう。一方、走査線側駆動回路にあっても、使用時間が長くなると、走査線信号にサンプリング信号と同様の現象が現れるが、その発生時期がデータ線駆動回路に比較して遅い。
【０００７】
また、近年、液晶表示パネルを用いたモニタやビデオプロジェクタといった表示装置にあっては、大画面化・高精細化の傾向にあるが、データ線の本数が増える程、上述した問題が深刻となる。
【０００８】
本発明は、このような事情に鑑みてなされたものであり、その目的とするところは、特に、長寿命化を図ることができるデータ線駆動回路、走査線駆動回路、および、これらを用いた電気光学パネル、ならびに、この電気光学パネルを表示手段に適用した電子機器を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明のデータ線駆動回路にあっては、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して配置されたスイッチング素子と画素電極とを有する電気光学パネルのデータ線駆動回路であって、入力信号をクロック信号に従ってシフトして、論理レベルの一方であって前記クロック信号の１周期分であるパルスが前記クロック信号の半周期ずつ順次遅延した関係にある低電圧サンプリング信号Ｃ１〜Ｃｎ（ｎは４以上の整数）を生成するシフトレジスタ部と、前記低電圧サンプリング信号Ｃ１〜Ｃｎのうち、Ｃｊ、Ｃｊ＋１、Ｃｊ＋３（ｊは１以上（ｎ−３）以下の整数）を高電圧サンプリング信号Ｓｊに変換するレベル変換部とを備え、前記レベル変換部は、第１および第２キャパシタと、制御入力端の論理レベルが前記一方である場合に一方および他方の端子間がオン状態となり、前記論理レベルの他方である場合にオフ状態となる第１乃至第５スイッチと、制御入力端の論理レベルが前記一方である場合に一方および他方の端子間がオフ状態となり、前記他方である場合にオン状態となる第６および第７スイッチと、を備え、前記低電圧サンプリング信号Ｃｊが、前記第１乃至第４スイッチ、前記第６および第７スイッチにおける制御入力端にそれぞれ供給され、前記低電圧サンプリング信号Ｃｊ＋１が、前記第３、第４および第６スイッチにおける一方の端子にそれぞれ供給され、前記低電圧サンプリング信号Ｃｊ＋３が、前記第５スイッチにおける制御入力端に供給され、前記第４スイッチにおける他方の端子が、前記高電圧サンプリング信号Ｓｊの出力端である前記第１キャパシタにおける一方の端子と、前記第５スイッチにおける一方の端子とにそれぞれ接続され、前記第１キャパシタにおける他方の端子が、前記第２および第７スイッチにおける一方の端子にそれぞれ接続され、前記第７スイッチの他方の端子が、前記第３スイッチにおける他方の端子、および、前記第２キャパシタにおける一方の端子にそれぞれ接続され、前記第２キャパシタにおける他方の端子が、前記第１スイッチにおける一方の端子、および、前記第６スイッチにおける他方の端子にそれぞれ接続され、前記第１、第２および第５スイッチにおける他方の端子が、前記論理レベルの他方を供給する給電線に接続されたことを特徴とする。
【００１０】
この発明によれば、クロック信号に同期して動作するシフトレジスタ部を高電圧サンプリング信号の高論理レベルよりも低い低電源電圧で動作させる一方、レベル変換部によって低電圧サンプリング信号が高電圧サンプリング信号に変換される。したがって、高速で入力信号をシフトさせるシフトレジスタ部を低電源電圧を用いて動作させることができる。
【００１２】
また、このデータ線駆動回路は、最大振幅が前記低電源電圧から前記高電圧サンプリング信号の高論理レベルまでの範囲にある画像信号を前記高電圧サンプリング信号に基づいてサンプリングし、サンプリングして得られた信号を前記データ線に供給するサンプリング部を備えるものであってもよい。この場合、高電圧サンプリング信号の高論理レベルは画像信号の最大振幅レベルよりも高いので、画像信号を十分サンプリングすることが可能である。
【００１３】
くわえて、前記シフトレジスタ部および前記レベル変換部は、同一基板上に同一プロセスで形成された薄膜トランジスタにより構成されることが好ましい。薄膜トランジスタには、長時間使用するとホットキャリア現象によって閾値電圧が変化し、その変化度合いは印加電圧と印加時間の積と高い相関がある。このため、シフトレジスタ部のように高速で動作する部分は薄膜トランジスタの寿命が短い。本発明によれば、高速で入力信号をシフトさせるシフトレジスタ部を低電源電圧で動作させる一方、そこで得られた低電圧サンプリング信号をレベル変換部によって高電圧サンプリング信号に変換するので、データ線駆動回路の長寿命化を図ることができる。さらに、各部の集積化により、データ線駆動回路全体の低コスト化や省スペース化等が図られることとなる。なお、前記シフトレジスタ部は前記入力信号を双方向に転送可能に構成されることが望ましい。これにより、用途に応じて選択方向を変更可能でき、左右の反転像の表示が容易となる。
【００１４】
次に、本発明に係る走査線駆動回路は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して配置されたスイッチング素子と画素電極とを有する電気光学パネルの走査線駆動回路であって、入力信号をクロック信号に従ってシフトして、論理レベルの一方であって前記クロック信号の１周期分であるパルスが前記クロック信号の半周期ずつ順次遅延した関係にある低電圧走査信号Ｃ１〜Ｃｎ（ｎは４以上の整数）を生成するシフトレジスタ部と、前記低電圧走査信号Ｃ１〜Ｃｎのうち、Ｃｊ、Ｃｊ＋１、Ｃｊ＋３（ｊは１以上（ｎ−３）以下の整数）を高電圧走査信号Ｓｊに変換するレベル変換部とを備え、前記レベル変換部は、第１および第２キャパシタと、制御入力端の論理レベルが前記一方である場合に一方および他方の端子間がオン状態となり、前記論理レベルの他方である場合にオフ状態となる第１乃至第５スイッチと、制御入力端の論理レベルが前記一方である場合に一方および他方の端子間がオフ状態となり、前記他方である場合にオン状態となる第６および第７スイッチと、を備え、前記低電圧走査信号Ｃｊが、前記第１乃至第４スイッチ、前記第６および第７スイッチにおける制御入力端にそれぞれ供給され、前記低電圧走査信号Ｃｊ＋１が、前記第３、第４および第６スイッチにおける一方の端子にそれぞれ供給され、前記低電圧走査信号Ｃｊ＋３が、前記第５スイッチにおける制御入力端に供給され、前記第４スイッチにおける他方の端子が、前記高電圧走査信号Ｓｊの出力端である前記第１キャパシタにおける一方の端子と、前記第５スイッチにおける一方の端子とにそれぞれ接続され、前記第１キャパシタにおける他方の端子が、前記第２および第７スイッチにおける一方の端子にそれぞれ接続され、前記第７スイッチの他方の端子が、前記第３スイッチにおける他方の端子、および、前記第２キャパシタにおける一方の端子にそれぞれ接続され、前記第２キャパシタにおける他方の端子が、前記第１スイッチにおける一方の端子、および、前記第６スイッチにおける他方の端子にそれぞれ接続され、前記第１、第２および第５スイッチにおける他方の端子が、前記論理レベルの他方を供給する給電線に接続されたことを特徴とする。
【００１５】
この発明によれば、クロック信号に同期して動作するシフトレジスタ部を高電圧走査線信号の高論理レベルよりも低い低電源電圧で動作させる一方、レベル変換部によって低電圧走査線信号が高電圧走査線信号に変換される。したがって、高速で入力信号をシフトさせるシフトレジスタ部を低電源電圧を用いて動作させることができる。
【００１６】
より具体的には、前記レベル変換部は前記低電源電圧より高電圧の高電源電圧の供給を受けて動作することが好ましい。
【００１７】
この走査線駆動回路において、前記シフトレジスタ部および前記レベル変換部は、同一基板上に同一プロセスで形成された薄膜トランジスタにより構成されていることが望ましい。シフトレジスタ部のように高速で動作する部分は薄膜トランジスタの寿命が短い。本発明によれば、高速で入力信号をシフトさせるシフトレジスタ部を低い電源電圧で動作させる一方、そこで得られた低電圧走査線をレベル変換部によって高電圧走査線信号に変換するので、走査線駆動回路の長寿命化を図ることができる。さらに、各部の集積化により、走査線駆動回路全体の低コスト化や省スペース化等が図られることとなる。
【００１８】
次に、本発明に係る電気光学パネルは、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して配置されたスイッチング素子と画素電極とを有する画像表示部と、入力信号をクロック信号に従ってシフトして、論理レベルの一方であって前記クロック信号の１周期分のパルスが前記クロック信号の半周期ずつ順次シフトした関係にある低電圧サンプリング信号Ｃ１〜Ｃｎ（ｎは４以上の整数）を生成するシフトレジスタ部と、前記低電圧サンプリング信号Ｃ１〜Ｃｎのうち、Ｃｊ、Ｃｊ＋１、Ｃｊ＋３（ｊは１以上（ｎ−３）以下の整数）を高電圧サンプリング信号Ｓｊに変換するレベル変換部と、最大振幅が前記高電圧サンプリング信号の高論理レベルまでの範囲にある画像信号を前記高電圧サンプリング信号に基づいてサンプリングし、サンプリングして得られた信号を前記データ線に供給するサンプリング部と、前記各走査線を駆動するための各走査線信号を生成する走査線駆動回路とを備え、前記レベル変換部は、第１および第２キャパシタと、制御入力端の論理レベルが前記一方である場合に一方および他方の端子間がオン状態となり、前記論理レベルの他方である場合にオフ状態となる第１乃至第５スイッチと、制御入力端の論理レベルが前記一方である場合に一方および他方の端子間がオフ状態となり、前記他方である場合にオン状態となる第６および第７スイッチと、を備え、前記低電圧サンプリング信号Ｃｊが、前記第１乃至第４スイッチ、前記第６および第７スイッチにおける制御入力端にそれぞれ供給され、前記低電圧サンプリング信号Ｃｊ＋１が、前記第３、第４および第６スイッチにおける一方の端子にそれぞれ供給され、前記低電圧サンプリング信号Ｃｊ＋３が、前記第５スイッチにおける制御入力端に供給され、前記第４スイッチにおける他方の端子が、前記高電圧サンプリング信号Ｓｊの出力端である前記第１キャパシタにおける一方の端子と、前記第５スイッチにおける一方の端子とにそれぞれ接続され、前記第１キャパシタにおける他方の端子が、前記第２および第７スイッチにおける一方の端子にそれぞれ接続され、前記第７スイッチの他方の端子が、前記第３スイッチにおける他方の端子、および、前記第２キャパシタにおける一方の端子にそれぞれ接続され、前記第２キャパシタにおける他方の端子が、前記第１スイッチにおける一方の端子、および、前記第６スイッチにおける他方の端子にそれぞれ接続され、前記第１、第２および第５スイッチにおける他方の端子が、前記論理レベルの他方を供給する給電線に接続されたことを特徴とする。
【００１９】
この発明によれば、最も高速で動作するシフトレジスタ部を前記高電圧サンプリング信号の高論理レベルよりも低い低電源電圧によって動作させることができる。
【００２０】
ここで、前記走査線駆動回路は、前記画像信号の最大振幅よりも高電圧の電源電圧の給電をうけて動作するシフトレジスタを備え、当該シフトレジスタの出力信号に基づいて前記走査線信号を生成することが好ましい。この場合には、データ線駆動回路のシフトレジスタ部だけが低電源電圧で動作することになるが、当該シフトレジスタ部の駆動周波数は、走査線駆動回路の駆動周波数として高いので、電気光学パネル全体として見たときの寿命を大幅に延ばすことができるとともに、走査線駆動回路にはレベル変換部を設けなくてもよいから、構成を簡易なものにすることができる。
【００２１】
ここで、前記スイッチング素子、前記シフトレジスタ部、前記レベル変換部、前記サンプリング部、および前記走査線駆動回路は、同一基板上に同一プロセスで形成された薄膜トランジスタにより構成されることが好ましい。
【００２２】
この場合、電気光学パネルを構成する薄膜トランジスタのうち最も高速で動作するのは、シフトレジスタ部に用いられるものであるが、シフトレジスタ部は低電源電圧で動作するので、そこに用いられる薄膜トランジスタの寿命を延ばすことができる。したがって、従来は、画像表示部や走査線駆動回路が正常に動作するにもかかわらず、シフトレジスタ部の誤動作によって寿命が決まっていた電気光学パネルの寿命を大幅に延ばすことができる。
【００２３】
くわえて、本発明における電子機器は、この電気光学パネルを表示手段に用いたことを特徴としている。
【００２４】
【発明の実施の形態】
＜１．第１実施形態＞
以下、本発明の実施形態について図面を参照して説明する。
【００２５】
＜１−１：電気光学装置の全体構成＞
まず、第１実施形態にかかる駆動回路が適用される電気光学装置の一例として、液晶表示装置を例示して説明する。図１は、その液晶表示装置の電気的構成を示すブロック図である。この図に示されるように、液晶表示装置は、液晶表示パネル１００と、タイミングジェネレータ２００と、画像信号処理回路３００とを備えている。このうち、タイミングジェネレータ２００は、各部で使用されるタイミング信号（必要に応じて後述する）を出力するものである。また、画像信号処理回路３００内部における相展開回路３０２は、一系統の画像信号ＶＩＤを入力すると、これをＮ相（図においてはＮ＝６）の画像信号に展開して並列に出力するものであって、画像信号をＮ個並列の信号に変換する直並列変換回路に相当する。ここで、画像信号をＮ相に展開する理由は、後述するサンプリング回路によって、スイッチング素子として機能する各ＴＦＴのソース電極における画像信号の印加時間を長くして、サンプル＆ホールド時間および充放電時間を十分に確保するためである。
【００２６】
一方、増幅・反転回路３０４は、相展開された画像信号のうち、反転が必要となるものを反転させ、この後、適宜、増幅して画像信号ＶＩＤ１〜ＶＩＤ６として液晶表示パネル１００に並列的に供給するものである。なお、反転するか否かについては、一般には、データ信号の印加方式が▲１▼走査線単位の極性反転であるか、▲２▼データ信号線単位の極性反転であるか、▲３▼画素単位の極性反転であるかに応じて定められ、その反転周期は、１水平走査期間またはドットクロック周期に設定される。
【００２７】
また、相展開された画像信号ＶＩＤ１〜ＶＩＤ６の液晶表示パネル１００への供給タイミングは、図１に示される液晶表示装置では同時とするが、ドットクロックに同期して順次ずらしてもよく、この場合は後述するサンプリング回路にてＮ相の画像信号を順次サンプリングすればよい。
【００２８】
＜１−２：液晶表示パネルの構成＞
次に、液晶表示パネル１００の概略構成について図２および図３を参照して説明する。ここで、図２は、液晶表示パネル１００の構造を説明するための斜視図であり、図３は、液晶表示パネル１００の構造を説明するための一部断面図である。これらの図に示されるように、液晶表示パネル１００は、画素電極１１８等が形成されたガラスや半導体等の素子基板１０１と、共通電極１０８等が形成されたガラス等の透明な対向基板１０２とが、スペーサＳが混入されたシール材１０５によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられ、この間隙に液晶１０６が封入された構造となっている。
【００２９】
また、素子基板１０１の対向面であってシール材１０５の外側には、後述する走査線側駆動回路１３０、サンプリング回路１４０、及びデータ線側駆動回路１５０等の駆動回路群１２０が形成されている。また、そこには、外部接続電極（図示省略）が形成されて、タイミングジェネレータ２００および画像信号処理回路３００からの各種信号を入力するようになっている。なお、対向基板１０２の共通電極１０８は、素子基板１０１との貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、素子基板１０１の外部接続電極から延在する配線と電気的に導通が図られている。
【００３０】
ほかに、対向基板１０２には、液晶表示パネル１００の用途に応じて、例えば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第３に、液晶表示パネル１００に光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板１０２に設けられる。くわえて、素子基板１０１および対向基板１０２の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には貼付け又は間隙をもって配向方向に応じた偏光板１０３、１０４がそれぞれ設けられる。ただし、液晶１０８として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【００３１】
さて、説明を再び図１に戻して、液晶表示パネル１００の電気的構成について説明する。液晶表示パネル１００の素子基板１０１にあっては、画像表示領域ＡＡが形成されている。そこには、図においてＸ方向に沿って平行に複数本の走査線１１２が配列して形成され、また、これと直交するＹ方向に沿って平行に複数本のデータ線１１４が形成されている。そして、これらの走査線１１２とデータ線１１４との各交点においては、ＴＦＴ１１６のゲート電極が走査線１１２に接続される一方、ＴＦＴ１１６のソース電極がデータ線１１４に接続されるとともに、ＴＦＴ１１６のドレイン電極が画素電極１１８に接続されている。そして、各画素は、画素電極１１８と、対向基板１０２に形成された共通電極１０８と、これら両電極間に挟持された液晶１０６とによって構成される結果、走査線１１２とデータ線１１４との各交点に対応して、マトリクス状に配列することとなる。なお、このほかに、各画素毎に、蓄積容量（図示省略）が設けられて、電気的にみて画素電極１１８と共通電極１０８とに挟持された液晶層に対して並列となっている。
【００３２】
次に、駆動回路群１２０は、走査線側駆動回路１３０、サンプリング回路１４０、およびデータ線側駆動回路１５０からなり、上述のように素子基板１０１上に形成されるものである。これらの回路は、画素のＴＦＴと共通の製造プロセス（例えば、高温ポリシリコンプロセス）を用いてＴＦＴで形成されている。これにより、集積化や製造コストの面などにおいて有利となる。なお、この例では、データ線側駆動回路１５０とサンプリング回路１４０を別体として説明するが、両者を一体としてデータ線１１４を駆動するデータ線駆動回路と捉えてもよいことは勿論である。
【００３３】
さて、走査線側駆動回路１３０は、シフトレジスタを有し、タイミングジェネレータ２００からのクロック信号YCLKや、その反転クロック信号YCLKinv、転送開始パルスＤＹ等に基づいて、高電圧走査線信号Ｙ１、Ｙ２、…、Ｙｍを各走査線１１２に対して順次出力するものであり、シフトレジスタにおいてクロック信号に応じてパルスＤＹをシフトするタイミングで高電圧走査線信号Ｙ１、Ｙ２、…、Ｙｍを出力する。
【００３４】
一方、サンプリング回路１４０は、６本のデータ線１１４を１群とし、これらの群に属するデータ線１１４に対し、高電圧サンプリング信号Ｓ１〜Ｓｎにしたがって画像信号ＶＩＤ１〜ＶＩＤ６をぞれぞれサンプリングして供給するものである。詳細には、サンプリング回路１４０には、ＴＦＴからなるスイッチ１４１が各データ線１１４の一端に設けられるとともに、各スイッチ１４１のソース電極は、画像信号ＶＩＤ１〜ＶＩＤ６のいずれかが供給される信号線に接続され、また、各スイッチ１４１のドレイン電極は１本のデータ線１１４に接続されている。さらに、各群に属するデータ線１１４に接続された各スイッチ１４１のゲート電極は、その群に対応して高電圧サンプリング信号Ｓ１〜Ｓｎが供給される信号線のいずれかに接続されている。前述したように画像信号ＶＩＤ１〜ＶＩＤ６は同時に供給されるので、サンプリング信号Ｓ１により同時にサンプリングされることとなる。なお、画像信号ＶＩＤ１〜ＶＩＤ６が順次ずれたタイミングで供給される場合には、高電圧サンプリング信号Ｓ１、Ｓ２、…、Ｓｎにより順次サンプリングされることとなる。
【００３５】
ここで、画像信号ＶＩＤ１〜ＶＩＤ６と高電圧サンプリング信号Ｓ１、Ｓ２…とのレベル関係は以下のように設定してある。すなわち、スイッチ１４１を構成するＴＦＴにおいて支障なくサンプリングが行えるように高電圧サンプリング信号Ｓ１、Ｓ２、…、Ｓｎの高論理レベルは、画像信号ＶＩＤ１〜ＶＩＤ６の最大振幅レベルよりも高電圧にしてある。また、画像表示領域ＡＡに設けられたＴＦＴ１１６においてもサンプリングされた画像信号を支障なく画素に取り込めるように、高電圧走査線信号Ｙ１、Ｙ２、…、Ｙｍの高論理レベルは、画像信号ＶＩＤ１〜ＶＩＤ６の最大振幅レベルよりも高電圧にしてある。
【００３６】
また、データ線側駆動回路１５０は、タイミングジェネレータ２００からのクロック信号XCLKや、その反転クロック信号XCLKinv、転送開始パルスＤＸ等に基づいて、高電圧サンプリング信号Ｓ１〜Ｓｎを順次出力するものである。なお、データ線側駆動回路１５０の詳細については後述する。
【００３７】
＜１−３：ＴＦＴの特性＞
次に、ＴＦＴの特性について説明する。図４は、ＰチャネルＴＦＴにおける閾値電圧の時間変化を示すグラフである。この図において縦軸は閾値電圧のエンハンスメント側へのシフト量、横軸は電圧印加時間である。この試験にあっては、ドレイン電極とソース電極に同一電圧を印加し、ゲート電圧を変化させて行った。Ｖ１〜Ｖ５は、ゲート・ソース間の電圧であって、Ｖ１＜Ｖ２＜Ｖ３＜Ｖ４＜Ｖ５の関係にある。
【００３８】
この図から明らかなように、印加電圧時間が長くなると、ＰチャネルＴＦＴの閾値電圧のシフト量が大きくなる。また、その程度はゲート・ソース間の電圧が大きくなる程、大きくなる。閾値電圧がエンハンスメント側にシフトするということは、ＴＦＴの動作速度が遅くなることを意味する。
【００３９】
閾値電圧がシフトする理由については、ホットキャリア現象によるゲート酸化膜の正電荷の捕獲が考えられる。これは電流の担い手であるキャリアによって、ゲート酸化膜の界面に、キャリア自身を捕らえる場所(界面準位)が徐々に形成されていくと説明することができる。このホットキャリア現象には、チャネルホットキャリア注入現象やドレインアバレンシェホットキャリア注入現象等で説明がされる。
【００４０】
まず、チャネルホットキャリア注入現象について図５を参照して説明する。図５に示すようにソース電極に対してゲート電極及びドレイン電極を低電位に設定し、かつ、ゲート電圧Ｖｇがドレイン電圧Ｖｄより大きな場合を考える。チャネル内のホールはソース電極からドレイン電極に移動するが、このときのチャネル方向の電界によりゲート酸化膜との界面のエネルギー障壁より大きなエネルギーを得たホットホールを一部で発生する。このホットホールが高いゲート電位に引っ張られ、ゲート酸化膜に注入される現象である。これにより、ゲート酸化膜が劣化し、しきい値電圧が変化する。
【００４１】
また、ドレインアバレンシュホットキャリア注入現象について図６を参照して説明する。この現象は、ドレイン電圧Ｖｄがゲート電圧Ｖｇよりも高い場合に発生する。この場合には、ドレイン近傍においてホールが高いドレイン電圧により加速され、格子の衝突電離またはアバランシュ倍増によって電子−正孔対を発生し、それらがホットとなりゲート酸化膜中に注入される。これによってゲート酸化膜が劣化する。
【００４２】
さらに、本願発明者らは、各種の実験を行って、ＴＦＴの閾値電圧のシフト量が、印加電圧と貫通電流との積と高い相関関係があることを見いだした。貫通電流はドレイン・ソース間を流れる電流であるから、ＴＦＴを用いて構成した論理回路において、単位時間当たりの論理レベルの反転回数が多い程、その値が大きくなる。これを、データ線側駆動回路１５０と走査線側駆動回路１３０に当てはめて考えると、そのクロック周波数が高い程、ＴＦＴの寿命が短いことになる。上述した相展開回路３０２によって、データ線側駆動回路１５０のクロック周波数を下げることができるが、それでも走査線側駆動回路１３０のクロック周波数に比較すると遙かに高い。したがって、長時間使用すると、最も高速で動作するデータ線側駆動回路１５０が最初に誤動作を起こすことになり、解決すべき課題の欄で説明した現実の問題点と一致する。
【００４３】
本実施形態は、このような知見に基づいてなされたものであり、高速で動作する部分については、ＴＦＴの劣化原因の一つである印加電圧を下げることによって閾値電圧のシフトを抑圧し、液晶表示パネル１００の長寿命化を図るものである。
【００４４】
＜１−４：データ線側駆動回路＞
次に、データ線側駆動回路１５０について説明する。図７はデータ線側駆動回路の全体構成を示すブロック図であり、図８はデータ線側駆動回路の各種の信号波形を示すタイミングチャートである。図７に示すように、データ線側駆動回路１５０は、Ｘシフトレジスタ１５１０、論理演算部１５２０およびレベルシフト部１５３０を備えている。このうち、Ｘシフトレジスタ１５１０および論理演算部１５２０には、第１高電位側電圧VGG1（低電源電圧）と低電位側電圧VSSとが給電される一方、レベルシフト部１５２０には第２高電位側電圧VGG2（高電源電圧）と低電位側電圧VSSとが給電されるようになっている。ここで、低電位側電圧VSSの値は０Ｖに設定してある。また、第１高電位側電圧VGG1の値は、Ｘシフトレジスタ１５１０の寿命が十分長くなるように設定されており、例えば、３Ｖ〜５Ｖである。一方、第２高電位電圧VGG2の値は、サンプリング回路１４０のスイッチ１４１たるＴＦＴを駆動できるように設定されており、例えば、１５Ｖである。すなわち、VGG1＜VGG2となるように設定してある。
【００４５】
Ｘシフトレジスタ１５１０は、図８に示す転送開始パルスＤＸをクロック信号XCLKおよび反転クロック信号XCLKinvに従ってシフトしてｎ＋１個のシフトパルスＣ１、Ｃ２、…、Ｃn+1を順次生成する。これらのシフトパルスＣ１、Ｃ２、…、Ｃn+1の１周期はクロック信号XCLKの１周期と一致し、また、隣り合うシフトパルス同士のアクティブ期間は、クロック信号XCLKの１／２周期だけ重複する。ここで、Ｘシフトレジスタ１５１０は、第１高電位側電圧VGG1と低電位側電圧VSSとが給電されているから、シフトパルスＣ１、Ｃ２、…、Ｃn+1の論理レベルは、図８に示すようにＬレベルがVSSとなる一方、ＨレベルがVGG1となる。
【００４６】
次に、論理演算部１５２０は、ｎ個のＮＡＮＤ回路Ａ1〜Ａｎとｎ個のインバータＢ１〜Ｂｎを備えている。第ｊ番目のＮＡＮＤ回路Ａｊは、第ｊ番目のシフトパルスＣjと第ｊ＋１番目のシフトパルスＣj+1との論理積の反転を出力し、第ｊ番目のインバータＢｊはこれを反転して低電圧サンプリング信号Ｓj'として出力するようになっている。これにより、アクティブ期間の重複を無くすことができる。また、論理演算部１５２０も、Ｘシフトレジスタ１５１０と同様に第１高電位側電圧VGG1と低電位側電圧VSSとが給電されているから、低電圧サンプリング信号Ｓ１'、Ｓ２'、…Ｓｎ'の論理レベルは、図８に示すようにＬレベルがVSSとなる一方、ＨレベルがVGG1となる。
【００４７】
次に、レベルシフト部１５３０は、ｎ個のレベルシフトユニットＵ１〜Ｕｎを備えている。各レベルシフトユニットＵ１〜Ｕｎの構成については後述するが、これらによって、低電圧サンプリング信号Ｓ１'、Ｓ２'、…、Ｓｎ'が高電圧サンプリング信号Ｓ１、Ｓ２、…、Ｓｎに変換される。高電圧サンプリング信号Ｓ１、Ｓ２、…、Ｓｎの論理レベルは、図８に示すようにＬレベルがVSSとなる一方、ＨレベルがVGG2となる。
【００４８】
このように、データ線側駆動回路１５０にあっては、画像信号ＶＩＤをサンプリングするために必要とされる高電圧サンプリング信号Ｓ１〜Ｓｎを生成するのに、まず、第１高電位側電圧VGG1をＸシフトレジスタ１５１０と論理演算部１５２０に給電して低電圧サンプリング信号Ｓ１'〜Ｓｎ'を生成し、この後、第２高電位側電圧VGG2をレベルシフト部１５３０に給電してＬレベルがVSS、ＨレベルがVGG2となる高電圧サンプリング信号Ｓ１〜Ｓｎを生成した。換言すれば、レベルシフト部１５３０によってレベル変換を行うことにより、Ｘシフトレジスタ１５１０および論理演算部１５２０を、高電圧サンプリング信号Ｓ１〜Ｓｎの高論理レベルVGG2より低電圧の第１高電位側電圧VGG1を用いて動作させ、これによりＴＦＴ特性の経年変化を抑圧するようにしてある。
【００４９】
＜１−４−１：Ｘシフトレジスタ＞
次に、Ｘシフトレジスタの詳細な構成について説明する。本実施形態の液晶表示装置は、必要に応じて画像の上下あるいは左右を反転して表示させる反転表示モードを有している。Ｘシフトレジスタ１５１０は反転表示モードに対応できるようになっている。Ｘシフトレジスタ１５１０の構成例については各種のものが考えられるが、ここでは、２つの態様について説明する。
【００５０】
図９は第１の態様に係るＸシフトレジスタの主要構成を示す回路図である。まず、データ線側駆動回路１５０において、高電圧サンプリング信号をＳ１、Ｓ２、…、Ｓｎという順番で出力する場合、転送開始パルスＤＸ（Ｒ）を右（Ｒ）方向に転送する一方、高電圧サンプリング信号をＳｎ、Ｓｎ−１、…、Ｓ１という順番で出力する場合、転送開始パルスＤＸ（Ｌ）を左（Ｌ）方向に転送する。
図９に示されるように、Ｘシフトレジスタ１５１０は、ｎ＋２段の単位回路を縦続して接続した構成となっている。このうち、各段の単位回路は、制御信号がＨレベルの場合に入力信号を反転するクロックドインバータ１５１１と、制御信号ＸＲがアクティブの場合に入力信号を反転するインバータ１５１４と、制御信号がＨレベルの場合にインバータ１５１４による反転信号を反転するクロックドインバータ１５１２と、制御信号ＸＬがアクティブの場合に入力信号を反転するインバータ１５１３とからなる。これらのクロックドインバータ１５１１、１５１２およびインバータ１５１３、１５１４は、ＰチャネルおよびＮチャネル型のＴＦＴを組み合わせて構成される。
【００５１】
ここで、制御信号ＸＲは、転送開始パルスＤＸ（Ｒ）をＲ方向に転送する場合にアクティブとなる信号であり、また、制御信号ＸＬは、転送開始パルスＤＸ（Ｌ）をＬ方向に転送する場合にアクティブとなる信号である。すなわち、制御信号ＸＬ、ＸＲは互いに排他的にアクティブとなる信号である。
【００５２】
また、クロック信号XCLKは、左から右方向にみた場合における奇数段目の単位回路のクロックドインバータ１５１１および偶数段目の単位回路のクロックドインバータ１５１２に、各制御信号としてそれぞれ供給される。また、反転クロック信号XCLKinvは、偶数段目の単位回路のクロックドインバータ１５１１および奇数段目の単位回路のクロックドインバータ１５１２に、各制御信号としてそれぞれ供給される。すなわち、偶数段目の単位回路におけるクロックドインバータ１５１１、１５１２の各制御信号は、奇数段目の単位回路におけるクロックドインバータ１５１１、１５１２の各制御信号を入れ替えた関係にある。
【００５３】
このような構成において、転送開始パルスＤＸ（Ｒ）をＲ方向に転送する場合には、インバータ１５１４の出力がクロックドインバータ１５１２の入力に帰還される一方、クロックドインバータ１５１２の出力がインバータ１５１４の入力に帰還される構成となっており、各段のインバータ１５１４の出力信号がシフトパルスＣ１、Ｃ２、…、Ｃn+1として出力される。一方、転送開始パルスＤＸ（Ｌ）をＬ方向に転送する場合には、インバータ１５１３の出力がクロックドインバータ１５１１の入力に帰還される一方、クロックドインバータ１５１１の出力がインバータ１５１３の入力に帰還される構成となっており、各段のインバータ１５１３の出力信号がシフトパルスＣn+1、Ｃｎ、…、Ｃ１として出力される。
【００５４】
次に、第２の態様について説明する。図１０は、第２の態様に係るＸシフトレジスタの主要構成を示す回路図である。この図に示すようにＸシフトレジスタ１５１０は、制御信号ＸＲが供給されるｎ＋１個のトランスミッションゲート１５０１と、制御信号ＸＲが供給されるｎ＋１個のトランスミッションゲート１５０２を備えている。トランスミッションゲート１５０１は制御信号ＸＲのアクティブ期間にのみオン状態となる一方、トランスミッションゲート１５０２は制御信号ＸＬのアクティブ期間にのみオン状態となる。したがって、Ｒ方向に転送開始パルスＤＸ（Ｒ）を転送する場合には、図中実線の矢印で示す経路で転送開始パルスＤＸ（Ｒ）が転送される一方、Ｌ方向に転送開始パルスＤＸ（Ｌ）を転送する場合には、図中点線の矢印で示す経路で転送開始パルスＤＸ（Ｌ）が転送されることになる。
【００５５】
また、Ｘシフトレジスタ１５１０は、ｎ＋１個の単位回路を備えており、各単位回路はクロックドインバータ１５０３，１５０４と、インバータ１５０５，１５０６を備えている。そして奇数段の単位回路にあっては、クロックドインバータ１５０３に反転クロック信号XCLKinvが供給されるとともにクロックドインバータ１５０４にクロック信号XCLKが供給されるようになっている。一方、偶数段の単位回路にあっては、クロックドインバータ１５０３にクロック信号XCLKが供給されるとともにクロックドインバータ１５０４に反転クロック信号XCLKinvが供給されるようになっている。
【００５６】
これにより、シフトパルスＣ１、Ｃ２、…、Ｃn+1は、隣り合うシフトパルス同士でアクティブ期間がクロック信号XCLKの１／２周期だけ重複することになる。
【００５７】
＜１−４−２：レベルシフトユニット＞
次に、レベルシフト部１５３０を構成するレベルシフトユニットＵ１〜Ｕｎについて詳細に説明する。各レベルシフトユニットＵ１〜Ｕｎは同一の構成であり、それらの構成例については各種のものが考えられるが、ここでは、２つの態様について説明する。
【００５８】
まず、第１の態様に係るレベルシフトユニットは、カレントミラータイプのものである。図１１は第１の態様に係るレベルシフトユニットの主要構成を示す回路図である。なお、このレベルシフトユニットＵａは、ｊ番目のユニットでありそこにはｊ番目の低電圧サンプリング信号Ｓｊ'が供給されるようになっている。
【００５９】
この図に示すようにカレントミラータイプのレベルシフトユニットＵａは、第２高電位側電圧VGG2が給電される高電位側電源ラインＬａと低電位側電圧VSSが給電される低電位側電源ラインＬｂを備えている。そして、高電位側電源ラインＬａと低電位側電源ラインＬｂとの間に直列接続されたＰチャネルＴＦＴＰ１とＮチャネルＴＦＴＮ１とによって、電圧Ｖｃ(=(VGG2+VSS)／２)を生成し、これをＰチャネルＴＦＴＰ２，Ｐ６およびＮチャネルＴＦＴＮ８の各ゲートに供給し、これによりカレントミラー回路が構成されている。また、ＰチャネルＴＦＴＰ３，Ｐ５およびＮチャネルＴＦＴＮ３，Ｎ５は差動増幅回路を構成しており、さらにＰチャネルＴＦＴＰ７およびＮチャネルＴＦＴＮ７はインバータを構成している。
【００６０】
以上の構成において、低電圧サンプリング信号Ｓｊ’がＬレベル(=VSS)になると、ＮチャネルＴＦＴＮ２，Ｎ５がオフ状態となる一方、ＰチャネルＴＦＴＰ５がオン状態となる。したがって、ＰチャネルＴＦＴＰ７およびＮチャネルＴＦＴＮ７のゲート電圧がＨレベル(=VGG2)となり、Ｌレベル(=VSS)の高電圧サンプリング信号Ｓｊがサンプリング部１４０に供給される。一方、低電圧サンプリング信号Ｓｊ'がＨレベル(=VGG1)になると、ＮチャネルＴＦＴＮ２，Ｎ５がオン状態となる一方、ＰチャネルＴＦＴＰ５がオフ状態となる。したがって、ＰチャネルＴＦＴＰ７およびＮチャネルＴＦＴＮ７のゲート電圧がＬレベル(=VSS)となり、Ｈレベル(=VGG2)の高電圧サンプリング信号Ｓｊがサンプリング部１４０に供給される。
【００６１】
これにより、低電位側電圧VSSと第１高電位側電圧VGG1との間で振れる低電圧サンプリング信号Ｓｊ'が、低電位側電圧VSSと第２高電位側電圧VGG2との間で振れる高電圧サンプリング信号Ｓｊに変換される。カレントミラータイプのレベルシフトユニットＵａは、ゲート数が多く消費電力が大ききものの、高速動作が可能であるといった利点がある。
【００６２】
次に、第２の態様に係るレベルシフトユニットは、フリップフロップタイプのものである。図１２は第２の態様に係るレベルシフトユニットの主要構成を示す回路図である。なお、このレベルシフトユニットＵｂは、ｊ番目のユニットでありそこにはｊ番目の低電圧サンプリング信号Ｓｊ'が供給されるようになっている。
【００６３】
この図に示すようにフリップフロップタイプのレベルシフトユニットＵｂは、低電圧サンプリング信号Ｓｊ'とこれをインバータＩＮＶ１によって反転した信号とにしたがって、第２高位側電圧VGG2または低位側電圧VSSのいずれかで安定する構成となっており、このうち、信号線▲２▼の電位がインバータを介して高電圧サンプリング信号Ｓｊとして取り出されるようになっている。
【００６４】
具体的には、低電圧サンプリング信号Ｓｊ'がＨレベル(=VGG1)の場合には、ＰチャネルＴＦＴＰ１１がオン状態となるので、信号線▲１▼の電位が低位側電圧VSSとなるとともに、これにより、ＮチャネルＴＦＴＮ１４がオン状態となる。また、低電圧サンプリング信号Ｓｊ'がインバータＩＮＶ１で反転される結果、ＮチャネルＴＦＴＮ２のゲートがＬレベルとなるため、当該トランジスタＮ２もオンするので、信号線▲２▼の電位が第２高位側電圧VGG2となる。この結果、ＮチャネルＴＦＴＮ１３がオフ状態となり、また、低電圧サンプリング信号Ｓｊ'がＨレベル(=VGG1)であるため、ＮチャネルＴＦＴＮ１１もオフ状態になるので、信号線▲１▼の電位は、第２高位側電圧VGG2から完全に切り離されて、低位側電圧VSSで安定する。一方、低電圧サンプリング信号Ｓｊ'がインバータＩＮＶ１で反転される結果、ＰチャネルＴＦＴＰ１２のゲートがＬレベルとなるため、当該トランジスタＰ１２がオフ状態となるので、信号線▲２▼の電位は、低位側電圧VSSから完全に切り離されて、第２高位側電圧VGG2で安定することとなる。
【００６５】
反対に、低電圧サンプリング信号Ｓｊ'がＬレベルであれば、各ＴＦＴＰ１１、Ｐ１２、Ｎ１１〜Ｎ１４のオン・オフがすべて逆になるので、信号線▲１▼の電位は第２高位側電圧VGG2で安定する一方、信号線▲２▼の電位は低位側電圧VSSで安定することとなる。そして、信号線▲２▼の電位はインバータＩＮＶ２，ＩＮＶ３を介して高電圧サンプリング信号Ｓｊとして取り出される。
【００６６】
これにより、低電位側電圧VSSと第１高電位側電圧VGG1との間で振れる低電圧サンプリング信号Ｓｊ'が、低電位側電圧VSSと第２高電位側電圧VGG2との間で振れる高電圧サンプリング信号Ｓｊに変換される。フリップフロップタイプのレベルシフトユニットＵｂは、前述したレベルシフトタイプのものに比較して動作速度が遅いものの、ゲート数が少なくかつ低消費電力であるといった利点がある。
【００６７】
このように、レベルシフトユニットＵａ，Ｕｂは、低電圧サンプリング信号Ｓ１'〜Ｓｎ'をレベル変換して高電圧サンプリング信号Ｓ１〜Ｓｎを生成した。この場合、高電圧サンプリング信号Ｓ１〜Ｓｎの高論理レベルは、サンプリング回路１４０において画像信号ＶＩＤ１〜ＶＩＤ６を支障なくサンプリングできるように設定されている。この例のように、サンプリング回路１４０をＴＦＴ１４１を用いて構成する場合には、画像信号ＶＩＤ１〜ＶＩＤ６の最大振幅レベルよりも高電圧サンプリング信号Ｓ１〜Ｓｎの高論理レベルが高いことが必要である。仮に、画像信号ＶＩＤ１〜ＶＩＤ６の最大振幅レベルが第１高電位側電圧VGG1より低ければ、レベルシフト部１５１０を用いる必要がない。換言すれば、画像信号画像信号ＶＩＤ１〜ＶＩＤ６の最大振幅レベルは、第１高電位側電圧VSS1から第２高電位側電圧VGG2（高電圧サンプリング信号の高論理レベル）までの範囲内にある。
【００６８】
＜１−５：走査線駆動回路＞
次に、走査線側駆動回路１３０について説明する。図１３は走査線側駆動回路の全体構成を示すブロック図であり、図１４は走査線側駆動回路の各種の信号波形を示すタイミングチャートである。走査線側駆動回路１３０の基本構成は、上述したデータ線側駆動回路１５０と同様である。
【００６９】
図１３に示すように、走査線側駆動回路１３０は、Ｙシフトレジスタ１３１０、論理演算部１３２０およびレベルシフト部１３３０を備えている。このうち、Ｙシフトレジスタ１３１０はＸシフトレジスタ１５１０に、論理演算部１３２０は論理演算部１５２０に、レベルシフト部１５３０はレベルシフト部１３３０に各々対応しており、データ線側駆動回路１５０がｎ個の高電圧サンプリング信号Ｓ１〜Ｓｎを生成するのに対し、走査線側駆動回路１３０はｍ個の高電圧走査線信号Ｙ１〜Ｙｍを生成する。
【００７０】
Ｙシフトレジスタ１３１０および論理演算部１３２０には、第１高電位側電圧VGG1と低電位側電圧VSSとが給電される一方、レベルシフト部１３２０には第２高電位側電圧VGG2と低電位側電圧VSSとが給電されるようになっている。
【００７１】
Ｙシフトレジスタ１３１０の単位回路は、図９または図１０に示すものと同じである。Ｙシフトレジスタ１３１０は、図１４に示す転送開始パルスＤＹをクロック信号YCLKおよび反転クロック信号YCLKinvに従ってシフトしてｍ＋１個のシフトパルスＣ１、Ｃ２、…、Ｃm+1を順次生成する。シフトパルスＣ１、Ｃ２、…、Ｃm+1の論理レベルは、図１４に示すようにＬレベルがVSSとなる一方、ＨレベルがVGG1となる。
【００７２】
また、論理演算部１３２０は上述した論理演算部１５２０と同様に構成されており、単位回路の段数のみが相違する。この論理演算部１３２０には第１高電位側電圧VGG1と低電位側電圧VSSとが給電されるので、その出力信号たる低電圧走査線信号Ｙ１'〜Ｙｍ'は、図１４に示すようにＬレベルがVSSとなる一方、ＨレベルがVGG1となる。
【００７３】
次に、レベルシフト部１３３０はｍ個のレベルシフトユニットＵ１〜Ｕｍを備えており、各レベルユニットは図１１または図１２に示すものと同様に構成されている。したがって、レベルシフト部１３３０によって、低電圧走査線信号Ｙ１'、Ｙ２'、…、Ｙｎ'が高電圧走査線信号Ｙ１、Ｙ２、…、Ｙｍに変換される。高電圧走査線信号Ｙ１、Ｙ２、…、Ｙｍの論理レベルは、図１４に示すようにＬレベルがVSSとなる一方、ＨレベルがVGG2となる。
【００７４】
このように、走査線側駆動回路１３０にあっては、画素を構成するＴＦＴ１１６において画像信号ＶＩＤを支障なく取り込めるように高電圧走査線信号Ｙ１〜Ｙｍを生成するのに、まず、第１高電位側電圧VGG1をＹシフトレジスタ１３１０と論理演算部１３２０に給電して低電圧走査線信号Ｙ１'〜Ｙｍ'を生成し、この後、第２高電位側電圧VGG2をレベルシフト部１３３０に給電してＬレベルがVSS、ＨレベルがVGG2となる高電圧走査線信号Ｙ１〜Ｙｍを生成した。換言すれば、レベルシフト部１３３０によってレベル変換を行うことにより、Ｙシフトレジスタ１３１０および論理演算部１３２０を、高電圧走査線信号Ｙ１〜Ｙｍの高論理レベルVGG2より低電圧の第１高電位側電圧VGG1を用いて動作させている。これにより、走査線側駆動回路１３０を構成するＴＦＴ素子の劣化を抑えることができ、長時間使用しても誤動作しない駆動回路を提供することができる。
【００７５】
＜１−６：液晶表示パネルの全体動作＞
次に、上述した構成にかかる液晶表示パネルの動作について説明する。まず、走査線側駆動回路１３０において、垂直走査期間の最初に転送開始パルスＤＹが供給される。この転送開始パルスＤＹは、走査線側駆動回路１３０において、クロック信号YCLKおよびその反転クロック信号YCLKinvによって順次シフトされて、各走査線１１２に出力される。これにより、複数の走査線１１２が１本ずつ線順次に選択されることとなる。
【００７６】
一方、データ線線側駆動回路１５０において、転送開始パルスＤＸが供給されると、上述のように、転送開始パルスＤＸは、データ線側駆動回路１５０において、クロック信号XCLKおよびその反転クロック信号XCLKinvの半周期毎に順次シフトされて、サンプリング信号Ｓ１〜Ｓｎとして出力される。
【００７７】
ここで、サンプリング信号Ｓ１が出力されると、この群に属する６本のデータ線１１４に、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされて、これらの画像信号ＶＩＤ１〜ＶＩＤ６が現時点で選択された走査線と交差する６個の画素に、当該ＴＦＴ１１６によってそれぞれ書き込まれることとなる。この後、サンプリング信号Ｓ２が出力されると、今度は、次の６本のデータ線１１４にそれぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされ、これらの画像信号ＶＩＤ１〜ＶＩＤ６がその時点で選択された走査線と交差する６個の画素に、当該ＴＦＴ１１６によってそれぞれ書き込まれることとなる。
【００７８】
以下同様にして、サンプリング信号Ｓ３、Ｓ４、……、Ｓｎが順次出力されると、各サンプリング信号に属する６本のデータ線１１４にそれぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされ、これらの画像信号ＶＩＤ１〜ＶＩＤ６がその時点で選択された走査線と交差する６個の画素にそれぞれ書き込まれることとなる。そして、この後、次の走査線が選択され、再び、データ線１１４がプリチャージされ、サンプリング信号Ｓ１〜Ｓｎが順次出力されて、同様な書き込みが繰り返し実行されることとなる。
【００７９】
このような駆動方式では、サンプリング回路１４０におけるスイッチ１４１を駆動制御するデータ線側駆動回路１５０の段数が、各データ線１１４を点順次で駆動する方式と比較して１／６に低減される。さらに、データ線側駆動回路１５０に供給すべきクロック信号YXCLKおよびその反転クロック信号YXCLKinvの周波数も各データ線１１４を点順次で駆動する方式と比較すると１／６で済むので、段数の低減化と併せて低消費電力化も図られることとなる。
さらに、液晶表示パネル１００において最も高い周波数のクロック信号XCLKおよびその反転クロック信号XCLKinvが供給されるデータ線側駆動回路１５０にあっては、Ｘシフトレジスタ１５１０を比較的低い電圧で動作させる一方、レベルシフト部１５３０において低電圧サンプリング信号Ｓ１'〜Ｓｎ'のレベルを変換して高電圧サンプリング信号Ｓ１〜Ｓｎを生成したので、大振幅の画像信号をサンプリング部１４０おいて支障無くサンプリングしつつ、データ線側駆動回路１５０を構成するＴＦＴ素子の劣化を防止することができる。また、走査線側駆動回路１３０にあってもＹシフトレジスタ１３１０の後段にレベルシフト部１３２０を設けたので、走査線側駆動回路１３０を構成するＴＦＴ素子の劣化を防止することができる。この結果、長時間使用しても誤動作しないデータ線側駆動回路１５０と走査線駆動回路１３０を実現でき、液晶表示パネル１００の寿命を大幅に長くすることができる。
【００８０】
＜１−７：第１実施形態の変形例＞
上述した液晶表示装置にあっては、データ側駆動回路１５０のみならず、走査線側駆動回路１３０においても、論理演算部１３２０の後段にシフトレジスタ部１３３０を設けて低電圧走査線信号Ｙ１'〜Ｙｍ'を高電圧走査線信号Ｙ１〜Ｙｍに変換した。しかしながら、レベルシフト部１３３０は、各低電圧走査線信号Ｙ１'〜Ｙｍ'に対応してｍ個のレベルシフトユニットＵ１〜Ｕｍを設ける必要があるので、走査線側駆動回路１３０の占有面積が大きくなる。一方、データ線側駆動回路１５０のＸクロック信号XCLKの周波数は、走査線駆動回路１３０のＹクロック信号ＹＣＬＫに比較して遙かに高い。したがって、同一の電源電圧で動作させるとすれば、データ側駆動回路１５０の方が走査線側駆動回路１３０よりも速く誤動作を起こす。このため、データ側駆動回路１５０のみにレベルシフト部１５３０を設け、走査線側駆動回路１３０ではレベルシフト部１３３０を削除して、Ｙシフトレジスタ１３１０、論理演算部１３２０を第２高電位側電圧VGG2で動作させるようにしてもよい。この場合には、走査線側駆動回路１３０の回路規模が大きくなく、しかもデータ線側駆動回路１５０の長寿命化を図ることができるので、液晶表示パネル１００のコスト上昇を抑制しつつ、その寿命を大幅に延ばすことができる。
【００８１】
＜２．第２実施形態＞
第２実施形態に係る液晶表示装置の全体構成は図１に示す第１実施形態の液晶表示装置と同様であり、データ線側駆動回路の詳細な構成が第１実施形態と相違する。
【００８２】
図１５は第２実施形態に用いるデータ線側駆動回路のブロック図である。この図に示すようにデータ線側駆動回路１５０'は、Ｘシフトレジスタ１５４０とレベルシフト部１５５０とを備えている。
【００８３】
Ｘシフトレジスタ１５５０の基本構成は、図９または１０に示す第１実施形態のものと同様であり、第１高電位側電圧VGG1と低電位側電圧VSSとが給電されている。一方、第１実施形態のＸシフトレジスタ１５１０がｎ＋１個のシフトパルスＣ１〜Ｃｎ＋１を生成するのに対し、第２実施形態のＸシフトレジスタ１５４０はｎ＋３個のシフトパルスを生成する。このため、Ｘシフトレジスタ１５４０は単位回路の段数がＸシフトレジスタ１５１０と比較して２段だけ多い。
【００８４】
また、レベルシフト部１５５０はｎ個のレベルシフトユニットＵ１'〜Ｕｎ'を備えている。これらのレベルシフトユニットＵ１'〜Ｕｎ'は、後述するようにチャージポンプ回路を用いて構成されており、第２高電位側電圧VSS2や第１高電位側電圧VSS1が給電されない点で、第１実施形態のレベルシフト部１５３０と相違している。
【００８５】
図１６はレベルシフトユニットの回路図であり、図１７はそのタイミングチャートである。なお、各レベルシフトユニットは同様に構成されているので、ここでは、ｊ番目のレベルシフトユニットＵｊ'について説明する。
【００８６】
図に示すようにレベルシフトユニットＵｊ'は、ＮチャネルＴＦＴＮ２０〜Ｎ２４、ＰチャネルＴＦＴＰ２０，Ｐ２１、およびキャパシタンスＣＰ１，ＣＰ２を備えている。そして、キャパシタンスＣＰ２の端子Ｘ４の電圧がサンプリング信号Ｓｊとして取り出されるようになっている。なお、この例では、第１高電位側電圧VGG1を５Ｖ、第２高電位側電圧VGG2を１５Ｖとし、また、端子Ｘ１の電圧をｖ１、端子Ｘ２の電圧をｖ２で表すことにする。
【００８７】
図１７に示すように期間Ｔ１および期間Ｔ２にあっては、シフトパルスＣｊがＨレベルであるから、ＰチャネルＴＦＴＰ２１はオフ状態となる。このため、キャパシタンスＣＰ１およびＣＰ２は分離されており、独立して充電動作が行われることになる。
【００８８】
まず、期間Ｔ１および期間Ｔ２にあっては、ＮチャネルＴＦＴＮ２０およびＮ２２がオン状態となるので、キャパシタンスＣＰ２の端子Ｘ１は接地される一方、端子Ｘ２にはシフトパルスＣｊ＋１が給電される。また、当該期間において、ＮチャネルＴＦＴＮ２１およびＮ２３はオン状態となるから、キャパシタンスＣＰ１の端子Ｘ３には「０Ｖ」が印加される一方、端子Ｘ４にはシフトパルスＣｊ＋１が給電される。
【００８９】
ここで、期間Ｔ１において、シフトパルスＣｊ＋１はＬレベルであるから、その間、キャパシタンスＣＰ１およびＣＰ２には電荷が充電されないことになる。したがって、期間Ｔ１における電圧ｖ１、電圧ｖ２およびサンプリング信号Ｓｊは「０Ｖ」となる。一方、期間Ｔ２にあってはシフトパルスＣｊ＋１が「５Ｖ」となるので、電圧ｖ２およびサンプリング信号Ｓｊは「５Ｖ」となる。なお、端子Ｘ１は期間Ｔ２においてＮチャネルＴＦＴＮ２０を介して「０Ｖ」が印加されているから、当該期間の電圧ｖ１は「０Ｖ」となる。
【００９０】
次に、期間Ｔ３にあっては、シフトパルスＣｊがＬレベルとなり、ＰチャネルＴＦＴＰ２０がオン状態となる一方、ＮチャネルＴＦＴＮ２０がオフ状態となるから、キャパシタンスＣＰ２の端子Ｘ１にはシフトパルスＣｊ＋１が給電される。したがって、当該期間の電圧ｖ１は「５Ｖ」となる。さらに、ＮチャネルＴＦＴＮ２１およびＮ２２はオフ状態となるから、端子Ｘ２の電圧ｖ２は、シフトパルスＣｊ＋１の電圧に期間Ｔ２においてキャパシタンスＣＰ２に充電された電圧を加算したものとなる。この結果、期間Ｔ３の電圧ｖ２は「１０Ｖ」となる。くわえて、当該期間において、ＰチャネルＴＦＴ２１がオン状態となるので、キャパシタンスＣＰ１およびＣＰ２は接続される一方、ＮチャネルＴＦＴはオフ状態となる。したがって、期間Ｔ３におけるサンプリング信号Ｓｊの電圧は、電圧ｖ２に期間Ｔ２においてキャパシタンスＣＰ１に充電された電圧を加算したものとなる。この結果、期間Ｔ３のサンプリング信号Ｓｊの電圧は「１５Ｖ」となる。
【００９１】
次に、期間Ｔ４にあっては、Ｃｊ＋３がＨレベルとなるのでＮチャネルＴＦＴＮ２４がオン状態となる。このため、キャパシタンスＣＰ１およびＣＰ２に充電された電荷がＮチャネルＴＦＴＮ２４を介して放電され、これにより、サンプリング信号Ｓｊの電圧が「０Ｖ」になる一方、キャパシタンスＣＰ１およびＣＰ２の状態がリセットされる。
【００９２】
ここで、サンプリング信号Ｓｊ−１は、サンプリング信号Ｓｊと同様に生成されるから、期間Ｔ２においてＳｊ−１とＳｊは重複することになる。サンプリング信号のアクティブ期間が重複すると、表示画面においてゴーストが現れることがあるが、液晶表示パネル１００の用途によっては、若干のゴーストがあっても事足りるものもある。第２実施形態に係る液晶表示装置はそのような用途に適している。
【００９３】
以上、説明したように第２実施形態に係る液晶表示装置によれば、Ｘシフトレジスタ１５４０に第１高電位側電圧VGG1と低電位側電圧VSSとを給電して動作させるので、ＴＦＴ素子の劣化を抑圧することができ、データ線側駆動回路１５０'の長寿命化を図ることができる。また、レベルシフト部１５５０にチャージポンプタイプのものを使用したので、第２高電位側電圧VGG2を給電する必要がないといった利点がある。
【００９４】
＜３．応用例＞
次に、上述した各実施形態及び変形例で説明した液晶表示装置の応用例について説明する。
【００９５】
＜３−１：プロジェクタ＞
まず、この液晶表示装置をライトバルブとして用いたプロジェクタについて説明する。図１９は、プロジェクタの構成例を示す平面図である。
【００９６】
この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【００９７】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶パネル１００と同等であり、画像信号処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００９８】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【００９９】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１００】
＜３−２：モバイル型コンピュータ＞
次に、この液晶パネル１００を、モバイル型のパーソナルコンピュータに適用した例について説明する。図２０は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶パネル１００５の背面にバックライトを付加することにより構成されている。
【０１０１】
＜３−３：携帯電話＞
さらに、この液晶パネル１００を、携帯電話に適用した例について説明する。図２１は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶パネル１００５を備えるものである。この反射型の液晶パネル１００にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１０２】
なお、図１９〜図２１を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１０３】
【発明の効果】
以上説明したように本発明によれば、高速で動作するシフトレジスタ部を低電圧で動作させる一方、その出力信号をレベル変換したので、シフトレジスタ部を長寿命化することができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る液晶表示装置の電気的構成を示すブロック図である。
【図２】 同装置における液晶表示パネルの構造を説明するための斜視図である。
【図３】 同液晶表示パネルの構造を説明するための一部断面図である。
【図４】 同液晶表示パネルにおけるＰチャネルＴＦＴにおける閾値電圧の時間変化を示すグラフである。
【図５】 同液晶表示パネルにおけるＴＦＴのチャネルホットキャリア注入現象を示す説明図である。
【図６】 同液晶表示パネルにおけるＴＦＴのドレインアバレンシェホットキャリア注入現象を示す説明図である。
【図７】 同液晶表示パネルにおけるデータ線側駆動回路の全体構成を示すブロック図である。
【図８】 同データ線側駆動回路の動作を説明するためのタイミングチャートである。
【図９】 第１の態様に係るＸシフトレジスタの主要構成を示す回路図である。
【図１０】 第２の態様に係るＸシフトレジスタの主要構成を示す回路図である。
【図１１】 第１の態様に係るレベルシフトユニットの主要構成を示す回路図である。
【図１２】 第２の態様に係るレベルシフトユニットの主要構成を示す回路図である。
【図１３】 同液晶表示パネルにおける走査線側駆動回路の全体構成を示すブロック図である。
【図１４】 同走査線側駆動回路の動作を説明するためのタイミングチャートである。
【図１５】 本発明の第２実施形態に用いられるデータ線側駆動回路の全体構成を示すブロック図である。
【図１６】 同データ線側駆動回路に用いられるレベルシフトユニットの回路図である。
【図１７】 同レベルシフトユニットの動作を説明するためのタイミングチャートである。
【図１８】 同液晶表示装置を適用した電子機器の一例たる液晶プロジェクタの構成を示す断面図である。
【図１９】 同液晶表示装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す正面図である。
【図２０】 液晶表示装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図２１】 従来のデータ線側駆動回路の構成を示すブロック図である。
【符号の説明】
１００……液晶表示パネル
１０１……素子基板
１０２……対向基板
１１２……走査線
１１４……データ線
１１６……ＴＦＴ
１３０……走査線側駆動回路
１４０……サンプリング回路
１５０……データ線側駆動回路
１３１０……Ｙシフトレジスタ
１５１０、１５４０……Ｘシフトレジスタ
１５２０……論理演算部
１３３０，１５３０……レベルシフト部
Ｓ１'〜Ｓｎ'……低電圧サンプリング信号
Ｓ１〜Ｓｎ……高電圧サンプリング信号
Ｙ１'〜Ｙｍ' ……低電圧走査線信号
Ｙ１〜Ｙｍ……高電圧走査線信号
Claims (9)
- 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して配置されたスイッチング素子と画素電極とを有する電気光学パネルのデータ線駆動回路であって、
入力信号をクロック信号に従ってシフトして、論理レベルの一方であって前記クロック信号の１周期分であるパルスが前記クロック信号の半周期ずつ順次遅延した関係にある低電圧サンプリング信号Ｃ１〜Ｃｎ（ｎは４以上の整数）を生成するシフトレジスタ部と、
前記低電圧サンプリング信号Ｃ１〜Ｃｎのうち、Ｃｊ、Ｃｊ＋１、Ｃｊ＋３（ｊは１以上（ｎ−３）以下の整数）を高電圧サンプリング信号Ｓｊに変換するレベル変換部とを備え、
前記レベル変換部は、
第１および第２キャパシタと、
制御入力端の論理レベルが前記一方である場合に一方および他方の端子間がオン状態となり、前記論理レベルの他方である場合にオフ状態となる第１乃至第５スイッチと、
制御入力端の論理レベルが前記一方である場合に一方および他方の端子間がオフ状態となり、前記他方である場合にオン状態となる第６および第７スイッチと、を備え、
前記低電圧サンプリング信号Ｃｊが、前記第１乃至第４スイッチ、前記第６および第７スイッチにおける制御入力端にそれぞれ供給され、
前記低電圧サンプリング信号Ｃｊ＋１が、前記第３、第４および第６スイッチにおける一方の端子にそれぞれ供給され、
前記低電圧サンプリング信号Ｃｊ＋３が、前記第５スイッチにおける制御入力端に供給され、
前記第４スイッチにおける他方の端子が、前記高電圧サンプリング信号Ｓｊの出力端である前記第１キャパシタにおける一方の端子と、前記第５スイッチにおける一方の端子とにそれぞれ接続され、
前記第１キャパシタにおける他方の端子が、前記第２および第７スイッチにおける一方の端子にそれぞれ接続され、
前記第７スイッチの他方の端子が、前記第３スイッチにおける他方の端子、および、前記第２キャパシタにおける一方の端子にそれぞれ接続され、
前記第２キャパシタにおける他方の端子が、前記第１スイッチにおける一方の端子、および、前記第６スイッチにおける他方の端子にそれぞれ接続され、
前記第１、第２および第５スイッチにおける他方の端子が、前記論理レベルの他方を供給する給電線に接続された
ことを特徴とするデータ線駆動回路。 - 最大振幅が前記高電圧サンプリング信号の高論理レベルまでの範囲にある画像信号を前記高電圧サンプリング信号に基づいてサンプリングし、サンプリングして得られた信号を前記データ線に供給するサンプリング部を備えたことを特徴とする請求項１に記載のデータ線駆動回路。
- 前記シフトレジスタ部および前記レベル変換部は、同一基板上に同一プロセスで形成された薄膜トランジスタにより構成されてなることを特徴とする請求項１に記載のデータ線駆動回路。
- 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して配置されたスイッチング素子と画素電極とを有する電気光学パネルの走査線駆動回路であって、
入力信号をクロック信号に従ってシフトして、論理レベルの一方であって前記クロック信号の１周期分であるパルスが前記クロック信号の半周期ずつ順次遅延した関係にある低電圧走査信号Ｃ１〜Ｃｎ（ｎは４以上の整数）を生成するシフトレジスタ部と、
前記低電圧走査信号Ｃ１〜Ｃｎのうち、Ｃｊ、Ｃｊ＋１、Ｃｊ＋３（ｊは１以上（ｎ−３）以下の整数）を高電圧走査信号Ｓｊに変換するレベル変換部とを備え、
前記レベル変換部は、
第１および第２キャパシタと、
制御入力端の論理レベルが前記一方である場合に一方および他方の端子間がオン状態となり、前記論理レベルの他方である場合にオフ状態となる第１乃至第５スイッチと、
制御入力端の論理レベルが前記一方である場合に一方および他方の端子間がオフ状態となり、前記他方である場合にオン状態となる第６および第７スイッチと、を備え、
前記低電圧走査信号Ｃｊが、前記第１乃至第４スイッチ、前記第６および第７スイッチにおける制御入力端にそれぞれ供給され、
前記低電圧走査信号Ｃｊ＋１が、前記第３、第４および第６スイッチにおける一方の端子にそれぞれ供給され、
前記低電圧走査信号Ｃｊ＋３が、前記第５スイッチにおける制御入力端に供給され、
前記第４スイッチにおける他方の端子が、前記高電圧走査信号Ｓｊの出力端である前記第１キャパシタにおける一方の端子と、前記第５スイッチにおける一方の端子とにそれぞれ接続され、
前記第１キャパシタにおける他方の端子が、前記第２および第７スイッチにおける一方の端子にそれぞれ接続され、
前記第７スイッチの他方の端子が、前記第３スイッチにおける他方の端子、および、前記第２キャパシタにおける一方の端子にそれぞれ接続され、
前記第２キャパシタにおける他方の端子が、前記第１スイッチにおける一方の端子、および、前記第６スイッチにおける他方の端子にそれぞれ接続され、
前記第１、第２および第５スイッチにおける他方の端子が、前記論理レベルの他方を供給する給電線に接続された
ことを特徴とする走査線駆動回路。 - 前記シフトレジスタ部および前記レベル変換部は、同一基板上に同一プロセスで形成された薄膜トランジスタにより構成されてなることを特徴とする請求項４に記載の走査線駆動回路。
- 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して配置されたスイッチング素子と画素電極とを有する画像表示部と、
入力信号をクロック信号に従ってシフトして、論理レベルの一方であって前記クロック信号の１周期分のパルスが前記クロック信号の半周期ずつ順次シフトした関係にある低電圧サンプリング信号Ｃ１〜Ｃｎ（ｎは４以上の整数）を生成するシフトレジスタ部と、
前記低電圧サンプリング信号Ｃ１〜Ｃｎのうち、Ｃｊ、Ｃｊ＋１、Ｃｊ＋３（ｊは１以上（ｎ−３）以下の整数）を高電圧サンプリング信号Ｓｊに変換するレベル変換部と、
最大振幅が前記高電圧サンプリング信号の高論理レベルまでの範囲にある画像信号を前記高電圧サンプリング信号に基づいてサンプリングし、サンプリングして得られた信号を前記データ線に供給するサンプリング部と、
前記各走査線を駆動するための各走査線信号を生成する走査線駆動回路とを備え、
前記レベル変換部は、
第１および第２キャパシタと、
制御入力端の論理レベルが前記一方である場合に一方および他方の端子間がオン状態となり、前記論理レベルの他方である場合にオフ状態となる第１乃至第５スイッチと、
制御入力端の論理レベルが前記一方である場合に一方および他方の端子間がオフ状態となり、前記他方である場合にオン状態となる第６および第７スイッチと、を備え、
前記低電圧サンプリング信号Ｃｊが、前記第１乃至第４スイッチ、前記第６および第７スイッチにおける制御入力端にそれぞれ供給され、
前記低電圧サンプリング信号Ｃｊ＋１が、前記第３、第４および第６スイッチにおける一方の端子にそれぞれ供給され、
前記低電圧サンプリング信号Ｃｊ＋３が、前記第５スイッチにおける制御入力端に供給され、
前記第４スイッチにおける他方の端子が、前記高電圧サンプリング信号Ｓｊの出力端である前記第１キャパシタにおける一方の端子と、前記第５スイッチにおける一方の端子と にそれぞれ接続され、
前記第１キャパシタにおける他方の端子が、前記第２および第７スイッチにおける一方の端子にそれぞれ接続され、
前記第７スイッチの他方の端子が、前記第３スイッチにおける他方の端子、および、前記第２キャパシタにおける一方の端子にそれぞれ接続され、
前記第２キャパシタにおける他方の端子が、前記第１スイッチにおける一方の端子、および、前記第６スイッチにおける他方の端子にそれぞれ接続され、
前記第１、第２および第５スイッチにおける他方の端子が、前記論理レベルの他方を供給する給電線に接続された
ことを特徴とする電気光学パネル。 - 前記走査線駆動回路は、前記画像信号の最大振幅よりも高電圧の電源電圧の給電をうけて動作するシフトレジスタを備え、当該シフトレジスタの出力信号に基づいて前記走査線信号を生成することを特徴とする請求項６に記載の電気光学パネル。
- 前記スイッチング素子、前記シフトレジスタ部、前記レベル変換部、前記サンプリング部、および前記走査線駆動回路は、同一基板上に同一プロセスで形成された薄膜トランジスタにより構成されてなることを特徴とする請求項６に記載の電気光学パネル。
- 請求項６に記載の電気光学パネルを表示手段に用いたことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000241353A JP3770061B2 (ja) | 2000-08-09 | 2000-08-09 | データ線駆動回路、走査線駆動回路、電気光学パネルおよび電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000241353A JP3770061B2 (ja) | 2000-08-09 | 2000-08-09 | データ線駆動回路、走査線駆動回路、電気光学パネルおよび電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002055647A JP2002055647A (ja) | 2002-02-20 |
| JP3770061B2 true JP3770061B2 (ja) | 2006-04-26 |
Family
ID=18732550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000241353A Expired - Fee Related JP3770061B2 (ja) | 2000-08-09 | 2000-08-09 | データ線駆動回路、走査線駆動回路、電気光学パネルおよび電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3770061B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1322744C (zh) * | 2003-06-04 | 2007-06-20 | 友达光电股份有限公司 | 使用低压时钟信号的连续脉冲串发生器 |
| JP2005049637A (ja) | 2003-07-29 | 2005-02-24 | Seiko Epson Corp | 駆動回路及びその保護方法、電気光学装置並びに電子機器 |
| TWI344625B (en) * | 2005-03-08 | 2011-07-01 | Epson Imaging Devices Corp | Driving circuit of display device, driving circuit of electro-optical device, and electronic apparatus |
-
2000
- 2000-08-09 JP JP2000241353A patent/JP3770061B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002055647A (ja) | 2002-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6670944B1 (en) | Shift register circuit, driving circuit for an electrooptical device, electrooptical device, and electronic apparatus | |
| JP4123711B2 (ja) | 電気光学パネルの駆動方法、電気光学装置、および電子機器 | |
| JPS5823091A (ja) | 画像表示装置 | |
| JP4013550B2 (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JPH1130974A (ja) | 液晶表示装置の駆動制御用半導体装置および液晶表示装置 | |
| JP3659103B2 (ja) | 電気光学装置、電気光学装置の駆動回路および駆動方法、電子機器 | |
| KR100317823B1 (ko) | 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법 | |
| KR20020003497A (ko) | 전기 광학 패널의 구동방법, 그 데이터선 구동 회로, 전기광학 장치 및 전자기기 | |
| JP3692846B2 (ja) | シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 | |
| JPH1165536A (ja) | 画像表示装置、画像表示方法及びそれを用いた電子機器並びに投写型表示装置 | |
| JP3770061B2 (ja) | データ線駆動回路、走査線駆動回路、電気光学パネルおよび電子機器 | |
| JP3855575B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP3818050B2 (ja) | 電気光学装置の駆動回路及び駆動方法 | |
| JP3893819B2 (ja) | 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 | |
| JP4058847B2 (ja) | 電気光学装置の駆動回路および電気光学装置および投射型表示装置 | |
| JP4461687B2 (ja) | 電気光学パネル、その駆動回路及び駆動方法、並びに電子機器 | |
| US11257456B2 (en) | Pixel driving circuit and display panel | |
| JP3729032B2 (ja) | シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 | |
| JP2001188520A (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
| US20040041776A1 (en) | Electro-optical device, driver circuit for electro-optical device, drive method for driving electro-optical device, and electronic equipment | |
| JP2000235372A (ja) | シフトレジスタ回路、電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP4419394B2 (ja) | 電気光学パネルの駆動方法及び駆動回路、これを用いた電気光学パネル、並びに電子機器 | |
| JP3726675B2 (ja) | 電気光学パネル、その駆動回路、データ線駆動回路、走査線駆動回路および電子機器 | |
| JP4254427B2 (ja) | 電気光学装置及び電子機器 | |
| JP2002229500A (ja) | シフトレジスタ、電気光学装置、駆動回路、パルス信号の転送方法および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051129 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |