JP2000235372A - シフトレジスタ回路、電気光学装置の駆動回路、電気光学装置および電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 双方向に転送可能なシフトレジスタ回路で消
費される電力を低く抑える。 【解決手段】 パルスＤＸ−Ｒをクロック信号ＣＬＸお
よび反転クロック信号ＣＬＸINVにしたがってＲ方向に
順次転送するシフトレジスタ１５５０と、パルスＤＸ−
Ｌをクロック信号ＣＬＸおよび反転クロック信号ＣＬＸ
INVにしたがってＬ方向に順次転送するシフトレジスタ
１５６０と、Ｒ方向へ転送を行う場合には、シフトレジ
スタ１５５０にクロック信号ＣＬＸおよび反転クロック
ＣＬＸINVを供給するためのアナログスイッチ１５２
１、１５２２と、Ｌ方向へ転送を行う場合には、シフト
レジスタ１５６０にクロック信号ＣＬＸおよび反転クロ
ックＣＬＸINVを供給するためのアナログスイッチ１５
２３、１５２４とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、低消費電力のシフ
トレジスタ回路、複数の画素を有してなる電気光学装置
の駆動回路、および、その駆動回路を用いた電気光学装
置、ならびに、この電気光学装置を表示手段に適用した
電子機器に関する。

【０００２】

【従来の技術】従来の電気光学装置、例えば、アクティ
ブマトリクス方式の液晶表示装置は、主に、マトリクス
状に配列した画素電極の各々にスイッチング素子が設け
られた素子基板と、カラーフィルタなどが形成された対
向基板と、これら両基板との間に充填された液晶とから
構成される。このような構成において、走査線を介して
スイッチング素子に走査信号を印加すると、当該スイッ
チング素子が導通状態となる。この導通状態の際に、デ
ータ線を介して、画素電極に画像信号を印加すると、当
該画素電極および対向電極（共通電極）の間の液晶層に
所定の電荷が蓄積される。電荷蓄積後、当該スイッチン
グ素子をオフ状態としても、液晶層の抵抗が十分に高け
れば、当該液晶層における電荷の蓄積が維持される。こ
のように、各スイッチング素子を駆動して蓄積させる電
荷の量を制御すると、画素毎に液晶の配向状態が変化し
て、所定の情報を表示することが可能となる。

【０００３】この際、各画素の液晶層に電荷を蓄積させ
るのは一部の期間で良いため、第１に、走査線駆動回路
によって、各走査線を順次選択するとともに、第２に、
走査線の選択期間において、データ線駆動回路によっ
て、１本または複数本のデータ線を順次選択し、第３
に、選択されたデータ線に画像信号をサンプリングして
供給する構成により、走査線およびデータ線を複数の画
素について共通化した時分割マルチプレックス駆動が可
能となる。

【０００４】ここで、走査線駆動回路やデータ線駆動回
路は、一般的には、それぞれシフトレジスタ回路からな
り、これらの各シフトレジスタ回路によって転送される
信号に基づいて、走査線駆動回路が垂直走査を行う一
方、データ線駆動回路が水平走査を行う構成となってい
る。

【０００５】ところで、近年、電気光学装置において
は、プロジェクタや携帯型ビデオのモニタなどに適用す
るために、必要に応じて表示画像の上下及び／又は左右
を反転させるモードを持たせる場合がある。このような
場合、走査線駆動回路およびデータ線駆動回路として、
それぞれ双方向に転送可能なシフトレジスタ回路を用い
て、モードに応じて転送方向を規定する構成が一般的と
なっている。このように双方向に転送可能なシフトレジ
スタ回路は、例えば、図１４に示されるように、クロッ
ク信号にしたがって入力信号たるパルスの転送を行う単
位回路１４０１が複数段縦続されるとともに、ある単位
回路１４０１の出力パルスが、転送方向制御用のゲート
１４１１、１４１３を介して当該単位回路に相隣接する
単位回路の入力パルスとして供給される構成となってい
る。このような構成において、例えば、図においてＲ
（右）方向に転送を行う場合には、ゲート１４１１のみ
をアクティブとすると、ある単位回路１４０１の出力パ
ルスは、当該単位回路においてＲ方向に隣接する単位回
路に供給されるので、各単位回路の出力パルスは、Ｒ方
向に順番にその位相がシフトされることになる。反対
に、図においてＬ（左）方向に転送を行う場合には、ゲ
ート１４１３のみをアクティブとすると、ある単位回路
１４０１の出力パルスは、当該単位回路において左方向
に隣接する単位回路に供給される結果、各単位回路の出
力パルスは、Ｌ方向に順番にその位相がシフトされるこ
とになる。

【０００６】

【発明が解決しようとする課題】しかしながら、このよ
うな双方向に転送可能なシフトレジスタ回路では、単方
向のみに転送可能なシフトレジスタ回路と比較すると、
ゲート数が多数になるので、その分、転送信号を入力す
るゲート容量が増加する。このため、ゲート容量の増加
分だけ、電力が余計に消費されてしまう、という問題が
ある。特に、データ線駆動回路の動作周波数は、走査線
駆動回路の動作周波数と比較して格段に高いので、容量
成分に起因して消費される電力は、無視できない程に高
い。

【０００７】本発明は、上述した事情に鑑みてなされた
ものであり、その目的とするところは、特に、データ線
駆動回路に適用して、消費電力を低く抑えることが可能
なシフトレジスタ回路、そのシフトレジスタ回路を用い
た電気光学装置の駆動回路、および、電気光学装置、な
らびに、この電気光学装置を表示手段に適用した電子機
器を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係るシフトレジスタ回路にあっては、入力
信号をクロック信号にしたがって一方の方向に順次転送
する第１のシフトレジスタと、入力信号を前記クロック
信号にしたがって他方の方向に順次転送する第２のシフ
トレジスタと、入力信号を転送すべき方向が前記一方の
方向である場合には、前記第１のシフトレジスタに前記
クロック信号を供給する一方、入力信号を転送すべき方
向が前記他方の方向である場合には、前記第２のシフト
レジスタに前記クロック信号を供給するクロック信号供
給手段とを具備することを特徴としている。

【０００９】本発明によれば、クロック信号は、入力信
号を転送すべき方向に応じて、第１あるいは第２のシフ
トレジスタのいずれか一方のみに供給され、他方のシフ
トレジスタには供給されない。このため、クロック信号
を受けるゲート容量は、単方向の転送を行うシフトレジ
スタ回路の１個分であるので、その容量に起因して消費
される電力の増加を抑えることが可能である。さらに、
第１、第２のシフトレジスタは、それぞれ単方向の転送
を行うものであるから、双方向に転送可能なシフトレジ
スタ回路と比較すると、ゲート数が少数であるので、入
力信号を受けるゲート容量についても増加させないで済
む。したがって、一方の方向にも他方の方向にも転送を
行うするシフトレジスタ回路の消費電力を、単方向のみ
の転送を行うシフトレジスタ回路並に低く抑えることが
可能となる。

【００１０】ここで、本発明において、入力信号を転送
すべき方向が前記一方の方向である場合、前記第２のシ
フトレジスタに前記クロック信号を供給する信号線を、
所定電位のラインに接続する一方、入力信号を転送すべ
き方向が前記他方の方向である場合、前記第１のシフト
レジスタに前記クロック信号を供給する信号線を、所定
電位のラインに接続する信号線接続手段を備えることが
望ましい。この構成によれば、クロック信号が供給され
ないシフトレジスタにあっては、そのクロック信号を供
給するラインが、所定電位に固定されるので、クロック
信号のレベル遷移によって消費される電力を抑えること
ができる。

【００１１】さらに、本発明において、前記所定電位
は、電源電位のいずれかであることが望ましい。これに
より、クロック信号のレベル遷移による電力消費が確実
に抑えられるとともに、別途電位を生成するための構成
も不要となる。なお、この場合に、クロック信号が供給
されるラインを、電源の高位側に固定しても低位側に固
定しても同様である。

【００１２】また、本発明において、入力信号を転送す
べき方向が前記一方の方向である場合には、前記第１の
シフトレジスタを電源に接続する一方、前記第２のシフ
トレジスタを電源から解放し、入力信号を転送すべき方
向が前記他方の方向である場合には、前記第２のシフト
レジスタを電源に接続する一方、前記第１のシフトレジ
スタを電源から解放する電源接続手段を備えることが望
ましい。この構成によれば、クロック信号が供給される
シフトレジスタのみが電源に接続され、クロック信号が
供給されないシフトレジスタは、電源から解放されるの
で、クロック信号が供給されないシフトレジスタにおい
て、クロック信号のレベル遷移によって消費される電力
のみならず、リーク電流によって消費される電力につい
ても抑えることができる。

【００１３】一方、本発明においては、少なくとも、前
記第１、第２のシフトレジスタおよび前記クロック信号
供給手段は、同一基板に形成されることが望ましい。さ
らに、本発明においては、前記第１、第２のシフトレジ
スタおよび前記クロック信号供給手段は、同一基板上に
同一プロセスで形成された薄膜トランジスタにより構成
されてなることが望ましい。このような各部の集積化に
より、回路全体の低コスト化や、省スペース化等が図ら
れるとともに、素子間のばらつきも抑えられることとな
る。

【００１４】また、上記目的を達成するために、本発明
に係る電気光学装置の駆動回路にあっては、複数の走査
線と複数のデータ線との各交点に対応して設けられる画
素を駆動する電気光学装置の駆動回路であって、前記走
査線を順次選択する走査線駆動手段と、前記データ線を
１本または複数本毎に順次選択するデータ線駆動手段
と、前記データ線駆動手段によって選択された前記デー
タ線の１本または複数本に対して、画像信号を供給する
画像信号供給手段とを具備し、前記データ線駆動手段
は、前記データ線を１本または複数本毎に、第１のクロ
ック信号にしたがって第１の方向に順次選択する第１の
シフトレジスタと、前記データ線を１本または複数本毎
に、前記第１のクロック信号にしたがって前記第１の方
向とは逆方向の第２の方向に順次選択する第２のシフト
レジスタと、前記データ線を選択すべき方向が前記一方
の方向である場合には、前記第１のシフトレジスタに前
記第１のクロック信号を供給する一方、前記データ線を
選択すべき方向が前記他方の方向である場合には、前記
第２のシフトレジスタに前記第１のクロック信号を供給
する第１のクロック信号供給手段とを具備することを特
徴としている。

【００１５】本発明によれば、第１のクロック信号は、
データ線を選択すべき方向に応じて、第１あるいは第２
のシフトレジスタのいずれか一方のみに供給され、他方
のシフトレジスタには供給されない。このため、第１の
クロック信号を受けるゲート容量は、単方向の転送を行
うシフトレジスタ回路の１個分であるので、その容量に
起因して消費される電力の増加を抑えることが可能であ
る。さらに、第１、第２のシフトレジスタは、それぞれ
単方向の転送を行うものであるから、双方向に転送可能
なシフトレジスタ回路と比較すると、ゲート数が少数で
あるので、入力信号を受けるゲート容量についても増加
させないで済む。したがって、第１の方向（例えば右方
向）にも第２の方向（例えば左方向）にもデータ線を選
択することが可能なデータ線駆動手段の消費電力を、単
方向のみの転送を行う駆動回路並に低く抑えることが可
能となる。

【００１６】本発明において、前記走査線駆動手段は、
前記走査線を、第２のクロック信号にしたがって第３の
方向に順次選択する第３のシフトレジスタと、前記走査
線を、前記第２のクロック信号にしたがって前記第３の
方向とは逆方向の第４の方向に順次選択する第４のシフ
トレジスタと、前記走査線を選択すべき方向が前記第３
の方向である場合には、前記第３のシフトレジスタに前
記第２のクロック信号を供給する一方、前記データ線を
選択すべき方向が前記第４の方向である場合には、前記
第４のシフトレジスタに前記第２のクロック信号を供給
する第２のクロック信号供給手段とを備えることを特徴
としている。この構成によれば、データ線駆動手段のみ
ならず、走査線駆動手段においても消費電力が抑えられ
るので、駆動回路全体でみると、さらなる低消費電力化
を図ることが可能となる。

【００１７】さらに、上記目的を達成するために、本発
明に係る電気光学装置にあっては、複数の走査線と複数
のデータ線との各交点に対応して設けられた画素を有す
る電気光学装置であって、前記走査線を順次選択する走
査線駆動手段と、前記データ線を１本または複数本毎に
順次選択するデータ線駆動手段と、前記データ線駆動手
段によって選択された前記データ線の１本または複数本
に対して、画像信号を供給する画像信号供給手段とを具
備し、前記データ線駆動手段は、前記データ線を１本ま
たは複数本毎に、第１のクロック信号にしたがって第１
の方向に順次選択する第１のシフトレジスタと、前記デ
ータ線を１本または複数本毎に、前記第１のクロック信
号にしたがって前記第１の方向とは逆方向の第２の方向
に順次選択する第２のシフトレジスタと、前記データ線
を選択すべき方向が前記第１の方向である場合には、前
記第１のシフトレジスタに前記第１のクロック信号を供
給する一方、前記データ線を選択すべき方向が前記第２
の方向である場合には、前記第２のシフトレジスタに前
記第１のクロック信号を供給する第１のクロック信号供
給手段とを備えることを特徴としている。

【００１８】ここで、本発明において、前記データ線を
選択すべき方向が前記第１の方向である場合、前記第２
のシフトレジスタに前記第１のクロック信号を供給する
信号線を、所定電位のラインに接続する一方、入力信号
を転送すべき方向が前記第２の方向である場合、前記第
１のシフトレジスタに前記クロック信号を供給する信号
線を、所定電位のラインに接続する第１の信号線接続手
段を備えることが望ましい。

【００１９】また、本発明において、前記データ線を選
択すべき方向が前記第１の方向である場合には、前記第
１のシフトレジスタを電源に接続する一方、前記第２の
シフトレジスタを電源から解放し、前記データ線を選択
すべき方向が前記第２の方向である場合には、前記第２
のシフトレジスタを電源に接続する一方、前記第１のシ
フトレジスタを電源から解放する第１の電源接続手段を
備えることが望ましい。

【００２０】このような電気光学装置によれば、上記シ
フトレジスタ回路および駆動回路と同様な理由からデー
タ線駆動手段において消費される電力を低く抑えること
ができる。

【００２１】さらに、本発明において、前記走査線駆動
手段は、前記走査線駆動手段は、前記走査線を、第２の
クロック信号にしたがって第３の方向に順次選択する第
３のシフトレジスタと、前記走査線を、前記第２のクロ
ック信号にしたがって前記第３の方向とは逆方向の第４
の方向に順次選択する第４のシフトレジスタと、前記走
査線を選択すべき方向が前記第３の方向である場合に
は、前記第３のシフトレジスタに前記第２のクロック信
号を供給する一方、前記データ線を選択すべき方向が前
記第４の方向である場合には、前記第４のシフトレジス
タに前記第２のクロック信号を供給する第２のクロック
信号供給手段とを備えることが望ましい。

【００２２】ここで、本発明において、前記走査線を選
択すべき方向が前記第３の方向である場合、前記第３の
シフトレジスタに前記第２のクロック信号を供給する信
号線を、所定電位のラインに接続する一方、前記走査線
を選択すべき方向が前記第４の方向である場合、前記第
４のシフトレジスタに前記第２のクロック信号を供給す
る信号線を、所定電位のラインに接続する第２の信号線
接続手段を備えることが望ましい。

【００２３】この際、本発明において、前記所定電位
は、電源電位のいずれかであることが望ましい。

【００２４】また、本発明において、前記走査線を選択
すべき方向が前記第３の方向である場合には、前記第３
のシフトレジスタを電源に接続する一方、前記第４のシ
フトレジスタを電源から解放し、前記走査線を選択すべ
き方向が前記第４の方向である場合には、前記第４のシ
フトレジスタを電源に接続する一方、前記第３のシフト
レジスタを電源から解放する第２の電源接続手段を備え
ることが望ましい。

【００２５】このような電気光学装置によれば、上記シ
フトレジスタ回路および駆動回路と同様な理由から、デ
ータ線駆動手段のみならず、走査線駆動手段において消
費される電力についても、低く抑えることができる。

【００２６】一方、本発明に係る電気光学装置は、一対
の基板間に電気光学材料を挟持するとともに、前記一対
の基板のうち、一方の基板に、前記データ線に供給され
た画像信号を各画素に印加させるトランジスタを各画素
毎に有するものであって、前記データ線駆動手段及び／
又は前記走査線駆動手段は、前記一方の基板上に形成さ
れたトランジスタと同一プロセスで形成されたトランジ
スタにより構成されてなることが望ましい。このような
各部の集積化により、回路全体の低コスト化や省スペー
ス化等が図られることとなる。さらに、画素のトランジ
スタとも同一プロセスで形成されるので、同一基板に形
成された各回路間の動作安定性も図られることとなる。

【００２７】加えて、本発明における電子機器は、この
電気光学装置を表示手段に用いたことを特徴としてい
る。

【００２８】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００２９】＜電気光学装置の構成＞まず、実施形態に
係る駆動回路が適用される電気光学装置について、液晶
表示装置を例にとって説明する。図１は、その液晶表示
装置の電気的構成を示すブロック図である。この図に示
されるように、液晶表示装置は、液晶パネル１００と、
タイミングジェネレータ２００と、画像信号処理回路３
００とを備える。このうち、タイミングジェネレータ２
００は、各部で使用されるタイミング信号（必要に応じ
て後述する）を出力するものである。また、画像信号処
理回路３００内部におけるＳ／Ｐ変換回路３０２は、１
系統の画像信号ＶＩＤを入力すると、これを６相の画像
信号ＶＩＤ１〜ＶＩＤ６にシリアル−パラレル変換して
出力するものである。ここで、画像信号を６相にシリア
ル−パラレル変換する理由は、後述するサンプリング回
路によって、スイッチング素子として機能する各ＴＦＴ
のソース領域への画像信号の印加時間を長くして、サン
プル＆ホールド時間および充放電時間を十分に確保する
ためである。

【００３０】一方、増幅・反転回路３０４は、シリアル
−パラレル変換された画像信号のうち、反転が必要とな
るものを反転させ、この後、適宜、増幅して画像信号Ｖ
ＩＤ１〜ＶＩＤ６として液晶パネル１００に対して並列
的に供給するものである。なお、反転するか否かについ
ては、一般には、データ信号の印加方式が走査線単位
の極性反転であるか、データ線単位の極性反転である
か、画素単位の極性反転であるかに応じて定められ、
その反転周期は、１水平走査期間またはドットクロック
周期に設定される。ただし、この実施形態にあっては説
明の便宜上、走査線単位の極性反転である場合を例に
とって説明するが、本発明をこれに限定する趣旨ではな
い。なお、本実施形態における極性反転とは、画像信号
の振幅中心電位を基準として正極性と負極性に交互に電
圧レベルを反転させることをいう。また、シリアル−パ
ラレル変換された画像信号ＶＩＤ１〜ＶＩＤ６の液晶パ
ネル１００への供給タイミングは、図１に示される液晶
表示装置では同時とするが、ドットクロックに同期して
順次ずらしてもよく、この場合は後述するサンプリング
回路にてＮ相の画像信号を順次サンプリングする構成と
なる。

【００３１】＜液晶パネルの構成＞次に、液晶パネル１
００の電気的構成について説明する。液晶パネル１００
は、後述するように、素子基板と対向基板とを互いに電
極形成面を対向して貼付した構成となっている。このう
ち、素子基板にあっては、図においてＸ方向に沿って平
行に複数本の走査線１１２が配列して形成され、また、
これと直交するＹ方向に沿って平行に複数本のデータ線
１１４が形成されている。そして、これらの走査線１１
２とデータ線１１４との各交点においては、薄膜トラン
ジスタ（ThinFilm Transistor：以下「ＴＦＴ」と称す
る）１１６のゲート電極が走査線１１２に接続される一
方、ＴＦＴ１１６のソース電極がデータ線１１４に接続
されるとともに、ＴＦＴ１１６のドレイン電極が画素電
極１１８に接続されている。そして、各画素は、画素電
極１１８と、後述する対向基板に形成された共通電極
と、これら両電極間に挟持された液晶とによって構成さ
れる結果、走査線１１２とデータ線１１４との各交点に
対応して、マトリクス状に配列することとなる。なお、
このほかに、各画素毎に、蓄積容量（図示省略）を、電
気的にみて画素電極１１８と共通電極とに挟持された液
晶に対して並列に形成しても良い。

【００３２】さて、駆動回路１２０は、走査線駆動回路
１３０、サンプリング回路１４０およびデータ線駆動回
路１５０からなり、後述するように素子基板における対
向面にあって、表示領域の周辺部に形成されるものであ
る。これらの回路の能動素子は、後述するように、いず
れもｐチャネル型ＴＦＴおよびｎチャネル型ＴＦＴの組
み合わせにより形成可能であるから、画素をスイッチン
グするＴＦＴ１１６と共通の製造プロセス（例えば、高
温ポリシリコンプロセス）で形成すると、集積化や、製
造コスト、素子の均一性などの点において有利となる。

【００３３】ここで、駆動回路１２０のうち、走査線駆
動回路１３０は、シフトレジスタを有し、タイミングジ
ェネレータ２００からのクロック信号ＣＬＹや、その反
転クロック信号ＣＬＹINV、転送開始パルスＤＹ−Ｕ等
に基づいて、走査信号を各走査線１１２に対して順次出
力するものである。

【００３４】一方、サンプリング回路１４０は、６本の
データ線１１４を１群とし、これらの群に属するデータ
線１１４に対し、サンプリング信号Ｓ１〜Ｓｎにしたが
って画像信号ＶＩＤ１〜ＶＩＤ６をそれぞれサンプリン
グして供給するものである。詳細には、サンプリング回
路１４０には、ＴＦＴからなるスイッチ１４１が各デー
タ線１１４の一端に設けられるとともに、各スイッチ１
４１のソース電極は、画像信号ＶＩＤ１〜ＶＩＤ６のい
ずれかが供給される信号線に接続され、また、各スイッ
チ１４１のドレイン電極は１本のデータ線１１４に接続
されている。さらに、各群に属するデータ線１１４に接
続された各スイッチ１４１のゲート電極は、その群に対
応してサンプリング信号Ｓ１〜Ｓｎが供給される信号線
のいずれかに接続されている。上述したように本実施形
態にあっては、画像信号ＶＩＤ１〜ＶＩＤ６は同時に供
給されるので、サンプリング信号Ｓ１により同時にサン
プリングされることとなる。なお、画像信号ＶＩＤ１〜
ＶＩＤ６が順次シフトされたタイミングで供給される場
合には、サンプリング信号Ｓ１、Ｓ１、……、により順
次サンプリングされることとなる。

【００３５】＜データ線駆動回路の構成＞次に、本実施
形態に係るデータ線駆動回路１５０について説明する。
データ線駆動回路１５０は、タイミングジェネレータ２
００からのクロック信号ＣＬＸや、その反転クロック信
号ＣＬＸINVに基づいて、サンプリング信号Ｓ１〜Ｓｎ
を順次出力するものである。

【００３６】図２は、データ線駆動回路１５０の構成を
示すブロック図である。この図において、クロック信号
ＣＬＸ、その反転信号ＣＬＸINV、転送制御信号Ｌ
（Ｒ）、パルスＤＸ−Ｒ（ＤＸ−Ｌ）および信号ＥＮＢ
１、ＥＮＢ２は、いずれも図１におけるタイミングジェ
ネレータ２００によって、画像信号ＶＩＤ１〜ＶＩＤ６
と同期して供給されるものである。

【００３７】まず、レベルシフタ（ＬＳ）１５１２、１
５１４は、それぞれ低論理振幅のクロック信号ＣＬＸ、
その反転クロック信号ＣＬＸINVを高論理振幅の信号に
変換して出力するものである。ここで、レベルシフタ１
５１２、１５１４によって論理振幅を変換する理由は、
液晶パネル１００に各種タイミング信号を供給するタイ
ミングジェネレータ２００（図１参照）は、一般にＣＭ
ＯＳ回路で構成されるので、その出力電圧は３〜５Ｖ程
度であるのに対し、データ線駆動回路１５０の構成素子
は、画素をスイッチングするＴＦＴ１１６と同一プロセ
スで素子基板上に形成されたＴＦＴであるので、１２Ｖ
程度の比較的高い動作電圧が要求され、クロック信号に
同期して論理動作を実行するデータ線駆動回路１５０に
も同程度の動作電圧が必要となるからである。なお、図
示してはいないが、転送制御信号Ｌ（Ｒ）、パルスＤＸ
−Ｒ（ＤＸ−Ｌ）および信号ＥＮＢ１、ＥＮＢ２につい
ても、同様なレベルシフタによって低論理振幅の信号か
ら高論理振幅の信号に変換されたものが用いられる。

【００３８】次に、シフトレジスタ１５５０は、サンプ
リング信号をＳ１、Ｓ２、……、Ｓｎ−１、Ｓｎの順番
で出力する場合、すなわち、図において右（Ｒ）方向へ
順次出力する場合に用いられるものである。ここで、シ
フトレジスタ１５５０は、単位回路Ｒ１〜Ｒｎをｎ（ｎ
＝１、２、……、であって奇数）段縦続接続したもので
あり、水平走査期間の最初に供給されるパルスＤＸ−Ｒ
を、高論理振幅に変換されたクロック信号ＣＬＸおよび
その反転クロック信号ＣＬＸINVにしたがって、前段
（左側）の単位回路から後段（右側）の単位回路へ順次
シフトして、信号ＳＲ１〜ＳＲｎとして出力する構成と
なっている。このため、シフトレジスタ１５５０におけ
る各単位回路Ｒ１〜Ｒｎには、アナログスイッチ１５２
１を介して高論理振幅に変換されたクロック信号ＣＬ
Ｘ、および、アナログスイッチ１５２２を介して高論理
振幅に変換された反転クロック信号ＣＬＸINVが、それ
ぞれ供給されている。

【００３９】これら各単位回路Ｒ１〜Ｒｎのうち、奇数
段の単位回路Ｒ１、Ｒ３、……、Ｒｎ−２、Ｒｎは、ク
ロック信号ＣＬＸが「Ｈ」レベルの場合（反転クロック
信号ＣＬＸが「Ｌ」レベルの場合）に入力信号を反転す
るクロックドインバータ１５５２と、このクロックドイ
ンバータ１５５４による反転信号を再反転するインバー
タ１５５４と、クロック信号ＣＬＸが「Ｌ」レベルの場
合（反転クロック信号ＣＬＸINVが「Ｈ」レベルの場
合）に入力信号を反転するクロックドインバータ１５５
６とから構成される。

【００４０】ここで、奇数段の単位回路におけるクロッ
クドインバータ１５５２の具体的構成について説明する
と、図３（ａ）に示されるように、高位側電源Ｖｄｄと
低位側電源Ｖｓｓとの間に、ゲート電極に反転クロック
信号ＣＬＸINVを入力するｐチャネル型ＴＦＴと、入力
信号をゲート電極にそれぞれ入力する相補型のｐチャネ
ル型ＴＦＴ、ｎチャネル型ＴＦＴと、ゲート電極にクロ
ック信号ＣＬＸを入力するｎチャネル型ＴＦＴとを直列
に接続した構成となっている。また、奇数段におけるク
ロックドインバータ１５５６については、図３（ｂ）に
示される通りであり、クロック信号ＣＬＸおよび反転ク
ロック信号ＣＬＸINVが供給されるＴＦＴが、図３
（ａ）とは反対となっている。さらに、インバータ１５
５４については、図４に示されるように、高位側電源Ｖ
ｄｄと低位側電源Ｖｓｓとの間に、入力信号をゲート電
極にそれぞれ入力するｐチャネル型ＴＦＴおよびｎチャ
ネル型ＴＦＴとを、直列に相補型に接続した構成となっ
ている。

【００４１】一方、各単位回路Ｒ１〜Ｒｎのうち、偶数
段の単位回路Ｒ２、Ｒ４、……、Ｒｎ−１は、基本的
に、奇数段の単位回路Ｒ１、Ｒ３、……、Ｒｎ−２、Ｒ
ｎと同様な構成であるが、クロックドインバータ１５５
２は、クロック信号ＣＬＸが「Ｌ」レベルの場合に入力
信号を反転し、クロックドインバータ１５５６は、クロ
ック信号ＣＬＸが「Ｈ」レベルの場合に入力信号を反転
する点において異なっている。したがって、偶数段にお
けるクロックドインバータ１５５２は、図３（ｂ）に示
される構成となっており、偶数段におけるクロックドイ
ンバータ１５５６は、図３（ａ）に示される構成となっ
て、奇数段のものと入れ替わった関係にある。

【００４２】また、図２において、シフトレジスタ１５
６０は、サンプリング信号をＳｎ、Ｓｎ−１、……、Ｓ
２、Ｓ１の順番で出力する場合、すなわち、図において
左（Ｌ）方向へ順次出力する場合に用いられるものであ
る。ここで、シフトレジスタ１５６０は、シフトレジス
タ１５５０と同様に、単位回路Ｌ１〜Ｌｎをｎ（ｎ＝
１、２、……、であって奇数）段縦続接続したものであ
り、水平走査期間の最初に供給されるパルスＤＸ−Ｌ
を、高論理振幅に変換されたクロック信号ＣＬＸおよび
その反転クロック信号ＣＬＸINVにしたがって、前段
（右側）の単位回路から後段（左側）の単位回路へ順次
シフトして、信号ＳＬ１〜ＳＬｎとして出力する構成と
なっている。すなわち、図２におけるシフトレジスタ１
５５０、１５６０は、回路的に見て互いに左右対称とな
っている。このため、シフトレジスタ１５６０における
奇数段のクロックドインバータ１５６２、１５６６は、
シフトレジスタ１５５０における奇数段のクロックドイ
ンバータ１５５２、１５５６にそれぞれ相当して、その
具体的構成は、それぞれ図３（ａ）、同図（ｂ）に示さ
れる通りであり、また、シフトレジスタ１５６０におけ
る偶数段のクロックドインバータ１５６２、１５６６
は、シフトレジスタ１５５０における偶数段のクロック
ドインバータ１５５２、１５５６にそれぞれ相当して、
その具体的構成は、それぞれ図３（ｂ）、同図（ａ）に
示される通りである。

【００４３】なお、図２において、奇数段のクロックド
インバータ１５５２、１５６２、偶数段のクロックドイ
ンバータ１５５６、１５６６には、それぞれクロック信
号ＣＬＸのみ供給されているが、実際には図３（ａ）に
示されるように、反転クロック信号ＣＬＸINVも供給さ
れている。同様に、図２においては、奇数段のクロック
ドインバータ１５５６、１５６６、偶数段のクロックド
インバータ１５５２、１５６２には、反転クロック信号
ＣＬＸINVのみ供給されているが、実際には図３（ｂ）
に示されるように、クロック信号ＣＬＸも供給されてい
る。また、これらのクロックドインバータや、インバー
タは、高位側電源Ｖｄｄおよび低位側電源Ｖｓｓの間に
接続されるため、シフトレジスタ１５５０、１５６０の
いずれにおいても電源配線が各単位回路にまで引き回さ
れている。

【００４４】次に、図２において、ＮＯＲ回路１５７
２、インバータ１５７４、ＮＡＮＤ回路１５７６および
インバータ１５７８は、それぞれシフトレジスタ１５５
０、１５６０の各段に対応して設けられるものであり、
いずれもｐチャネル型ＴＦＴおよびｎチャネル型ＴＦＴ
を組み合わせて相補型で構成されている。

【００４５】このうち、図において、左からｉ番目（ｉ
＝１、２、……、ｎ）のＮＯＲ回路１５７２は、シフト
レジスタ１５５０において第ｉ段に位置する単位回路の
出力信号と、シフトレジスタ１５６０において第（ｎ＋
１−ｉ）段に位置する単位回路の出力信号との論理和を
反転するものである。例えば、図において、左から３番
目に位置するＮＯＲ回路１５７２は、シフトレジスタ１
５５０の第３段に位置する単位回路Ｒ３の出力信号ＳＲ
３と、シフトレジスタ１５６０の第（ｎ−２）段に位置
する単位回路Ｌｎ−２の出力信号ＳＬｎ−２との論理和
を反転している。

【００４６】また、各段のインバータ１５７４は、対応
するＮＯＲ回路１５７２の出力信号を反転する。さら
に、（左から見ても、右から見ても）奇数段に対応して
設けられるＮＡＮＤ回路１５７６は、その奇数段に対応
するＮＯＲ回路１５７４の出力信号と信号ＥＮＢ１との
論理積を反転する一方、偶数段のＮＡＮＤ回路１５７６
は、その偶数段に対応するＮＯＲ回路１５７４の出力信
号と信号ＥＮＢ２との論理積を反転する。そして、各段
のインバータ１５７８は、対応するＮＡＮＤ回路１５７
６の出力信号をそれぞれ反転して、サンプリング信号Ｓ
１、Ｓ２、……、Ｓｎとして出力する構成となってい
る。

【００４７】一方、上述のように、シフトレジスタ１５
５０の各単位回路Ｒ１〜Ｒｎには、高論理振幅に変換さ
れたクロック信号ＣＬＸおよび反転クロック信号ＣＬＸ
INVが、それぞれアナログスイッチ１５２１、１５２２
を介して単位回路毎に供給されている。そして、これら
のアナログスイッチ１５２１、１５２２のオンオフは、
転送制御信号Ｒによって制御されるようになっている。
同様に、シフトレジスタ１５６０の各単位回路Ｌ１〜Ｌ
ｎには、高論理振幅に変換されたクロック信号ＣＬＸお
よび反転クロック信号ＣＬＸINVが、それぞれアナログ
スイッチ１５２３、１５２４を介して単位回路毎に供給
されている。そして、これらのアナログスイッチ１５２
３、１５２４のオンオフは、転送制御信号Ｌによって制
御されるようになっている。

【００４８】ここで、転送制御信号Ｒは、パルスＤＸ−
ＲをＲ方向へ転送する場合にのみ「Ｈ」アクティブとな
る信号であり、また、転送制御信号Ｌは、パルスＤＸ−
ＬをＬ方向へ転送する場合にのみ「Ｈ」アクティブとな
る信号である。また、アナログスイッチ１５２１〜１５
２４については、図５に示されるように、転送制御信号
ＲまたはＬをゲート信号とするｎチャネル型ＴＦＴと、
転送制御信号ＲまたはＬの反転信号をゲート信号とする
ｐチャネル型ＴＦＴを並列に接続した構成となっている
ので、転送制御信号ＲまたはＬが「Ｈ」アクティブとな
る場合に、それぞれオンするものである。

【００４９】したがって、パルスＤＸ−ＲをＲ方向へ転
送する場合、クロック信号ＣＬＸおよび反転クロック信
号ＣＬＸINVは、シフトレジスタ１５５０の各単位回路
Ｒ１〜Ｒｎのみに供給され、シフトレジスタ１５６０の
各単位回路Ｌ１〜Ｌｎには供給されない構成となってい
る。反対に、パルスＤＸ−ＲをＲ方向へ転送する場合、
クロック信号ＣＬＸおよび反転クロック信号ＣＬＸINV
は、シフトレジスタ１５６０の各単位回路Ｌ１〜Ｌｎの
みに供給され、シフトレジスタ１５５０の各単位回路Ｒ
１〜Ｒｎには供給されない構成となっている。

【００５０】また、シフトレジスタ１５５０の単位回路
Ｒ１〜Ｒｎへクロック信号ＣＬＸを単位回路毎に供給す
るための信号線の各々は、転送制御信号Ｌをゲート信
号とする各スイッチ１５３１を介して、それぞれ低位側
電源Ｖｓｓに接続されている。同様に、単位回路Ｒ１〜
Ｒｎへ反転クロック信号ＣＬＸINVを単位回路毎に供給
するための信号線の各々は、転送制御信号Ｒをゲート
信号とする各スイッチ１５３２を介して、それぞれ低位
側電源Ｖｓｓに接続されている。

【００５１】一方、シフトレジスタ１５６０の単位回路
Ｌ１〜Ｌｎへクロック信号ＣＬＸを単位回路毎に供給す
るための信号線の各々は、転送制御信号Ｌをゲート信
号とする各スイッチ１５３３を介して、それぞれ低位側
電源Ｖｓｓに接続されている。同様に、単位回路Ｌ１〜
Ｌｎへ反転クロック信号ＣＬＸINVを単位回路毎に供給
するための信号線の各々は、転送制御信号Ｒをゲート
信号とする各スイッチ１５３４を介して、それぞれ低位
側電源Ｖｓｓに接続されている。

【００５２】ここで、スイッチ１５３１〜１５３４は、
図２に示されるようにｎチャネル型ＴＦＴにより構成さ
れるので、ゲート信号が「Ｈ」アクティブの場合にオン
となる。このため、パルスＤＸ−ＲをＲ方向へ転送する
場合には、ＴＦＴ１５３３、１５３４のすべてがオンと
なるので、各信号線、の電位は、すべて低位側電源
Ｖｓｓのレベルに固定され、反対に、パルスＤＸ−Ｌを
Ｌ方向へ転送する場合には、ＴＦＴ１５３１、１５３２
のすべてがオンとなるので、各信号線、の電位は、
すべて低位側電源Ｖｓｓのレベルに固定されることとな
る。

【００５３】また、シフトレジスタ１５５０の単位回路
Ｒ１〜Ｒｎの構成素子であるクロックドインバータ１５
５２、１５５６やインバータ１５５４には、高位側電源
Ｖｄｄが、実際には、図２に示されるように、アナログ
スイッチの１５４１を介して供給される構成となってい
る。同様に、シフトレジスタ１５６０の単位回路Ｌ１〜
Ｒｎの構成素子であるクロックドインバータ１５６２、
１５６６やインバータ１５６４には、高位側電源Ｖｄｄ
が、アナログスイッチの１５４２を介して供給される構
成となっている。

【００５４】ここで、アナログスイッチ１５４１、１５
４２については、図５に示されるアナログスイッチ１５
２１〜１５２４と同様な構成である。したがって、高位
側電源Ｖｄｄは、パルスＤＸ−ＲをＲ方向へ転送する場
合に、シフトレジスタ１５５０に接続され、シフトレジ
スタ１５６０には接続されない一方、パルスＤＸ−Ｌを
Ｌ方向へ転送する場合に、シフトレジスタ１５６０に接
続され、シフトレジスタ１５５０には接続されない構成
となっている。

【００５５】＜データ線駆動回路の動作＞次に、上述し
た構成によるデータ線駆動回路１５０の動作について説
明する。

【００５６】はじめに、Ｒ方向への転送を行う場合を想
定することとする。この場合、転送制御信号Ｒが「Ｈ」
アクティブとなるので、シフトレジスタ１５５０には、
高位側電源Ｖｄｄが接続されるとともに、クロック信号
ＣＬＸおよび反転クロック信号ＣＬＸINVが供給される
が、シフトレジスタ１５６０には、高位側電源Ｖｄｄが
接続されず、また、信号線、も低位側電源Ｖｓｓの
電位に固定されることとなる。したがって、Ｒ方向への
転送を行う場合、実際に動作するのはシフトレジスタ１
５５０のみとなる。

【００５７】ここで、シフトレジスタ１５５０の転送動
作について図６に示されるタイミングチャートを参照し
て説明する。まず、タイミングｔ１１において、水平走
査期間の最初にパルスＤＸ−Ｒが入力されるとともに、
クロック信号ＣＬＸが立ち上がると（反転クロック信号
ＣＬＸINVが立ち下がると）、シフトレジスタ１５５０
にあって、第１段目の単位回路Ｒ１におけるクロックド
インバータ１５５２は、パルスＤＸ−Ｒの「Ｈ」レベル
を反転し、同じく第１段目の単位回路Ｒ１におけるイン
バータ１５５４が、同クロックドインバータ１５５２の
反転結果を反転するので、第１段目の単位回路Ｒ１によ
る出力信号ＳＲ１は「Ｈ」レベルとなる。

【００５８】次に、タイミングｔ１２において、パルス
ＤＸ−Ｒが入力されている期間に、クロック信号ＣＬＸ
が立ち下がると（反転クロック信号ＣＬＸINVが立ち上
がると）、第１段目の単位回路Ｒ１におけるクロックド
インバータ１５５６は、「Ｈ」レベルの出力信号ＳＲ１
をインバータ１５５４に反転帰還するので、出力信号Ｓ
Ｒ１は「Ｈ」レベルを維持することとなる。また、第２
段目の単位回路Ｒ２におけるクロックドインバータ１５
５２は、第１段目の単位回路Ｒ１による出力信号ＳＲ１
の「Ｈ」レベルを反転し、同じく第２段目の単位回路Ｒ
２におけるインバータ１５６４が、同クロックドインバ
ータ１５５２の反転結果を反転するので、第２段目の単
位回路Ｒ２の出力信号ＳＲ２は「Ｈ」レベルとなる。

【００５９】そして、タイミングｔ１３において、パル
スＤＸ−Ｒの入力が終了して、再び、クロック信号ＣＬ
Ｘが立ち上がると（反転クロック信号ＣＬＸINVが立ち
下がると）、第１段目の単位回路Ｒ１におけるクロック
ドインバータ１５５２は、パルスＤＸ−Ｒの「Ｌ」レベ
ルを取り込むので、その単位回路Ｒ１の出力信号ＳＲ１
は「Ｌ」レベルとなる。一方、第２段目の単位回路Ｒ２
におけるクロックドインバータ１５５６は、「Ｈ」レベ
ルの出力信号ＳＲ２をインバータ１５５４に反転帰還す
るので、出力信号ＳＲ２は「Ｈ」レベルを維持すること
となる。また、第３段目の単位回路Ｒ３におけるクロッ
クドインバータ１５５２は、第２段目の単位回路Ｒ２に
よる出力信号ＳＲ２の「Ｈ」レベルを反転し、同じく第
２段目の単位回路Ｒ２のインバータ１５５４が、同クロ
ックドインバータ１５５２の反転結果を反転するので、
第３段目の単位回路Ｒ３による出力信号ＳＲ３は「Ｈ」
レベルとなる。

【００６０】以下、同様な動作が繰り返される結果、最
初に入力されたパルスＤＸ−Ｒがクロック信号ＣＬＸお
よびその反転クロック信号ＣＬＸINVの半周期だけ順次
シフトされて、各段の単位回路Ｒ１〜Ｒｎから出力信号
ＳＲ１〜ＳＲｎとして出力されることとなる。上述した
ように、Ｒ方向への転送を行う場合には、シフトレジス
タ１５５０のみが動作し、シフトレジスタ１５６０につ
いては動作しない。このため、各段のＮＯＲ回路１５７
２の出力は、信号ＳＲ１〜ＳＲｎを反転した信号となる
が、各段のインバータ１５７４によって再反転されるの
で、結果的に、各段のＮＡＮＤ回路１５７６には、信号
ＳＲ１〜ＳＲｎが供給されることとなる。

【００６１】このような信号ＳＲ１〜ＳＲｎのうち、奇
数段目の単位回路からの出力信号は信号ＥＮＢ１のパル
ス幅に、また、偶数段目の単位回路からの出力信号は信
号ＥＮＢ２のパルス幅に、それぞれ各段のＮＡＮＤ回路
１５７６によって制限された後、各段のインバータ１５
７６によって再反転されて、サンプリング信号Ｓ１〜Ｓ
ｎとして出力される。このため、サンプリング信号Ｓ１
〜Ｓｎは、互い隣接する信号が同時に「Ｈ」レベルとな
らないように出力されることとなる。

【００６２】なお、このように、信号ＳＲ１〜ＳＲｎを
信号ＥＮＢ１、ＥＮＢ２のパルス幅に制限するのは、隣
接するサンプリング信号が同時に出力されて、相隣接す
る群のスイッチ１４１が同時にオンするのを防止して、
画像信号ＶＩＤ１〜ＶＩＤ６が、隣接する群のデータ線
１１４同士においてオーバラップしたタイミングでサン
プリングされないようにするためである。したがって、
クロック信号ＣＬＸおよびその反転クロック信号ＣＬＸ
INVの周波数を低く設定することにより、相隣接するサ
ンプリング信号Ｓ１〜Ｓｎが実質的に重ならないように
出力されるのであれば、データ線駆動回路１５０におい
て、パルス幅を狭めるＮＡＮＤ回路１５７６およびイン
バータ１５７８を省略することができる。

【００６３】次に、Ｌ方向への転送を行う場合について
説明する。この場合、転送制御信号Ｌが「Ｈ」アクティ
ブとなるので、シフトレジスタ１５６０に、高位側電源
Ｖｄｄが接続されるとともに、クロック信号ＣＬＸおよ
び反転クロック信号ＣＬＸINVが供給されるが、シフト
レジスタ１５５０には、高位側電源Ｖｄｄが接続され
ず、また、各信号線、も低位側電源Ｖｓｓの電位に
固定されることとなる。このため、Ｌ方向への転送を行
う場合に、実際に動作するのはシフトレジスタ１５６０
のみとなる。

【００６４】この場合において、シフトレジスタ１５６
０の構成は、シフトレジスタ１５５０を左右に反転した
ものであるから、Ｌ方向への転送は、図６の括弧書で示
されるように、Ｒ方向への転送動作と全く同様となる。

【００６５】このように、本実施形態に係るデータ線駆
動回路１５０によれば、転送制御信号Ｒを「Ｈ」アクテ
ィブにすることにより、パルスＤＸ−ＲがＲ方向に転送
される一方、転送制御信号Ｌを「Ｈ」アクティブにする
ことにより、パルスＤＸ−ＬがＬ方向に転送されるの
で、Ｒ、Ｌのいずれの方向への転送も可能となる。ここ
で、シフトレジスタ１５５０または１５６０についての
み着目すれば、いずれも単方向のみに転送するものであ
るから、パルスＤＸ−ＲまたはＤＸ−Ｌを入力するゲー
ト数は、従来の単方向シフトレジスタと同数で済む。こ
のため、従来の双方向シフトレジスタのように、転送パ
ルスを入力するゲート容量の増加に伴って電力が余計に
消費されることもない。

【００６６】また、クロック信号ＣＬＸおよび反転クロ
ック信号ＣＬＸINVは、Ｒ方向への転送にあっては、ア
ナログスイッチ１５２３、１５２４がオフするので、シ
フトレジスタ１５６０の各単位回路Ｌ１〜Ｌｎに対して
カットされ、また、Ｌ方向への転送にあっては、アナロ
グスイッチ１５２１、１５２２がオフするので、シフト
レジスタ１５５０の各単位回路Ｒ１〜Ｒｎに対してカッ
トされる。このため、クロック信号ＣＬＸおよび反転ク
ロック信号ＣＬＸINVを入力するゲート容量も従来の単
方向レジスタと同等で済むので、これに起因して発生す
る電力の損失も抑えられることとなる。

【００６７】さらに、カットされた側のシフトレジスタ
においては、クロック信号ＣＬＸが供給されるはずの信
号線、（または、）が、スイッチ１５３１、１
５３２（または１５３３、１５３４）によって低位側電
源Ｖｓｓに接続されるので、その電位は完全にＶｓｓに
固定される。このため、容量結合による電位変動が抑え
られるので、それに伴う電力消費も抑えられることとな
る。なお、ここでは、カットされる側の信号線、
（または、）の電位変動を抑えるのが主目的である
から、ある一定の電位を有するラインに接続すれば足り
る。ただし、クロックドインバータにおけるしきい値近
傍の電位ラインに接続する構成にすると、出力が変動し
て電力が消費される可能性があるので、実施形態のよう
に低位側電源Ｖｓｓ、あるいは、高位側電源Ｖｄｄ接続
する構成が望ましい。

【００６８】ところで、シフトレジスタの各単位回路を
構成するクロックドインバータ１５５２、１５５６、１
５６２、１５６６や、インバータ１５５４、１５６４
は、それぞれ図３（ａ）、図３（ｂ）および図４に示さ
れるように相補型であるため、出力レベルが遷移しない
のであれば、本来的に電力を消費することはない。すな
わち、上述のように、クロック信号ＣＬＸおよび反転ク
ロック信号ＣＬＸINVがアナログスイッチによってカッ
トされるのであれば、カットされた側のシフトレジスタ
においては出力レベルが遷移しないので、クロックドイ
ンバータや、インバータの動作に伴って電力が消費され
ることはあり得ない。しかしながら、シフトレジスタの
段数が極めて多数（例えば１００段）になると、構成素
子たるＴＦＴの個数もそれに比例して増加し、これらの
個数分だけ、各ＴＦＴのリークによって消費される微少
電力が累積されるので、出力レベルが遷移しない場合で
あっても、当該リークによって消費される電力がシフト
レジスタ全体で見て無視できないことがある。これに対
し、本実施形態によれば、動作しないシフトレジスタに
対しては高位側電源Ｖｄｄが接続されないので、リーク
による電力消費も抑えられることとなる。なお、実施形
態にあっては、高位側電源Ｖｄｄのみを接続しない構成
としたが、低位側電源Ｖｓｓを接続しない構成としても
良いし、両者を接続しない構成としても良い。

【００６９】＜走査線駆動回路＞次に、走査線駆動回路
１３０について説明するが、走査線駆動回路１３０の構
成は、出力信号の引き出し方向と、入力される信号とが
異なる以外、基本的にデータ線駆動回路１５０の構成と
同様である。すなわち、走査線駆動回路１３０は、デー
タ線駆動回路１５０を９０度左回転して配置したもので
あり、図１に示されるように、パルスＤＸ−Ｒ、ＤＸ−
Ｌおよび転送制御信号Ｒ、Ｌの替わりに、パルスＤＹ−
Ｕ、ＤＹ−Ｄおよび転送制御信号Ｕ、Ｄを入力するとと
もに、クロック信号ＣＬＸおよびその反転クロック信号
ＣＬＸINVの替わりに、水平走査期間毎に、クロック信
号ＣＬＹおよびその反転クロック信号ＣＬＹINVを入力
する。

【００７０】ここで、垂直走査方向が下方向である場合
には、垂直走査期間の最初にパルスＤＹ−Ｄが供給され
るとともに、転送制御信号Ｄが「Ｈ」アクティブとなる
一方、垂直走査方向が上方向である場合には、垂直走査
期間の最初にパルスＤＹ−Ｕが供給されるとともに、転
送制御信号Ｕが「Ｈ」アクティブとなる。また、クロッ
ク信号ＣＬＹと、その反転信号ＣＬＹINVと、パルスＤ
Ｙ−Ｕ（またはＤＹ−Ｄ）とは、図１におけるタイミン
グジェネレータ２００によって、画像信号ＶＩＤ１〜Ｖ
ＩＤ６と同期して供給されるものであり、さらに、これ
らの信号と、転送制御信号Ｒ、Ｌとは、いずれも、図示
しないレベルシフタによって高論理振幅の信号に変換さ
れたものである。

【００７１】また、これらのクロック信号の周波数を低
く設定することにより、相隣接した走査線に供給される
走査信号が実質的に重ならないのであれば、先にデータ
線駆動回路１５０について述べたように、走査線駆動回
路１３０においてパルス幅を狭めるためのＮＡＮＤ回路
と、これに続くインバータを省略することができるの
で、走査線駆動回路１３０には、パルス幅を狭めるため
の信号ＥＮＢ１、ＥＮＢ２に相当する信号が入力されて
いない。

【００７２】＜液晶パネルの全体動作＞次に、上述した
構成に係る液晶表示装置の動作について、垂直走査方向
をＤ（下）方向とし、水平走査方向をＲ（右）方向とす
る場合を例にとって説明する。

【００７３】まず、走査線駆動回路１３０には、垂直走
査期間の最初にパルスＤＹ−Ｄが供給される。そして、
このパルスＤＹ−Ｄは、走査線駆動回路１３０におい
て、クロック信号ＣＬＹおよびその反転クロック信号Ｃ
ＬＹINVによって順次シフトされて、各走査線１１２に
出力される。これにより、複数の走査線１１２が１本ず
つ線順次に下方向に選択されることとなる。

【００７４】ここで、ある走査線が選択される期間たる
水平走査期間の最初に、データ線駆動回路１５０におい
て、パルスＤＸ−Ｒが供給される。このパルスＤＸ−Ｒ
は、上述のように、データ線駆動回路１５０において、
クロック信号ＣＬＸおよびその反転クロック信号ＣＬＸ
INVの半周期毎に順次シフトされるとともに、パルス幅
狭められてサンプリング信号Ｓ１〜Ｓｎとして出力され
る。

【００７５】ここで、サンプリング信号Ｓ１が出力され
ると、この群に属する６本のデータ線１１４に、それぞ
れ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされて、
これらの画像信号ＶＩＤ１〜ＶＩＤ６が現時点で選択さ
れた走査線と交差する６個の画素に、当該ＴＦＴ１１６
によってそれぞれ書き込まれることとなる。この後、サ
ンプリング信号Ｓ２が出力されると、今度は、次の６本
のデータ線１１４にそれぞれ画像信号ＶＩＤ１〜ＶＩＤ
６がサンプリングされ、これらの画像信号ＶＩＤ１〜Ｖ
ＩＤ６がその時点で選択された走査線と交差する６個の
画素に、当該ＴＦＴ１１６によってそれぞれ書き込まれ
ることとなる。

【００７６】以下同様にして、サンプリング信号Ｓ３、
Ｓ４、……、Ｓｎが順次出力されると、各サンプリング
信号に属する６本のデータ線１１４にそれぞれ画像信号
ＶＩＤ１〜ＶＩＤ６がサンプリングされ、これらの画像
信号ＶＩＤ１〜ＶＩＤ６がその時点で選択された走査線
と交差する６個の画素にそれぞれ書き込まれることとな
る。そして、この後、次の走査線が選択され、再び、サ
ンプリング信号Ｓ１〜Ｓｎが順次出力されて、同様な書
き込みが繰り返し実行されることとなる。

【００７７】このような駆動方式では、サンプリング回
路１４０におけるスイッチ１４１を駆動制御するデータ
線駆動回路１５０、詳細には、図２におけるシフトレジ
スタ１５５０または１５６０の段数が、各データ線１１
４を点順次で駆動する方式と比較して１／６に低減され
る。さらに、データ線駆動回路１５０に供給すべきクロ
ック信号ＣＬＸおよびその反転クロック信号ＣＬＸINV
の周波数も各データ線１１４を点順次で駆動する方式と
比較すると１／６で済むので、段数の低減化と併せて低
消費電力化も図られることとなる。

【００７８】また、水平走査期間毎に供給されるクロッ
ク信号ＣＬＹおよびその反転クロック信号ＣＬＹINVの
周波数は、クロック信号ＣＬＸおよびその反転クロック
信号ＣＬＸINVの周波数よりも低いので、走査線駆動回
路１３０の消費電力が問題となることが少ないが、本実
施形態にあっては、走査線駆動回路１３０の構成につい
てもデータ線駆動回路１５０と同様に構成されているの
で、上方向、下方向のいずれの方向にも垂直走査が可能
であるとともに、その消費電力についても極めて低く抑
えられることになる。したがって、データ線駆動回路１
５０のみならず、走査線駆動回路１３０についても消費
電力が低く抑えられることとなる。

【００７９】＜液晶パネルの構成例＞次に、上述した電
気的構成に係る液晶パネル１００の全体構成について図
７および図８を参照して説明する。ここで、図７は、液
晶パネル１００の構成を示す斜視図であり、図８は、図
７におけるＡ−Ａ’線断面図である。

【００８０】これらの図に示されるように、液晶パネル
１００は、画素電極１１８等が形成されたガラスや半導
体等の素子基板１０１と、共通電極１０８等が形成され
たガラス等の透明な対向基板１０２とを、スペーサ１０
３が混入されたシール材１０１０４によって一定の間隙
を保って、互いに電極形成面が対向するように貼り合わ
せるとともに、この間隙に電気光学材料としての液晶１
０５を封入した構造となっている。なお、シール材１０
４は、対向基板１０２の基板周辺に沿って形成される
が、液晶１０５を封入するために一部が開口している。
このため、液晶１０５の封入後に、その開口部分が封止
材１０６によって封止されている。

【００８１】ここで、素子基板１０１の対向面であっ
て、シール材１０４の外側一辺においては、上述したサ
ンプリング回路１４０およびデータ線駆動回路１５０が
形成されて、Ｙ方向に延在するデータ線１１４を駆動す
る構成となっている。さらに、この一辺には複数の接続
電極１０７が形成されて、タイミングジェネレータ２０
０および画像信号処理回路３００からの各種信号を入力
する構成となっている。また、この一辺に隣接する２辺
には、２個の走査線駆動回路１３０が形成されて、Ｘ方
向に延在する走査線１１２をそれぞれ両側から駆動する
構成となっている。なお、走査線１１２に供給される走
査信号の遅延が問題にならないのであれば、走査線駆動
回路１３０を片側１個だけに形成する構成でも良い。ほ
かに、素子基板１０１に、データ線１１４への画像信号
の書込負荷を低減するために、各データ線１１４を、画
像信号に先行するタイミングにおいて所定電位にプリチ
ャージするプリチャージ回路を形成しても良い。

【００８２】一方、対向基板１０２の共通電極１０８
は、素子基板１０１との貼合部分における４隅のうち、
少なくとも１箇所において設けられた導通材によって、
素子基板１０１との電気的導通が図られている。ほか
に、対向基板１０２には、液晶パネル１００の用途に応
じて、例えば、第１に、ストライプ状や、モザイク状、
トライアングル状等に配列したカラーフィルタが設けら
れ、第２に、例えば、クロムやニッケルなどの金属材料
や、カーボンやチタンなどをフォトレジストに分散した
樹脂ブラックなどのブラックマトリクスが設けられ、第
３に、液晶パネル１００に光を照射するバックライトが
設けられる。特に色光変調の用途の場合には、カラーフ
ィルタは形成されずにブラックマトリクスが対向基板１
０２に設けられる。

【００８３】くわえて、素子基板１０１および対向基板
１０２の対向面には、それぞれ所定の方向にラビング処
理された配向膜などが設けられる一方、その各背面側に
は配向方向に応じた偏光板（図示省略）がそれぞれ設け
られる。ただし、液晶１０５として、高分子中に微小粒
として分散させた高分子分散型液晶を用いれば、前述の
配向膜、偏光板等が不要となる結果、光利用効率が高ま
るので、高輝度化や低消費電力化などの点において有利
である。

【００８４】なお、駆動回路１２０等の周辺回路の一部
または全部を、素子基板１０１に形成する替わりに、例
えば、ＴＡＢ（Tape Automated Bonding）技術を用いて
フィルムに実装された駆動用ＩＣチップを、素子基板１
０１の所定位置に設けられる異方性導電フィルムを介し
て電気的および機械的に接続する構成としても良いし、
駆動用ＩＣチップ自体を、ＣＯＧ（Chip On Grass）技
術を用いて、素子基板１０１の所定位置に異方性導電フ
ィルムを介して電気的および機械的に接続する構成とし
ても良い。

【００８５】＜シフトレジスタの他例＞なお、上述した
実施形態に係る駆動回路にあっては、図２に示されるよ
うに、Ｒ方向への転送に用いるシフトレジスタ１５５０
については、クロックドインバータ１５５２、１５５６
およびインバータ１５５４からなる単位回路を複数段縦
続する構成とし、Ｌ方向への転送に用いるシフトレジス
タ１５６０については、クロックドインバータ１５６
２、１５６６およびインバータ１５６４からなる単位回
路を、シフトレジスタ１５５０を左右反転させて複数段
縦続する構成としてが、図９に示されるような構成とし
ても良い。

【００８６】すなわち、図９にあって、Ｒ方向への転送
に用いるシフトレジスタ１５８０の各単位回路Ｒ１〜Ｒ
ｎは、クロック信号ＣＬＸおよびその反転クロック信号
にしたがって排他的に駆動される２個のｐチャネル型ト
ランジスタＰ１２、Ｐ１４と、トランジスタＰ１２の出
力を反転するインバータ１５８２と、この出力を再反転
して次段（右側）のトランジスタＰ１２に供給するとと
もに、当該単位回路における出力とするインバータ１５
８４とにより構成される一方、Ｌ方向への転送に用いる
シフトレジスタ１５９０の各単位回路Ｌ１〜Ｌｎは、ク
ロック信号ＣＬＸおよびその反転クロック信号にしたが
って排他的に駆動される２個のｐチャネル型トランジス
タＰ２２、Ｐ２４と、トランジスタＰ２２の出力を反転
するインバータ１５９２と、この出力を再反転して次段
（左側）のトランジスタＰ２２に供給するとともに、当
該単位回路における出力とするインバータ１５９４とに
より構成される。

【００８７】なお、図９は、要部のみを示し、次の部分
については図２と同等であるので省略している。すなわ
ち、図９において、転送方向に応じてクロック信号ＣＬ
Ｘおよび反転クロック信号ＣＬＸINVをそれぞれ単位回
路毎に供給する各アナログスイッチや、クロックが供給
されない場合には当該クロックが供給される信号線〜
を低位側電源Ｖｓｓに固定するための各スイッチ、使
用しないシフトレジスタへの電源をカットするアナログ
スイッチ、シフトレジスタ１５８０において左から第ｉ
段に位置する単位回路の出力信号と、シフトレジスタ１
５９０において右から第（ｎ＋１−ｉ）段に位置する単
位回路の出力信号との論理和を反転するＮＯＲ回路、そ
のパルス幅を狭めるためのＮＡＮＤ回路などについては
省略している。

【００８８】＜相展開数と１群を構成するデータ線数と
の関係＞また、上述の説明では、サンプリング回路１４
０は、１群とする６本のデータ線１１４に対して、６相
展開された画像信号ＶＩＤ１〜ＶＩＤ６を同時にサンプ
リングして供給するとともに、画像信号ＶＩＤ１〜ＶＩ
Ｄ６の印加をデータ線群毎に順次行うように構成した
が、相展開数および同時に印加するデータ線数（すなわ
ち、１群を構成するデータ線数）は、「６」に限られる
ものではない。例えば、サンプリング回路１４０におけ
るサンプリング用のスイッチ１４１の応答速度が十分に
高いのであれば、画像信号をパラレルに変換することな
く１本の信号線にシリアル伝送して、各データ線１１４
毎に順次サンプリングするように構成しても良いし、ま
た、相展開数および同時に印加するデータ線の数を
「３」や、「１２」、「２４」等として、３本や、１２
本、２４本等のデータ線に対して、３相展開や、１２相
展開、２４相展開等されて並列供給された画像信号を同
時に供給する構成としても良い。なお、相展開数および
同時に印加するデータ線数としては、カラーの画像信号
が３つの原色に係る信号からなることとの関係から、３
の倍数であることが制御や回路を簡易化する上で好まし
い。

【００８９】＜素子基板の構成など＞また、実施の形態
においては、液晶パネル１００の素子基板１０１をガラ
ス等の透明な絶縁性基板により構成して、当該基板上に
シリコン薄膜を形成するとともに、当該薄膜上にソー
ス、ドレイン、チャネルが形成されたＴＦＴによって、
画素のスイッチング素子（ＴＦＴ１１６）や駆動回路１
２０の素子を構成するものとして説明したが、本発明は
これに限られるものではない。

【００９０】例えば、素子基板１０１を半導体基板によ
り構成して、当該半導体基板の表面にソース、ドレイ
ン、チャネルが形成された絶縁ゲート型電界効果トラン
ジスタによって、画素のスイッチング素子や駆動回路１
２０の素子を構成しても良い。このように素子基板１０
１を半導体基板により構成する場合には、透過型の表示
パネルとして用いることができないため、画素電極１１
８をアルミニウムなどで形成して、反射型として用いら
れることとなる。また、単に、素子基板１０１を透明基
板として、画素電極１１８を反射型にしても良い。

【００９１】さらに、上述した実施の形態にあっては、
画素のスイッチング素子を、ＴＦＴで代表される３端子
素子として説明したが、ダイオード等の２端子素子で構
成しても良い。ただし、画素のスイッチング素子として
２端子素子を用いる場合には、走査線１１２を一方の基
板に形成し、データ線１１４を他方の基板に形成すると
ともに、２端子素子を、走査線１１２またはデータ線１
１４のいずれか一方と、画素電極との間に形成する必要
がある。この場合、画素は、走査線１１２とデータ線１
１４との間に直列接続された二端子素子と、液晶とから
構成されることとなる。

【００９２】また、本発明は、アクティブマトリクス型
液晶表示装置として説明したが、これに限られず、ＳＴ
Ｎ（Super Twisted Nematic）液晶などを用いたパッシ
ィブ型にも適用可能である。さらに、電気光学材料とし
ては、液晶のほかに、エレクトロルミネッセンス素子な
どを用いて、その電気光学効果により表示を行う表示装
置にも適用可能である。すなわち、本発明は、上述した
液晶表示装置と類似の構成を有するすべての電気光学装
置に適用可能である。

【００９３】＜電子機器＞次に、上述した液晶表示装置
を各種の電子機器に適用される場合について説明する。
この場合、電子機器は、図１０に示されるように、主
に、表示情報出力源１０００、表示情報処理回路１００
２、電源回路１００４、液晶パネル１００、駆動回路１
２０、および、タイミングジェネレータ２００により構
成される。このうち、表示情報出力源１０００は、ＲＯ
Ｍ（Read Only Memory）や、ＲＡＭ（Random Access Me
mory）などのメモリ、各種ディスクなどのストレージユ
ニット、画像信号を同調出力する同調回路等を備え、タ
イミングジェネレータ２００により生成される各種のク
ロック信号に基づいて、所定フォーマットの画像信号な
どの表示情報を表示情報処理回路１００２に供給するも
のである。次に、表示情報処理回路１００２は、上述し
たＳ／Ｐ変換回路３０２や、増幅・反転回路３０４のほ
か、ローテーション回路、ガンマ補正回路、クランプ回
路等の周知の各種回路を備え、入力した表示情報の処理
を実行して、その画像信号をクロック信号ＣＬＫととも
に、駆動回路１２０に供給するものである。また、電源
回路１００４は、各構成要素に所定の電源を供給するも
のである。なお、図１０において、クロック信号ＣＬＫ
は、表示情報処理回路１００２を介して供給されている
が、図１に示されるように、タイミングジェネレータ２
００から駆動回路１２０に直接供給されて、画像処理回
路３００の上位構成である表示情報処理回路１００２
が、タイミングジェネレータ２００によるクロック信号
に同期して動作する構成としても良いのは言うまでもな
い。

【００９４】次に、上述した液晶表示装置を具体的な電
子機器に用いた例のいくつかについて説明する。

【００９５】＜その１：プロジェクタ＞まず、この液晶
パネルをライトバルブとして用いたプロジェクタについ
て説明する。図１１は、プロジェクタの構成例を示す平
面図である。

【００９６】この図に示されるように、プロジェクタ１
１００内部には、ハロゲンランプ等の白色光源からなる
ランプユニット１１０２が設けられている。このランプ
ユニット１１０２から射出された投射光は、ライトガイ
ド１１０４内に配置された４枚のミラー１１０６および
２枚のダイクロイックミラー１１０８によってＲＧＢの
３原色に分離され、各原色に対応するライトバルブとし
ての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０
Ｇに入射される。

【００９７】液晶パネル１１１０Ｒ、１１１０Ｂおよび
１１１０Ｇの構成は、上述した液晶パネル１００と同等
であり、画像信号処理回路（図示省略）から供給される
Ｒ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものであ
る。そして、これらの液晶パネルによって変調された光
は、ダイクロイックプリズム１１１２に３方向から入射
される。このダイクロイックプリズム１１１２において
は、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が
直進する。したがって、各色の画像が合成される結果、
投射レンズ１１１４を介して、スクリーン等にカラー画
像が投写されることとなる。

【００９８】ここで、各液晶パネル１１１０Ｒ、１１１
０Ｂおよび１１１０Ｇによる表示像について着目する
と、液晶パネル１１１０Ｇによる表示像は、液晶パネル
１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転
することが必要となる。

【００９９】なお、液晶パネル１１１０Ｒ、１１１０Ｂ
および１１１０Ｇには、ダイクロイックミラー１１０８
によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射する
ので、カラーフィルタを設ける必要はない。

【０１００】＜その２：モバイル型コンピュータ＞次
に、この液晶パネルを、モバイル型のパーソナルコンピ
ュータに適用した例について説明する。図１２は、この
パーソナルコンピュータの構成を示す斜視図である。図
において、コンピュータ１２００は、キーボード１２０
２を備えた本体部１２０４と、液晶表示ユニット１２０
６とから構成されている。この液晶表示ユニット１２０
６は、先に述べた液晶パネル１００の背面にバックライ
トを付加することにより構成されている。

【０１０１】＜その３：携帯電話＞さらに、この液晶パ
ネルを、携帯電話に適用した例について説明する。図１
３は、この携帯電話の構成を示す斜視図である。図にお
いて、携帯電話１３００は、複数の操作ボタン１３０２
とともに、反射型の液晶パネル１００を備えるものであ
る。この反射型の液晶パネル１００にあっては、必要に
応じてその前面にフロントライトが設けられる。

【０１０２】なお、図１１〜図１３を参照して説明した
電子機器の他にも、液晶テレビや、ビューファインダ
型、モニタ直視型のビデオテープレコーダ、カーナビゲ
ーション装置、ページャ、電子手帳、電卓、ワードプロ
セッサ、ワークステーション、テレビ電話、POS端末、
タッチパネルを備えた装置等などが挙げられる。そし
て、これらの各種電子機器に適用可能なのは言うまでも
ない。

【０１０３】

【発明の効果】以上説明したように本発明によれば、双
方向に転送可能なシフトレジスタ回路で消費される電力
を極めて低く抑えることが可能となる。

【図面の簡単な説明】

【図１】 本発明の実施形態に係る駆動回路を適用した
液晶表示装置の全体構成を示すブロック図である。

【図２】 同装置の液晶パネルにおけるデータ線駆動回
路の構成を示すブロック図である。

【図３】 （ａ）、（ｂ）はそれぞれ同データ線駆動回
路の単位回路におけるクロックドインバータの構成を示
す回路図である。

【図４】 同データ線駆動回路の単位回路におけるイン
バータの構成を示す回路図である。

【図５】 同データ線駆動回路におけるアナログスイッ
チの構成を示す回路図である。

【図６】 同データ線駆動回路の動作を説明するための
タイミングチャートである。

【図７】 同液晶パネルの構造を示す斜視図である。

【図８】 同液晶パネルの構造を説明するための一部断
面図である。

【図９】 他のシフトレジスタ回路の要部構成を示す回
路図である。

【図１０】 同液晶表示装置が適用される電子機器の概
略構成を示すブロック図である。

【図１１】 同液晶表示装置を適用した電子機器の一例
たるプロジェクタの構成を示す断面図である。

【図１２】 同液晶表示装置を適用した電子機器の一例
たるパーソナルコンピュータの構成を示す斜視図であ
る。

【図１３】 同液晶表示装置を適用した電子機器の一例
たる携帯電話の構成を示す斜視図である。

【図１４】 従来の双方向シフトレジスタの構成を示す
ブロック図である。

【符号の説明】

１００……液晶パネル １０１……素子基板 １０２……対向基板 １１６……ＴＦＴ １２０……駆動回路 １３０……走査線駆動回路 １４０……サンプリング回路 １５０……データ線駆動回路 １５２１〜１５２４、１５４１、１５４２……アナログ
スイッチ １５３１〜１５３４……スイッチ １５５０、１５６０……シフトレジスタ １５５２、１５６２……シフトレジスタ

Claims (17)

【特許請求の範囲】
1. 【請求項１】 入力信号をクロック信号にしたがって一
   方の方向に順次転送する第１のシフトレジスタと、 入力信号を前記クロック信号にしたがって他方の方向に
   順次転送する第２のシフトレジスタと、 入力信号を転送すべき方向が前記一方の方向である場合
   には、前記第１のシフトレジスタに前記クロック信号を
   供給する一方、入力信号を転送すべき方向が前記他方の
   方向である場合には、前記第２のシフトレジスタに前記
   クロック信号を供給するクロック信号供給手段とを具備
   することを特徴とするシフトレジスタ回路。
2. 【請求項２】 入力信号を転送すべき方向が前記一方の
   方向である場合、前記第２のシフトレジスタに前記クロ
   ック信号を供給する信号線を、所定電位のラインに接続
   する一方、 入力信号を転送すべき方向が前記他方の方向である場
   合、前記第１のシフトレジスタに前記クロック信号を供
   給する信号線を、所定電位のラインに接続する信号線接
   続手段を備えることを特徴とする請求項１載のシフトレ
   ジスタ回路。
3. 【請求項３】 前記所定電位は、電源電位のいずれかで
   あることを特徴とする請求項２載のシフトレジスタ回
   路。
4. 【請求項４】 入力信号を転送すべき方向が前記一方の
   方向である場合には、前記第１のシフトレジスタを電源
   に接続する一方、前記第２のシフトレジスタを電源から
   解放し、 入力信号を転送すべき方向が前記他方の方向である場合
   には、前記第２のシフトレジスタを電源に接続する一
   方、前記第１のシフトレジスタを電源から解放する電源
   接続手段を備えることを特徴とする請求項１または２記
   載のシフトレジスタ回路。
5. 【請求項５】 少なくとも、前記第１、第２のシフトレ
   ジスタおよび前記クロック信号供給手段は、同一基板に
   形成されることを特徴とする請求項１記載のシフトレジ
   スタ回路。
6. 【請求項６】 前記第１、第２のシフトレジスタおよび
   前記クロック信号供給手段は、同一基板上に同一プロセ
   スで形成されたトランジスタにより構成されてなること
   を特徴とする請求項５記載のシフトレジスタ回路。
7. 【請求項７】 複数の走査線と複数のデータ線との各交
   点に対応して設けられる画素を駆動する電気光学装置の
   駆動回路であって、 前記走査線を順次選択する走査線駆動手段と、 前記データ線を１本または複数本毎に順次選択するデー
   タ線駆動手段と、 前記データ線駆動手段によって選択された前記データ線
   の１本または複数本に対して、画像信号を供給する画像
   信号供給手段とを具備し、前記データ線駆動手段は、 前記データ線を１本または複数本毎に、第１のクロック
   信号にしたがって第１の方向に順次選択する第１のシフ
   トレジスタと、 前記データ線を１本または複数本毎に、前記第１のクロ
   ック信号にしたがって前記第１の方向とは逆方向の第２
   の方向に順次選択する第２のシフトレジスタと、 前記データ線を選択すべき方向が前記一方の方向である
   場合には、前記第１のシフトレジスタに前記第１のクロ
   ック信号を供給する一方、前記データ線を選択すべき方
   向が前記他方の方向である場合には、前記第２のシフト
   レジスタに前記第１のクロック信号を供給する第１のク
   ロック信号供給手段とを具備することを特徴とする電気
   光学装置の駆動回路。
8. 【請求項８】 前記走査線駆動手段は、 前記走査線を、第２のクロック信号にしたがって第３の
   方向に順次選択する第３のシフトレジスタと、 前記走査線を、前記第２のクロック信号にしたがって前
   記第３の方向とは逆方向の第４の方向に順次選択する第
   ４のシフトレジスタと、 前記走査線を選択すべき方向が前記第３の方向である場
   合には、前記第３のシフトレジスタに前記第２のクロッ
   ク信号を供給する一方、前記データ線を選択すべき方向
   が前記第４の方向である場合には、前記第４のシフトレ
   ジスタに前記第２のクロック信号を供給する第２のクロ
   ック信号供給手段とを備えることを特徴とする請求項７
   記載の電気光学装置の駆動回路。
9. 【請求項９】 複数の走査線と複数のデータ線との各交
   点に対応して設けられた画素を有する電気光学装置であ
   って、 前記走査線を順次選択する走査線駆動手段と、 前記データ線を１本または複数本毎に順次選択するデー
   タ線駆動手段と、 前記データ線駆動手段によって選択された前記データ線
   の１本または複数本に対して、画像信号を供給する画像
   信号供給手段とを具備し、前記データ線駆動手段は、 前記データ線を１本または複数本毎に、第１のクロック
   信号にしたがって第１の方向に順次選択する第１のシフ
   トレジスタと、 前記データ線を１本または複数本毎に、前記第１のクロ
   ック信号にしたがって前記第１の方向とは逆方向の第２
   の方向に順次選択する第２のシフトレジスタと、 前記データ線を選択すべき方向が前記第１の方向である
   場合には、前記第１のシフトレジスタに前記第１のクロ
   ック信号を供給する一方、前記データ線を選択すべき方
   向が前記第２の方向である場合には、前記第２のシフト
   レジスタに前記第１のクロック信号を供給する第１のク
   ロック信号供給手段とを具備することを特徴とする電気
   光学装置。
10. 【請求項１０】 前記データ線を選択すべき方向が前記
    第１の方向である場合、前記第２のシフトレジスタに前
    記第１のクロック信号を供給する信号線を、所定電位の
    ラインに接続する一方、 入力信号を転送すべき方向が前記第２の方向である場
    合、前記第１のシフトレジスタに前記クロック信号を供
    給する信号線を、所定電位のラインに接続する第１の信
    号線接続手段を備えることを特徴とする請求項９載の電
    気光学装置。
11. 【請求項１１】 前記データ線を選択すべき方向が前記
    第１の方向である場合には、前記第１のシフトレジスタ
    を電源に接続する一方、前記第２のシフトレジスタを電
    源から解放し、 前記データ線を選択すべき方向が前記第２の方向である
    場合には、前記第２のシフトレジスタを電源に接続する
    一方、前記第１のシフトレジスタを電源から解放する第
    １の電源接続手段を備えることを特徴とする請求項９ま
    たは１０記載の電気光学装置。
12. 【請求項１２】 前記走査線駆動手段は、 前記走査線を、第２のクロック信号にしたがって第３の
    方向に順次選択する第３のシフトレジスタと、 前記走査線を、前記第２のクロック信号にしたがって前
    記第３の方向とは逆方向の第４の方向に順次選択する第
    ４のシフトレジスタと、 前記走査線を選択すべき方向が前記第３の方向である場
    合には、前記第３のシフトレジスタに前記第２のクロッ
    ク信号を供給する一方、前記データ線を選択すべき方向
    が前記第４の方向である場合には、前記第４のシフトレ
    ジスタに前記第２のクロック信号を供給する第２のクロ
    ック信号供給手段とを備えることを特徴とする請求項９
    記載の電気光学装置。
13. 【請求項１３】 前記走査線を選択すべき方向が前記第
    ３の方向である場合、前記第３のシフトレジスタに前記
    第２のクロック信号を供給する信号線を、所定電位のラ
    インに接続する一方、 前記走査線を選択すべき方向が前記第４の方向である場
    合、前記第４のシフトレジスタに前記第２のクロック信
    号を供給する信号線を、所定電位のラインに接続する第
    ２の信号線接続手段を備えることを特徴とする請求項１
    ２載の電気光学装置。
14. 【請求項１４】 前記所定電位は、電源電位のいずれか
    であることを特徴とする請求項１０または１３載の電気
    光学装置。
15. 【請求項１５】 前記走査線を選択すべき方向が前記第
    ３の方向である場合には、前記第３のシフトレジスタを
    電源に接続する一方、前記第４のシフトレジスタを電源
    から解放し、 前記走査線を選択すべき方向が前記第４の方向である場
    合には、前記第４のシフトレジスタを電源に接続する一
    方、前記第３のシフトレジスタを電源から解放する第２
    の電源接続手段を備えることを特徴とする請求項１２ま
    たは１３記載の電気光学装置。
16. 【請求項１６】 前記電気光学装置は、 一対の基板間に電気光学材料を挟持するとともに、前記
    一対の基板のうち、一方の基板に、前記データ線に供給
    された画像信号を各画素に印加させるトランジスタを各
    画素毎に有するものであって、 前記データ線駆動手段及び／又は前記走査線駆動手段
    は、前記一方の基板上に形成されたトランジスタと同一
    プロセスで形成されたトランジスタにより構成されてな
    ることを特徴とする請求項９乃至１５のいずれか記載の
    電気光学装置。
17. 【請求項１７】 請求項９乃至１６のいずれか記載の電
    気光学装置を表示手段に用いたことを特徴とする電子機
    器。