KR100745406B1

KR100745406B1 - 양방향 쉬프트 기능을 가지는 비정질-실리콘 박막트랜지스터 게이트 구동 쉬프트 레지스터

Info

Publication number: KR100745406B1
Application number: KR1020020032368A
Authority: KR
Inventors: 문승환
Original assignee: 삼성전자주식회사
Priority date: 2002-06-10
Filing date: 2002-06-10
Publication date: 2007-08-02
Also published as: KR20030095467A; CN1868003B; CN1868003A

Abstract

본 발명은 양방향 쉬프트 기능을 가지는 TFT 게이트 구동 쉬프트 레지스터 및 액정표시장치에 관한 것이다. 게이트 구동 쉬프트 레지스터는 종속 연결된 복수의 쉬프트 레지스터와 두개의 더미 쉬프트 레지스터로 구성되고, 두개의 쉬프트 방향 선택 신호가 각각의 쉬프트 레지스터에 인가되며 된다. 따라서, 본 발명에서는 TFT LCD 화면이 상하 반전이 필요한 경우 간단한 회로 구성으로 화면의 상하 반전 기능을 구현할 수 있다.

Description

양방향 쉬프트 기능을 가지는 비정질-실리콘 박막 트랜지스터 게이트 구동 쉬프트 레지스터{SHIFT RESISTER FOR DRIVING AMORPHOUS-SILICON THIN FILM TRANSISTOR GATE HAVING BIDIRECTIONAL SHIFTING FUNCTION}

도 1은 종래의 a-Si LCD의 TFT 기판의 구성을 나타낸 개략도.

도 2는 본 발명에 의한 a-Si TFT LCD의 액정표시장치의 분해 사시도.

도 3은 본 발명의 a-Si TFT LCD의 TFT 기판의 구성을 나타낸 도면.

도 4는 도 3의 a-Si TFT LCD의 게이트 구동회로를 구성하는 쉬프트 레지스터의 블록도.

도 5는 도 4의 쉬프트 레지스터의 각각의 스테이지의 구체 회로도.

도 6은 도 5의 각 부 타이밍도.

도 7은 본 발명의 바람직한 일 실시예에 의한 a-Si TFT LCD의 게이트 구동회로를 구성하는 양방향 쉬프트 기능을 갖는 쉬프트 레지스터의 블록도.

도 8은 도 7의 쉬프트 레지스터 중에서 2번째 및 3번째 스테이지의 구체 회로도.

도 9는 도 7의 쉬프트 레지스터 중에서 더미 스테이지 0의 구체 회로도.

도 10은 도 7의 쉬프트 레지스터 중에서 첫 번째 스테이지의 구체 회로도.

도 11은 도 7의 쉬프트 레지스터 중에서 4번째 스테이지의 구체 회로도.

도 12는 도 7의 쉬프트 레지스터 중에서 더미 스테이지 1의 구체 회로도.

도 13A 내지 도 13C는 도 7의 각 스테이지들의 순방향 쉬프트 동작을 나타내는 시뮬레이션 출력 파형도.

도 14A 내지 도 14C는 도 7의 각 스테이지들의 역방향 쉬프트 동작을 나타내는 시뮬레이션 출력 파형도.

도 15는 본 발명의 바람직한 다른 실시예에 의한 a-Si TFT LCD의 게이트 구동회로를 구성하는 양방향 쉬프트 기능을 갖는 쉬프트 레지스터의 블록도.

도 16은 도 15의 쉬프트 레지스터 중에서 2번째 및 3번째 스테이지의 구체 회로도.

도 17은 도 15의 쉬프트 레지스터 중에서 첫 번째 스테이지의 구체 회로도.

도 18은 도 15의 쉬프트 레지스터 중에서 4번째 스테이지의 구체 회로도.

도 19A 내지 도 19C는 도 15의 각 스테이지들의 순방향 쉬프트 동작을 나타내는 시뮬레이션 출력 파형도.

도 20A 내지 도 14C는 도 15의 각 스테이지들의 역방향 쉬프트 동작을 나타내는 시뮬레이션 출력 파형도.

<도면의 주요부분에 대한 부호의 설명>

100 : 액정표시장치 110 : 액정표시패널 어셈블리

116 : 통합 인쇄회로기판 118 : 통합 제어 및 데이터 구동칩

120 : 백라이트 어셈블리 150 : 표시 셀 어레이 회로부

170 : 게이트 구동회로

502, 504, 506: 풀업 구동 트랜지스터 508 : 풀다운 구동부

510 : 풀업 트랜지스터 및 풀다운 트랜지스터

본 발명은 박막 트랜지스터 액정표시장치(TFT LCD; Thin Film Transistor Liquid Crystal Display)의 박막 트랜지스터 게이트 구동 쉬프트 레지스터 및 이를 이용한 액정 표시장치에 관한 것으로서, 특히 AMTFT-LCD(Active Matrix Thin Film Transistor Liquid Crystal Display)의 게이트 라인 구동회로에서 액정 표시 장치 화면의 상하 반전이 가능하도록 양방향 쉬프트 기능을 제공하는 박막 트랜지스터 게이트 구동 쉬프트 레지스터에 관한 것이다.

최근에 액정표시장치가 대표적인 CRT방식의 디스플레이 장치에 비하여, 경량, 소형이면서, 고해상도, 저 전력 및 친환경적인 이점을 가지며 풀컬러화가 가능하여 차세대 디스플레이 장치로 부각되고 있다.

액정 표시 장치는 크게 TN(Twisted Nematic) 방식과 STN(Super-Twisted Nematic)방식으로 나뉘고, 구동방식의 차이로 스위칭 소자 및 TN액정을 이용한 액티브 매트릭스(Active matrix)표시방식과 STN 액정을 이용한 패시브 매트릭스(passive matrix)표시 방식이 있다.

이 두 방식의 큰 차이점은 액티브 매트릭스 표시 방식은 TFT-LCD에 사용되며, 이것은 TFT를 스위치로 이용하여 LCD를 구동하는 방식이며, 패시브 매트릭스 표시방식은 트랜지스터를 사용하지 않기 때문에 이와 관련한 복잡한 회로를 필요로 하지 않는다.

TFT-LCD는 a-Si TFT LCD와, poly-Si TFT LCD로 구분된다. poly-Si TFT LCD는 소비전력이 작고, 가격이 저렴하지만 a-Si TFT와 비교하여 TFT 제조공정이 복잡한 단점이 있다. 그래서, poly-Si TFT LCD는 IMT-2000 폰의 디스플레이와 같이 소형 디스플레이 장치에 주로 적용된다. a-Si TFT LCD는 대면적이 용이하고 수율이 높아서 주로 노트 북 PC, LCD 모니터, HDTV 등의 대화면 디스플레이 장치에 적용된다.

도 1은 종래의 a-Si LCD의 TFT 기판의 구성을 나타낸 개략도이다.

도 1에 도시한 바와 같이, a-Si TFT LCD는 연성 인쇄회로기판(32) 상에 COF(CHIP ON FLIM)방식으로 데이터 구동칩(34)을 형성하고, 연성 인쇄회로기판(32)을 통하여 데이터 인쇄회로기판(36)과 픽셀 어레이의 데이터 라인 단자부를 연결한다. 또한, 연성 인쇄회로기판(38) 상에 COF방식으로 게이트 구동칩(40)을 형성하고, 연성 인쇄회로기판(40)을 통하여 게이트 인쇄회로기판(42)과 픽셀 어레이의 게이트 라인 단자부를 연결한다.

또한, 최근에는 게이트 전원공급부를 데이터 인쇄회로기판에 실장하는 통합 인쇄회로기판 기술을 채용하여 게이트 인쇄회로기판을 제거하는 기술이 소개되고 있다. 본 출원인이 선출원한 한국특허 공개번호 2000-66493호에서는 게이트 인쇄회로기판을 제거한 통합 인쇄회로기판을 채용한 LCD 모듈을 개시한다.

그러나, 통합 인쇄회로 기판을 채용하더라도 게이트 구동회로가 형성된 연성 인쇄회로기판은 그대로 사용한다. 따라서, 복수의 연성 인쇄회로기판들을 유리기판 에 조립하는 공정을 수행하기 때문에 a-Si TFT LCD는 poly-Si TFT LCD에 비하여 OLB(OUTER LEAD BONING) 공정이 복잡하여 제조원가 비싸지게 된다.

그러므로, 최근에는 a-Si TFT LCD에서도 poly-Si TFT LCD와 같이 유리기판 상에 데이터 구동회로 및 게이트 구동회로를 픽셀 어레이와 동시에 형성함으로써 조립공정의 수를 감소하고자 하는 기술 개발에 힘쓰고 있다.

그러나, 상기와 같은 a-Si TFT LCD에서 LCD 화면의 상하 반전을 가능하게 하는 기능은 구현되어 있지 않다.

즉, 제품의 응용 과정에서 LCD 화면의 상하 반전이 필요한 경우 기존의 게이트 구동 회로에 사용되는 쉬프트 레지스터는 쉬프트 방향이 고정되어 있어 화면이 상하 반전이 필요한 경우에도 화면 상하 반전을 시킬 수 없었다.

본 발명의 제1 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 LCD 화면의 상하 반전이 가능하도록 하기 위하여 양방향 쉬프트 기능을 제공하는 TFT LCD의 박막 트랜지스터 게이트 구동 쉬프트 레지스터를 제공하는 데 있다.

본 발명의 제2 목적은 LCD 화면의 상하 반전이 가능하도록 하기 위하여 양방향 쉬프트 기능을 제공하는 TFT LCD의 박막 트랜지스터 게이트 구동 쉬프트 레지스터를 포함하는 액정표시장치를 제공하는 데 있다.

상기한 본 발명의 제1 목적을 달성하기 위하여 본 발명의 박막 트랜지스터 게이트 구동 쉬프트 레지스터는 제1 선택 신호가 제1 레벨인 경우 순방향 쉬프트 동작을 수행하고, 제2 선택 신호가 상기 제1 레벨인 경우 역방향 쉬프트 동작을 수행하는 첫단 쉬프트 레지스터; 상기 제1 선택 신호가 상기 제1 레벨인 경우 순방향 쉬프트 동작을 수행하고, 상기 제2 선택 신호가 상기 제1 레벨인 경우 역방향 쉬프트 동작을 수행하는 복수개의 중간단 쉬프트 레지스터; 상기 제1 선택 신호가 상기 제1 레벨인 경우 순방향 쉬프트 동작을 수행하고, 상기 제2 선택 신호가 상기 제1 레벨인 경우 역방향 쉬프트 동작을 수행하는 끝단 쉬프트 레지스터; 상기 순방향 쉬프트 동작시 상기 끝단 쉬프트 레지스터를 리셋 시키는 끝단 쉬프트 레지스터 리셋부; 및 상기 역방향 쉬프트 동작시 상기 첫단 쉬프트 레지스터를 리셋 시키는 첫단 쉬프트 레지스터 리셋부를 포함한다. 이때, 종속 연결된 복수의 쉬프트 레지스터 중에서 홀수번째 쉬프트 레지스터들에는 제1 클럭 신호가 제공되고, 짝수번째 쉬프트 레지스터들에는 상기 제1 클럭 신호와 위상이 반전된 제2 클럭 신호가 제공된다.

상기 제2 목적을 달성하기 위하여 본 발명의 양방향 쉬프트 기능을 가지는 액정표시장치는 투명기판 상에 형성된 표시 셀 어레이 회로, 데이터 구동회로, 게이트 구동회로를 포함하고, 상기 표시 셀 어레이 회로는 복수의 데이터 라인들과 복수의 게이트 라인을 포함하고, 각 표시 셀회로는 대응하는 데이터 및 게이트 라인 쌍에 연결되며, 상기 게이트 구동회로는 제1 선택 신호가 제1 레벨인 경우 순방향 쉬프트 동작을 수행하고, 제2 선택 신호가 상기 제1 레벨인 경우 역방향 쉬프트 동작을 수행하는 첫단 쉬프트 레지스터; 상기 제1 선택 신호가 상기 제1 레벨인 경우 순방향 쉬프트 동작을 수행하고, 상기 제2 선택 신호가 상기 제1 레벨인 경우 역방향 쉬프트 동작을 수행하는 복수개의 중간단 쉬프트 레지스터; 상기 제1 선택 신호가 상기 제1 레벨인 경우 순방향 쉬프트 동작을 수행하고, 상기 제2 선택 신호가 상기 제1 레벨인 경우 역방향 쉬프트 동작을 수행하는 끝단 쉬프트 레지스터; 상기 순방향 쉬프트 동작시 상기 끝단 쉬프트 레지스터를 리셋 시키는 끝단 쉬프트 레지스터 리셋부; 및 상기 역방향 쉬프트 동작시 상기 첫단 쉬프트 레지스터를 리셋 시키는 첫단 쉬프트 레지스터 리셋부를 포함한다. 이때, 종속 연결된 복수의 쉬프트 레지스터 중에서 홀수번째 쉬프트 레지스터들에는 제1 클럭 신호가 제공되고, 짝수번째 쉬프트 레지스터들에는 상기 제1 클럭 신호와 위상이 반전된 제2 클럭 신호가 제공된다.

또한, 상기 제2 목적을 달성하기 위하여 본 발명은 투명기판 상에 형성된 표시 셀 어레이 회로, 데이터 구동회로, 게이트 구동회로를 포함하고, 상기 표시 셀 어레이 회로는 복수의 데이터 라인들과 복수의 게이트 라인을 포함하고, 각 표시 셀회로는 대응하는 데이터 및 게이트 라인 쌍에 연결된 액정표시장치에 있어서, 상기 게이트 구동회로는 종속 연결된 복수의 쉬프트 레지스터 중 홀수번째 쉬프트 레지스터들에는 제1 클럭 신호가 제공되고, 짝수번째 쉬프트 레지스터들에는 상기 제1 클럭 신호와 위상이 반전된 제2 클럭 신호가 제공되며, 제1 선택 신호가 제1 레벨인 경우 개시 신호를 입력받아 제1 게이트 라인 구동 신호를 발생시키고 둘째단 쉬프트 레지스터로부터 발생된 제2 게이트 라인 구동 신호에 의하여 리셋되며, 제2 선택 신호가 상기 제1 레벨인 경우 상기 제2 게이트 라인 구동 신호를 입력받아 상기 제1 게이트 라인 구동 신호를 발생시키고 제1 리셋 제어 신호에 의하여 리 셋되는 첫단 쉬프트 레지스터; 상기 제1 선택 신호가 상기 제1 레벨인 경우 직전단 쉬프트 레지스터의 게이트 라인 구동 신호를 입력받아 게이트 라인 구동 신호를 발생시키고 직후단 쉬프트 레지스터의 게이트 라인 구동 신호에 의하여 리셋되며, 상기 제2 선택 신호가 상기 제1 레벨인 경우 직후단 쉬프트 레지스터의 게이트 라인 구동 신호를 입력받아 게이트 라인 구동 신호를 발생시키고 직전단 쉬프트 레지스터의 게이트 라인 구동 신호에 의해 리셋되는 복수개의 중간단 쉬프트 레지스터; 상기 제1 선택 신호가 상기 제1 레벨인 경우 직전단 쉬프트 레지스터의 게이트 라인 구동 신호에 의하여 마지막 게이트 라인 구동 신호를 발생시키고 제2 리셋 제어 신호에 의하여 리셋되며, 상기 제2 선택 신호가 상기 제1 레벨인 경우 상기 개시 신호에 의해 상기 마지막 게이트 라인 구동 신호를 발생시키고 상기 직전단 쉬프트 레지스터의 게이트 라인 구동 신호에 의하여 리셋되는 끝단 쉬프트 레지스터; 상기 제1 클럭 신호 및 상기 끝단 쉬프트 레지스터로부터 마지막 게이트 라인 구동 신호를 입력받아 제2 리셋 제어 신호를 발생하고 상기 개시 신호에 의하여 리셋되는 끝단 쉬프트 레지스터 리셋부; 및 상기 제2 클럭 신호 및 상기 첫단 쉬프트 레지스터로부터 상기 제1 게이트 라인 구동 신호를 입력받아 상기 제1 리셋 제어 신호를 발생하고 상기 개시 신호에 의하여 리셋되는 첫단 쉬프트 레지스터 리셋부를 포함하는 양방향 쉬프트 기능을 가지는 액정 표시 장치가 제공된다.

또한, 상기 제2 목적을 달성하기 위하여 본 발명은 하부투명기판과 상부투명기판 사이에 액정을 봉입한 액정표시모듈을 가진 액정표시장치에 있어서, 상기 하부투명기판 상에 형성되고, 복수의 데이터 라인들과 복수의 게이트 라인을 포함하 고, 복수의 표시 셀회로 각각이 대응하는 데이터 및 게이트 라인 쌍에 연결된 표시 셀 어레이 회로; 상기 투명기판 상에 형성되고, 복수의 쉬프트 레지스터, 상기 복수의 쉬프트 레지스터 중 첫단 쉬프트 레지스터를 리셋하기 위한 첫단 쉬프트 레지스터 리셋부 및 끝단 쉬프트 레지스터를 리셋하기 위한 끝단 쉬프트 레지스터 리셋부를 구비함으로써, 상기 복수의 게이트 라인들을 순방향 또는 역방향으로 순차적으로 선택하는 양방향 쉬프트 동작을 수행하는 게이트 구동회로; 상기 투명기판 상에 형성되고, 데이터 입력단자와 데이터 라인 사이에 드레인 및 소오스가 각각 연결되고 게이트가 블록선택단자에 공통으로 연결된 복수의 구동 트랜지스터들로 구성된 복수의 데이터 라인 블록들과, 복수의 쉬프트 레지스터들이 종속 연결되고, 첫 번째 쉬프트 레지스터에는 블록선택 개시신호가 입력단자에 결합되고, 각 쉬프트 레지스터들의 출력신호에 의해 상기 복수의 데이터 라인 블록들을 순차적으로 선택하는 데이터 구동 쉬프트 레지스터를 포함하는 데이터 구동회로; 및 통합 제어 및 데이터 구동칩이 실장되고, 상기 게이트 구동회로 및 데이터 구동회로의 각 입력단자들에 제어신호 및 데이터신호를 제공하는 연성인쇄회로기판을 포함하는 양방향 쉬프트 기능을 가지는 액정 표시 장치를 제공한다.

이하, 첨부한 도면을 참조하여, 본 발명의 일 실시예를 통해 본 발명을 보다 상세하게 설명하고자 한다.

도 2는 본 발명에 의한 a-Si TFT LCD의 액정표시장치의 분해 사시도를 나타낸다.

도 2를 참조하면, 액정 표시장치(100)는 크게 액정표시패널 어셈블리(110), 백라이트 어셈블리(120), 샤시(130), 커버(140)를 포함한다.

액정표시패널 어셈블리(110)는 액정표시패널(112), 연성 인쇄회로기판(116), 통합 제어 및 데이터 구동칩(118)을 포함한다. 액정표시패널(112)은 TFT 기판(112a)과 칼라필터기판(112b)을 포함한다. TFT 기판(112a)에는 a-Si TFT 공정에 의해 표시셀 어레이 회로, 데이터 구동회로, 게이트 구동회로 및 외부연결단자들이 형성된다. 칼라필터기판(112b)에는 칼라필터 및 투명공통전극들이 형성된다. TFT 기판(112a)과 칼라필터기판(112b)은 서로 대향되고 이들 사이에 액정이 주입된 다음에 봉입된다.

연성 인쇄회로기판(116)에 설치된 통합 제어 및 데이터 구동칩(118)과 TFT 기판(112a)의 회로들은 연성인쇄회로기판(116)에 의해 전기적으로 연결된다. 연성인쇄회로기판(116)은 데이터신호, 데이터 타이밍신호, 게이트 타이밍신호 및 게이트 구동전압들을 TFT 기판(112a)의 데이터 구동회로 및 게이트 구동회로에 제공한다.

백라이트 어셈블리(120)는 램프 어셈블리(122), 도광판(124), 광학시트들(126), 반사판(128), 몰드 프레임(129)을 포함한다.

도 3은 본 발명의 a-Si TFT LCD의 TFT 기판의 구성을 나타낸다.

도 3을 참조하면, 본 발명의 TFT 기판(112a) 위에는 표시 셀 어레이 회로(150), 데이터 구동회로(160), 게이트 구동회로(170), 데이터 구동회로 외부연결단자(162, 163), 게이트 구동회로 외부 연결 단자부(172)가 TFT 공정시 함께 형성된다.

표시 셀 어레이 회로(150)는 컬럼 방향으로 연장된 m 개의 데이터 라인들(DL1~DLm)과 로우(row)방향으로 연장된 n 개의 게이트 라인들(GL1~GLn)을 포함한다.

데이터 라인들과 게이트 라인들의 각 교차점들에는 스위칭 트랜지스터(ST)가 형성된다. 스위칭 트랜지스터(STi)의 드레인은 데이터 라인(DLi)에 연결되고, 게이트는 게이트 라인(GLi)에 연결된다. 스위칭 트랜지스터(STi)의 소오스는 투명화소전극(PE)에 연결된다. 투명화소전극(PE)과 칼라필터 기판(112b)에 형성된 투명공통전극(CE)의 사이에는 액정(LC)이 위치하게 된다.

그러므로, 투명화소전극(PE)과 투명공통전극(CE) 사이에 인가된 전압에 의해 액정배열이 제어되어 통과되는 광량을 제어하여 각 픽셀의 계조 표시를 하게 된다.

데이터 구동회로(160)는 쉬프트 레지스터(164)와 복수개의 스위칭 트랜지스터들(SWT)을 포함한다. 복수개의 스위칭 트랜지스터들(SWT)은 복수개의 데이터 라인블록-예를 들어 BL1~BL8-를 형성할 수 있다.

복수개의 데이터 라인들은 상기와 같이 예를 들어 8개의 블록으로 분할되고, 쉬프트 레지스터(164)의 8개의 블록선택신호에 의해 순차적으로 각 블록들이 선택된다.

도 4는 도 3의 a-Si TFT LCD의 게이트 구동회로(170)를 구성하는 쉬프트 레지스터의 블록도를 나타낸다.

도 4를 참조하면, 게이트 구동회로(170)는 복수의 스테이지(쉬프트 레지스터)들이 종속 연결된다. 즉, 복수개의 스테이지(SRC1, SRC2,... SRCN)와 1개의 더 미 스테이지 1이 종속 연결된다. 이하, 예를 들어 4개의 스테이지(SRC1, SRC2, SRC3, SRC4)와 1개의 더미 스테이지 1이 종속 연결되는 경우를 가정하여 설명한다.

즉, 각 스테이지의 출력(Gout) 단자가 다음 스테이지의 입력단자에 연결된다. 예를 들어 게이트 라인수가 192개인 경우 스테이지들은 게이트 라인들에 대응하는 192개의 스테이지들(SRC1~SRC192)과 하나의 더미 스테이지(SRC193)로 구성된다.

이하에서는 게이트 라인수가 4개인 경우를 예를 들어 설명하도록 한다. 그러나, 게이트 라인수가 4개가 아닌 경우에도 본 발명은 적용될 수 있음은 물론이다.

각 스테이지는 입력단자(IN), 출력단자(OUT), 제어단자(CT), 클럭 신호(CKV, CKVB) 입력단자, 제1 전원전압(Voff) 단자, 제2 전원전압(Von) 단자를 가진다.

첫 번째 스테이지(SR1)의 입력단자에는 개시신호 STV가 입력된다. 여기서 개시신호 STV는 수직 동기신호에 동기된 펄스신호이다.

각 스테이지의 출력신호 Gout(1)~Gout(4)는 대응되는 각 게이트 라인에 연결된다. 홀수번째 스테이지들(SRC1, SRC3, 더미 스테이지 1)에는 제1 클럭 신호(CKV)가 제공되고, 짝수번째 스테이지들(SRC2, SRC4)에는 제2 클럭 신호(CKVB)가 제공된다. 제1 클럭 신호(CKV)와 제2 클럭 신호(CKVB)는 서로 반대되는 위상을 가진다.

스테이지 SRC1, SRC2, SRC3의 각각의 제어단자에는 다음 스테이지 SRC2, SRC3, SRC4의 출력신호 Gout(2), Gout(3), Gout(4)가 제어신호로 입력된다. 즉, 제어단자에 입력되는 제어신호는 자신의 출력신호의 듀티 기간만큼 지연된 신호가 된다.

따라서, 각 스테이지의 출력신호들이 순차적으로 액티브 구간(하이상태)을 가지고 발생되므로, 각 출력신호의 액티브 구간에서 대응되는 게이트 라인(수평 라인)이 선택되게 된다.

여기서 더미 스테이지(dummy stage) 1은 4번째 스테이지(SR4)의 리셋(reset) 동작을 위한 끝단 쉬프트 레지스터 리셋부의 역할을 한다.

도 5는 도 4의 a-Si TFT 게이트 구동 쉬프트 레지스터 회로의 각각의 스테이지의 구체 회로도를 나타낸다.

도 5를 참조하면, 각 스테이지(쉬프트 레지스터)는 풀업 구동 트랜지스터(502, 504, 506), 풀다운 구동부(508), 게이트 출력 구동부(510)를 포함한다.

게이트 출력 구동부(510)에서 트랜지스터(NT2)는 클럭 신호 입력단자(CK)에 드레인이 연결되고, 제1 노드(N1)에 게이트가 연결되고, 출력신호 Gout(N)을 출력하는 출력단자(OUT)에 소오스가 연결되는 풀업 NMOS 트랜지스터이다.

게이트 출력 구동부(510)에서 트랜지스터(NT3)는 출력단자(OUT)에 드레인이 연결되고, 제4 노드(N4)에 게이트가 연결되고, 소오스가 제1 전원전압(Voff)에 연결된 풀다운 NMOS 트랜지스터이다.

풀업 NMOS 트랜지스터(NT2)는 커패시터(C1), NMOS 트랜지스터(NT1, NT4, NT7)에 의해 구동된다. 커패시터(C1)는 제1 노드(N1)와 출력단자(OUT)간에 연결된다. 트랜지스터(NT1)는 제2 전원 전압(Von) 단자에 드레인이 연결되고, 전단의 출력 신호인 Gout(N-1)을 입력받는 입력단자(IN)에 게이트가 연결되고, 제1 노드(N1) 에 소오스가 연결된다. 트랜지스터(NT4)는 제1 노드(N1)에 드레인이 연결되고, 다음단의 출력 신호인 Gout(N+1)을 입력받는 제어단자(CT)에 게이트가 연결되고, 소오스가 제1 전원전압(Voff) 단자에 연결된다. 트랜지스터(NT7)는 제1 노드(N1)에 드레인이 연결되고, 제2 노드(N2)에 게이트가 연결되고, 소오스가 제1 전원전압(Voff) 단자에 연결된다. 이때, 트랜지스터(NT1)의 사이즈는 트랜지스터(NT7)의 사이즈보다 약 2배정도 크게 형성되는 것이 바람직하다.

풀다운 구동부(508)는 게이트 출력 구동부(510)의 풀다운 NMOS 트랜지스터(NT3)를 구동하며, 바람직하게는 두 개의 NMOS 트랜지스터들(NT5, NT6)로 구성될 수 있다. 트랜지스터(NT5)는 제2 전원전압(Von) 단자에 드레인과 게이트가 공통으로 결합되고, 제2 노드(N2)에 소오스가 연결된다. 트랜지스터(NT6)는 제2 노드(N2)에 드레인이 연결되고, 제1 노드(N1)에 게이트가 연결되고, 소오스가 제1 전원전압(Voff) 단자에 연결된다. 이때, 트랜지스터(NT5)의 사이즈는 트랜지스터(NT6)의 사이즈보다 약 16배정도 크게 형성되는 것이 바람직하다.

도 6은 도 5의 각 부 타이밍도를 나타낸다. 이하 도 6을 참조하여 도 5의 a-Si TFT 게이트 구동 쉬프트 레지스터 회로의 동작을 설명한다.

도 6을 참조하면, 전단 스테이지의 출력 Gout(N-1)은 현재 스테이지의 커패시터 C1을 충전시킴으로써 현재 스테이지를 세트(set) 시키고, 다음단 스테이지의 출력 Gout(N+1)은 현재 스테이지의 커패시터 C1을 방전시킴으로써 현재 스테이지를 리셋(reset) 시킨다. 여기서, 제1 클럭 신호(CKV)와 제2 클럭 신호(CKVB)는 서로 반대의 위상을 가진다.

먼저, 제1 및 제2 클럭 신호(CKV, CKVB)와 스캔 개시신호(STV)가 첫 번째 스테이지에 공급되면, 스캔 개시신호(STV)의 상승 에지에 응답하여 제1 클럭 신호(CKV)의 하이 레벨 구간이 소정 시간 지연된 후 출력단자에 출력신호 Gout(1)이 발생된다.

게이트 출력 구동부(510)의 커패시터(C1)가 입력 단자(IN)를 통하여 트랜지스터(NT1)의 게이트로 입력된 개시신호(STV)의 상승 에지에서 충전되기 시작한다. 커패시터(C1)의 충전전압(Vc1)이 풀업 트랜지스터(NT2) 게이트 소오스간 문턱전압 이상으로 충전된 이후에 풀업 트랜지스터(NT2)가 턴 온(turn on)되고, 제1 클럭 신호(CKV)의 하이 레벨 구간이 출력단자에 나타난다. 그 결과 이와 같은 지연특성이 나타난다.

출력단자(OUT)에 클럭 신호의 하이 레벨 구간이 나타나기 시작하면, 이 출력전압이 커패시터(C1)에 부트스트랩(BOOTSTRAP)되어 풀업 트랜지스터(NT2)의 게이트 전압이 턴온 전압(Von) 이상으로 상승하게 된다. 따라서, NMOS 트랜지스터인 풀업 트랜지스터(NT2)가 완전(FULL) 도통 상태를 유지하게 된다. 이때, 트랜지스터(NT1)의 사이즈(size)는 트랜지스터(NT7)의 사이즈보다 약 2배정도 크기 때문에 개시신호(STV)에 의해 트랜지스터(NT7)가 턴온 되더라도 트랜지스터(NT2)를 턴온 상태로 천이 시킨다.

한편, 풀다운 구동부(508)는 개시 신호가 입력되기 전에는 트랜지스터 NT5에 의해 제2 노드(N2)가 제2 전원전압(Von)으로 상승되어 트랜지스터(NT3)는 턴온된다. 따라서, 출력단자(OUT)의 출력신호의 전압이 제1 전원전압(Voff) 상태에 있다. 개시신호(STV)가 입력되면 트랜지스터(NT6)가 턴온 되어 제2 노드(N2)의 전위가 제1 전원전압(Voff)으로 다운된다. 이후 트랜지스터(N5)가 턴온 상태라도 트랜지스터(N6)의 사이즈가 트랜지스터(N5)의 사이즈 보다 약 16배정도 크기 때문에 제2 노드(N2)는 제1 전원전압(Voff) 상태로 계속 유지된다. 따라서, 풀다운 트랜지스터(NT3)는 턴온 상태에서 턴오프 상태로 천이된다.

즉, 개시 신호가 입력되면 도 5의 게이트 구동 쉬프트 레지스터 회로의 풀업 트랜지스터(NT2)는 턴온되고, 풀다운 트랜지스터(NT3)는 턴오프되며, 출력 단자에는 제1 클럭 신호(CKV)가 제1 클럭 신호(CKV)의 듀티 기간만큼 지연되어 나타나게 된다.

출력단자(OUT)의 출력신호의 전압이 턴오프 전압(VOFF=VSS)상태로 떨어지게 되면, 트랜지스터(NT6)가 턴오프된다. 이때, 트랜지스터(NT5)를 통하여 제2 노드(N2)에 제2 전원전압(Von)만 공급되는 상태이므로 제2 노드(N2)의 전위는 제1 전원전압(Voff)에서 제2 전원전압(Von)으로 상승되기 시작한다. 제2 노드(N2)의 전위가 상승되기 시작하면, 트랜지스터(NT7)가 턴온 되기 시작하고, 이에 커패시터 C1의 충전전압은 트랜지스터(NT7)를 통하여 방전되기 시작한다. 그러므로, 풀업 트랜지스터(NT2)도 턴오프 되기 시작한다.

이어서, 제어단자(CT)에 제공되는 다음 스테이지의 출력신호 Gout(N+1)가 턴온 전압으로 상승하게 되므로 트랜지스터(NT4)가 턴온 된다. 이때, 트랜지스터(NT4)의 사이즈는 트랜지스터(NT7)보다 약 2배정도 크기 때문에 제1 노드(N1)의 전위는 트랜지스터(NT7)만 턴온 되었을 때보다 더욱 빠르게 제1 전원전압(Voff)으로 다운되게 된다.

또한, 제2 노드(N2)의 전위가 제2 전원전압(Von)으로 상승되면, 풀다운 트랜지스터(NT3)는 턴온 되어 출력단자(OUT)는 턴온 전압(VON)에서 턴오프 전압(VOFF)으로 다운된다.

제어단자(CT)에 인가되는 다음 스테이지의 출력신호 Gout(N+1)가 로우 레벨로 하강되어 트랜지스터(NT4)가 턴오프 되더라도 제2 노드(N2)는 트랜지스터(NT5)를 통하여 제2 전원전압(Von)으로 바이어스된 상태를 유지하게 된다. 따라서, 제어단자(CT)에 인가되는 다음 스테이지의 출력신호 Gout(N+1)가 로우 레벨로 하강되어 트랜지스터(NT4)가 턴오프 되더라도 제2 노드(N2)의 전위가 제2 전원전압(Von)으로 유지되므로 풀다운 트랜지스터(NT3)가 턴오프 되는 오동작의 우려가 없이 안정된 동작이 확보된다.

상술한 동작에 의해 각 스테이지들이 동작하여 출력신호 GOUT(1) ~ Gout(4)가 도 13C에 도시한 바와 같이 순차적으로 안정되게 발생하게 된다.

그러나, 도 4와 같은 a-Si TFT LCD용 게이트 구동회로를 구성하는 쉬프트 레지스터만으로는 출력신호 GOUT(1) ~ Gout(4)의 쉬프트 방향이 한쪽 방향(순방향)으로만 고정되어 있어 역방향으로 쉬프트 시킬 수 없다. 또한, 순방향과 역방향으로 양방향 쉬프트가 되도록 할 수 없다. 즉, 도 4와 같은 a-Si TFT LCD용 게이트 구동회로를 구성하는 쉬프트 레지스터만으로는 화면의 상하 반전이 필요한 경우에 화면의 상하 반전 기능을 구현할 수 없다.

이하, 화면의 상하 반전 기능을 구현하기 위한 a-Si TFT LCD용 게이트 구동 회로의 구현 예를 설명한다.

실시예1

도 7은 본 발명의 바람직한 일 실시예에 의한 a-Si TFT LCD의 게이트 구동회로를 구성하는 양방향 쉬프트 기능을 갖는 쉬프트 레지스터의 블록도를 나타낸다.

도 7을 참조하면, 도 4와 비교하여 볼 때, 더미 스테이지(dummy stage)인 더미(dummy) 1외에도 더미(dummy) 0이 첫 번째 스테이지 앞단에 추가된다. 또한, 쉬프트 레지스터의 쉬프트 방향을 선택하기 위한 제1 선택 신호 Vbuf 및 제2 선택 신호 Vdis가 추가적으로 연결된다.

더미 스테이지인 더미 스테이지 0은 쉬프트 레지스터의 쉬프트 방향이 역방향으로 되었을 때 첫 번째 스테이지(첫단 쉬프트 레지스터, SR1)를 리셋시키기 위한 제1 리셋 제어 신호를 발생한다.

제1 선택 신호(Vbuf) 단자에 제2 전원 전압(Von), 제2 선택 신호(Vdis) 단자에 제1 전원 전압(Voff), CK1에 제1 클럭 신호(CKV), CK2에 제2 클럭 신호(CKVB)를 인가하면, SR1→SR2→SR3→SR4 순서대로 각각의 쉬프트 레지스터에 상응하는 게이트 라인을 구동하기 위한 게이트 라인 구동 신호가 생성되어 순방향 쉬프트 동작이 이루어진다.

그리고, 제1 선택 신호(Vbuf) 단자에 제1 전원 전압(Voff), 제2 선택 신호(Vdis) 단자에 제2 전원 전압(Von), CK1에 제2 클럭 신호(CKVB), CK2에 제1 클럭 신호(CKV)를 인가하면, SR4→SR3→SR2→SR1 순서대로 각각의 쉬프트 레지스터에 상응하는 게이트 라인 구동 신호가 생성되어 역방향 쉬프트 동작이 이루어진다.

이때, a-TFT의 경우는 NMOS를 사용하므로 제1 및 제2 선택 전압 Vbuf, Vdis가 하이 레벨일 때의 전위는 제1 및 제2 클럭 신호(CK1, CK2)의 최고 전압보다 커야 한다. 또한, 제1 선택 신호와 제2 선택 신호는 서로 상보적이고, 제1 클럭 신호(CK1)와 제2 클럭 신호(CK2)는 서로 상보적이다. 제1 선택 신호와 제2 선택 신호에 상응하여 제1 및 제2 클럭 신호를 바꿔가면서 입력함으로써 순방향 쉬프트와 역방향 쉬프트를 구현할 수 있고, 따라서 화면 상하 반전이 가능하도록 게이트 라인을 구동할 수 있다.

이하 도8 내지 도14C를 이용하여 순방향 및 역방향 쉬프트 동작을 구체적으로 설명한다.

도 8은 도 7의 쉬프트 레지스터 중에서 중간단 쉬프트 레지스터, 즉, 2번째 및 3번째 스테이지의 구체 회로도를, 도 10은 도 7의 쉬프트 레지스터 중에서 첫단 쉬프트 레지스터, 즉, 1번째 스테이지의 구체 회로도를, 도 11은 도 7의 쉬프트 레지스터 중에서 마지막단 쉬프트 레지스터, 즉, 4번째 스테이지의 구체 회로도를 나타낸다.

먼저, 도 8을 참조하면, 2번째 또는 3번째 스테이지는 도 5의 회로를 그대로 이용하되, 도 5의 회로와의 차이점은 별도로 제1 선택 신호(Vbuf) 단자를 트랜지스터 NT1의 드레인에 연결하고 제2 선택 신호(Vdis) 단자를 트랜지스터 NT4의 소오스에 연결함으로써, 순방향 및 역방향 쉬프트가 이루어지도록 한다는 점이다.

Vbuf가 하이(HIGH) 레벨이고 클럭(CK) 입력단에 CKV가 입력되면, 순방향 쉬프트 동작을 수행한다. 즉, 전단 스테이지 출력 신호인 Gout(N-1)에 의해 SET 동작 을 수행하고 다음단 스테이지의 출력 Gout(N+1)에 의해 RESET 동작을 수행한다.

반면에 Vdis가 하이 레벨이고 클럭(CK) 입력단에 CKVB가 입력되면, 역방향 쉬프트 동작을 수행한다. 즉, 다음단 스테이지의 출력 Gout(N+1)에 의해 SET 동작을 수행하고 전단 스테이지의 출력 신호인 Gout(N-1)에 의해 RESET 동작을 수행한다. 이때, Vbuf와 Vdis는 상호 상보적(complementary)인 관계이다.

도 10을 참조하면, 1번째 스테이지 회로는 도 5의 회로에 버퍼용 트랜지스터 NT1 게이트 입력단에 트랜지스터 NT8 및 NT9가 추가적으로 결합된다.

도 5의 회로와의 차이점은 Vbuf를 트랜지스터 NT8의 게이트 입력으로 함으로써 STV 신호를 선택하도록 제어하고, Vdis를 트랜지스터 NT9의 게이트 입력으로 함으로써 더미 스테이지 0의 출력신호인 DUMMY 0을 선택하도록 제어한다는 점이다.

Vbuf가 하이(HIGH) 레벨이고 클럭(CK) 입력단에 CKV가 입력되면, 순방향 쉬프트 동작을 수행한다. 즉, STV 신호에 의해 SET 동작을 수행하고 다음단 스테이지의 출력 Gout(2)에 의해 RESET 동작을 수행한다.

반면에 Vdis가 하이 레벨이고 클럭(CK) 입력단에 CKVB가 입력되면, 역방향 쉬프트 동작을 수행한다. 즉, 다음단 스테이지의 출력 Gout(2)에 의해 SET 동작을 수행하고 더미 스테이지 0의 출력신호인 DUMMY 0 신호에 의해 RESET 동작을 수행한다. 이때 Vbuf와 Vdis는 상호 상보적(complementary)인 관계이다.

도 11을 참조하면, 4번째 스테이지는 도 5의 회로에 방전용 트랜지스터 NT4 게이트 입력단에 트랜지스터 NT10 및 NT11이 추가적으로 결합된다.

도 5의 회로와의 차이점은 Vbuf를 트랜지스터 NT11의 게이트 입력으로 함으 로써 더미 스테이지 1의 출력 신호인 DUMMY 1 신호를 선택하도록 제어하고, Vdis를 트랜지스터 NT10의 게이트 입력으로 함으로써 STV 신호를 선택하도록 제어한다는 점이다.

Vbuf가 하이(HIGH) 레벨이고 클럭(CK) 입력단에 CKVB가 입력되면, 순방향 쉬프트 동작을 수행한다. 즉, 전단 스테이지의 출력 신호인 Gout(3) 신호에 의해 SET 동작을 수행하고 더미 스테이지의 출력 DUMMY 1 신호에 의해 RESET 동작을 수행한다.

반면에 Vdis가 하이 레벨이고 클럭(CK) 입력단에 CKV가 입력되면, 역방향 쉬프트 동작을 수행한다. 즉, STV 신호에 의해 SET 동작을 수행하고 전단 스테이지의 출력 신호인 Gout(3) 신호에 의해 RESET 동작을 수행한다. 여기서 Vbuf와 Vdis는 상호 상보적(complementary)인 관계이다.

도 12를 참조하면, 더미 스테이지 1의 회로는 버퍼용 트랜지스터 NT1의 게이트에 전단 스테이지의 출력인 Gout(4)를 인가하고, NT1의 드레인에는 Von 단자를 연결하며, 방전용 트랜지스터 NT4의 게이트에는 개시 신호(STV)를 인가하고 소오스에는 Voff 단자를 연결한다. 더미 스테이지 1은 클럭 신호로 CKV 신호가 인가된 경우, 전단 스테이지의 출력 Gout(4)에 의해 SET 동작을 수행하고 STV 신호에 의해 RESET 동작을 수행한다. 더미 스테이지 1의 역할은 마지막단 쉬프트 레지스터, 즉 여기서는 4번째 스테이지의 트랜지스터 NT11의 드레인으로 DUMMY 1 신호를 출력함으로써 순방향 쉬프트 동작시 마지막단 스테이지(SR4)를 RESET 시키는 것이다.

도 9는 도 7의 쉬프트 레지스터 중에서 더미 쉬프트 레지스터 0의 구체 회로 도이다.

도 9를 참조하면, 더미 스테이지 0의 회로는 버퍼용 트랜지스터 NT1의 게이트에 다음단 스테이지, 즉 첫단 쉬프트 레지스터의 출력인 Gout(1)를 인가하고, NT1의 드레인에는 Von 단자를 연결하며, 방전용 트랜지스터 NT4의 게이트에는 개시 신호(STV)를 연결하고 소오스에는 Voff 단자를 연결한다. 더미 스테이지 0은 클럭 신호로 CKVB 신호가 인가된 경우, 다음단 스테이지의 출력 Gout(1) 에 의해 SET 동작을 수행하고 STV 신호에 의해 RESET 동작을 수행한다. 더미 스테이지 0의 역할은 1번째 스테이지의 트랜지스터 NT9의 드레인으로 DUMMY 0 신호를 출력함으로써 역방향 쉬프트 동작시 1번째 스테이지(SR1)를 RESET 시키는 것이다. 더미 스테이지 0은 첫단 쉬프트 레지스터 리셋부의 역할을 한다.

본 발명에 따른 a-TFT 게이트 구동용 쉬프트 레지스터의 순방향 쉬프트 동작을 나타내는 시뮬레이션 결과를 도 13A, 13B 및 13C에 도시하였고, 역방향 쉬프트 동작을 나타내는 시뮬레이션 결과를 도 14A, 14B 및 14C에 도시하였다.

도 13A, 13B 및 13C는 2개의 더미 스테이지와 4개의 스테이지로 이루어진 도 7의 a-TFT 게이트 구동용 쉬프트 레지스터에서 Vbuf= Von, Vdis= Voff, CK1=CKV, CK2=CKVB를 인가한 경우의 순방향 쉬프트 동작을 나타낸다. 이때, 제1 클럭 신호(CKV)와 제2 클럭 신호(CKVB)는 서로 반대의 위상을 가진다.

도 13B를 참조하면, 도 13A의 스캔 개시신호(STV)의 상승 에지에 응답하여 소정 시간 지연 후 제1 클럭 신호(CKV)가 하이 레벨로 됨을 알 수 있다. 도 13C를 참조하면, 제1 클럭 신호(CKV)가 하이 레벨로 변경된 후 1번째 스테이지의 출력단 자에 출력신호 Gout(1)가 발생됨을 알 수 있다. 이어서 순차적으로 2번째, 3번째, 4번째 스테이지의 출력단자에 출력신호 Gout(2), Gout(3) 및 Gout(4)가 발생되어 순방향 쉬프트 동작이 수행된다.

도 14A, 14B 및 14C는 Vbuf= Voff, Vdis= Von, CK1=CKVB, CK2=CKV를 인가한 경우의 역방향 쉬프트 동작을 나타낸다.

도 14C를 참조하면, 도 14A의 스캔 개시신호(STV)의 상승 에지에 응답하여 소정 시간 지연된 CKV가 하이 레벨로 변경된 후 4번째 스테이지의 출력단자에 출력신호 Gout(4)가 발생됨을 알 수 있다. 이어서 순차적으로 3번째, 2번째, 1번째 스테이지의 출력단자에 출력신호 Gout(3), Gout(2) 및 Gout(1)가 발생되어 역방향 쉬프트 동작이 수행된다.

실시예2

도 15는 본 발명의 바람직한 다른 실시예에 의한 a-Si TFT LCD의 게이트 구동회로를 구성하는 양방향 쉬프트 기능을 갖는 쉬프트 레지스터의 블록도를 나타낸다.

도 15를 참조하면, 더미(dummy) 0이 첫 번째 스테이지 앞단에 추가되는 점은 도 7과 동일하나, 쉬프트 레지스터의 SHIFT 방향 선택을 위해 Vbuf 대신 VSEL1, Vdis 대신 VSEL2라는 서로 상보 관계인 VSEL1, VSEL2 신호를 각각의 스테이지에 별도의 트랜지스터 NT8, NT9, NT10, NT11의 게이트를 통하여 인가한다.

이때, 제1 및 제2 선택 전압 Vbuf, Vdis가 하이 레벨일 때의 전위는 제1 및 제2 클럭 신호(CK1, CK2)의 최고 전압보다 커야 하고, 제1 선택 신호와 제2 선택 신호는 서로 상보적이고, 제1 클럭 신호(CK1)와 제2 클럭 신호(CK2)는 서로 상보적이다. 제1 선택 신호 VSEL1과 제2 선택 신호 VSEL2에 상응하여 제1 및 제2 클럭 신호를 바꿔가면서 입력함으로써 순방향 쉬프트와 역방향 쉬프트를 구현할 수 있다.

VSEL1에 제2 전원 전압(Von), VSEL2에 제1 전원 전압(Voff), CK1에 제1 클럭 신호(CKV), CK2에 제2 클럭 신호(CKVB)를 인가하면, SR1→SR2→SR3→SR4 순서대로 게이트 라인 구동 신호가 생성되어 순방향 쉬프트 동작이 이루어진다. 그리고, VSEL1에 제1 전원 전압(Voff), VSEL2에 제2 전원 전압(Von), CK1에 제2 클럭 신호(CKVB), CK2에 제1 클럭 신호(CKV)를 인가하면, SR4→SR3→SR2→SR1 순서대로 게이트 라인 구동 신호가 생성되어 역방향 쉬프트 동작이 이루어진다.

이하 도16 내지 도20C를 이용하여 순방향 및 역방향 쉬프트 동작을 구체적으로 설명한다.

도 16은 도 15의 쉬프트 레지스터 중에서 2번째 및 3번째 스테이지의 구체 회로도를, 도 17은 도 15의 쉬프트 레지스터 중에서 1번째 스테이지의 구체 회로도를, 도 18은 도 15의 쉬프트 레지스터 중에서 4번째 스테이지의 구체 회로도를 나타낸다.

실시예 2의 각각의 스테이지 SR1, SR2, SR3, SR4에서는 도 5의 회로에 NT1의 게이트 입력단에 NT1의 게이트 입력을 선택하기 위한 트랜지스터 NT8 및 NT9가 추가로 연결된다. 또한, NT4의 게이트 입력단에 NT4의 게이트 입력을 선택하기 위한 트랜지스터 NT10 및 NT11이 추가로 연결된다. 이 때, 쉬프트 방향 선택 신호인 VSEL1이 트랜지스터 NT8 및 NT11의 게이트에 연결되고, 쉬프트 방향 선택 신호인 VSEL2가 트랜지스터 NT9 및 NT10의 게이트에 연결된다.

먼저, 도 16을 참조하면, 2번째 및 3번째 스테이지에서는 VSEL1이 하이 레벨이면 트랜지스터 NT8에 의해 전단 스테이지의 출력 Gout(N-1)이 선택되어 SET 동작이 수행되고 NT11에 의해 다음단 스테이지의 출력 Gout(N+1)이 선택되어 RESET 동작이 이루어짐으로써 순방향 쉬프트가 이루어진다. 반대로, VSEL2가 하이 레벨이면 트랜지스터 NT9에 의해 다음단 스테이지의 출력 Gout(N+1)이 선택되어 SET 동작이 수행되고 NT10에 의해 전단 스테이지의 출력 Gout(N-1)이 선택되어 RESET 동작이 이루어짐으로써 역방향 쉬프트가 이루어진다. 즉, a-Si TFT LCD의 게이트 구동회로를 구성하는 쉬프트 레지스터의 쉬프트 방향은 VSEL1과 VSEL2에 의해 결정된다.

도 17을 참조하면, 1번째 스테이지에서는 도 16의 회로에 트랜지스터 NT8의 드레인에 STV 신호를 인가하고 트랜지스터 NT10의 드레인에 더미 스테이지 0의 출력 DUMMY 0이 인가된다.

즉, VSEL1을 트랜지스터 NT8 및 NT11의 게이트 입력으로 함으로써 STV 및 Gout(2) 신호를 선택하도록 제어하고, VSEL2를 트랜지스터 NT9 및 NT10의 게이트 입력으로 함으로써 Gout(2) 및 DUMMY 0을 선택하도록 제어한다.

따라서, VSEL1이 하이(HIGH) 레벨이고 클럭(CK) 입력단에 CKV가 입력되면, 순방향 쉬프트 동작을 수행한다. 즉, STV 신호에 의해 SET 동작을 수행하고 다음단 스테이지의 출력 Gout(2)에 의해 RESET 동작을 수행한다.

반면에 VSEL2가 하이 레벨이고 클럭(CK) 입력단에 CKVB가 입력되면, 역방향 쉬프트 동작을 수행한다. 즉, 다음단 스테이지의 출력 Gout(2)에 의해 SET 동작을 수행하고 더미 스테이지 0의 출력신호인 DUMMY 0 신호에 의해 RESET 동작을 수행한다.

도 18을 참조하면, 4번째 스테이지는 VSEL1을 트랜지스터 NT8 및 NT11의 게이트 입력으로 함으로써 전단 스테이지 출력 신호인 Gout(3) 신호 및 DUMMY 1을 선택하도록 제어하고, VSEL2를 트랜지스터 NT9 및 NT10의 게이트 입력으로 함으로써 STV 및 Gout(3)을 선택하도록 제어한다. 4번째 스테이지는 더미 스테이지 1의 출력 DUMMY 1을 이용하여 역방향 쉬프트가 이루어지도록 한다.

VSEL1이 하이(HIGH) 레벨이고 클럭(CK) 입력단에 CKVB가 입력되면 순방향 쉬프트 동작을 수행한다. 즉, 전단 스테이지의 출력 신호인 Gout(3) 신호에 의해 SET 동작을 수행하고 더미 스테이지의 출력 DUMMY 1 신호에 의해 RESET 동작을 수행한다.

반면에 VSEL2가 하이 레벨이고 클럭(CK) 입력단에 CKV가 입력되면, 역방향 쉬프트 동작을 수행한다. 즉, STV 신호에 의해 SET 동작을 수행하고 전단 스테이지의 출력 신호인 Gout(3) 신호에 의해 RESET 동작을 수행한다.

실시예 2에서 더미 스테이지 0 및 더미 스테이지 1의 회로는 실시예 1의 더미 스테이지 0 및 더미 스테이지 1의 회로와 동일하게 구성한다.

본 발명의 실시예 2에 따른 a-TFT 게이트 구동용 쉬프트 레지스터의 순방향 쉬프트 동작을 나타내는 시뮬레이션 결과를 도 19A, 19B 및 19C에 도시하였고, 역방향 쉬프트 동작을 나타내는 시뮬레이션 결과를 도 20A, 20B 및 20C에 도시하였 다.

도 19A, 19B 및 19C는 2개의 더미 스테이지와 4개의 스테이지로 이루어진 도 15의 a-TFT 게이트 구동용 쉬프트 레지스터에서 VSEL1= Von, VSEL2= Voff, CK1=CKV, CK2=CKVB를 인가한 경우의 순방향 쉬프트 동작을 나타낸다. 이때, 제1 클럭 신호(CKV)와 제2 클럭 신호(CKVB)는 서로 반대의 위상을 가진다.

도 20A, 20B 및 20C는 VSEL1= Voff, VSEL2= Von, CK1=CKVB, CK2=CKV를 인가한 경우의 역방향 쉬프트 동작을 나타낸다.

실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

이상, 설명한 바와 같이 본 발명에서는 2개의 더미 쉬프트 레지스터를 설치하고 두개의 쉬프트 방향 선택 신호를 각단의 쉬프트 레지스터에 인가하고 쉬프트 방향 선택 신호에 상응하여 2개의 클럭 신호를 바꿔가며 입력함으로써, 종래 쉬프트 방향이 고정되어 TFT LCD 화면의 표시 방향을 바꿀 수 없었던 문제를 해결하였다. 즉, TFT LCD 화면의 상하 반전이 필요한 경우에 별도의 역방향 쉬프트 동작을 위한 추가 회로 없이 간단한 회로 구성으로 TFT LCD 화면의 상하 반전 기능을 구현할 수 있다.

Claims

종속 연결된 복수의 쉬프트 레지스터 중에서 홀수번째 쉬프트 레지스터들에는 제1 클럭 신호가 제공되고, 짝수번째 쉬프트 레지스터들에는 상기 제1 클럭 신호와 위상이 반전된 제2 클럭 신호가 제공되는 박막 트랜지스터 게이트 구동 쉬프트 레지스터에 있어서,

제1 선택 신호가 제1 레벨인 경우 순방향 쉬프트 동작을 수행하고, 제2 선택 신호가 상기 제1 레벨인 경우 역방향 쉬프트 동작을 수행하는 첫단 쉬프트 레지스터;

상기 제1 선택 신호가 상기 제1 레벨인 경우 순방향 쉬프트 동작을 수행하고, 상기 제2 선택 신호가 상기 제1 레벨인 경우 역방향 쉬프트 동작을 수행하는 복수개의 중간단 쉬프트 레지스터;

상기 제1 선택 신호가 상기 제1 레벨인 경우 순방향 쉬프트 동작을 수행하고, 상기 제2 선택 신호가 상기 제1 레벨인 경우 역방향 쉬프트 동작을 수행하는 끝단 쉬프트 레지스터;

상기 순방향 쉬프트 동작시 상기 끝단 쉬프트 레지스터를 리셋시키는 끝단 쉬프트 레지스터 리셋부; 및

상기 역방향 쉬프트 동작시 상기 첫단 쉬프트 레지스터를 리셋시키는 첫단 쉬프트 레지스터 리셋부

를 포함하는 양방향 쉬프트 기능을 가지는 박막 트랜지스터 액정표시장치의 박막 트랜지스터 게이트 구동 쉬프트 레지스터.
제1항에 있어서, 상기 제1 선택 신호는 상기 제2 선택 신호와 전기적으로 상보적인 관계인 것을 특징으로 하는 양방향 쉬프트 기능을 가지는 박막 트랜지스터 액정표시장치의 박막 트랜지스터 게이트 구동 쉬프트 레지스터.
제1항에 있어서, 상기 제1 선택 신호 및 제2 선택 신호의 전위는 상기 제1 및 제2 클럭 신호의 전위보다 높은 것을 특징으로 하는 양방향 쉬프트 기능을 가지는 박막 트랜지스터 액정표시장치의 박막 트랜지스터 게이트 구동 쉬프트 레지스터.
제1항에 있어서,

상기 제1 선택 신호 및 제2 선택 신호에 상응하여 상기 제1 및 제2 클럭 신호를 바꿔 입력함으로써 상기 게이트 구동 쉬프트 레지스터의 쉬프트 방향이 변경되는 것을 특징으로 하는 양방향 쉬프트 기능을 가지는 박막 트랜지스터 액정표시장치의 박막 트랜지스터 게이트 구동 쉬프트 레지스터.
제1항에 있어서, 상기 게이트 구동 쉬프트 레지스터의 트랜지스터들은 a-Si NMOS TFT로 구성한 것을 특징으로 하는 양방향 쉬프트 기능을 가지는 박막 트랜지스터 액정표시장치의 박막 트랜지스터 게이트 구동 쉬프트 레지스터.
종속 연결된 복수의 쉬프트 레지스터 중에서 홀수번째 쉬프트 레지스터들에는 제1 클럭 신호가 제공되고, 짝수번째 쉬프트 레지스터들에는 상기 제1 클럭 신호와 위상이 반전된 제2 클럭 신호가 제공되는 박막 트랜지스터 게이트 구동 쉬프트 레지스터에 있어서,

제1 선택 신호가 제1 레벨인 경우 개시 신호를 입력받아 제1 게이트 라인 구동 신호를 발생시키고 둘째단 쉬프트 레지스터로부터 발생된 제2 게이트 라인 구동 신호에 의하여 리셋되며, 제2 선택 신호가 상기 제1 레벨인 경우 상기 제2 게이트 라인 구동 신호를 입력받아 상기 제1 게이트 라인 구동 신호를 발생시키고 제1 리셋 제어 신호에 의하여 리셋되는 첫단 쉬프트 레지스터;

상기 제1 선택 신호가 상기 제1 레벨인 경우 직전단 쉬프트 레지스터의 게이트 라인 구동 신호를 입력받아 게이트 라인 구동 신호를 발생시키고 직후단 쉬프트 레지스터의 게이트 라인 구동 신호에 의하여 리셋되며, 상기 제2 선택 신호가 상기 제1 레벨인 경우 직후단 쉬프트 레지스터의 게이트 라인 구동 신호를 입력받아 게이트 라인 구동 신호를 발생시키고 직전단 쉬프트 레지스터의 게이트 라인 구동 신호에 의해 리셋되는 복수개의 중간단 쉬프트 레지스터;

상기 제1 선택 신호가 상기 제1 레벨인 경우 직전단 쉬프트 레지스터의 게이트 라인 구동 신호에 의하여 마지막 게이트 라인 구동 신호를 발생시키고 제2 리셋 제어 신호에 의하여 리셋되며, 상기 제2 선택 신호가 상기 제1 레벨인 경우 상기 개시 신호에 의해 상기 마지막 게이트 라인 구동 신호를 발생시키고 상기 직전단 쉬프트 레지스터의 게이트 라인 구동 신호에 의하여 리셋되는 끝단 쉬프트 레지스터;

상기 제1 클럭 신호 및 상기 끝단 쉬프트 레지스터로부터 마지막 게이트 라인 구동 신호를 입력받아 제2 리셋 제어 신호를 발생하고 상기 개시 신호에 의하여 리셋되는 끝단 쉬프트 레지스터 리셋부; 및

상기 제2 클럭 신호 및 상기 첫단 쉬프트 레지스터로부터 상기 제1 게이트 라인 구동 신호를 입력받아 상기 제1 리셋 제어 신호를 발생하고 상기 개시 신호에 의하여 리셋되는 첫단 쉬프트 레지스터 리셋부

를 포함하는 양방향 쉬프트 기능을 가지는 박막 트랜지스터 액정표시장치의 박막 트랜지스터 게이트 구동 쉬프트 레지스터.
제6항에 있어서,

상기 첫단 쉬프트 레지스터는

상기 제1 및 제2 클럭 신호 중 대응되는 클럭 신호를 드레인으로 입력받아 출력단자로 게이트 구동 출력 신호로서 제공하는 풀업 트랜지스터;

상기 출력단자에 제1 전원전압을 제공하는 풀다운 트랜지스터;

상기 풀업 트랜지스터의 게이트에 연결되고, 상기 제1 선택 신호가 상기 제1 레벨인 경우 제1 선택 트랜지스터를 이용하여 상기 개시 신호를 게이트로 입력받아 상기 풀업 트랜지스터의 게이트와 상기 출력단자간에 연결된 캐퍼시터를 충전하여 상기 풀업 트랜지스터를 턴온시키고, 상기 제2 선택 신호가 상기 제1 레벨인 경우 제2 선택 트랜지스터를 이용하여 상기 제1 리셋 제어 신호를 게이트로 입력받아 상기 캐패시터를 방전시켜서 상기 풀업 트랜지스터를 턴-오프시키는 제1 풀업 구동 트랜지스터;

상기 풀업 트랜지스터의 게이트에 연결되고, 상기 제2 선택 신호가 상기 제1 레벨인 경우 상기 제2 게이트 라인 구동 신호를 게이트로 입력받아 상기 캐퍼시터를 충전하여 상기 풀업 트랜지스터를 턴온시키고, 상기 제1 선택 신호가 상기 제1 레벨인 경우 상기 제2 게이트 라인 구동 신호를 게이트로 입력받아 상기 캐패시터를 방전시켜서 상기 풀업 트랜지스터를 턴-오프시키는 제2 풀업 구동 트랜지스터;

상기 개시 신호 또는 상기 (제2 게이트 라인 구동 신호)제1 리셋 제어 신호에 응답하여 상기 풀다운 트랜지스터를 턴오프시키고, 직후단 쉬프트 트랜지스터의 게이트 라인 구동 신호의 선단에 응답하여 상기 풀다운 트랜지스터를 턴온시키는 풀다운 구동 수단; 및

상기 풀업 트랜지스터의 게이트에 드레인이 연결되고 상기 풀다운 구동 수단의 입력노드에 게이트가 연결되고 소오스가 상기 제1 전원전압에 연결되어, 상기 풀업 트랜지스터가 턴온 된 경우 턴오프되는 제3 풀업 구동 트랜지스터

를 포함하는 것을 특징으로 하는 양방향 쉬프트 기능을 가지는 박막 트랜지스터 액정표시장치의 박막 트랜지스터 게이트 구동 쉬프트 레지스터.
제6항에 있어서,

상기 중간단 쉬프트 레지스터는

상기 제1 및 제2 클럭 신호 중 대응되는 클럭 신호를 드레인으로 입력받아 출력단자로 게이트 구동 출력 신호로서 제공하는 풀업 트랜지스터;

상기 출력단자에 제1 전원전압을 제공하는 풀다운 트랜지스터;

상기 풀업 트랜지스터의 게이트에 연결되고, 상기 제1 선택 신호가 상기 제1 레벨인 경우 직전단 쉬프트 레지스터의 게이트 라인 구동 신호를 게이트로 입력받아 상기 풀업 트랜지스터의 게이트와 상기 출력단자간에 연결된 캐퍼시터를 충전하여 상기 풀업 트랜지스터를 턴온시키고, 상기 제2 선택 신호가 상기 제1 레벨인 경우 상기 직전단 쉬프트 레지스터의 게이트 라인 구동 신호를 게이트로 입력받아 상기 캐패시터를 방전시켜서 상기 풀업 트랜지스터를 턴-오프시키는 제1 풀업 구동 트랜지스터;

상기 풀업 트랜지스터의 게이트에 연결되고, 상기 제2 선택 신호가 상기 제1 레벨인 경우 직후단 쉬프트 트랜지스터의 게이트 라인 구동 신호를 게이트로 입력받아 상기 캐퍼시터를 충전하여 상기 풀업 트랜지스터를 턴온시키고, 상기 제1 선택 신호가 상기 제1 레벨인 경우 상기 직후단 쉬프트 트랜지스터의 게이트 라인 구동 신호를 상기 게이트로 입력받아 상기 캐패시터를 방전시켜서 상기 풀업 트랜지스터를 턴-오프시키는 제2 풀업 구동 트랜지스터;

상기 직전단 쉬프트 트랜지스터의 게이트 라인 구동 신호에 응답하여 상기 풀다운 트랜지스터를 턴오프시키고, 직후단 쉬프트 트랜지스터의 게이트 라인 구동 신호의 선단에 응답하여 상기 풀다운 트랜지스터를 턴온시키는 풀다운 구동 수단; 및

상기 풀업 트랜지스터의 게이트에 드레인이 연결되고 상기 풀다운 구동 수단의 입력노드에 게이트가 연결되고 소오스가 상기 제1 전원전압에 연결되어, 상기 풀업 트랜지스터가 턴온 된 경우 턴오프되는 제3 풀업 구동 트랜지스터

를 포함하는 것을 특징으로 하는 양방향 쉬프트 기능을 가지는 박막 트랜지스터 액정표시장치의 박막 트랜지스터 게이트 구동 쉬프트 레지스터.
제6항에 있어서,

상기 끝단 쉬프트 레지스터는

상기 제1 및 제2 클럭 신호 중 대응되는 클럭 신호를 드레인으로 입력받아 출력단자로 게이트 구동 출력 신호로서 제공하는 풀업 트랜지스터;

상기 출력단자에 제1 전원전압을 제공하는 풀다운 트랜지스터;

상기 풀업 트랜지스터의 게이트에 연결되고, 상기 제1 선택 신호가 상기 제1 레벨인 경우 직전단 쉬프트 레지스터의 게이트 라인 구동 신호를 게이트로 입력받아 상기 풀업 트랜지스터의 게이트와 상기 출력단자간에 연결된 캐퍼시터를 충전하여 상기 풀업 트랜지스터를 턴온시키고, 상기 제2 선택 신호가 상기 제1 레벨인 경우 상기 직전단 쉬프트 레지스터의 게이트 라인 구동 신호를 게이트로 입력받아 상기 캐패시터를 방전시켜서 상기 풀업 트랜지스터를 턴-오프시키는 제1 풀업 구동 트랜지스터;

상기 풀업 트랜지스터의 게이트에 연결되고, 상기 제2 선택 신호가 상기 제1 레벨인 경우 제3 선택 트랜지스터를 이용하여 상기 개시 신호를 게이트로 입력받아 상기 캐퍼시터를 충전하여 상기 풀업 트랜지스터를 턴온시키고, 상기 제1 선택 신호가 상기 제1 레벨인 경우 제4 선택 트랜지스터를 이용하여 상기 제2 리셋 제어 신호를 상기 게이트로 입력받아 상기 캐패시터를 방전시켜서 상기 풀업 트랜지스터를 턴-오프시키는 제2 풀업 구동 트랜지스터;

상기 직전단 쉬프트 트랜지스터의 게이트 라인 구동 신호에 응답하여 상기 풀다운 트랜지스터를 턴오프시키고, 상기 제2 리셋 제어 신호 및 상기 개시 신호의 선단에 응답하여 상기 풀다운 트랜지스터를 턴온시키는 풀다운 구동 수단; 및

상기 풀업 트랜지스터의 게이트에 드레인이 연결되고 상기 풀다운 구동 수단의 입력노드에 게이트가 연결되고 소오스가 상기 제1 전원전압에 연결되어, 상기 풀업 트랜지스터가 턴온 된 경우 턴오프되는 제3 풀업 구동 트랜지스터

를 포함하는 것을 특징으로 하는 양방향 쉬프트 기능을 가지는 박막 트랜지스터 액정표시장치의 박막 트랜지스터 게이트 구동 쉬프트 레지스터.
제6항에 있어서,

상기 끝단 쉬프트 레지스터 리셋부는

상기 제1 및 제2 클럭 신호 중 대응되는 클럭 신호를 드레인으로 입력받아 출력단자로 게이트 구동 출력 신호로서 제공하는 풀업 트랜지스터;

상기 출력단자에 제1 전원전압을 제공하는 풀다운 트랜지스터;

상기 풀업 트랜지스터의 게이트에 연결되고, 상기 끝단 쉬프트 레지스터의 게이트 라인 구동 신호를 게이트로 입력받아 상기 풀업 트랜지스터의 게이트와 상 기 출력단자간에 연결된 캐퍼시터를 충전하여 상기 풀업 트랜지스터를 턴온시키는 제1 풀업 구동 트랜지스터;

상기 풀업 트랜지스터의 게이트에 연결되고, 상기 개시 신호를 상기 게이트로 입력받아 상기 캐패시터를 방전시켜서 상기 풀업 트랜지스터를 턴-오프시키는 제2 풀업 구동 트랜지스터;

상기 첫단 쉬프트 트랜지스터의 게이트 라인 구동 신호에 응답하여 상기 풀다운 트랜지스터를 턴오프시키고, 상기 개시 신호의 선단에 응답하여 상기 풀다운 트랜지스터를 턴온시키는 풀다운 구동 수단; 및

상기 풀업 트랜지스터의 게이트에 드레인이 연결되고 상기 풀다운 구동 수단의 입력노드에 게이트가 연결되고 소오스가 상기 제1 전원전압에 연결되어, 상기 풀업 트랜지스터가 턴온 된 경우 턴오프되는 제3 풀업 구동 트랜지스터

를 포함하는 것을 특징으로 하는 양방향 쉬프트 기능을 가지는 박막 트랜지스터 액정표시장치의 박막 트랜지스터 게이트 구동 쉬프트 레지스터.
제6항에 있어서,

상기 첫단 쉬프트 레지스터 리셋부는

상기 제1 및 제2 클럭 신호 중 대응되는 클럭 신호를 드레인으로 입력받아 출력단자로 게이트 구동 출력 신호로서 제공하는 풀업 트랜지스터;

상기 출력단자에 제1 전원전압을 제공하는 풀다운 트랜지스터;

상기 풀업 트랜지스터의 게이트에 연결되고, 상기 첫단 쉬프트 레지스터의 게이트 라인 구동 신호를 게이트로 입력받아 상기 풀업 트랜지스터의 게이트와 상기 출력단자간에 연결된 캐퍼시터를 충전하여 상기 풀업 트랜지스터를 턴온시키는 제1 풀업 구동 트랜지스터;

상기 풀업 트랜지스터의 게이트에 연결되고, 상기 개시 신호를 상기 게이트로 입력받아 상기 캐패시터를 방전시켜서 상기 풀업 트랜지스터를 턴-오프시키는 제2 풀업 구동 트랜지스터;

상기 첫단 쉬프트 트랜지스터의 게이트 라인 구동 신호에 응답하여 상기 풀다운 트랜지스터를 턴오프시키고, 상기 개시 신호의 선단에 응답하여 상기 풀다운 트랜지스터를 턴온시키는 풀다운 구동 수단; 및

상기 풀업 트랜지스터의 게이트에 드레인이 연결되고 상기 풀다운 구동 수단의 입력노드에 게이트가 연결되고 소오스가 상기 제1 전원전압에 연결되어, 상기 풀업 트랜지스터가 턴온 된 경우 턴오프되는 제3 풀업 구동 트랜지스터

를 포함하는 것을 특징으로 하는 양방향 쉬프트 기능을 가지는 박막 트랜지스터 액정표시장치의 박막 트랜지스터 게이트 구동 쉬프트 레지스터.
제1항에 있어서, 상기 제1 선택 신호는 상기 제2 선택 신호와 전기적으로 상보적인 관계인 것을 특징으로 하는 양방향 쉬프트 기능을 가지는 박막 트랜지스터 액정표시장치의 박막 트랜지스터 게이트 구동 쉬프트 레지스터.
제1항에 있어서, 상기 제1 선택 신호 및 제2 선택 신호의 전위는 상기 제1 및 제2 클럭 신호의 전위보다 높은 것을 특징으로 하는 양방향 쉬프트 기능을 가지는 박막 트랜지스터 액정표시장치의 박막 트랜지스터 게이트 구동 쉬프트 레지스터.
제1항에 있어서,

상기 제1 선택 신호 및 제2 선택 신호에 상응하여 상기 제1 및 제2 클럭 신호를 바꿔 입력함으로써 상기 게이트 구동 쉬프트 레지스터의 쉬프트 방향이 변경되는 것을 특징으로 하는 양방향 쉬프트 기능을 가지는 박막 트랜지스터 액정표시장치의 박막 트랜지스터 게이트 구동 쉬프트 레지스터.
제1항에 있어서, 상기 게이트 구동 쉬프트 레지스터의 트랜지스터들은 a-Si NMOS TFT로 구성한 것을 특징으로 하는 양방향 쉬프트 기능을 가지는 박막 트랜지스터 액정표시장치의 박막 트랜지스터 게이트 구동 쉬프트 레지스터.
투명기판 상에 형성된 표시 셀 어레이 회로, 데이터 구동회로, 게이트 구동회로를 포함하고, 상기 표시 셀 어레이 회로는 복수의 데이터 라인들과 복수의 게이트 라인을 포함하고, 각 표시 셀회로는 대응하는 데이터 및 게이트 라인 쌍에 연결된 액정표시장치에 있어서,

상기 게이트 구동회로는

종속 연결된 복수의 쉬프트 레지스터 중에서 홀수번째 쉬프트 레지스터들에 는 제1 클럭 신호가 제공되고, 짝수번째 쉬프트 레지스터들에는 상기 제1 클럭 신호와 위상이 반전된 제2 클럭 신호가 제공되며,

제1 선택 신호가 제1 레벨인 경우 순방향 쉬프트 동작을 수행하고, 제2 선택 신호가 상기 제1 레벨인 경우 역방향 쉬프트 동작을 수행하는 첫단 쉬프트 레지스터;

상기 제1 선택 신호가 상기 제1 레벨인 경우 순방향 쉬프트 동작을 수행하고, 상기 제2 선택 신호가 상기 제1 레벨인 경우 역방향 쉬프트 동작을 수행하는 복수개의 중간단 쉬프트 레지스터;

상기 제1 선택 신호가 상기 제1 레벨인 경우 순방향 쉬프트 동작을 수행하고, 상기 제2 선택 신호가 상기 제1 레벨인 경우 역방향 쉬프트 동작을 수행하는 끝단 쉬프트 레지스터;

상기 순방향 쉬프트 동작시 상기 끝단 쉬프트 레지스터를 리셋시키는 끝단 쉬프트 레지스터 리셋부; 및

상기 역방향 쉬프트 동작시 상기 첫단 쉬프트 레지스터를 리셋시키는 첫단 쉬프트 레지스터 리셋부

를 포함하는 양방향 쉬프트 기능을 가지는 액정 표시 장치.
투명기판 상에 형성된 표시 셀 어레이 회로, 데이터 구동회로, 게이트 구동회로를 포함하고, 상기 표시 셀 어레이 회로는 복수의 데이터 라인들과 복수의 게이트 라인을 포함하고, 각 표시 셀회로는 대응하는 데이터 및 게이트 라인 쌍에 연 결된 액정표시장치에 있어서,

상기 게이트 구동회로는

종속 연결된 복수의 쉬프트 레지스터 중 홀수번째 쉬프트 레지스터들에는 제1 클럭 신호가 제공되고, 짝수번째 쉬프트 레지스터들에는 상기 제1 클럭 신호와 위상이 반전된 제2 클럭 신호가 제공되며,

제1 선택 신호가 제1 레벨인 경우 개시 신호를 입력받아 제1 게이트 라인 구동 신호를 발생시키고 둘째단 쉬프트 레지스터로부터 발생된 제2 게이트 라인 구동 신호에 의하여 리셋되며, 제2 선택 신호가 상기 제1 레벨인 경우 상기 제2 게이트 라인 구동 신호를 입력받아 상기 제1 게이트 라인 구동 신호를 발생시키고 제1 리셋 제어 신호에 의하여 리셋되는 첫단 쉬프트 레지스터;

상기 제1 선택 신호가 상기 제1 레벨인 경우 직전단 쉬프트 레지스터의 게이트 라인 구동 신호를 입력받아 게이트 라인 구동 신호를 발생시키고 직후단 쉬프트 레지스터의 게이트 라인 구동 신호에 의하여 리셋되며, 상기 제2 선택 신호가 상기 제1 레벨인 경우 직후단 쉬프트 레지스터의 게이트 라인 구동 신호를 입력받아 게이트 라인 구동 신호를 발생시키고 직전단 쉬프트 레지스터의 게이트 라인 구동 신호에 의해 리셋되는 복수개의 중간단 쉬프트 레지스터;

상기 제1 선택 신호가 상기 제1 레벨인 경우 직전단 쉬프트 레지스터의 게이트 라인 구동 신호에 의하여 마지막 게이트 라인 구동 신호를 발생시키고 제2 리셋 제어 신호에 의하여 리셋되며, 상기 제2 선택 신호가 상기 제1 레벨인 경우 상기 개시 신호에 의해 상기 마지막 게이트 라인 구동 신호를 발생시키고 상기 직전단 쉬프트 레지스터의 게이트 라인 구동 신호에 의하여 리셋되는 끝단 쉬프트 레지스터;

상기 제1 클럭 신호 및 상기 끝단 쉬프트 레지스터로부터 마지막 게이트 라인 구동 신호를 입력받아 제2 리셋 제어 신호를 발생하고 상기 개시 신호에 의하여 리셋되는 끝단 쉬프트 레지스터 리셋부; 및

상기 제2 클럭 신호 및 상기 첫단 쉬프트 레지스터로부터 상기 제1 게이트 라인 구동 신호를 입력받아 상기 제1 리셋 제어 신호를 발생하고 상기 개시 신호에 의하여 리셋되는 첫단 쉬프트 레지스터 리셋부

를 포함하는 양방향 쉬프트 기능을 가지는 액정 표시 장치.
하부투명기판과 상부투명기판 사이에 액정을 봉입한 액정표시모듈을 가진 액정표시장치에 있어서,

상기 하부투명기판 상에 형성되고, 복수의 데이터 라인들과 복수의 게이트 라인을 포함하고, 복수의 표시 셀회로 각각이 대응하는 데이터 및 게이트 라인 쌍에 연결된 표시 셀 어레이 회로;

상기 투명기판 상에 형성되고, 복수의 쉬프트 레지스터, 상기 복수의 쉬프트 레지스터 중 첫단 쉬프트 레지스터를 리셋하기 위한 첫단 쉬프트 레지스터 리셋부 및 끝단 쉬프트 레지스터를 리셋하기 위한 끝단 쉬프트 레지스터 리셋부를 구비함으로써, 상기 복수의 게이트 라인들을 순방향 또는 역방향으로 순차적으로 선택하는 양방향 쉬프트 동작을 수행하는 게이트 구동회로;

상기 투명기판 상에 형성되고, 데이터 입력단자와 데이터 라인 사이에 드레인 및 소오스가 각각 연결되고 게이트가 블록선택단자에 공통으로 연결된 복수의 구동 트랜지스터들로 구성된 복수의 데이터 라인 블록들과, 복수의 쉬프트 레지스터들이 종속 연결되고, 첫 번째 쉬프트 레지스터에는 블록선택 개시신호가 입력단자에 결합되고, 각 쉬프트 레지스터들의 출력신호에 의해 상기 복수의 데이터 라인 블록들을 순차적으로 선택하는 데이터 구동 쉬프트 레지스터를 포함하는 데이터 구동회로; 및

통합 제어 및 데이터 구동칩이 실장되고, 상기 게이트 구동회로 및 데이터 구동회로의 각 입력단자들에 제어신호 및 데이터신호를 제공하는 연성인쇄회로기판을 포함하는 양방향 쉬프트 기능을 가지는 액정 표시 장치.