KR102082408B1 - 소프트 페일에 의한 비정상 표시를 방지할 수 있는 표시 장치 및 그 구동 방법 - Google Patents

소프트 페일에 의한 비정상 표시를 방지할 수 있는 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR102082408B1
KR102082408B1 KR1020130055013A KR20130055013A KR102082408B1 KR 102082408 B1 KR102082408 B1 KR 102082408B1 KR 1020130055013 A KR1020130055013 A KR 1020130055013A KR 20130055013 A KR20130055013 A KR 20130055013A KR 102082408 B1 KR102082408 B1 KR 102082408B1
Authority
KR
South Korea
Prior art keywords
signal
stages
gate
discharge
stage
Prior art date
Application number
KR1020130055013A
Other languages
English (en)
Other versions
KR20140134941A (ko
Inventor
송준용
김명수
이재훈
이정봉
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130055013A priority Critical patent/KR102082408B1/ko
Priority to US14/020,646 priority patent/US9478171B2/en
Publication of KR20140134941A publication Critical patent/KR20140134941A/ko
Application granted granted Critical
Publication of KR102082408B1 publication Critical patent/KR102082408B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/3473—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on light coupled out of a light guide, e.g. due to scattering, by contracting the light guide with external means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Abstract

데이터선에 데이터 신호를 인가하는 데이터 구동부, 게이트선에 게이트 신호를 인가하는 복수의 스테이지를 포함하는 게이트 구동부, 상기 데이터 구동부 및 상기 게이트 구동부를 제어하는 신호 제어부를 포함하는 표시 장치에서, 상기 데이터 구동부와 상기 신호 제어부 사이의 신호 교환에 이상이 발생하면, 상기 신호 제어부가 상기 게이트 구동부의 복수의 스테이지 중 첫 번째 메인 스테이지를 제외한 나머지 메인 스테이지를 방전시키고, 게이트 클록 신호를 오프 레벨로 유지한다.

Description

소프트 페일에 의한 비정상 표시를 방지할 수 있는 표시 장치 및 그 구동 방법{DISPLAY DEVICE ABLE TO PREVENT ABNORMAL DISPLAY CAUSED BY SOFT FAIL AND DRIVING METHOD OF THE SAME}
본 발명은 표시 장치 및 그 구동 방법에 관한 것이다.
최근 IT(Information Technology) 제품들의 사양이 경박화하고, 고기능화되어 감에 따라 고질적인 품질 이슈에 대한 대응 설계가 중요해 지고 있다. 그 중에서도 EMI(electromagnetic interference)와 같은 전자기적 노이즈에 대한 대책과 ESD(electro static discharge) 즉, 정전기에 대한 대책의 중요성이 증가하고 있다.
정전기로 인한 불량은 크게 하드 페일(hard fail)과 소프트 페일(soft fail)로 분류되는데, 하드 페일은 정전기로 인하여 소자 자체가 손상을 받아서 기기를 다시 시작하더라도 원상 회복이 되지 않는 불량을 말하며, 소프트 페일은 소자가 손상되지는 않으나, 정전기로 인해 화면에 비정상적인 표시가 나타나는 불량을 말한다. 정전기에 대한 대책으로 부품 설계시부터 다양한 대응책이 마련되고 있으나, 소프트 페일의 경우 부품 내부적인 문제라기보다는 외부에서 인가되는 정전기로 인한 신호 잡음으로 인해 일시적으로 관련 부품들이 오작동하는 경우가 많아서 해결하는데 어려움이 있다. 소프트 페일이 발생하면, 신호 제어부(Tcon)나 구동 IC 등이 정상적인 신호를 잃어버리게 되어 화면에 비정상적인 이미지가 표시된다. 소프트 페일이 발생하여 표시 장치가 비정상적인 상태가 되면, 자동으로 리셋(reset)을 수행하는 방법을 고려해 볼 수 있으나, 이 경우 역시 리셋을 수행하는 동안 비정상적인 이미지가 표시되는 것은 막을 수 없는 문제가 있다.
본 발명이 해결하고자 하는 과제는 표시 장치에서 소프트 페일이 발생하더라도 비정상 이미지가 표시되는 것을 방지하는 것이다.
본 발명의 한 실시예에 따른 표시 장치는 데이터선에 데이터 신호를 인가하는 데이터 구동부, 게이트선에 게이트 신호를 인가하는 복수의 스테이지를 포함하는 게이트 구동부, 상기 데이터 구동부 및 상기 게이트 구동부를 제어하는 신호 제어부를 포함하고, 상기 데이터 구동부와 상기 신호 제어부 사이의 신호 교환에 이상이 발생하면, 상기 신호 제어부가 상기 복수의 스테이지 중 적어도 일부를 방전시킨다.
상기 신호 제어부로부터 상기 게이트 구동부로 가는 게이트 제어 신호의 레벨을 변경하는 DA 컨버터를 더 포함할 수 있고, 상기 DA 컨버터는 주사 시작 신호선을 통하여 상기 복수의 스테이지 각각과 연결되어 있을 수 있다.
상기 복수의 스테이지는 복수의 메인 스테이지와 더미 스테이지를 포함하고, 상기 복수의 메인 스테이지 중 첫 번째 메인 스테이지는 나머지 메인 스테이지와 구조가 다를 수 있다. 상기 복수의 스테이지 각각은 입력부, 인버터부, 전달 신호부, 풀업부 및 풀다운부를 포함하고, 상기 나머지 메인 스테이지는 상기 첫 번째 스테이지에 비하여 방전부를 더 포함할 수 있다. 상기 방전부는 상기 주사 시작 신호선을 통해 수신하는 방전 신호에 따라 상기 풀업부에 충전되어 있는 전하를 방전시킬 수 있다. 상기 첫 번째 스테이지는 상기 입력부가 상기 주사 시작 신호선과 접속되어 있고, 상기 나머지 스테이지는 상기 방전부가 상기 주사 시작 신호선과 접속되어 있을 수 있다. 상기 더미 스테이지는 상기 첫 번째 스테이지와 동일한 구조를 가지며, 상기 주사 시작 신호선은 상기 더미 스테이지의 상기 입력부와 접속되어 있을 수 있다.
상기 풀업부는 클록 신호 단자에 연결되어 있는 입력 단자, 게이트 신호 출력 단자에 연결되어 있는 출력 단자 및 상기 방전부에 연결되어 있는 제어 단자를 가지는 풀업 트랜지스터와 상기 풀업 트랜지스터의 제어 단자와 출력 단자 사이에 연결되어 있는 축전기를 포함하고, 상기 방전부는 저전압 입력 단자에 연결되어 있는 입력 단자, 상기 풀업 트랜지스터의 제어 단자에 연결되어 있는 출력 단자 및 상기 주사 시작 신호선에 연결되어 있는 제어 단자를 포함하는 방전 트랜지스터를 포함하며, 상기 입력부는 상기 주사 시작 신호선에 공통으로 연결되어 있는 입력 단자와 제어 단자 그리고 상기 풀업 트랜지스터의 제어 단자에 연결되어 있는 출력 단자를 가지는 입력 트랜지스터를 포함할 수 있다.
상기 신호 제어부는 상기 데이터 구동부와 상기 신호 제어부 사이의 신호 교환에 이상이 발생하면, 방전 표지 신호를 생성하여 상기 DA 컨버터로 출력하고, 상기 DA 컨버터는 상기 방전 표지 신호에 따라 방전 신호를 생성하여 상기 주사 시작 신호선을 통해 상기 게이트 구동부의 각 스테이지로 출력할 수 있다.
상기 데이터 구동부는 상기 신호 제어부로부터 수신되는 출력 영상 신호가 기설정되어 있는 포맷과 일치하는지를 확인하여, 일치하면 록 신호를 하이(high) 상태로 만들어서 상기 신호 제어부로 출력하고, 일치하지 않으면 상기 록 신호를 로(low) 상태로 만들어서 상기 신호 제어부로 출력함으로써, 상기 데이터 구동부와 상기 신호 제어부 사이의 신호 교환에 이상이 발생했음을 알릴 수 있다.
상기 신호 제어부는 상기 데이터 구동부와 상기 신호 제어부 사이의 신호 교환에 이상이 발생하면, 수직 클록 신호를 로(low) 레벨로 전환하여 상기 DA 컨버터로 출력하고, 상기 DA 컨버터는 로 레벨의 상기 수직 클록 신호에 따라 게이트 클록 신호를 모두 오프 레벨로 하여 상기 게이트 구동부의 상기 클록 신호 단자로 출력할 수 있다.
상기 복수의 스테이지는 복수의 메인 스테이지와 더미 스테이지를 포함하고, 상기 데이터 구동부와 상기 신호 제어부 사이의 신호 교환에 이상이 발생하면, 상기 신호 제어부가 상기 복수의 메인 스테이지 중 첫 번째 메인 스테이지를 제외한 나머지 메인 스테이지를 방전시킬 수 있다.
본 발명의 한 실시예에 따른 표시 장치의 구동 방법은 출력 영상 신호가 기설정되어 있는 포맷과 일치하는지를 확인하여, 일치하지 않으면 방전 신호를 생성하는 단계와 상기 방전 신호에 따라 게이트 구동부의 복수의 스테이지 중 적어도 일부를 방전하는 단계를 포함한다.
상기 출력 영상 신호가 기설정되어 있는 포맷과 일치하지 않으면, 게이트 클록 신호를 오프 레벨로 유지하는 단계를 더 포함할 수 있다.
상기 복수의 스테이지는 복수의 메인 스테이지와 더미 스테이지를 포함하고, 상기 출력 영상 신호가 기설정되어 있는 포맷과 일치하지 않으면, 상기 복수의 메인 스테이지 중 첫 번째 메인 스테이지를 제외한 나머지 메인 스테이지를 방전시킬 수 있다.
본 발명의 한 실시예에 따르면, 소프트 페일이 발생하였을 때, 게이트 구동부의 각 스테이지들에 충전되어 있는 전하를 전하 방출부를 통하여 동시에 방출하고 게이트 클록 신호들(CLK, CLKB)을 오프(off) 레벨로 유지하여, 게이트선 전압이 오프 전압(Voff)으로 유지되도록 함으로써, 비정상 이미지가 표시되는 것을 방지할 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이다.
도 2는 본 발명의 다른 실시예에 따른 표시 장치의 게이트 구동부의 블록도이다.
도 3은 본 발명의 한 실시예에 따른 게이트 구동부의 첫 번째 메인 스테이지(ST1)와 더미 스테이지(STd1, STd2)의 의 회로도이다.
도 4는 본 발명의 한 실시예에 따른 게이트 구동부의 두 번째 이후의 메인 스테이지(ST2-STn)의 회로도이다.
도 5는 본 발명의 한 실시예에 따른 표시 장치의 신호 제어부, DA 컨버터 및 게이트 구동부의 신호의 파형도이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
먼저, 도 1을 참조하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이다.
본 발명의 한 실시예에 따른 표시 장치는 표시판(300), 신호 제어부(Tcon, 10), 데이터 구동부(20), DA 컨버터(30) 및 게이트 구동부(40)를 포함한다.
표시판(300)은 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting display, OLED), 전기 습윤 장치(electrowetting display, EWD) 등 다양한 평판 표시 장치(flat panel display, FPD)에 포함된 표시판일 수 있다.
표시판(300)은 영상을 표시하는 표시 영역(display area)(DA)과 나머지 영역인 비표시 영역(non-display area)을 포함한다.
표시 영역(DA)에는 복수의 게이트선(G1-Gn), 복수의 데이터선(D1-Dm), 그리고 복수의 게이트선(G1-Gn) 및 복수의 데이터선(D1-Dm)에 연결되어 있는 복수의 화소(PX)가 위치한다.
게이트선(G1-Gn)은 게이트 신호를 전달하고 대략 행 방향으로 뻗으며 서로가 거의 평행할 수 있다. 데이터선(D1-Dm)은 영상 신호에 대응하는 데이터 전압을 전달하고 대략 열 방향으로 뻗으며 서로가 거의 평행할 수 있다.
복수의 화소(PX)는 대략 행렬 형태로 배열되어 있다. 각 화소(PX)는 해당 게이트선(Gi) 및 해당 데이터선(Dj)과 연결된 스위칭 소자(도시하지 않음) 및 이에 연결된 화소 전극(도시하지 않음)을 포함할 수 있다.
표시판(300)의 비표시 영역은 도 1에 도시한 바와 같이 표시 영역(DA)의 주변에 위치하는 주변 영역(PA)을 포함한다. 주변 영역(PA)은 베젤 등의 차광 부재로 가려질 수 있다. 주변 영역(PA)은 표시 영역(DA)을 둘러싸거나 표시판(300)의 가장자리에 위치할 수 있다.
주변 영역(PA)에는 게이트 구동부(40) 및 복수의 제어 신호선(SL)이 위치한다. 게이트 구동부(40)는 표시 영역(DA)의 스위칭 소자 등과 함께 주변 영역(PA)에 집적(amorphous silicon gate: ASG)될 수도 있고, 구동 칩 형태로 주변 영역(PA)에 장착될 수도 있다. 데이터 구동부(20)도 표시판(300)의 주변 영역(PA)에 집적되거나 복수의 구동 칩 형태로 표시판(300)의 주변 영역(PA)에 장착될 수 있다. 또한 주변 영역(PA)에는 표시 영역(DA)의 게이트선(G1-Gn) 및 데이터선(D1-Dm)이 연장되어 위치할 수 있다.
신호 제어부(10)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호 및 그 표시를 제어하기 위한 입력 제어 신호를 수신하고, 이들 신호를 기초로 하여 출력 영상 신호(DAT), 게이트 제어 신호와 데이터 제어 신호 등을 생성한다. 입력 제어 신호의 예로는 수직 동기 신호와 수평 동기 신호, 메인 클록 신호, 데이터 인에이블 신호 등이 있다. 신호 제어부(10)는 생성한 게이트 제어 신호를 DA 컨버터(30)로 내보내고, 데이터 제어 신호와 출력 영상 신호(DAT)를 데이터 구동부(20)로 내보낸다. 게이트 제어 신호에는 게이트 온 펄스의 출력 시작을 지시하는 수직 동기 시작 신호(STV)와 게이트 온 펄스의 출력 시기를 제어하는 수직 클록 신호(CPV) 등이 포함되어 있고, 데이터 제어 신호에는 출력 영상 신호(DAT)의 입력 시작을 지시하는 수평 동기 시작 신호(STH)와 데이터선에 해당 데이터 전압을 인가하라는 로드 신호(TP) 등을 포함한다. 출력 영상 신호(DAT)에는 주기적으로 타이밍을 확인할 수 있는 클록 신호가 내포될 수 있다. 또, 수직 동기 시작 신호(STV)는 매 프레임의 시작을 알리는 펄스와 더불어 정전기 등으로 인하여 신호 상태가 비정상으로 되었음을 알리는 펄스(방전 표지 신호(STV_DC))를 포함한다.
데이터 구동부(20)는 신호 제어부(10)로부터의 데이터 제어 신호에 따라 한 화소 행에 대한 출력 영상 신호(DAT)를 수신하고, 각 출력 영상 신호(DAT)에 대응하는 아날로그 데이터 전압으로 변환한 다음, 이를 해당 데이터선(D1-Dm)에 인가한다. 또한, 데이터 구동부(20)는 출력 영상 신호(DAT)에 내포되어 있는 클록 신호를 이용하여, 출력 영상 신호(DAT)가 미리 정해져 있는 포맷(format)과 일치하는지를 확인하고, 일치하면 정상적인 신호로 인식하여 신호 제어부(10)로 내보내는 록(LOCK) 신호를 로(low)에서 하이(high)로 전환한다. 데이터 구동부(20)는 신호 제어부(10)로부터 입력되는 출력 영상 신호(DAT)가 미리 정해져 있는 포맷(format)과 일치하지 않으면, 신호 제어부(10)로 내보내는 록(LOCK) 신호를 하이(high)에서 로(low)로 전환하여 출력 영상 신호(DAT)가 비정상적으로 수신되고 있음을 신호 제어부(10)에 알린다.
DA 컨버터(Digital-Analog converter)(30)는 수직 동기 시작 신호(STV)와 수직 클록 신호(CPV)를 수신하여 그 전압을 증폭함으로써 주사 시작 신호(STVP), 방전 신호(STVP_DC) 및 한 쌍의 게이트 클록 신호(CKV, CKVB)를 생성하고, 이를 게이트 구동부(40)로 출력한다. DA 컨버터(30)는 PMIC (Power Management Integrated Circuit) 등의 소자로 이루어질 수 있다.
게이트 구동부(40)는 DA 컨버터(30)가 출력하는 주사 시작 신호(STVP)와 한 쌍의 게이트 클록 신호(CKV, CKVB)를 이용하여 게이트 온 전압과 게이트 오프 전압을 생성하고, 이들을 타이밍에 맞춰 게이트선(도시하지 않음)에 인가한다. 게이트 구동부(40)는 게이트선, 데이터선 및 스위칭 소자 등과 함께 표시 패널(도시하지 않음)에 직접 형성되어 있는 ASG(Amorphous Silicon Gate)일 수 있다.
게이트 구동부(40)는 서로 종속적으로 연결되어 있으며 순차적으로 배열된 복수의 스테이지를 포함하고, 복수의 스테이지는 게이트선(G1-Gn)에 각각 연결되어 있는 복수의 메인 스테이지(stage)(ST1-STn)(n은 자연수) 및 하나 이상의 더미 스테이지(STd1-STd2)를 포함할 수 있다. 더미 스테이지(STd1-STd2)도 더미 게이트선(Gd1, Gd2)에 연결될 수 있다. 더미 게이트선(Gd1, Gd2)은 주변 영역(PA)에 배치되어 있어서, 표시에 사용되지는 않는다.
복수의 메인 스테이지(ST1-STn)는 서로 종속적으로 연결되어 있으며 게이트 신호를 생성하여 게이트선(G1-Gn)에 게이트 신호를 순차적으로 전달할 수 있다. 각 메인 스테이지(ST1-STn)는 각각의 게이트선(G1-Gn)에 연결되어 게이트 신호를 출력하는 게이트 신호 출력 단자(도시하지 않음)를 가질 수 있다.
본 발명의 한 실시예에 따르면, 각 메인 스테이지(ST1-STn)는 전단 스테이지(ST1-STn) 또는 후단 스테이지(ST1-STn)의 출력 단자와 연결될 수 있다. 전단 스테이지가 없는 첫 번째 메인 스테이지(ST1)에서 전단 스테이지와 연결되어야 하는 출력 단자는 아무 곳에도 연결되지 않을 수 있고, 출력 단자 자체가 없을 수도 있다. 맨 마지막 메인 스테이지(STn) 또는 맨 마지막 메인 스테이지와 그 전단의 메인 스테이지(STn-1) 등은 더미 스테이지(STd1-STd2)의 출력 단자에 연결될 수 있다.
각 메인 스테이지(ST1-STn)는 복수의 제어 신호선(SL)을 통해 게이트 오프 전압에 준하는 저전압과 연결된다. 또한 각 메인 스테이지(ST1-STn)는 복수의 제어 신호선(SL)을 통해 게이트 오프 전압보다 낮은 다른 저전압에도 연결될 수 있다.
각 메인 스테이지(ST1-STn)는 복수의 제어 신호선(SL)을 통해 클록 신호를 받는다. 클록 신호는 서로 다른 제1 클록 신호(CLK) 및 제2 클록 신호(CLKB)를 포함할 수 있으며, 홀수 번째의 메인 스테이지(ST1, ST3, …)는 제1 클록 신호(CLK)와 연결될 수 있고, 짝수 번째의 메인 스테이지(ST2, ST4, …)는 제2 클록 신호(CLKB)와 연결될 수 있다. 제2 클록 신호(CLKB)의 위상은 제1 클록 신호(CLK)의 위상과 반대일 수 있다.
각 메인 스테이지(ST1-STn)는 제어 신호선(SL)을 통해 주사 시작 신호(STVP) 또는 방전 신호(STVP_DC)를 동시에 인가받는다. 여기서, 주사 시작 신호(STVP)는 각 프레임의 시작을 알리는 신호로써, 게이트 구동부(40)가 이 신호를 수신하면, 첫 번째 메인 스테이지(ST1)부터 순차적으로 게이트 펄스를 출력한다. 방전 신호(STVP_DC)는 정전기가 발생하거나 유입되었을 때, 게이트 구동부(40)의 메인 스테이지(ST1-STn)에 충전되어 있는 전하를 방출하기 위한 신호이다.
각 메인 스테이지(ST1-STn) 및 각 더미 스테이지(STd1-STd2)는 표시판(300)의 주변 영역(PA)에 집적되어 있는 복수의 박막 트랜지스터 또는 다이오드 등의 능동 소자와 축전기 등의 수동 소자를 포함할 수 있다. 게이트 구동부(40)가 포함하는 능동 소자 또는 수동 소자는 표시 영역(DA)의 화소(PX)가 포함하는 박막 트랜지스터 등과 동일한 제조 단계에서 만들어질 수 있다.
도 2 및 도 3을 참고하여 앞에서 설명한 게이트 구동부(40)의 구체적인 구조의 한 예에 대해 설명한다.
도 2를 참고하면, 본 발명의 한 실시예에 따른 게이트 구동부(40)는 서로 종속적으로 연결되어 있으며 차례로 게이트 신호(Gout1, …, Gout(i), Gout(i+1), Gout(i+2), …, Gout(n))를 출력하는 복수의 스테이지(ST1, …, STi, ST(i+1), ST(i+2), …)와 이들 스테이지(ST1, …, STi, ST(i+1), ST(i+2), …)에 입력되는 각종 게이트 제어 신호(CLK, CLKB, VSS1, VSS2, STVP, STVP_DC)를 전달하는 복수의 제어 신호선(SL)을 포함한다. 여기서 설명되는 복수의 스테이지(ST1, …, STi, ST(i+1), ST(i+2), …)는 앞에서 설명한 더미 스테이지(STd1, STd2)도 포함한다.
여기서 각 제어 신호선(SL)은 그 제어 신호선(SL)이 전달하는 제어 신호(CLK, CLKB, VSS1, VSS2, STV)와 동일한 기호로 표시하기로 한다.
복수의 제어 신호선(SL)은 예를 들면, 제1 클록 신호(CLK)를 전달하는 제1 클록 신호선(CLK), 제1 클록 신호(CLK)와 다른 클록 신호인 제2 클록 신호(CLKB)를 전달하는 제2 클록 신호선(CLKB), 제1 저전압(VSS1) 및 제2 저전압(VSS2)을 각각 전달하는 제1 및 제2 저전압선(VSS1, VSS2), 그리고 주사 시작 신호(STVP) 및 방전 신호(STVP_DC)를 전달하는 주사 시작 신호선(STVP) 등을 포함할 수 있다.
각 스테이지(ST1, …, STi, ST(i+1), ST(i+2), …)는 클록 단자(CK), 제1 저전압 입력 단자(VS1), 제2 저전압 입력 단자(VS2), 제1 출력 단자(OUT1), 제2 출력 단자(OUT2), 제1 신호 입력 단자(IN1), 제2 신호 입력 단자(IN2) 및 제3 신호 입력 단자(IN3)를 포함한다. 또한, 두 번째 이후의 메인 스테이지(ST2, …STn)는 제4 신호 입력 단자(IN4)를 더 포함한다. 첫 번째 메인 스테이지(ST1)와 더미 스테이지(STd1, STd2)는 제4 신호 입력 단자(IN4)를 포함하지 않을 수 있다.
각 스테이지(ST1, …, STi, ST(i+1), ST(i+2), …)의 클록 단자(CK)에는 제1 클록 신호(CLK) 및 제2 클록 신호(CLKB) 중 하나가 입력될 수 있다. 예를 들어, 홀수 번째 스테이지(ST1, ST3, …)의 클록 단자(CK)에는 제1 클록 신호(CLK)가 인가될 수 있고, 짝수 번째 스테이지(ST2, ST4, …)의 클록 단자(CK)에는 제2 클록 신호(CLKB)가 인가될 수 있다.
제1 저전압 입력 단자(VS1)와 제2 저전압 입력 단자(VS2)에는 각각 서로 다른 크기의 저전압인 제1 저전압(VSS1)과 제2 저전압(VSS2)이 입력된다. 본 발명의 한 실시예에 따르면, 제2 저전압(VSS2)은 제1 저전압(VSS1)보다 낮을 수 있다. 제1 저전압(VSS1) 및 제2 저전압(VSS2)의 값은 경우에 따라 달라질 수 있으며 약 -5 V 이하일 수 있다.
제1 출력 단자(OUT1)는 각 스테이지(ST1, …, STi, ST(i+1), ST(i+2), …)가 생성한 게이트 신호(Gout1, …, Gout(i), Gout(i+1), Gout(i+2), …)를 출력하고, 제2 출력 단자(OUT2)는 각 스테이지(ST1, …, STi, ST(i+1), ST(i+2), …)가 생성한 전달 신호(Cout1, …, Cout(i), Cout(i+1), Cout(i+2), …)를 출력한다.
제1 신호 입력 단자(IN1)는 전단 스테이지의 게이트 신호(Gout1, …, Gout(i), Gout(i+1), Gout(i+2), …)를 입력받을 수 있다. 전단 스테이지가 없는 첫 번째 메인 스테이지(ST1)의 경우, 제1 신호 입력 단자(IN1)에 주사 시작 신호(STVP)와 방전 신호(STVP_DC)가 입력될 수 있다.
제2 신호 입력 단자(IN2)에는 후단 스테이지의 전달 신호(Cout1, …, Cout(i), Cout(i+1), Cout(i+2), …), 특히 바로 다음단 스테이지의 전달 신호(Cout1, …, Cout(i), Cout(i+1), Cout(i+2), …)가 입력될 수 있다.
제3 신호 입력 단자(IN3)에는 후단 스테이지의 전달 신호(Cout1, …, Cout(i), Cout(i+1), Cout(i+2), …), 특히 다다음단 스테이지의 전달 신호(Cout1, …, Cout(i), Cout(i+1), Cout(i+2), …)가 입력될 수 있다.
도 2에 도시된 스테이지(ST3)가 본 발명의 한 실시예에 따른 메인 스테이지(ST1-STn)의 마지막 스테이지(STn)인 경우, 마지막 스테이지(ST3)의 제2 신호 입력 단자(IN2) 및 그 이전 스테이지(ST2)의 제3 신호 입력 단자(IN3)에 입력될 전달 신호를 생성할 제1 더미 스테이지(STd1)가 필요하다. 또한 본 실시예에서 마지막 스테이지(ST3)의 제3 신호 입력 단자(IN3)에 입력될 전달 신호를 생성할 제2 더미 스테이지(STd2)가 더 필요할 수 있다.
두 번째 이후의 메인 스테이지(ST2-STn)가 포함하는 제4 신호 입력 단자(IN4)에는 주사 시작 신호(STVP)와 방전 신호(STVP_DC)가 입력될 수 있다.
그러면 도 3 및 도 4를 참고하여 앞에서 설명한 도 2에 도시한 게이트 구동부의 각 스테이지의 구체적인 구조에 대해 설명한다.
도 3은 본 발명의 한 실시예에 따른 게이트 구동부의 첫 번째 스테이지(ST1)와 더미 스테이지(STd1, STd2)의 회로도이고, 도 4는 본 발명의 한 실시예에 따른 게이트 구동부의 두 번째 이후의 메인 스테이지(ST2-STn)의 회로도이다.
먼저, 도 3을 참고하면, 본 발명의 한 실시예에 따른 게이트 구동부의 첫 번째 메인 스테이지(ST1)와 더미 스테이지(STd1, STd2)는 앞에서 설명한 클록 단자(CK), 제1 저전압 입력 단자(VS1), 제2 저전압 입력 단자(VS2), 제1 출력 단자(OUT1), 제2 출력 단자(OUT2), 제1 신호 입력 단자(IN1), 제2 신호 입력 단자(IN2) 및 제3 신호 입력 단자(IN3)와 함께 복수의 박막 트랜지스터(Tr1, …, Tr13, Tr15, Tr16, Tr17)를 포함한다.
박막 트랜지스터(Tr1-Tr17)는 기능에 따라 입력부(451), 인버터부(453), 전달 신호부(455), 풀업부(457) 및 풀다운부(459)로 묶을 수 있다.
입력부(451)는 제1 신호 입력 단자(IN1)와 연결되어 전단 스테이지의 게이트 신호(Gout(i-1))[단, 첫 번째 메인 스테이지(ST1)의 경우 주사 시작 신호(STVP) 또는 방전 신호(STVP_DC)]를 받는다. 전단 스테이지의 게이트 신호(Gout(i-1))가 게이트 온 전압이 되면 입력단과 출력단을 서로 연결하여 게이트 온 전압을 그대로 출력하고, 전단 스테이지의 게이트 신호(Gout(i-1)가 게이트 오프 전압이 되면 입력단과 출력단을 분리시킨다. 본 발명의 한 실시예에 따르면, 입력부(451)는 제4 박막 트랜지스터(Tr4)를 포함한다. 제4 박막 트랜지스터(Tr4)의 입력 단자 및 제어 단자는 제1 신호 입력 단자(IN1)에 공통 연결(다이오드 연결)되어 있으며, 출력 단자는 접점(Q1)과 연결된다.
인버터부(453)는 클록 단자(CK) 및 접점(Q2, Q4)와 연결되어 있으며, 게이트 신호(Gout(i))와 반대 위상의 신호를 출력한다. 달리 표현하면, 인버터부(453)의 출력과 연결되는 접점(Q2)에서 신호의 위상은 제1 출력 단자(OUT1)에 연결된 접점(Q3)에서 신호의 위상과 반대이다. 이 때문에 인버터부(453)의 출력 신호 또는 접점(Q2)에서의 신호를 인버터 신호라고도 한다. 본 발명의 한 실시예에 따르면, 인버터부(453)는 제7 박막 트랜지스터(Tr7) 및 제12 박막 트랜지스터(Tr12)를 포함할 수 있다. 제12 박막 트랜지스터(Tr12)의 제어 단자와 입력 단자는 클록 단자(CK)와 공통 연결되고, 출력 단자는 접점(Q4)와 연결된다. 제7 박막 트랜지스터(Tr7)의 제어 단자는 접점(Q4)와 연결되고, 입력 단자는 클록 단자(CK)와 연결되고, 출력 단자는 접점(Q2)과 연결된다. 제7 박막 트랜지스터(Tr7)의 입력 단자와 제어 단자의 사이 및 제어 단자와 출력 단자 사이에 각각 기생 축전기(도시하지 않음)가 형성되어 있을 수 있다. 클록 단자(CK)로부터의 클록 신호(CLK/CLKB)이 하이(high)이면 제12 박막 트랜지스터(Tr12)가 턴온되고 제7 박막 트랜지스터(Tr7)도 턴온되며, 이에 따라 접점(Q2)의 전압이 하이가 된다. 클록 단자(CK)로부터의 클록 신호(CLK/CLKB)이 로(low)이면 제12 박막 트랜지스터(Tr12)가 턴오프되고, 접점(Q4)의 전압에 따라 제7 박막 트랜지스터(Tr7)의 동작이 달라진다. 접점(Q4)의 전압이 하이가 되면 제7 박막 트랜지스터(Tr7)는 턴온되어 낮은 전압을 접점(Q2)에 전달하고, 접점(Q4)의 전압이 로이면 제7 박막 트랜지스터(Tr7)가 턴오프된다.
전달 신호부(455)는 클록 단자(CK), 접점(Q1) 및 제2 출력 단자(OUT2)와 연결되어 있으며, 제2 출력 단자(OUT2)를 통하여 전달 신호(Cout(i))를 출력한다. 한 실시예에 따르면, 전달 신호부(455)는 제15 박막 트랜지스터(Tr15)를 포함할 수 있다. 제15 박막 트랜지스터(Tr15)의 입력 단자에는 클록 단자(CK)가 연결되고, 제어 단자는 접점(Q1)에 연결되고, 출력 단자는 제2 출력 단자(OUT2) 및 접점(Q3)과 연결된다. 접점(Q1)의 전압이 하이이면 클록 단자(CK)로부터의 클록 신호(CLK/CLKB)이 제2 출력 단자(OUT2)로 출력되고, 접점(Q1)의 전압이 로이면 접점(Q3)의 전압이 제2 출력 단자(OUT2)로 출력된다. 제15 박막 트랜지스터(Tr15)의 제어 단자와 출력 단자 사이에는 기생 축전기(도시하지 않음)가 형성되어 있을 수 있다.
풀업부(457)는 클록 단자(CK), 접점(Q1) 및 제1 출력 단자(OUT1)와 연결되어 있으며, 제1 출력 단자(OUT1)를 통하여 게이트 신호(Gout(i))를 출력한다. 한 실시예에 따르면, 풀업부(457)는 제1 박막 트랜지스터(Tr1) 및 축전기(C1)를 포함한다. 제1 박막 트랜지스터(Tr1)의 제어 단자는 접점(Q1)에 연결되고, 입력 단자는 클록 단자(CK)와 연결되며, 출력 단자는 제1 출력 단자(OUT1)와 연결된다. 축전기(C1)는 제1 박막 트랜지스터(Tr1)의 제어 단자와 출력 단자 사이에 연결되어 있다. 접점(Q1)의 전압이 하이이면 클록 단자(CK)로부터의 클록 신호(CLK/CLKB)이 제1 출력 단자(OUT1)로 출력된다. 접점(Q1)의 전압이 로로 내려가면, 제1 박막 트랜지스터(Tr1)는 턴오프되고 다른 곳으로부터 받은 낮은 전압이 제1 출력 단자(OUT1)로 출력된다.
풀다운부(459)는 접점(Q1, Q2), 전달 신호(Cout(i)), 또는 게이트 신호(Gout(i))의 전위를 낮게 하여, 안정적으로 게이트 신호(Gout(i))와 전달 신호(Cout(i))가 출력되도록 한다. 풀다운부(459)는 제2 박막 트랜지스터(Tr2), 제3 박막 트랜지스터(Tr3), 제5 박막 트랜지스터(Tr5), 제6 박막 트랜지스터(Tr6), 제8 박막 트랜지스터(Tr8) 내지 제11 박막 트랜지스터(Tr11), 제13 박막 트랜지스터(Tr13), 제16 박막 트랜지스터(Tr16) 및 제17 박막 트랜지스터(Tr17))를 포함한다.
접점(Q1)을 풀다운 시키는 회로에 대하여 설명한다. 제6 박막 트랜지스터(Tr6), 제9 박막 트랜지스터(Tr9), 제10 박막 트랜지스터(Tr10) 및 제16 박막 트랜지스터(Tr16)는 접점(Q1)을 풀다운 시킨다.
제6 박막 트랜지스터(Tr6)는 다다음단 스테이지의 전달 신호(Cout(i+2))에 따라서 턴온되어 접점(Q1)의 전압을 제2 저전압(VSS2)으로 낮춘다. 제6 박막 트랜지스터(Tr6)의 제어 단자는 제3 신호 입력 단자(IN3)와 연결되고, 출력 단자는 제2 저전압 입력 단자(VS2)와 연결되고, 입력 단자는 접점(Q1)과 연결된다. 더미 스테이지(STd1, STd2)는 마지막 메인 스테이지(STn)와 그 직전의 메인 스테이지(STn-1)의 제3 신호 입력 단자(IN3)에 다다음단 스테이지의 전달 신호(Cout(i+2))를 전달하기 위해 필요하다.
제9 박막 트랜지스터(Tr9) 및 제16 박막 트랜지스터(Tr16)는 다음단 스테이지의 전달 신호(Cout(i+1))에 따라서 턴 온 되어 접점(Q1)을 풀다운시켜, 예를 들면 제2 저전압(VSS2)으로 낮춘다. 제9 박막 트랜지스터(Tr9)의 제어 단자는 제2 신호 입력 단자(IN2)와 연결되고, 제1 입출력 단자는 접점(Q1)과 연결되며, 제2 입출력 단자는 제16 박막 트랜지스터(Tr16)와 연결된다. 제16 박막 트랜지스터(Tr16)의 제어 단자 및 출력 단자가 제9 박막 트랜지스터(Tr9)의 제2 입출력 단자와 공통 연결(다이오드 연결)되고, 입력 단자는 제2 저전압 입력 단자(VS2)와 연결된다. 더미 스테이지(STd1)는 마지막 메인 스테이지(STn)의 제2 신호 입력 단자(IN2)에 다음단 스테이지의 전달 신호(Cout(i+1))를 전달하는 역할도 한다.
제10 박막 트랜지스터(Tr10)는 접점(Q2)의 신호가 하이일 때 접점(Q1)의 전압을 제2 저전압(VSS2)으로 낮춘다. 제10 박막 트랜지스터(Tr10)의 제어 단자는 접점(Q2)과 연결되고, 입력 단자는 제2 저전압 입력 단자(VS2)와 연결되고, 출력 단자는 접점(Q1)과 연결된다.
다음, 접점(Q2)을 풀다운 시키는 회로에 대하여 설명한다. 접점(Q2)을 풀다운시키는 박막 트랜지스터는 제5 박막 트랜지스터(Tr5), 제8 박막 트랜지스터(Tr8) 및 제13 박막 트랜지스터(Tr13)이다.
제5 박막 트랜지스터(Tr5)는 전단 스테이지의 게이트 신호(Gout(i-1))[단, 첫 번째 메인 스테이지(ST1)의 경우 주사 시작 신호(STVP) 또는 방전 신호(STVP_DC)]에 따라 접점(Q2)의 전압을 제2 저전압(VSS2)으로 낮춘다. 제5 박막 트랜지스터(Tr5)의 제어 단자는 제1 신호 입력 단자(IN1)와 연결되어 있고, 입력 단자는 제2 저전압 입력 단자(VS2)와 연결되고, 출력 단자는 접점(Q2)과 연결된다.
제8 박막 트랜지스터(Tr8) 및 제13 박막 트랜지스터(Tr13)는 접점(Q3)의 전압 또는 전달 신호(Cout(i))에 따라 접점(Q2)의 전압을 제1 저전압(VSS1)으로 낮춘다. 제8 박막 트랜지스터(Tr8)의 제어 단자는 제2 출력 단자(OUT2) 또는 접점(Q3)과 연결되고, 입력 단자는 제1 저전압 입력 단자(VS1)와 연결되고, 출력 단자는 접점(Q2)과 연결된다. 제13 박막 트랜지스터(Tr13)의 제어 단자는 제2 출력 단자(OUT2) 또는 접점(Q3)과 연결되고, 입력 단자는 제1 저전압 입력 단자(VS1)와 연결되고, 출력 단자는 접점(Q4)과 연결된다. 제13 박막 트랜지스터(Tr13)는 접점(Q3)의 전압 또는 전달 신호(Cout(i))에 따라서 접점(Q4)의 전위를 제1 저전압(VSS1)으로 낮추어 제7 박막 트랜지스터(Tr7)를 턴오프시킨다. 이렇게 함으로써 접점(Q2)로 들어가는 클록 신호(CLK/CLKB)를 차단하여 접점(Q2)의 전압이 제8 박막 트랜지스터(Tr8)를 통하여 들어가는 제1 저전압(VSS1)이 유지되도록 한다.
다음, 전달 신호(Cout(i))의 전압을 낮추는 회로에 대하여 설명한다. 전달 신호(Cout(i))의 전압을 낮추는 박막 트랜지스터는 제11 박막 트랜지스터(Tr11) 및 제17 박막 트랜지스터(Tr17)이다.
제11 박막 트랜지스터(Tr11)는 접점(Q2)의 전압이 하이인 경우 전달 신호(Cout(i))의 전압을 제2 저전압(VSS2)으로 낮춘다. 제11 박막 트랜지스터(Tr11)의 제어 단자는 접점(Q2)과 연결되고, 입력 단자는 제2 저전압 입력 단자(VS2)와 연결되고, 출력 단자는 제2 출력 단자(OUT2)와 연결된다.
제17 박막 트랜지스터(Tr17)는 다음단 스테이지의 전달 신호(Cout(i+1))에 따라서 제2 출력 단자(OUT2)의 전압을 제2 저전압(VSS2)으로 낮춘다. 제17 박막 트랜지스터(Tr17)는 제11 박막 트랜지스터(Tr11)의 동작을 보조한다. 제17 박막 트랜지스터(Tr17)의 제어 단자는 제2 신호 입력 단자(IN2)와 연결되고, 입력 단자는 제2 저전압 입력 단자(VS2)와 연결되고, 출력 단자는 제2 출력 단자(OUT2)과 연결된다.
다음, 게이트 신호(Gout(i))의 전압을 안정화 시키는 회로에 대하여 설명한다. 게이트 신호(Gout(i))의 전압을 낮추는 박막 트랜지스터는 제2 박막 트랜지스터(Tr2) 및 제3 박막 트랜지스터(Tr3)이다.
제2 박막 트랜지스터(Tr2)는 다음단 스테이지의 전달 신호(Cout(i+1))에 따라 본단 게이트 신호(Gout(i))를 제1 저전압(VSS1)으로 바꾼다. 제2 박막 트랜지스터(Tr2)의 제어 단자는 제2 신호 입력 단자(IN2)와 연결되고, 입력 단자는 제1 저전압 입력 단자(VS1)와 연결되고, 출력 단자는 제1 출력 단자(OUT1)와 연결된다. 본 발명의 다른 실시예에 따르면, 제2 박막 트랜지스터(Tr2)의 입력 단자는 제2 저전압 입력 단자(VS2)와 연결될 수 있다.
제3 박막 트랜지스터(Tr3)는 접점(Q2)의 전압이 하이인 경우 본단 게이트 신호(Gout(i))를 제1 저전압(VSS1)으로 바꾼다. 제3 박막 트랜지스터(Tr3)의 제어 단자는 접점(Q2)과 연결되고, 입력 단자는 제1 저전압 입력 단자(VS1)와 연결되고, 출력 단자는 제1 출력 단자(OUT1)와 연결된다.
다음, 도 4를 참고하면, 본 발명의 한 실시예에 따른 게이트 구동부의 두 번째 이후의 메인 스테이지(ST2-STn)는 첫 번째 메인 스테이지(ST1)와 더미 스테이지(STd1, STd2)에 비하여 제4 신호 입력 단자(IN4)와 제18 박막 트랜지스터(Tr18)을 더 포함한다.
제18 박막 트랜지스터(Tr18)는 입력 단자가 접점(Q1)에 연결되어 있고, 출력 단자는 제2 저전압 입력 단자(VS2)와 연결되어 있으며, 제어 단자는 제4 신호 입력 단자(IN4)에 연결되어 있다. 제4 신호 입력 단자(IN4)는 주사 시작 신호선(STVP)에 연결되어 있어서 주사 시작 신호(STVP) 및 방전 신호(STVP_DC)를 전달받는다. 제18 박막 트랜지스터(Tr18)는 주사 시작 신호(STVP) 또는 방전 신호(STVP_DC)에 따라서 턴 온되어 접점(Q1)을 제2 저전압(VSS2)으로 낮추고, 이를 통해 축전기(C1)에 축전되어 있던 전하를 방전할 수 있다. 이와 같이, 제18 박막 트랜지스터(Tr18)는 방전부(460)를 구성한다.
축전기(C1)에 축전되어 있던 전하가 방전되고 접점(Q1)이 제2 저전압(VSS2)으로 유지되면, 제1 박막 트랜지스터(Tr1)가 턴 오프되어 게이트 신호(Gout(i))는 게이트 오프 전압(Voff)으로 유지된다.
첫 번째 메인 스테이지(ST1)의 경우, 제1 신호 입력 단자(IN1)를 통해 방전 신호(STVP_DC)가 입력되면, 제4 박막 트랜지스터(Tr4)를 통해 접점(Q1)에도 방전 신호(STVP_DC)가 인가되어 제1 박막 트랜지스터(Tr1)가 턴 온되나, 클록 단자(CK)를 통해 입력되는 클록 신호(CLK/CLKB)가 모두 오프(off) 레벨로 유지되므로 첫 번째 메인 스테이지(ST1)의 게이트 신호(Gout(1))도 게이트 오프 전압(Voff)으로 유지된다. 따라서, 표시판(300)의 각 화소 전극에는 이전 프레임에서 충전되어 있던 전압이 그대로 유지된다. 따라서 표시판(300)에는 정전기로 인한 이상이 발생하기 직전의 이미지가 계속해서 표시된다.
이후 출력 영상 신호(DAT)가 정상을 되찾으면, 신호 제어부(10)는 수직 동기 시작 신호(STV)와 수직 클록 신호(CPV)를 DA 컨버터(30)로 정상적으로 내보낸다. 그러면 수직 동기 시작 신호(STV)에 맞춰 다음 프레임이 시작하면서 정상적인 표시가 이루어진다.
그러면, 본 발명의 한 실시예에 따른 표시 장치의 구동 방법에 대하여 도면을 참고하여 설명한다.
도 5는 본 발명의 한 실시예에 따른 표시 장치의 신호 제어부, DA 컨버터 및 게이트 구동부의 신호의 파형도이다.
정전기가 발생하거나 유입되어 데이터 구동부로 가는 출력 영상 신호(DAT)에 이상이 발생하면, 출력 영상 신호(DAT)가 미리 정해져 있는 포맷과 일치하지 않게 되고, 이를 감지한 데이터 구동부(20)는 신호 제어부(10)로 내보내는 록(LOCK) 신호를 하이(high)에서 로(low)로 전환하여 비정상적인 출력 영상 신호(DAT)가 수신되고 있음을 신호 제어부(10)에 알린다.
도 5를 참고하면, 로(low) 상태인 록(LOCK) 신호를 수신한 신호 제어부(10)는 수직 클록 신호(CPV)는 로(low) 레벨로 전환하고, 방전 표지 신호(STV_DC)를 생성하여 DA 컨버터(30)로 출력한다.
DA 컨버터(30)는 방전 표지 신호(STV_DC)에 맞춰 방전 신호(STVP_DC)를 생성하여 게이트 구동부(40)로 출력하고, 게이트 클록 신호(CLK/CLKB) 모두 오프(off) 레벨로 유지시킨다.
방전 신호(STVP_DC)와 오프(off) 레벨의 게이트 클록 신호(CLK/CLKB)를 받은 게이트 구동부(40)는 모든 게이트선(G1-Gn)에의 출력을 게이트 오프 전압(Voff)으로 유지한다.
이렇게 되면, 표시판(300)의 각 화소 전극에는 이전 프레임에서 충전되어 있던 전압이 그대로 유지된다. 따라서 표시판(300)에는 정전기로 인한 이상이 발생하기 직전의 이미지가 계속해서 표시된다.
이후, 출력 영상 신호(DAT)가 정상을 되찾아서 미리 정해져 있는 포맷과 일치하게 되면, 데이터 구동부(20)는 신호 제어부(10)로 내보내는 록(LOCK) 신호를 로(low)에서 하이(high)로 전환하여 출력 영상 신호(DAT)가 정상을 되찾았음을 신호 제어부(10)에 알린다. 이에 따라 신호 제어부(10)는 수직 동기 시작 신호(STV)와 수직 클록 신호(CPV)를 DA 컨버터(30)로 정상적으로 내보낸다. 그러면 수직 동기 시작 신호(STV)에 맞춰 다음 프레임이 시작하면서 정상적인 표시가 이루어진다.
아주 빠르게 변화하는 동영상을 표시하는 경우를 제외하고, 소프트 페일이 발생한 후 잠시동안 직전의 이미지가 계속해서 표시되더라도 시청자는 이를 표시 이상으로 인식하지 못한다. 따라서, 정전기로 인한 소프트 페일 문제를 해소할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10: 신호 제어부 20: 데이터 구동부
30: DA 컨버터 40: 게이트 구동부
300: 표시판

Claims (17)

  1. 데이터선에 데이터 신호를 인가하는 데이터 구동부,
    게이트선에 게이트 신호를 인가하는 복수의 스테이지를 포함하는 게이트 구동부,
    상기 데이터 구동부 및 상기 게이트 구동부를 제어하는 신호 제어부
    를 포함하고,
    상기 데이터 구동부와 상기 신호 제어부 사이의 신호 교환에 이상이 발생하면, 상기 신호 제어부가 상기 복수의 스테이지 중 적어도 일부를 방전시키고 이전 프레임의 이미지가 계속해서 표시되도록 하는 표시 장치.
  2. 제1항에서,
    상기 신호 제어부로부터 상기 게이트 구동부로 가는 게이트 제어 신호의 레벨을 변경하는 DA 컨버터를 더 포함하고,
    상기 DA 컨버터는 주사 시작 신호선을 통하여 상기 복수의 스테이지 각각과 연결되어 있는 표시 장치.
  3. 제2항에서,
    상기 복수의 스테이지는 복수의 메인 스테이지와 더미 스테이지를 포함하고, 상기 복수의 메인 스테이지 중 첫 번째 메인 스테이지는 나머지 메인 스테이지와 구조가 다른 표시 장치.
  4. 제3항에서,
    상기 복수의 스테이지 각각은 입력부, 인버터부, 전달 신호부, 풀업부 및 풀다운부를 포함하고,
    상기 나머지 메인 스테이지는 상기 첫 번째 스테이지에 비하여 방전부를 더 포함하는 표시 장치.
  5. 제4항에서,
    상기 방전부는 상기 주사 시작 신호선을 통해 수신하는 방전 신호에 따라 상기 풀업부에 충전되어 있는 전하를 방전시키는 표시 장치.
  6. 제5항에서,
    상기 첫 번째 스테이지는 상기 입력부가 상기 주사 시작 신호선과 접속되어 있고,
    상기 나머지 스테이지는 상기 방전부가 상기 주사 시작 신호선과 접속되어 있는 표시 장치.
  7. 제6항에서,
    상기 더미 스테이지는 상기 첫 번째 스테이지와 동일한 구조를 가지며, 상기 주사 시작 신호선은 상기 더미 스테이지의 상기 입력부와 접속되어 있는 표시 장치.
  8. 제6항에서,
    상기 풀업부는 클록 신호 단자에 연결되어 있는 입력 단자, 게이트 신호 출력 단자에 연결되어 있는 출력 단자 및 상기 방전부에 연결되어 있는 제어 단자를 가지는 풀업 트랜지스터와 상기 풀업 트랜지스터의 제어 단자와 출력 단자 사이에 연결되어 있는 축전기를 포함하고,
    상기 방전부는 저전압 입력 단자에 연결되어 있는 입력 단자, 상기 풀업 트랜지스터의 제어 단자에 연결되어 있는 출력 단자 및 상기 주사 시작 신호선에 연결되어 있는 제어 단자를 포함하는 방전 트랜지스터를 포함하며,
    상기 입력부는 상기 주사 시작 신호선에 공통으로 연결되어 있는 입력 단자와 제어 단자 그리고 상기 풀업 트랜지스터의 제어 단자에 연결되어 있는 출력 단자를 가지는 입력 트랜지스터를 포함하는 표시 장치.
  9. 제8항에서,
    상기 신호 제어부는 상기 데이터 구동부와 상기 신호 제어부 사이의 신호 교환에 이상이 발생하면, 방전 표지 신호를 생성하여 상기 DA 컨버터로 출력하고,
    상기 DA 컨버터는 상기 방전 표지 신호에 따라 방전 신호를 생성하여 상기 주사 시작 신호선을 통해 상기 게이트 구동부의 각 스테이지로 출력하는 표시 장치.
  10. 제9항에서,
    상기 데이터 구동부는 상기 신호 제어부로부터 수신되는 출력 영상 신호가 기설정되어 있는 포맷과 일치하는지를 확인하여, 일치하면 록 신호를 하이(high) 상태로 만들어서 상기 신호 제어부로 출력하고, 일치하지 않으면 상기 록 신호를 로(low) 상태로 만들어서 상기 신호 제어부로 출력함으로써, 상기 데이터 구동부와 상기 신호 제어부 사이의 신호 교환에 이상이 발생했음을 알리는 표시 장치.
  11. 제10항에서,
    상기 신호 제어부는 상기 데이터 구동부와 상기 신호 제어부 사이의 신호 교환에 이상이 발생하면, 수직 클록 신호를 로(low) 레벨로 전환하여 상기 DA 컨버터로 출력하고,
    상기 DA 컨버터는 로 레벨의 상기 수직 클록 신호에 따라 게이트 클록 신호를 모두 오프 레벨로 하여 상기 게이트 구동부의 상기 클록 신호 단자로 출력하는 표시 장치.
  12. 제1항에서,
    상기 복수의 스테이지는 복수의 메인 스테이지와 더미 스테이지를 포함하고,
    상기 데이터 구동부와 상기 신호 제어부 사이의 신호 교환에 이상이 발생하면, 상기 신호 제어부가 상기 복수의 메인 스테이지 중 첫 번째 메인 스테이지를 제외한 나머지 메인 스테이지를 방전시키는 표시 장치.
  13. 제12항에서,
    상기 데이터 구동부는 상기 신호 제어부로부터 수신되는 출력 영상 신호가 기설정되어 있는 포맷과 일치하는지를 확인하여, 일치하면 록 신호를 하이(high) 상태로 만들어서 상기 신호 제어부로 출력하고, 일치하지 않으면 상기 록 신호를 로(low) 상태로 만들어서 상기 신호 제어부로 출력함으로써, 상기 데이터 구동부와 상기 신호 제어부 사이의 신호 교환에 이상이 발생했음을 알리는 표시 장치.
  14. 제13항에서,
    상기 신호 제어부는 상기 데이터 구동부와 상기 신호 제어부 사이의 신호 교환에 이상이 발생하면, 방전 표지 신호를 생성하여 출력하고, 수직 클록 신호를 로(low) 레벨로 전환하여 출력하는 표시 장치.
  15. 출력 영상 신호가 기설정되어 있는 포맷과 일치하는지를 확인하여, 일치하지 않으면 방전 신호를 생성하는 단계,
    상기 방전 신호에 따라 게이트 구동부의 복수의 스테이지 중 적어도 일부를 방전하고 이전 프레임의 이미지를 계속해서 표시하는 단계
    를 포함하는 표시 장치의 구동 방법.
  16. 제15항에서,
    상기 출력 영상 신호가 기설정되어 있는 포맷과 일치하지 않으면, 게이트 클록 신호를 오프 레벨로 유지하는 단계를 더 포함하는 표시 장치의 구동 방법.
  17. 제16항에서,
    상기 복수의 스테이지는 복수의 메인 스테이지와 더미 스테이지를 포함하고,
    상기 출력 영상 신호가 기설정되어 있는 포맷과 일치하지 않으면, 상기 복수의 메인 스테이지 중 첫 번째 메인 스테이지를 제외한 나머지 메인 스테이지를 방전시키는 표시 장치의 구동 방법.
KR1020130055013A 2013-05-15 2013-05-15 소프트 페일에 의한 비정상 표시를 방지할 수 있는 표시 장치 및 그 구동 방법 KR102082408B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130055013A KR102082408B1 (ko) 2013-05-15 2013-05-15 소프트 페일에 의한 비정상 표시를 방지할 수 있는 표시 장치 및 그 구동 방법
US14/020,646 US9478171B2 (en) 2013-05-15 2013-09-06 Display device and method for operating the display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130055013A KR102082408B1 (ko) 2013-05-15 2013-05-15 소프트 페일에 의한 비정상 표시를 방지할 수 있는 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20140134941A KR20140134941A (ko) 2014-11-25
KR102082408B1 true KR102082408B1 (ko) 2020-02-28

Family

ID=51895422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130055013A KR102082408B1 (ko) 2013-05-15 2013-05-15 소프트 페일에 의한 비정상 표시를 방지할 수 있는 표시 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US9478171B2 (ko)
KR (1) KR102082408B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102153037B1 (ko) * 2014-09-03 2020-09-08 엘지디스플레이 주식회사 표시장치 및 타이밍 컨트롤러
KR102270333B1 (ko) * 2014-11-24 2021-07-01 삼성디스플레이 주식회사 표시 장치
KR102271488B1 (ko) * 2014-12-02 2021-07-01 엘지디스플레이 주식회사 전압 공급부와 이를 포함한 표시장치
KR102352307B1 (ko) * 2015-08-05 2022-01-19 삼성디스플레이 주식회사 보호 회로 및 이를 포함하는 유기발광 표시장치
KR102486313B1 (ko) * 2015-12-03 2023-01-10 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
KR102481068B1 (ko) * 2016-01-04 2022-12-27 삼성디스플레이 주식회사 표시장치
KR20190098891A (ko) * 2018-02-14 2019-08-23 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 표시 장치
KR102535792B1 (ko) * 2018-06-21 2023-05-25 삼성디스플레이 주식회사 타이밍 제어부 및 이를 포함하는 표시 장치
CN111223459B (zh) 2018-11-27 2022-03-08 元太科技工业股份有限公司 移位寄存器以及栅极驱动电路
JP2020101709A (ja) * 2018-12-21 2020-07-02 シナプティクス インコーポレイテッド 表示ドライバ及びその動作方法
KR20210132286A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 전원 전압 생성부, 이를 포함하는 표시 장치 및 이의 구동 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003104879A2 (en) * 2002-06-01 2003-12-18 Samsung Electronics Co., Ltd. Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
KR100745406B1 (ko) * 2002-06-10 2007-08-02 삼성전자주식회사 양방향 쉬프트 기능을 가지는 비정질-실리콘 박막트랜지스터 게이트 구동 쉬프트 레지스터
TWI261144B (en) * 2005-01-20 2006-09-01 Coretronic Corp Rear projection display device with automatic imaging error adjustment
US7893912B2 (en) * 2006-01-19 2011-02-22 Samsung Electronics Co., Ltd. Timing controller for liquid crystal display
KR101281667B1 (ko) 2006-05-11 2013-07-03 엘지디스플레이 주식회사 액정표시장치의 소프트 페일 처리 회로 및 방법
KR100977978B1 (ko) 2006-05-25 2010-08-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
KR101327491B1 (ko) * 2006-11-28 2013-11-08 엘지디스플레이 주식회사 영상표시장치의 전원전압생성회로
US8253721B2 (en) * 2006-11-28 2012-08-28 Lg Display Co., Ltd. Liquid crystal display device including source voltage generator and method of driving liquid crystal display device
KR20080052907A (ko) 2006-12-08 2008-06-12 삼성전자주식회사 액정 표시 장치
KR101316791B1 (ko) 2007-01-05 2013-10-11 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 액정 표시 장치, 박막트랜지스터 기판의 제조 방법
KR101471553B1 (ko) * 2008-08-14 2014-12-10 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 갖는 표시 장치
KR101545697B1 (ko) 2008-08-29 2015-08-21 삼성디스플레이 주식회사 액정 표시 장치
KR101543281B1 (ko) 2009-02-19 2015-08-11 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
KR101605433B1 (ko) 2009-11-26 2016-03-23 삼성디스플레이 주식회사 표시 패널
KR101619324B1 (ko) * 2009-12-21 2016-05-10 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101761355B1 (ko) 2010-08-16 2017-07-26 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
KR101759985B1 (ko) 2010-10-20 2017-07-21 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 액정 표시 장치
KR101773136B1 (ko) 2010-12-24 2017-08-31 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
KR101819943B1 (ko) * 2011-05-18 2018-03-02 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR101863332B1 (ko) 2011-08-08 2018-06-01 삼성디스플레이 주식회사 주사 구동부, 이를 포함하는 표시 장치 및 그 구동 방법
KR20140023711A (ko) 2012-08-17 2014-02-27 삼성디스플레이 주식회사 소프트 페일에 의한 비정상 표시를 방지할 수 있는 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
US20140340380A1 (en) 2014-11-20
US9478171B2 (en) 2016-10-25
KR20140134941A (ko) 2014-11-25

Similar Documents

Publication Publication Date Title
KR102082408B1 (ko) 소프트 페일에 의한 비정상 표시를 방지할 수 있는 표시 장치 및 그 구동 방법
US10930239B2 (en) Gate driving circuit and display apparatus using the same
JP6305709B2 (ja) 表示パネル
US9311881B2 (en) Liquid crystal display device and drive method for same
US8983020B2 (en) Shift register circuit and driving method thereof
US9293094B2 (en) Liquid crystal display device and driving method thereof
US8749469B2 (en) Display device for reducing parasitic capacitance with a dummy scan line
US8730144B2 (en) Driving circuit for display apparatus
US10235955B2 (en) Stage circuit and scan driver using the same
JP2009015291A (ja) 表示装置及びその駆動方法
US9589950B2 (en) Display apparatus
KR20130036909A (ko) 표시 장치의 구동 방법
KR20180062223A (ko) 쉬프트 레지스터, 이를 포함한 영상 표시장치 및 그 구동방법
JP2013160999A (ja) 駆動制御装置、それを備える表示装置、および駆動制御方法
US20170047018A1 (en) Gate driving unit and display device including the same
US10796655B2 (en) Display device
US20200135136A1 (en) Display device
KR102420545B1 (ko) 게이트 구동회로를 포함하는 표시 장치
KR20080035146A (ko) 액정 표시 장치
CN107799046B (zh) 显示装置和控制器
US20210150957A1 (en) Gate driving circuit and control method thereof, display panel and display device
KR101619324B1 (ko) 액정표시장치 및 그 구동방법
KR102487712B1 (ko) 표시 장치
US11348506B1 (en) Gate circuit and display device
TWI764459B (zh) 源極驅動電路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right