KR102535792B1 - 타이밍 제어부 및 이를 포함하는 표시 장치 - Google Patents

타이밍 제어부 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR102535792B1
KR102535792B1 KR1020180071501A KR20180071501A KR102535792B1 KR 102535792 B1 KR102535792 B1 KR 102535792B1 KR 1020180071501 A KR1020180071501 A KR 1020180071501A KR 20180071501 A KR20180071501 A KR 20180071501A KR 102535792 B1 KR102535792 B1 KR 102535792B1
Authority
KR
South Korea
Prior art keywords
signal
scan
control
mode
memory
Prior art date
Application number
KR1020180071501A
Other languages
English (en)
Other versions
KR20200000007A (ko
Inventor
편기현
박민영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180071501A priority Critical patent/KR102535792B1/ko
Priority to US16/368,001 priority patent/US11004396B2/en
Publication of KR20200000007A publication Critical patent/KR20200000007A/ko
Application granted granted Critical
Publication of KR102535792B1 publication Critical patent/KR102535792B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/45—Caching of specific data in cache memory
    • G06F2212/455—Image or video data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 실시예에 따른 타이밍 제어부는 영상 데이터 및 프레임 제어 신호를 데이터 구동부로 전송하는 데이터 송신부; 주사 제어선들을 통해, 주사 시작 신호 및 주사 클럭 신호를 전송하는 주사 제어부; 및 모드 기간 동안, 메모리 전송선을 통해, 제어 메모리로부터 모드 데이터를 수신하는 메모리 인터페이스부를 포함하고, 상기 모드 기간은, 상기 주사 제어부가 상기 주사 시작 신호 및 상기 주사 클럭 신호를 상기 주사 제어선들을 통해 전송하지 않는 기간일 수 있다.

Description

타이밍 제어부 및 이를 포함하는 표시 장치{TIMING CONTROLLER AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 타이밍 제어부 및 이를 포함하는 표시 장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 플라즈마 표시 장치(Plasma Display Display), 유기 전계 발광 표시 장치(Organic Light Emitting Display Device) 등, 표시 장치의 사용이 증가하고 있다.
일반적으로, 표시 장치는 복수의 화소들(Pixel), 이를 구동하기 위한 데이터 구동 IC(DDI; Data Driving Integrated Circuit) 및 데이터 구동 IC를 제어하는 타이밍 제어부(TCON; Timing Controller)를 포함한다.
복수의 화소들은 주사신호들에 따라 구동되며, 주사 구동부는 복수의 화소들로 주사신호들을 공급할 수 있다.
타이밍 제어부는 주사 구동부로 주사 제어 신호들을 전송할 수 있다.
본 발명의 해결하고자 하는 과제는 주사 제어선들로 주사 제어 신호들이 공급되지 않는 기간 동안, 메모리 전송선으로 신호를 공급할 수 있는 타이밍 제어부 및 이를 포함하는 표시 장치를 제공하는 것이다.
본 발명의 실시예에 따른 타이밍 제어부는 영상 데이터 및 프레임 제어 신호를 데이터 구동부로 전송하는 데이터 송신부; 주사 제어선들을 통해, 주사 시작 신호 및 주사 클럭 신호를 전송하는 주사 제어부; 및 모드 기간 동안, 메모리 전송선을 통해, 제어 메모리로부터 모드 데이터를 수신하는 메모리 인터페이스부를 포함하고, 상기 모드 기간은, 상기 주사 제어부가 상기 주사 시작 신호 및 상기 주사 클럭 신호를 상기 주사 제어선들을 통해 전송하지 않는 기간일 수 있다.
또한, 타이밍 제어부는 상기 프레임 제어 신호 및 상기 주사 시작 신호를 기초로, 상기 모드 기간 동안 인터페이스 제어 신호를 상기 메모리 인터페이스부로 전송하는 인터페이스 제어 신호 생성부를 더 포함하고, 상기 메모리 인터페이스부는 상기 인터페이스 제어 신호를 수신할 때 동작할 수 있다.
또한, 상기 프레임 제어 신호는, 상기 주사 제어선들로의 상기 주사 시작 신호 및 상기 주사 클럭 신호의 공급이 종료될 때 공급되는 신호일 수 있다.
또한, 상기 인터페이스 제어 신호 생성부는, 상기 프레임 제어 신호 및 상기 주사 시작 신호를 기초로, 논리 신호를 생성하기 위한 NOR 게이트; 상기 논리 신호를 인버팅 하여, 인버팅 신호를 생성하기 위한 인버터; 및 모드 선택 신호가 공급될 때, 상기 인버팅 신호를 상기 인터페이스 제어 신호로서 전송하기 위한 스위치 포함할 수 있다.
또한, 상기 인터페이스 제어 신호 생성부는, 상기 모드 선택 신호가 공급되지 않을 때, 제어 전원을 상기 인터페이스 제어 신호로서 전송하는 제어 저항을 더 포함할 수 있다.
또한, 타이밍 제어부는 상기 모드 데이터를 기초로, 외부 영상 데이터를 처리함으로써, 상기 영상 데이터를 생성하기 위한 데이터 처리부를 더 포함할 수 있다.
또한, 타이밍 제어부는 모드 신호를 디코딩하기 위한 디코더; 및 상기 디코딩된 모드 신호를 기초로 주소 정보 신호를 생성하여 상기 메모리 인터페이스부로 전송하기 위한 명령 주소 제어부를 더 포함할 수 있다.
또한, 상기 메모리 인터페이스부는, 상기 주소 정보 신호를 기초로, 주소 정보를 갖는 메모리 제어 신호를 상기 제어 메모리로 전송하고, 상기 제어 메모리는, 상기 메모리 제어 신호에 대응하는 상기 모드 데이터를 상기 메모리 인터페이스부로 전송할 수 있다.
또한, 상기 모드 데이터는, 표시 모드에 영상 표시 설정 값들을 나타낼 수 있다.
또한, 상기 제어 메모리는 플래시 메모리일 수 있다.
본 발명의 실시예에 따른 표시 장치는 모드 기간 동안, 메모리 전송선을 통해, 제어 메모리로부터 모드 데이터를 수신하는 타이밍 제어부; 및 상기 타이밍 제어부로부터, 주사 제어선들을 통해, 주사 시작 신호 및 주사 클럭 신호를 수신하는 주사 구동부를 포함하고, 상기 모드 기간은, 상기 주사 구동부가 상기 주사 시작 신호 및 상기 주사 클럭 신호를 상기 주사 제어선들을 통해 수신하지 않는 기간일 수 있다.
또한, 표시 장치는 상기 타이밍 제어부로부터, 영상 데이터 및 프레임 제어 신호를 수신하는 데이터 구동부를 더 포함할 수 있다.
또한, 상기 타이밍 제어부는, 상기 주사 제어선들을 통해, 상기 주사 시작 신호 및 상기 주사 클럭 신호를 상기 주사 구동부로 전송하는 주사 제어부; 및 상기 모드 기간 동안, 상기 메모리 전송선을 통해, 상기 모드 데이터를 수신하는 메모리 인터페이스부를 포함할 수 있다.
또한, 상기 타이밍 제어부는, 상기 프레임 제어 신호 및 상기 주사 시작 신호를 기초로, 상기 모드 기간 동안 인터페이스 제어 신호를 상기 메모리 인터페이스부로 전송하는 인터페이스 제어 신호 생성부를 더 포함하고, 상기 메모리 인터페이스부는 상기 인터페이스 제어 신호를 수신할 때 동작할 수 있다.
또한, 상기 프레임 제어 신호는, 상기 주사 제어선들로의 상기 주사 시작 신호 및 상기 주사 클럭 신호의 공급이 종료될 때 공급되는 신호일 수 있다.
또한, 표시 장치는 사용자에 의해 선택된 표시 모드를 나타내는 사용자 선택 정보를 기초로, 모드 신호 및 모드 선택 신호를 타이밍 제어부로 전송하는 스케일러를 더 포함할 수 있다.
또한, 상기 모드 데이터는, 상기 모드 신호에 대응될 수 있다.
또한, 상기 제어 메모리는 플래시 메모리일 수 있다.
본 발명의 실시예에 따른 타이밍 제어부 및 이를 포함하는 표시 장치는 주사 제어선들으로 주사 제어 신호들이 공급되지 않는 기간 동안, 메모리 전송선으로 신호를 공급할 수 있다.
또한, 본 발명의 실시예에 따른 타이밍 제어부 및 이를 포함하는 표시 장치는 실시간으로 표시 모드를 변경할 수 있다.
도 1은 본 발명의 실시예에 따른 표시 장치를 나타내는 도면이다.
도 2는 하나의 프레임의 구성의 일 예를 도시한 도면이다.
도 3은 본 발명의 실시예에 따른 타이밍 제어부를 상세하게 나타내는 도면이다.
도 4는 본 발명의 실시예에 따른 인터페이스 제어 신호 생성부를 나타내는 도면이다.
도 5는 본 발명의 실시예에 따른 표시 장치의 구동방법을 나타내는 도면이다.
도 6은 본 발명의 실시예에 따른 표시 장치의 구동방법을 나타내는 도면이다.
이하 첨부한 도면을 참고하여 본 발명의 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 기재한다. 다만, 본 발명은 청구범위에 기재된 범위 안에서 여러 가지 상이한 형태로 구현될 수 있으므로 하기에 설명하는 실시예는 표현 여부에 불구하고 예시적인 것에 불과하다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함할 수 있다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
즉, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함할 수 있다. 또한, 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다.
도 1은 본 발명의 실시예에 따른 표시 장치(100)를 나타내는 도면이다.
도 1을 참고하면, 표시 장치(100)는 주사 구동부(110), 데이터 구동부(120), 화소부(130), 타이밍 제어부(200), 제어 메모리(300) 및 스케일러(400)를 포함할 수 있다.
주사 구동부(110)는 타이밍 제어부(200)로부터 주사 제어 신호들을, 주사 제어선들(ASGL)을 통해, 수신할 수 있다.
예컨대, 주사 제어 신호들은 주사 시작 신호(STV) 및 적어도 하나의 주사 클럭 신호(CPV)를 포함할 수 있다.
주사 구동부(110)는 주사 시작 신호(STV) 및 적어도 하나의 주사 클럭 신호(CPV)를 기초로, 주사 신호들을 주사선들(S1~Sn)(n은 1 이상의 자연수)로 공급할 수 있다. 예컨대, 주사 구동부(110)는 주사선들(S1~Sn)에 주사 신호들을 순차적으로 공급할 수 있다.
데이터 구동부(120)는 데이터 인터페이스 시스템을 이용하여 타이밍 제어부(200)와 통신할 수 있다. 예컨대, 데이터 구동부(120)는 데이터 인터페이스 시스템의 수신기를 포함할 수 있다. 실시예에 따라, 데이터 인터페이스 시스템은 USI(Universal Serial Interface) 모듈, USI-T 모듈 등으로 구현될 수 있다.
데이터 구동부(120)는 타이밍 제어부(200)로부터 영상 데이터(RGB), 프레임 제어 신호(SFC), 클럭 신호 등을 데이터 인터페이스 시스템의 전송선들을 통해 수신할 수 있다.
데이터 구동부(120)는 영상 데이터(RGB), 프레임 제어 신호(SFC), 클럭 신호 등를 기초로, 데이터 신호들을 데이터선들(D1~Dm)(m은 1 이상의 자연수)로 공급할 수 있다.
예컨대, 데이터 구동부(120)는 데이터 신호들이 상응하는 주사 신호에 동기되도록, 데이터 신호들을 데이터선들(D1~Dm)로 공급할 수 있다.
데이터 구동부(120)에 포함된 수신기는 클럭 데이터 리커버리(CDR; clock data recovery) 회로, 이퀄라이저(Equalizer) 등을 포함할 수 있다. 이에 대한 구체적인 설명은 후술하도록 한다.
이하에서, 데이터 구동부(120)는 데이터 구동 IC를 의미할 수 있다.
화소부(130)는 기판 및 기판 상에 배치된 화소들(PX)을 포함할 수 있다. 예컨대, 화소부(130)는 표시 패널의 표시 영역을 의미할 수 있다.
화소들(PX)은 대응하는 주사선들(S1~Sn) 및 데이터선들(D1~Dm)과 연결될 수 있으며, 데이터선들(D1~Dm) 및 주사선들(S1~Sn)을 통해 데이터 신호들 및 주사 신호들을 공급받을 수 있다.
화소들(PX)은 주사선들(S1~Sn) 및 데이터선들(D1~Dm)이 교차하는 영역에 배치될 수 있다. 화소들(PX)은 데이터 신호에 대응하는 계조로 발광할 수 있다.
화소부(130)는 주사선들(S1~Sn)과 데이터선들(D1~Dm)을 더 포함할 수 있다. 실시예에 따라, 주사선들(S1~Sn)은 제1 방향(예컨대, 수평 방향)으로 연장되고, 데이터선들(D1~Dm)은 제1 방향과 상이한 제2 방향(예컨대, 수직 방향)으로 연장될 수 있다.
실시예에 따라, 화소들(PX) 중 어느 하나는 주사선들(S1~Sn) 중 적어도 하나에 연결되고, 데이터선들(D1~Dm) 중 적어도 하나에 연결될 수 있다.
화소들(PX) 각각은 주사선들(S1~Sn) 및 데이터 선들(D1~Dm)과 연결되어 있는 제1 트랜지스터(예컨대, 스위치 트랜지스터), 제1 트랜지스터와 연결되어 있는 제2 트랜지스터(예컨대, 구동 트랜지스터) 및 발광 소자를 포함할 수 있다. 이하에서, 설명의 편의를 위하여, 발광 소자는 유기 발광 다이오드인 것으로 설명된다. 그러나, 본 발명이 이에 한정된 것은 아니다.
제1 트랜지스터의 제1 전극은 데이터선들(D1~Dm) 중 어느 하나에 연결되고, 제2 전극은 제2 트랜지스터에 연결될 수 있다. 또한, 제1 트랜지스터의 게이트 전극은 주사선들(S1~Sn) 중 어느 하나에 연결될 수 있다.
제2 트랜지스터의 제1 전극은 제어 전원에 연결되고, 제2 전극은 발광 소자의 애노드 전극에 연결될 수 있다. 또한, 제2 트랜지스터의 게이트 전극은 제1 트랜지스터의 제2 전극에 연결될 수 있다.
발광 소자의 애노드 전극은 제2 트랜지스터의 제2 전극에 연결되고, 캐소드 전극은 제2 전원에 연결될 수 있다.
발광 소자는 제어 전원으로부터 제2 전원으로 흐르는 구동 전류에 따라, 대응되는 휘도의 광을 발출할 수 있다.
제2 트랜지스터는 제1 트랜지스터를 통해 전달된 데이터 신호에 따라, 제어 전원으로부터 발광 소자를 경유하여 제2 전원으로 흐르는 구동 전류를 제어할 수 있다.
본 발명이 이에 한정되는 것은 아니며, 화소들(PX) 각각의 구조는 실시 예에 따라서 다양할 수 있다.
실시예에 따라, 화소들(PX) 각각은 제1 색(예컨대, 적색)의 광을 방출하는 적색 부화소, 제2 색(예컨대, 녹색)의 광을 방출하는 녹색 부화소, 및 제3 색(예컨대, 청색)의 광을 방출하는 청색 부화소를 포함할 수 있다.
타이밍 제어부(200)는 표시 장치(100)의 전반적인 동작을 제어할 수 있다.
타이밍 제어부(200)는 외부로부터 외부 영상 데이터 및 외부 제어 신호들을 수신할 수 있다.
예컨대, 외부 제어 신호들은 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 메인 클럭 신호(MCLK), 및 데이터 인에이블 신호(DE: data enable) 등을 포함할 수 있다.
또한, 타이밍 제어부(200)는 스케일러(400)로부터 모드 신호(MDS) 및 모드 선택 신호(MSS)를 수신할 수 있다. 예컨대, 모드 신호(MDS)는 표시 장치(100)의 표시 모드에 대응될 수 있다.
타이밍 제어부(200)는 모드 신호(MDS) 및 모드 선택 신호(MSS)를 기초로, 외부 영상 데이터를 처리하고, 영상 데이터(RGB)를 생성할 수 있다. 예컨대, 타이밍 제어부(200)는 모드 신호(MDS) 및 모드 선택 신호(MSS)를 기초로, 제어 메모리(300)로 주소 정보를 갖는 메모리 제어 신호를 전송하고, 이에 따라 제어 메모리(300)로부터 모드 데이터를 수신할 수 있다. 이때, 모드 데이터는 모드 신호(MDS)에 대응되며, 표시 모드의 영상 표시 설정 값들을 나타낼 수 있다.
타이밍 제어부(200)는 모드 데이터를 기초로, 외부 영상 데이터를 처리함으로써, 영상 데이터(RGB)를 생성할 수 있다.
이때, 영상 데이터(RGB)는 데이터 구동부(120) 및 화소부(130)의 동작 조건에 적합할 수 있다.
타이밍 제어부(200)는 데이터 인터페이스 시스템을 이용하여 데이터 구동부(120)와 통신할 수 있다.
타이밍 제어부(200)는 데이터 인터페이스 시스템의 송신기(예컨대, 도 3의 데이터 송신부(220))를 포함할 수 있다. 예컨대, 타이밍 제어부(200)는 영상 데이터(RGB), 프레임 제어 신호(SFC), 클럭 신호 등을 인터페이스 배선을 통해 데이터 구동부(120)로 전송할 수 있다.
타이밍 제어부(200)는 메모리 인터페이스 시스템을 이용하여 제어 메모리(300)와 통신할 수 있다.
실시예에 따라, 타이밍 제어부(200)는 모드 기간(MP, 도 5 및 도 6 참조) 동안, 모드 데이터를 제어 메모리(300)로부터, 메모리 전송선들(SPIL)을 통해, 수신할 수 있다.
여기서, 모드 기간(MP)은 주사 구동부(110)가 주사 시작 신호(STV) 및 주사 클럭 신호(CPV)를 주사 제어선들(ASGL)을 통해 수신하지 않는 기간일 수 있다.
타이밍 제어부(200)는 주사 제어 신호들을 주사 구동부(110)로, 주사 제어선들(ASGL)을 통해, 전송할 수 있다.
제어 메모리(300)는 적어도 하나의 모드 데이터를 저장할 수 있다. 적어도 하나의 모드 데이터는 표시 장치(100)의 표시 모드들에 대응할 수 있다. 예컨대, 표시 모드들은 영화 모드, 풍경 모드, 스포츠 모드, 표준 모드, 게임 모드 등을 포함할 수 있다. 적어도 하나의 모드 데이터들은 각 표시 모드들에 대한 휘도 값, 명암 비 값 등의 영상 표시 설정 값들을 나타낼 수 있다.
실시예에 따라, 제어 메모리(300)는 플래시 메모리(Flash Memory)로 구현될 수 있다.
제어 메모리(300)는 메모리 인터페이스 시스템을 이용하여 타이밍 제어부(200)와 통신할 수 있다. 실시예에 따라, 메모리 인터페이스 시스템은 SPI(Serial Peripheral　Interface) 통신으로 구현될 수 있다.
제어 메모리(300)는 타이밍 제어부(200)로부터 수신한 메모리 제어 신호에 따라, 상응하는 모드 데이터를 타이밍 제어부(200)로, 메모리 전송선들(SPIL)을 통해, 전송할 수 있다.
이와 관련된 상세한 내용은 도 3에서 설명된다.
스케일러(400)는 외부로부터 사용자 선택 정보(UIP)를 수신할 수 있다. 예컨대, 사용자 선택 정보(UIP)는 사용자가 선택한 표시 모드를 나타낼 수 있다.
스케일러(400)는 사용자 선택 정보(UIP)를 기초로, 모드 신호(MDS) 및 모드 선택 신호(MSS)를 타이밍 제어부(200)로 전송할 수 있다.
도 2는 하나의 프레임(Frame)의 구성의 일 예를 도시한 도면이다.
도 1 및 도 2를 참조하면, 표시 장치(100)는 연속하는 프레임들에 따라 구동되며, 각 프레임 구간은 활성 데이터 구간(Active Data Period) 및 수직 블랭크 구간(Vertical Blank Period)를 포함할 수 있다. 활성 데이터 구간 및 수직 블랭크 구간은 수평 라인 구간 단위로 구성될 수 있다.
실시예에 따라, 타이밍 제어부(200)는 클럭 신호가 임베디드된 영상 데이터를 데이터 구동부(120)로 전송할 수 있다.
프레임 제어 신호(SFC)가 로우 레벨 일 때, 데이터 인터페이스 시스템의 송신기 및 수신기의 클럭이 동기화 될 수 있다. 예컨대, 프레임 제어 신호(SFC)가 로우 레벨 일 때, 수신기의 CDR 회로는 레퍼런스 클럭을 복원함으로써, 송신기의 클럭 신호와 동기화(즉, 위상 잠금)할 수 있다.
또한, 프레임 제어 신호(SFC)가 로우 레벨 일 때, 타이밍 제어부(200)는 주사 제어 신호들을 주사 구동부(110)로 전송하지 않을 수 있다.
프레임 제어 신호(SFC)가 하이 레벨일 때, 각 수평 라인 구간은 시작 라인 구간(SOL; Start Of Line), 설정 구간(Configuration), 영상 데이터 구간(RGB Pixel Data) 및 수평 블랭크 구간(Horizontal Blank Period)으로 구성될 수 있다.
도 1 및 도 2를 참조하면, 주사 제어선들(ASGL) 및 메모리 전송선들(SPIL)로 동시에 신호가 공급될 때, 커플링 현상이 발생할 수 있다. 이로 인하여, 신호 품질이 악화될 수 있다.
본 발명의 실시예에 따른 표시 장치(100)는 주사 제어선들(ASGL)로 신호가 공급되지 않을 때, 메모리 전송선들(SPIL)로 신호를 공급함으로써, 신호 품질을 향상시킬 수 있다.
이와 관련된 상세한 동작은 아래에서 설명된다.
도 3은 본 발명의 실시예에 따른 타이밍 제어부(200)를 상세하게 나타내는 도면이다.
설명의 편의를 위하여, 도 3에서 타이밍 제어부(200)와 함께 제어 메모리(300)가 도시된다.
도 1 내지 도 3을 참조하면, 타이밍 제어부(200)는 주사 제어부(210), 데이터 송신부(220), 데이터 처리부(230), 메모리 인터페이스부(240), 인터페이스 제어 신호 생성부(250), 디코더(260) 및 명령 주소 제어부(270)를 포함할 수 있다.
주사 제어부(210)는 주사 제어선들(ASGL)에 연결될 수 있다.
주사 제어부(210)는 주사 제어 신호들, 즉, 주사 시작 신호(STV) 및 적어도 하나의 주사 클럭 신호(CPV)를 생성하여, 주사 제어선들(ASGL)을 통해 주사 구동부(110)로 공급할 수 있다.
또한, 주사 제어부(210)는 주사 시작 신호(STV)를 인터페이스 제어 신호 생성부(250)로 전송할 수 있다.
도 3에서는 주사 클럭 신호(CPV)가 1개인 것으로 도시되었으나, 본 발명이 이에 한정되는 것은 아니다.
데이터 송신부(220)는 영상 데이터(RGB)를 데이터 처리부(230)로부터 수신할 수 있다.
데이터 송신부(220)는 프레임 제어 신호(SFC) 및 영상 데이터(RGB)를 데이터 구동부(120)으로 전송할 수 있다.
또한, 데이터 송신부(220)는 프레임 제어 신호(SFC)를 인터페이스 제어 신호 생성부(250)로 전송할 수 있다.
실시예에 따라, 데이터 송신부(220)는 데이터 인터페이스 시스템의 송신기일 수 있다.
데이터 처리부(230)는 외부로부터 외부 영상 데이터(IDAT)를 수신할 수 있다.
데이터 처리부(230)는 메모리 인터페이스부(240)로부터 모드 데이터(MDAT)에 대응하는 처리 제어 신호(ADS)를 수신할 수 있다.
실시예에 따라, 데이터 처리부(230)는 메모리 인터페이스부(240)로부터 모드 데이터(MDAT)를 직접 수신할 수 있다.
데이터 처리부(230)는 처리 제어 신호(ADS)를 기초로, 외부 영상 데이터(IDAT)를 처리함으로써, 영상 데이터(RGB)를 생성할 수 있다.
실시예에 따라, 데이터 처리부(230)는 모드 데이터(MDAT)를 기초로, 외부 영상 데이터(IDAT)를 처리함으로써, 영상 데이터(RGB)를 생성할 수 있다.
데이터 처리부(230)는 영상 데이터(RGB)를 데이터 송신부(220)로 전송할 수 있다.
메모리 인터페이스부(240)는 인터페이스 제어 신호 생성부(250)로부터 인터페이스 제어 신호(CCS)를 수신할 수 있다.
또한, 메모리 인터페이스부(240)는 명령 주소 제어부(270)로부터 주소 정보 신호(BSS)를 수신할 수 있다.
메모리 인터페이스부(240)는 인터페이스 제어 신호(CCS)를 수신할 때, 동작할 수 있다.
실시예에 따라, 메모리 인터페이스부(240)는 모드 선택 신호(MSS)를 수신할 수 있다.
메모리 인터페이스부(240)는 주소 정보 신호(BSS)를 기초로, 메모리 제어 신호(MCS) 및 메모리 클럭 신호(SCK)를 생성하여, 제어 메모리(300)로 전송할 수 있다. 예컨대, 메모리 제어 신호(MCS)는 주소 정보 신호(BSS)에 포함된 주소 정보를 가질 수 있다.
제어 메모리(300)는 각각의 표시 모드들에 대응되는 데이터 블록들을 저장할 수 있다. 예컨대, 데이터 블록들은 A 모드 데이터 블록 내지 F 모드 데이터 블록을 포함할 수 있다.
제어 메모리(300)는 메모리 제어 신호(MCS)를 수신할 수 있다.
제어 메모리(300)는 메모리 제어 신호(MCS)에 포함된 주소 정보에 대응하는 데이터 블록을 모드 데이터(MDAT)로서, 메모리 인터페이스부(240)로 전송할 수 있다.
도 3에 도시된 바와 같이, 제어 메모리(300)와 메모리 인터페이스부(240)는 메모리 전송선들(SPIL)을 통해 모드 데이터(MDAT), 메모리 제어 신호(MCS) 및 메모리 클럭 신호(SCK)를 전송하거나 수신할 수 있다.
메모리 인터페이스부(240)는 제어 메모리(300)로부터 모드 데이터(MDAT)를 수신할 수 있다.
예컨대, 메모리 인터페이스부(240)는, 모드 기간(MP, 도 5 참조) 동안, 메모리 전송선들(SPIL)을 통해 모드 데이터(MDAT)를 수신할 수 있다.
여기서, 모드 기간(MP)은 주사 제어부(210)가 주사 시작 신호(STV) 및 주사 클럭 신호(CPV)를 주사 제어선들(ASGL)을 통해 전송하지 않는 기간일 수 있다.
실시예에 따라, 메모리 인터페이스부(240)는 제어 메모리(300)에 모드 데이터(MDAT)를 직접 저장할 수 있다.
메모리 인터페이스부(240)는 모드 데이터(MDAT)를 기초로, 표시 모드들에 대한 휘도 값, 명암 비 값 등의 영상 표시 설정들을 나타내는 처리 제어 신호(ADS)를 생성하고, 데이터 처리부(230)로 전송할 수 있다.
인터페이스 제어 신호 생성부(250)는 주사 시작 신호(STV) 및 프레임 제어 신호(SFC)를 수신할 수 있다.
인터페이스 제어 신호 생성부(250)는 주사 시작 신호(STV) 및 프레임 제어 신호(SFC)를 기초로, 인터페이스 제어 신호(CCS)를 생성할 수 있다.
인터페이스 제어 신호 생성부(250)는 인터페이스 제어 신호(CCS)를 메모리 인터페이스부(240)로 전송할 수 있다.
예컨대, 인터페이스 제어 신호 생성부(250)는 모드 기간(MP, 도 5 참조) 동안, 인터페이스 제어 신호(CCS)를 메모리 인터페이스부(240)로 전송할 수 있다.
디코더(260)는 모드 신호(MDS)를 수신할 수 있다. 이때, 디코더(260)는 모드 선택 신호(MSS)가 공급될 때, 턴-온되는 스위치(SW)를 통해, 모드 신호(MDS)를 수신할 수 있다.
디코더(260)는 모드 신호(MDS)를 디코딩하여, 명령 주소 제어부(270)로 전송할 수 있다.
명령 주소 제어부(270)는 디코딩된 모드 신호(MDS)를 수신할 수 있다.
명령 주소 제어부(270)는 디코딩된 모드 신호(MDS)를 기초로, 주소 정보 신호(BSS)를 생성하고, 주소 정보 신호(BSS)를 메모리 인터페이스부(240)로 전송할 수 있다.
도 1 내지 도 3을 참조하면, 신호 품질을 향상시키기 위하여, 본 발명의 실시예에 따른 표시 장치(100)는 주사 제어선들(ASGL)로 주사 제어 신호들이 공급되지 않을 때, 인터페이스 제어 신호(CSS)를 생성함으로써, 메모리 인터페이스부(240)를 동작 시킬 수 있다.
도 4는 본 발명의 실시예에 따른 인터페이스 제어 신호 생성부(250)를 나타내는 도면이다.
도 4를 참조하면, 인터페이스 제어 신호 생성부(250)는 NOR 게이트(NOR), 인버터(INVT), 스위치(SW), 제어 전원(V1)에 연결된 제어 저항(RS)을 포함할 수 있다. 예컨대, 제어 전원(V1)은 하이 레벨의 전압을 가질 수 있다.
NOR 게이트(NOR)는 프레임 제어 신호(SFC) 및 주사 시작 신호(STV)를 수신할 수 있다.
NOR 게이트(NOR)는 프레임 제어 신호(SFC) 및 주사 시작 신호(STV)를 NOR 논리 연산하여, 논리 신호(VB)를 생성하고, 인버터(INVT)로 전송할 수 있다.
인버터(INVT)는 논리 신호(VB)를 인버팅 함으로써, 인버팅 신호(VBB)를 생성할 수 있다.
스위치(SW)는 모드 선택 신호(MSS)가 공급될 때, 턴-온되고, 인버팅 신호(VBB)를 인터페이스 제어 신호(CSS)로써 전송할 수 있다.
즉, 모드 선택 신호(MSS)가 공급될 때, 인버팅 신호(VBB)는 인터페이스 제어 신호(CSS)로써 전송될 수 있다.
제어 저항(RS)은 모드 선택 신호(MSS)가 공급되지 않을 때, 제어 전원(V1)의 전압을 인터페이스 제어 신호(CSS)로써 전송하기 위한 구성일 수 있다.
즉, 모드 선택 신호(MSS)가 공급되지 않을 때, 인버팅 신호(VBB)는 인터페이스 제어 신호(CSS)로써 출력되지 않고, 제어 전원(V1)의 전압이 인터페이스 제어 신호(CSS)로써 출력될 수 있다. 상기 신호들의 구체적인 내용은 도 5에서 설명된다.
도 5는 본 발명의 실시예에 따른 표시 장치의 구동방법을 나타내는 도면이다.
도 1 내지 도 5를 참조하면, 표시 장치(100)는 연속하는 프레임들에 따라 구동되며, 하나의 프레임은 프레임 기간(FP)에 대응된다.
주사 시작 신호(STV)는 하이 레벨의 전압을 가지며, 주사 제어선들(ASGL)로의 신호 공급이 시작될 때, 공급되는 신호일 수 있다.
프레임 제어 신호(SFC)는 로우 레벨의 전압을 가지며, 주사 제어선들(ASGL)로의 신호 공급이 종료될 때, 공급되는 신호일 수 있다.
도 4에 설명된 바에 따라 생성된 논리 신호(VB)는 프레임 제어 신호(SFC) 및 주사 시작 신호(STV)가 모두 로우 레벨일 때, 하이 레벨의 전압을 가질 수 있다.
인버팅 신호(VBB)는 프레임 제어 신호(SFC) 및 주사 시작 신호(STV)가 모두 로우 레벨일 때, 로우 레벨의 전압을 가질 수 있다.
실시예에 따라, 모드 선택 신호(MSS)는 하이 레벨의 전압을 가질 수 있다. 인터페이스 제어 신호(CCS)는 로우 레벨의 전압을 가질 수 있다.
도 4에 설명된 바에 따라 생성된 인터페이스 제어 신호(CCS)는 모드 선택 신호(MSS)가 공급될 때, 프레임 제어 신호(SFC) 및 주사 시작 신호(STV)가 모두 로우 레벨인 구간에서 공급될 수 있다.
본 명세서에서, 인터페이스 제어 신호(CCS)가 공급되는 기간을 모드 기간(MP)으로 정의한다.
즉, 본 발명의 실시예에 따른 모드 기간(MP)은 타이밍 제어부(200)의 주사 제어부(210)는가 주사 제어 신호들(예컨대, 주사 시작 신호(STV) 및 주사 클럭 신호(CPV)를 주사 제어선들(ASGL)로 공급하지 는 기간을 의미할 수 있다.
따라서, 메모리 인터페이스부(240)는 모드 기간(MP) 동안 제어 메모리(300)와 통신함에 따라, 표시 장치(100)는 실시간으로 표시 모드를 변경할 수 있다.
도 6은 본 발명의 실시예에 따른 표시 장치의 구동방법을 나타내는 도면이다.
도 6에서는 모드 기간(MP)이 상세하게 도시된다.
도 1 내지 도 6을 참조하면, 인터페이스 제어 신호(CCS)는 모드 기간(MP) 동안, 메모리 인터페이스부(240)로 전송될 수 있다. 예컨대, 인터페이스 제어 신호(CCS)는 로우 레벨의 전압을 가질 수 있다.
모드 기간(MP) 동안, 메모리 인터페이스부(240)는 메모리 클럭 신호(SCK)를 제어 메모리(300)로 메모리 전송선들(SPIL)로 전송할 수 있다.
또한, 모드 기간(MP) 동안, 메모리 인터페이스부(240)는 모드 데이터(MDAT)를 제어 메모리(300)로부터 리드할 수 있다.
본 발명의 실시예에 따른 타이밍 제어부 및 이를 포함하는 표시 장치는 주사 제어선들으로 주사 제어 신호들이 공급되지 않는 기간 동안, 메모리 전송선으로 신호를 공급할 수 있다.
또한, 본 발명의 실시예에 따른 타이밍 제어부 및 이를 포함하는 표시 장치는 게이트 신호들(예컨대, 주사 신호)이 공급되지 않는 모드 기간(MP) 동안 모드를 변경함으로써, 실시간으로 표시 모드를 변경할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
100: 표시 장치
110: 주사 구동부
120: 데이터 구동부
130: 화소부
200: 타이밍 제어부
300: 제어 메모리
400: 스케일러

Claims (18)

  1. 영상 데이터 및 프레임 제어 신호를 데이터 구동부로 전송하는 데이터 송신부;
    주사 제어선들을 통해, 주사 시작 신호 및 주사 클럭 신호를 전송하는 주사 제어부; 및
    모드 기간 동안, 메모리 전송선을 통해, 제어 메모리로부터 모드 데이터를 수신하는 메모리 인터페이스부를 포함하고,
    상기 모드 기간은, 상기 주사 제어부가 상기 주사 시작 신호 및 상기 주사 클럭 신호를 상기 주사 제어선들을 통해 전송하지 않는 기간이고,
    상기 프레임 제어 신호 및 상기 주사 시작 신호를 기초로, 상기 모드 기간 동안, 인터페이스 제어 신호를 상기 메모리 인터페이스부로 전송하는 인터페이스 제어 신호 생성부를 더 포함하고,
    상기 메모리 인터페이스부는 상기 인터페이스 제어 신호를 수신할 때 동작하는,
    타이밍 제어부.
  2. 삭제
  3. 제1항에 있어서,
    상기 프레임 제어 신호는, 상기 주사 제어선들로의 상기 주사 시작 신호 및 상기 주사 클럭 신호의 공급이 종료될 때 공급되는 신호인,
    타이밍 제어부.
  4. 제1항에 있어서,
    상기 인터페이스 제어 신호 생성부는,
    상기 프레임 제어 신호 및 상기 주사 시작 신호를 기초로, 논리 신호를 생성하기 위한 NOR 게이트;
    상기 논리 신호를 인버팅 하여, 인버팅 신호를 생성하기 위한 인버터; 및
    모드 선택 신호가 공급될 때, 상기 인버팅 신호를 상기 인터페이스 제어 신호로서 전송하기 위한 스위치 포함하는,
    타이밍 제어부.
  5. 제4항에 있어서,
    상기 인터페이스 제어 신호 생성부는,
    상기 모드 선택 신호가 공급되지 않을 때, 제어 전원을 상기 인터페이스 제어 신호로서 전송하기 위한 제어 저항을 더 포함하는,
    타이밍 제어부.
  6. 제4항에 있어서,
    상기 모드 데이터를 기초로, 외부 영상 데이터를 처리함으로써, 상기 영상 데이터를 생성하기 위한 데이터 처리부를 더 포함하는,
    타이밍 제어부.
  7. 제4항에 있어서,
    모드 신호를 디코딩하기 위한 디코더; 및
    상기 디코딩된 모드 신호를 기초로 주소 정보 신호를 생성하여 상기 메모리 인터페이스부로 전송하기 위한 명령 주소 제어부를 더 포함하는,
    타이밍 제어부.
  8. 제7항에 있어서,
    상기 메모리 인터페이스부는, 상기 주소 정보 신호를 기초로, 주소 정보를 갖는 메모리 제어 신호를 상기 제어 메모리로 전송하고,
    상기 제어 메모리는, 상기 메모리 제어 신호에 대응하는 상기 모드 데이터를 상기 메모리 인터페이스부로 전송하는,
    타이밍 제어부.
  9. 제1항에 있어서,
    상기 모드 데이터는, 표시 모드에 영상 표시 설정 값들을 나타내는,
    타이밍 제어부.
  10. 제1항에 있어서,
    상기 제어 메모리는 플래시 메모리인,
    타이밍 제어부.
  11. 모드 기간 동안, 메모리 전송선을 통해, 제어 메모리로부터 모드 데이터를 수신하는 타이밍 제어부;
    상기 타이밍 제어부로부터, 영상 데이터 및 프레임 제어 신호를 수신하는 데이터 구동부; 및
    상기 타이밍 제어부로부터, 주사 제어선들을 통해, 주사 시작 신호 및 주사 클럭 신호를 수신하는 주사 구동부를 포함하고,
    상기 모드 기간은, 상기 주사 구동부가 상기 주사 시작 신호 및 상기 주사 클럭 신호를 상기 주사 제어선들을 통해 수신하지 않는 기간이고,
    상기 타이밍 제어부는,
    상기 주사 제어선들을 통해, 상기 주사 시작 신호 및 상기 주사 클럭 신호를 상기 주사 구동부로 전송하는 주사 제어부;
    상기 모드 기간 동안, 상기 메모리 전송선을 통해, 상기 모드 데이터를 수신하는 메모리 인터페이스부; 및
    상기 프레임 제어 신호 및 상기 주사 시작 신호를 기초로, 상기 모드 기간 동안, 인터페이스 제어 신호를 상기 메모리 인터페이스부로 전송하는 인터페이스 제어 신호 생성부를 더 포함하고,
    상기 메모리 인터페이스부는 상기 인터페이스 제어 신호를 수신할 때 동작하는,
    표시 장치.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제11항에 있어서,
    상기 프레임 제어 신호는, 상기 주사 제어선들로의 상기 주사 시작 신호 및 상기 주사 클럭 신호의 공급이 종료될 때 공급되는 신호인,
    표시 장치.
  16. 제11항에 있어서,
    사용자에 의해 선택된 표시 모드를 나타내는 사용자 선택 정보를 기초로, 모드 신호 및 모드 선택 신호를 타이밍 제어부로 전송하는 스케일러를 더 포함하는,
    표시 장치.
  17. 제16항에 있어서,
    상기 모드 데이터는, 상기 모드 신호에 대응되는,
    표시 장치.
  18. 제11항에 있어서,
    상기 제어 메모리는 플래시 메모리인,
    표시 장치.
KR1020180071501A 2018-06-21 2018-06-21 타이밍 제어부 및 이를 포함하는 표시 장치 KR102535792B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180071501A KR102535792B1 (ko) 2018-06-21 2018-06-21 타이밍 제어부 및 이를 포함하는 표시 장치
US16/368,001 US11004396B2 (en) 2018-06-21 2019-03-28 Timing controller and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180071501A KR102535792B1 (ko) 2018-06-21 2018-06-21 타이밍 제어부 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20200000007A KR20200000007A (ko) 2020-01-02
KR102535792B1 true KR102535792B1 (ko) 2023-05-25

Family

ID=68980725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180071501A KR102535792B1 (ko) 2018-06-21 2018-06-21 타이밍 제어부 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US11004396B2 (ko)
KR (1) KR102535792B1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101385202B1 (ko) * 2006-10-09 2014-04-14 삼성디스플레이 주식회사 액정표시장치 및 이의 구동방법
KR101729982B1 (ko) * 2010-12-30 2017-04-26 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
KR102082408B1 (ko) * 2013-05-15 2020-02-28 삼성디스플레이 주식회사 소프트 페일에 의한 비정상 표시를 방지할 수 있는 표시 장치 및 그 구동 방법
KR102169668B1 (ko) 2014-01-03 2020-10-23 삼성전자주식회사 무선통신 시스템에서 고주파처리 모듈 제어 방법 및 장치
KR102254762B1 (ko) * 2014-08-01 2021-05-25 삼성디스플레이 주식회사 표시장치
KR20160128538A (ko) * 2015-04-28 2016-11-08 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US11004396B2 (en) 2021-05-11
US20190392766A1 (en) 2019-12-26
KR20200000007A (ko) 2020-01-02

Similar Documents

Publication Publication Date Title
JP6085739B1 (ja) 低消費電力表示装置
KR102529503B1 (ko) 표시장치 및 이의 구동방법
KR102176504B1 (ko) 표시장치와 그 구동방법
JP7007154B2 (ja) 表示装置及びその駆動方法
WO2017012310A1 (zh) 降低移动终端功耗的方法和系统
TWI424418B (zh) 色序顯示器與相關省電方法
US8390613B2 (en) Display driver integrated circuits, and systems and methods using display driver integrated circuits
US20100097358A1 (en) Drive circuit for display panel, display panel module, display device, and method for driving display panel
US10497328B2 (en) Display panel driving apparatus, method of driving display panel using the same, and display apparatus having the same
US11935459B2 (en) Display apparatus
KR102552277B1 (ko) 인터페이스 시스템 및 이를 포함하는 표시 장치
JP4195429B2 (ja) シリアルプロトコル式パネル表示システム、ソースドライバ、及びゲートドライバ
CN109859715B (zh) 显示驱动方法和液晶显示装置
KR102535792B1 (ko) 타이밍 제어부 및 이를 포함하는 표시 장치
TW202105357A (zh) 顯示方法
US11676545B2 (en) Display device and display driving method
JP6465583B2 (ja) タイミングコントローラおよびそれを用いたディスプレイ装置
EP1564708A2 (en) TFT-LCD driving system and method thereof
KR20190043186A (ko) 표시 장치 및 그 구동 방법
TW201905874A (zh) 影像驅動方法及其相關系統
JP2007240574A (ja) 表示装置及び表示装置の駆動方法
KR20240012979A (ko) 디스플레이 구동 회로, 호스트, 이를 포함하는 디스플레이 시스템, 및 이의 동작 방법
KR102448062B1 (ko) 표시장치, 가상현실 표시장치와 이의 구동방법
KR20220165131A (ko) 디스플레이 장치 및 그 제어 방법
US20080018580A1 (en) Apparatus for driving a display device and method therefor

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right