JP6465583B2 - タイミングコントローラおよびそれを用いたディスプレイ装置 - Google Patents

Description

本発明は、ディスプレイパネルの駆動技術に関し、特にスキャンドライバ（ゲートドライバ）とデータドライバ（ソースドライバ）に信号を供給するタイミングコントローラ（ＬＣＤコントローラ）に関する。

図１は、本発明者が検討した液晶ディスプレイ装置（以下、単にディスプレイ装置ともいう）３００のブロック図である。ディスプレイ装置３００は、ＬＣＤパネル３０２、ソースドライバ３０４、ゲートドライバ３０６、タイミングコントローラ２００を備える。ＬＣＤパネル３０２は、複数のデータ線ＤＬと、データ線ＤＬと直交するように配置される複数の走査線ＳＬと、データ線ＤＬおよび走査線ＳＬの交点にマトリクス状に配置された複数のＴＦＴ（Thin Film Transistor）を備える。ソースドライバ３０４は、複数のデータ線ＤＬに輝度に応じた電圧を印加する。ゲートドライバ３０６は、複数の走査線ＳＬを順に選択する。

タイミングコントローラ２００は、画像ソース３０８からＬＣＤパネル３０２に表示すべき画像データを受ける。そしてパネルの解像度に応じたドライバ制御信号（タイミング信号）を発生し、画像データとともにソースドライバ３０４およびゲートドライバ３０６へと供給する。

ドライバ制御信号としては、以下のものが例示される。
・スタートパルス（ＳＴＨ）
・ラッチパルス（ＬＯＡＤ）
・交流化信号（ＰＯＬ）
・垂直シフト方向入出力信号（ＳＴＶ）
・垂直転送クロック（ＣＰＶ）
・出力イネーブル（ＯＥ）

近年のＬＣＤパネル３０２の大型化、高解像度化にともない、ソースドライバ３０４の個数が増加し、ひとつのタイミングコントローラ２００では、すべてのソースドライバ３０４を制御することが難しくなっている。そこで、複数のソースドライバ３０４を、ＬＣＤパネル３０２の第１領域に割り当てられるソースドライバ群３０４＿１と、ＬＣＤパネル３０２の第２領域に割り当てられるソースドライバ群３０４＿２と、に分割し、ソースドライバ群３０４＿１、３０４＿２ごとに、タイミングコントローラ２００＿１、２００＿２が設けられる。タイミングコントローラ２００＿１は、ソースドライバ群３０４＿１に加えて、ゲートドライバ３０６を制御する。

特開２００７−２０６２３１号公報 特開２０００−３１４８６８号公報

本発明者は、このようなディスプレイ装置３００において、２つのタイミングコントローラ２００＿１、２００＿２の間で、複数の制御パラメータを共有することを検討した。複数の制御パラメータは、上述したドライバ制御信号とは別の信号である。

第１のアプローチは、２つのタイミングコントローラ２００＿１、２００＿２がそれぞれ独立して、共通の入力信号を利用して同じ方法により、複数の制御パラメータを生成するものである。たとえば画像ソース３０８からタイミングコントローラ２００＿１、２００＿２それぞれに対して、ＲＧＢデータと、データイネーブルＤＥが入力される場合、各タイミングコントローラ２００は、ＲＧＢデータあるいはデータイネーブルＤＥにもとづいて、複数の制御パラメータを生成しうる。

第１のアプローチでは、２つのタイミングコントローラ２００＿１、２００＿２が非同期で動作するため、２つのタイミングコントローラ２００＿１、２００＿２の間で、対応する制御パラメータが更新されるタイミングが揃わないおそれがあり、あるいは同じ制御パラメータについて、２つのタイミングコントローラ２００＿１、２００＿２で異なる値が生成されるおそれがある。

第２のアプローチは、一方のタイミングコントローラ２００＿１において、複数の制御パラメータを生成し、それを他方のタイミングコントローラ２００＿２に送信するものである。ただしこの手法では、複数の制御パラメータそれぞれを伝送するための複数の配線３１０が必要となり、またタイミングコントローラ２００のピン数（端子数）が増加するため、回路面積やコストが増大するという問題が生ずる。

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、回路面積の増大を抑制しつつ、２つのタイミングコントローラの間で、複数の制御パラメータを共有可能なディスプレイ装置の提供にある。

本発明のある態様は、ディスプレイ装置に関する。ディスプレイ装置は、ディスプレイパネルと、ディスプレイパネルの走査線を駆動するゲートドライバと、ディスプレイパネルのデータ線を駆動する複数のソースドライバと、画像ソースからのデータを受け、複数のソースドライバのうちディスプレイパネルの第１領域に割り当てられた第１ソースドライバ群と、ゲートドライバと、を制御するマスタータイミングコントローラと、画像ソースからのデータを受け、複数のソースドライバのうちディスプレイパネルの第２領域に割り当てられた第２ソースドライバ群を制御するスレーブタイミングコントローラと、を備える。マスタータイミングコントローラは、Ｎ個の制御パラメータ（Ｎ≧２）を生成する制御パラメータ発生器と、Ｎ個の制御パラメータをエンコードし、コマンドに変換するエンコーダと、コマンドを、単一の共通の信号線を介して、スレーブタイミングコントローラに出力するトランスミッタと、を含む。スレーブタイミングコントローラは、マスタータイミングコントローラから信号線を介して、コマンドを時分割で受信するレシーバと、レシーバが受信したコマンドをデコードし、もとのＮ個の制御パラメータを復元するデコーダと、を含む。

この態様によると、単一の信号線を利用して、マスタータイミングコントローラとスレーブタイミングコントローラの間で、複数の制御パラメータを共有することができ、かつそれらを実質的に同じタイミングで更新することができる。

制御パラメータ発生器は、Ｎ個の制御パラメータそれぞれを、１フレーム内、あるいは１ライン内の所定の異なるタイミングで更新するように構成されてもよい。エンコーダは、ｉ番目（１≦ｉ≦Ｎ）の制御パラメータが更新されると、それをエンコードしてコマンドを生成し、トランスミッタは、コマンドが生成されるごとに、コマンドを送信してもよい。
Ｎ個の制御パラメータの更新タイミングを異ならせることにより、単一の信号線で伝送することが容易となる。

デコーダは、Ｎ個の制御パラメータそれぞれが更新されるべきタイミングを知っており、レシーバがコマンドを受信したタイミングに応じて、コマンドが何番目の制御パラメータを含むかを判定してもよい。
これにより、何番目の制御パラメータであるかを示す識別子を、コマンドに埋め込む必要がなくなるため、コマンドのビット数を減らすことができる。

デコーダは、Ｎ個の制御パラメータそれぞれが更新されるべきタイミングに応じた受信タイミングにアサートされるＮ個の選択信号を生成するセレクタコントローラを含んでもよい。デコーダは、ｉ番目の選択信号がアサートされる期間に入力されたコマンドを、ｉ番目の制御パラメータに対応づけてもよい。

コマンドは、何番目の制御パラメータであるかを示す識別子と、その制御パラメータの値を示すデータと、を含む形式でエンコードされてもよい。
デコーダは、コマンドに含まれる識別子にもとづいて、それに付随するデータが、何番目の制御パラメータの値を示すものか判定してもよい。
これにより、コマンド長は長くなるが、スレーブタイミングコントローラにおいて受信したコマンドが、何番目の制御パラメータに対応するかを簡易に判定できる。

Ｎ個の制御パラメータの少なくともひとつは、ソースドライバに送信されるべきデータであってもよい。Ｎ個の制御パラメータの少なくともひとつは、タイミングコントローラにおいて使用されるべきデータであってもよい。

本発明の別の態様は、ディスプレイ装置に使用されるタイミングコントローラに関する。ディスプレイ装置は、ディスプレイパネルと、ディスプレイパネルの走査線を駆動するゲートドライバと、ディスプレイパネルのデータ線を駆動する複数のソースドライバと、複数のソースドライバのうちディスプレイパネルの第１領域に割り当てられた第１ソースドライバ群と、ゲートドライバとに接続される第１のタイミングコントローラと、複数のソースドライバのうちディスプレイパネルの第２領域に割り当てられた第２ソースドライバ群とに接続される第２のタイミングコントローラと、を備える。第１、第２のタイミングコントローラは同一の構成を有する。タイミングコントローラは、（i）画像ソースからのデータを受け、ゲートドライバおよび第１ソースドライバ群を制御するマスターモードと、（ii）画像ソースからのデータを受け、第２ソースドライバ群を制御するスレーブモードと、が切りかえ可能に構成される。タイミングコントローラは、マスターモードに設定されたときアクティブとなり、Ｎ個の制御パラメータ（Ｎ≧２）を生成する制御パラメータ発生器と、マスターモードに設定されたときアクティブとなり、Ｎ個の制御パラメータをエンコードし、コマンドに変換するエンコーダと、マスターモードに設定されたときアクティブとなり、コマンドを、単一の共通の信号線を介して、スレーブモードに設定されたタイミングコントローラに出力するトランスミッタと、スレーブモードに設定されたときアクティブとなり、マスターモードに設定されたタイミングコントローラから信号線を介して、コマンドを時分割で受信するレシーバと、スレーブモードに設定されたときアクティブとなり、レシーバが受信したコマンドをデコードし、もとのＮ個の制御パラメータを復元するデコーダと、を備える。タイミングコントローラは、（i）マスターモードに設定されたとき、制御パラメータ発生器が生成したＮ個の制御パラメータをソースドライバに送信し、（ii）スレーブモードに設定されたとき、デコーダにより復元されたＮ個の制御パラメータをソースドライバに送信する。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、回路面積の増大を抑制しつつ、２つのタイミングコントローラの間で、複数の制御パラメータを共有できる。

本発明者が検討した液晶ディスプレイ装置のブロック図である。 実施の形態に係るディスプレイ装置のブロック図である。 マスタータイミングコントローラ、スレーブタイミングコントローラの具体的な構成例を示す回路図である。 マスタータイミングコントローラおよびスレーブタイミングコントローラの動作波形図である。 実施の形態に係るタイミングコントローラのブロック図である。 図５のタイミングコントローラの具体的な構成例を示す回路図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図２は、実施の形態に係るディスプレイ装置１のブロック図である。ディスプレイ装置１は、ＬＣＤパネル２、複数のソースドライバ４、ゲートドライバ６、画像ソース８、２つのタイミングコントローラ１００ａ、１００ｂを備える。

ＬＣＤパネル２は、複数のデータ線ＤＬと、データ線ＤＬと直交するように配置される複数の走査線ＳＬと、データ線ＤＬおよび走査線ＳＬの交点にマトリクス状に配置された複数のＴＦＴ（Thin Film Transistor）を備える。ソースドライバ４は、複数のデータ線ＤＬに輝度に応じた電圧を印加する。ゲートドライバ６は、複数の走査線を順に選択する。

ディスプレイ装置１は、パーソナルコンピュータのグラフィックスプロセッサや、テレビ受像器のチューナユニットをはじめとする画像ソース８と、ＨＤＭＩ（登録商標）規格、ＤＶＩ規格、ＤｉｓｐｌａｙＰｏｒｔ規格などのデジタルインタフェースを介して接続されている。そして前述のデジタルインタフェースを介して、ＬＣＤパネル２に表示すべき画像データが画像ソース８からディスプレイ装置１へと伝送される。

ディスプレイ装置１のタイミングコントローラ１００は、画像ソース８からＬＣＤパネル２に表示すべき画像データを受ける。タイミングコントローラ１００は、ＬＣＤパネル２の解像度に応じたドライバ制御信号（タイミング信号ＴＭＧと総称する）を発生し、画像データとともにゲートドライバ６およびソースドライバ４へと供給する。

ＬＣＤパネル２は、２つの領域に分割されている。複数のソースドライバ４は、ＬＣＤパネル２の第１領域に割り当てられた第１ソースドライバ群４＿１と、ＬＣＤパネル２の第２領域に割り当てられた第２ソースドライバ群４＿２と、を含む。

第１のタイミングコントローラ１００ａは、画像ソース８からの画像データを受け、第１ソースドライバ群４＿１と、ゲートドライバ６と、を制御する。第２のタイミングコントローラ１００ｂは、画像ソース８からの画像データを受け、第２ソースドライバ群４＿２を制御する。なお、第１ソースドライバ群４＿１、第２ソースドライバ群４＿２はそれぞれ、ひとつ、あるいは複数のソースドライバを含んでもよい。

第１のタイミングコントローラ１００ａを、マスタータイミングコントローラとも称し、第２のタイミングコントローラ１００ｂを、スレーブタイミングコントローラとも称する。

はじめに、タイミングコントローラ１００ａ、１００ｂに共通の構成を説明する。タイミングコントローラ１００は、入力Ｉ／Ｆ（インタフェース）１０２、ロジック部１０４、タイミング信号発生器１０６、タイミング信号用の出力インタフェース１０８、画像用の出力インタフェース１１０、を備える。

入力インタフェース１０２は、画像ソース８からの画像データを受け、ＲＧＢの画像データＲＧＢと、ピクセルクロックＣＬＫ、データイネーブル信号ＤＥ等を取得して、それらをロジック部１０４へと出力する。ロジック部１０４は、画像データＲＧＢに必要な信号処理を施し、出力インタフェース１１０へと出力する。

画像用の出力インタフェース１１０は、ソースドライバ４とＲＳＤＳ規格（Reduced Swing Differential Signaling）やＬＶＤＳ規格（Low Voltage Differential Signaling）等のバスを介して接続されており、画素ごとの画像データ（ＲＧＢデータ）を順に出力する。

ロジック部１０４は入力された信号にもとづいて、各フレームの所定のタイミングにおいてアサートされる基準信号ＲＥＦを発生し、タイミング信号発生器１０６および後述の制御パラメータ発生器１２０へと出力する。

タイミング信号発生器１０６は、以下のドライバ制御信号を発生する。当業者には各ドライバ制御信号の名称および記号が、メーカによって異なる場合があることが理解される。

１．ソースドライバに対するドライバ制御信号
１．１ スタートパルス（ＳＴＨ）
ソースドライバ４およびゲートドライバ６はそれぞれ、ＬＣＤパネル２のパネルサイズ（解像度）に応じて、複数個がカスケード接続される。タイミングコントローラ１００から出力された画像データおよびドライバ制御信号は、複数のソースドライバ４を順に経由していく。複数のソースドライバ４は、スタートパルスＳＴＨをシフトレジスタのように順に先送りする。スタートパルスＳＴＨが入力されているソースドライバ４が、画像データを取り込む。

１．２ ラッチパルス（ＬＯＡＤ）
ラッチパルスＬＯＡＤは、１走査ラインごとにアサートされる。ソースドライバ４は、ラッチパルスＬＯＡＤがアサートされると、１走査線分の画像データを取り込む。

１．３ 交流化信号（ＰＯＬ）
ソースドライバ４は、極性を交互に反転しながらＬＣＤパネル２を駆動する。交流化信号ＰＯＬによってソースドライバ４の極性が決定される。

２．ゲートドライバに対するドライバ制御信号
２．１ 垂直シフト方向入出力信号（ＳＴＶ）
カスケード接続された複数のゲートドライバ６へと供給される。垂直シフト方向入出力信号ＳＴＶは、複数のゲートドライバ６によって順にシフトされる。

２．２ 垂直転送クロック（ＣＰＶ）
各ゲートドライバ６は、入力された上述の垂直シフト方向入出力信号ＳＴＶを、この垂直転送クロックＣＰＶのポジティブエッジのタイミングで取り込む。

２．３ 出力イネーブル（ＯＥ）
ゲートドライバ６の出力端子の状態を制御するデータである。出力イネーブルＯＥがアサートされると、走査線ＳＬに駆動電圧が印加され、ネゲートされると走査線ＳＬの電位が固定される。

ドライバ制御信号のパルス幅や発生タイミングは、パネルの解像度に応じて固有の値に定められる。ドライバ制御信号は、出力インタフェース１０８を介して、ソースドライバ４およびゲートドライバ６へと供給される。

マスタータイミングコントローラ１００ａとスレーブタイミングコントローラ１００ｂは、Ｎ個の制御パラメータ（Ｎ≧２）を共有する。Ｎ個の制御パラメータのひとつ、あるいは複数は、ソースドライバ４に送信され、ソースドライバ４において利用されるデータであってもよい。またＮ個の制御パラメータの別のひとつ、あるいは複数は、タイミングコントローラ１００ａ、１００ｂ自身において利用されるデータであってもよい。

たとえばソースドライバ４が、ある時間ごとに、データ線ＤＬに印加すべき駆動電圧の極性を反転する反転駆動を行う場合に、極性を示すデータは、制御パラメータのひとつでありえる。またソースドライバ４のモードが複数から選択可能である場合に、モードの切りかえのトリガーとなる信号、あるいはモードを指示する信号は、制御パラメータのひとつでありえる。あるいはタイミングコントローラ１００の動作モードが複数から選択可能である場合に、モードの切りかえのトリガーとなる信号、あるいはモードを指示する信号は、制御パラメータのひとつでありえる。制御パラメータＰＲＭのいくつかは、出力Ｉ／Ｆ１０８から第１ソースドライバ群４＿１に送信される。

マスタータイミングコントローラ１００ａは、制御パラメータ発生器１２０、エンコーダ１２２、トランスミッタ１２４、通信端子１２６を備える。

通信端子１２６は、タイミングコントローラ１００ｂ側の通信端子１２８と単一の信号線１２７を介して接続される。なお「単一の信号線」とは、１本のバスとも捕らえることができる。したがって、単一の信号線は、（i）シングルエンドのデータ線とクロック線のペアであって２本の配線を含んでもよいし、（ii）差動データ線とクロック線のペアであって３本の配線を含んでもよいし、（iii）クロック埋め込み型（ＣＤＲ方式ともいう）のシングルエンドのデータ線であって１本の配線を含んでもよいし、（iv）クロック埋め込み型の差動データ線であって２本の配線を含んでもよい。

制御パラメータ発生器１２０は、Ｎ個の制御パラメータＰＲＭ１〜ＰＲＭＮを生成する。Ｎ個の制御パラメータＰＲＭ１〜ＰＲＭＮはそれぞれ、１フレーム内あるいは１ライン内において、所定の異なるタイミングで更新される。

エンコーダ１２２は、Ｎ個の制御パラメータＰＲＭ１〜ＰＲＭＮをエンコードし、コマンドＣＭＤに変換する。トランスミッタ１２４は、コマンドＣＭＤを、単一の共通の信号線１２７を介して、スレーブタイミングコントローラ１００ｂに出力する。

スレーブタイミングコントローラ１００ｂは、レシーバ１３０、デコーダ１３２を備える。

レシーバ１３０は、マスタータイミングコントローラ１００ａから信号線１２７を介して、コマンドＣＭＤを時分割で受信する。デコーダ１３２は、レシーバ１３０が受信したコマンドＣＭＤをデコードし、もとのＮ個の制御パラメータＰＲＭ１〜ＰＲＭＮを復元する。復元された複数の制御パラメータＰＲＭの一部は、出力Ｉ／Ｆ１０８から第２ソースドライバ群４＿２に送信される。

以上がディスプレイ装置１の全体構成である。

図３は、マスタータイミングコントローラ１００ａ、スレーブタイミングコントローラ１００ｂの具体的な構成例を示す回路図である。

制御パラメータ発生器１２０は、Ｎ個の制御パラメータＰＲＭ１〜ＰＲＭＮそれぞれを、１フレーム内、あるいは１ライン内の所定の異なるタイミングで更新する。

そしてエンコーダ１２２は、ｉ番目（１≦ｉ≦Ｎ）の制御パラメータＰＲＭｉが更新されると、それをエンコードしてコマンドＣＭＤを生成する。トランスミッタ１２４は、エンコーダ１２２によりコマンドＣＭＤが生成されるごとに、コマンドＣＭＤをレシーバ１３０に送信する。

デコーダ１３２は、１フレーム内あるいは１ライン内において、Ｎ個の制御パラメータＰＲＭ１〜ＰＲＭＮそれぞれが更新されるべきタイミングを知っている。そしてデコーダ１３２は、レシーバ１３０がコマンドＣＭＤを受信したタイミングに応じて、そのコマンドＣＭＤが何番目の制御パラメータＰＲＭｉを含むかを判定する。

たとえばエンコーダ１２２は、コマンド変換部１４０、マルチプレクサ１４２、セレクタコントローラ１４４を含む。コマンド変換部１４０は、制御パラメータＰＲＭ１〜ＰＲＭＮを受け、それぞれを所定の形式のコマンドＣＭＤ１〜ＣＭＤＮに変換する。コマンドＣＭＤの形式は特に限定されない。

たとえばコマンドＣＭＤは、以下のフォーマットに準拠してもよい。
コマンドＣＭＤのヘッダ部分には、命令の種類を示すシンボルが挿入され、それに続いて、送信すべきデータが挿入される。

たとえば、タイミングコントローラ１００ａとタイミングコントローラ１００ｂの間で、リード命令とライト命令がサポートされているとする。タイミングコントローラ１００ａからタイミングコントローラ１００ｂへの制御パラメータＰＲＭ１〜ＰＲＭＮの送信は、ライト命令によりサポートされる。したがって、コマンド変換部１４０は、コマンドＣＭＤの先頭にライト命令を示すシンボルを付加する。

そしてコマンド変換部１４０は、送信すべき制御パラメータＰＲＭを所定のフォーマットで符号化し、および／またはパリティビットを付加したビット列を、コマンドＣＭＤのデータ部分に挿入する。

マルチプレクサ１４２は、あるコマンドＣＭＤｉが更新されると、それを選択し、トランスミッタ１２４へと出力する。セレクタコントローラ１４４は、各制御パラメータＰＲＭが更新されるタイミングを知っており、適切なタイミング、期間において、マルチプレクサ１４２に、更新される制御パラメータＰＲＭに対応するコマンドＣＭＤを選択させる。

なお、コマンド変換部１４０における変換処理が、すべての制御パラメータＰＲＭ１〜ＰＲＭＮに対して共通である場合、コマンド変換部１４０とマルチプレクサ１４２を入れ替えてもよい。

トランスミッタ１２４は、マルチプレクサ１４２により選択されたコマンドＣＭＤをレシーバ１３０に送信する。トランスミッタ１２４は、パラレルシリアル変換器であってもよい。

レシーバ１３０は、トランスミッタ１２４から送信されるコマンドＣＭＤを受信し、デマルチプレクサ１５０へ出力する。レシーバ１３０は、シリアル形式のコマンドＣＭＤをパラレル形式に変換するシリアルパラレル変換器であってもよい。

デコーダ１３２は、デマルチプレクサ１５０、コマンド逆変換部１５２、セレクタコントローラ１５４を含む。

セレクタコントローラ１５４は、Ｎ個の制御パラメータＰＲＭ１〜ＰＲＭＮそれぞれが更新されるべきタイミングに応じた受信タイミングにおいてアサートされるＮ個の選択信号ＳＥＬ１〜ＳＥＬＮを生成する。デコーダ１３２は、ｉ番目の選択信号がアサートされる期間に入力されたコマンドを、ｉ番目の制御パラメータに対応づける。

具体的には、デマルチプレクサ１５０の制御端子には、セレクタコントローラ１５４が生成する選択信号ＳＥＬ１〜ＳＥＬＮが入力される。デマルチプレクサ１５０は、ｉ番目の選択信号ＳＥＬｉがアサートされるとき、入力されたコマンドを、ｉ番目の出力端子からＣＭＤｉとして出力する。

コマンド逆変換部１５２は、デマルチプレクサ１５０からのコマンドＣＭＤ１〜ＣＭＤＮを受ける。コマンド逆変換部１５２は、コマンドＣＭＤ１〜ＣＭＤＮそれぞれをデコードし、制御パラメータＰＲＭ１〜ＰＲＭＮを取得する。

たとえばコマンド逆変換部１５２は、コマンドＣＭＤのヘッダに含まれるシンボルを抽出し、ライト命令であるか、リード命令であるかを判定する。そしてあるコマンドＣＭＤｉが、そしてライト命令であり、かつｉ番目の選択信号ＳＥＬｉがアサートされるときに受信されたものであるときに、そのコマンドＣＭＤｉに含まれるデータ部分をコマンド変換部１４０と逆の手順で復号し、制御パラメータＰＲＭｉを取り出す。

以上がタイミングコントローラ１００の構成である。続いてその動作を説明する。
図４は、マスタータイミングコントローラ１００ａおよびスレーブタイミングコントローラ１００ｂの動作波形図である。

図４には上から順に、ドライバ制御信号のひとつであるｖｂｌａｎｋ、マスタータイミングコントローラ１００ａが生成する制御パラメータＰＲＭ１〜ＰＲＭ３（ここでは、Ｎ＝３）、タイミングコントローラ１００ａにおける選択信号ＳＥＬ１〜ＳＥＬ３、信号線１２７を介して伝送されるコマンドＣＭＤ、スレーブタイミングコントローラ１００ｂにおける選択信号ＳＥＬ１〜ＳＥＬ３、スレーブタイミングコントローラ１００ｂにおいて再生された制御パラメータＰＲＭ１〜ＰＲＭ３が示される。

ｖｂｌａｎｋ信号は、１フレーム内において、画像データが存在しない上部および下部の走査ラインにわたりアサート（ハイレベル）となる信号であり、マスタータイミングコントローラ１００ａ、スレーブタイミングコントローラ１００ｂそれぞれにおいて、タイミング信号発生器１０６により生成される。

はじめに、マスタータイミングコントローラ１００ａの動作を説明する。
たとえば制御パラメータＰＲＭ１は、ｖｂｌａｎｋ信号がローレベル（ネゲート）される期間、つまり有効な画像データが含まれる期間において、所定の時間間隔で更新される。制御パラメータＰＲＭ２も、ｖｂｌａｎｋ信号がローレベル（ネゲート）される期間、所定の時間間隔で、制御パラメータＰＲＭ１と異なるタイミングで更新される。制御パラメータＰＲＭ３は、ｖｂｌａｎｋ信号がハイレベル（アサート）される期間に、所定のタイミングで更新される。なお、制御パラメータＰＲＭ１〜ＰＲＭ３の更新タイミングは例示に過ぎず、本発明において特に限定されるものではない。

コマンド変換部１４０は、制御パラメータＰＲＭ１〜ＰＲＭ３を、コマンドＣＭＤ１〜ＣＭＤ３に変換する。マスタータイミングコントローラ１００ａのセレクタコントローラ１４４は、制御パラメータＰＲＭ１〜ＰＲＭ３それぞれが更新されるタイミングにおいてアサート（ハイレベル）される選択信号ＳＥＬ１〜ＳＥＬ３を生成する。ｉ番目の選択信号ＳＥＬｉがアサートされているとき、それに対応する制御パラメータＰＲＭｉがマルチプレクサ１４２により選択され、トランスミッタ１２４から送信される。

続いてスレーブタイミングコントローラ１００ｂの動作を説明する。
レシーバ１３０は、トランスミッタ１２４からのコマンドＣＭＤを受信する。セレクタコントローラ１５４は、スレーブタイミングコントローラ１００ｂに入力される画像データと同期して、マスタータイミングコントローラ１００ａの選択信号ＳＥＬ１〜ＳＥＬ３と同じタイミングでアサートされる選択信号ＳＥＬ１〜ＳＥＬ３を生成する。マスタータイミングコントローラ１００ａとスレーブタイミングコントローラ１００ｂには、同じ画像データが入力されるため、マスタータイミングコントローラ１００ａ、スレーブタイミングコントローラ１００ｂそれぞれにおいて生成される選択信号ＳＥＬ１〜ＳＥＬ３は、同じ波形とすることができる。

デマルチプレクサ１５０は、ｉ番目の選択信号ＳＥＬｉがアサートされる期間、その期間に受信したコマンドＣＭＤを、ｉ番目のコマンドＣＭＤｉに割り当てて出力する。コマンド逆変換部１５２は、ｉ番目のコマンドＣＭＤｉをデコードし、制御パラメータＰＲＭｉとして出力する。

以上がディスプレイ装置１の動作である。
このディスプレイ装置１によれば、マスタータイミングコントローラ１００ａとスレーブタイミングコントローラ１００ｂの間で、複数の制御パラメータＰＲＭ１〜ＰＲＭＮを値を同一として共有することができ、またそれらを同じタイミングで更新することができる。マスタータイミングコントローラ１００ａとタイミングコントローラ１００ｂの間は、単一の信号線１２７で結線すればよいため、図１の構成に比べて回路面積の増大を抑制できる。

また、スレーブタイミングコントローラ１００ｂにおいて、マスタータイミングコントローラ１００ａが制御パラメータＰＲＭを更新するタイミングを予測することにより、信号線１２７を伝送するコマンドＣＭＤの中に、何番目の制御パラメータかを示す識別子を埋め込む必要がないため、コマンドＣＭＤのデータ長を短くすることができる。

マスタータイミングコントローラ１００ａ、スレーブタイミングコントローラ１００ｂを設計、製造するチップベンダーにとっては、マスタータイミングコントローラ１００ａとスレーブタイミングコントローラ１００ｂを異なる製品としてラインナップすることは無駄となる。またマスタータイミングコントローラ１００ａ、スレーブタイミングコントローラ１００ｂのユーザにとっても、単一のタイミングコントローラ１００を、マスタータイミングコントローラ１００ａとスレーブタイミングコントローラ１００ｂで切りかえて使用することができれば、設計上、製造上の観点から便宜である。

以下、マスタータイミングコントローラ１００ａとスレーブタイミングコントローラ１００ｂの機能を切りかえ可能なタイミングコントローラ１００について説明する。

図５は、実施の形態に係るタイミングコントローラ１００のブロック図である。
タイミングコントローラ１００は、図２のマスタータイミングコントローラ１００ａとして動作するマスターモードと、図２のスレーブタイミングコントローラ１００ｂとして動作するスレーブモードが切りかえ可能に構成される。

たとえばタイミングコントローラ１００は、モード制御ピンＭＯＤＥを備え、外部から制御可能な電気的状態（ハイレベル、ローレベル、ハイインピーダンスなど）に応じて、モードが選択可能であってもよい。あるいは、外部のプロセッサからのコマンドに応じてモードが選択可能であってもよい。

タイミングコントローラ１００は、入力Ｉ／Ｆ１０２、ロジック部１０４、タイミング信号発生器１０６、出力Ｉ／Ｆ１０８、出力Ｉ／Ｆ１１０、制御パラメータ発生器１２０、エンコーダ１２２、トランスミッタ１２４、レシーバ１３０、デコーダ１３２を備える。それぞれの基本動作については図２を参照して説明した通りである。また通信端子１２９は、図３の通信端子１２６と１２７の機能を兼ねる。

制御パラメータ発生器１２０、エンコーダ１２２、トランスミッタ１２４は、マスターモードに設定されたときにアクティブとなり、スレーブモードに設定されると非アクティブとなる。

レシーバ１３０、デコーダ１３２は、スレーブモードに設定されたときにアクティブとなり、マスターモードに設定されると非アクティブとなる。

タイミングコントローラ１００は、マスターモードに設定されたときには、制御パラメータ発生器１２０が生成する制御パラメータＰＲＭ１〜ＰＲＭＮにもとづいて動作し、スレーブモードに設定されたときには、デコーダ１３２が生成する制御パラメータＰＲＭ１〜ＰＲＭＮにもとづいて動作する。また出力Ｉ／Ｆ１０８は、マスターモードに設定されたときには、制御パラメータ発生器１２０が生成する制御パラメータＰＲＭ１〜ＰＲＭＮの一部を、第１ソースドライバ群４＿１に送信してもよく、スレーブモードに設定されたときには、デコーダ１３２が生成する制御パラメータＰＲＭ１〜ＰＲＭＮの一部を、第２ソースドライバ群４＿２に送信してもよい。

図６は、図５のタイミングコントローラ１００の具体的な構成例を示す回路図である。
この構成例では、エンコーダ１２２のセレクタコントローラ１４４と、エンコーダ１２２のセレクタコントローラ１５４が共有されている。これにより回路面積を削減できる。さらにマルチプレクサ１４２とデマルチプレクサ１５０は、双方向スイッチを用いて構成することにより、共有してもよい。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１変形例）
エンコーダ１２２は、ある制御パラメータＰＲＭｉを、何番目の制御パラメータであるか（つまりｉ）を示す識別子と、その制御パラメータＰＲＭｉの値を示すデータと、を含む形式でエンコードを行い、コードＣＯＤＥを生成してもよい。一方、デコーダ１３２は、コマンドＣＭＤに含まれる識別子にもとづいて、それに付随するデータが、何番目の制御パラメータの値を示すものか判定してもよい。

この変形例によれば、識別子のビット数分、コードＣＯＤＥのデータ長が長くなるが、マスタータイミングコントローラ１００ａ、スレーブタイミングコントローラ１００ｂにおけるマルチプレクサ１４２、セレクタコントローラ１４４が不要となるため、回路面積を小さくできる場合がある。

（第２変形例）
実施の形態では、液晶ディスプレイについて説明をしたが、本発明はそれに類するマトリクス型ディスプレイに広く適用できる。またドライバ制御信号の種類は上述のそれらに限定されない。データドライバおよびスキャンドライバの種類に応じて、供給すべきドライバ制御信号の種類は異なるが、これらも当然に本発明の範囲に含まれる。

（用途）
ディスプレイ装置１００は、テレビ受像器に搭載されてもよいし、コンピュータに外付けされるモニタであってもよい。あるいはノート型コンピュータや、タブレット端末、携帯電話端末、カーナビゲーションシステムなどの電子機器に搭載されてもよく、その形態は特に限定されない。

以上、実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。

１…ディスプレイ装置、２…ＬＣＤパネル、４…ソースドライバ、６…ゲートドライバ、８…画像ソース、１００…タイミングコントローラ、１００ａ…マスタータイミングコントローラ、１００ｂ…スレーブタイミングコントローラ、１０２…入力Ｉ／Ｆ、１０４…ロジック部、１０６…タイミング信号発生器、１０８，１１０…出力Ｉ／Ｆ、１２０…制御パラメータ発生器、１２２…エンコーダ、１２４…トランスミッタ、１２６…通信端子、１２７…信号線、１２８，１２９…通信端子、１３０…レシーバ、１３２…デコーダ、１４０…コマンド変換部、１４２…マルチプレクサ、１４４…セレクタコントローラ、１５０…デマルチプレクサ、１５２…コマンド逆変換部、１５４…セレクタコントローラ、ＰＲＭ…制御パラメータ。

Claims (6)

1. ディスプレイ装置であって、
   ディスプレイパネルと、
   前記ディスプレイパネルの走査線を駆動するゲートドライバと、
   前記ディスプレイパネルのデータ線を駆動する複数のソースドライバと、
   画像ソースからの画像データを受け、前記複数のソースドライバのうち前記ディスプレイパネルの第１領域に割り当てられた第１ソースドライバ群と、前記ゲートドライバと、を制御するマスタータイミングコントローラと、
   前記画像ソースからの前記画像データを受け、前記複数のソースドライバのうち前記ディスプレイパネルの第２領域に割り当てられた第２ソースドライバ群を制御するスレーブタイミングコントローラと、
   を備え、
   前記マスタータイミングコントローラは、
   Ｎ個（Ｎ≧２）の制御パラメータを生成する制御パラメータ発生器と、
   前記Ｎ個の制御パラメータをエンコードし、コマンドに変換するエンコーダと、
   前記コマンドを、単一の共通の信号線を介して、前記スレーブタイミングコントローラに出力するトランスミッタと、
   を含み、
   前記スレーブタイミングコントローラは、
   前記マスタータイミングコントローラから前記信号線を介して、前記コマンドを時分割で受信するレシーバと、
   前記レシーバが受信した前記コマンドをデコードし、もとの前記Ｎ個の制御パラメータを復元するデコーダと、
   を含み、
   前記制御パラメータ発生器において、前記Ｎ個の制御パラメータは、前記画像データの１フレーム内、あるいは１ライン内における異なる複数の所定タイミングで更新され、
   前記エンコーダは、ｉ番目（１≦ｉ≦Ｎ）の制御パラメータが更新されると、それをエンコードして前記コマンドを生成し、前記トランスミッタは、前記コマンドが生成されるごとに、前記コマンドを送信し、
   前記デコーダは、前記複数の所定タイミングを知っており、前記レシーバが前記コマンドを受信したタイミングが、前記スレーブタイミングコントローラが受信した前記画像データの１フレーム内、あるいは１ライン内における前記複数の所定タイミングのいずれであるかに応じて、前記コマンドが何番目の制御パラメータを含むかを判定することを特徴とするディスプレイ装置。
2. 前記デコーダは、前記Ｎ個の制御パラメータそれぞれが更新されるべきタイミングに応じた受信タイミングにアサートされるＮ個の選択信号を生成するセレクタコントローラを含み、ｉ番目の選択信号がアサートされる期間に入力されたコマンドを、ｉ番目の制御パラメータに対応づけることを特徴とする請求項１に記載のディスプレイ装置。
3. 前記Ｎ個の制御パラメータの少なくともひとつは、前記ソースドライバに送信されるべきデータであることを特徴とする請求項１または２に記載のディスプレイ装置。
4. ディスプレイ装置に使用されるタイミングコントローラであって、
   前記ディスプレイ装置は、
   ディスプレイパネルと、
   前記ディスプレイパネルの走査線を駆動するゲートドライバと、
   前記ディスプレイパネルのデータ線を駆動する複数のソースドライバと、
   前記複数のソースドライバのうち前記ディスプレイパネルの第１領域に割り当てられた第１ソースドライバ群と、前記ゲートドライバとに接続される第１のタイミングコントローラと、
   前記複数のソースドライバのうち前記ディスプレイパネルの第２領域に割り当てられた第２ソースドライバ群とに接続される第２のタイミングコントローラと、
   を備え、
   前記第１、第２のタイミングコントローラは同一の構成を有し、
   前記タイミングコントローラは、（i）画像ソースからの画像データを受け、前記ゲートドライバおよび前記第１ソースドライバ群を制御するマスターモードと、（ii）前記画像ソースからの前記画像データを受け、前記第２ソースドライバ群を制御するスレーブモードと、が切りかえ可能に構成され、
   前記タイミングコントローラは、
   前記マスターモードに設定されたときアクティブとなり、Ｎ個（Ｎ≧２）の制御パラメータを生成する制御パラメータ発生器と、
   前記マスターモードに設定されたときアクティブとなり、前記Ｎ個の制御パラメータをエンコードし、コマンドに変換するエンコーダと、
   前記マスターモードに設定されたときアクティブとなり、前記コマンドを、単一の共通の信号線を介して、前記スレーブモードに設定されたタイミングコントローラに出力するトランスミッタと、
   前記スレーブモードに設定されたときアクティブとなり、前記マスターモードに設定されたタイミングコントローラから前記信号線を介して、前記コマンドを時分割で受信するレシーバと、
   前記スレーブモードに設定されたときアクティブとなり、前記レシーバが受信した前記コマンドをデコードし、もとの前記Ｎ個の制御パラメータを復元するデコーダと、
   を備え、
   （i）前記マスターモードに設定されたとき、前記制御パラメータ発生器が生成した前記Ｎ個の制御パラメータにもとづいて動作し、（ii）前記スレーブモードに設定されたとき、前記デコーダにより復元された前記Ｎ個の制御パラメータにもとづいて動作し、
   前記マスターモードに設定されたとき、前記制御パラメータ発生器において、前記Ｎ個の制御パラメータは、前記画像データの１フレーム内、あるいは１ライン内における異なる複数の所定タイミングで更新され、
   前記マスターモードに設定されたとき、前記エンコーダは、ｉ番目（１≦ｉ≦Ｎ）の制御パラメータが更新されると、それをエンコードして前記コマンドを生成し、前記トランスミッタは、前記コマンドが生成されるごとに、前記コマンドを送信し、
   前記スレーブモードに設定されたとき、前記デコーダは、前記複数の所定タイミングを知っており、前記レシーバが前記コマンドを受信したタイミングが、前記スレーブタイミングコントローラが受信した前記画像データの１フレーム内、あるいは１ライン内における前記複数の所定タイミングのいずれであるかに応じて、前記コマンドが何番目の制御パラメータを含むかを判定することを特徴とするタイミングコントローラ。
5. 前記デコーダは、前記Ｎ個の制御パラメータそれぞれが更新されるべきタイミングに応じた受信タイミングにアサートされるＮ個の選択信号を生成するセレクタコントローラを含み、ｉ番目の選択信号がアサートされる期間に入力されたコマンドを、ｉ番目の制御パラメータに対応づけることを特徴とする請求項４に記載のタイミングコントローラ。
6. 前記Ｎ個の制御パラメータの少なくともひとつは、前記ソースドライバに送信されるべきデータであることを特徴とする請求項４または５に記載のタイミングコントローラ。

Images