CN101510398A - 源极驱动电路 - Google Patents

Abstract

本发明涉及一种源极驱动电路，包括多个源极驱动器、第一开关与第二开关。源极驱动器的各传输线耦接了第一开关与第二开关。在第一期间，第一开关导通，源极驱动器可产生第一驱动信号，依序通过传输线、第一开关，进而驱动显示面板的奇数行像素。在第二期间，第二开关导通，源极驱动器可产生第二驱动信号，依序通过传输线、第二开关，进而驱动显示面板的偶数行像素。因此，改善了现有源极驱动器的各传输线仅能对应一行像素的问题，大幅减少硬件成本。

Description

源极驱动电路

技术领域

本发明是有关于一种液晶显示器，且特别是有关于一种液晶显示器的源极驱动电路。

背景技术

图1是现有的一种源极驱动器的电路图。请参照图1，源极驱动器100利用数字模拟转换器110将数字视频数据转换成模拟驱动信号，通过传输线120传递至输出缓冲器130。接着，模拟驱动信号再通过数据线140借以驱动各像素P₁₀。值得一提的是，现有的源极驱动器100的每一条传输线120仅对应一条数据线140。亦即，每一条传输线120仅对应一行像素。因此，现有的源极驱动电路需要大量的传输线与源极驱动器。

有鉴于此，现有技术利用两个薄膜晶体管(Thin Film Transistor，简称TFT)来实现每一个像素，借以减少源极驱动器的数量。图2是现有的一种显示面板的电路图。请参照图2，源极驱动器101的一针脚(输出端)电性连接至两条数据线(141、142)，而每一条数据线可对应两行像素，因此可减少源极驱动器101的数量。然而，显示面板150的每一个像素却需使用两个TFT(T₁与T₂)来实施，且每一个像素需要两条扫描线来控制。

承上述，假设TFT T₁与T₂为N沟道晶体管。当扫描线152、154的电压为高电位时，数据线141则可对像素P₁₁进行充电。当扫描线151、152的电压为高电位时，数据线141则可对像素P₁₂进行充电。当扫描线153、154的电压为高电位时，数据线142则可对像素P₁₃进行充电。当扫描线151、153的电压为高电位时，数据线142则可对像素P₁₄进行充电。上述的作法虽可减少源极驱动器101的数量，但是每一像素却需要两个TFT，因此会导致开口率降低。

图3是现有的另一种显示面板的电路图。请参照图3，源极驱动器102的一针脚(输出端)电性连接至一条数据线(143)，而每一条数据线可对应两行像素，因此可减少源极驱动器102的数量。假设TFT T₃与T₄为N沟道晶体管。当扫描线155与致能线161的电压为高电位时，数据线143则可对像素P₂₁进行充电。当扫描线156与致能线161的电压为高电位时，数据线143则可对像素P₂₂进行充电。当扫描线156与致能线162的电压为高电位时，数据线143则可对像素P₂₃进行充电。当扫描线157与致能线162的电压为高电位时，数据线143则可对像素P₂₄进行充电。

上述的作法虽可减少源极驱动器102的数量，然而，显示面板170的每一个像素却需使用两个TFT(T₃与T₄)来实施，且每一个像素需要一条扫描线与一条致能线来控制，因此不但会导致开口率降低，更会增加硬件成本。

发明内容

本发明提供一种源极驱动电路，在源极驱动器的各传输线配置第一开关与第二开关。各传输线通过第一开关与第二开关可对应至少两行的像素。因此，能减少源极驱动器中传输线的数量，借以降低硬件成本。

本发明提出一种源极驱动电路，适用于显示面板，此源极驱动电路包括多个源极驱动器与多个控制电路，上述控制电路分别耦接上述源极驱动器，而各控制电路又包括多个第一开关与多个第二开关。在第一期间，源极驱动器分别通过多条传输线输出第一驱动信号。在第二期间，源极驱动器分别通过上述传输线输出第二驱动信号。多个第一开关分别耦接上述传输线之一。在第一期间，第一开关导通，借以将第一驱动信号传递至显示面板的奇数行像素。多个第二开关，分别耦接上述传输线之一。在第二期间，第二开关导通，借以将第二驱动信号传递至显示面板的偶数行像素。

在本发明的一实施例中，其中第一开关的栅极端耦接时序控制器，借以接收时序控制器所提供的第一控制信号。第二开关的栅极端耦接时序控制器，借以接收时序控制器所提供的第二控制信号，其中第一控制信号的电压电位与第二控制信号的电压电位相反。

在本发明的一实施例中，时序控制器包括控制信号产生器，此控制信号产生器包括反相器与电位转换器。反相器接收第一电位信号，并产生第二电位信号。电位转换器的第一输入端、第二输入端、第一输出端与第二输出端分别耦接反相器的输入端、反相器的输出端、各个第一开关的栅极端与各个第二开关的栅极端，用以调整第一电位信号的电压电位与第二电位信号的电压电位，借以产生第一控制信号与第二控制信号。

在本发明的一实施例中，第一开关与第二开关为N沟道晶体管。在另一实施例中，在第一期间，第二开关为截止状态。在第二期间，第一开关为截止状态。

从另一观点来看，本发明提供一种源极驱动电路，适用于显示面板，此源极驱动电路包括多个源极驱动器。各个源极驱动器分别具有多条传输线，且各个源极驱动器分别包括多个第一开关与多个第二开关。上述第一开关分别耦接上述传输线之一。上述第二开关，分别耦接上述传输线之一。其中，在第一期间，第一开关导通，源极驱动器提供第一驱动信号，依序经由上述传输线、第一开关，进而驱动显示面板的奇数行像素。在第二期间，第二开关导通，源极驱动器提供第二驱动信号，依序经由上述传输线、第二开关，进而驱动显示面板的偶数行像素。

本发明在源极驱动器的各传输线配置了第一开关与第二开关。在第一期间，第一开关导通，源极驱动器可产生第一驱动信号，依序通过传输线、第一开关，进而驱动显示面板的奇数行像素。在第二期间，第二开关导通，源极驱动器可产生第二驱动信号，依序通过传输线、第二开关，进而驱动显示面板的偶数行像素。因此，改善了现有的一条传输线传递一驱动信号至一行像素，大幅减少硬件成本。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1是现有的一种源极驱动器的电路图。

图2是现有的一种显示面板的电路图。

图3是现有的另一种显示面板的电路图。

图4A是依照本发明的第一实施例的一种液晶显示器的架构图。

图4B是依照本发明的第一实施例的一种控制电路的电路图。

图4C是依照本发明的第一实施例的一种显示面板的电路图。

图4D是依照本发明的第一实施例的时序控制器的部分电路图。

图4E是依照本发明的第一实施例的各数据线、各扫描线、控制信号与时钟脉冲信号的信号波形图。

图5A是依照本发明的第二实施例的一种液晶显示器的架构图。

图5B是依照本发明的第二实施例的一种源极驱动器的架构图。

图5C是依照本发明的第二实施例的一种控制电路的电路图。

主要元件符号说明：

10、11：液晶显示器

20：控制器

21：低电压差动信号接收器

22：线缓冲器

23：低摆幅差动信号传输器

24：时序控制器

30、33：源极驱动电路

31：控制电路

32、34、100、101、102：源极驱动器

40：栅极驱动电路

41：栅极驱动器

50、150、170：显示面板

60、120：传输线

70：控制信号产生器

80：反相器

90：电位转换器

110、344：数字模拟转换器

130、345：输出缓冲器

140～143、D(1)_o～D(m)_o、D(1)_e～D(m)_e：数据线

151～157、G(1)～G(n)：扫描线

161、162：致能线

341：数据接收器

342：移位寄存器

343：数据锁存器

P₁₀～P₁₄、P₂₁～P₂₄：像素

T₁～T₄：薄膜晶体管

SW₁、SW₂：开关

EN_o、EN_e、STV、STH：控制信号

DS₁₁～DS_1m、DS₂₁～DS_2m：驱动信号

LS1、LS2：电位信号

clock：时钟脉冲信号

data_o、data_e、data：数据

PT₁、PT₂：期间

具体实施方式

第一实施例

图4A是依照本发明的第一实施例的一种液晶显示器的架构图。请先参照图4A，液晶显示器10包括了控制器20、源极驱动电路30、栅极驱动电路40与显示面板50。控制器20包括了低电压差动信号(Low Voltage DifferentialSignaling Receiver，简称LVDS)接收器21、线缓冲器(Line Buffer)22、低摆幅差动信号(Reduced Swing Differential Signaling，简称RSDS)传输器23与时序控制器24。控制器20可接收数字视频数据data与时钟脉冲信号clock，通过低电压差动信号接收器21对数字视频数据data进行数据处理，再由线缓冲器22将数字视频数据data分成奇数线数据data_o与偶数线数据data_e，接着通过低摆幅差动信号传输器23对奇数线数据data_o与偶数线数据data_e进行数据处理，并提供给源极驱动电路30。

此外，控制器20更可利用时序控制器24产生垂直控制信号STV给栅极驱动电路40，且可产生水平控制信号STH、第一控制信号EN_o与第二控制信号EN_e给源极驱动电路30。栅极驱动电路40包括了多个栅极驱动器41。熟习本领域技术者应当知道栅极驱动电路40的实施方式，在此不再赘述。值得注意的是，本实施例的源极驱动电路30包括了多个控制电路31与多个源极驱动器32。源极驱动电路30例如可配置于显示面板50的非有源区。

图4B是依照本发明的第一实施例的一种控制电路的电路图。图4C是依照本发明的第一实施例的一种显示面板的电路图。请合并参照图4A～图4C，各源极驱动器32分别耦接多条传输线60。各控制电路31分别耦接源极驱动器32，控制电路31分别包括多个第一开关SW₁与多个第二开关SW₂。在本实施例中，第一开关SW₁与第二开关SW₂以N沟道晶体管为例进行说明，但在其他实施例中，第一开关SW₁与第二开关SW₂亦可用其他类型的开关来实施，例如可以是P沟道晶体管。

承上述，各第一开关SW₁分别耦接传输线60的其中一条。各第二开关SW₂分别耦接传输线60的其中一条。此外，各第一开关SW₁的栅极端耦接控制器20的时序控制器24，借以接收时序控制器24所提供的第一控制信号EN_o。各第二开关SW₂的栅极端耦接时序控制器24，借以接收时序控制器24所提供的第二控制信号EN_e。在本实施例中，第一控制信号EN_o的电压电位与第二控制信号EN_e的电压电位互为相反。以下则针对第一控制信号EN_o与第二控制信号EN_e的生成方式作详细的说明。

图4D是依照本发明的第一实施例的时序控制器的部分电路图。请参照图4A与图4D。时序控制器24包括控制信号产生器70。控制信号产生器70包括反相器80、电位转换器(Level Shifter)90。反相器80可接收时序控制器24内部自行产生的第一电位信号LS1，并将第一电位信号LS1的电压电位转态，借以产生第二电位信号LS2。电位转换器90用以调整第一电位信号LS1的电压电位与第二电位信号LS2的电压电位。如此一来则可产生第一控制信号EN_o与第二控制信号EN_e。以下则针对源极驱动电路30的作动原理作更进一步的说明。

图4E是依照本发明的第一实施例的各数据线、各扫描线、控制信号与时钟脉冲信号的信号波形图。在第一期间PT₁，源极驱动电路30的源极驱动器32可依据奇数线数据data_o而产生第一驱动信号DS₁₁、DS₁₂...、DS_1m并通过传输线60输出。此时，第一开关SW₁接收第一控制信号EN_o而导通；第二开关SW₂接收第二控制信号EN_e而截止。因此，第一驱动信号DS₁₁、DS₁₂...、DS_1m可分别通过第一开关SW₁而传递至奇数条的数据线D(1)_o、D(2)_o...、D(m)_o，借以驱动显示面板50的奇数行像素。

在第二期间PT₂，源极驱动器32可依据偶数线数据data_e而产生第二驱动信号DS₂₁、DS₂₂...、DS_2m并通过传输线60输出。此时，第一开关SW₁接收第一控制信号EN_o而截止；第二开关SW₂接收第二控制信号EN_e而导通。因此，第二驱动信号DS₂₁、DS₂₂...、DS_2m可分别通过第二开关SW₂而传递至偶数条的数据线D(1)_e、D(2)_e...、D(m)_e，借以驱动显示面板50的偶数行像素。

在本实施例中，第一驱动信号DS₁₁、DS₁₃...的电压电位与第一驱动信号DS₁₂、DS₁₄...的电压电位可互为相反。第二驱动信号DS₂₁、DS₂₃...的电压电位与第二驱动信号DS₂₂、DS₂₄...的电压电位可互为相反。在第一期间PT₁开始时，可对第一驱动信号DS₁₁、DS₁₂...、DS_1m进行电压电位反转。另外，在第二期间PT₂开始时，可对第二驱动信号DS₂₁、DS₂₂...、DS_2m进行电压电位反转。如此一来则可达成极性反转的功效。

综合上述，本实施例利用第一开关SW₁与第二开关SW₂的导通与否，使每一条传输线60可对应两条数据线。亦即，在第一期间PT₁，导通第一开关SW₁，借以驱动奇数条的数据线D(1)_o～D(m)_o。此外，在第二期间PT₂，导通第二开关SW₂，借以驱动偶数条的数据线D(1)_e～D(m)_e。因此本实施例的源极驱动器32所使用的传输线60数量仅需现有的源极驱动器所使用的传输线数量的一半，大幅节省了硬件成本。再从另一角度来看，本实施例的源极驱动器32的各输出端可对应驱动两条数据线，因此本实施例所使用的源极驱动器32的数量仅为现有的源极驱动器的数量的一半，大幅节省了硬件成本。再者，本实施例的各像素仅需使用一个TFT，因此不会造成开口率下降的问题。

值得一提的是，虽然上述实施例中已经对源极驱动电路描绘出了一个可能的型态，但所属技术领域中具有通常知识者应当知道，各厂商对于源极驱动电路的设计都不一样，因此本发明的应用当不限制于此种可能的型态。换言之，只要是源极驱动电路利用开关的切换，使传输线能在第一期间传递第一驱动信号借以驱动奇数行像素，并使传输现在第二期间传递第二驱动信号借以驱动偶数行像素，就已经是符合了本发明的精神所在。以下再举一个实施例以便本领域具有通常知识者能够更进一步的了解本发明的精神，并实施本发明。

第二实施例

熟习本领域技术者可依其需求而改变源极驱动电路的电路架构，例如图5A是依照本发明的第二实施例的一种液晶显示器的架构图。图5B是依照本发明的第二实施例的一种源极驱动器的架构图。请合并参照图5A与图5B，本实施例的液晶显示器11与图4A的液晶显示器10相类似。不同之处在于，本实施例将上述实施例的控制电路31整合于源极驱动电路33的源极驱动器34中。更详细地说，本实施例的源极驱动器34包括了数据接收器(Data Receiver)341、移位寄存器(Shift Register)342、数据锁存器(Data Latch)343、数字模拟转换器(Digital Analog Converter，简称DAC)344、输出缓冲器(Output Buffer)345与控制电路31。熟习本领域技术者应当知道数据接收器341、移位寄存器342、数据锁存器343、数字模拟转换器344与输出缓冲器345的实施方式，在此则不再赘述。

图5C是依照本发明的第二实施例的一种控制电路的电路图。请合并参照图5A～图5C，假设输出缓冲器345具有m个输出端且分别耦接一条传输线60，其中m为大于1的正整数。控制电路31可耦接于输出缓冲器345的输出端，通过第一开关SW₁与第二开关SW₂，可将传输线60所传递的第一驱动信号DS₁₁、DS₁₂...、DS_1m传递至奇数条的数据线D(1)_o、D(2)_o...、D(m)_o，并可将传输线60所传递的第二驱动信号DS₂₁、DS₂₂...、DS_2m传递至偶数条的数据线D(1)_e、D(2)_e...、D(m)_e。亦即，源极驱动器34中的N条传输线60通过控制电路31可对应至2m条的数据线。因此本实施例也可大幅减少源极驱动器34的传输线60的数量，进而减少硬件成本。

请再参照图5A，熟习本领域技术者还可依其需求而将上述实施例的控制信号产生器70设置于时序控制器24之外。如此一来，仍可产生第一控制信号EN_o与第二控制信号EN_e。

综上所述，本发明在源极驱动器的各传输线配置了第一开关与第二开关，使各传输线可对应多条的数据线。因此可减少硬件成本。此外本发明的实施例至少具有下列优点：

1.源极驱动器的各输出端通过控制电路可对应两条数据线，因此本发明的实施例所使用的源极驱动器的数量仅为现有的源极驱动器的数量的一半，因此可节省硬件成本。

2.本发明的实施例的各像素仅需使用一个TFT，因此不会造成开口率下降的问题。

3.将控制电路整合于源极驱动器中，还可减少源极驱动器的传输线数量。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (10)

1.一种源极驱动电路，适用于一显示面板，该源极驱动电路，包括：

多个源极驱动器，在一第一期间，该些源极驱动器分别通过多条传输线输出一第一驱动信号，在一第二期间，该些源极驱动器分别通过该些传输线输出一第二驱动信号；以及

多个控制电路，分别耦接该些源极驱动器，该些控制电路分别包括：

多个第一开关，分别耦接该些传输线之一，在该第一期间，该些第一开关导通，借以将该第一驱动信号传递至该显示面板的奇数行像素；以及

多个第二开关，分别耦接该些传输线之一，在该第二期间，该些第二开关导通，借以将该第二驱动信号传递至该显示面板的偶数行像素。

2.如权利要求1所述的源极驱动电路，其特征在于，该些第一开关的栅极端耦接一时序控制器，借以接收该时序控制器所提供的一第一控制信号，该些第二开关的栅极端耦接该时序控制器，借以接收该时序控制器所提供的一第二控制信号，其中该第一控制信号的电压电位与该第二控制信号的电压电位相反。

3.如权利要求2所述的源极驱动电路，其特征在于，该时序控制器包括一控制信号产生器，且该控制信号产生器，包括：

一反相器，接收一第一电位信号，并产生一第二电位信号；以及

一电位转换器，其第一输入端、第二输入端、第一输出端与第二输出端分别耦接该反相器的输入端、该反相器的输出端、该些第一开关的栅极端与该些第二开关的栅极端，用以调整该第一电位信号的电压电位与该第二电位信号的电压电位，借以产生该第一控制信号与该第二控制信号。

4.如权利要求1所述的源极驱动电路，其特征在于，该些第一开关与该些第二开关为N沟道晶体管。

5.如权利要求1所述的源极驱动电路，其特征在于，在该第一期间，该些第二开关为截止状态，在该第二期间，该些第一开关为截止状态。

6.一种源极驱动电路，适用于一显示面板，该源极驱动电路，包括：

多个源极驱动器，分别具有多条传输线，且该些源极驱动器分别包括：

多个第一开关，分别耦接该些传输线之一；以及

多个第二开关，分别耦接该些传输线之一；

其中，在一第一期间，该些第一开关导通，该些源极驱动器提供一第一驱动信号，依序经由该些传输线、各该第一开关，进而驱动该显示面板的奇数行像素，在一第二期间，该些第二开关导通，该些源极驱动器提供一第二驱动信号，依序经由该些传输线、各该第二开关，进而驱动该显示面板的偶数行像素。

7.如权利要求6所述的源极驱动电路，其特征在于，该些第一开关的栅极端耦接一时序控制器，借以接收该时序控制器所提供的一第一控制信号，该些第二开关的栅极端耦接该时序控制器，借以接收该时序控制器所提供的一第二控制信号，其中该第一控制信号的电压电位与该第二控制信号的电压电位相反。

8.如权利要求7所述的源极驱动电路，其特征在于，该时序控制器包括一控制信号产生器，且该控制信号产生器，包括：

一反相器，接收一第一电位信号，并产生一第二电位信号；以及

一电位转换器，其第一输入端、第二输入端、第一输出端与第二输出端分别耦接该反相器的输入端、该反相器的输出端、该些第一开关的栅极端与该些第二开关的栅极端，用以调整该第一电位信号的电压电位与该第二电位信号的电压电位，借以产生该第一控制信号与该第二控制信号。

9.如权利要求6所述的源极驱动电路，其特征在于，该些第一开关与该些第二开关为N沟道晶体管。

10.如权利要求6所述的源极驱动电路，其特征在于，在该第一期间，该些第二开关为截止状态，在该第二期间，该些第一开关为截止状态。

Images