KR20090085424A

KR20090085424A - 표시장치와 그 구동방법

Info

Publication number: KR20090085424A
Application number: KR1020080011306A
Authority: KR
Inventors: 하성철
Original assignee: 엘지디스플레이 주식회사
Priority date: 2008-02-04
Filing date: 2008-02-04
Publication date: 2009-08-07
Also published as: KR101510879B1

Abstract

본 발명은 스캔 구동회로에 입력되는 제어신호를 줄이도록 한 표시장치와 그 구동방법에 관한 것이다.

이 표시장치는 데이터라인들과 게이트라인들이 교차되고 매트릭스 형태로 픽셀들이 배치되는 표시패널; 비디오 데이터신호를 상기 데이터라인들에 공급하는 데이터 구동회로; 게이트펄스를 상기 게이트라인들에 순차적으로 공급하는 게이트 구동회로; 및 상기 게이트펄스의 쉬프트를 제어하는 제1 제어신호와 상기 게이트 구동회로의 출력을 제어하기 위한 제2 제어신호를 발생하는 콘트롤러; 및 상기 제1 제어신호를 상기 제2 제어신호에 기초하여 샘플링한 후에 지연시켜 상기 게이트 구동회로의 동작을 개시시키는 제3 제어신호를 발생하는 제어신호 발생부를 구비한다.

Description

표시장치와 그 구동방법{Display Device and Driving Method thereof}

표시장치는 시각정보의 전달매체로서 각종 정보기기나 사무기기 등에 적용되고 있다. 가장 널리 보급된 표시장치인 음극선관(Cathode Ray Tube) 또는 브라운관은 무게와 부피가 큰 문제점이 있다. 이러한 음극선관의 한계를 극복할 수 있는 많은 종류의 평판표시소자(Flat Panel Display)가 개발되고 있다.

평판표시장치에는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 유기 발광다이오드소자(Organic Light Emitting Diode Device, OLED) 등이 있다. 이 중, 액정표시장치는 전자제품의 경박단소 추세를 만족할 수 있고 양산성이 향상되고 있어 많은 응용분야에서 음극선관을 빠른 속도로 대체하고 있다. 특히, 박막트랜지스터(Thin Film Transistor : 이하, "TFT"라 한 다)를 이용하여 액정셀을 구동하는 액티브 매트릭스 타입의 액정표시소자는 화질이 우수하고 소비전력이 낮은 장점이 있으며, 최근의 양산기술 확보와 연구개발의 성과로 대형화와 고해상도화로 급속히 발전하고 있다.

평판표시장치는 데이터라인들과 스캔라인들이 직교되도록 배치되고 픽셀들이 매트릭스 형태로 배치된다. 액정표시장치나 유기 발광다이오드소자는 TFT의 게이트전극이 스캔라인들에 접속되기 때문에 스캔라인을 게이트라인으로 칭하기도 한다. 데이터라인들에는 표시하고자 하는 비디오 데이터전압이 공급되고 스캔라인들에는 스캔펄스(또는 게이트 펄스)가 순차적으로 공급된다. 스캔펄스가 공급되는 표시라인의 픽셀들에 비디오 데이터전압이 공급되며, 모든 표시라인들이 스캔펄스에 의해 순차적으로 스캐닝되면서 비디오 데이터를 표시한다.

평판표시장치의 스캔라인들에 스캔펄스를 공급하기 위한 스캔 구동회로는 통상 다수의 스캔 집적회로(Integrated Circuit, 이하 "IC"라 함)를 포함한다. 스캔 IC 각각은 스캔펄스를 순차적으로 출력하여야 하기 때문에 기본적으로 쉬프트 레지스터를 포함하며, 표시패널의 구동특성에 따라 쉬프트 레지스터의 출력 전압을 조정하기 위한 회로들과 출력 버퍼들을 포함할 수 있다. 이러한 스캔 구동회로는 타이밍 콘트롤러로부터 발생되는 많은 제어신호들에 응답하여 동작한다. 이하, 액정표시장치의 게이트 구동회로를 중심으로 평판표시장치의 스캔 구동회로를 설명하기로 한다.

도 1은 액정표시장치에 적용되는 게이트 구동회로의 게이트 IC를 나타낸다. 도 2는 게이트 구동회로를 제어하기 위한 제어신호와 그 스캔 구동회로의 출력신호 를 나타낸다.

도 1 및 도 2를 참조하면, 액정표시장치의 게이트 IC는 쉬프트 레지스터(10), 레벨 쉬프터(12) 및 쉬프트 레지스터(10)와 레벨 쉬프터(12) 사이에 접속된 다수의 논리곱 게이트(이하, "AND 게이트"라 함)(11)를 구비한다.

쉬프트 레지스터(10)는 종속적으로 접속된 다수의 D-플립플롭을 이용하여 게이트 스타트 펄스(Gate start pulse, GSP)를 게이트 쉬프트 클럭(Gate Shift Clock, GSC)에 따라 순차적으로 쉬프트시킨다. AND 게이트들(11) 각각은 쉬프트 레지스터(10)의 D-플립플롭의 비반전 출력신호와 게이트 출력 인에이블신호(Gate Output Enable, GOE)의 반전신호를 논리곱하여 출력을 발생한다. 게이트 출력 인에블신호(GOE)는 인버터(13)에 의해 반전되어 AND 게이트(11)의 일측 입력단자에 입력된다. 레벨 쉬프터(12)는 AND 게이트(11)의 출력전압 스윙폭을 액정표시패널의 TFT의 동작이 가능한 스윙폭으로 쉬프트시킨다. 레벨 쉬프터(12)의 출력신호(G1 내지 Gk)는 k(k는 정수) 개의 게이트라인들에 순차적으로 공급된다.

게이트 IC를 제어하기 위하여, 타이밍 콘트롤러는 최소한 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC) 및 게이트 출력 인에이블신호(GOE) 등의 게이트 타이밍 제어신호들을 발생하여야 한다. 따라서, 타이밍 콘트롤러와 게이트 IC 사이에 게이트 타이밍 제어신호를 전송하기 위한 커넥터와 케이블의 핀수 또는 배선수를 줄이기가 곤란한다. 이와 같은 문제는 액정표시장치 뿐만 아니라 다른 평판표시장치에서도 구동회로의 간소화와 비용절감을 해결하는데 있어서 걸림돌이 되고 있다.

따라서, 본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출된 발명으로써 스캔 구동회로에 입력되는 제어신호를 줄이도록 한 표시장치와 그 구동방법을 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 표시장치는 데이터라인들과 게이트라인들이 교차되고 매트릭스 형태로 픽셀들이 배치되는 표시패널; 비디오 데이터신호를 상기 데이터라인들에 공급하는 데이터 구동회로; 게이트펄스를 상기 게이트라인들에 순차적으로 공급하는 게이트 구동회로; 및 상기 게이트펄스의 쉬프트를 제어하는 제1 제어신호와 상기 게이트 구동회로의 출력을 제어하기 위한 제2 제어신호를 발생하는 콘트롤러; 및 상기 제1 제어신호를 상기 제2 제어신호에 기초하여 샘플링한 후에 지연시켜 상기 게이트 구동회로의 동작을 개시시키는 제3 제어신호를 발생하는 제어신호 발생부를 구비한다.

본 발명의 실시예에 따른 표시장치의 구동방법은 상기 게이트펄스의 쉬프트를 제어하는 제1 제어신호와 상기 게이트 구동회로의 출력을 제어하기 위한 제2 제어신호를 발생하는 단계; 및 상기 제1 제어신호를 상기 제2 제어신호에 기초하여 샘플링한 후에 지연시켜 상기 게이트 구동회로의 동작을 개시시키는 제3 제어신호 를 발생하는 단계를 포함한다.

본 발명의 실시예에 따른 표시장치와 그 구동방법은 타이밍 콘트롤러에서 일부 펄스가 변조된 게이트 쉬프트 클럭신호와 게이트 출력 인에이블신호를 발생시키고 이 신호들을 이용하여 게이트 스타트 펄스를 발생함으로써 게이트 구동회로에 입력되는 게이트 타이밍 제어신호를 줄일 수 있다. 나아가, 본 발명은 타이밍 콘트롤러로부터 발생되는 게이트 타이밍 제어신호를 줄임으로써 타이밍 콘트롤러와 게이트 IC 사이에 게이트 타이밍 제어신호를 전송하기 위한 커넥터, 케이블의 핀수 및 배선수를 줄일 수 있다.

이하, 도 3 내지 도 12를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 3을 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치는 액정표시패널(30), 타이밍 콘트롤러(31), 데이터 구동회로(32), 및 게이트 구동회로(33)를 구비한다. 데이터 구동회로(32)는 다수의 소스 IC들을 포함한다. 게이트 구동회로(33)는 다수의 게이트 IC들(331 내지 335)을 포함한다.

액정표시패널(30)은 두 장의 유리기판 사이에 액정층이 형성된다. 이 액정표시패널(30)은 m 개의 데이터라인들(34)과 n 개의 게이트라인들(35)의 교차 구조 에 의해 매트릭스 형태로 배치된 m×n 개의 액정셀들(Clc)을 포함한다.

액정표시패널(30)의 하부 유리기판에는 데이터라인들(34), 게이트라인들(35), TFT들, 및 스토리지 커패시터(Cst)가 형성된다. 액정셀들(Clc)은 TFT에 접속되어 화소전극들(1)과 공통전극(2) 사이의 전계에 의해 구동된다. 액정표시패널(30)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 한편, 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 액정표시패널(30)의 상부 유리기판과 하부 유리기판 상에는 편광판이 부착되고 액정과 접하는 계면에 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

타이밍 콘트롤러(31)는 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블 신호(DE) 및 클럭신호(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(32), 및 게이트 구동회로(33)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다. 이러한 제어신호들은 게이트 타이밍 제어신호와 데이터 타이밍 제어신호를 포함한다. 또한, 타이밍 콘트롤러(31)는 데이터 구동회로(32)에 디지털 비디오 데이터(RGB)를 공급한다.

타이밍 콘트롤러(31)에 의해 생성되는 게이트 타이밍 제어신호는 게이트 쉬프트 클럭신호(Gate Shift Clock, GSC)과 게이트 출력 인에이블신호(Gate Output Enable, GOE)를 포함한다. 한편, 종래의 액정표시장치에서 타이밍 콘트롤러는 게 이트 쉬프트 클럭신호(GSC)와 게이트 출력 인에이블신호(GOE) 이외에도 게이트 스타트 펄스(GSP)를 발생하여야 한다. 본 발명의 실시예에 따른 액정표시장치에서 게이트 스타트 펄스(GSP)는 가장 먼저 게이트 펄스들을 출력하는 제1 게이트 IC(331) 내에서 발생되어 다른 게이트 IC(332 내지 335)에 전달된다. 게이트 스타트 펄스(GSP)는 제1 게이트 IC(331)로부터 첫 번째 게이트 펄스가 발생되도록 스캔이 시작되는 시작 라인을 지시한다. 게이트 쉬프트 클럭신호(GSC)는 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 IC들(331 내지 335)의 쉬프트 레지스터는 게이트 쉬프트 클럭신호(GSC)의 라이징 에지에서 게이트 스타트 펄스(GSP)를 쉬프트시킨다. 제2 내지 제5 게이트 IC(332 내지 335)는 앞단 게이트 IC의 최종단 게이트 쉬프트 출력을 게이트 스타트 펄스(GSP)로써 입력받아 첫 번째 게이트 펄스를 발생한다. 게이트 스타트 펄스(GSP)와 게이트 출력 인에이블신호(GOE)는 게이트 IC들(331 내지 335)에 공통으로 입력된다. 게이트 IC들(331 내지 335)은 게이트 출력 인에이블신호(GOE)의 로우논리기간 즉, 펄스의 폴링타임 직후로부터 그 다음 펄스의 라이징 타임 직전까지의 기간 동안 게이트 펄스를 출력한다. 게이트 출력 인에이블신호(GOE)의 하이논리기간 동안 게이트 IC들(331 내지 335)의 출력은 차단된다.

타이밍 콘트롤러(31)에 의해 생성되는 데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity : POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터가 표시될 라인에서 시작 화소를 지시한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터 구동회로(32) 내에서 데이터의 래치동작을 지시한다. 극성제어신호(POL)는 데이터 구동회로(32)로부터 출력되는 아날로그 비디오 데이터전압의 극성을 제어한다. 소스 출력 인에이블신호(SOE)는 소스 IC의 출력을 제어한다.

데이터 구동회로(32)의 소스 IC들 각각은 쉬프트 레지스터, 래치, 디지털-아날로그 변환기, 출력 버퍼 등을 포함한다. 데이터 구동회로(32)는 타이밍 콘트롤러(31)의 제어 하에 디지털 비디오 데이터(RGB)를 래치한다. 그리고 데이터 구동회로(32)의 소스 IC들은 소스 출력 인에이블신호(SOE)에 응답하여 차지쉐어전압을 데이터라인들(34)에 공급한 후, 극성제어신호(POL)에 응답하여 디지털 비디오 데이터(RGB)를 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 아날로그 데이터전압을 발생하고 그 전압들을 데이터라인들(34)에 공급한다.

게이트 구동회로(33)의 게이트 IC들(331 내지 335) 각각은 GSP 발생부, 쉬프트 레지스터, AND 게이트 어레이 및 레벨 쉬프터 등을 포함한다. 이러한 게이트 IC들(331 내지 335)은 타이밍 콘트롤러(31)에 의해 발생된 게이트 출력 인에이블신호(GOE) 및 게이트 쉬프트 클럭신호(GSC)와, 제1 게이트 IC(331)의 내부에서 생성된 게이트 스타타 펄스(GSP)에 응답하여 게이트 펄스를 게이트라인들(35)에 순차적으로 공급한다.

도 4는 타이밍 콘트롤러(31)의 GSC 발생부(40)와 그 입력신호들을 나타낸다. 도 5는 GSC 발생부(40)로부터 출력되는 게이트 출력 인에이블신호(GOE)를 나타낸다.

도 4 및 도 5를 참조하면, GSC 발생부(40)는 제1 GSC 발생부(41), 제2 GSC 발생부(42) 및 논리합 게이트(이하, "OR 게이트"라 함)(43)를 구비한다.

제1 GSC 발생부(41)는 클럭신호(CLK)를 기준으로 데이터 인에이블신호(DE)를 카운트하고, 그 카운트 결과 도 5와 같이 상대적으로 작은 펄스폭을 가지는 제1 게이트 쉬프트 클럭신호(P1)를 발생한다. 데이터 인에이블신호(DE)는 1 수평기간(1H)을 주기로 발생된다. 따라서, 제1 게이트 쉬프트 클럭신호(P1)는 1 수평기간(1H) 주기로 발생된다. 제1 게이트 쉬프트 클럭신호(P1)는 종래 기술의 게이트 쉬프트 클럭신호로 대신될 수 있다.

제2 GSC 발생부(42)는 수직 동기신호(Vsync)와 클럭신호(CLK)를 입력 받아, 클럭신호(CLK)를 기준으로 수직 동기신호(Vsync)를 카운트하고 그 카운트 결과에 따라 도 5와 같이 제1 게이트 쉬프트 클럭신호(P1)에 비하여 더 넓은 펄스폭을 갖는 제2 게이트 쉬프트 클럭신호(P2)를 규칙적으로 발생한다. 수직 동기신호(Vsync)는 대략 1 프레임기간을 주기로 발생된다. 따라서, 제2 게이트 쉬프트 클럭신호(P2)의 펄스는 1 프레임기간의 초기에 한 차례 발생되고, 1 프레임기간 주기로 발생된다. 제2 게이트 쉬프트 클럭신호(P2)의 펄스폭은 제1 게이트 쉬프트 클럭신호의 펄스폭 대비 2 배 이상 넓다.

OR 게이트(43)는 제1 게이트 쉬프트 클럭신호(P1)와 제2 게이트 쉬프트 클럭신호(P2)의 논리합하여 게이트 쉬프트 클럭신호(GSC)를 발생한다. 게이트 쉬프트 클럭신호(GSC)는 매 프레임기간마다 초기에 1회 발생되는 펄스폭이 넓은 제1 펄스(S1)와, 제1 펄스(S1)에 이어서 1 수평기간(1H) 주기로 발생되는 상대적으로 작 은 펄스폭의 제2 펄스(S2)를 포함한다.

도 6은 게이트 IC(331 내지 335) 각각에 내장된 GSP 발생부(60)를 나타낸다. 도 7은 GSP 발생부(60)의 입출력 파형과 제1 게이트 IC(331 내지 335)로부터 출력되는 게이트 펄스들을 나타낸다.

도 6 및 도 7을 참조하면, GSP 발생부(60)는 D 플립플롭(61)과 지연부(62)를 구비한다.

D 플립플롭(61)은 타이밍 콘트롤러(31)로부터의 게이트 쉬프트 클럭신호(GSC)를 자신의 입력단자(D)를 통해 입력받는다. D 플립플롭(61)의 클럭단자에는 게이트 출력 인에이블신호(GOE)가 입력되고, D 플립플롭(61)의 인에이블단자에는 인에이블신호(EN)가 입력된다. 게이트 출력 인에이블신호(GOE)는 대략 1 수평기간 주기로 발생되는 펄스를 포함한다. D 플립플롭(61)은 인에이블단자에 하이논리의 인에이블신호(EN(H))가 입력될 때 구동되어 도 7과 같이 게이트 출력 인에이블신호(GOE)의 라이징에지에 게이트 쉬프트 클럭신호(GSC)를 출력한다. D 플립 플롭(61)은 도 7과 같이 게이트 쉬프트 클럭신호(GSC)의 제1 펄스의 하이논리 유지구간 동안 게이트 출력 인에이블신호(GOE)의 제1 펄스의 라이징 에지가 발생되기 때문에 대략 1 수평기간(1H)의 펄스폭을 가지는 펄스를 출력한다. 이어서, D 플립 플롭(61)은 도 7과 같이 게이트 출력 인에이블신호(GOE)의 제2 펄스 이후의 펄스들의 라이징에지와 게이트 쉬프트 클럭신호(GSC)의 하이논리구간이 중첩되지 않기 때문에 로우논리를 출력하고, 다음 프레임기간의 초기에 게이트 출력 인에이블신호(GOE)의 라이징에지와 게이트 출력 인에이블신호(GOE)의 하이논리구간이 중첩될 때 다시 펄스를 발생한다. D 플립 플롭(61)은 그 인에이블단자에 로우논리의 디스에이블신호(EN(L))가 입력될 때 디스에이블되어 출력을 발생하지 않는다.

지연부(62)는 지연회로를 이용하여 D 플립플롭(61)의 출력(Q)을 지연시켜 게이트 스타트 펄스(GSP)를 발생한다. 지연부(62)의 지연회로는 복수의 인버터쌍을 포함한다. 지연회로(62)의 지연시간(Δt)은 인버터쌍의 수에 따라 조정 가능하다. 예컨대, 직렬로 접속된 인버터쌍이 많을수록 입력신호의 지연시간(Δt)이 길어진다. 지연회로(62)는 인버터쌍 뿐 만 아니라, 공지의 어떠한 지연회로도 가능하다.

도 7을 참조하면, 게이트 IC(331 내지 335)의 쉬프트 레지스터는 제1 게이트 IC(331)의 GSP 발생부(60)에서 발생되는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭(GSC)의 라이징 에지마다 쉬프트시킨다. 그리고 게이트 IC(331 내지 335)는 게이트 출력 인에이블신호(GOE)의 로우논리구간 동안 쉬프트 레지스터의 출력을 레벨 쉬프터에 공급한다. 그 결과, 게이트 IC(331 내지 335)는 게이트 펄스들을 순차적으로 출력한다. 도 7에 있어서, "G1"은 제1 게이트라인에 공급되는 게이트 펄스, "G2"는 제2 게이트라인에 공급되는 게이트 펄스, 그리고 "G3"은 제3 게이트라인에 공급되는 게이트 펄스를 각각 나타낸다. 이러한 게이트 IC(331 내지 335)의 구성과 동작에 대하여는 도 8을 결부하여 상세히 설명하기로 한다.

도 8은 제1 및 제2 게이트 IC(331, 332)를 상세히 나타낸다.

도 8을 참조하면, 게이트 IC들(331, 332)은 GSP 발생부(60), GSP 발생부(60)의 출력과 캐리신호 입력단자(EIO1, EIO2)로부터의 신호의 논리합 신호를 출력하는 OR 게이트(84), 쉬프트 레지스터(80), 레벨 쉬프터(82) 및 쉬프트 레지스터(80)와 레벨 쉬프터(82) 사이에 접속된 다수의 AND 게이트(81)를 구비한다.

제1 게이트 IC(331)의 GSP 발생부(60)는 D 플롭플롭(61)의 인에이블단자에 하이논리전압의 인에이블신호(EN(H))가 입력되기 때문에 전술한 바와 같이 타이밍 콘트롤러(31)로부터의 게이트 쉬프트 클럭신호(GSC)의 제1 펄스를 D 플립플롭(61)으로 샘플링한 후에 그 D 플립플롭(61)의 출력을 지연시켜 게이트 스타트 펄스(GSP)를 발생한다. 반면에, 제2 게이트 IC(332) 이후의 게이트 IC 들에 내장된 GSP 발생부(60)는 D 플롭플롭(61)의 인에이블단자에 로우논리전압의 디스인에이블신호(EN(L))가 입력되기 때문에 출력을 발생하지 않는다. 제2 게이트 IC(332) 이후의 게이트 IC 들은 앞단 게이트 IC의 캐리신호를 게이트 스타트 펄스(GSP)로 입력받아 동작하기 시작한다.

제1 게이트 IC(331)의 캐리신호 입력단자(EIO1)는 기저전압(GND)에 접속되어 로우논리전압을 입력받는다. 제1 게이트 IC(331)에 종속적으로 접속된 제2 게이트 IC(332) 이후의 게이트 IC들에 형성된 캐리신호 입력단자(EIO2)에는 앞단 게이트 IC의 쉬프트 레지스터 최종단으로부터 캐리신호가 입력된다. 게이트 IC들(331, 332)의 OR 게이트(84)는 캐리신호 입력단자(EIO1, EIO2)에 접속된 제1 입력단자, GSP 발생부(60)의 출력신호가 입력되는 제2 입력단자, 및 쉬프트 레지스터(80)의 제1 D 플립플롭의 입력단자(D)에 접속된 출력단자를 구비한다. 제1 게이트 IC(331)의 OR 게이트(84)는 캐리신호 입력단자(EIO1)에 로우논리전압이 입력되기 때문에 GSP 발생부(60)의 출력 즉, 게이트 스타트 펄스(GSP)를 그대로 쉬프트 레지스터(80)의 제1 D-플릅플롭에 공급한다. 제2 게이트 IC(332)의 OR 게이트(84)는 캐리신호 입력단자(EIO2)에 제1 게이트 IC(331)의 쉬프트 레지스터로부터 전달되는 캐리신호가 입력되고 GSP 발생부(60)가 디스에이블되기 때문에 캐리신호 입력단자로부터의 캐리신호를 그대로 쉬프트 레지스터(80)의 제1 D-플릅플롭에 공급한다.

제1 게이트 IC(331)의 쉬프트 레지스터(80)는 종속적으로 접속된 다수의 D-플립플롭을 이용하여 OR 게이트(84)를 통해 입력되는 GSP 발생부(60)의 출력 즉, 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭신호(GSC)의 라이징에지마다 쉬프트시킨다. 따라서, 제1 게이트 IC(331)의 쉬프트 레지스터(80)는 D 플립플롭들 사이의 출력노드들을 통해 출력을 순차적으로 발생한다. 제1 게이트 IC(331)의 AND 게이트들(81)은 쉬프트 레지스터(80)의 출력과 인버터(83)에 의해 반전된 게이트 출력 인에이블신호(GOE)의 논리곱 출력을 발생한다. 따라서, 레벨 쉬프터(82)에는 게이트 출력 인에이블신호(GOE)가 로우논리일 때 쉬프트 레지스터(80)의 출력을 입력받는다. 제1 게이트 IC(331)의 레벨 쉬프터(82)는 AND 게이트(81)로부터 입력되는 전압의 스윙폭을 액정표시패널(30)의 화소 어레이에 형성된 TFT의 동작 가능한 스윙폭으로 쉬프트시킨다. 이 제1 게이트 IC(331)의 레벨 쉬프터(82)로부터 발생되는 게이트 펄스들(G1 내지 Gk)은 k 개의 게이트라인들(G1 내지 Gk)에 순차적으로 공급된다.

제2 게이트 IC(332)의 쉬프트 레지스터(80)는 종속적으로 접속된 다수의 D-플립플롭을 이용하여 OR 게이트(84)를 통해 입력되는 제1 게이트 IC(331)로부터의 캐리신호 즉, 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭신호(GSC)의 라이징에지마다 쉬프트시킨다. 따라서, 제2 게이트 IC(332)의 쉬프트 레지스터(80)는 D 플 립플롭들 사이의 출력노드들을 통해 출력을 순차적으로 발생한다. 제2 게이트 IC(332)의 AND 게이트들(81)은 쉬프트 레지스터(80)의 출력과 인버터(83)에 의해 반전된 게이트 출력 인에이블신호(GOE)의 논리곱 출력을 발생한다. 따라서, 레벨 쉬프터(82)에는 게이트 출력 인에이블신호(GOE)가 로우논리일 때 쉬프트 레지스터(80)의 출력을 입력받는다. 제2 게이트 IC(332)의 레벨 쉬프터(82)는 AND 게이트(81)로부터 입력되는 전압의 스윙폭을 액정표시패널(30)의 화소 어레이에 형성된 TFT의 동작이 가능한 스윙폭으로 쉬프트시킨다. 이 제2 게이트 IC(332)의 레벨 쉬프터(82)로부터 발생되는 게이트 펄스들(Gk+1 내지 G2k)는 k 개의 게이트라인들에 순차적으로 공급된다. 제2 게이트 IC(332) 이후의 게이트 IC 들은 제2 게이트 IC(332)과 실질적으로 동일한 회로 구성을 가지며, 그 동작 또한 제2 게이트 IC(332)와 실질적으로 동일하므로 그에 대한 상세한 설명을 생략하기로 한다.

도 9는 도 3에 도시된 게이트 IC들(331 내지 335)의 입/출력 단자의 접속관계를 나타낸다.

도 9를 참조하면, 게이트 IC들(331 내지 335)의 GOE 입력단자에는 타이밍 콘트롤러(31)로부터 게이트 출력 인에이블신호(GOE)가 공통으로 입력된다. 게이트 IC들(331 내지 335)의 GSC 입력단자에는 타이밍 콘트롤러(31)로부터 게이트 쉬프트 클럭신호(GSC)가 공통으로 입력된다.

제1 게이트 IC(331)는 내장된 GSP 발생부(60)로부터 발생되는 게이트 스타트 펄스(GSP)에 의해 동작하기 시작하므로 그 EIO1 입력단자에는 풀다운 저항(R)을 통해 기저전압(GND)이 공급된다. 제2 내지 제5 게이트 IC들(312 내지 315)은 앞단의 게이트 IC로부터 전달되는 캐리신호를 게이트 스타트 펄스(GSP)로써 입력받아 동작하므로 그 EIO2(또는 EIO3 내지 EIO5) 입력단자에는 앞단 게이트 IC의 CAR 출력단자로부터 캐리신호가 입력된다.

제1 게이트 IC(331)는 내장된 GSP 발생부(60)로부터 게이트 스타트 펄스가 발생되므로 그 D 플립플롭(61)의 EN 입력단자에는 하이논리전압의 전원전압(VCC)이 인가된다. 제2 내지 제5 게이트 IC(312 내지 315)는 내장된 GSP 발생부(60)의 D 플립플롭이 디스에이블되어야 하므로 D 플립플롭(61)의 EN 입력단자에는 풀다운 저항(R)을 통해 기저전압(GND)이 공급된다.

도 10 내지 도 12는 본 발명의 제2 실시예에 따른 액정표시장치를 나타낸다.

도 10을 참조하면, 본 발명의 제2 실시예에 따른 액정표시장치는 액정표시패널(30), 타이밍 콘트롤러(31), 데이터 구동회로(32), 및 게이트 구동회로(103)를 구비한다. 액정표시패널(30), 타이밍 콘트롤러(31) 및 데이터 구동회로(32)는 전술한 제1 실시예와 실질적으로 동일하므로 그에 대한 상세한 설명을 생략하기로 한다.

게이트 구동회로(103)에 있어서, 제1 게이트 IC(331)는 전술한 제1 실시예와 마찬가지로, 도 6 및 도 7과 같은 GSP 발생부, 쉬프트 레지스터, AND 게이트 어레이 및 레벨 쉬프터 등을 포함한다. 제1 게이트 IC(331)는 D 플립플롭을 이용하여 타이밍 콘트롤러(31)로부터의 게이트 쉬프트 클럭신호(GSC)의 제1 펄스를 샘플링한 후에 지연시켜 게이트 스타트 펄스(GSP)를 발생하고 그 게이트 스타트 펄스(GSP)의 캐리신호를 제2 게이트 IC(1032)에 전송한다.

제2 내지 제5 게이트 IC들(1032 내지 1035)은 제1 실시예와 달리 GSP 발생부 없이 쉬프트 레지스터, AND 게이트 어레이 및 레벨 쉬프터 등을 포함한다. 따라서, 제2 내지 제5 게이트 IC들(1032 내지 1035)은 종래 기술의 게이트 드라이브 IC와 실질적으로 동일하므로 종래 기술의 게이트 드라이브 IC와 호환될 수 있다. 제2 게이트 IC(1032)는 제1 게이트 IC(331)로부터 발생된 게이트 스타트 펄스(GSP)를 입력 받고 게이트 쉬프트 클럭(GSC)에 따라 게이트 스타트 펄스(GSP)를 쉬프트시켜 게이트 펄스들을 순차적으로 발생한다. 제3 게이트 IC(1033)는 게이트 쉬프트 클럭(GSC)에 따라 제2 게이트 IC(1032)로부터 입력된 게이트 스타트 펄스(GSP)를 쉬프트시켜 게이트 펄스들을 순차적으로 발생한다. 제4 게이트 IC(1034)는 게이트 쉬프트 클럭(GSC)에 따라 제3 게이트 IC(1033)로부터 입력된 게이트 스타트 펄스(GSP)를 쉬프트시켜 게이트 펄스들을 순차적으로 발생한다. 제5 게이트 IC(1035)는 게이트 쉬프트 클럭(GSC)에 따라 제4 게이트 IC(1034)로부터 입력된 게이트 스타트 펄스(GSP)를 쉬프트시켜 게이트 펄스들을 순차적으로 발생한다. 게이트 IC들(331, 1032 내지 1035)은 게이트 출력 인에이블신호(GOE)의 로우논리구간 동안 게이트펄스들을 게이트라인들에 공급한다.

타이밍 콘트롤러(31)는 도 4 및 도 5와 같이 GSC 발생부를 이용하여 매 프레임기간마다 초기에 펄스폭이 넓은 펄스를 발생하고 그 이후에 펄스폭이 상대적으로 작은 펄스들을 1 수평기간 주기로 발생한다. 이 타이밍 콘트롤러(31)의 출력신호는 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 게이트 쉬프트 클럭(GSC)이다.

도 11은 도 10에 도시된 제1 및 제2 게이트 IC(331, 1032)를 상세히 나타낸 다. 제3 내지 제5 게이트 IC(1033 내지 1035)는 제2 게이트 IC(1032)와 실질적으로 동일한 구성을 가지므로 그에 대한 상세한 설명을 생략하기로 한다.

도 11을 참조하면, 제1 게이트 IC(331)는 GSP 발생부(60), GSP 발생부(60)의 출력과 캐리신호 입력단자로부터의 신호의 논리합 신호를 출력하는 OR 게이트(84), 쉬프트 레지스터(80), 레벨 쉬프터(82) 및 쉬프트 레지스터(80)와 레벨 쉬프터(82) 사이에 접속된 다수의 AND 게이트(81)를 구비한다. 제2 게이트 IC(1032)는 쉬프트 레지스터(110), 레벨 쉬프터(112) 및 쉬프트 레지스터(110)와 레벨 쉬프터(112) 사이에 접속된 다수의 AND 게이트(111)를 구비한다. 제2 내지 제5 게이트 IC들(1032 내지 1035)은 GSP 발생부(60) 및 OR 게이트(84)를 필요로 하지 않는다.

제1 게이트 IC(331)의 GSP 발생부(60)는 게이트 쉬프트 클럭신호(GSC)와 게이트 출력 인에이블신호(GOE)를 이용하여 게이트 스타트 펄스(GSP)를 발생한다. 제1 게이트 IC(331)의 캐리신호 입력단자(EIO1)는 기저전압에 접속되어 로우논리전압을 입력받는다. 제1 게이트 IC(331)에 종속적으로 접속된 제2 게이트 IC(1032) 이후의 게이트 IC들에 형성된 캐리신호 입력단자(EIO2)에는 앞단 게이트 IC의 쉬프트 레지스터 최종단으로부터 캐리신호가 입력된다. 제1 게이트 IC(331)의 OR 게이트(84)는 캐리신호 입력단자에 로우논리전압이 입력되기 때문에 GSP 발생부(60)의 출력 즉, 게이트 스타트 펄스(GSP)를 그대로 쉬프트 레지스터(80)의 제1 D-플릅플롭에 공급한다. 제1 게이트 IC(331)의 쉬프트 레지스터(80)는 종속적으로 접속된 다수의 D-플립플롭을 이용하여 OR 게이트(84)를 통해 입력되는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭신호(GSC)의 라이징 에지마다 쉬프트시킨다. 따라 서, 제1 게이트 IC(331)의 쉬프트 레지스터(80)는 D 플립플롭들 사이의 출력노드들을 통해 출력을 순차적으로 발생한다. 제1 게이트 IC(331)의 AND 게이트들(81)은 쉬프트 레지스터(80)의 출력과 인버터(83)에 의해 반전된 게이트 출력 인에이블신호(GOE)의 논리곱 출력을 발생한다. 따라서, 제1 게이트 IC(331)의 레벨 쉬프터(82)에는 게이트 출력 인에이블신호(GOE)가 로우논리일 때 쉬프트 레지스터(80)의 출력을 입력받는다. 제1 게이트 IC(331)의 레벨 쉬프터(82)는 AND 게이트(81)의 출력전압 스윙폭을 액정표시패널의 화소 어레이에 형성된 TFT의 동작이 가능한 스윙폭으로 쉬프트시킨다. 이 제1 게이트 IC(331)의 레벨 쉬프터(82)로부터 발생되는 게이트 펄스들(G1 내지 Gk)은 k 개의 게이트라인들에 순차적으로 공급된다.

제2 게이트 IC(1032)의 쉬프트 레지스터(110)는 종속적으로 접속된 다수의 D-플립플롭을 이용하여 제1 게이트 IC(331)로부터의 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭신호(GSC)의 라이징 에지마다 쉬프트시킨다. 따라서, 제2 게이트 IC(1032)의 쉬프트 레지스터(110)는 D 플립플롭들 사이의 출력노드들을 통해 출력을 순차적으로 발생한다. 제2 게이트 IC(1032)의 AND 게이트들(111)은 쉬프트 레지스터(110)의 출력과 인버터(113)에 의해 반전된 게이트 출력 인에이블신호(GOE)의 논리곱 출력을 발생한다. 따라서, 제2 게이트 IC(1032)의 레벨 쉬프터(112)에는 게이트 출력 인에이블신호(GOE)가 로우논리일 때 쉬프트 레지스터(110)의 출력을 입력받는다. 제2 게이트 IC(1032)의 레벨 쉬프터(112)는 AND 게이트(111)의 출력전압 스윙폭을 액정표시패널(30)의 화소 어레이에 형성된 TFT의 동작이 가능한 스윙폭으로 쉬프트시킨다. 이 제2 게이트 IC(1032)의 레벨 쉬프터(112)로부터 발 생되는 게이트 펄스들(Gk+1 내지 G2k)은 k 개의 게이트라인들에 순차적으로 공급된다.

도 12는 도 10에 도시된 게이트 IC들(331 내지 1035)의 입/출력 단자의 접속관계를 나타낸다.

도 12를 참조하면, 게이트 IC들(331, 1032 내지 1035)의 GOE 입력단자에는 타이밍 콘트롤러(31)로부터 게이트 출력 인에이블신호(GOE)가 공통으로 입력된다. 게이트 IC들(331, 1032 내지 1035)의 GSC 입력단자에는 타이밍 콘트롤러(31)로부터 게이트 쉬프트 클럭신호(GSC)가 공통으로 입력된다.

제1 게이트 IC(331)는 GSP 발생부(60)로부터 발생되는 게이트 스타트 펄스(GSP)에 의해 동작하기 시작하므로 그 EIO1 입력단자에는 풀다운 저항(R)을 통해 기저전압(GND)이 공급된다. 제2 내지 제5 게이트 IC들(1032 내지 1035)은 앞 단의 게이트 IC로부터 전달되는 캐리신호를 게이트 스타트 펄스로써 입력받아 동작하므로 그 EIO1~EIO5 입력단자 각각에는 앞 단 게이트 IC의 CAR 출력단자로부터 캐리신호가 입력된다.

제1 게이트 IC(331)는 GSP 발생부(60)로부터 게이트 스타트 펄스가 발생되므로 그 EN 입력단자에는 하이논리전압의 전원전압(VCC)이 인가된다. 제2 내지 제5 게이트 IC(1032 내지 1035)는 GSP 발생부(60)가 없으므로 EN 입력단자가 필요없다.

본 발명의 또 다른 실시예에 따른 표시장치는 전술한 제1 실시예에서 GSP 발생부(60)를 게이트 IC들과 분리하고, GSP 발생부(60)의 출력단자들을 대응하는 게이트 IC들의 제어신호 입력단자에 접속한다. 이 경우에 게이트 드라이브 IC들은 종래 기술의 게이트 IC들과 호환될 수 있다. 본 발명의 또 다른 실시예에 따른 액정표시장치는 전술한 제2 실시예에서 GSP 발생부(60)를 제1 게이트 IC와 분리하고, GSP 발생부(60)의 출력단자들을 대응하는 게이트 IC들의 제어신호 입력단자에 접속한다.

전술한 본 발명의 실시예들은 액정표시장치를 중심으로 설명되었지만, 본 발명은 다른 표시장치 예를 들면, 전계 방출 표시장치(FED), 플라즈마 디스플레이 패널(PDP) 및 유기 발광다이오드소자(OLED) 등의 스캔 구동회로에도 적용 가능하다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도 1은 액정표시장치에 적용되는 스캔 구동회로의 게이트 IC를 나타내는 블록도.

도 2는 스캔 구동회로를 제어하기 위한 제어신호와 그 스캔 구동회로의 출력신호를 나타내는 파형도.

도 3은 본 발명의 제1 실시예에 따른 액정표시장치를 나타내는 블록도.

도 4는 도 3에 도시된 타이밍 콘트롤러의 GSC 발생부와 그 입력신호들을 나타내는 회로도 및 파형도.

도 5는 도 4에 도시된 GSC 발생부로부터 출력되는 게이트 출력 인에이블신호를 나타내는 파형도.

도 6은 도 3에 도시된 게이트 IC의 GSP 발생부를 나타내는 회로도.

도 7은 도 6에 도시된 GSP 발생부의 입출력 파형과 제1 게이트 IC로부터 출력되는 게이트 펄스들을 나타내는 파형도.

도 8은 도 3에 도시된 제1 및 제2 게이트 IC들을 상세히 나타내는 회로도.

도 9는 도 3에 도시된 게이트 IC들의 입/출력 단자를 보여 주는 도면.

도 10은 본 발명의 제2 실시예에 따른 액정표시장치를 나타내는 블록도.

도 11은 도 10에 도시된 제1 및 제2 게이트 IC들을 상세히 나타내는 회로도.

도 12는 도 10에 도시된 게이트 IC들의 입/출력 단자의 접속관계를 보여 주는 도면.

〈도면의 주요 부분에 대한 부호의 설명〉

31 : 타이밍 콘트롤러 32 : 데이터 구동회로

33, 103 : 게이트 구동회로 331 내지 335, 1032 내지 1035 : 게이트 IC

40, 41, 42 : GSC 발생부 43, 83 : OR 게이트

60 : GSP 발생부 61 : D 플립플롭

62 : 지연부 80, 110 : 쉬프트 레지스터

81, 111 : AND 게이트 82, 112 : 레벨 쉬프터

83, 113 : 인버터

Claims

데이터라인들과 게이트라인들이 교차되고 매트릭스 형태로 픽셀들이 배치되는 표시패널;

비디오 데이터신호를 상기 데이터라인들에 공급하는 데이터 구동회로;

게이트펄스를 상기 게이트라인들에 순차적으로 공급하는 게이트 구동회로; 및

상기 게이트펄스의 쉬프트를 제어하는 제1 제어신호와 상기 게이트 구동회로의 출력을 제어하기 위한 제2 제어신호를 발생하는 콘트롤러; 및

상기 제1 제어신호를 상기 제2 제어신호에 기초하여 샘플링한 후에 지연시켜 상기 게이트 구동회로의 동작을 개시시키는 제3 제어신호를 발생하는 제어신호 발생부를 구비하는 것을 특징으로 하는 표시장치.
제 1 항에 있어서,

상기 콘트롤러는,

매 프레임기간마다 프레임기간 초기에 펄스폭이 넓은 제1 펄스를 발생하고 그 이후에 상기 제1 펄스보다 좁은 펄스폭의 제2 펄스를 1 수평기간 주기로 반복 출력하여 상기 제1 제어신호를 발생하는 GSC 발생부를 구비하는 것을 특징으로 하는 표시장치.
제 1 항에 있어서,

상기 제어신호 발생부는,

상기 제2 제어신호의 라이징에지에서 상기 제1 제어신호를 샘플링하는 D 플립플롭; 및

상기 D 플립플롭의 출력을 지연시켜 상기 제3 제어신호를 발생하는 지연부를 구비하는 것을 특징으로 하는 표시장치.
제 3 항에 있어서,

상기 게이트 구동회로는 다수의 게이트 IC들을 포함하고,

상기 게이트 IC 각각은,

상기 제3 제어신호를 상기 제1 제어신호에 따라 순차적으로 쉬프트시키는 쉬프트 레지스터;

상기 쉬프트 레지스터의 출력신호의 스윙폭을 변환하기 위한 레벨 쉬프터;

상기 제2 제어신호에 응답하여 상기 쉬프트 레지스터의 출력신호를 상기 레벨 쉬프터에 공급하는 AND 게이트; 및

상기 제어신호 발생부의 출력신호와 앞단 게이트 IC의 쉬프트 레지스터로부터 입력받은 상기 제3 제어신호를 논리합하여 출력하는 OR 게이트를 구비하는 것을 특징으로 하는 표시장치.
제 4 항에 있어서,

상기 제어신호 발생부는 상기 게이트 IC 각각에 내장되고,

상기 게이트펄스를 가장 먼저 출력하는 제1 게이트 IC 이외의 게이트 IC들에 내장된 상기 제어신호 발생부는 디스에이블되는 것을 특징으로 하는 표시장치.
제 3 항에 있어서,

상기 게이트 구동회로는 다수의 게이트 IC들을 포함하고,

상기 게이트 IC 각각은,

상기 제3 제어신호를 상기 제1 제어신호에 따라 순차적으로 쉬프트시키는 쉬프트 레지스터;

상기 쉬프트 레지스터의 출력신호의 스윙폭을 변환하기 위한 레벨 쉬프터; 및

상기 제2 제어신호에 응답하여 상기 쉬프트 레지스터의 출력신호를 상기 레벨 쉬프터에 공급하는 AND 게이트를 구비하는 것을 특징으로 하는 표시장치.
제 6 항에 있어서,

상기 제어신호 발생부는 상기 게이트 IC 들 중에서 상기 게이트펄스를 가장먼저 출력하는 제1 게이트 IC에만 내장되는 것을 특징으로 하는 표시장치.
데이터라인들과 게이트라인들이 교차되고 매트릭스 형태로 픽셀들이 배치되는 표시패널, 비디오 데이터신호를 상기 데이터라인들에 공급하는 데이터 구동회 로, 및 게이트펄스를 상기 게이트라인들에 순차적으로 공급하는 게이트 구동회로를 구비하는 표시장치의 구동방법에 있어서,

상기 게이트펄스의 쉬프트를 제어하는 제1 제어신호와 상기 게이트 구동회로의 출력을 제어하기 위한 제2 제어신호를 발생하는 단계; 및

상기 제1 제어신호를 상기 제2 제어신호에 기초하여 샘플링한 후에 지연시켜 상기 게이트 구동회로의 동작을 개시시키는 제3 제어신호를 발생하는 단계를 포함하는 것을 특징으로 하는 표시장치의 구동방법.