KR20080057456A - 표시장치용 타이밍컨트롤러와 이를 이용한 영상데이터송수신방법 - Google Patents

표시장치용 타이밍컨트롤러와 이를 이용한 영상데이터송수신방법 Download PDF

Info

Publication number
KR20080057456A
KR20080057456A KR1020060130766A KR20060130766A KR20080057456A KR 20080057456 A KR20080057456 A KR 20080057456A KR 1020060130766 A KR1020060130766 A KR 1020060130766A KR 20060130766 A KR20060130766 A KR 20060130766A KR 20080057456 A KR20080057456 A KR 20080057456A
Authority
KR
South Korea
Prior art keywords
data
image data
timing controller
value
bit
Prior art date
Application number
KR1020060130766A
Other languages
English (en)
Inventor
이영남
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060130766A priority Critical patent/KR20080057456A/ko
Publication of KR20080057456A publication Critical patent/KR20080057456A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/128—Frame memory using a Synchronous Dynamic RAM [SDRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시장치용 프레임 메모리와 데이터 전송을 수행함에 있어서 EMI를 저감시킨 표시장치용 타이밍컨트롤러 및 그를 통한 데이터 송수신방법에 관한 것이며, 본 제안을 통해 타이밍컨트롤러와 메모리소자와의 데이터 송수신시 데이터값의 변환에 의해 발생되는 EMI를 현저하게 감소시킬 수 있으며, 또한 데이터값의 변환이 줄어듦으로 인해 소비되는 전력을 저감할 수 있는 이점이 있다.

Description

표시장치용 타이밍컨트롤러와 이를 이용한 영상데이터 송수신방법{Timing controller for display device and data transmission method thereof}
도 1은 일반적인 액정표시장치의 기본 구성을 도시한 블록구성도
도 2는 도 1의 구성 중 액정패널의 구성을 간략히 도시한 도면
도 3은 종래기술에서 수행되는 타이밍컨트롤러(12)와 메모리소자(30)와의 데이터 전송방법을 설명하기 위한 도면.
도 4는 종래기술에 따라 타이밍컨트롤러(12)와 메모리소자(30)간 수행되는 영상데이터 전송방법을 설명하기 위해 예시한 데이터 전송 타이밍도
도 5는 종래 기술에 따른 데이터 전송 방법에서 발생되는 EMI를 설명하기 위한 도면
도 6은 본 발명에 따른 표시장치용 타이밍컨트롤러를 설명하기 위한 도면
도 7은 본 발명에 따른 표시장치용 타이밍컨트롤러(50)의 상세 구성을 설명하기 위한 블록구성도
도 8a 및 8b는 각각 본 발명에 따른 타이밍컨트롤러(50)에서의 데이터 송신 방법과 수신 방법을 설명하기 위한 흐름도
도 9는 본 발명에 따른 표시장치용 타이밍컨트롤러(50)에서 메모리소자(60) 로의 데이터 송수신 방법을 통한 EMI저감 효과를 설명하기 위해 예시한 데이터 송신 타이밍도
<도면의 주요부분에 대한 간단한 설명>
50 : 타이밍컨트롤러 51 : 제1데이터저장부
52 : 데이터비교부 53 : 카운트부
54 : 데이터코딩부 55 : 변환코드생성부
56 : 제2데이터저장부 57 : 데이터인코딩부
본 발명은 표시장치의 타이밍컨트롤러와 그의 데이터 송수신방법에 관한 것으로서, 특히 표시장치용 프레임 메모리와 데이터 전송을 수행함에 있어서 EMI를 저감시킨 표시장치용 타이밍컨트롤러 및 그를 통한 데이터 송수신방법에 관한 것이다.
디스플레이 장치 중 특히 액정표시장치는 소형 및 박형화와 저전력 소모의 장점을 가지며, 노트북 컴퓨터, 사무자동화 기기, 오디오/비디오 기기 등으로 이용되고 있다. 특히, 스위치 소자로서 박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 이용되는 액티브 매트릭스 타입의 액정표시장치는 동적인 이미지를 표시하기에 적합하다.
도 1은 일반적인 액정표시장치의 기본 구성을 도시한 블록구성도로서, 크게 액정패널(2)과 LCM구동회로부(26)로 구분된다.
각 구성을 보면, 인터페이스(10)는 퍼스널 컴퓨터등과 같은 구동시스템으로부터 LCM구동회로부(26)로 입력되는 영상데이터(RGB Data) 및 제어신호(입력 클럭, 수평동기신호, 수직동기신호, 데이터 인에이블 신호 등)들을 입력받아 타이밍 컨트롤러(12)로 공급한다. 주로 구동 시스템으로부터 영상데이터 및 제어 신호전송을 위해서 LVDS(Low Voltage Differential Signal) 인터페이스와 TTL 인터페이스 등이 사용되고 있다. 또한, 이러한 인터페이스 기능을 모아서 타이밍컨트롤러(12)와 함께 단일 칩(Chip)으로 집적시켜 사용하기도 한다.
액정패널(2)은 도 2와 같이, 글라스를 이용한 기판 상에 다수의 데이터라인(DL1~DLm)과 다수의 게이트라인(GL1~GLn)이 교차되어 다수의 화소영역을 형성하며, 각각의 화소영역에는 박막트랜지스터(TFT)와 액정(LC)이 구성되어 화면을 표시한다.
타이밍 컨트롤러(12)는 인터페이스(10)를 통해 입력되는 제어신호를 이용하여 복수개의 드라이브 집적회로들로 구성된 소스드라이버(18)와 복수개의 게이트 드라이버 집적회로들로 구성된 게이트 드라이버(20)를 구동하기 위한 제어신호를 생성한다. 또한 인터페이스(10)를 통해 입력되는 영상데이터들을 소스드라이버(18)로 전송한다.
기준전압생성부(16)는 소스드라이버(18)에서 사용되는 DAC(Digital To Analog Converter)의 기준전압들을 생성한다. 기준전압들은 패널의 투과율-전압특성을 기준으로 생산자에 의해서 설정된다.
소스드라이버(18)는 타이밍 컨트롤러(12)로부터 입력되는 제어신호들에 응답하여 입력 데이터의 기준전압들을 선택하고, 선택된 기준전압을 액정패널(2)에 공급하여 액정 분자의 회전 각도를 제어한다.
게이트드라이버(20)는 타이밍 컨트롤러(12)로부터 입력되는 제어신호들에 응답하여 액정패널(2)상에 배열된 박막트랜지스터(TFT)들의 온/오프(on/off) 제어를 수행하는데, 액정패널(2) 상의 게이트라인(GL1~GLn)을 1 수평동기 시간씩 순차적으로 인에이블(enable) 시킴으로써 액정패널(2) 상의 박막트랜지스터들(TFT)을 1 라인 분씩 순차적으로 구동시켜 소스드라이버(18)로부터 공급되는 아날로그 영상신호들이 각 박막트랜지스터(TFT)들에 접속된 픽셀들로 인가되도록 한다.
전원전압생성부(14)는 각 구성부들의 동작전원을 공급하고 액정패널(2)의 공통전극 전압을 생성하여 공급한다.
또한 도시되지는 않았지만 하나 이상의 램프(lamp)를 구비하여 상기 액정패널(2)로 광(light)을 공급하는 백라이트 유닛(Back-light unit)을 더욱 포함한다.
이러한 구성을 가지고 영상을 표시하는 액정표시장치는 상기 타이밍컨트롤러(12)로 입력된 영상데이터의 응용 구동, 예를 들어 액정의 응답속도를 개선하기 위한 기술인 오버 드라이빙(over driving, 이하 OD) 구동을 위해 'SDRAM'과 같은 임의의 메모리소자에 데이터를 저장하는 방법을 사용하고 있다. 상기 오버드라이빙(OD)을 간략히 설명하면, 이전 프레임의 데이터를 상기 메모리소자에 저장하였다 가 현재 프레임의 데이터와 비교하여 각각의 화소에 입력되는 영상데이터의 그레이 레벨 변화에 따라 상기 현재 프레임의 영상데이터를 변조하여 출력하는 방법이다.
도 3을 참조하면, 상기 예시한 바와 같은 영상데이터의 응용구동을 위해 상기 타이밍컨트롤러(12)와 상기 메모리소자(30)와의 데이터전송은 TTL(Time to Live) 방식을 사용하고 있다.
액정표시장치의 모델에 따라 다르지만 고화질의 HD급 TV 등에서는 통상 32라인의 데이터 전송 라인을 구비한 32비트 데이터 전송 버스를 사용하고 있으며, 상기 32라인 각각으로 32비트의 데이터를 디지털 코드화하여 동시에 송수신한다. 이때 사용되는 상기 디지털 코드 신호는 로우 레벨 신호가 0V 이고 하이 레벨 신호가 약 3.3V의 비교적 높은 전압 신호이다.
도 4는 종래기술에 따라 타이밍컨트롤러(12)와 메모리소자(30)간 수행되는 영상데이터 전송방법을 설명하기 위해 예시한 데이터 전송 타이밍도이다.
영상데이터는 12비트이며, 상기 타이밍컨트롤러(12)와 메모리소자(30)간 구성된 12개의 데이터 전송라인을 통해 각각의 비트가 가진 데이터가 동시에 전송되는 것을 20프레임분의 데이터(1f~20f)로 도시하였다.
타이밍도를 보면, 제1프레임데이터(1f)에서 제11프레임데이터(11f) 전송분에서는 12개 비트 각각의 비트에서 전부 다음번 프레임데이터가 변환된 것을 볼 수 있다. 즉, 제1프레임데이터(1f)에서는 모든 비트가 로우레벨(즉,'0')의 데이터값이였으나 제2프레임데이터(2f)에서는 모든 비트의 데이터값이 하이레벨('1')의 e이터값으로 변환되었으며, 마찬가지로 제2프레임데이터(2f)에서 제3프레임데이터(3f)간 에도 모드 비트의 데이터값이 로우레벨('0')에서 하이레벨('1')로 변환됨을 볼 수 있으며, 이러한 방식으로 제1프레임데이터(1f)에서 제11프레임데이터(11f) 전송분에서는 12개 비트 각각의 비트에서 전부 다음번 프레임데이터가 변환된 것이다.
이와 마찬가지 방식으로 제12프레임데이터(12f)부터 제17프레임데이터(17f) 전송분에서는 3,4번 비트와 9,10번 비트를 제외한 8개의 비트에서 데이터 변환이 일어난 것을 볼 수 있다. 물론, 다음번 제18프레임데이터(18f)부터 제20프레임데이터(20f) 전송분에서는 1,2번과 7,8번 비트를 제외한 8개의 비트에서 데이터 변환이 일어났다.
이처럼, 종래 기술에 따른 타이밍컨트롤러(12)와 메모리소자(30)간 데이터 송수신 방법에서는 매 프레임데이터를 전송할 때마다 데이터 변환이 모든 비트마다 나타나거나 또는 매우 높은 비율의 비트에서 데이터 변환이 발생된다.
이처럼 빈번한 데이터 변환은 도 5와 같이, 상기 타이밍컨트롤러(12)와 상기 메모리소자(30) 사이에 전압신호를 이용한 데이터 송수신시 0 ~ 3.3V 사이의 전압 레벨 변동이 전류성분의 레벨 변동을 유도하여 전압 신호의 변동 시점에 전류 성분에 노이즈성 리플이 발생됨으로 인해 EMI가 발생되어 주변회로부에 영향을 미치는 문제점이 발생한다.
이에 본 발명에서는 상기와 같이 데이터의 전송시 발생되는 EMI를 저감하여 주변회로부의 정상구동을 유지하고 또한 데이터 전송에 요구되는 소비전력을 저감 할 수 있는 표시장치용 구동회로와 상기 구동회로를 통한 데이터 송수신방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위해 본 발명은,
m 비트의 이전 프레임 표시용 영상데이터와 이번 프레임 표시용 영상데이터를 저장하는 제1데이터저장부와; 상기 이번 프레임 표시용 영상데이터와 이전 프레임 표시용 영상데이터를 각 비트별로 비교하여 데이터값의 변환 여부에 따른 결과값을 출력하는 데이터비교부와; 상기 데이터비교부의 결과값을 입력받아 데이터값이 변환된 비트의 개수를 카운트하는 카운트부와; 상기 카운트 결과에 따라 상기 이번 프레임 표시용 영상데이터를 외부회로부로 출력하거나 또는 상기 이번 프레임 표시용 영상데이터의 데이터값을 반전시켜 상기 외부회로부로 출력하는 데이터코딩부와; 상기 데이터코딩부를 통해 출력되는 영상데이터가 반전된 영상데이터일 경우 변환코드를 출력하고, 반전되지 않은 영상데이터일 경우 비변환코드를 출력하는 변환코드생성부와; 상기 외부회로부에 저장된 저장영상데이터를 입력받아 저장하는 제2데이터저장부와; 상기 외부회로부로부터 상기 변환코드 또는 비변환코드를 입력받으며, 상기 입력된 코드에 따라 상기 제2데이터저장부에 저장된 저장영상데이터를 반전시키거나 또는 반전시키지 않는 데이터인코딩부를 포함하는 표시장치용 타이밍컨트롤러를 제공한다.
상기 외부회로부는 메모리소자인 것을 특징으로 한다.
상기 메모리소자는 SDRAM인 것을 특징으로 한다.
상기 m 은 5, 7, 15, 31, 63, 127 중 하나인 것을 특징으로 한다.
상기 데이터비교부는 상기 이번 프레임 표시용 영상데이터와 이전 프레임 표시용 영상데이터를 XOR 연산하여 상기 결과값을 출력하는 것을 특징으로 한다.
상기 결과값은 '1' 또는 '0'인 것을 특징으로 한다.
상기 카운트부는 상기 데이터비교부에서 출력되는 결과값 중 '1'의 개수를 카운트하는 것을 특징으로 한다.
상기 데이터코딩부는 상기 카운트 결과가 m/2 미만일 경우 상기 이번 프레임 표시용 데이터를 상기 외부회로부로 출력하고, 상기 카운트 결과가 m/2 이상일 경우 상기 이번 프레임 표시용 영상데이터의 각각의 비트에 해당되는 데이터값을 반전시켜 상기 외부회로부로 출력하는 것을 특징으로 한다.
상기 각 영상데이터는 디지털 코드로 구성된 데이터인 것을 특징으로 한다.
상기 데이터인코딩부는 상기 변환코드가 입력될 경우 상기 제2데이터저장부에 저장된 저장영상데이터의 각각의 비트에 해당되는 데이터값을 반전시키고, 상기 비변환코드가 입력될 경우에는 상기 제2데이터저장부에 저장된 저장영상데이터의 각각의 비트에 해당되는 데이터값을 반전시키지 않는 것을 특징으로 한다.
상기 변환코드는 '1'의 디지털 코드값이고, 상기 비변환코드는 '0'의 디지털 코드값인 것을 특징으로 한다.
상기 데이터코딩부에서 출력되는 영상데이터는 m 비트의 영상데이터인 것을 특징으로 한다.
상기 제2데이터저장부로 입력되는 상기 저장영상데이터는 m비트의 영상데이터인 것을 특징으로 한다.
상기 타이밍컨트롤러와 외부회로부 사이에 m+1 개의 데이터 전송라인이 구성되는 것을 특징으로 한다.
상기 m+1 개의 데이터 전송라인 중 m개는 영상데이터가 전송되고, 1개의 데이터전송라인은 상기 변환코드 및 비변환코드가 전송되는 것을 특징으로 한다.
아울러 본 발명은,
m 비트의 이전 프레임 표시용 영상데이터와 m 비트의 이번 프레임 표시용 영상데이터를 각각의 비트별로 비교하여 데이터값의 변환 여부를 검출하는 제1단계와; 상기 데이터값이 변환된 비트의 개수를 카운트하고, 상기 카운트 결과에 따라 상기 이번 프레임 표시용 데이터의 데이터값을 반전시키거나 또는 반전시키지 않고 외부회로부로 출력하는 제2단계와; 상기 외부회로부로 출력되는 영상데이터가 반전된 영상데이터일 경우 변환코드를 출력하고, 반전되지 않은 영상데이터일 경우 비변환코드를 출력하는 제3단계와; 상기 외부회로부에 저장된 저장영상데이터를 입력받는 제4단계와; 상기 외부회로부로부터 상기 변환코드 또는 비변환코드를 입력받으며, 상기 입력된 코드에 따라 상기 저장영상데이터의 데이터값을 반전시키거나 또는 반전시키지 않는 제5단계를 포함하는 표시장치용 타이밍컨트롤러의 데이터 송수신방법을 제안한다.
상기 방법에서, 상기 각 영상데이터는 디지털 코드로 구성된 데이터인 것을 특징으로 한다.
상기 방법에서, 상기 제1단계는 상기 이전 프레임 표시용 영상데이터와 상기 이번 프레임 표시용 영상데이터의 각각의 비트에 해당되는 데이터값끼리 XOR 연산을 수행하여 결과값을 출력하는 단계를 포함하는 것을 특징으로 한다.
상기 출력되는 결과값은 '1' 또는 '0'인 것을 특징으로 한다.
상기 방법에서, 상기 제2단계의 데이터값 반전은 상기 카운트 결과가 m/2 이상일 경우에 수행되는 것을 특징으로 한다.
상기 방법에서, 상기 변환코드는 '1'의 디지털 코드값이고, 상기 비변환코드는 '0'의 디지털 코드인 것을 특징으로 한다.
상기 방법에서, 상기 외부회로부로 출력되는 영상데이터와 상기 외부회로부로부터 입력되는 영상데이터는 모두 m 비트의 영상데이터인 것을 특징으로 한다.
상기 방법에서, 상기 제5단계는 상기 변환코드가 입력될 경우 상기 제2데이터저장부에 저장된 저장영상데이터의 각각의 비트에 해당되는 데이터값을 반전시키고, 상기 비변환코드가 입력될 경우에는 상기 제2데이터저장부에 저장된 저장영상데이터의 각각의 비트에 해당되는 데이터값을 반전시키지 않는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명에 대해 상세하게 설명한다.
도 6은 본 발명에 따른 표시장치용 타이밍컨트롤러의 기능 구성을 설명하기 위한 블록구성도로서, 타이밍컨트롤러(50)와 상기 타이밍컨트롤러(50)와의 데이터 송수신을 수행하는 외부회로부인 메모리소자(60)를 동시에 도시하였다.
상기 타이밍컨트롤러(50)는 TV 또는 컴퓨터 등으로부터 입력되는 영상데이터 와 제어신호를 이용하여 표시패널의 소스 구동용 드라이버와 게이트 구동용 드라이버를 구동하기 위한 드라이버 제어신호를 생성한다. 또한 상기 입력된 영상데이터를 상기 소스 구동용 드라이버로 전송하여 상기 드라이버 제어신호에 의해 구동되는 소스 및 게이트 구동용 드라이버의 구동에 의해 표시패널로 영상데이터를 출력함으로써 영상을 표시하도록 한다.
또한 상기 타이밍컨트롤러(50)는 액정의 응답속도를 개선하기 위한 기술인 오버 드라이빙(over driving, 이하 OD) 구동을 위해 'SDRAM'과 같은 메모리소자(60)에 영상데이터를 임시로 저장하며, 이에 본 발명에서는 상기 타이밍컨트롤러(50)와 상기 메모리소자(60)간 m+1개의 데이터 전송라인을 통해 데이터 송수신시 변환 및 비변환코드 전송에 1 전송라인을 할당하고 나머지 m 개의 데이터 전송라인을 통해 프레임간 데이터 변환 횟수를 줄인 m 비트의 영상데이터를 동시에 병렬 전송하여 EMI 저감 및 소비전력 저감효과를 제공하는 타이밍컨트롤러(50)를 제공하는 것이다.
이에 도 7을 참조하여 본 발명에서 제안하는 타이밍컨트롤러(50)의 구성을 보다 상세하게 설명한다.
구성을 살펴보면, 제1데이터저장부(51)는 TV 또는 컴퓨터 인터페이스로부터 디지털 코드화되어 입력되는 m 비트의 이전 프레임 표시용 영상데이터(D(n-1))를 저장하고 있으며, 이번 프레임 표시용 영상데이터(D(n))를 입력받아 저장한다.
데이터비교부(52)는 상기 m 비트의 이전 프레임 표시용 영상데이터(D(n-1))와 이번 프레임 표시용 영상데이터(D(n))를 각각의 비트별로 비교하여 데이터값이 변환(Transition)되었는지에 대한 여부를 검사한다.
이때 상기 데이터의 변환을 검출하기 위한 논리 연산은 XOR(Exclusive OR)이며, 상기 이번 프레임 표시용 영상데이터(D(n))와 이전 프레임 표시용 영상데이터(D(n-1))의 각각의 비트에 해당되는 데이터값을 서로 XOR 연산하여 그 결과값을 출력한다. 이때 출력되는 결과값은 '1' 또는 '0'의 디지털 코드값이다.
카운트부(53)는 상기 데이터비교부(53)에서의 데이터값 변환 여부 검사 결과에 따라 출력되는 결과값에서 '1'의 개수를 카운트 한다. 예를 들어, 상기 이전 프레임 표시용 영상데이터(D(n-1))가 00110011이고 이번 프레임 표시용 영상데이터(D(n))가 01110111일 경우 2번째와 6번째 비트에서 데이터 변환이 발생하였으므로 상기 데이터비교부(52)는 01000100으로 출력될 것이고 이에 상기 카운트부(53)는 2의 카운트값을 산출하는 것이다.
데이터코딩부(54)는 상기 카운트된 값에 따라 상기 이번 프레임 표시용 영상데이터(D(n)) 각각의 비트에 해당되는 데이터값을 반전없이 외부회로부, 즉 상기 메모리소자(도 6의 60)로 출력하거나 또는 각각의 비트에 해당되는 데이터값이 반전된 반전데이터(D(n)')를 생성하여 상기 메모리소자(60)로 출력한다.
아울러, 상기 데이터코딩부(54)에 의한 반전데이터(D(n)') 생성은 상기 카운트부(53)에서의 카운트값에 의해 발생되는데, 상기 카운트값이 m/2 (m: 비트수) 이상일 경우에만 상기 반전데이터(D(n)')를 생성한다. 즉, 이번 프레임 표시용 영상데이터(D(n))는 변환데이터(D(n)')로 변환되는 것이다.
상기 변환코드생성부(55)는 상기 데이터코딩부(54)에서 반전데이터(D(n)')를 생성할 경우 데이터 반전이 일어났음을 구별하기 위한 변환코드(T(1))와, 상기 데이터코딩부(54)에서 이번 프레임 표시용 영상데이터(D(n))를 반전없이 그대로 출력할 경우 영상데이터의 반전이 없음을 구별하기 위한 비변환코드(T(0))를 생성하여 출력한다. 이때 상기 변환코드(T(1))는 '1'의 디지털 코드값이고, 상기 비변환코드(T(0))는 '0'의 디지털 코드값으로 출력된다.
제2데이터저장부(56)는 상기 메모리소자(도 5의 60)로 예시된 외부회로부에 저장된 영상데이터, 즉 상기 이번 프레임 표시용 영상데이터(D(n)) 또는 반전데이터(D(n)')일 수 있는 저장영상데이터(Ds(n))를 입력받으며, 레지스터 등을 이용하여 데이터 저장공간을 구성할 수도 있다.
상기 데이터인코딩부(57)는 상기 메모리소자(60)로부터 출력되는 저장영상데이터와 함께 전송되는 상기 변환코드(T(1)) 또는 비변환코드(T(0))를 입력받으며, 상기 입력된 코드(T(1) 또는 T(0))에 따라 상기 저장영상데이터(Ds(n))의 인코딩을 수행한다. 이때 상기 저장영상데이터가 데이터값의 반전이 수행되지 않은 이번 프레임 표시용 영상데이터(D(n))일 경우에는 입력되는 코드는 비변환코드(T(0))가 되고, 상기 저장영상데이터(Ds(n))가 데이터값의 반전이 수행된 변환데이터(D(n)')일 경우 변환코드(T(1))가 입력될 것이다.
이에 상기 저장영상데이터(Ds(n))와 함께 비변환코드(T(0))가 입력될 경우에는 상기 데이터인코딩부(57)는 아무런 동작을 수행하지 않으나, 상기 저장영상데이터(Ds(n))와 함께 변환코드(T(1))가 입력될 경우에는 상기 데이터인코딩부(57)는 상기 변환데이터(D(n)') 각각의 비트에 해당되는 데이터값을 반전시키는 인코딩을 수행하게 된다. 즉, 반전데이터(D(n)')는 이번 프레임 표시용 영상데이터(D(n))로 복원되는 것이다.
이러한 기능 구성을 가지는 타이밍컨트롤러(50)는 상기 메모리소자(60)와의 데이터 송수신을 위해서는 영상데이터전송을 위한 데이터 전송라인 m 개와 상기 변환코드(T(1)) 및 비변환코드(T(0))의 전송을 위한 데이터 전송라인 1개를 포함하여 총 m+1개의 데이터 전송라인을 필요로 한다. 따라서 6, 8, 16, 32, 64, 128개 등의 데이터 전송라인을 구비할 경우 이때 상기 데이터 비트 m 은 5, 7, 15, 31, 63, 127 이 된다.
이하 상기와 같이 설명한 본 발명에 따른 표시장치용 타이밍컨트롤러(50)를 이용한 상기 메모리소자(60)와의 데이터 송수신 방법을 설명한다.
본 발명에 따른 데이터 전송방법을 요약하면, 타이밍컨트롤러(50)로부터 메모리소자(60)로 m 비트의 영상데이터를 매 프레임 단위로 전송함에 있어서, 이전 프레임 표시용 영상데이터와 이번 프레임 표시용 영상데이터에서 각각의 비트에서 데이터 변환이 일어나는 지를 검사하고, 이에 데이터 변환이 m/2 개 이상의 비트에서 일어날 경우 이번프레임 표시용 영상데이터의 각 비트에 해당되는 데이터값을 반전시켜 변환코드와 함께 송신함으로써 프레임간 데이터 변환 횟수를 감소시킨다. 또한 상기 메모리소자(60)로부터 반전된 영상데이터를 상기 타이밍컨트롤러(50)로 전송할 경우에는, 상기 타이밍컨트롤러(50)는 상기 변환코드에 따라 각각의 비트에 해당되는 데이터값을 다시 반전시켜 원래의 영상데이터로 복원한다. 물론 변환된 데이터가 아닐 경우에는 비변환코드를 전송하고 데이터값의 반전을 수행하지 않는 다.
도 8a 및 8b는 각각 본 발명에 따른 데이터 송수신 방법을 설명하기 위한 흐름도로서, 각각 메모리소자(60)와의 데이터송수신을 수행하는 타이밍컨트롤러(50)에서의 송신방법과 수신방법을 설명하는 흐름도이다.
도 8a를 참조하면, 먼저 프레임 표시용 영상데이터가 m 비트의 프레임단위로 입력될 때 상기 타이밍컨트롤러(50)의 제1데이터저장부(51)는 이전 프레임 표시용 영상데이터(D(n-1))를 입력받아 저장하고, 이번 프레임 표시용 영상데이터(D(n))를 입력받는다.(st1)
상기 입력된 2개의 프레임 표시용 데이터(D(n-1), D(n))는 상기 데이터비교부(52)에서 각각의 비트끼리 XOR 연산을 통해 몇 개의 비트에서 데이터의 변환이 일어났는지를 검출한다.(st2)
상기 데이터비교부(52)에서 수행된 데이터 비교에 따른 변환 횟수는 상기 카운트부(53)에서 계수된다.(st3)
상기 카운트부(53)에 의해 계수된 카운트 결과는 상기 데이터코딩부(54)의 출력동작을 결정하는데, 상기 카운트 결과가 m/2 미만일 경우 상기 이번 프레임 표시용 영상데이터(D(n))는 데이터 변환 없이 그대로 상기 메모리소자(60)로 출력된다. 그러나 상기 카운트 결과가 m/2 이상의 횟수를 나타낼 경우 상기 이번 프레임 표시용 영상데이터(D(n))의 각각의 비트가 가진 데이터값은 반전되어 반전데이터(D(n)')의 상태로 상기 메모리소자(60)로 출력된다.(st4)
이때 상기 변환코드생성부(55)에서는 상기 데이터코딩부(54)에서 상기 반전 데이터(D(n)')가 출력될 경우 변환코드(T(1))를 같이 출력하고, 또한 상기 데이터코딩부(54)에서 데이터값의 반전없이 이번 프레임 표시용 영상데이터(D(n))가 그대로 출력될 경우 비변환코드(T(0))를 출력한다.(st5)
상기 변환코드(T(1))와 비변환코드(T(0))는 타이밍컨트롤러(50)와 상기 메모리소자(60)간 송수신되는 영상데이터가 반전된 데이터인지 아닌지를 알려주는 코드로서, 디지털 포맷으로 전송되는 각각의 영상데이터와 같이 디지털 코드로 전송되며, 바람직하게는 상기 변환코드(T(1))는 '1' 상기 비변환코드(T(0))는 '0'의 디지털 코드로 출력된다.
상기와 같이 타이밍컨트롤러(50)로부터 출력된 이번 프레임 표시용 영상데이터(D(n)) 또는 반전데이터(D(n)')는 상기 변환코드(T(1)) 또는 비변환코드(T(0))와 함께 상기 메모리소자(60)에 저장된다.
다음으로 상기 메모리소자(60)로부터 전송되는 데이터를 상기 타이밍컨트롤러(50)에서 수신하는 방법을 도 8b를 참조하여 설명한다.
먼저 상기 타이밍컨트롤러(50)는 상기 메모리소자(60)에 저장된 프레임 표시용 영상데이터(즉, 저장영상데이터(Ds(n)))를 제2데이터저장부(56)로 입력받고, 동시에 데이터인코딩부(57)로 변환코드(T(1)) 또는 비변환코드(T(0))를 입력받는다.(st11)
이에 상기 데이터인코딩부(57)는 상기 입력된 코드에 따라 상기 저장영상데이터(Ds(n))를 재반전하거나 또는 재반전하지 않는 것을 결정하게 되며, 상기 변환코드(T(1))가 입력될 경우 상기 제2데이터저장부(56)로 입력된 저장영상데이 터(Ds(n))의 각각의 비트에 해당되는 데이터값을 반전시켜 반전이전의 영상데이터로 복원한다. (st12) 물론, 비변환코드(T(0))가 입력될 경우에는 아무런 동작을 수행하지 않는다.
상기와 같이 설명한 데이터 송수신방법을 적용하면, 타이밍컨트롤러(50)와 메모리소자(60)간 송수신되는 데이터의 변환 횟수를 줄일 수 있는데 이러한 효과를 아래 설명하는 예시를 통해 설명한다.
도 9는 본 발명에 따른 표시장치용 타이밍컨트롤러(50)에서 메모리소자(60)로의 데이터 송수신 방법을 통한 EMI저감 효과를 설명하기 위해 예시한 데이터 송신 타이밍도로서, 종래 기술에서 이미 설명한 도 4의 데이터 전송 타이밍도를 본 발명에 따른 데이터 송수신 방법으로 재구성한 데이터 전송 타이밍도이다.
도 9에 의해 도시된 데이터 전송 타이밍도에서는 도 4와 같이 20프레임의 데이터 전송에 대해 설명하되, 1 비트를 변환 또는 비변환코드(T(1), T(0))의 전송을 위해 할당하고 나머지 11비트를 영상데이터 전송에 할당한다. 이에 데이터 송수신간 요구되는 데이터 전송라인은 12라인으로서 도 4의 종래 방법에 비해 데이터 전송라인의 증감은 없으며, 단지 1 비트분을 변환 또는 비변환코드(T(1), T(0)) 할당하였기 때문에 영상데이터를 11비트 분씩 전송하는 것이다.
도 4와 도 9의 타이밍도를 비교해 보면, 도 9의 본 발명에 따른 데이터 송수신 방법에 의한 타이밍도에서 각각의 비트마다 데이터 변환이 적게 일어나는 것을 볼 수 있다.
즉, 도 4의 종래기술에서 제1프레임데이터(1f)와 제2프레임데이터(2f)를 보 면 각각의 12개 비트 모두에서 데이터값이'0'에서'1'로 변환되었다. 따라서 12비트의 1/2인 6개 이상의 비트에서 데이터 변환이 발생하였으므로 상기 제2프레임데이터(2f) 각각의 비트의 데이터값은 반전되어 모두 '0'의 값을 가지게 된다. 이에 도 9에서와 같이 제2프레임데이터(2f)는 모두 '0'의 데이터값으로 변환된 것이다. 또한 각 비트의 데이터값이 모두 '0'으로 변환된 데이터를 전송할 때는 데이터 반전이 수행되었음을 알리는 '1'의 디지털 코드값을 변환코드로 출력한다.
이후 모든 비트의 데이터값이 '0'을 가진 도 4의 제3프레임데이터(3f)를 전송하기 위해서는 상기 모든 비트의 데이터값이 '0'으로 변환된 제2프레임데이터(2f)와 비교를 통해 수행되는데 도 9의 제2프레임데이터(2f)와 같이 모든 비트의 데이터값이 '0'으로 변환된 제2프레임데이터(2f)의 데이터값과 도 4의 제3프레임데이터(3f)의 모든 비트의 데이터값은 '0'이므로 데이터반전은 없다. 이에 도 9의 제3프레임데이터(3f)에서의 코딩데이터는 비변환코드인 '0'으로 출력된다.
이러한 방식으로 매 프레임과 그 후속하는 프레임간 각각의 비트에 대응되는 데이터값의 비교를 수행하게 되면, 상기 도 4와 같은 데이터 전송 타이밍도는 도 9와 같이 변환된다.
이에 매 프레임마다 각각의 비트의 데이터값이 '0'에서 '1'로 또는 '1'0에서 '0'으로 변환되는 데이터 변환은 현저하게 줄어드는 것을 볼 수 있다.
즉, 제1프레임데이터(1f)부터 제11프레임데이터(11f)까지를 비교해 보면, 도 4의 종래 기술에서는 12개 모든 비트에서 데이터 변환이 발생하였으나 본 발명에서는 도 9에서와 같이 데이터 변환이 전혀 발생하지 않았다.
이후 메모리소자(60)에서 타이밍컨트롤러(50)로 도 9와 같이 코딩데이터와 영상데이터가 입력될 경우에는, 상기 변환코드(즉, '1')가 입력되는 프레임 데이터에 대해서만 각각의 비트에서 데이터값 반전을 통해 다시 원래의 영상데이터로 복구할 수 있다.
따라서 본 발명에 따른 데이터 송수신 방법을 사용할 경우 매 프레임 표시용 데이터를 전송할 때마다 데이터 변환으로 인해 발생되는 EMI는 현저하게 저감되며, 또한 0V ~ 3.3V 사이의 데이터값 변환에 소모되는 전력을 크게 줄일 수 있는 이점도 동시에 수반된다.
상기와 같이 설명한 본 발명에 따른 표시장치용 타이밍컨트롤러와 이를 이용한 영상데이터 송수신방법은, 타이밍컨트롤러와 메모리소자와의 데이터 송수신시 데이터값의 변환에 의해 발생되는 EMI를 현저하게 감소시킬 수 있으며, 또한 데이터값의 변환이 줄어듦으로 인해 소비되는 전력을 저감할 수 있는 이점이 있다.

Claims (23)

  1. m 비트의 이전 프레임 표시용 영상데이터와 이번 프레임 표시용 영상데이터를 저장하는 제1데이터저장부와;
    상기 이번 프레임 표시용 영상데이터와 이전 프레임 표시용 영상데이터를 각 비트별로 비교하여 데이터값의 변환 여부에 따른 결과값을 출력하는 데이터비교부와;
    상기 데이터비교부의 결과값을 입력받아 데이터값이 변환된 비트의 개수를 카운트하는 카운트부와;
    상기 카운트 결과에 따라 상기 이번 프레임 표시용 영상데이터를 외부회로부로 출력하거나 또는 상기 이번 프레임 표시용 영상데이터의 데이터값을 반전시켜 상기 외부회로부로 출력하는 데이터코딩부와;
    상기 데이터코딩부를 통해 출력되는 영상데이터가 반전된 영상데이터일 경우 변환코드를 출력하고, 반전되지 않은 영상데이터일 경우 비변환코드를 출력하는 변환코드생성부와;
    상기 외부회로부에 저장된 저장영상데이터를 입력받아 저장하는 제2데이터저장부와;
    상기 외부회로부로부터 상기 변환코드 또는 비변환코드를 입력받으며, 상기 입력된 코드에 따라 상기 제2데이터저장부에 저장된 저장영상데이터를 반전시키거나 또는 반전시키지 않는 데이터인코딩부
    를 포함하는 표시장치용 타이밍컨트롤러
  2. 청구항 제 1 항에 있어서,
    상기 외부회로부는 메모리소자인 것을 특징으로 하는 표시장치용 타이밍컨트롤러
  3. 청구항 제 2 항에 있어서,
    상기 메모리소자는 SDRAM인 것을 특징으로 하는 표시장치용 타이밍컨트롤러
  4. 청구항 제 1 항에 있어서,
    상기 m 은 5, 7, 15, 31, 63, 127 중 하나인 것을 특징으로 하는 표시장치용 타이밍컨트롤러
  5. 청구항 제 1 항에 있어서,
    상기 데이터비교부는 상기 이번 프레임 표시용 영상데이터와 이전 프레임 표시용 영상데이터의 각각의 비트에 해당되는 데이터값을 XOR 연산하여 상기 결과값 을 출력하는 것을 특징으로 하는 표시장치용 타이밍컨트롤러
  6. 청구항 제 5 항에 있어서,
    상기 결과값은 '1' 또는 '0'인 것을 특징으로 하는 표시장치용 타이밍컨트롤러
  7. 청구항 제 1 항에 있어서,
    상기 카운트부는 상기 데이터비교부에서 출력되는 결과값 중 '1'의 개수를 카운트하는 것을 특징으로 하는 표시장치용 타이밍컨트롤러
  8. 청구항 제 1 항에 있어서,
    상기 데이터코딩부는 상기 카운트 결과가 m/2 미만일 경우 상기 이번 프레임 표시용 데이터를 상기 외부회로부로 출력하고, 상기 카운트 결과가 m/2 이상일 경우 상기 이번 프레임 표시용 영상데이터의 각각의 비트에 해당되는 데이터값을 반전시켜 상기 외부회로부로 출력하는 것을 특징으로 하는 표시장치용 타이밍컨트롤러
  9. 청구항 제 1 항에 있어서,
    상기 각 영상데이터는 디지털 코드로 구성된 데이터인 것을 특징으로 하는 표시장치용 타이밍컨트롤러
  10. 청구항 제 1 항에 있어서,
    상기 데이터인코딩부는 상기 변환코드가 입력될 경우 상기 제2데이터저장부에 저장된 저장영상데이터의 각각의 비트에 해당되는 데이터값을 반전시키고, 상기 비변환코드가 입력될 경우에는 상기 제2데이터저장부에 저장된 저장영상데이터의 각각의 비트에 해당되는 데이터값을 반전시키지 않는 것을 특징으로 하는 표시장치용 타이밍컨트롤러
  11. 청구항 제 1 항에 있어서,
    상기 변환코드는 '1'의 디지털 코드값이고, 상기 비변환코드는 '0'의 디지털 코드값인 것을 특징으로 하는 표시장치용 타이밍컨트롤러
  12. 청구항 제 1 항에 있어서,
    상기 데이터코딩부에서 출력되는 영상데이터는 m 비트의 영상데이터인 것을 특징으로 하는 표시장치용 타이밍컨트롤러
  13. 청구항 제 1 항에 있어서,
    상기 제2데이터저장부로 입력되는 상기 저장영상데이터는 m비트의 영상데이터인 것을 특징으로 하는 표시장치용 타이밍컨트롤러
  14. 청구항 제 1 항에 있어서,
    상기 타이밍컨트롤러와 외부회로부 사이에 m+1 개의 데이터 전송라인이 구성되는 것을 특징으로 하는 표시장치용 타이밍컨트롤러
  15. 청구항 제 14 항에 있어서,
    상기 m+1 개의 데이터 전송라인 중 m개는 영상데이터가 전송되고, 1개의 데이터전송라인은 상기 변환코드 및 비변환코드가 전송되는 것을 특징으로 하는 표시장치용 타이밍컨트롤러
  16. m 비트의 이전 프레임 표시용 영상데이터와 m 비트의 이번 프레임 표시용 영상데이터를 각각의 비트별로 비교하여 데이터값의 변환 여부를 검출하는 제1단계와;
    상기 데이터값이 변환된 비트의 개수를 카운트하고, 상기 카운트 결과에 따라 상기 이번 프레임 표시용 데이터의 데이터값을 반전시키거나 또는 반전시키지 않고 외부회로부로 출력하는 제2단계와;
    상기 외부회로부로 출력되는 영상데이터가 반전된 영상데이터일 경우 변환코드를 출력하고, 반전되지 않은 영상데이터일 경우 비변환코드를 출력하는 제3단계와;
    상기 외부회로부에 저장된 저장영상데이터를 입력받는 제4단계와;
    상기 외부회로부로부터 상기 변환코드 또는 비변환코드를 입력받으며, 상기 입력된 코드에 따라 상기 저장영상데이터의 데이터값을 반전시키거나 또는 반전시키지 않는 제5단계
    를 포함하는 표시장치용 타이밍컨트롤러의 데이터 송수신방법
  17. 청구항 제 16 항에 있어서,
    상기 각 영상데이터는 디지털 코드로 구성된 데이터인 것을 특징으로 하는 표시장치용 타이밍컨트롤러의 데이터 송수신방법
  18. 청구항 제 16 항에 있어서,
    상기 제1단계는,
    상기 이전 프레임 표시용 영상데이터와 상기 이번 프레임 표시용 영상데이터의 각각의 비트에 해당되는 데이터값끼리 XOR 연산을 수행하여 결과값을 출력하는 단계를 포함하는 것을 특징으로 하는 표시장치용 타이밍컨트롤러의 데이터 송수신방법
  19. 청구항 제 18 항에 있어서,
    상기 출력되는 결과값은 '1' 또는 '0'인 것을 특징으로 하는 표시장치용 타이밍컨트롤러의 데이터 송수신방법
  20. 청구항 제 16 항에 있어서,
    상기 제2단계의 데이터값 반전은,
    상기 카운트 결과가 m/2 이상일 경우에 수행되는 것을 특징으로 하는 표시장치용 타이밍컨트롤러의 데이터 송수신방법
  21. 청구항 제 16 항에 있어서,
    상기 변환코드는 '1'의 디지털 코드값이고, 상기 비변환코드는 '0'의 디지털 코드인 것을 특징으로 하는 표시장치용 타이밍컨트롤러의 데이터 송수신방법
  22. 청구항 제 16 항에 있어서,
    상기 외부회로부로 출력되는 영상데이터와 상기 외부회로부로부터 입력되는 영상데이터는 모두 m 비트의 영상데이터인 것을 특징으로 하는 표시장치용 타이밍컨트롤러의 데이터 송수신방법
  23. 청구항 제 16 항에 있어서,
    상기 제5단계는,
    상기 변환코드가 입력될 경우 상기 제2데이터저장부에 저장된 저장영상데이터의 각각의 비트에 해당되는 데이터값을 반전시키고, 상기 비변환코드가 입력될 경우에는 상기 제2데이터저장부에 저장된 저장영상데이터의 각각의 비트에 해당되는 데이터값을 반전시키지 않는 것을 특징으로 하는 표시장치용 타이밍컨트롤러의 데이터 송수신방법
KR1020060130766A 2006-12-20 2006-12-20 표시장치용 타이밍컨트롤러와 이를 이용한 영상데이터송수신방법 KR20080057456A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060130766A KR20080057456A (ko) 2006-12-20 2006-12-20 표시장치용 타이밍컨트롤러와 이를 이용한 영상데이터송수신방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060130766A KR20080057456A (ko) 2006-12-20 2006-12-20 표시장치용 타이밍컨트롤러와 이를 이용한 영상데이터송수신방법

Publications (1)

Publication Number Publication Date
KR20080057456A true KR20080057456A (ko) 2008-06-25

Family

ID=39803234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060130766A KR20080057456A (ko) 2006-12-20 2006-12-20 표시장치용 타이밍컨트롤러와 이를 이용한 영상데이터송수신방법

Country Status (1)

Country Link
KR (1) KR20080057456A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437129B2 (en) 2014-01-29 2016-09-06 Samsung Electronics Co., Ltd. Display driving integrated circuit, display device, and method used to perform operation of display driving integrated circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040046436A (ko) * 2002-11-27 2004-06-05 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치
KR20040105515A (ko) * 2003-06-09 2004-12-16 삼성전자주식회사 액정 표시 장치와 이의 구동 장치 및 방법
KR20050104291A (ko) * 2004-04-28 2005-11-02 후지쯔 디스플레이 테크놀로지스 코포레이션 액정표시장치 및 그 처리방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040046436A (ko) * 2002-11-27 2004-06-05 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치
KR20040105515A (ko) * 2003-06-09 2004-12-16 삼성전자주식회사 액정 표시 장치와 이의 구동 장치 및 방법
KR20050104291A (ko) * 2004-04-28 2005-11-02 후지쯔 디스플레이 테크놀로지스 코포레이션 액정표시장치 및 그 처리방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437129B2 (en) 2014-01-29 2016-09-06 Samsung Electronics Co., Ltd. Display driving integrated circuit, display device, and method used to perform operation of display driving integrated circuit

Similar Documents

Publication Publication Date Title
US8314763B2 (en) Display device transferring data signal with clock
US8421779B2 (en) Display and method thereof for signal transmission
KR102115530B1 (ko) 표시 장치 및 그 구동 방법
US7518600B2 (en) Connector and apparatus of driving liquid crystal display using the same
JP4395060B2 (ja) 液晶表示装置の駆動装置及び方法
US20070216630A1 (en) Method for transmitting data signals and control signals using a signal data bus and related apparatus
KR20060054811A (ko) 표시장치용 구동칩과, 이를 갖는 표시장치
KR101260838B1 (ko) 액정표시장치
JP2003323147A (ja) 表示装置及びその駆動方法
KR101696458B1 (ko) 액정표시장치
KR20120126312A (ko) 표시장치와 그 구동 방법
KR101782641B1 (ko) 액정표시장치
KR20130009496A (ko) 표시장치와 그 구동 방법
JP4195429B2 (ja) シリアルプロトコル式パネル表示システム、ソースドライバ、及びゲートドライバ
KR101237789B1 (ko) 액정표시장치 구동회로 및 그 구동방법
KR101788860B1 (ko) 액정표시장치
KR101739137B1 (ko) 액정표시장치
US20020036651A1 (en) Display system and information processing apparatus
US20100259510A1 (en) Apparatus for data encoding in LCD Driver
JP6465583B2 (ja) タイミングコントローラおよびそれを用いたディスプレイ装置
KR20080057456A (ko) 표시장치용 타이밍컨트롤러와 이를 이용한 영상데이터송수신방법
KR20090060042A (ko) 액정표시장치 및 그 구동방법
KR101696477B1 (ko) 인버터 회로와 이를 이용한 액정표시장치
KR101629515B1 (ko) 액정표시장치
KR20150075640A (ko) 평판 표시 장치 및 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application