KR101782641B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101782641B1
KR101782641B1 KR1020100124877A KR20100124877A KR101782641B1 KR 101782641 B1 KR101782641 B1 KR 101782641B1 KR 1020100124877 A KR1020100124877 A KR 1020100124877A KR 20100124877 A KR20100124877 A KR 20100124877A KR 101782641 B1 KR101782641 B1 KR 101782641B1
Authority
KR
South Korea
Prior art keywords
voltage
power supply
sic
vcc
source drive
Prior art date
Application number
KR1020100124877A
Other languages
English (en)
Other versions
KR20120063755A (ko
Inventor
박만규
강필성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100124877A priority Critical patent/KR101782641B1/ko
Publication of KR20120063755A publication Critical patent/KR20120063755A/ko
Application granted granted Critical
Publication of KR101782641B1 publication Critical patent/KR101782641B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 데이터와 외부 클럭신호를 포함한 차신호쌍을 송신단 비교기(Tx)를 통해 출력하는 타이밍 콘트롤러(TCON); 제1 전원전압(VCCin)과, 상기 제1 전원전압(VCCin) 보다 낮은 제2 전원전압(VCC)을 출력하는 전원회로(PMIC); 상기 전원회로(PMIC)로부터 수신된 상기 제1 전원전압(VCCin)을 상기 제2 전원전압(VCC)으로 변환하여 상기 타이밍 콘트롤러(TCON)에 공급하는 레귤레이터(LDO); 상기 데이터와 상기 외부 클럭신호를 포함한 차신호쌍을 수신단 비교기(Rx)를 통해 수신하는 하나 이상의 소스 드라이브 IC들(SIC); 및 상기 소스 드라이브 IC들(SIC) 각각을 상기 타이밍 콘트롤러(TCON)에 직렬로 연결하여 상기 차신호쌍을 상기 소스 드라이브 IC들(SIC)에 전송하는 데이터 배선쌍(ZO)을 포함한다. 상기 소스 드라이브 IC들(SIC) 각각은 상기 전원회로(PMIC)로부터 상기 제2 전원전압(VCC)을 입력 받아 상기 제2 전원전압(VCC)보다 낮은 단말 전압(Vterm)을 발생하여 상기 단말 전압(Vterm)을 상기 수신단 비교기(Rx)의 양 입력단 사이에 접속된 단말 저항들(RT) 사이의 노드에 인가하는 단말 전압 발생부(100)를 포함한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}
본 발명은 액정표시장치에 관한 것이다.
액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 이 액정표시장치는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시기에 응용됨은 물론, 텔레비젼에도 응용되어 빠르게 음극선관을 대체하고 있다.
액정표시장치는 액정표시패널의 데이터라인들에 데이터전압을 공급하기 위한 다수의 소스 드라이브 집적회로(Integrated Circuit 이하, "IC"라 함), 액정표시패널의 게이트라인들에 게이트펄스(또는 스캔펄스)를 순차적으로 공급하기 위한 다수의 게이트 드라이브 IC, 및 드라이브 IC들을 제어하기 위한 타이밍 콘트롤러 등을 구비한다.
타이밍 콘트롤러는 mini LVDS(Low Voltage Differential Signaling)와 같은 인터페이스를 통해 디지털 비디오 데이터와, 디지털 비디오 데이터의 샘플링을 위한 클럭신호, 소스 드라이브 IC들의 동작을 제어하기 위한 제어신호 등을 소스 드라이브 IC들에 공급한다. 소스 드라이브 IC들은 타이밍 콘트롤러로부터 직렬로 입력되는 디지털 비디오 데이터를 병렬 체계로 변환한 후에 감마보상전압을 이용하여 아날로그 데이터전압을 변환하여 데이터라인들에 공급한다.
타이밍 콘트롤러는 클럭과 디지털 비디오 데이터들을 소스 드라이브 IC들에 공통으로 인가하는 멀티 드롭(Multi Drop) 방식으로 소스 드라이브 IC들에 필요한 신호를 공급한다. 이러한 데이터 전송 방식은 타이밍 콘트롤러와 소스 드라이브 IC들 사이에 R 데이터 전송 배선, G 데이터 전송배선, B 데이터 전송배선, 소스 드라이브 IC들의 출력 및 극성변환 동작의 동작 타이밍 등을 제어하기 위한 제어배선들, 클럭 전송배선들을 포함한 많은 배선들이 필요하다.
mini-LVDS 인터페이스 방식에서 RGB 데이터 전송의 예를 들면, mini-LVDS 인터페이스 방식은 RGB 디지털 비디오 데이터와 클럭 각각을 차신호(differential signal) 쌍으로 전송하므로 기수 데이터와 우수 데이터를 동시에 전송하는 경우에 타이밍 콘트롤러와 소스 드라이브 IC들 사이에는 RGB 데이터 전송을 위하여 최소 14 개의 배선들이 필요하다. RGB 데이터가 10bit 데이터이면 18 개의 배선들이 필요하다. 따라서, 타이밍 콘트롤러와 소스 드라이브 IC들 사이에 배치된 인쇄회로보드(Printed Circuit Board, PCB)에는 많은 배선들이 형성되어야 하므로 그 폭을 줄이기가 어렵다.
본원 출원인은 타이밍 콘트롤러와 소스 드라이브 IC들을 점 대 점(point to point) 방식으로 연결하여 타이밍 콘트롤러와 소스 드라이브 IC들 사이의 배선 수를 최소화한 액정표시장치를 대한민국 특허출원 10-2008-0127458(2008-12-15), 미국 출원 12/543,996(2009-08-19), 대한민국 특허출원 10-2008-0127456(2008-12-15), 미국 출원 12/461,652(2009-08-19), 대한민국 특허출원 10-2008-0132466(2008-12-23), 미국 출원 12/537,341(2009-08-07) 등에서 제안한 바 있다.
타이밍 콘트롤러는 도 1 및 도 2와 같은 송신단 비교기(TX)를 통해 데이터를 송신하고, 소스 드라이브 IC들은 도 1 또는 도 2와 같은 수신단 비교기(RX)를 통해 데이터를 수신한다. 도 1의 수신단 비교기(RX)는 주로 mini LVDS 인터페이스에서 이용되고, 도 2의 수신단 비교기(RX)는 본원 출원인에 의해 제안된 점 대 점 인터페이스 방식에서 사용된다.
도 1 및 도 2에서 EPI+와 EPI-는 타이밍 콘트롤러로부터 소스 드라이브 IC들로 전송되는 차신호쌍이고, ZO는 배선 저항이다. RT는 수신단 비교기(RX)에서 차신호쌍이 전송되는 두 개의 배선들 사이에 연결된 단말 저항들이다.
도 2의 수신단 비교기(RX)는 수신 단말 저항들(RT) 사이에 단말 전압(Vterm)을 인가하여 수신 신호쌍의 기준 전압을 설정한다. 전술한 특허 출원들에서 제안된 액정표시장치의 소스 드라이브 IC에서 수신단에는 도 2와 같은 수신단 비교기(RX)가 채용될 수 있다.
액정표시장치의 전원회로에서 단말 전압(Vterm)이 전원 전압(Vcc) 보다 먼저 소스 드라이브 IC들에 인가될 수 있다. 파워 온 시퀀스(Power on sequence) 상황에서, 소스 드라이브 IC의 수신단에 형성된 정전기(Electrostatic Discharge, ESD) 보호소자(ESD1)를 통해 단말 전압(Vterm)으로부터 전원 전원(Vcc) 쪽으로 전류가 흐를 수 있다. 이 경우에, 정전기 보호소자(ESD1)가 열화되거나 절연 파괴가 발생될 수 있고, 소스 드라이브 IC들의 장기 신뢰성에 문제를 초래할 수 있다. 도 3에서, ESD1은 소스 드라이브 IC의 단말 전압 단자와 전원 전압원(Vcc) 사이에 형성된 ESD 보호소자이고, ESD2는 소스 드라이브 IC의 단말 전압 단자와 기저전압원(VSS, OV) 사이에 형성된 ESD 보호소자이다. 도면 부호 "30"은 소스 드라이브 IC의 코어 회로(Core circuit)로서, 데이터를 샘플링하여 래치하는 회로, 디지털 데이터를 아날로그 데이터전압으로 변환하는 디지털 아날로그 변환기(Digital to Analog Convertor, 이하 "DAC"라 함) 등을 포함한다.
본 발명은 소스 드라이브 IC의 수신단에서 ESD 보호소자를 통해 누설되는 현상을 방지할 수 있는 액정표시장치를 제공한다.
본 발명의 액정표시장치는 데이터와 외부 클럭신호를 포함한 차신호쌍을 송신단 비교기(Tx)를 통해 출력하는 타이밍 콘트롤러(TCON); 제1 전원전압(VCCin)과, 상기 제1 전원전압(VCCin) 보다 낮은 제2 전원전압(VCC)을 출력하는 전원회로(PMIC); 상기 전원회로(PMIC)로부터 수신된 상기 제1 전원전압(VCCin)을 상기 제2 전원전압(VCC)으로 변환하여 상기 타이밍 콘트롤러(TCON)에 공급하는 레귤레이터(LDO); 상기 데이터와 상기 외부 클럭신호를 포함한 차신호쌍을 수신단 비교기(Rx)를 통해 수신하는 하나 이상의 소스 드라이브 IC들(SIC); 및 상기 소스 드라이브 IC들(SIC) 각각을 상기 타이밍 콘트롤러(TCON)에 직렬로 연결하여 상기 차신호쌍을 상기 소스 드라이브 IC들(SIC)에 전송하는 데이터 배선쌍(ZO)을 포함한다.
상기 소스 드라이브 IC들(SIC) 각각은 상기 전원회로(PMIC)로부터 상기 제2 전원전압(VCC)을 입력 받아 상기 제2 전원전압(VCC)보다 낮은 단말 전압(Vterm)을 발생하여 상기 단말 전압(Vterm)을 상기 수신단 비교기(Rx)의 양 입력단 사이에 접속된 단말 저항들(RT) 사이의 노드에 인가하는 단말 전압 발생부(100)를 포함한다.
파워 온 시퀀스에서 상기 제2 전원전압(VCC)이 상기 소스 드라이브 IC들(SIC)에 입력된 후에 상기 소스 드라이브 IC들(SIC) 내에서 상기 단말 전압(Vterm)이 출력된다.
상기 단말 전압 발생부(100)는 상기 전원회로(PMIC)로부터 입력된 상기 제2 전원전압(VCC)을 분압하는 분압회로(R1, R2); 및 상기 분압회로(R1, R2)로부터 출력된 상기 단말 전압(Vterm)을 상기 수신단 비교기(Rx)의 상기 단말 저항들(RT) 사이의 노드에 인가하는 버퍼(Amp)를 포함한다.
삭제
본 발명은 전원전압을 입력 받은 후에 수신단 비교기에 필요한 단말 전압을 생성하므로 소스 드라이브 IC의 수신단에서 ESD 보호소자를 통해 누설되는 현상을 방지할 수 있다.
도 1은 타이밍 콘트롤러의 송신단 비교기와 소스 드라이브 IC의 수신단 비교기의 일 예를 보여 주는 회로도이다.
도 2는 타이밍 콘트롤러의 송신단 비교기와 소스 드라이브 IC의 수신단 비교기의 다른 예를 보여 주는 회로도이다.
도 3은 파워 온 시퀀스 상황에서 단말 전압이 전원 전압보다 먼저 소스 드라이브 IC에 인가되는 경우에 ESD 보호소자를 통해 전원 전압 쪽으로 누설되는 전류를 보여 주는 도면이다.
도 4는 본 발명의 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도들이다.
도 5는 도 4에 도시된 타이밍 콘트롤러와 소스 드라이브 IC 간에 전송되는 데이터 및 외부 클럭을 예시하는 도면이다.
도 6은 도 5에 도시된 타이밍 콘트롤러의 송신단 비교기와 소스 드라이브 IC의 수신단 비교기를 보여 주는 회로도이다.
도 7은 도 5에 도시된 수신단 비교기를 상세히 보여 주는 회로도이다.
도 8은 본 발명의 실시예에 따른 전원회로와 소스 드라이브 IC 내의 단말 전압 발생부를 보여 주는 블록도이다.
도 9는 도 8에 도시된 단말 전압 발생부의 제1 실시예를 상세히 보여 주는 회로도이다.
도 10은 도 8에 도시된 단말 전압 발생부의 제2 실시예를 상세히 보여 주는 회로도이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 4를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(LCP), 타이밍 콘트롤러(TCON), 하나 이상의 소스 드라이브 IC들(SIC#1~SIC#8), 및 게이트 드라이브 IC들(GIC)을 구비한다.
액정표시패널(LCP)의 기판들 사이에는 액정층이 형성된다. 액정표시패널(LCP)은 데이터라인들(DL)과 게이트라인들(GL)의 교차 구조에 의해 매트릭스 형태로 배치된 액정셀들(Clc)을 포함한다.
액정표시패널(LCP)의 TFT 어레이 기판에는 데이터라인들(DL), 게이트라인들(GL), TFT들, 및 스토리지 커패시터(Cst) 등을 포함한 화소 어레이가 형성된다. 액정셀들(Clc)은 TFT를 통해 데이터전압이 공급되는 화소전극과, 공통전압(Vcom)이 공급되는 공통전극 사이의 전계에 의해 구동된다. TFT의 게이트전극은 게이트라인(GL)에 접속되고, 그 드레인전극은 데이터라인(DL)에 접속된다. TFT의 소스전극은 액정셀(Clc)의 화소전극에 접속된다. TFT는 게이트라인(GL)을 통해 공급되는 게이트펄스에 따라 턴-온되어 데이터라인(DL)으로부터의 정극성/부극성 아날로그 비디오 데이터전압을 액정셀(Clc)의 화소전극에 공급한다. 액정표시패널(LCP)의 컬러필터 기판 상에는 블랙매트릭스, 컬러필터 및 공통전극 등이 형성된다. 액정표시패널(LCP)의 TFT 어레이 기판과 컬러필터 어레이 기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 액정표시패널(LCP)의 TFT 어레이 기판과 컬러필터 어레이 기판 사이에는 액정셀(Clc)의 셀갭(cell gap)을 유지하기 위한 스페이서가 형성될 수 있다.
액정표시패널(LCP)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식이나, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식으로 구현될 수 있다. 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.
타이밍 콘트롤러(TCON)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 도시하지 않은 외부 호스트 시스템으로부터 수직/수평 동기신호(Vsync, Hsync), 외부 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 외부 타이밍신호를 입력받는다. 타이밍 콘트롤러(TCON)는 점 대 점(point to point) 인터페이스를 통해 소스 드라이브 IC들(SIC#1~SIC#8) 각각에 직렬로 접속된다.
타이밍 콘트롤러(TCON)는 도 5와 같이 외부 클럭신호(CLK)와 RGB 디지털 비디오 데이터들을 포함한 차신호쌍(EPI+, EPI-)을 발생하여 데이터 배선쌍을 통해 소스 드라이브 IC들(SIC#1~SIC#8)로 전송할 수 있다. 또한, 타이밍 콘트롤러(TCON)는 콘트롤 데이터를 차신호쌍으로 발생하여 데이터 배선쌍을 통해 소스 드라이브 IC들(SIC#1~SIC#8)로 전송할 수 있다. 콘트롤 데이터는 소스 드라이브 IC들(SIC#1~SIC#8)로부터 출력되는 데이터전압의 출력 타이밍, 데이터전압의 극성 등을 제어하기 위한 소스 콘트롤 데이터를 포함한다. 또한, 콘트롤 데이터는 게이트 드라이브 IC(GIC)의 동작 타이밍을 제어기 위한 게이트 콘트롤 데이터를 포함할 수 있다.
소스 드라이브 IC들(SIC#1~SIC#8)은 데이터 배선쌍을 통해 타이밍 콘트롤러(TCON)와 점 대 점 형태로 연결된다. 소스 드라이브 IC들(SIC#1~SIC#8) 각각은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 액정표시패널(LCP)의 데이터라인들에 접속될 수 있다.
소스 드라이브 IC들(SIC#1~SIC#8)은 데이터 배선쌍을 통해 RGB 디지털 비디오 데이터, 외부 클럭신호(CLK), 콘트롤 데이터 등을 입력 받는다. 소스 드라이브 IC들(SIC#1~SIC#8)은 수신된 외부 클럭신호(CLK)의 주파수를 위상 고정 루프(Phase locked loop 이하, "PLL"이라 함) 또는 지연 락 루프(Delay Locked loop, 이하 "DLL"이라 함)를 통해 RGB 디지털 비디오 데이터의 비트수×2 개의 내부 클럭신호들을 발생하고, 그 내부 클럭신호에 따라 RGB 디지털 비디오 데이터를 샘플링하고 병렬 데이터 체계로 변환한다.
소스 드라이브 IC들(SIC#1~SIC#8)은 데이터 배선쌍을 통해 입력되는 콘트롤 데이터를 코드 맵핑 방식으로 디코딩하여 소스 콘트롤 데이터와 게이트 콘트롤 데이터를 복원한다. 소스 드라이브 IC들(SIC#1~SIC#8)은 소스 콘트롤 데이터에 따라 병렬 체계로 변환된 RGB 디지털 비디오 데이터를 정극성/부극성 아날로그 데이터전압으로 변환하여 액정표시패널(LCP)의 데이터라인들(DL)에 공급한다. 소스 드라이브 IC들(SIC#1~SIC#8)은 게이트 콘트롤 데이터를 게이트 드라이브 IC(GIC) 중 하나 이상에 전송할 수 있다.
게이트 드라이브 IC(GIC)는 TAP 공정을 통해 액정표시패널의 TFT 어레이 기판의 게이트라인들에 연결되거나 GIP(Gate In Panel) 공정으로 액정표시패널(LCP)의 TFT 어레이 기판 상에 직접 형성될 수 있다. 게이트 드라이브 IC(GIC)는 타이밍 콘트롤러(TCON)로부터 공급되거나, 소스 드라이브 IC들(SIC#1~SIC#8)을 통해 공급되는 게이트 콘트롤 데이터에 따라 게이트펄스를 게이트라인들(GL)에 순차적으로 공급한다. 게이트 콘트롤 데이터는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC), 게이트 출력 인에이블신호(Gate Output Enable : GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 제어한다. 게이트 쉬프트 클럭신호(GSC)은 게이트 드라이브 IC(GIC) 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC(GIC)의 출력 타이밍을 제어한다.
도 6은 타이밍 콘트롤러(TCON)의 송신단 비교기(TX)와 소스 드라이브 IC(SIC#1~SIC#8)의 수신단 비교기(TX)를 보여 주는 회로도이다. 도 7은 수신단 비교기(RX)를 상세히 보여 주는 회로도이다.
도 6 및 도 7을 참조하면, 타이밍 콘트롤러(TCON)는 신호쌍을 송신단 비교기(Tx)를 통해 데이터 배선쌍(ZO)으로 전송하고, 소스 드라이브 IC들(SIC#1~SIC#8)의 수신단 비교기(Rx)는 데이터 배선쌍(ZO)을 경유하여 입력되는 차신호쌍(EPI+, EPI-)을 수신한다. 소스 드라이브 IC들(SIC#1~SIC#8) 각각은 단말 전압(Vterm)을 내부에서 생성하여 수신단 비교기(Rx)의 양 입력단들 사이에 접속된 단말 저항들(RT) 사이의 노드에 인가한다.
수신단 비교기(Rx)는 도 7과 같이 다수의 트랜지스터들(M1~M11)을 포함한다. 제1, 제2, 제5, 제7, 제9 및 제11 트랜지스터들(M1, M2, M5, M7, M9, M11)은 n type MOSFET(Metal Oxide Semiconductor Field-Effect Transistor)로 구현될 수 있다. 제3, 제4, 제6, 제8 및 제10트랜지스터들(M3, M4, M6, M8, M10)은 p type MOSFET로 구현될 수 있다.
제1 트랜지스터들(M1)의 게이트전극에는 부극성 신호(EPI-)가 입력된다. 제1 트랜지스터(M1)의 소스전극은 제5 트랜지스터(M5)의 드레인전극이 접속되고, 그 드레인전극은 B 노드를 경유하여 제3 트랜지스터(M3)의 드레인전극과 제4 트랜지스터(M4)의 게이트전극에 접속된다. 제2 트랜지스터(M2)의 게이트전극에는 정극성 신호(EPI+)가 입력된다. 제2 트랜지스터(M2)의 소스전극은 제5 트랜지스터(M5)의 드레인전극이 접속되고, 그 드레인전극은 A 노드를 경유하여 제4 트랜지스터(M4)의 드레인전극에 접속된다. 제3, 제4, 제6, 제8 및 제10 트랜지스터(M3, M4, M6, M8, M10)의 소스전극들에는 단말 전압(Vterm)이 공급된다. 단말 전압(Vterm)은 대략 1.2V로 설정될 수 있다. 제5, 제7, 제9 및 제11 트랜지스터(M5, M7, M9, M11)의 소스전극들에는 기저전압(VSS)이 공급된다. 제5 및 제7 트랜지스터(M5, M7)의 게이트전극에는 바이어스 전압(Vbias)이 인가된다. 제6 트랜지스터(M6)의 게이트전극은 A 노드에 접속되고, 제6 트랜지스터(M6)의 드레인전극은 C 노드에 접속된다. 제8 및 제9 트랜지스터들(M8, M9)은 C 노드의 전압을 반전시켜 D 노드로 출력하는 인버터 회로이고, 제10 및 제11 트랜지스터들(M10, M11)는 D 노드의 전압을 반전시켜 출력하는 인버터 회로이다. 제8 및 제9 트랜지스터들(M8, M9)의 게이트전극들은 C 노드에 접속되고, 제10 및 제11 트랜지스터들(M10, M11)의 게이트전극들은 수신단 비교기(Rx)의 출력단자에 접속된다. 제8 및 제9 트랜지스터들(M8, M9)의 드레인전극들은 D 노드에 접속되고, 제10 및 제11 트랜지스터들(M10, M11)의 드레인전극들은 수신단 비교기(Rx)의 출력단자에 접속된다.
수신단 비교기(Rx)에 입력되는 정극성 신호(EPI+)가 부극성 신호(EPI-) 보다 크면, 제2 트랜지스터(M2)의 게이트-소스간 전압(Vgs)이 증가하여 A 노드의 전압이 감소한다. A 노드의 전압이 감소하면 제6 트랜지스터(M6)의 Vgs가 증가하고, 이로 인하여 C 노드의 전압은 증가한다. C 노드의 전압이 증가하면 D 노드의 전압은 기저전압(VSS)이고 수신단 비교기(Rx)의 출력단 전압은 단말 전압(Vterm)으로 된다. 따라서, 수신단 비교기(Rx)에 수신된 정극성 신호(EPI+)가 부극성 신호(EPI-) 보다 크면 수신단 비교기(Rx)는 하이 논리값의 출력을 발생한다. 수신단 비교기(Rx)에 수신된 정극성 신호(EPI+)가 부극성 신호(EPI-)보다 작은 경우에, 수신단 비교기(Rx)는 로우 논리값의 출력을 발생한다.
도 8은 본 발명의 실시예에 따른 전원회로와 소스 드라이브 IC(SIC#1~SIC#8) 내의 단말 전압 발생부(100)를 보여 주는 블록도이다.
도 8을 참조하면, 본 발명의 전원회로는 파워 모듈 IC(PMIC), 레귤레이터(LDO) 등을 포함한다.
파워 모듈 IC(PMIC)는 직류-직류 변환기(DC-DC converter 이하 "DC-DC 변환기"라 함)를 통해 12V의 입력 전압(Vin)을 3.3V의 전원전압(VCCin), 18.0V의 고전위 구동전압(VDD), 1.8V의 전원전압(VCCin)으로 변환한다. 레귤레이터(LDO)는 3.3V의 전원전압(VCCin)을 1.8V의 전원 전압으로 출력한다. 전원전압(VCCin)은 타이밍 콘트롤러(TCON)의 입/출력 전원전압으로서 타이밍 콘트롤러(TCON)에 공급된다. 레귤레이터(LDO)로부터 출력된 전원전압(VCC)은 타이밍 콘트롤러(TCON)의 코어 회로의 구동 전압으로서 타이밍 콘트롤러(TCON)에 공급된다. 타이밍 콘트롤러(TCON)의 코어 회로는 디지털 비디오 데이터, 콘트롤 데이터 등을 전송 프로토콜에 맞게 재정렬하는 회로를 포함한다. 파워 모듈 IC(PMIC)로부터 출력된 고전위 구동전압(VDD)은 소스 드라이브 IC(SIC#1~SIC#8)의 DAC 구동전압으로서 소스 드라이브 IC(SIC#1~SIC#8)에 공급된다.
파워 모듈 IC(PMIC)로부터 출력된 전원전압(VCC)은 소스 드라이브 IC(SIC#1~SIC#8)의 단말 전압 발생부(100)에 공급된다. 단말 전압 발생부(100)는 전원전압(VCC)을 입력 받아 전원전압(VCC) 보다 낮은 대략 1.2V의 단말 전압(Vterm)을 출력한다. 따라서, 파워 온 시퀀스 상황에서 단말 전압(Vterm) 보다 높은 전원전압(VCC)이 소스 드라이브 IC의 수신단에 먼저 입력된 후에 단말 전압(Vterm)이 생성된다. 그 결과, 파원 온 시퀀스 상황에서 도 3에 도시된 ESD 보호소자(ESD1)가 오프 상태를 유지하므로 소스 드라이브 IC(SIC#1~SIC#8)의 수신단에서 전원전압(VCC) 쪽으로 흐르는 누설 전류를 방지할 수 있다.
도 9는 도 8에 도시된 단말 전압 발생부(100)의 제1 실시예를 상세히 보여 주는 회로도이다.
도 9를 참조하면, 단말 전압 발생부(100)는 분압회로와 버퍼(Amp)를 포함한다.
분압회로는 전원전압(VCC)과 기저전압(GND) 사이에 접속된 분압 저항들(R1, R2)을 포함하여 전압원(VCC)을 분압하여 단말 전압(Vterm)을 발생한다. 분압회로로부터 출력된 단말 전압은 연산 증폭기를 포함한 버퍼(Amp)를 통해 소스 드라이브 IC(SIC#1~SIC#8)에 내장된 수신단 비교기(Rx)의 단말 저항들(RT) 사이의 노드에 인가된다. 분압회로는 소스 드라이브 IC(SIC#1~SIC#8)의 내부 혹은 외부에 배치될 수 있고, 버퍼(Amp)는 소스 드라이브 IC(SIC#1~SIC#8)에 내장될 수 있다. 단말 전압(Vterm)은 소스 드라이브 IC(SIC#1~SIC#8)의 외부 Vterm 단자에 인가되거나 점선과 같이 소스 드라이브 IC(SIC#1~SIC#8)의 내에서 Vterm 단자에 인가될 수 있다.
도 10은 도 8에 도시된 단말 전압 발생부의 제2 실시예를 상세히 보여 주는 회로도이다.
도 10을 참조하면, 단말 전압 발생부(100)는 레귤 레이터(LDO)를 포함한다.
레귤 레이터(LDO)는 소스 드라이브 IC(SIC#1~SIC#8)에 내장되어 전원전압(VCC)을 단말 전압(Vterm)으로 변환하여 수신단 비교기(Rx)의 단말 저항들(RT) 사이의 노드에 인가한다. 단말 전압(Vterm)은 소스 드라이브 IC(SIC#1~SIC#8)의 외부 Vterm 단자에 인가되거나 점선과 같이 소스 드라이브 IC(SIC#1~SIC#8)의 내에서 Vterm 단자에 인가될 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
TCON : 타이밍 콘트롤러 SIC : 소스 드라이브 IC
GIC : 게이트 드라이브 IC Tx : 송신단 비교기
Rx : 수신단 비교기 100 : 단말 전압 발생부
데이터 샘플링 및 직병렬 변환부

Claims (4)

  1. 데이터와 외부 클럭신호를 포함한 차신호쌍을 송신단 비교기(Tx)를 통해 출력하는 타이밍 콘트롤러(TCON);
    제1 전원전압(VCCin)과, 상기 제1 전원전압(VCCin) 보다 낮은 제2 전원전압(VCC)을 출력하는 전원회로(PMIC);
    상기 전원회로(PMIC)로부터 수신된 상기 제1 전원전압(VCCin)을 상기 제2 전원전압(VCC)으로 변환하여 상기 타이밍 콘트롤러(TCON)에 공급하는 레귤레이터(LDO);
    상기 데이터와 상기 외부 클럭신호를 포함한 차신호쌍을 수신단 비교기(Rx)를 통해 수신하는 하나 이상의 소스 드라이브 IC들(SIC); 및
    상기 소스 드라이브 IC들(SIC) 각각을 상기 타이밍 콘트롤러(TCON)에 직렬로 연결하여 상기 차신호쌍을 상기 소스 드라이브 IC들(SIC)에 전송하는 데이터 배선쌍(ZO)을 포함하고,
    상기 소스 드라이브 IC들(SIC) 각각은,
    상기 전원회로(PMIC)로부터 상기 제2 전원전압(VCC)을 입력 받아 상기 제2 전원전압(VCC)보다 낮은 단말 전압(Vterm)을 발생하여 상기 단말 전압(Vterm)을 상기 수신단 비교기(Rx)의 양 입력단 사이에 접속된 단말 저항들(RT) 사이의 노드에 인가하는 단말 전압 발생부(100)를 포함하고,
    파워 온 시퀀스에서 상기 제2 전원전압(VCC)이 상기 소스 드라이브 IC들(SIC)에 입력된 후에 상기 소스 드라이브 IC들(SIC) 내에서 상기 단말 전압(Vterm)이 출력되고,
    상기 단말 전압 발생부(100)는,
    상기 전원회로(PMIC)로부터 입력된 상기 제2 전원전압(VCC)을 분압하는 분압회로(R1, R2); 및
    상기 분압회로(R1, R2)로부터 출력된 상기 단말 전압(Vterm)을 상기 수신단 비교기(Rx)의 상기 단말 저항들(RT) 사이의 노드에 인가하는 버퍼(Amp)를 포함하는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 데이터와 외부 클럭신호를 포함한 차신호쌍을 송신단 비교기(Tx)를 통해 출력하는 타이밍 콘트롤러(TCON);
    제1 전원전압(VCCin)과, 상기 제1 전원전압(VCCin) 보다 낮은 제2 전원전압(VCC)을 출력하는 전원회로(PMIC);
    상기 전원회로(PMIC)로부터 수신된 상기 제1 전원전압(VCCin)을 상기 제2 전원전압(VCC)으로 변환하여 상기 타이밍 콘트롤러(TCON)에 공급하는 제1 레귤레이터(LDO);
    상기 데이터와 상기 외부 클럭신호를 포함한 차신호쌍을 수신단 비교기(Rx)를 통해 수신하는 하나 이상의 소스 드라이브 IC들(SIC); 및
    상기 소스 드라이브 IC들(SIC) 각각을 상기 타이밍 콘트롤러(TCON)에 직렬로 연결하여 상기 차신호쌍을 상기 소스 드라이브 IC들(SIC)에 전송하는 데이터 배선쌍(ZO)을 포함하고,
    상기 소스 드라이브 IC들(SIC) 각각은,
    상기 전원회로(PMIC)로부터 상기 제2 전원전압(VCC)을 입력 받아 상기 제2 전원전압(VCC)보다 낮은 단말 전압(Vterm)을 발생하여 상기 단말 전압(Vterm)을 상기 수신단 비교기(Rx)의 양 입력단 사이에 접속된 단말 저항들(RT) 사이의 노드에 인가하는 단말 전압 발생부(100)를 포함하고,
    파워 온 시퀀스에서 상기 제2 전원전압(VCC)이 상기 소스 드라이브 IC들(SIC)에 입력된 후에 상기 소스 드라이브IC들(SIC) 내의 상기 단말 전압 발생부(100)로부터 상기 단말 전압(Vterm)이 출력되고,
    상기 단말 전압 발생부(100)는,
    상기 전원회로(PMIC)로부터 상기 제2 전원 전압(VCC)을 입력받아 상기 단말전압(Vterm)을 발생하는 제2 레귤레이터를 포함하는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 단말 전압(Vterm)이 인가되는 노드와 상기 제2 전원 전압(VCC)이 인가되는 노드 사이에 배치된 정전기 보호 소자(ESD1)를 더 포함하는 것을 특징으로 하는 액정표시장치.
KR1020100124877A 2010-12-08 2010-12-08 액정표시장치 KR101782641B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100124877A KR101782641B1 (ko) 2010-12-08 2010-12-08 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100124877A KR101782641B1 (ko) 2010-12-08 2010-12-08 액정표시장치

Publications (2)

Publication Number Publication Date
KR20120063755A KR20120063755A (ko) 2012-06-18
KR101782641B1 true KR101782641B1 (ko) 2017-10-23

Family

ID=46684100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100124877A KR101782641B1 (ko) 2010-12-08 2010-12-08 액정표시장치

Country Status (1)

Country Link
KR (1) KR101782641B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223453A (zh) * 2020-03-18 2020-06-02 京东方科技集团股份有限公司 供电模组及显示装置
US11676553B2 (en) 2018-08-10 2023-06-13 Samsung Display Co., Ltd. Reduced heat generation from a source driver of display device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102106856B1 (ko) * 2013-12-23 2020-05-27 삼성디스플레이 주식회사 타이밍 제어부 및 이를 포함하는 표시 장치
KR102279372B1 (ko) * 2014-12-09 2021-07-20 엘지디스플레이 주식회사 구동부 및 이를 포함하는 표시장치
KR102345396B1 (ko) * 2015-04-03 2021-12-31 삼성디스플레이 주식회사 전원 관리 드라이버 및 이를 포함하는 표시 장치
CN107799085B (zh) * 2017-11-21 2020-06-30 深圳市华星光电技术有限公司 液晶面板驱动电路、液晶面板及液晶面板驱动方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008015875A (ja) * 2006-07-07 2008-01-24 Matsushita Electric Ind Co Ltd 電源回路
JP2010503256A (ja) * 2006-08-29 2010-01-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 高速ｌｖｄｓ通信の同期のための方法及びシステム
JP4614234B2 (ja) * 2003-08-29 2011-01-19 ローム株式会社 電源装置およびそれを備える電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4614234B2 (ja) * 2003-08-29 2011-01-19 ローム株式会社 電源装置およびそれを備える電子機器
JP2008015875A (ja) * 2006-07-07 2008-01-24 Matsushita Electric Ind Co Ltd 電源回路
JP2010503256A (ja) * 2006-08-29 2010-01-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 高速ｌｖｄｓ通信の同期のための方法及びシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11676553B2 (en) 2018-08-10 2023-06-13 Samsung Display Co., Ltd. Reduced heat generation from a source driver of display device
CN111223453A (zh) * 2020-03-18 2020-06-02 京东方科技集团股份有限公司 供电模组及显示装置

Also Published As

Publication number Publication date
KR20120063755A (ko) 2012-06-18

Similar Documents

Publication Publication Date Title
US9589524B2 (en) Display device and method for driving the same
US9524693B2 (en) Display device and method for driving the same
US9076399B2 (en) Liquid crystal display having level shifter
US8552955B2 (en) Receiver for an LCD source driver
KR101281926B1 (ko) 액정표시장치
US7518600B2 (en) Connector and apparatus of driving liquid crystal display using the same
US10121434B2 (en) Stage circuit and scan driver using the same
US20120098813A1 (en) Liquid crystal display
KR101782641B1 (ko) 액정표시장치
US20160247479A1 (en) Scan driver
KR20150125145A (ko) 표시장치
JP2011133854A (ja) 表示装置及びそのゲートパルス変調制御方法
KR20120135805A (ko) 표시장치와 그 구동 방법
KR20170062573A (ko) 표시 장치
KR20120126312A (ko) 표시장치와 그 구동 방법
KR101803575B1 (ko) 표시장치와 그 구동 방법
KR101653006B1 (ko) 액정표시장치와 그 소비전력 저감방법
KR20120031651A (ko) 표시장치와 그 클럭신호 제어방법
KR101696458B1 (ko) 액정표시장치
KR20160078614A (ko) 표시장치
KR101237789B1 (ko) 액정표시장치 구동회로 및 그 구동방법
KR101739137B1 (ko) 액정표시장치
KR101771254B1 (ko) 액정표시장치
KR101696477B1 (ko) 인버터 회로와 이를 이용한 액정표시장치
KR101761417B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant