KR20160078614A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20160078614A
KR20160078614A KR1020140188112A KR20140188112A KR20160078614A KR 20160078614 A KR20160078614 A KR 20160078614A KR 1020140188112 A KR1020140188112 A KR 1020140188112A KR 20140188112 A KR20140188112 A KR 20140188112A KR 20160078614 A KR20160078614 A KR 20160078614A
Authority
KR
South Korea
Prior art keywords
sdic
source drive
drive ics
data
output
Prior art date
Application number
KR1020140188112A
Other languages
English (en)
Other versions
KR102288529B1 (ko
Inventor
성창용
박선우
황근영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140188112A priority Critical patent/KR102288529B1/ko
Publication of KR20160078614A publication Critical patent/KR20160078614A/ko
Application granted granted Critical
Publication of KR102288529B1 publication Critical patent/KR102288529B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3603—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals with thermally addressed liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels

Abstract

본 발명은 소스 드라이브 IC들의 개수가 홀수이거나 짝수이든지 관계없이, EPI 전송 프로토콜 기반으로 데이터 전송 및 처리가 가능함으로써, EPI 데이터 전송 방식의 활용성을 증진시킬 수 있다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 새로운 전송 방식을 갖는 표시장치에 관한 것이다.
표시장치는 영상이나 정보를 표시하는 장치이다. 표시장치 중 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다.
액정표시장치는 타이밍 제어부로부터 제공된 타이밍 제어신호를 바탕으로 소스 드라이브에서 데이터 전압이 액정표시패널로 공급되어, 화상이 표시된다.
타이밍 제어부는 다수의 타이밍 제어신호와 디지털 비디오 데이터들을 소스 드라이브 IC들로 전송한다. 이러한 경우, 타이밍 제어부와 소스 드라이브 IC들 사이에 R 데이터 전송 배선, G 데이터 전송배선, B 데이터 전송배선, 소스 드라이브 IC들의 출력 및 극성변환 동작의 동작 타이밍 등을 제어하기 위한 제어배선들, 클럭 전송배선들 등 많은 배선이 필요하다. mini-LVDS 인테페이스 방식에서 RGB 데이터 전송의 예를 들면, mini-LVDS 인테페이스 방식은 디지털 비디오 RGB 데이터와 클럭 각각을 서로 역위상인 차신호(differential signal) 쌍으로 전송하므로 기수 데이터와 우수 데이터를 동시에 전송하는 경우에 타이밍 제어부와 소스 드라이브 IC들 사이에는 RGB 데이터 전송을 위하여 최소 14 개의 배선들이 필요하다. 따라서, 타이밍 제어부와 소스 드라이브 IC들 사이에 배치된 인쇄회로보드(Printed Circuit Board, PCB)에는 많은 배선들이 형성되어야 하므로 그 폭을 줄이기가 어렵다.
본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
본 발명의 다른 목적은 타이밍 제어부와 소스 드라이브 IC들 사이의 신호 전송 배선들을 최소화하도록 한 표시장치를 제공한다.
본 발명의 또 다른 목적은 소스 드라이브 IC들의 개수에 관계없이 EPI 프로토콜 전송 방식에 기반한 데이터 처리가 가능하도록 한 표시장치를 제공한다.
상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 표시장치는 다수의 소스 드라이브 IC들을 포함한다. 상기 소스 드라이브 IC의 총 개수가 홀수일 때, 타이밍 제어부에 할당된 다수의 출력 포트들 중 제1 출력 포트는 홀수개의 소스 드라이브 IC들에 연결되고, 상기 타이밍 제어부에 할당된 다수의 출력 포트 중 제2 출력 포트는 상기 홀수개의 소스 드라이브 IC들에 연결될 수 있다.
본 발명에 따른 단말기의 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 소스 드라이버 IC들의 개수가 짝수이거나 홀수이거나에 관계없이 EPI 프로토콜 전송 방식에 기반한 데이터 처리가 가능하도록 함으로써, EPI 데이터 전송 방식의 활용성을 증진시킬 수 있다는 장점이 있다.
본 발명의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 발명의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 발명의 바람직한 실시 예와 같은 특정 실시 예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 본 발명의 제1 실시예에 따른 액정표시장치를 나타내는 블록도이다.
도 2는 도 1에 도시된 타이밍 제어부와 소스 드라이브 IC들 사이의 배선들을 보여주는 도면이다.
도 3은 타이밍 제어부(TCON)와 소스 드라이브 IC(SDIC)를 도시한 블록도이다.
도 4는 도 2에 도시된 타이밍 제어부와 소스 드라이브 IC들 사이의 신호 전송 프로토콜을 보여 준다.
도 5는 본 발명의 제2 실시예에 따른 액정표시장치를 나타내는 블록도이다.
도 6은 도 5에 도시된 타이밍 제어부와 소스 드라이브 IC들 사이의 배선들을 보여주는 도면이다.
도 7은 도 5에 도시된 타이밍 제어부를 상세하게 도시한 블록도이다.
도 8은 도 6에 도시된 타이밍 제어부와 소스 드라이브 IC들 사이의 신호 전송 프로토콜을 보여 준다.
도 9는 본 발명의 제3 실시예에 따른 액정표시장치를 나타내는 블록도이다.
도 10은 도 9에 도시된 타이밍 제어부와 소스 드라이브 IC들 사이의 배선들을 보여주는 도면이다.
도 11은 도 10에 도시된 타이밍 제어부와 제7 내지 제9 소스 드라이브 IC들의 사이의 신호 전송 프로토콜을 보여 준다.
도 12는 도 9는 본 발명의 제4 실시예에 따른 액정표시장치에서 타이밍 제어부와 소스 드라이브 IC들 사이의 배선들을 보여주는 도면이다.
도 13은 도 12에 도시된 타이밍 제어부와 제7 내지 제9 소스 드라이브 IC들의 사이의 신호 전송 프로토콜을 보여 준다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 제1 실시예에 따른 액정표시장치를 나타내는 블록도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(10), 타이밍 제어부(TCON), 소스 드라이브 IC들(SDIC#1~SDIC#8), 및 게이트 드라이브 IC들(GDIC#1~GDIC#4)을 구비한다.
액정표시패널(10)의 유리기판들 사이에는 액정층이 형성된다. 액정표시패널(10)은 m 개의 데이터라인들(DL)과 n 개의 게이트라인들(GL)의 교차 구조에 의해 매트릭스 형태로 배치된 m×n 개의 액정셀들(Clc)을 포함한다.
액정표시패널(10)의 하부 유리기판에는 데이터라인들(DL), 게이트라인들(GL), TFT들, 및 스토리지 커패시터(Cst) 등을 포함한 화소 어레이가 형성된다. 액정셀들(Clc)은 TFT를 통해 데이터전압이 공급되는 화소전극(1)과, 공통전압(Vcom)이 공급되는 공통전극(2) 사이의 전계에 의해 구동된다. TFT의 게이트전극은 게이트라인(GL)에 접속되고, 그 소스전극은 데이터라인(DL)에 접속된다. TFT의 드레인전극은 액정셀의 화소전극(1)에 접속된다. TFT는 게이트라인(GL)을 통해 공급되는 게이트펄스에 따라 턴-온되어 데이터라인(DL)으로부터의 정극성/부극성 아날로그 비디오 데이터전압을 액정셀(Clc)의 화소전극(1)에 공급한다.
액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2) 등이 형성된다.
공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다.
액정표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 액정표시패널(10)의 상부 유리기판과 하부 유리기판 사이에는 액정셀(Clc)의 셀갭(cell gap)을 유지하기 위한 스페이서가 형성된다.
본 발명에서 적용 가능한 액정표시패널의 액정모드는 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 또한, 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다.
타이밍 제어부(TCON)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 수직/수평 동기신호(Vsync, Hsync), 외부 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 외부 타이밍신호를 입력받아 소스 드라이브 IC들(SDIC#1~SDIC#8)과 게이트 드라이브 IC들(GDIC#1~GDIC#4)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 게이트 드라이브 IC들(GDIC#1~GDIC#4)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호와, 소스 드라이브 IC들(SDIC#1~SDIC#8)의 동작 타이밍을 제어하기 위한 소스 제어신호를 포함한다.
타이밍 제어부(TCON)는 후술되는 점 대 점(point to point) 방식으로 소스 드라이브 IC들(SDIC#1~SDIC#8)에 접속된다. 타이밍 제어부(TCON)는 소스 드라이브 IC들(SDIC#1~SDIC#8)을 초기화하기 위한 프리엠블신호(Pre-amble), 소스 제어신호, 클럭, 디지털 비디오 RGB 데이터 등을 EPI(clock Embedded Point-to-point Interface) 데이터 신호로서 하나의 데이터 배선 쌍을 통해 소스 드라이브 IC들(SDIC#1~SDIC#8)에 전송한다.
이러한 데이터 전송은 EPI 프로토콜 전송 방식에 기반한다.
EPI(Embedded clock Point-to-point Interface) 프로토콜은 아래의 (1) 내지 (3)의 인터페이스 규정을 만족한다.
(1) 데이터 배선 쌍을 경유하여 타이밍 제어부(TCON)의 송신단과 소스 드라이브 IC들(SDIC#1~SDIC#8)의 수신단을 점 대 점 방식으로 연결한다.
(2) 타이밍 제어부(TCON)와 소스 드라이브 IC들(SDIC#1~SDIC#8) 사이에 별도의 클럭 배선 쌍을 연결하지 않는다. 타이밍 제어부(TCON)는 데이터 배선 쌍을 통해 클럭신호와 함께 타이밍 제어신호 및 비디오 데이터신호를 소스 드라이브 IC들(SDIC#1~SDIC#8)로 전송한다.
(3) 소스 드라이브 IC들(SDIC#1~SDIC#8) 각각에 CDR(Clok and Data Recovery)을 위한 DLL(Delay Locked Loop, 이하 DLL이라 함)가 내장되어 있다. 타이밍 제어부(TCON)는 DLL의 출력 위상과 주파수가 고정(lock)될 수 있도록 프리엠블신호(클럭 트레이닝 신호라고도 불림)를 소스 드라이브 IC들(SDIC#1~SDIC#8)에 전송한다. 소스 드라이브 IC들(SDIC#1~SDIC#8)에 내장된 DLL는 그 출력의 위상이 고정된 후에 데이터 배선 쌍을 통해 프리엠블신호와 클럭신호가 입력되면 내부 클럭을 발생한다.
게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 제1 게이트 드라이브 IC(GDIC#1)에 인가된다. 게이트 스타트 펄스(GSP)는 제1 게이트 드라이브 IC(GDIC#1)로부터 첫 번째 게이트펄스가 발생되도록 스캔이 시작되는 시작 타임을 지시한다. 게이트 쉬프트 클럭(GSC)은 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 드라이브 IC들(GDIC#1~GDIC#4)의 쉬프트 레지스터는 게이트 쉬프트 클럭(GSC)의 라이징 에지에서 게이트 스타트 펄스(GSP)를 쉬프트시킨다. 제2 내지 제4 게이트 드라이브 IC들(GDIC#1~GDIC#4)은 앞단 게이트 드라이브 IC의 캐리신호를 게이트 스타트 펄스로 입력받아 동작하기 시작한다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들(GDIC#1~GDIC#4)의 출력 타이밍을 제어한다. 게이트 드라이브 IC들(GDIC#1~GDIC#4)은 게이트 출력 인에이블신호(GOE)의 로우 레벨기간 즉, 이전 펄스의 폴링타임 직후로부터 그 다음 펄스의 라이징 타임 직전까지의 기간 동안 게이트펄스를 출력한다.
게이트 출력 인에이블신호(GOE)의 1 주기는 대략 1 수평기간이다.
소스 제어신호는 프리엠블신호 전송시간과 RGB 데이터신호 전송시간 사이의 시간 동안 데이터 배선 쌍을 통해 소스 드라이브 IC들(SDIC#1~SDIC#8)에 전송되며, 극성제어 관련 제어 데이터와, 소스 출력 관련 제어 데이터 등을 포함한다. 극성제어 관련 제어 데이터는 소스 드라이브 IC들(SDIC#1~SDIC#8) 내에서 생성되는 펄스 형태의 극성제어신호(Polarity control signal, POL)를 제어하기 위한 제어정보를 포함한다. 소스 드라이브 IC들(SDIC#1~SDIC#8)의 디지털/아날로그 변환기(Digital to Analog Convertor 이하, "DAC"라 함)는 극성제어신호(POL)에 응답하여 디지털 비디오 RGB 데이터를 정극성 아날로그 비디오 데이터전압 또는 부극성 아날로그 비디오 데이터전압으로 변환한다. 소스 출력 관련 제어 데이터는 소스 드라이브 IC들 내에서 생성되는 펄스 형태의 소스 출력 인에이블신호(Source Output Enable Signal, SOE)를 제어하기 위한 제어정보를 포함한다. 소스 출력 인에이블신호(SOE)는 소스 드라이브 IC들(SDIC#1~SDIC#8)로부터 정극성/부극성 아날로그 비디오 데이터전압이 출력되는 타이밍을 제어한다.
게이트 드라이브 IC들(GDIC#1~GDIC#4) 각각은 게이트 타이밍 제어신호들에 응답하여 게이트펄스를 게이트라인들(GL)에 순차적으로 공급한다.
소스 드라이브 IC들(SDIC#1~SDIC#8)은 데이터 배선 쌍을 통해 타이밍 제어부(TCON)로부터 공급되는 프리엠블신호에 따라 내장된 데이터 샘플링부의 출력 주파수와 위상을 고정(locking)한다. 이어서, 소스 드라이브 IC들(SDIC#1~SDIC#8)은 데이터 샘플링부의 출력 주파수와 위상이 고정된 후에, 상기 데이터 배선 쌍을 통해 디지털 비트 스트림으로 입력되는 소스 제어 패킷으로부터 클럭을 복원하여 직렬 클럭을 발생하고 소스 출력 관련 제어 데이터를 샘플링한다. 그리고 소스 드라이브 IC들(SDIC#1~SDIC#8)은 제어 데이터들을 이용하여 극성제어신호(POL)와 소스 출력 인에이블신호(SOE)를 출력한다.
소스 드라이브 IC들(SDIC#1~SDIC#8)는 극성제어신호(POL)와 소스 출력 인에이블신호(SOE)를 복원한 후에, 상기 데이터 배선 쌍을 통해 디지털 비트 스트림으로 입력되는 RGB 데이터 패킷으로부터 디지털 비디오 RGB 데이터를 추출하고, 소스 제어 패킷으로부터 추출되어 발생된 직렬 클럭에 따라 디지털 비디오 RGB 데이터를 샘플링한다. 그리고 소스 드라이브 IC들(SDIC#1~SDIC#8)은 순차적으로 샘플링한 디지털 비디오 RGB 데이터들을 병렬 체계로 변환한 후에 극성제어신호(POL)에 응답하여 그 데이터들을 정극성/부극성 아날로그 비디오 데이터 전압으로 변환하고 소스 출력 인에이블신호(SOE)에 응답하여 데이터라인들(DL)에 공급한다.
도 2는 도 1에 도시된 타이밍 제어부와 소스 드라이브 IC들 사이의 배선들을 보여주는 도면이다.
도 2를 참조하면, 타이밍 제어부(TCON)와 소스 드라이브 IC들(SDIC#1~SDIC#8) 사이에는 데이터 배선 쌍(DATA&CLK), 제어 배선 쌍(SCL/SDA), 락체크 배선(LCS) 등의 배선들이 형성된다.
타이밍 제어부(TCON)에는 적어도 소스 드라이브 IC들(SDIC#1~SDIC#8)의 개수만큼의 포트들이 할당될 수 있다. 따라서, 타이밍 제어부(TCON)의 각 포트와 각 소스 드라이버 IC들(SDIC#1~SDIC#8)는 1:1로 연결될 수 있다.
타이밍 제어부(TCON)는 데이터 배선 쌍(DATA&CLK)을 통해 프리엠블신호, 소스 제어 패킷, RGB 데이터 패킷을 순차적으로 소스 드라이브 IC들(SDIC#1~SDIC#8)에 전송한다. 소스 제어 패킷은 클럭 비트, 극성제어 관련 제어 데이터 비트, 소스 출력 관련 제어 데이터 등을 포함한 비트 스트림이다. RGB 데이터 패킷은 클럭 비트, 내부 데이터 인에이블 비트, RGB 데이터 비트 등을 포함한 비트 스트림이다. 데이터 배선 쌍(DATA&CLK)은 1:1 즉, 점 대 점(Point to Point) 방식으로 타이밍 제어부(TCON)를 소스 드라이브 IC들(SDIC#1~SDIC#8) 각각에 직렬 연결한다. 소스 드라이브 IC들(SDIC#1~SDIC#8) 각각은 데이터 배선 쌍(DATA&CLK)을 통해 입력되는 클럭들을 복원한다. 따라서, 이웃한 소스 드라이브 IC들(SDIC#1~SDIC#8) 사이에는 클럭 캐리와 RGB 데이터를 전달하는 배선이 필요없다.
타이밍 제어부(TCON)는 소스 드라이브 IC들(SDIC#1~SDIC#8)의 칩 식별코드(CID)와 소스 드라이브 IC들(SDIC#1~SDIC#8)의 각 기능을 제어하기 위한 칩 개별 제어 데이터들을 제어 배선 쌍(SCL/SDA)을 통해 소스 드라이브 IC들(SDIC#1~SDIC#8)에 전송한다. 제어 배선 쌍(SCL/SDA)은 타이밍 제어부(TCON)와 소스 드라이브 IC들(SDIC#1~SDIC#8) 사이에 공통으로 접속된다. 칩 개별 제어 데이터에 대한 상세한 설명은 후술된다.
타이밍 제어부(TCON)는 소스 드라이브 IC들(SDIC#1~SDIC#8)의 데이터 샘플링부 출력이 안정하게 고정되었는지 여부를 확인하기 위한 락신호(LOCK)를 락체크 배선(LCS1)을 통해 제1 소스 드라이브 IC(SDIC#1)에 공급한다. 소스 드라이브 IC들(SDIC#1~SDIC#8) 사이에는 락신호(LOCK)를 전달하기 위한 배선을 통해 캐스케이드(cascade)로 접속된다. 제1 소스 드라이브 IC(SDIC#1)는 데이터 샘플링을 위한 클럭 출력의 주파수 및 위상이 고정되면 하이 레벨의 락신호(LOCK)를 제2 소스 드라이브 IC(SDIC#2)에 전달되고, 제2 소스 드라이브 IC(SDIC#2)는 DLL 출력 클럭의 주파수 및 위상을 고정한 후에 하이 레벨의 락신호(LOCK)를 제2 소스 드라이브 IC(SDIC#2)에 전달한다. 이와 같이 소스 드라이브 IC들(SDIC#1~SDIC#8)의 클럭 출력 주파수와 위상이 고정된 후에 마지막 소스 드라이브 IC(SDIC#8)의 클럭 출력 주파수와 위상이 고정되면 마지막 소스 드라이브 IC(SDIC#8)는 하이 레벨의 락신호(LOCK)를 피드백 락체크 배선(LCS2)을 통해 타이밍 제어부(TCON)에 피드백 입력한다. 타이밍 제어부(TCON)는 락신호(LOCK)의 피드백 입력을 수신 한 후에 소스 제어 패킷과 RGB 데이터 패킷을 소스 드라이브 IC들(SDIC#1~SDIC#8)에 전송한다.
도 3은 타이밍 제어부(TCON)와 소스 드라이브 IC(SDIC)를 도시한 블록도이다. 도 3에 도시된 소스 드라이브 IC(SDIC)는 소스 드라이브 IC들(SDIC#1~SDIC#8) 중에서 어느 하나의 소스 드라이브 IC를 의미한다.
도 3을 참조하면, 타이밍 제어부(TCON)는 LVDS 인터페이스 또는 TMDS 인터페이스를 통해 호스트 시스템으로부터 입력 영상의 디지털 비디오 데이터(RGB)를 수신한다. 타이밍 제어부(TCON)는 호스트 시스템으로부터 입력되는 외부 타이밍 신호에 기초하여 소스 제어신호와 게이트 타이밍 제어신호를 포함한 타이밍 제어신호를 생성한다. 타이밍 제어부(TCON)는 EPI 인터페이스 프로토콜을 만족시키기 위하여 소스 드라이브 IC들(SDIC#1~SDIC#8)을 초기화하기 위한 프리엠블신호(Preamble signal), 소스 제어신호, 클럭, 디지털 비디오 RGB 데이터 등을 EPI 데이터신호로서 하나의 데이터 배선 쌍(DATA&CLK)을 통해 소스 드라이브 IC들(SDIC#1~SDIC#8)에 전송한다. 타이밍 제어부(TCON)는 n(2≤n<k)개의 위상을 가지며, 호스트 시스템으로부터 입력되는 데이터 클럭에 비해 'k/n'배 만큼 주파수가 빠른 직렬화클럭들을 생성하고, 이 직렬화클럭들을 이용하여 디지털 비디오 데이터(RGB)를 데이터 클럭에 비해 'k'배 만큼 빠른 주파수로 직렬화한다. 여기서, 'k'는 디지털 비디오 데이터(RGB)를 포함한 1 패킷 데이터의 비트수를 2로 나눈 값으로 결정된다. 타이밍 제어부(TCON)는 직렬화된 직렬 데이터(RGB)를 차 신호쌍으로 변환한 EPI 데이터신호서 전송한다. 차 신호쌍은 데이터 배선 쌍(DATA&CLK)을 통해 전송된다.
소스 드라이브 IC(SDIC)는 데이터 배선 쌍(DATA&CLK)을 통해 타이밍 제어부(TCON)로부터 전송된 EPI 데이터신호를 수신한다.
소스 드라이브 IC(SDIC)는 데이터 수신부(4), 데이터 샘플링부(21), DAC(Digital-to-Analog Converter, 22) 및 출력회로(23)을 포함한다.
도 4를 참고하여 데이터 수신부(4)의 동작을 설명하기로 한다.
도 4에 도시한 바와 같이, EPI 데이터신호는 프리엠블신호이 포함되는 제1 단계, 소스 제어 패킷이 포함되는 제2 단계 및 RGB 데이터 패킷이 포함되는 제3 단계로 구분될 수 있다.
데이터 수신부(4)는 제1 단계(Phase1)에서 타이밍 제어부(TCON)으로부터 데이터 배선 쌍(DATA&CLK)을 통해 제공되는 EPI 데이터신호로부터 프리엠블신호를 추출하여, 이 추출된 프리엠블신호에 따라 DLL 출력 클럭의 위상과 주파수를 고정하고, 제2 단계(Phase2)에서 EPI 데이터신호의 소스 제어 패킷으로부터 극성제어 관련 제어 데이터와 소스 출력 관련 제어 데이터를 분리하고 극성 제어 관련 제어 데이터에 기초하여 극성제어신호(POL)을 생성하며 소스 출력 관련 데이터에 기초하여 소스 출력 인에이블신호(SOE)를 생성한다. 극성 제어신호(POL)은 DAC(22)로 공급되고 소스 출력 인에이블신호(SOE)는 출력회로(23)으로 공급될 수 있다.
데이터 수신부(4)는 타이밍 제어부(TCON)로부터 락체크 배선(LCS1)을 통해 제공되는 락신호(LOCK)을 이용하여 DLL 출력 클럭이 안정하게 고정되었는지를 확인한다. DLL 출력 클럭이 안정하게 고정되면 하이 레벨의 락신호(LOCK)가 출력되고, 그렇지 않으면 로우 레벨의 락신호(LOCK)가 출력된다.
각 소스 드라이브 IC들(SDIC#1~SDIC8)로부터 출력되는 락신호(LOCK)의 상태(레벨)을 통해 해당 소스 드라이브 IC(SDIC#1~SDIC8)의 이상 유무가 체크될 수 있다.
한편, 데이터 수신부(4)는 EPI 데이터신호의 소스 제어 패킷으로부터 클럭을 추출하여 이 클럭을 바탕으로 제1 단계에서 생성된 기준 클럭신호에 따라 직렬 클럭을 생성할 수 있다. 이 직렬 클럭은 데이터 샘플링부로 공급될 수 있다.
데이터 수신부(4)는 제3 단계(Phase3)에서 EPI 데이터신호의 RGB 데이터 패킷으로부터 디지털 비디오 RGB 데이터신호를 추출하여 데이터 샘플링부(21)로 공급한다.
데이터 샘플링부(21)는 직렬 클럭에 따라 데이터 배선 쌍(DATA&CLK)을 통해 직렬로 입력되는 RGB 데이터의 비트들 각각을 샘플링하여 래치한 다음 래치한 데이터들을 동시에 출력하여 직렬 전송 데이터 체계를 병렬 전송 데이터 체계로 변환한다.
DAC(22)는 극성제어신호(POL)에 응답하여 데이터 샘플링부(21)로부터의 디지털 비디오 RGB 데이터들을 정극성 감마보상전압(GH) 또는 부극성 감마보상전압(GL)으로 변환하여 정극성/부극성 아날로그 비디오 데이터전압으로 변환한다.
출력회로(23)는 소스 출력 인에이블신호(SOE)의 하이 레벨기간 동안 차지쉐어전압(Charge share voltage)이나 공통전압(Vcom)을 출력버퍼를 통해 데이터라인들(D1~Dk)에 공급한다. 또한, 출력회로(23)는 소스 출력 인에이블 신호(SOE)의 로우 레벨기간 동안 정극성/부극성 아날로그 비디오 데이전압을 출력버퍼를 통해 데이터라인들(D1~Dk)에 공급한다. 차지쉐어전압은 정극성 전압이 공급되는 데이터라인과 부극성 전압이 공급되는 데이터라인이 단락될 때 발생되며, 그 정극성 전압과 부극성 전압의 평균 전압 레벨을 갖는다.
도 5는 본 발명의 제2 실시예에 따른 액정표시장치를 나타내는 블록도이다.
제2 실시예는 타이밍 제어부(TCON)의 각 포트에 2개 이상의 소스 드라이브 IC들이 연결되는 것을 제외하고는 제1 실시예와 거의 동일하다. 따라서, 제2 실시예에서 제1 실시예와 동일한 기능을 갖는 구성 요소들에 대해서는 동일한 도면 부호를 부여하기로 한다.
도 5에 도시한 바와 같이, 타이밍 제어부(TCON)의 각 포트(P1~P4)가 2개의 소스 드라이브 IC들에 공통으로 연결될 수 있다. 예컨대, 타이밍 제어부(TCON)의 제1 포트(P1)가 제1 및 제2 소스 드라이브 IC들(SDIC#1, SDIC#2)에 연결되고, 타이밍 제어부(TCON)의 제2 포트(P2)가 제3 및 제4 소스 드라이브 IC들(SDIC#3, SDIC#4)에 연결될 수 있다. 타이밍 제어부(TCON)의 제3 포트(P3)가 제5 및 제6소스 드라이브 IC들(SDIC#5, SDIC#6)에 연결되며, 타이밍 제어부(TCON)의 제4 포트(P4)가 제7 및 제8 소스 드라이브 IC들(SDIC#7, SDIC#8)에 연결될 수 있다.
본 발명에서는 설명의 편의를 위해, 타이밍 제어부(TCON)의 각 포트(P1~P4)당 2개의 소스 드라이브 IC들(SDIC#1~ SDIC#8)이 연결되는 것으로 설명하고 있지만, 이에 한정하지 않고 전술한 바와 같이 타이밍 제어부(TCON)의 각 포트(P1~P4)당 2개 이상의 소스 드라이브 IC들(SDIC#1~ SDIC#8)이 연결될 수도 있다.
도 6에 도시한 바와 같이, 타이밍 제어부(TCON)는 인쇄회로기판(이하 PCB라 함, 30) 상에 실장되고, 제1 내지 제8 소스 드라이브 IC들(SDIC#1~ SDIC#8)은 보드나 필름(32) 상에 실장될 수 있다. 보드는 칩온보드(COB: chip on board)이고, 필름은 칩온 필름(COF: chip on film)일 수 있다.
타이밍 제어부(TCON)는 도 7에 도시한 바와 같이, 수신부(42), 수신부(44), 데이터 정렬부(46) 및 송신부(48)를 포함할 수 있다.
수신부(42)는 외부 시스템으로부터 비디오 데이터(RGB) 및 타이밍 신호를 수신하여, 비디오 데이터(RGB)를 데이터 정렬부(46)로 전송할 수 있다. 수신부(42)를 통해 수신된 타이밍 신호는 수신부(42)로부터 수신부(44)로 직접 전송될 수도 있으나, 데이터 정렬부(46)를 거쳐 수신부(44)로 전송될 수도 있다.
수신부(44)는 수신부(42)로부터 수신된 타이밍 신호를 이용하여, 게이트 드라이브 IC들(GDIC#1~GDIC#4)의 타이밍을 제어할 게이트 제어신호 및 소스 드라이브 IC들(SDIC#1~SDIC#8)의 타이밍을 제어할 게이트 제어신호를 생성할 수 있다.
수신부(44)는 송신부(48)의 각 포트(P1~P4)가 2개의 소스 드라이브 IC들(SDIC#1~SDIC#8)과 공통으로 연결되어 있는 경우, 영상데이터 그룹이 수신될 소스 드라이브 IC들(SDIC#1~SDIC#8)을 식별하기 위해, 소스 드라이브 IC들(SDIC#1~SDIC#8)별로 전송될 영상데이터 그룹들의 사이에 삽입될 선택신호들을 생성할 수 있다. 각 영상데이터 그룹은 1라인분의 영상데이터를 포함할 수 있다.
영상데이터 그룹은 각각의 소스 드라이브 IC들(SDIC#1~SDIC#8)로 전송될 영상데이터들의 묶음을 말한다.
선택신호는 송신부(48)의 하나의 포트(P1~P4)에 연결되어 있는 2개의 소스 드라이브 IC들(SDIC#1~SDIC#8)을 서로 구분하기 위한 신호를 말한다.
즉, 수신부(44)는 제1 소스 드라이브 IC(SDIC#1)로 전송될 제1 영상데이터 그룹(Active Data#1)과 매칭될 제1 선택신호를 생성할 수 있다. 동일한 방법으로, 수신부(44)는 제2 내지 제8 소스 드라이브 IC들(SDIC#2~SDIC#8)로 전송될 제2 내지 제8 선택신호(SEL2~SEL8)를 생성할 수 있다.
데이터 정렬부(46)는 수신부(42)를 통해 수신된 비디오 데이터(RGB)를 액정표시패널(10)의 크기 및 구조에 맞게 정렬하여, 정렬된 영상데이터들을 출력할 수 있다.
송신부(48)는 비디오 데이터(RGB)와 제어신호를 복수의 소스 드라이브 IC들(SDIC#1~SDIC#8)로 전송하기 위해 할당된 복수의 포트들(P1 내지 P4)를 포함할 수 있다.
송신부(48)는 하나의 포트가 두 개의 소스 드라이브 IC들과 연결된 경우에는 상기 하나의 포트에 연결되어 있는 두 개의 소스 드라이브 IC들로 전송될 두 개의 영상데이터 그룹을 상기 하나의 포트를 통해 상기 대응하는 두 개의 소스 드라이브 IC들로 출력할 수 있다.
송신부(48)는 소스 드라이브 IC들(SDIC#1~SDIC#8)별로 전송될 영상데이터 그룹들 사이에 선택신호들을 삽입한 후, 상기 해당 포트들(P1~P4)을 통해 출력될 수 있다.
선택신호들은 소스 드라이브 IC들(SDIC#1~SDIC#8)을 식별하기 위해 수신부(44)에서 송신부(48)로 전송될 수 있다. 즉, 송신부(48)의 하나의 포트가 2개의 소스 드라이브 IC들과 연결된 경우, 수신부(44)는 2개의 소스 드라이브 IC들을 식별하기 위해 2개의 소스 드라이브 IC들별로 전송될 영상데이터 그룹들 사이에 삽입될 선택신호들을 생성하여 송신부(48)로 전송할 수 있다.
도 8에 도시한 바와 같이, 송신부의 제1포트(P1)로는 프리엠블신호(Pre-amble), 소스 제어신호(CTR), 제1 선택신호(SEL#1), 제1 영상데이터 그룹(Active Data#1), 제2 선택신호(SEL#2) 및 제2 영상데이터 그룹(Active Data#2)가 순차적으로 출력될 수 있다.
도시되지 않았지만, 동일한 방법으로 제2 포트(P2)로는 프리엠블신호(Pre-amble), 소스 제어신호(CTR), 제3 선택신호(SEL#3), 제3 영상데이터 그룹(Active Data#1), 제4 선택신호(SEL#4) 및 제4 영상데이터 그룹(Active Data#4)이 순차적으로 출력될 수 있다. 이어서, 제3포트(P3)로는 프리엠블 신호, 소스 제어신호(CTR), 제5 선택신호(SEL#5), 제5 영상데이터 그룹(Active Data#5), 제6 선택신호(SEL#6) 및 제6 영상데이터 그룹(Active Data#6)이 순차적으로 출력될 수 있다. 이어서, 제4포트(P4)로는 프리엠블 신호, 소스 제어신호(CTR), 제7 선택신호(SEL#7), 제7 영상데이터 그룹(Active Data#7), 제8 선택신호(SEL#8) 및 제8 영상데이터 그룹(Active Data#8)이 순차적으로 출력될 수 있다.
한편, 상기 포트(P1~P4)가 2개의 소스 드라이브 IC들(SDIC#1~SDIC#8)과 공통으로 연결된 경우의 송신부(48)의 구동주파수는 상기 포트(P1~P4)가 소스 드라이브 IC와 1대1로 연결된 경우의 송신부의 구동주파수보다, 하나의 포트에 연결되어 있는 소스 드라이브 IC들(SDIC#1~SDIC#8)의 수에 해당되는 배수만큼 크도록 설정될 수 있다.
예를 들어, 하나의 포트에 하나의 소스 드라이브 IC가 연결되어 있는 경우, 송신부(48)가 소스 드라이브 IC로 영상데이터들을 전송하기 위해, 100Hz로 구동될 때, 상기 포트(P1~P4)에 2개의 소스 드라이브 IC들(SDIC#1~SDIC#8)이 연결되어, 제1 선택신호(SEL#1), 제1 영상데이터 그룹(Active Data#1), 제2 선택신호(SEL#2) 및 제2 영상데이터 그룹(Active Data#2)이 출력되는 경우의 송신부(48)의 구동주파수는 100Hz의 2배인 200Hz로 구동될 수 있다.
만일 하나의 포트에 3개의 소스 드라이브 IC들이 연결되어 있는 경우, 제1 선택신호(SEL#1), 제1 영상데이터 그룹(Active Data#1), 제2 선택신호(SEL#2), 제2 영상데이터 그룹(Active Data#2), 제3선택신호 및 제3영상데이터 그룹이 출력되는 경우의 송신부(48)의 구동주파수는 100Hz의 3배인 300Hz로 구동될 수 있다.
상기한 바와 같이 구성되어 있는 타이밍 제어부(TCON)의 구동방법은 다음과 같다.
우선, 상기한 바와 같이, 타이밍 제어부(TCON)의 각 포트에 2개의 소스 드라이브 IC들이 공통으로 연결되어 있는 경우, 타이밍 제어부(TCON)의 수신부(44)는 하나의 포트에 연결된 2개의 소스 드라이브 IC들을 식별하기 위한 2개의 선택신호들을 생성할 수 있다.
다음, 타이밍 제어부(TCON)의 데이터 정렬부(46)는 하나의 포트에 연결된 2개의 소스 드라이브 IC들(SDIC#1~SDIC#8)로 전송될 2개의 영상데이터 그룹들을 생성할 수 있다.
여기서, 2개의 영상데이터 그룹 각각은 어느 하나의 소스 드라이브 IC로 전송될 영상데이터들의 묶음을 말한다. 영상데이터 그룹은 설명의 편의를 위해 정의된 용어로서, 영상데이터 그룹 생성을 위한 특별한 과정이 수행되는 것은 아니다. 즉, 데이터 정렬부(46)가 생성한 영상데이터들 중 어느 하나의 소스 드라이브 IC로 전송될 영상데이터들이 하나의 영상데이터 그룹으로 정의될 수 있다.
마지막으로, 타이밍 제어부(TCON)의 송신부(48)는 2개의 영상데이터 그룹들의 사이마다에, 대응하는 선택신호을 삽입하여, 상기 포트를 통해 출력할 수 있다.
한편, 다시 도 6을 참조하면, 타이밍 제어부(TCON)에 할당된 각 포트(P1~P4)에는 2개의 소스 드라이브 IC들(SDIC#1~SDIC#8)이 연결될 수도 있다.
즉, 제1 포트(P1)은 제1 및 제2 소스 드라이브 IC들(SDIC#1, SDIC#2)에 연결되고, 제2 포트(P2)는 제3 및 제4 소스 드라이브 IC들(SDIC#3, SDIC#4)에 연결될 수 있다. 제3 포트(P3)는 제5 및 제6 소스 드라이브 IC들(SDIC#5, SDIC#6)에 연결되고, 제4 포트(P4)는 제7 및 제8 소스 드라이브 IC들(SDIC#7, SDIC#8)에 연결될 수 있다.
이러한 경우, 타이밍 제어부(TCON)의 송신부(48)로 제1 및 제2 선택신호들(SEL#1, SEL#2)과, 제1 포트(P1)에 연결되어 있는 제1 및 제2 소스 드라이브 IC들(SDIC#1, SDIC#2)로 전송될 제1 및 제2 영상데이터 그룹들(Active Data#1, Active Data#2)이 수신될 수 있다. 송신부(48)는 제1 선택신호(SEL#1)를 선택하여 제1 및 제2 소스 드라이브 IC들(SDIC#1, SDIC#2)로 출력한 후, 이어서 제1 영상데이터 그룹(Active Data#1)을 제1 및 제2 소스 드라이브 IC들(SDIC#1, SDIC#2)로 출력할 수 있다. 제1 및 제2 소스 드라이브 IC들(SDIC#1, SDIC#2)은 제1 선택신호(SEL#1)의 값이 자신에게 부여된 식별값인지 확인할 수 있다. 예컨대, 제1 선택신호(SEL#1)가 제1 소스 드라이브 IC(SDIC#1)에 대한 식별값인 경우, 제1 소스 드라이브 IC(SDIC#1)는 제1 영상데이터 그룹(Active Data#1)을 처리하여 액정표시패널(10)로 공급하는데 반해 제2 소스 드라이브 IC(SDIC#2)는 제1 선택신호(SEL#1)이 자신에 대한 식별값이 아니므로, 제1 영상데이터 그룹(Active Data#1)을 처리하지 않게 된다.
다음, 송신부(48)는 제2 선택신호(SEL#2)를 선택하여 제1 및 제2 소스 드라이브 IC 들(SDIC#1, SDIC#2)로 출력한 후, 이어서 제2 영상데이터 그룹(Active DataD2)을 제1 및 제2 소스 드라이브 IC 들(SDIC#1, SDIC#2)로 출력할 수 있다. 제1 및 제2 소스 드라이브 IC 들(SDIC#1, SDIC#2)는 제2 선택신호(SEL#2)의 값이 자신에게 부여된 식별값인지 확인할 수 있다. 예컨대, 제2 선택신호(SEL#2)가 제2 소스 드라이브 IC 들(SDIC#1, SDIC#2)에 대한 식별값인 경우, 제2 소스 드라이브 IC 들(SDIC#1, SDIC#2)은 제2 영상데이터 그룹(Active Data#2)을 처리하여 액정표시패널(10)로 공급하는데 반해 제1 소스 드라이브 IC 들(SDIC#1, SDIC#2)은 제2 선택신호(SEL#2)이 자신에 대한 식별값이 아니므로, 제2 영상데이터 그룹(Active Data#2)을 처리하지 않게 된다.
동일한 방법으로, 송신부(48)는 제3 선택신호(SEL#3)와 제3 영상데이터 그룹(Active Data#3)을 제3 및 제4 소스 드라이브 IC들(SDIC#3, SDIC#4)로 출력하고, 제4 선택신호(SEL#4)와 제4 영상데이터 그룹(Active Data#4)을 제3 및 제4 소스 드라이브 IC 들(SDIC#3, SDIC#4)로 출력할 수 있다. 제3 소스 드라이브 IC(SDIC#3)는 제3 선택신호(SEL#3)의 값을 바탕으로 제3 영상데이터 그룹(Active Data#3)을 처리하고, 제4 소스 드라이브 IC(SDIC#4)는 제4 선택신호(SEL#4)의 값을 바탕으로 제4 영상데이터 그룹(Active Data#4)을 처리할 수 있다.
송신부(48)는 제5 선택신호(SEL#5)와 제5 영상데이터 그룹(Active Data#5)을 제5 및 제6 소스 드라이브 IC들(SDIC#5, SDIC#6)로 출력하고, 제6 선택신호(SEL#6)와 제6 영상데이터 그룹(Active Data#6)을 제5 및 제6 소스 드라이브 IC들(SDIC#5, SDIC#6)로 출력할 수 있다. 제5 소스 드라이브 IC(SDIC#5)는 제5 선택신호(SEL#5)의 값을 바탕으로 제5 영상데이터 그룹(Active Data#5)을 처리하고, 제6 소스 드라이브 IC(SDIC#6)는 제6 선택신호(SEL#6)의 값을 바탕으로 제6 영상데이터 그룹(Active Data#6)을 처리할 수 있다.
송신부(48)는 제7 선택신호(SEL#7)와 제7 영상데이터 그룹(Active Data#7)을 제7 및 제8 소스 드라이브 IC들(SDIC#7, SDIC#8)로 출력하며, 제8 선택신호(SEL#8)와 제8 영상데이터 그룹(Active Data#8)을 제7 및 제8 소스 드라이브 IC들(SDIC#7, SDIC#8)로 출력할 수 있다. 제7 소스 드라이브 IC(SDIC#7)는 제7 선택신호(SEL#7)의 값을 바탕으로 제7 영상데이터 그룹(Active Data#7)을 처리하고, 제8소스 드라이브 IC(SDIC#8)는 제8 선택신호(SEL#8)의 값을 바탕으로 제8 영상데이터 그룹(Active Data#8)을 처리할 수 있다.
도 9는 본 발명의 제3 실시예에 따른 액정표시장치를 나타내는 블록도이다.
제3 실시예는 소스 드라이브 IC들(SDIC#1~SDIC#9)의 총 개수가 홀수개인 것을 제외하고는 제2 실시예(도 5 내지 도 8)와 거의 유사하다. 즉, 제3 실시예는 제2 실시예에 비해, 제9 소스 드라이브 IC(SDIC#9)가 더 추가될 수 있다. 따라서, 제3 실시예에서 제2 실시예와 동일한 기능을 갖는 구성 요소들에 대해서는 동일한 도면 부호를 부여하고 상세한 설명은 생략하기로 한다.
도 9에 도시한 바와 같이, 제 1 내지 제9 소스 드라이버 IC들(SDIC#1~SDIC#9)이 타이밍 제어부(TCON)와 액정표시패널 사이에 배치될 수 있다.
도 9에 도시된 타이밍 제어부(TCON)은 도 7에 도시한 바와 같이, 수신부(42), 수신부(44), 데이터 정렬부(46) 및 송신부(48)를 포함할 수 있다.
이러한 경우, 제1 내지 제6 소스 드라이브 IC들(SDIC#1~SDIC#6)은 두개씩 쌍으로 타이밍 제어부(TCON)의 하나의 포트와 공통으로 연결될 수 있다. 즉, 타이밍 제어부(TCON)의 제1 포트(P1)는 제1 및 제2 소스 드라이브 IC들(SDIC#1, SDIC#2)에 공통으로 연결되고, 타이밍 제어부(TCON)의 제2 포트(P2)는 제3 및 제4 소스 드라이브 IC들(SDIC#3, SDIC#4)에 공통으로 연결되며, 타이밍 제어부(TCON)의 제3 포트(P3)는 제5 및 제6 소스 드라이브 IC들(SDIC#5, SDIC#6)에 공통으로 연결될 수 있다.
제7 내지 제9 소스 드라이브 IC들(SDIC#7~SDIC#9) 모두는 타이밍 제어부(TCON)의 하나의 포트와 공통으로 연결될 수 있다. 즉, 타이밍 제어부(TCON)의 제4 포트(P4)는 제7 내지 제9 소스 드라이브 IC들(SDIC#7~SDIC#9)에 공통으로 연결되고 타이밍 제어부(TCON)의 제5 포트(P5) 또한 제7 내지 제9 소스 드라이브 IC들(SDIC#7~SDIC#9)에 공통으로 연결될 수 있다.
타이밍 제어부(TCON)의 제4 포트(P4)를 통해 영상데이터 그룹의 1라인분의 영상데이터 중 제1 하프 영상데이터가 제7 내지 제9 소스 드라이브 IC들(SDIC#7~SDIC#9)로 순차적으로 출력되고, 타이밍 제어부(TCON)의 제5 포트(P5)를 통해 상기 영상데이터 그룹의 1라인분의 영상데이터 중 제2 하프 영상데이터가 제7 내지 제9 소스 드라이브 IC들(SDIC#7~SDIC#9)로 순차적으로 출력될 수 있다.
제1 내지 제5 포트(P1~P5)는 타이밍 제어부(TCON)의 송신부(48)에 할당될 수 있다.
이러한 경우, 제7 내지 제9 소스 드라이브 IC들(SDIC#7~SDIC#9) 각각은 영상데이터 그룹의 1라인분의 영상데이터 중 제1 하프 영상데이터가 처리되어 제7 내지 제9 소스 드라이브 IC들(SDIC#7~SDIC#9) 각각에 연결된 액정표시패널(10)의 해당 표시영역의 제1 하프 영역으로 공급되어 표시되고, 제7 내지 제9 소스 드라이브 IC들(SDIC#7~SDIC#9) 각각은 영상데이터 그룹의 1라인분의 영상데이터 중 제2 하프 영상데이터가 처리되어 제7 내지 제9 소스 드라이브 IC들(SDIC#7~SDIC#9) 각각에 연결된 액정표시패널(10)의 해당 표시영역의 제2 하프 영역으로 공급되어 표시될 수 있다.
좀 더 구체적으로 설명하면, 도 11에 도시한 바와 같이, 타이밍 제어부(TCON)의 제4 포트(P4)로는 프리엠블신호(Pre-amble), 소스 제어신호(CTR), 제7 선택신호(SEL#7), 제7 영상데이터 그룹(Active Data#7), 제8 선택신호(SEL#8), 제8 영상데이터 그룹(Active Data#8), 제9 선택신호(SEL#9) 및 제9 영상데이터 그룹(Active Data#9)이 순차적으로 출력될 수 있다.
아울러, 타이밍 제어부(TCON)의 제5 포트(P5)로는 프리엠블신호(Pre-amble), 소스 제어신호(CTR), 제10 선택신호(SEL#10), 제10 영상데이터 그룹(Active Data#10), 제11 선택신호(SEL#11), 제11 영상데이터 그룹(Active Data#11), 제12 선택신호(SEL#12) 및 제12 영상데이터 그룹(Active Data#12)이 순차적으로 출력될 수 있다.
여기서, 제7 내지 제12 영상데이터 그룹(Active Data#7~Active Data#12) 각각은 1라인분의 영상데이터의 반을 가질 수 있다.
제7 소스 드라이브 IC(SDIC#7)는 제1 하프 영상데이터를 갖는 제7 영상데이터 그룹(Active Data#7)과 제2 하프 영상데이터를 갖는 제10 영상데이터 그룹(Active Data#10)을 1라인분의 영상데이터 그룹으로 처리, 예컨대 아날로그 데이터전압으로 변환하여 액정표시패널(10)로 공급할 수 있다.
제8 소스 드라이브 IC(SDIC#8)는 제1 하프 영상데이터를 갖는 제8 영상데이터 그룹(Active Data#8)과 제2 하프 영상데이터를 갖는 제11 영상데이터 그룹(Active Data#11)을 1라인분의 영상데이터 그룹으로 처리할 수 있다.
제9 소스 드라이브 IC(SDIC#9)는 제1 하프 영상데이터를 갖는 제9 영상데이터 그룹(Active Data#9)과 제2 하프 영상데이터를 갖는 제12 영상데이터 그룹(Active Data#12)을 1라인분의 영상데이터 그룹으로 처리할 수 있다.
만일 제7 선택신호(SEL#7)와 제7 영상데이터 그룹(Active Data#7)이 제7 내지 제9 소스 드라이브 IC들(SDIC#7~SDIC#9)로 공급되는 경우, 제7 소스 드라이브 IC(SDIC#7)는 제7 선택신호(SEL#7)가 자신에게 부여된 식별값임을 인지하고 인지 결과에 따라 제7 영상데이터 그룹(Active Data#7)을 처리하지만, 제8 및 제9 소스 드라이브 IC(SDIC#8, SDIC#9)는 제7 선택신호(SEL#7)가 자신들에게 부여된 식별값이 아닌 것으로 인지하고 제7 영상데이터 그룹(Active Data#7)을 처리하지 않게 된다.
마찬가지로, 만일 제8 선택신호(SEL#8)와 제8 영상데이터 그룹(Active Data#8)이 제7 내지 제9 소스 드라이브 IC들(SDIC#7~SDIC#9)로 공급되는 경우, 제8 소스 드라이브 IC(SDIC#8)는 제8 선택신호(SEL#8)가 자신에게 부여된 식별값임을 인지하고 인지 결과에 따라 제8 영상데이터 그룹(Active Data#8)을 처리하지만, 제7 및 제9 소스 드라이브 IC(SDIC#7, SDIC#9)는 제8 선택신호(SEL#8)가 자신들에게 부여된 식별값이 아닌 것으로 인지하고 제8 영상데이터 그룹(Active Data#8)을 처리하지 않게 된다.
이와 동일한 방법으로 제7 내지 제9 소스 드라이버 IC들(SDIC#7~SDIC#9)는 제9 내지 제12 선택신호들의 식별값에 따라 자신에 맞는 제9 내지 제12 영상데이터 그룹(Active Data#9~Active Data#12)을 처리할 수 있다.
도시되지 않았지만, 타이밍 제어부(TCON)의 제1 포트(P1)로 출력되는 EPI 데이터신호의 데이터 전송 프로토콜은 도 8에 도시한 바와 동일하다.
도시되지 않았지만, 타이밍 제어부(TCON)의 제2 포트(P2)로 출력되는 EPI 데이터신호의 전송 프로토콜은 프리엠블신호(Pre-amble), 소스 제어신호(CTR), 제3 선택신호(SEL#3), 제3 영상데이터 그룹(Active Data#3), 제4 선택신호(SEL#4) 및 제4 영상데이터 그룹(Active Data#4)이 포함될 수 있다.
도시되지 않았지만, 타이밍 제어부(TCON)의 제3 포트(P3)로 출력되는 EPI 데이터신호의 전송 프로토콜은 프리엠블신호(Pre-amble), 소스 제어신호(CTR), 제5 선택신호(SEL#5), 제5 영상데이터 그룹(Active Data#5), 제6 선택신호(SEL#6) 및 제6 영상데이터 그룹(Active Data#6)이 포함될 수 있다.
여기서, 제1 내지 제6 영상데이터 그룹들(Active Data#1~Active Data#6) 각각은 1라인분의 영상데이터를 가질 수 있다.
전술한 바와 같이, 제7 내지 제12 영상데이터 그룹(Active Data#7~Active Data#12) 각각은 1라인분의 영상데이터의 반을 가지므로, 제7 내지 제12 영상데이터 그룹(Active Data#7~Active Data#12) 각각은 제1 내지 제6 영상데이터 그룹들(Active Data#1~Active Data#6) 각각의 반에 해당하는 데이터를 가질 수 있다.
본 발명의 제3 실시예에 따르면, 타이밍 제어부(TCON)의 제4 및 제5 포트(P4, P5) 각각을 홀수개의 소스 드라이브 IC들(SDIC#7~SDIC#9)에 연결시켜 줌으로써, 소스 드라이버 IC들(SDIC#1~SDIC#9)가 홀수개인 경우에도 EPI 프로토콜 전송 방식에 기반한 데이터 전송 및 데이터 처리가 가능하다.
도 12는 도 9는 본 발명의 제4 실시예에 따른 액정표시장치에서 타이밍 제어부(TCON)와 소스 드라이브 IC들 사이의 배선들을 보여주는 도면이다.
제4 실시예는 제3 실시예와 동일하게 홀수개의 소스 드라이브 IC들(SDIC#1~SDIC#9)이 제공될 수 있다. 아울러, 제3 실시예에서는 영상 데이터 그룹(Active Data#1~Active Data#9)을 처리할 홀수개의 소스 드라이브 IC들(SDIC#1~SDIC#9)을 소프트웨어적으로 선택하도록 하는데 반해, 제4 실시예서는 영상데이터 그룹(Active Data#1~Active Data#9)을 처리할 홀수개의 소스 드라이브 IC들(SDIC#1~SDIC#9)을 하드웨어적으로 선택하도록 할 수 있다.
도 12에 도시된 타이밍 제어부(TCON)은 도 7에 도시한 바와 같이, 수신부(42), 수신부(44), 데이터 정렬부(46) 및 송신부(48)를 포함할 수 있다.
도 12을 참조하면, 타이밍 제어부(TCON)와 제1 내지 내지 제9 소스 드라이브 IC(SDIC#1~SDIC#9) 사이에 제1 내지 제5 디멀티플렉서(DEMUX#1~DEMUX#5)가 배치될 수 있다.
제1 내지 제5 디멀티플렉서(DEMUX#1~DEMUX#5)는 인쇄회로기판(30) 상에 배치될 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 제1 디멀티플렉서(DEMUX#1)의 제1 입력단은 타이밍 제어부(TCON)의 제1 출력 포트(P1)에 연결되고, 제2 입력단은 타이밍 제어부(TCON)의 제1 제어 포트(P11)에 연결되며, 제1 및 제2 출력단은 제1 및 제2 소스 드라이브 IC들(SDIC#1, SDIC#2)에 공통으로 연결될 수 있다. 제1 디멀티플렉서(DEMUX#1)는 타이밍 제어부(TCON)의 제1 출력 포트(P1)로부터 출력되는 제1 선택 제어신호(S1)에 따라 타이밍 제어부(TCON)의 제1 출력 포트(P1)로부터 순차적으로 출력되는 제1 및 제2 영상데이터 그룹(Active Data#1, Active Data#2) 각각을 제1 및 제2 소스 드라이브 IC들(SDIC#1, SDIC#2)로 공급되도록 타이밍 제어부(TCON)의 제1 출력 포트(P1)를 제1 및 제2 소스 드라이브 IC들(SDIC#1, SDIC#2)에 선택적으로 연결시킬 수 있다. 예컨대, 제1 선택 제어신호(S1)가 0인 경우, 타이밍 제어부(TCON)의 제1 출력 포트(P1)가 제1 소스 드라이브 IC(SDIC#1)와 연결되어 제1 출력 포트(P1)로부터 출력되는 제1 영상데이터 그룹(Active Data#1)이 제1 소스 드라이브 IC(SDIC#1)로 공급될 수 있다. 예컨대, 제1 선택 제어신호(S1)가 1인 경우, 타이밍 제어부(TCON)의 제1 출력 포트(P1)가 제2 소스 드라이브 IC(SDIC#2)와 연결되어 제1 출력 포트(P1)로부터 출력되는 제2 영상데이터 그룹(Active Data#2)이 제2 소스 드라이브 IC(SDIC#2)로 공급될 수 있다.
예컨대, 제2 디멀티플렉서(DEMUX#2)의 제1 입력단은 타이밍 제어부(TCON)의 제2 출력 포트(P2)에 연결되고, 제2 입력단은 타이밍 제어부(TCON)의 제2 제어 포트(P22)에 연결되며, 제1 및 제2 출력단은 제3 및 제4 소스 드라이브 IC들(SDIC#3, SDIC#4)에 공통으로 연결될 수 있다. 제2 디멀티플렉서(DEMUX#2)는 타이밍 제어부(TCON)의 제2 출력 포트(P2)로부터 출력되는 제2 선택 제어신호(S2)에 따라 타이밍 제어부(TCON)의 제2 출력 포트(P2)로부터 순차적으로 출력되는 제3 및 제4 영상데이터 그룹(Active Data#3, Active Data#4) 각각을 제3 및 제4 소스 드라이브 IC들(SDIC#3, SDIC#4)로 공급되도록 타이밍 제어부(TCON)의 제2 출력 포트(P2)를 제3 및 제4 소스 드라이브 IC들(SDIC#3, SDIC#4)에 선택적으로 연결시킬 수 있다. 예컨대, 제2 선택 제어신호(S2)가 0인 경우, 타이밍 제어부(TCON)의 제2 출력 포트(P2)가 제3 소스 드라이브 IC(SDIC#3)와 연결되어 제2 출력 포트(P2)로부터 출력되는 제3 영상데이터 그룹 (Active Data#3)이 제3 소스 드라이브 IC(SDIC#3)로 공급될 수 있다. 예컨대, 제2 선택 제어신호(S2)가 1인 경우, 타이밍 제어부(TCON)의 제2 출력 포트(P2)가 제4 소스 드라이브 IC(SDIC#4)와 연결되어 제2 출력 포트(P2)로부터 출력되는 제4 영상데이터 그룹(Active Data#4)이 제4 소스 드라이브 IC(SDIC#4)로 공급될 수 있다.
예컨대, 제3 디멀티플렉서(DEMUX#3)의 제1 입력단은 타이밍 제어부(TCON)의 제3 출력 포트(P3)에 연결되고, 제2 입력단은 타이밍 제어부(TCON)의 제3 제어 포트(P33)에 연결되며, 제1 및 제2 출력단은 제5 및 제6 소스 드라이브 IC들(SDIC#5, SDIC#6)에 공통으로 연결될 수 있다. 제3 디멀티플렉서(DEMUX#3)는 타이밍 제어부(TCON)의 제3 출력 포트(P3)로부터 출력되는 제3 선택 제어신호(S3)에 따라 타이밍 제어부(TCON)의 제3 출력 포트(P3)로부터 순차적으로 출력되는 제5 및 제6 영상데이터 그룹(Active Data#5, Active Data#6) 각각을 제5 및 제6 소스 드라이브 IC들(SDIC#5, SDIC#6)로 공급되도록 타이밍 제어부(TCON)의 제3 출력 포트(P3)를 제5 및 제6 소스 드라이브 IC들(SDIC#5, SDIC#6)에 선택적으로 연결시킬 수 있다. 예컨대, 제3 선택 제어신호(S3)가 0인 경우, 타이밍 제어부(TCON)의 제3 출력 포트(P3)가 제5 소스 드라이브 IC(SDIC#5)와 연결되어 제3 출력 포트(P3)로부터 출력되는 제5 영상데이터 그룹(Active Data#5)이 제5 소스 드라이브 IC(SDIC#5)로 공급될 수 있다. 예컨대, 제3 선택 제어신호(S3)가 1인 경우, 타이밍 제어부(TCON)의 제3 출력 포트(P3)가 제6 소스 드라이브 IC(SDIC#6)와 연결되어 제3 출력 포트(P3)로부터 출력되는 제6 영상데이터 그룹(Active Data#6)이 제6 소스 드라이브 IC(SDIC#6)로 공급될 수 있다.
이상과 같이, 제1 내지 제3 선택 제어신호(S1~S3) 각각은 2개의 소스 드라이브 IC들을 선택하는 것이므로, 1비트, 즉 0 또는 1를 가질 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 제4 디멀티플렉서(DEMUX#4)의 제1 입력단은 타이밍 제어부(TCON)의 제4 출력 포트(P4)에 연결되고, 제2 입력단은 타이밍 제어부(TCON)의 제4 제어 포트(P44)에 연결되며, 제1 및 제2 출력단은 제7 내지 제9 소스 드라이브 IC들(SDIC#7~SDIC#9)에 공통으로 연결될 수 있다. 제4 디멀티플렉서(DEMUX#4)는 타이밍 제어부(TCON)의 제4 출력 포트(P4)로부터 출력되는 제4 선택 제어신호(S4)에 따라 타이밍 제어부(TCON)의 제4 출력 포트(P4)로부터 순차적으로 출력되는 제7 내지 제9 영상데이터 그룹(Active Data#9) 각각을 제7 내지 제9 소스 드라이브 IC들(SDIC#7~SDIC#9)로 공급되도록 타이밍 제어부(TCON)의 제4 출력 포트(P4)를 제7 내지 제9 소스 드라이브 IC들(SDIC#7~SDIC#9)에 선택적으로 연결시킬 수 있다. 예컨대, 제4 선택 제어신호(S4)가 01인 경우, 타이밍 제어부(TCON)의 제4 출력 포트(P4)가 제7 소스 드라이브 IC(SDIC#7)와 연결되어 제4 출력 포트(P4)로부터 출력되는 제7 영상데이터 그룹(Active Data#7)이 제7 소스 드라이브 IC(SDIC#7)로 공급될 수 있다. 예컨대, 제4 선택 제어신호(S4)가 10인 경우, 타이밍 제어부(TCON)의 제4 출력 포트(P4)가 제8 소스 드라이브 IC(SDIC#8)와 연결되어 제4 출력 포트(P4)로부터 출력되는 제8 영상데이터 그룹(Active Data#8)이 제8 소스 드라이브 IC(SDIC#8)로 공급될 수 있다. 예컨대, 제4 선택 제어신호(S4)가 11인 경우, 타이밍 제어부(TCON)의 제4 출력 포트(P4)가 제9 소스 드라이브 IC(SDIC#9)와 연결되어 제4 출력 포트(P4)로부터 출력되는 제9 영상데이터 그룹(Active Data#9)이 제9 소스 드라이브 IC(SDIC#9)로 공급될 수 있다.
예컨대, 제5 디멀티플렉서(DEMUX#5)의 제1 입력단은 타이밍 제어부(TCON)의 제5 출력 포트(P5)에 연결되고, 제2 입력단은 타이밍 제어부(TCON)의 제5 제어 포트(P55)에 연결되며, 제1 및 제2 출력단은 제7 내지 제9 소스 드라이브 IC들(SDIC#7~SDIC#9)에 공통으로 연결될 수 있다. 제5 디멀티플렉서(DEMUX#5)는 타이밍 제어부(TCON)의 제5 출력 포트(P5)로부터 출력되는 제5 선택 제어신호(S5)에 따라 타이밍 제어부(TCON)의 제5 출력 포트(P5)로부터 순차적으로 출력되는 제10 내지 제12 영상데이터 그룹(Active Data#10~Active Data#12) 각각을 제7 내지 제9 소스 드라이브 IC들(SDIC#7~SDIC#9)로 공급되도록 타이밍 제어부(TCON)의 제5 출력 포트(P5)를 제7 내지 제9 소스 드라이브 IC들(SDIC#7~SDIC#9)에 선택적으로 연결시킬 수 있다. 예컨대, 제5 선택 제어신호(S5)가 01인 경우, 타이밍 제어부(TCON)의 제5 출력 포트(P5)가 제7 소스 드라이브 IC(SDIC#7)와 연결되어 제5 출력 포트(P5)로부터 출력되는 제10 영상데이터 그룹(Active Data#10)이 제7 소스 드라이브 IC(SDIC#7)로 공급될 수 있다. 예컨대, 제5 선택 제어신호(S5)가 10인 경우, 타이밍 제어부(TCON)의 제5 출력 포트(P5)가 제8 소스 드라이브 IC(SDIC#8)와 연결되어 제5 출력 포트(P5)로부터 출력되는 제11 영상데이터 그룹(Active Data#11)이 제8 소스 드라이브 IC(SDIC#8)로 공급될 수 있다. 예컨대, 제5 선택 제어신호(S5)가 11인 경우, 타이밍 제어부(TCON)의 제5 출력 포트(P5)가 제9 소스 드라이브 IC(SDIC#9)와 연결되어 제5 출력 포트(P5)로부터 출력되는 제12 영상데이터 그룹(Active Data#12)이 제9 소스 드라이브 IC(SDIC#9)로 공급될 수 있다.
이상과 같이, 제4 및 제5 선택 제어신호(S4, S5) 각각은 3개의 소스 드라이브 IC들(SDIC#7~SDIC#9)을 선택하는 것이므로, 2비트, 즉 01, 10 또는 11를 가질 수 있지만, 이에 대해서는 한정하지 않는다.
제1 내지 제5 선택 제어신호(S1~S5) 각각은 해당 영상데이터 그룹보다 먼저, 해당 영상데이터 그룹과 동시에 또는 해당 영상데이터 그룹보다 뒤에 해당 디멀티플렉서로 공급될 수 있다.
예컨대, 0인 제1 선택 제어신호(S1)가 제1 영상데이터 그룹(Active Data#1)보다 먼저, 제1 영상데이터 그룹(Active Data#1)과 동시에 또는 제1 영상데이터 그룹(Active Data#1) 뒤에 제1 디멀티플렉서(DEMUX#1)로 공급될 수 있다. 마찬가지로, 1인 제1 선택 제어신호(S1)는 제2 영상데이터 그룹(Active Data#2)보다 먼저, 제2 영상데이터 그룹(Active Data#2)과 동시에 또는 제2 영상데이터 뒤에 제1 디멀티플렉서(DEMUX#1)로 공급될 수도 있다.
제2 및 제3 선택 제어신호(S2, S3) 또한 전술한 바와 같이 해당 디멀티플렉서(DEMUX#2, DEMUX#3)로 공급될 수 있다.
예컨대, 01인 제4 선택 제어신호(S4)는 제7 영상데이터 그룹(Active Data#7)보다 먼저, 제7 영상데이터 그룹(Active Data#7)과 동시에 또는 제7 영상데이터 그룹(Active Data#7) 뒤에 제7 소스 드라이브 IC(SDIC#7)로 공급될 수 있다. 마찬가지로, 10인 제4 선택 제어신호(S4)는 제8 영상데이터 그룹(Active Data#8)보다 먼저, 제8 영상데이터 그룹(Active Data#8)과 동시에 또는 제8 영상데이터 그룹(Active Data#8) 뒤에 제8 소소 드라이브 IC로 공급될 수 있다. 마찬가지로, 11인 제4 선택 제어신호(S4)는 제9 영상데이터 그룹(Active Data#9)보다 먼저, 제9 영상데이터 그룹(Active Data#9)과 동시에 또는 제9 영상데이터 그룹(Active Data#9) 뒤에 제9 소스 드라이브 IC(SDIC#9)로 공급될 수 있다.
제5 선택 제어신호(S5) 또한 전술한 바와 같이 해당 디멀티플렉서로 공급될 수 있다.
도 13에 도시한 바와 같이, 타이밍 제어부(TCON)의 제4 출력 포트(P4)로부터 프리엠블신호(Pre-amble), 소스 제어신호(CTR), 제7 영상데이터 그룹(Active Data#7), 제8 영상데이터 그룹(Active Data#8) 및 제9 영상데이터 그룹(Active Data#9)이 순차적으로 출력될 수 있다. 예컨대, 01인 제4 선택 제어신호(S4)는 제7 영상데이터 그룹(Active Data#7)보다 먼저 제4 디멀티플렉서(DEMUX#4)로 공급되고, 10인 제4 선택 제어신호(S4)는 제8 영상데이터 그룹(Active Data#8)보다 먼저 제4 디멀티플렉서(DEMUX#4)로 공급되며, 11인 제4 선택 제어신호(S4)는 제9 영상데이터 그룹(Active Data#9)보다 먼저 제4 디멀티플렉서(DEMUX#4)로 공급될 수 있지만, 이에 대해서는 한정하지 않는다.
타이밍 제어부(TCON)의 제5 출력 포트(P5)로부터 프리엠블신호(Pre-amble), 소스 제어신호(CTR), 제10 영상데이터 그룹(Active Data#10), 제11 영상데이터 그룹(Active Data#11) 및 제12 영상데이터 그룹(Active Data#12)이 순차적으로 출력될 수 있다. 예컨대, 01인 제5 선택 제어신호(S5)는 제10 영상데이터 그룹(Active Data#10)보다 먼저 제5 디멀티플렉서(DEMUX#5)로 공급되고, 10인 제5 선택 제어신호(S5)는 제11 영상데이터 그룹(Active Data#11)보다 먼저 제5 디멀티플렉서(DEMUX#5)로 공급되며, 11인 제5 선택 제어신호(S5)는 제12 영상데이터 그룹(Active Data#12)보다 먼저 제5 디멀티플렉서(DEMUX#5)로 공급될 수 있지만, 이에 대해서는 한정하지 않는다.
상술한 바와 같이, 본 발명의 제3 실시예에 따르면, EPI 데이터신호에 삽입된 선택신호에 의해 영상데이터 그룹이 해당 소스 드라이버 IC에서 처리될 수 있다.
이에 반해, 본 발명의 제4 실시예에 따르면, EPI 데이터신호에 어떠한 선택신호도 삽입되지 않는 대신, 타이밍 제어부(TCON)와 소스 드라이브 IC들(SDIC#1~SDIC#9) 사이에 다수의 디멀티플렉서들(DEMUX#1~DEMUX#5)가 배치되고 이 디멀티플렉서들(DEMUX#1~DEMUX#5)에 공급되는 다수의 선택 제어신호들(S1~S5)에 의해 디멀티플렉서들 디멀티플렉서들(DEMUX#1~DEMUX#5)에 연결되어 있는 적어도 2개 이상의 소스 드라이브 IC들에 순차적으로 영상데이터 그룹을 공급할 수 있다.
본 발명은 특정 포트로부터 출력되는 적어도 하나 이상의 영상데이터 그룹 각각이 순차적으로 적어도 하나 이상의 소스 드라이브 IC로 공급되도록 선택신호를 EPI 데이터신호에 삽입시키거나(제3 실시예의 소프트웨어 방식), 선택 제어신호에 따라 선택 가능한 디멀티플렉서를 구비할 수 있다(제4 실시예의 하드웨어 방식). 이러한 제3 및 제4 실시예에 의한 구성에 의해, 소스 드라이버 IC들의 개수가 짝수일 뿐만 아니라 홀수일 경우에도 EPI 프로토콜 전송 방식에 기반한 데이터 처리가 가능하다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.

Claims (9)

  1. EPI 데이터신호를 출력하기 위한 다수의 출력 포트들을 포함하는 타이밍 제어부;
    다수의 게이트 라인들과 다수의 데이터 라인들이 교차되어 정의된 다수의 액정셀들을 포함하는 패널; 및
    상기 EPI 데이터신호로부터 추출된 데이터신호를 상기 데이터라인들에 공급하는 다수의 소스 드라이브 IC들을 포함하고,
    상기 타이밍 제어부의 각 출력 포트는 적어도 2개의 소스 드라이브 IC들에 연결되되,
    상기 소스 드라이브 IC의 총 개수가 홀수일 때, 상기 다수의 출력 포트들 중 제1 출력 포트는 홀수개의 소스 드라이브 IC들에 연결되고, 상기 다수의 출력 포트들 중 제2 출력 포트는 상기 홀수개의 소스 드라이브 IC들에 연결되는 표시장치.
  2. 제1항에 있어서,
    상기 출력 포트들 중 상기 제1 및 제2 출력 포트를 제외한 나머지 출력 포트들 각각은 짝수개의 소스 드라이브 IC들에 연결되는 표시장치.
  3. 제2항에 있어서,
    상기 EPI 데이터신호는 적어도 2개의 선택신호와 적어도 2개의 영상데이터 그룹들을 포함하고, 상기 제1 및 제2 출력 포트 각각으로 출력되는 EPI 데이터신호는 홀수개의 선택신호와 홀수개의 영상데이터 그룹들을 포함하는 표시장치.
  4. 제3항에 있어서,
    상기 나머지 출력 포트들 각각으로 출력되는 EPI 데이터신호는 짝수개의 선택신호와 짝수개의 영상데이터 그룹들을 포함하는 표시장치.
  5. 제4항에 있어서,
    상기 소스 드라이브 IC들 각각은 상기 선택신호를 바탕으로 해당 영상데이터 그룹을 처리하는 표시장치.
  6. 제2항에 있어서,
    상기 EPI 데이터신호는 적어도 2개의 영상데이터 그룹들을 포함하고,
    상기 타이밍 제어부는 다수의 제어 포트들을 더 포함하고,
    상기 타이밍 제어부와 상기 소스 드라이브 IC들 사이에 배치되고 상기 제어 포트들에 대응되어 연결되는 다수의 디멀티플렉서들을 더 포함하는 표시장치.
  7. 제6항에 있어서,
    상기 제1 및 제2 출력 포트 각각으로 출력되는 EPI 데이터신호는 홀수개의 영상데이터 그룹들을 포함하고, 상기 나머지 출력 포트들 각각으로 출력되는 EPI 데이터신호는 짝수개의 영상데이터 그룹들을 포함하는 표시장치.
  8. 제7항에 있어서,
    상기 디멀티플렉서들 각각은,
    상기 제어 포트들 각각으로부터 출력되는 선택 제어신호에 따라 상기 영상데이터 그룹들을 대응하는 소스 드라이브 IC들로 순차적으로 공급하는 표시장치.
  9. 제4항 또는 제7항에 있어서,
    상기 홀수개의 영상데이터 그룹들 각각은 짝수개의 영상데이터 그룹들 각각의 반을 갖는 표시장치.
KR1020140188112A 2014-12-24 2014-12-24 표시장치 KR102288529B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140188112A KR102288529B1 (ko) 2014-12-24 2014-12-24 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140188112A KR102288529B1 (ko) 2014-12-24 2014-12-24 표시장치

Publications (2)

Publication Number Publication Date
KR20160078614A true KR20160078614A (ko) 2016-07-05
KR102288529B1 KR102288529B1 (ko) 2021-08-10

Family

ID=56501802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140188112A KR102288529B1 (ko) 2014-12-24 2014-12-24 표시장치

Country Status (1)

Country Link
KR (1) KR102288529B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180078858A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 디스플레이 인터페이스 장치 및 그의 데이터 전송 방법
KR20190007668A (ko) * 2017-07-13 2019-01-23 엘지디스플레이 주식회사 디스플레이 인터페이스 장치 및 그의 데이터 전송 방법
KR101973684B1 (ko) 2018-03-07 2019-04-29 대구가톨릭대학교산학협력단 음향 에너지 수확 장치
WO2019132347A1 (ko) * 2017-12-27 2019-07-04 주식회사 실리콘웍스 디스플레이 패널에 배치되는 화소들을 구동하는 데이터구동장치
CN112530337A (zh) * 2019-09-18 2021-03-19 矽创电子股份有限公司 视讯数据显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100661828B1 (ko) * 2006-03-23 2006-12-27 주식회사 아나패스 직렬화된 멀티레벨 데이터 신호를 전달하기 위한디스플레이, 타이밍 제어부 및 데이터 구동부
KR20100073727A (ko) * 2008-12-23 2010-07-01 엘지디스플레이 주식회사 액정표시장치
KR20100073739A (ko) * 2008-12-23 2010-07-01 엘지디스플레이 주식회사 액정표시장치
KR20140077406A (ko) * 2012-12-14 2014-06-24 엘지디스플레이 주식회사 타이밍 컨트롤러 및 그 구동방법과 이를 이용한 액정표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100661828B1 (ko) * 2006-03-23 2006-12-27 주식회사 아나패스 직렬화된 멀티레벨 데이터 신호를 전달하기 위한디스플레이, 타이밍 제어부 및 데이터 구동부
KR20100073727A (ko) * 2008-12-23 2010-07-01 엘지디스플레이 주식회사 액정표시장치
KR20100073739A (ko) * 2008-12-23 2010-07-01 엘지디스플레이 주식회사 액정표시장치
KR20140077406A (ko) * 2012-12-14 2014-06-24 엘지디스플레이 주식회사 타이밍 컨트롤러 및 그 구동방법과 이를 이용한 액정표시장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180078858A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 디스플레이 인터페이스 장치 및 그의 데이터 전송 방법
KR20190007668A (ko) * 2017-07-13 2019-01-23 엘지디스플레이 주식회사 디스플레이 인터페이스 장치 및 그의 데이터 전송 방법
WO2019132347A1 (ko) * 2017-12-27 2019-07-04 주식회사 실리콘웍스 디스플레이 패널에 배치되는 화소들을 구동하는 데이터구동장치
KR20190078957A (ko) * 2017-12-27 2019-07-05 주식회사 실리콘웍스 디스플레이 패널에 배치되는 화소들을 구동하는 데이터구동장치
US11127337B2 (en) 2017-12-27 2021-09-21 Silicon Works Co., Ltd. Data driving device for driving pixels arranged on display panel
KR101973684B1 (ko) 2018-03-07 2019-04-29 대구가톨릭대학교산학협력단 음향 에너지 수확 장치
CN112530337A (zh) * 2019-09-18 2021-03-19 矽创电子股份有限公司 视讯数据显示装置

Also Published As

Publication number Publication date
KR102288529B1 (ko) 2021-08-10

Similar Documents

Publication Publication Date Title
US9524693B2 (en) Display device and method for driving the same
CN109696984B (zh) 触摸显示装置
US9449577B2 (en) Display device having synchronization unit and driving method thereof
KR101286541B1 (ko) 액정표시장치
US8421779B2 (en) Display and method thereof for signal transmission
US8237648B2 (en) Liquid crystal display device having a single source printed circuit board
KR20130122116A (ko) 액정표시장치 및 그 구동 방법
KR20150077811A (ko) 표시장치와 그 구동 방법
KR101808344B1 (ko) 표시장치와 그 구동 방법
US9412342B2 (en) Timing controller, driving method thereof, and liquid crystal display using the same
KR102288529B1 (ko) 표시장치
KR101803575B1 (ko) 표시장치와 그 구동 방법
KR101696458B1 (ko) 액정표시장치
KR20120126312A (ko) 표시장치와 그 구동 방법
KR101782641B1 (ko) 액정표시장치
KR101739137B1 (ko) 액정표시장치
KR20150080085A (ko) 영상 표시장치 및 그 구동방법
KR102291255B1 (ko) 표시장치
KR20120019838A (ko) 액정표시장치
KR101629515B1 (ko) 액정표시장치
KR102494149B1 (ko) 데이터 구동 회로 및 그를 이용한 표시 장치
KR102294783B1 (ko) 소스 드라이버 및 이를 구비한 표시장치
KR101761417B1 (ko) 액정표시장치
KR101502370B1 (ko) 액정표시장치
KR20150075640A (ko) 평판 표시 장치 및 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant