KR102294783B1

KR102294783B1 - 소스 드라이버 및 이를 구비한 표시장치

Info

Publication number: KR102294783B1
Application number: KR1020150009674A
Authority: KR
Inventors: 정현우
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-01-21
Filing date: 2015-01-21
Publication date: 2021-08-26
Also published as: KR20160089975A

Abstract

소스 드라이버는 변조 제어신호에 따라 오프셋 데이터신호를 RGB 데이터신호에 반영한 RGB 변조 데이터신호를 생성하는 데이터 변조부를 포함함으로써, 보다 신속히 그리고 원하는 데이터 전압이 액정표시패널의 각 화소에 충분하고 완전하게 충전됨으로써, 휘도 편차, 색감 차이, 세로선 불량 등과 같은 화질 불량을 방지할 수 있다.

Description

소스 드라이버 및 이를 구비한 표시장치{SOURCE DRIVER AND DISPLAY DEVICE HAVING THE SAME}

본 발명은 소스 드라이버 및 이를 구비한 표시장치에 관한 것이다.

표시장치는 영상이나 정보를 표시하는 장치이다. 표시장치 중 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다.

액정표시장치는 타이밍 제어부(TCON)로부터 제공된 타이밍 제어신호를 바탕으로 소스 드라이브에서 데이터 전압이 액정표시패널로 공급되어, 화상이 표시된다.

통상 1 수평 기간 단위로 데이터 전압이 액정표시패널의 각 화소에 충전되어 원하는 화상이 표시된다.

하지만, 종래의 액정표시장치는 데이터 전압이 공급되는 데이터 라인의 라인 저항으로 인한 신호 지연(signal delay)에 의해 원하는 데이터 전압이 충분히 액정표시패널의 각 화소에 충전되지 않게 된다. 아울러, 고 해상도를 구현하기 위해 1 수평 기간의 폭이 줄어들게 되는데, 이러한 경우 줄어든 1 수평 기간 동안 데이터 전압이 액정표시패널의 각 화소에 충전되어야 하므로, 원하는 데이터 전압이 완전하게 액정표시패널의 각 화소에 충전되지 않게 된다.

이에 따라, 종래의 액정표시장치는 각 화소의 차징 불량이 발생되어, 휘도 편차, 색감 차이, 세로선 불량 등과 같은 화질 불량이 발생된다.

본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.

본 발명의 다른 목적은 보다 신속히 차징시켜 차징 불량을 해소할 수 있는 소스 드라이버 및 이를 구비한 표시장치를 제공한다.

상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 소스 드라이버는 변조 제어신호에 따라 오프셋 데이터신호를 RGB 데이터신호에 반영한 RGB 변조 데이터신호를 생성하는 데이터 변조부와 상기 데이터 변조부에 연결되어 상기 RGB 변조 데이터신호를 아날로그 변조 데이터전압으로 변환하는 디지털-아날로그 콘버터(DAC)를 포함함으로써, 보다 신속히 그리고 원하는 데이터 전압이 액정표시패널의 각 화소에 충분하고 완전하게 충전됨으로써, 휘도 편차, 색감 차이, 세로선 불량 등과 같은 화질 불량을 방지할 수 있다.

본 발명의 다른 측면에 따르면, 표시장치는 변조 제어신호 및 오프셋 데이터신호를 생성하는 타이밍 제어부와 RGB 데이터신호에 상기 오프셋 데이터신호를 반영한 RGB 변조 데이터신호를 생성하고, 상기 생성된 RGB 변조 데이터신호를 상기 표시패널로 공급하는 소스 드라이버를 포함함으로써, 보다 신속히 그리고 원하는 데이터 전압이 액정표시패널의 각 화소에 충분하고 완전하게 충전됨으로써, 휘도 편차, 색감 차이, 세로선 불량 등과 같은 화질 불량을 방지할 수 있다.

본 발명에 따른 단말기의 효과에 대해 설명하면 다음과 같다.

본 발명의 실시 예들 중 적어도 하나에 의하면, 1라인분의 데이터전압이 공급되는 데이터 공급 기간 중 제1 기간에서는 오프셋 데이터신호(Offset)가 RGB 데이터신호(RGB)에 반영되고 제2 기간에서는 오프셋 데이터신호(Offset)가 RGB 데이터신호(RGB)에 반영되지 않도록 하여 줄 수 있다. 따라서, 제2 기간 동안 생성되는 제2 아날로그 데이터전압보다 더 큰 제1 기간 동안 생성되는 제1 아날로그 데이터전압이 액정표시패널로 공급됨으로써, 제2 아날로그 데이터전압보다 큰 제1 아날로그 데이터전압의 공급에 의해 보다 신속히 그리고 원하는 데이터 전압이 액정표시패널의 각 화소에 충분하고 완전하게 충전됨으로써, 휘도 편차, 색감 차이, 세로선 불량 등과 같은 화질 불량을 방지할 수 있다.

본 발명의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 발명의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 발명의 바람직한 실시 예와 같은 특정 실시 예는 단지 예시로 주어진 것으로 이해되어야 한다.

도 1은 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도이다.
도 2는 도 1에 도시된 타이밍 제어부와 소스 드라이브 IC들 사이의 배선들을 보여주는 도면이다.
도 3은 타이밍 제어부(TCON)를 도시한 블록도이다.
도 4는 계조 범위에 따른 오프셋 값을 나타내는 테이블이다.
도 5은 소스 드라이브 IC(SDIC)를 도시한 블록도이다.
도 6은 데이터 변조부의 상세 구조를 도시한 블록이다.
도 7는 도 2에 도시된 타이밍 제어부와 소스 드라이브 IC들 사이의 신호 전송 프로토콜을 보여 준다.
도 8은 제1 및 제2 데이터 전압을 도시한 도면이다.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

본 발명의 액정표시장치는 EPI 전송 프로토콜 방식에 기반하여 신호를 전송할 수 있지만, 이에 대해서는 한정하지 않는다.

이하에서 EPI 전송 프로토콜 방식에 기반한 액정표시장치를 설명기로 한다.

도 1은 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도이다.

도 1을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(10), 타이밍 제어부(TCON), 소스 드라이브 IC들(SDIC#1~SDIC#8), 및 게이트 드라이브 IC들(GDIC#1~GDIC#4)을 구비한다.

액정표시패널(10)의 유리기판들 사이에는 액정층이 형성된다. 액정표시패널(10)은 m 개의 데이터라인들(DL)과 n 개의 게이트라인들(GL)의 교차 구조에 의해 매트릭스 형태로 배치된 m×n 개의 액정셀들(Clc)을 포함한다.

액정표시패널(10)의 하부 유리기판에는 데이터라인들(DL), 게이트라인들(GL), TFT들, 및 스토리지 커패시터(Cst) 등을 포함한 화소 어레이가 형성된다. 액정셀들(Clc)은 TFT를 통해 데이터전압이 공급되는 화소전극(1)과, 공통전압(Vcom)이 공급되는 공통전극(2) 사이의 전계에 의해 구동된다. TFT의 게이트전극은 게이트라인(GL)에 접속되고, 그 소스전극은 데이터라인(DL)에 접속된다. TFT의 드레인전극은 액정셀의 화소전극(1)에 접속된다. TFT는 게이트라인(GL)을 통해 공급되는 게이트펄스에 따라 턴-온되어 데이터라인(DL)으로부터의 정극성/부극성 아날로그 비디오 데이터전압을 액정셀(Clc)의 화소전극(1)에 공급한다.

액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2) 등이 형성된다.

공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다.

액정표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 액정표시패널(10)의 상부 유리기판과 하부 유리기판 사이에는 액정셀(Clc)의 셀갭(cell gap)을 유지하기 위한 스페이서가 형성된다.

본 발명에서 적용 가능한 액정표시패널의 액정모드는 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 또한, 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다.

타이밍 제어부(TCON)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 수직/수평 동기신호(Vsync, Hsync), 외부 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 외부 타이밍신호를 입력받아 소스 드라이브 IC들(SDIC#1~SDIC#8)과 게이트 드라이브 IC들(GDIC#1~GDIC#4)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 게이트 드라이브 IC들(GDIC#1~GDIC#4)의 동작 타이밍을 제어하기 위한 게이트 제어신호와, 소스 드라이브 IC들(SDIC#1~SDIC#8)의 동작 타이밍을 제어하기 위한 소스 제어신호를 포함한다.

타이밍 제어부(TCON)는 후술되는 점 대 점(point to point) 방식으로 소스 드라이브 IC들(SDIC#1~SDIC#8)에 접속된다. 타이밍 제어부(TCON)는 소스 드라이브 IC들(SDIC#1~SDIC#8)을 초기화하기 위한 프리엠블신호(Pre-amble), 소스 제어신호, 클럭, 디지털 비디오 RGB 데이터신호 등을 EPI(clock Embedded Point-to-point Interface) 데이터 신호로서 하나의 데이터 배선 쌍을 통해 소스 드라이브 IC들(SDIC#1~SDIC#8)에 전송한다.

이러한 데이터 전송은 EPI 전송 프로토콜 방식에 기반한다.

EPI(Embedded clock Point-to-point Interface) 프로토콜은 아래의 (1) 내지 (3)의 인터페이스 규정을 만족한다.

(1) 데이터 배선 쌍을 경유하여 타이밍 제어부(TCON)의 송신단과 소스 드라이브 IC들(SDIC#1~SDIC#8)의 수신단을 점 대 점 방식으로 연결한다.

(2) 타이밍 제어부(TCON)와 소스 드라이브 IC들(SDIC#1~SDIC#8) 사이에 별도의 클럭 배선 쌍을 연결하지 않는다. 타이밍 제어부(TCON)는 데이터 배선 쌍을 통해 클럭신호와 함께 타이밍 제어신호 및 비디오 데이터신호(RGB 데이터신호)를 소스 드라이브 IC들(SDIC#1~SDIC#8)로 전송한다.

(3) 소스 드라이브 IC들(SDIC#1~SDIC#8) 각각에 CDR(Clok and Data Recovery)을 위한 DLL(Delay Locked Loop, 이하 DLL이라 함)가 내장되어 있다. 타이밍 제어부(TCON)는 DLL의 출력 위상과 주파수가 고정(lock)될 수 있도록 프리엠블신호(클럭 트레이닝 신호라고도 불림)를 소스 드라이브 IC들(SDIC#1~SDIC#8)에 전송한다. 소스 드라이브 IC들(SDIC#1~SDIC#8)에 내장된 DLL는 그 출력의 위상이 고정된 후에 데이터 배선 쌍을 통해 프리엠블신호와 클럭신호가 입력되면 내부 클럭을 발생한다.

게이트 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 제1 게이트 드라이브 IC(GDIC#1)에 인가된다. 게이트 스타트 펄스(GSP)는 제1 게이트 드라이브 IC(GDIC#1)로부터 첫 번째 게이트펄스가 발생되도록 스캔이 시작되는 시작 타임을 지시한다. 게이트 쉬프트 클럭(GSC)은 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 드라이브 IC들(GDIC#1~GDIC#4)의 쉬프트 레지스터는 게이트 쉬프트 클럭(GSC)의 라이징 에지에서 게이트 스타트 펄스(GSP)를 쉬프트시킨다. 제2 내지 제4 게이트 드라이브 IC들(GDIC#1~GDIC#4)은 앞단 게이트 드라이브 IC의 캐리신호를 게이트 스타트 펄스로 입력받아 동작하기 시작한다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들(GDIC#1~GDIC#4)의 출력 타이밍을 제어한다. 게이트 드라이브 IC들(GDIC#1~GDIC#4)은 게이트 출력 인에이블신호(GOE)의 로우 레벨기간 즉, 이전 펄스의 폴링타임 직후로부터 그 다음 펄스의 라이징 타임 직전까지의 기간 동안 게이트펄스를 출력한다.

게이트 출력 인에이블신호(GOE)의 1 주기는 대략 1 수평기간이다.

소스 제어신호는 프리엠블신호 전송시간과 RGB 데이터신호 전송시간 사이의 시간 동안 데이터 배선 쌍을 통해 소스 드라이브 IC들(SDIC#1~SDIC#8)에 전송되며, 극성제어 관련 제어 데이터와, 소스 출력 관련 제어 데이터 등을 포함한다. 극성제어 관련 제어 데이터는 소스 드라이브 IC들(SDIC#1~SDIC#8) 내에서 생성되는 펄스 형태의 극성제어신호(Polarity control signal, POL)를 제어하기 위한 제어정보를 포함한다. 소스 드라이브 IC들(SDIC#1~SDIC#8)의 디지털/아날로그 변환기(Digital to Analog Convertor 이하, "DAC"라 함)는 극성제어신호(POL)에 응답하여 디지털 비디오 RGB 데이터를 정극성 아날로그 비디오 데이터전압 또는 부극성 아날로그 비디오 데이터전압으로 변환한다. 소스 출력 관련 제어 데이터는 소스 드라이브 IC들 내에서 생성되는 펄스 형태의 소스 출력 인에이블신호(Source Output Enable Signal, SOE)를 제어하기 위한 제어정보를 포함한다. 소스 출력 인에이블신호(SOE)는 소스 드라이브 IC들(SDIC#1~SDIC#8)로부터 정극성/부극성 아날로그 비디오 데이터전압이 출력되는 타이밍을 제어한다.

게이트 드라이브 IC들(GDIC#1~GDIC#4) 각각은 게이트 제어신호들에 응답하여 게이트펄스를 게이트라인들(GL)에 순차적으로 공급한다.

소스 드라이브 IC들(SDIC#1~SDIC#8)은 데이터 배선 쌍을 통해 타이밍 제어부(TCON)로부터 공급되는 프리엠블신호에 따라 내장된 샘플링부의 출력 주파수와 위상을 고정(locking)한다. 이어서, 소스 드라이브 IC들(SDIC#1~SDIC#8)은 샘플링부의 출력 주파수와 위상이 고정된 후에, 상기 데이터 배선 쌍을 통해 디지털 비트 스트림으로 입력되는 소스 제어 패킷으로부터 클럭을 복원하여 직렬 클럭을 발생하고 소스 출력 관련 제어 데이터를 샘플링한다. 그리고 소스 드라이브 IC들(SDIC#1~SDIC#8)은 제어 데이터들을 이용하여 극성제어신호(POL)와 소스 출력 인에이블신호(SOE)를 출력한다.

소스 드라이브 IC들(SDIC#1~SDIC#8)는 극성제어신호(POL)와 소스 출력 인에이블신호(SOE)를 복원한 후에, 상기 데이터 배선 쌍을 통해 디지털 비트 스트림으로 입력되는 RGB 데이터 패킷으로부터 디지털 비디오 RGB 데이터를 추출하고, 소스 제어 패킷으로부터 추출되어 발생된 직렬 클럭에 따라 디지털 비디오 RGB 데이터를 샘플링한다. 그리고 소스 드라이브 IC들(SDIC#1~SDIC#8)은 순차적으로 샘플링한 디지털 비디오 RGB 데이터들을 병렬 체계로 변환한 후에 극성제어신호(POL)에 응답하여 그 데이터들을 정극성/부극성 아날로그 비디오 데이터 전압으로 변환하고 소스 출력 인에이블신호(SOE)에 응답하여 데이터라인들(DL)에 공급한다.

도 2는 도 1에 도시된 타이밍 제어부와 소스 드라이브 IC들 사이의 배선들을 보여주는 도면이다.

도 2를 참조하면, 타이밍 제어부(TCON)와 소스 드라이브 IC들(SDIC#1~SDIC#8) 사이에는 데이터 배선 쌍(DATA&CLK), 제어 배선 쌍(SCL/SDA), 락체크 배선(LCS) 등의 배선들이 형성된다.

타이밍 제어부(TCON)에는 적어도 소스 드라이브 IC들(SDIC#1~SDIC#8)의 개수만큼의 포트들이 할당될 수 있다. 따라서, 타이밍 제어부(TCON)의 각 포트와 각 소스 드라이버 IC들(SDIC#1~SDIC#8)는 1:1로 연결될 수 있다.

타이밍 제어부(TCON)는 데이터 배선 쌍(DATA&CLK)을 통해 프리엠블신호, 소스 제어 패킷, RGB 데이터 패킷을 순차적으로 소스 드라이브 IC들(SDIC#1~SDIC#8)에 전송한다. 소스 제어 패킷은 클럭 비트, 극성제어 관련 제어 데이터 비트, 소스 출력 관련 제어 데이터 등을 포함한 비트 스트림이다. RGB 데이터 패킷은 클럭 비트, 내부 데이터 인에이블 비트, RGB 데이터 비트 등을 포함한 비트 스트림이다. 데이터 배선 쌍(DATA&CLK)은 1:1 즉, 점 대 점(Point to Point) 방식으로 타이밍 제어부(TCON)를 소스 드라이브 IC들(SDIC#1~SDIC#8) 각각에 직렬 연결한다. 소스 드라이브 IC들(SDIC#1~SDIC#8) 각각은 데이터 배선 쌍(DATA&CLK)을 통해 입력되는 클럭들을 복원한다. 따라서, 이웃한 소스 드라이브 IC들(SDIC#1~SDIC#8) 사이에는 클럭 캐리와 RGB 데이터를 전달하는 배선이 필요없다.

타이밍 제어부(TCON)는 소스 드라이브 IC들(SDIC#1~SDIC#8)의 칩 식별코드(CID)와 소스 드라이브 IC들(SDIC#1~SDIC#8)의 각 기능을 제어하기 위한 칩 개별 제어 데이터들을 제어 배선 쌍(SCL/SDA)을 통해 소스 드라이브 IC들(SDIC#1~SDIC#8)에 전송한다. 제어 배선 쌍(SCL/SDA)은 타이밍 제어부(TCON)와 소스 드라이브 IC들(SDIC#1~SDIC#8) 사이에 공통으로 접속된다. 칩 개별 제어 데이터에 대한 상세한 설명은 후술된다.

타이밍 제어부(TCON)는 소스 드라이브 IC들(SDIC#1~SDIC#8)의 샘플링부 출력이 안정하게 고정되었는지 여부를 확인하기 위한 락신호(LOCK)를 락체크 배선(LCS1)을 통해 제1 소스 드라이브 IC(SDIC#1)에 공급한다. 소스 드라이브 IC들(SDIC#1~SDIC#8) 사이에는 락신호(LOCK)를 전달하기 위한 배선을 통해 캐스케이드(cascade)로 접속된다. 제1 소스 드라이브 IC(SDIC#1)는 데이터 샘플링을 위한 클럭 출력의 주파수 및 위상이 고정되면 하이 레벨의 락신호(LOCK)를 제2 소스 드라이브 IC(SDIC#2)에 전달되고, 제2 소스 드라이브 IC(SDIC#2)는 DLL 출력 클럭의 주파수 및 위상을 고정한 후에 하이 레벨의 락신호(LOCK)를 제2 소스 드라이브 IC(SDIC#2)에 전달한다. 이와 같이 소스 드라이브 IC들(SDIC#1~SDIC#8)의 클럭 출력 주파수와 위상이 고정된 후에 마지막 소스 드라이브 IC(SDIC#8)의 클럭 출력 주파수와 위상이 고정되면 마지막 소스 드라이브 IC(SDIC#8)는 하이 레벨의 락신호(LOCK)를 피드백 락체크 배선(LCS2)을 통해 타이밍 제어부(TCON)에 피드백 입력한다. 타이밍 제어부(TCON)는 락신호(LOCK)의 피드백 입력을 수신 한 후에 소스 제어 패킷과 RGB 데이터 패킷을 소스 드라이브 IC들(SDIC#1~SDIC#8)에 전송한다.

도 3은 타이밍 제어부(TCON)를 도시한 블록도이다.

도 3을 참고하면, 타이밍 제어부(TCON)는 제어신호 생성부(1), 데이터 정렬부(3), 오프셋 생성부(5), 송신부(7) 및 룩업 테이블(9)을 포함할 수 있다.

제어신호 생성부(1)는 인터페이스를 통해 외부로부터 수신된 외부 타이밍신호를 바탕으로 타이밍 제어신호를 생성할 수 있다. 타이밍 제어신호는 게이트 드라이브 IC들(GDIC#1~GDIC#4)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 드라이브 IC들(SDIC#1~SDIC#8)의 동작 타이밍을 제어하기 위한 소스 제어신호를 생성할 수 있다.

제어신호 생성부(1)는 극성 제어신호, 변조 제어신호(C_mod, 도 5 참조) 등을 더 생성할 수 있다. 극성 제어신호는 소스 드라이브 IC들로 공급되어 액정표시패널로 공급되는 데이터 전압의 극성을 제어하는 신호이다. 변조 제어신호(C_mod)는 나중에 설명되는 오프셋 생성부(5)에서 생성되는 오프셋 데이터신호(Offset)의 RGB 데이터신호(RGB)로의 반영 여부를 결정하는 신호로서, 나중에 상세히 설명하기로 한다.

데이터 정렬부(3)는 인터페이스를 통해 수신된 RGB 데이터신호(RGB)를 한 프레임의 영상으로 표시되도록 정렬시킬 수 있다.

오프셋 생성부(5)는 RGB 데이터신호(RGB)를 바탕으로 오프셋 값을 생성하여 오프셋 데이터신호(Offset)(오프셋 정보)로서 출력할 수 있다.

도 4에 도시한 바와 같이, 룩업 테이블(9)에는 계조 범위 별로 설정된 서로 상이한 오프셋 값이 테이블화될 수 있다.

예컨대, 인터페이스을 통해 수신된 RGB 데이터신호(RGB)가 0계조 내지 31계조인 경우, 십진수 5에 해당하는 디지털 값인 ‘00101’의 오프셋 값으로 설정될 수 있다. 예컨대, RGB 데이터신호(RGB)가 32계조 내지 63계조인 경우, 십진수 8에 해당하는 디지털 값인 ‘01000’으로 설정될 수 있다.

이와 동일한 방식으로, 64계조 내지 95계조, 96계조 내지 127계조, 128계조 내지 159계조, 160계조 내지 191계조, 192계조 내지 223계조 및 224계조 내지 255계조 각각에 대해 ‘01011’, ‘01110’, ‘10001’, ‘10100’, ‘10111’, ‘11011’로 설정될 수 있다.

본 발명에서는 0계조 내지 32계조일 때의 오프셋 값인 5를 기준으로 각 계조 범위마다 3씩 일정하게 증가될 수 있다. 이와 달리, 본 발명은 0계조 내지 32계조일 때의 오프셋 값인 5를 기준으로 각 계조 범위마다 랜덤하게 또는 비선형적으로 증가될 수 있다. 또는 본 발명은 각 계조 범위마다 동일한 오프셋 값이 설정될 수도 있다.

본 발명에서는 0계조 내지 32계조일 때 오프셋 값이 5로 설정될 수 있다. 이와 달리, 본 발명은 0계조 내지 32계조일 오프셋 값이 0 또는 5보다 큰 값으로 설정될 수도 있다.

본 발명의 룩업 테이블(9)에 설정된 오프셋 값은 필요에 따라 언제든지 변경 가능하다.

이와 같이 룩업 테이블(9)에 오프셋 값들이 설정될 때, 오프셋 생성부(5)는 인터페이스를 통해 수신되는 RGB 데이터신호(RGB)에 따라 서로 상이한 오프셋 값을 생성하여 출력할 수 있다.

구체적으로, 오프셋 생성부(5)는 인터페이스를 통해 RGB 데이터신호(RGB)가 수신되면, 룩업 테이블(9)을 참고하여 RGB 데이터신호(RGB)에 상응하는 오프셋 값을 생성하여 출력할 수 있다.

송신부(7)는 제어신호 생성부(1)로부터 출력되는 게이트 제어신호를 게이트 드라이브 IC들(GDIC#1~GDIC#4)로 송신하는 한편, EPI 데이터신호를 EPI 전송 프로토콜 방식에 기반하여 소스 드라이브 IC들(SDIC#1~SDIC#8)로 송신할 수 있다.

EPI 데이터신호는 도 7에 도시한 바와 같이, 프리엠블신호(Preamble signal)가 포함되는 제1 단계, 소스 제어 패킷이 포함되는 제2 단계 및 RGB 데이터 패킷이 포함되는 제3 단계로 구분될 수 있다.

도 7에 도시된 EPI 데이터신호는 1 수평 기간 동안 화상을 표시하기 위한 1라인분의 데이터신호와 이 데이터신호를 제어하는 제어신호를 포함할 수 있다.

송신부(7)는 1 수평 기간 단위로 도 7에 도시된 EPI 데이터신호를 소스 드라이브 IC들(SDIC#1~SDIC#8)로 송신할 수 있다.

프리엠블신호는 소스 드라이브 IC들(SDIC#1~SDIC#8)을 초기화하기 위한 신호이다.

소스 제어 패킷에는 극성제어 관련 제어 데이터, 소스 출력 관련 제어 데이터, 변조 제어신호(C_mod) 등이 포함될 수 있다. 극성제어 관련 제어 데이터는 액정표시패널로 공급되는 데이터전압의 극성을 제어하는 신호이다. 소스 출력 관련 제어 데이터는 데이터를 액정표시패널로 공급하기 위해 소스 드라이브 IC들(SDIC#1~SDIC#8)을 제어하는 신호이다.

변조 제어신호(C_mod)는 데이터 공급 기간 동안 서로 상이한 데이터전압이 액정표시패널로 공급되도록 제어하는 신호이다. 데이터 공급 기간은 예컨대 제1 및 제2 기간으로 분할되어 제1 기간과 제2 기간 각각에 서로 상이한 데이터 전압이 액정표시패널로 공급될 수 있다. 데이터 공급 기간은 1 수평 기간이거나 이보다 더 작거나 더 클 수 있지만, 이에 대해서는 한정하지 않는다.

변조 제어신호(C_mod)는 제1 및 제2 기간 각각에서의 레벨이 상이할 수 있다. 예컨대, 변조 제어신호(C_mod)는 제1 기간에서 하이 레벨을 가지고 제2 기간에서 로우 레벨을 가질 수 있다. 이러한 변조 제어신호(C_mod)를 이용하여 서로 상이한 데이터전압이 액정표시패널로 공급되는 방법은 나중에 상세히 설명하기로 한다.

RGB 데이터 패킷에는 RGB 데이터신호(RGB)와 오프셋 데이터신호(Offset)가 포함될 수 있다. RGB 데이터 패킷에 실리는 순서상 RGB 데이터신호(RGB)가 먼저 실리고 다음에 오프셋 데이터신호(Offset)가 실릴 수 있지만, 이에 대해서는 한정하지 않는다.

도 5은 소스 드라이브 IC(SDIC)를 도시한 블록도이다. 도 5에 도시된 소스 드라이브 IC(SDIC)는 소스 드라이브 IC들(SDIC#1~SDIC#8) 중에서 어느 하나의 소스 드라이브 IC를 의미한다.

도 5을 참조하면, 소스 드라이브 IC(SDIC)는 수신부(11), 제1 및 제2 샘플링부(13, 15), 제1 및 제2 래치(17, 19), 데이터 변조부(21), 디지털-아날로그 콘버터(이하 DAC라 함, 23) 및 출력 버퍼(25)를 포함할 수 있다.

수신부(11)는 타이밍 제어부(TCON)로부터 송신되는 EPI 데이터신호를 수신한다. 수신부(11)는 EPI 데이터신호의 프리엠블신호를 바탕으로 기준 클럭을 생성할 수 있다. 수신부(11)는 EPI 데이터신호의 소스 제어 패킷을 바탕으로 극성 제어신호(POL), 소스 제어신호 및 변조 제어신호(C_mod)가 생성(복원)될 수 있다. 수신부(11)는 EPI 데이터신호의 RGB 데이터 패킷을 바탕으로 RGB 데이터신호(RGB)와 오프셋 데이터신호(Offset)를 생성(복원)할 수 있다.

수신부(11)로부터 생성(복원)된 오프셋 데이터신호(Offset)는 제1 샘플링부(13)로 공급되고 RGB 데이터신호(RGB)는 제2 샘플링부(15)로 공급될 수 있다.

제1 샘플링부(13)는 제1 샘플링 신호에 따라 오프셋 데이터신호(Offset)를 샘플링하여 제1 래치(17)로 공급할 수 있다. 제2 샘플링부(15)는 제2 샘플링 신호에 따라 RGB 데이터신호(RGB)를 샘플링하여 제1 래치(17)로 공급할 수 있다.

제1 래치(17)는 상기 샘플링된 오프셋 데이터신호(Offset)를 래치시켜 데이터 변조부(21)로 공급할 수 있다. 제2 래치(19)는 상기 샘플링된 RGB 데이터신호(RGB)를 샘플링하여 데이터 변조부(21)로 공급할 수 있다.

데이터 변조부(21)는 수신부(11)로부터 생성(복원)된 변조 제어신호(C_mod)에 따라 제1 래치(17)로부터 공급되는 오프셋 데이터신호(Offset)가 RGB 데이터신호(RGB)에 가산된 RGB 변조 데이터신호(RGB_mod)를 생성하여 DAC(23)로 공급할 수 있다.

보다 구체적으로, 도 6에 도시한 바와 같이, 데이터 변조부(21)는 오프셋 데이터신호(Offset)의 공급 여부를 제어하는 스위치(27)와 스위치(27)와 연결되어 오프셋 데이터신호(Offset)와 RGB 데이터신호(RGB)를 가산시켜 RGB 변조 데이터신호(RGB_mod)를 생성하는 가산부(29)를 포함할 수 있다.

변조 제어신호(C_mod)는 데이터 공급 기간이 제1 및 제2 기간으로 분할될 때, 제1 기간 동안 제1 레벨, 예컨대 하이 레벨를 가지며 제2 기간 동안 제2 레벨, 예컨대 로우 레벨을 가질 수 있다.

데이터 공급 기간은 전술한 바와 같이, 데이터 공급 기간은 1 수평 기간이거나 이보다 더 작거나 더 클 수 있지만, 이에 대해서는 한정하지 않는다.

스위치(27)는 변조 제어신호(C_mod)에 따라 턴온 또는 턴오프될 수 있다.

본 발명의 스위치(27)는 변조 제어신호(C_mod)의 하이 레벨에 응답하여 턴온되고 변조 제어신호(C_mod)의 로우 레벨에 응답하여 턴오프될 수 있지만, 이에 대해서는 한정하지 않는다.

스위치(27)는 반도체 트랜지스터로서, 구체적으로 NMOS 트랜지스터일 수 있지만, 이에 대해서는 한정하지 않는다.

예컨대, 데이터 공급 기간 중 제1 기간 동안 하이 레벨의 변조 제어신호(C_mod)가 스위치(27)로 공급될 때 스위치(27)가 턴온되어, 오프셋 데이터신호(Offset)가 RGB 데이터신호(RGB)에 가산되어 RGB 변조 데이터신호(RGB_mod)가 생성될 수 있다.

예컨대, RGB 데이터신호(RGB)가 165계조 데이터인 경우, 도 5에 도시한 바와 같이 165계조 데이터에 상응하는 오프셋 값이 ‘10100’으로 십진수 20에 해당한다. 따라서, 스위치(27)를 통해 가산부(29)로 20에 해당하는 ‘10100’이 공급되므로, 가산부(29)에 의해 ‘10100’인 오프셋 데이터신호(Offset)가 165계조에 해당하는 ‘01100101’인 RGB 데이터신호(RGB)에 가산되어 185계조에 해당하는 ‘01111001’인 185계조의 RGB 변조 데이터신호(RGB_mod)가 생성될 수 있다

DAC(23)에서 185계조의 RGB 변조 데이터신호(RGB_mod)에 상응하는 아날로그 변조 데이터전압이 선택되어 출력 버퍼(25)를 통해 액정표시패널로 공급될 수 있다.

한편, 데이터 공급 기간 중 제1 기간 동안 로우 레벨의 변조 제어신호(C_mod)가 스위치(27)로 공급될 때 스위치(27)가 턴오프되어, 오프셋 데이터신호(Offset)가 더 이상 가산부(29)로 공급되지 않게 된다. 따라서, 오프셋 데이터신호(Offset)가 RGB 데이터신호(RGB)에 가산되지 않게 되므로, 가산부(29)는 단지 RGB 데이터신호(RGB)를 그대로 출력할 수 있다.

따라서, DAC(23)에서 RGB 데이터신호(RGB)에 상응하는 아날로그 변조 데이터전압이 선택되어 출력 버퍼(25)를 통해 액정표시패널로 공급될 수 있다.

여기서, 가산부(29)에 의해 가산되어 출력되는 RGB 변조 데이터신호(RGB_mod)는 제1 RGB 데이터신호(RGB1)로 명명되고, 가산부(29)에 의해 가산되지 않고 그대로 출력되는 RGB 데이터신호(RGB)는 제2 RGB 데이터신호(RGB2)로 명명될 수도 있다. 마찬가지로, RGB 변조 데이터신호(RGB_mod)로부터 변환된 아날로그 변조 데이터전압은 제1 아날로그 데이터전압으로 명명되고 RGB 데이터신호(RGB)로부터 변환된 아날로그 데이터전압은 제2 아날로그 데이터전압으로 명명될 수 있다.

제1 RGB 데이터신호(RGB1)는 오프셋 데이터신호(Offset)가 반영되어 제2 RGB 데이터신호(RGB2)보다 더 크므로, 도 8에 도시한 바와 같이 제1 아날로그 데이터전압 또한 제2 아날로그 데이터전압보다 더 크다.

이와 같이, 1라인분의 데이터전압이 공급되는 데이터 공급 기간 중 제1 기간에서는 오프셋 데이터신호(Offset)가 RGB 데이터신호(RGB)에 반영되고 제2 기간에서는 오프셋 데이터신호(Offset)가 RGB 데이터신호(RGB)에 반영되지 않도록 하여 줄 수 있다. 따라서, 제2 기간 동안 생성되는 제2 아날로그 데이터전압보다 더 큰 제1 기간 동안 생성되는 제1 아날로그 데이터전압이 액정표시패널로 공급됨으로써, 제2 아날로그 데이터전압보다 큰 제1 아날로그 데이터전압의 공급에 의해 보다 신속히 그리고 원하는 데이터 전압이 액정표시패널의 각 화소에 충분하고 완전하게 충전됨으로써, 휘도 편차, 색감 차이, 세로선 불량 등과 같은 화질 불량을 방지할 수 있다.

DAC(23)는 극성제어신호(POL)에 응답하여 데이터 변조부(21)로부터 공급되는 RGB 데이터신호(RGB) 또는 RGB 변조 데이터신호(RGB_mod)(또는 제1 또는 제2 RGB 데이터신호(RGB1, RGB2))를 정극성 감마보상전압(GH) 또는 부극성 감마보상전압(GL)으로 변환하여 정극성/부극성 아날로그 데이터전압으로 변환할 수 있다.

출력 버퍼(25)는 소스 제어신의 소스 출력 인에이블신호(SOE)의 하이 레벨기간 동안 차지쉐어전압(Charge share voltage)이나 공통전압(Vcom)을 액정표시패널의 데이터라인들(D1~Dk)에 공급할 수 있다. 또한, 출력 버퍼(25)는 소스 출력 인에이블 신호(SOE)의 로우 레벨기간 동안 정극성/부극성 아날로그 데이전압을 액정표시패널의 데이터라인들(D1~Dk)에 공급한다. 차지쉐어전압은 정극성 전압이 공급되는 데이터라인과 부극성 전압이 공급되는 데이터라인이 단락될 때 발생되며, 그 정극성 전압과 부극성 전압의 평균 전압 레벨을 가질 수 있다.

상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.

1: 제어신호 생성부
3: 데이터 정렬부
5: 오프셋 생성부
7: 송신부
9: 룩업 테이블
11: 수신부
13, 15: 샘플링부
17, 19: 래치
21: 데이터 변조부
23: DAC
25: 출력 버퍼
27: 스위치
29: 가산부

Claims

오프셋 데이터신호, RGB 데이터신호 및 변조 제어신호를 복원하는 수신부;
상기 오프셋 데이터신호를 샘플링하는 제1 샘플링부;
상기 RGB 데이터신호를 샘플링하는 제2 샘플링부;
상기 제1 샘플링부로부터 공급되는 오프셋 데이터신호를 래치시키는 제1 래치;
상기 제2 샘플링부로부터 공급되는RGB 데이터신호를 래치시키는 제2 래치;
상기 변조 제어신호에 따라, 상기 제1 래치로부터 공급되는 오프셋 데이터신호를 상기 제2 래치로부터 공급되는 RGB 데이터신호에 반영한 RGB 변조 데이터신호를 생성하는 데이터 변조부; 및
상기 데이터 변조부에 연결되어 상기 RGB 변조 데이터신호를 아날로그 변조 데이터전압으로 변환하는 디지털-아날로그 콘버터(DAC)를 포함하고,
상기 데이터 변조부는,
상기 제1 래치에 연결되고, 상기 변조 제어신호에 따라, 상기 오프셋 데이터신호의 공급 여부를 제어하는 스위치; 및
상기 스위치에 연결되어 상기 오프셋 데이터신호를 상기 RGB 데이터신호에 가산하여 상기 RGB 변조 데이터신호를 생성하는 가산부를 포함하고,
상기 변조 제어신호는 제1 및 제2 기간 각각에 서로 상이한 레벨을 가지고,
상기 제1 기간 동안 공급되는 상기 변조 제어신호의 제1 레벨에 응답하여 상기 스위치가 턴온되어, 상기 가산부는 상기 오프셋 데이터신호를 상기 RGB 데이터신호에 가산하여 상기 RGB 변조 데이터신호를 생성하고,
상기 제2 기간 동안 공급되는 상기 변조 제어신호의 제2 레벨에 응답하여 상기 스위치가 턴오프되어, 상기 가산부는 상기 RGB 데이터신호를 그대로 출력하는 소스 드라이버.
삭제
삭제
삭제
삭제
제1항에 있어서,
상기 RGB 변조 데이터신호는 상기 RGB 데이터신호보다 큰 소스 드라이버.
제1항에 있어서,
상기 제1 및 제2 기간의 합은 1 수평 기간인 소스 드라이버.
영상을 표시하는 표시패널;
변조 제어신호를 생성하고, 룩업 테이블에 따라 RGB 데이터신호를 바탕으로 오프셋 데이터신호를 생성하는 타이밍 제어부; 및
상기 오프셋 데이터신호, 상기 RGB 데이터신호 및 상기 변조 제어신호를 복원하는 수신부; 상기 오프셋 데이터신호를 샘플링하는 제1 샘플링부; 상기 RGB 데이터신호를 샘플링하는 제2 샘플링부; 상기 제1 샘플링부로부터 공급되는 오프셋 데이터신호를 래치시키는 제1 래치; 상기 제2 샘플링부로부터 공급되는RGB 데이터신호를 래치시키는 제2 래치; 상기 변조 제어신호에 따라, 상기 제1 래치로부터 공급되는 오프셋 데이터신호를 상기 제2 래치로부터 공급되는 RGB 데이터신호에 반영한 RGB 변조 데이터신호를 생성하는 데이터 변조부; 및 상기 데이터 변조부에 연결되어 상기 RGB 변조 데이터신호를 아날로그 변조 데이터전압으로 변환하는 디지털-아날로그 콘버터(DAC)를 포함하는 소스 드라이버를 포함하고,
상기 데이터 변조부는, 상기 제1 래치에 연결되고, 상기 변조 제어신호에 따라, 상기 오프셋 데이터신호의 공급 여부를 제어하는 스위치; 및 상기 스위치에 연결되어 상기 오프셋 데이터신호를 상기 RGB 데이터신호에 가산하여 상기 RGB 변조 데이터신호를 생성하는 가산부를 포함하고,
상기 데이터 변조부는, 제1 기간 동안 상기 오프셋 데이터신호를 상기 RGB 데이터신호에 가산하여 상기 RGB 변조 데이터신호를 생성하고, 제2 기간 동안 상기 RGB 데이터신호를 그대로 출력하며,
상기 제1 및 제2 기간의 합은 1 수평 기간인 표시장치.
삭제
삭제
삭제
제8항에 있어서,
상기 타이밍 제어부는 상기 변조 제어신호 및 상기 오프셋 데이터신호를 EPI 전송 프로토콜 기반 EPI 데이터신호로서 상기 소스 드라이버로 송신하는 표시장치.