KR20100063575A - 액정표시장치와 그 구동방법 - Google Patents

액정표시장치와 그 구동방법 Download PDF

Info

Publication number
KR20100063575A
KR20100063575A KR1020080122149A KR20080122149A KR20100063575A KR 20100063575 A KR20100063575 A KR 20100063575A KR 1020080122149 A KR1020080122149 A KR 1020080122149A KR 20080122149 A KR20080122149 A KR 20080122149A KR 20100063575 A KR20100063575 A KR 20100063575A
Authority
KR
South Korea
Prior art keywords
gate
output enable
pulse
voltage
period
Prior art date
Application number
KR1020080122149A
Other languages
English (en)
Other versions
KR101310379B1 (ko
Inventor
김종우
조순동
남현택
강정호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080122149A priority Critical patent/KR101310379B1/ko
Priority to US12/457,942 priority patent/US8872748B2/en
Priority to CN200910139619XA priority patent/CN101751885B/zh
Priority to DE102009031521.7A priority patent/DE102009031521B4/de
Publication of KR20100063575A publication Critical patent/KR20100063575A/ko
Application granted granted Critical
Publication of KR101310379B1 publication Critical patent/KR101310379B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/063—Waveforms for resetting the whole screen at once
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 제1 및 제2 소스 출력 인에이블신호들이 동일한 논리로 입력될 때 정극성/부극성 아날로그 비디오 데이터전압을 액정표시패널의 데이터라인들에 공급하고 상기 제2 소스 출력 인에이블신호의 펄스에 응답하여 정극성/부극성 블랙전압을 상기 데이터라인들에 공급하는 데이터 구동회로; 제1 게이트 스타트 펄스를 게이트 쉬프트 클럭에 따라 쉬프트시키면서 제1 게이트 출력 인에이블신호의 로우논리기간 동안 상기 정극성/부극성 아날로그 비디오 데이터전압에 동기되는 게이트펄스를 상기 액정표시패널의 제1 블록에 속한 게이트라인들에 공급하는 제1 게이트 드라이브 IC; 및 상기 제1 게이트 드라이브 IC로부터 입력되는 제1 캐리신호를 상기 게이트 쉬프트 클럭에 따라 쉬프트시키면서 제2 게이트 출력 인에이블신호의 로우논리기간 동안 상기 정극성/부극성 블랙전압에 동기되는 게이트펄스를 상기 액정표시패널의 제2 블록에 속한 상기 게이트라인들에 공급하는 제2 게이트 드라이브 IC를 구비한다.

Description

액정표시장치와 그 구동방법{Liquid Crystal Display and Driving Method thereof}
본 발명은 임펄씨브 방식으로 구동되는 액정표시장치와 그 구동방법에 관한 것이다.
액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 이 액정표시장치는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시기에 응용됨은 물론, 텔레비젼에도 응용되어 빠르게 음극선관을 대체하고 있다.
액정표시장치는 액정의 유지특성에 의해 동영상에서 화면이 선명하지 못하고 흐릿하게 보이는 모션 블러(Motion Blur) 현상이 나타나게 된다. CRT는 도 1과 같이 매우 짧은 시간 동안만 형광체를 발광시켜 셀에 데이터를 표시한 후에 그 셀에서 발광이 없는 임펄씨브 구동으로 화상을 표시한다. 이에 비하여, 액정표시장치 는 도 2와 같이 스캐닝기간 동안, 액정셀에 데이터가 공급된 후 나머지 필드 기간(또는 프레임기간) 동안 그 액정셀에 충전된 데이터가 유지되는 홀드 구동으로 화상을 표시한다.
CRT에 표시되는 동영상은 임펄씨브 구동되기 때문에 도 3과 같이 관람자가 느끼는 지각영상(Perceived image)이 선명하다. 이에 비하여, 액정표시장치에서는 동영상에서 액정의 유지특성 때문에 도 4와 같이 관람자가 느끼는 지각영상의 명암이 뚜렷하지 않고 흐릿하게 보여진다. 이러한 지각영상의 차이는 움직임을 추종하는 눈에서 일시적으로 지속되는 영상의 적분효과에 기인한다. 따라서, 액정표시장치의 응답속도가 빠르다 하더라도, 눈의 움직임과 매 프레임의 정적영상(static image) 사이의 불일치로 인하여 관람자는 흐릿한 화면을 보게 된다. 모션 블러 현상을 개선하기 위하여, 비디오 데이터를 화면 상에 표시한 후에 그 화면에 블랙 데이터를 공급함으로써 액정표시장치를 임펄씨브 구동하는 기술 예컨대, 블랙 데이터 삽입방식(Black Data Insertion, BDI)이 제안되고 있다. 블랙 데이터 삽입방식의 일예로는 도 5와 같이 화면을 3 분할하고 그 중 어느 한 블록(A1)에서 비디오 데이터 전압을 1 라인씩 순차적으로 충전하면서 다른 블록(A2)에서 이웃하는 4 개의 라인들에 블랙전압을 동시에 충전시킨다. 이와 같은 방식으로 블랙 데이터 삽입방식은 각 블록들(A1 내지 A3)에서 비디오 데이터라인들을 순차적으로 충전시키면서 블랙전압을 4 개 라인씩 순차적으로 충전시켜 임펄씨브 구동효과를 얻고 있다. 블랙전압이 충전되는 라인들을 동시에 선택하기 위하여 게이트 드라이브 IC는 이웃하는 게이트라인들에 동시에 게이트펄스를 인가한다. 그런데 종래의 임펄씨브 구동방식 은 액정표시장치의 구동 주파수를 높게 하고, 많은 라인의 데이터들을 메모리에 저장하여야 하므로 많은 라인 메모리가 추가로 필요한다. 또한, 종래의 임펄씨브 구동방식은 타이밍 콘트롤러의 로직회로 및 제어 알고리즘을 복잡하게 한다.
따라서, 본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출된 발명으로써 임펄씨브 구동을 위한 하드웨어의 복잡도를 낮추고 메모리 용량 추가를 최소화하도록 한 액정표시장치와 그 구동방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 공통전극을 가지는 액정표시패널; 제1 및 제2 게이트 스타트 펄스들, 게이트 쉬프트 클럭, 제1 및 제2 게이트 출력 인에이블신호들을 포함한 게이트 타이밍 제어신호와, 제1 및 제2 소스 출력 인에이블신호들을 포함한 데이터 타이밍 제어신호를 발생하는 타이밍 콘트롤러; 상기 제1 및 제2 소스 출력 인에이블신호들이 동일한 논리로 입력될 때 정극성/부극성 아날로그 비디오 데이터전압을 상기 데이터라인들에 공급하고 상기 제2 소스 출력 인에이블신호의 펄스에 응답하여 정극성/부극성 블랙전압을 상기 데이터라인들에 공급하는 데이터 구동회로; 상기 제1 게이트 스타트 펄스를 상기 게이트 쉬프트 클럭에 따라 쉬프트시키면서 상기 제1 게이트 출력 인에이블신호의 로우논리기간 동안 상기 정극성/부극성 아날로그 비디오 데이터전압에 동기되는 게이트펄스를 상기 액정표시패널의 제1 블록에 속한 게이트라인들에 공급하는 제1 게이트 드라이브 IC; 및 상기 제1 게이트 드라이브 IC로부터 입력되는 제1 캐리신호를 상기 게이트 쉬프트 클럭에 따라 쉬프트시키면서 상기 제2 게이트 출력 인에이블신호의 로우논리기간 동안 상기 정극성/부극성 블랙전압에 동기되는 게이트펄스를 상기 액정표시패널의 제2 블록에 속한 상기 게이트라인들에 공급하는 제2 게이트 드라이브 IC를 구비한다.
본 발명의 실시예에 따른 액정표시장치의 구동방법은 제1 및 제2 게이트 스타트 펄스들, 게이트 쉬프트 클럭, 제1 및 제2 게이트 출력 인에이블신호들을 포함한 게이트 타이밍 제어신호와, 제1 및 제2 소스 출력 인에이블신호들을 포함한 데이터 타이밍 제어신호를 발생하는 단계; 데이터 구동회로를 이용하여 상기 제1 및 제2 소스 출력 인에이블신호들이 동일한 논리로 입력될 때 정극성/부극성 아날로그 비디오 데이터전압을 상기 데이터라인들에 공급하고 상기 제2 소스 출력 인에이블신호의 펄스에 응답하여 정극성/부극성 블랙전압을 액정표시패널의 데이터라인들에 공급하는 단계; 제1 게이트 드라이브 IC를 이용하여 상기 제1 게이트 스타트 펄스를 상기 게이트 쉬프트 클럭에 따라 쉬프트시키면서 상기 제1 게이트 출력 인에이블신호의 로우논리기간 동안 상기 정극성/부극성 아날로그 비디오 데이터전압에 동기되는 게이트펄스를 액정표시패널의 제1 블록에 속한 게이트라인들에 공급하는 단계; 및 제2 게이트 드라이브 IC를 이용하여 상기 제1 게이트 드라이브 IC로부터 입 력되는 제1 캐리신호를 상기 게이트 쉬프트 클럭에 따라 쉬프트시키면서 상기 제2 게이트 출력 인에이블신호의 로우논리기간 동안 상기 정극성/부극성 블랙전압에 동기되는 게이트펄스를 액정표시패널의 제2 블록에 속한 게이트라인들에 공급하는 단계를 포함한다.
본 발명의 액정표시장치와 그 구동방법은 많은 양의 데이터를 저장할 필요가 없으므로 필요한 메모리양을 최소화할 수 없으며 타이밍 콘트롤러의 로직회로 및 제어 알고리즘을 단순하게 하여 임펄씨브 구동을 구현할 수 있다.
이하, 도 6 내지 도 15b를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 6 내지 도 9를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널, 타이밍 콘트롤러(61), 데이터 구동회로(62), 및 게이트 구동회로(63)를 구비한다. 데이터 구동회로(62)는 다수의 소스 드라이브 IC들을 포함한다. 게이트 구동회로(63)는 다수의 게이트 드라이브 IC들(631 내지 633)을 포함한다.
액정표시패널의 유리기판들 사이에는 액정층이 형성된다. 액정표시패널은 m 개의 데이터라인들(64)과 n 개의 게이트라인들(65)의 교차 구조에 의해 매트릭스 형태로 배치된 m×n 개의 액정셀들(Clc)을 포함한다.
액정표시패널의 하부 유리기판에는 데이터라인들(64), 게이트라인들(65), TFT들, 및 스토리지 커패시터(Cst) 등을 포함한 화소 어레이가 형성된다. 액정셀들(Clc)은 TFT에 접속되어 화소전극들(1)과 공통전극(2) 사이의 전계에 의해 구동된다. TFT의 게이트전극은 게이트라인(65)에 접속되고, 그 소스전극은 데이터라인(64)에 접속된다. TFT의 드레인전극은 액정셀의 화소전극(1)에 접속된다. TFT는 게이트라인(65)을 통해 도 12a 및 도 12b, 도 15a 및 도 15b에 도시된 게이트펄스(G1~G6)가 공급되는 게이트펄스(G1~G6)에 응답하여 턴-온되어 데이터라인(64)으로부터의 정극성/부극성 아날로그 비디오 데이터전압과 정극성/부극성 블랙전압을 액정셀의 화소전극(1)에 공급한다.
액정표시패널의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2) 등이 형성된다.
공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다.
액정표시패널의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 액정표시패널의 상부 유리기판과 하부 유리기판 사이에는 액정셀의 셀갭(cell gap)을 유지하기 위한 스페이서가 형성된다.
본 발명에서 적용 가능한 액정표시패널의 액정모드는 전술한 TN 모드, VA 모 드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 또한, 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다.
액정표시패널의 표시화면은 게이트 드라이브 IC들(631 내지 633)에 인가되는 게이트 타이밍 제어신호에 따라 다수의 블록(BL1 내지 BL3)으로 분할 구동된다. 블록들(BL1 내지 BL3) 각각은 1 라인씩 비디오 데이터전압을 순차적으로 충전하고 또한, 1 라인씩 블랙전압을 순차적으로 충전한다. 여기서, 라인은 동일 라인에 배열된 액정셀들을 포함한다. 1 라인의 액정셀들은 동일한 게이트 라인에 접속되어 동일한 게이트 펄스에 의해 동시에 턴-온되는 TFT들에 의해 데이터라인들로부터의 전압을 동시에 충전한다. 액정셀은 데이터전압에 동기되는 게이트 펄스와 블랙전압에 동기되는 게이트펄스가 인가될 때 데이터전압과 블랙전압을 충전하며 그 충전시간의 합은 0보다 크고 1 수평기간 이하이다. 액정셀들은 후술하는 실시예들과 같이 데이터전압을 충전한 후에 블랙전압을 충전될 수 있고 그 반대로, 블랙전압을 먼저 충전한 후에 데이터전압을 먼저 충전할 수 있다. 데이터전압의 충전 및 유지기간과, 블랙전압의 충전 및 유지기간은 후술하는 게이트 타이밍 제어신호의 타이밍 조절을 통해 조정될 수 있다. 이러한 게이트 타이밍 제어신호의 타이밍 조절에 의해 액정셀들에 충전되는 블랙전압과 데이터전압의 충전시간이 조정될 수 있다. 액정셀들은 1 수평기간 이내의 시간 동안 블랙전압을 충전하고 1 프레임기간의 25%~75% 사이의 시간 동안 블랙전압을 유지한다.
타이밍 콘트롤러(61)는 수직/수평 동기신호(Vsync, Hsync), 외부 데이터 인 에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(62)와 게이트 구동회로(63)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다. 제어신호들은 게이트 타이밍 제어신호와 데이터 타이밍 제어신호를 포함한다. 또한, 타이밍 콘트롤러(61)는 데이터 구동회로(62)에 디지털 비디오 데이터(RGB')를 공급한다.
게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE1 내지 GOE3) 등을 포함한다.
게이트 스타트 펄스(GSP)는 제1 게이트 드라이브 IC(631)에 인가되어 제1 게이트 드라이브 IC(631)로부터 첫 번째 게이트펄스가 발생되도록 스캔이 시작되는 시작 타임을 지시한다. 본 발명의 게이트 스타트 펄스(GSP)는 1 프레임기간 내에서 2회 발생된다. 즉, 게이트 스타트 펄스(GSP)는 액정셀의 비디오 데이터전압 충전을 위한 게이트펄스, 액정셀의 블랙전압 충전을 위한 게이트펄스를 포함하여 1 프레임 기간 내에서 총 2회 발생된다. 게이트 스타트 펄스들(GSP) 각각의 펄스폭은 대략 1 수평기간이다.
게이트 쉬프트 클럭(GSC)은 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 드라이브 IC들(631 내지 633)의 쉬프트 레지스터는 게이트 쉬프트 클럭(GSC)의 라이징 에지에서 게이트 스타트 펄스(GSP)를 쉬프트시킨다. 제2 및 제3 게이트 드라이브 IC(632 내지 633)는 앞단 게이트 드라이브 IC의 캐리신호를 게이트 스타트 펄스로 입력받아 동작하기 시작한다.
게이트 출력 인에이블신호(GOE1 내지 GOE3)는 게이트 드라이브 IC들(631 내지 633)에 개별적으로 인가된다. 게이트 드라이브 IC들(631 내지 633)은 게이트 출력 인에이블신호(GOE1 내지 GOE3)의 로우논리기간 즉, 이전 펄스의 폴링타임 직후로부터 그 다음 펄스의 라이징 타임 직전까지의 기간 동안 게이트펄스를 출력한다. 게이트 출력 인에이블신호(GOE1 내지 GOE3)의 1 주기는 대략 1 수평기간이고, 1 주기 내에서 로우논리전압 유지기간은 1/2 수평기간 이하이다. 게이트 드라이브 IC들(631 내지 633)은 게이트 출력 인에이블신호(GOE1 내지 GOE3)의 로우논리전압에 응답하여 대략 1/2 수평기간 이하의 펄스를 가지는 게이트펄스를 발생한다.
데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity : POL), 제1 및 제2 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다.
소스 스타트 펄스(SSP)는 데이터가 표시될 1 수평라인에서 시작 화소를 지시한다. 타이밍 콘트롤러(61)와 데이터 구동회로(62) 사이에서 데이터 전송이 mini LVDS(low-voltage differential signaling) 방식으로 전송된다면 디지털 비디오 데이터(RGB')와 함께 mini LVDS 클럭이 데이터 구동회로(62)에 전송된다. 이렇게 mini LVDS 방식으로 데이터가 전송되는 경우에, mini LVDS 클럭의 리셋펄스에 이어지는 펄스가 소스 스타트 펄스 역할을 하므로 타이밍 콘트롤러(61)에서 별도의 소스 스타트 펄스(SSP)가 발생되지 않는다.
소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터 구동회로(62)의 데이터의 샘플링 및 래치동작을 지시한다. 극성제어신호(POL)는 데이터 구동회로(62)로부터 출력되는 아날로그 비디오 데이터전압의 극성을 제어한다.
제1 소스 출력 인에이블신호(SOE1)는 데이터 구동회로(62)로부터 정극성/부극성 아날로그 비디오 데이터전압이 출력되는 타이밍을 제어한다. 또한, 제1 소스 출력 인에이블신호(SOE1)는 데이터 구동회로(62)로부터 정극성/부극성 차지쉐어전압(Charge share voltage)이나 공통전압(Vcom)이 출력되는 타이밍을 제어한다. 차지쉐어전압은 데이터 구동회로(62)에 의해 정극성 전압이 공급되는 데이터라인과 부극성 전압이 공급되는 데이터라인이 단락될 때 발생되며, 그 정극성 전압과 부극성 전압의 평균 전압 레벨을 갖는다. 제2 소스 출력 인에이블신호(SOE2)는 데이터 구동회로(62)로부터 정극성/부극성 블랙전압이 출력되는 타이밍을 제어한다. 제2 소스 출력 인에이블신호(SOE2)의 펄스폭은 제1 소스 출력 인에이블신호(SOE1)의 펄스폭 이상으로 설정된다. 또한, 액정셀에서 블랙전압과 데이터전압이 시분할 충전될 수 있도록 제1 및 제2 소스 출력 인에이블신호(SOE2)의 위상은 서로 어긋난다. 데이터 구동회로(62)는 제1 소스 출력 인에이블신호(SOE1)의 펄스에 동기하여 차지쉐어전압이나 공통전압(Vcom)을 데이터라인들(64)로 출력한다. 데이터 구동회로(62)는 제1 및 제2 소스 출력 인에이블신호들(SOE1, SOE2)이 로우논리전압을 유지하는 시간 동안 정극성/부극성 아날로그 비디오 데이터전압을 데이터라인들(64)로 출력한다. 그리고 데이터 구동회로(62)는 제2 소스 출력 인에이블신호들(SOE2)의 펄스에 동기하여 정극성/부극성 블랙전압을 데이터라인들로 출력한다.
게이트 드라이브 IC들(631 내지 633) 각각은 게이트 타이밍 제어신호들에 응답하여 게이트펄스를 게이트라인들(65)에 순차적으로 공급한다. 게이트 드라이브 IC들(631 내지 633)은 1 프레임기간 내에서 첫 번째 게이트 스타트 펄스(GSP)가 발생할 때 대략 1/2 수평기간 이하의 펄스를 갖는 게이트펄스를 게이트라인들에 순차적으로 공급한 후에, 두 번째 게이트 스타트 펄스(GSP)가 발생할 때 대략 1/2 수평기간 이하의 펄스를 갖는 게이트펄스를 다시 게이트라인들에 순차작으로 공급한다.
제1 게이트 드라이브 IC(631)는 제1 블록(BL1)의 액정셀들에 공급되는 정극성/부극성 아날로그 데이터전압과 정극성/부극성 블랙전압에 동기되도록 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC) 및 제1 게이트 출력 인에이블신호(GOE1)에 응답하여 제1 블록(BL1)에 포함된 게이트라인들에 대략 1/2 이하의 게이트펄스를 순차적으로 공급한다. 제2 게이트 드라이브 IC(632)는 제2 블록(BL2)의 액정셀들에 공급되는 정극성/부극성 아날로그 데이터전압과 정극성/부극성 블랙전압에 동기되도록 제1 게이트 드라이브 IC(631)로부터 전달된 캐리신호(게이트 스타트 펄스), 게이트 쉬프트 클럭(GSC) 및 제2 게이트 출력 인에이블신호(GOE2)에 응답하여 제2 블록(BL2)에 포함된 게이트라인들에 대략 1/2 이하의 게이트펄스를 순차적으로 공급한다. 제3 게이트 드라이브 IC(633)는 제3 블록(BL3)의 액정셀들에 공급되는 정극성/부극성 아날로그 데이터전압과 정극성/부극성 블랙전압에 동기되도록 제2 게이트 드라이브 IC로부터 전달된 캐리신호(게이트 스타트 펄스), 게이트 쉬프트 클럭(GSC) 및 제3 게이트 출력 인에이블신호(GOE3)에 응답하여 제3 블록(BL3)에 포함된 게이트라인들에 대략 1/2 이하의 게이트펄스를 순차적으로 공급한다.
게이트 드라이브 IC들(631 내지 633) 각각은 도 7과 같이 쉬프트 레지스터(70), 레벨 쉬프터(72), 쉬프트 레지스터(70)와 레벨 쉬프터(72) 사이에 접속된 다수의 논리곱 게이트(이하, "AND 게이트"라 함)(71) 및 게이트 출력 인에이블신호(GOE1 내지 GOE3)를 반전시키기 위한 인버터(73)를 구비한다.
쉬프트 레지스터(70)는 종속적으로 접속된 다수의 D-플립플롭을 이용하여 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭(GSC)에 따라 순차적으로 쉬프트시킨다. AND 게이트들(71) 각각은 쉬프트 레지스터(70)의 출력신호와 게이트 출력 인에이블신호(GOE1 내지 GOE3)의 반전신호를 논리곱하여 출력을 발생한다. 인버터(73)는 게이트 출력 인에이블신호(GOE1 내지 GOE3)를 반전시켜 AND 게이트들(71)에 공급한다. 따라서, 게이트 드라이브 IC들(631 내지 633)은 게이트 출력 인에블신호(GOE1 내지 GOE3)가 로우논리구간일 때에만 출력을 발생한다.
레벨 쉬프터(72)는 AND 게이트(71)의 출력전압 스윙폭을 액정표시패널의 TFT의 동작이 가능한 스윙폭으로 쉬프트시킨다. 레벨 쉬프터(72)의 출력신호(G1 내지 Gk)는 k(k는 정수) 개의 게이트라인들에 순차적으로 공급된다.
쉬프트 레지스터(70)는 화소 어레이의 TFT와 함께 액정표시패널의 유리기판에 직접 형성될 수 있다. 이 경우에, 레벨 쉬프터(72)는 유리기판에 형성되지 않고 타이밍 콘트롤러(61), 감마전압 발생회로 등과 함께 콘트롤 보드 또는 소스 인쇄회로보드(Source Printed Circuit Board) 상에 형성될 수 있다.
데이터 구동회로(62)는 타이밍 콘트롤러(61)의 제어 하에 디지털 비디오 데이터(RGB')와 디지털 블랙 데이터(BLACK)를 래치한 후에 그 디지털 데이터들(RGB', BLACK)을 정극성/부극성 아날로그 전압으로 변환한다. 데이터 구동회로(62)의 데이터 드라이브 IC들 각각은 도 8과 같이 k(k는 m보다 작은 양의 정수) 개의 데이터 라인들(D1 내지 Dk)을 구동한다. 데이터 드라이브 IC들 각각은 도 8과 같이 쉬프트 레지스터(81), 데이터 레지스터(82), 제1 래치(83), 제2 래치(84), 디지털/아날로그 변환기(Digital to Analog Convertor 이하, "DAC"라 한다)(85), 및 출력 제어회로(86) 등을 구비한다.
쉬프트 레지스터(81)는 타이밍 콘트롤러(11)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭(SSC)에 따라 쉬프트시켜 샘플링신호를 발생한다. 또한, 쉬프트 레지스터(81)는 소스 스타트 펄스(SSP)를 쉬프트시켜 이웃하는 다른 데이터 드라이브 IC의 쉬프트 레지스터(81)에 캐리신호(CAR)를 전달한다.
데이터 레지스터(82)는 타이밍 콘트롤러(61)로부터의 디지털 비디오 데이터(RGB')를 일시 저장하고 저장된 디지털 비디오 데이터들(RGB)을 제1 래치(83)에 공급한다. 제1 래치(83)는 쉬프트 레지스터(81)로부터 순차적으로 입력되는 샘플링신호에 응답하여 데이터 레지스터(82)로부터의 디지털 비디오 데이터들(RGB')를 샘플링하여 래치한 다음, 그 데이터들(RGB')을 동시에 출력한다. 제2 래치(84)는 제1 래치(83)로부터 입력되는 데이터들(RGB')을 래치한 다음, 제1 소스 출력 인에이블신호(SOE1)의 로우논리기간 동안 다른 집적회로들의 제2 래치(54)와 동시에 데이터들(RGB')을 출력한다.
DAC(85)는 극성제어신호(POL)에 응답하여 제2 래치(84)로부터의 디지털 비디오 데이터(RGB')를 정극성 감마보상전압(GH) 또는 부극성 감마보상전압(GL)으로 변환하여 정극성/부극성 아날로그 비디오 데이터전압으로 변환한다.
출력 제어회로(86)는 제1 및 제2 소스 출력 인에이블신호(SOE1, SOE2)에 응 답하여, 정극성/부극성 아날로그 비디오 데이전압, 정극성/부극성 블랙전압, 차지쉐어전압(또는 공통전압)을 출력한다.
출력 제어회로(86)는 도 9와 같이 제1 내지 제3 로직부(91 내지 93)를 구비한다. 제1 로직부(91)는 제2 소스 출력 인에이블신호(SOE2)의 펄스를 카운트하여 기수 프레임기간 동안 제2 소스 출력 인에이블신호(SOE2)의 기수 펄스(Odd pulse)에 응답하여 정극성 블랙전압(+Vblack)을 제2 로직부(92)에 공급하고, 제2 소스 출력 인에이블신호(SOE2)의 우수 펄스(Even puse)에 응답하여 부극성 블랙전압(-Vblack)을 제2 로직부(92)에 공급한다. 그리고 제1 로직부(91)는 제2 소스 출력 인에이블신호(SOE2)의 펄스를 카운트하여 우수 프레임기간 동안 제2 소스 출력 인에이블신호(SOE2)의 기수 펄스에 응답하여 부극성 블랙전압(-Vblack)을 제2 로직부(92)에 공급하고, 제2 소스 출력 인에이블신호(SOE2)의 우수 펄스에 응답하여 정극성 블랙전압(+Vblack)을 제2 로직부(92)에 공급한다. 따라서, 제1 로직부(91)는 제2 소스 출력 인에이블신호(SOE2)의 펄스에 응답하여 정극성/부극성 블랙전압(+Vblack, -Vblack)을 출력하고 1 수평기간 단위로 그리고 1 프레임기간 단위로 제2 로직부(92)에 공급되는 블랙전압들의 극성을 반전시킨다. 액정표시패널의 액정셀들에 충전되는 전압이 높을수록 액정셀들의 투과율이 낮아지는 노말리 화이트 모드(Normally white mode)로 구동할 때 정극성 블랙전압(+Vblack)은 게이트펄스의 하이논리전압인 게이트하이전압(Gate high voltage, Vgh)와 같은 전위로 발생될 수 있고, 부극성 블랙전압(-Vblack)은 게이트펄스의 로우논전압인 게이트로우전압(Gate low voltage, Vgl)와 같은 전위로 발생될 수 있다.
제2 로직부(92)는 제2 소스 출력 인에이블신호(SOE2)의 펄스에 동기하여 제1 로직부(91)로부터의 블랙전압(+Vblack, -Vblack)을 제3 로직부(93)에 공급하는 반면, 제2 소스 출력 인에이블신호(SOE2)의 로우논리시간 동안 DAC(85)로부터의 정극성/부극성 아날로그 비디오 데이터전압(+Vdata, -Vdata)을 제3 로직부(93)에 공급한다. 따라서, 제2 로직부(92)는 제2 소스 출력인에이블신호(SOE2)의 1 주기 즉, 대략 1 수평기간 동안 정극성/부극성 데이터전압(+Vdata, -Vdata)와 정극성/부극성 블랙전압(+Vblack, -Vblack)을 연속으로 공급한다.
제3 로직부(93)는 제1 소스 출력 인에이블신호(SOE1)의 펄스에 동기하여 차지쉐어전압(Vshare)이나 공통전압(Vcom)을 출력버퍼를 통해 데이터라인들(64)에 공급하는 반면, 제1 소스 출력 인에이블신호(SOE1)의 로우논리시간 동안 제2 로직부(92)로부터의 정극성/부극성 데이터전압(+Vdata, -Vdata)와 정극성/부극성 블랙전압(+Vblack, -Vblack)을 출력버퍼를 통해 데이터라인들(64)에 공급한다. 따라서, 제3 로직부(93)는 제1 소스 출력인에이블신호(SOE1)에 응답하여 후술하는 제1 실시예와 같이 1 수평기간 내에서 차지쉐어전압(Vshare)이나 공통전압(Vcom), 정극성/부극성 데이터전압(+Vdata, -Vdata), 정극성/부극성 블랙전압(+Vblack, -Vblack)의 순으로 아날로그 전압을 데이터라인들(64)에 공급한다. 또한, 제3 로직부(93)는 제1 소스 출력인에이블신호(SOE1)에 응답하여 후술하는 제2 실시예와 같이 1 수평기간 내에서 차지쉐어전압(Vshare)이나 공통전압(Vcom), 정극성/부극성 블랙전압(+Vblack, -Vblack), 정극성/부극성 데이터전압(+Vdata, -Vdata)의 순으로 아날로그 전압을 데이터라인들(64)에 공급할 수 있다.
도 10은 본 발명의 제1 실시예에 따른 비디오 데이터전압과 블랙전압의 스캐닝 동작을 보여 주는 도면이다. 도 11은 도 10과 같은 스캐닝 동작에 의해 액정셀에 충전되는 전압을 나타내는 도면이다. 도 12a는 도 10에서 T1 기간 동안 발생되는 게이트 타이밍 제어신호(GSP1, GSC, GOE1~GOE3), 제1 및 제2 소스 출력 인에이블신호들(SOE1, SOE2), 제1 게이트 드라이브 IC(631)로부터 순차적으로 출력되는 게이트펄스(G1~G6)을 보여 주는 파형도이다. 도 12a에 있어서, 게이트펄스(G1~G6)에 표시된 'D'는 액정셀에 충전되는 데이터전압을 의미한다. 도 12b는 도 10에서 T3 기간 동안 발생되는 게이트 타이밍 제어신호(GSP2, GSC, GOE1~GOE3), 제1 및 제2 소스 출력 인에이블신호들(SOE1, SOE2), 제1 게이트 드라이브 IC(631)로부터 순차적으로 출력되는 게이트펄스 등을 보여 주는 파형도이다. 도 12b에 있어서, 게이트펄스(G1~G6)에 표시된 'B'는 액정셀에 충전되는 블랙전압을 의미한다.
도 10 내지 도 12b를 참조하면, 액정표시패널의 블록들(BL1 내지 BL3) 각각은 1 프레임기간(또는 1 Vertical 기간) 동안, 정극성/부극성 아날로그 비디오 데이터전압 충전, 데이터전압 유지기간, 블랙전압 충전 및 유지기간으로 시분할 구동된다. 블랙전압 충전 및 유지기간은 도 10에서 1 프레임기간 대비 대략 30%이나 이에 한정되지 않는다. 블랙 충전 및 유지기간은 제1 및 제2 게이트 스타트펄스(GSP1, GSP2) 사이의 지연시간 조절에 의해 1 프레임기간 대비 대략 30%~70% 사이의 기간으로 설정될 수 있다.
액정셀들 각각은 데이터 구동회로(62)의 출력 제어회로(86)에 의해 도 11과 같이 제1 소스 출력 인에이블신호(SOE1)의 펄스가 발생되는 동안 차지쉐어전 압(Vshare)이나 공통전압(Vcom)을 충전한 후에, 제1 및 제2 소스 출력 인에이블신호들(SOE1, SOE2)이 로우논리를 유지할 때 정극성/부극성 아날로그 비디오 데이터전압을 충전한다. 그리고 액정셀들 각각은 데이터 구동회로(62)의 출력 제어회로(86)에 의해 제2 소스 출력 인에이블신호(SOE2)의 펄스가 발생되는 동안 정극성/부극성 블랙전압을 충전한다. 액정셀의 블랙전압 충전시간은 제2 소스 출력 인에이블신호(SOE2)의 펄스폭으로 조정될 수 있다.
T1 기간 동안, 제1 게이트 드라이브 IC(631)는 도 12a와 같은 제1 게이트 스타트 펄스(GSP1)에 응답하여 동작하기 시작한다. 제1 게이트 드라이브 IC(631)는 제1 게이트 출력 인에이블신호(GOE1)의 로우논리기간 동안 대략 1/2 수평기간 이하의 펄스폭을 갖는 게이트 펄스를 출력하고 그 게이트펄스를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시킨다. 제1 블록(BL1)에 포함된 게이트라인들에는 대략 1/2 수평기간 이하의 게이트펄스(G1~G6)가 순차적으로 공급된다. T1 기간 동안, 제1 블록(BL1)의 게이트라인들에 공급되는 게이트펄스(G1~G6)는 도 12a와 같이 제1 게이트 출력 인에이블신호(GOE1)와 소스 출력인에이블신호들(SOE1, SOE1)의 타이밍에 의해 정극성/부극성 아날로그 비디오 데이터전압(+Vdata, -Vdata)에 동기된다. 따라서, 제1 블록(BL1)의 액정셀들은 T1 기간 동안 정극성/부극성 아날로그 비디오 데이터전압(+Vdata, -Vdata)을 충전한다.
T1 기간 동안, 제2 게이트 드라이브 IC(632)는 제1 게이트 드라이브 IC(631)로부터 전달된 캐리신호에 응답하여 동작하기 시작한다. 제2 게이트 드라이브 IC(632)는 제2 게이트 출력 인에이블신호(GOE2)의 로우논리기간 동안 대략 1/2 수 평기간 이하의 펄스폭을 갖는 게이트 펄스를 출력하고 그 게이트펄스를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시킨다. 제2 블록(BL2)에 포함된 게이트라인들에는 대략 1/2 수평기간 이하의 게이트펄스가 순차적으로 공급된다. T1 기간 동안, 제2 블록(BL1)의 게이트라인들에 공급되는 게이트펄스는 제2 게이트 출력 인에이블신호(GOE2)와 소스 출력인에이블신호들(SOE1, SOE1)의 타이밍에 의해 정극성/부극성 블랙전압(+Vblack, -Vblack)에 동기된다. 따라서, 제2 블록(BL2)의 액정셀들은 T1 기간 동안 정극성/부극성 블랙전압(+VBlack, -Vblack)을 충전한다.
T1 기간 동안, 제3 게이트 드라이브 IC(633)에는 제2 게이트 드라이브 IC(632)로부터 캐리신호가 전달되지 않는다. 이 때문에 T1 기간 동안 제3 게이트 드라이브 IC(633)는 게이트펄스를 발생하지 않는다. 그 결과, 제3 블록(BL3)의 액정셀들은 이전에 충전하였던 정극성/부극성 아날로그 비디오 데이터전압(+Vdata, -Vdata)을 유지한다.
T2 기간 동안, 제1 게이트 드라이브 IC(631)에는 게이트 스타트 펄스가 공급되지 않는다. 이 때문에 T2 기간 동안 제1 게이트 드라이브 IC(631)는 게이트펄스를 발생하지 않는다. 그 결과, 제1 블록(BL1)의 액정셀들은 T1 기간에 충전하였던 정극성/부극성 아날로그 비디오 데이터전압(+Vdata, -Vdata)을 유지한다.
전술한 바와 같이, T1 기간 동안 제1 게이트 드라이브 IC(631)는 게이트펄스를 마지막 게이트 출력 채널까지 쉬프트시킨 후에 T2 기간의 시작과 동시에 제2 게이트 드라이브 IC(632)의 게이트 스타트 펄스 입력단자에 캐리신호를 전달한다. T2 기간 동안, 제2 게이트 드라이브 IC(632)는 제1 게이트 드라이브 IC(631)로부터 의 캐리신호에 따라 동작하여 제2 게이트 출력 인에이블신호(GOE2)의 로우논리기간 동안 대략 1/2 수평기간 이하의 펄스폭을 갖는 게이트 펄스를 출력하고 그 게이트펄스를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시킨다. T2 기간 동안, 제2 블록(BL2)에 포함된 게이트라인들에는 정극성/부극성 아날로그 비디오 데이터전압(+Vdata, -Vdata)에 동기되는 대략 1/2 수평기간 이하의 게이트펄스가 순차적으로 공급된다. 따라서, 제2 블록(BL2)의 액정셀들은 T2 기간 동안 정극성/부극성 아날로그 비디오 데이터전압(+Vdata, -Vdata)을 충전한다.
전술한 바와 같이, T1 기간 동안 제2 게이트 드라이브 IC(632)는 게이트펄스를 마지막 게이트 출력 채널까지 쉬프트시킨 후에 T2 기간의 시작과 동시에 제3 게이트 드라이브 IC(633)의 게이트 스타트 펄스 입력단자에 캐리신호를 전달한다. T2 기간 동안, 제3 게이트 드라이브 IC(633)는 제2 게이트 드라이브 IC(632)로부터의 캐리신호에 따라 동작하여 제3 게이트 출력 인에이블신호(GOE3)의 로우논리기간 동안 대략 1/2 수평기간 이하의 펄스폭을 갖는 게이트 펄스를 출력하고 그 게이트펄스를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시킨다. T2 기간 동안, 제3 블록(BL3)에 포함된 게이트라인들에는 정극성/부극성 블랙전압(+Vblack, -Vblack)에 동기되는 대략 1/2 수평기간 이하의 게이트펄스가 순차적으로 공급된다. 따라서, 제3 블록(BL3)의 액정셀들은 T2 기간 동안 정극성/부극성 블랙전압(+Vblack, -Vblack)을 충전한다.
T3 기간 동안, 제1 게이트 드라이브 IC(631)는 도 12b와 같은 제2 게이트 스타트 펄스(GSP2)에 응답하여 동작하기 시작한다. 제1 게이트 드라이브 IC(631)는 제1 게이트 출력 인에이블신호(GOE1)의 로우논리기간 동안 대략 1/2 수평기간 이하의 펄스폭을 갖는 게이트 펄스를 출력하고 그 게이트펄스를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시킨다. 제1 블록(BL1)에 포함된 게이트라인들에는 대략 1/2 수평기간 이하의 게이트펄스(G1~G6)가 순차적으로 공급된다. T3 기간 동안, 제1 블록(BL1)의 게이트라인들에 공급되는 게이트펄스(G1~G6)는 도 12b와 같이 제1 게이트 출력 인에이블신호(GOE1)와 소스 출력인에이블신호들(SOE1, SOE1)의 타이밍에 의해 정극성/부극성 블랙전압(+Vblack, -Vblack)에 동기된다. 따라서, 제1 블록(BL1)의 액정셀들은 T3 기간 동안 정극성/부극성 블랙전압(+Vblack, -Vblack)을 충전한다.
T3 기간 동안, 제2 게이트 드라이브 IC(632)에는 제1 게이트 드라이브 IC(631)로부터 캐리신호가 전달되지 않는다. 이 때문에 T3 기간 동안 제2 게이트 드라이브 IC(632)는 게이트펄스를 발생하지 않는다. 그 결과, 제2 블록(BL2)의 액정셀들은 T2 기간에 충전하였던 정극성/부극성 아날로그 비디오 데이터전압(+Vdata, -Vdata)을 유지한다.
전술한 바와 같이, T2 기간 동안 제2 게이트 드라이브 IC(632)는 게이트펄스를 마지막 게이트 출력 채널까지 쉬프트시킨 후에 T3 기간의 시작과 동시에 제3 게이트 드라이브 IC(633)의 게이트 스타트 펄스 입력단자에 캐리신호를 전달한다. T3 기간 동안, 제3 게이트 드라이브 IC(633)는 제2 게이트 드라이브 IC(632)로부터의 캐리신호에 따라 동작하여 제3 게이트 출력 인에이블신호(GOE3)의 로우논리기간 동안 대략 1/2 수평기간 이하의 펄스폭을 갖는 게이트 펄스를 출력하고 그 게이트 펄스를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시킨다. T3 기간 동안, 제3 블록(BL3)에 포함된 게이트라인들에는 정극성/부극성 아날로그 비디오 데이터전압(+Vdata, -Vdata)에 동기되는 대략 1/2 수평기간 이하의 게이트펄스가 순차적으로 공급된다. 따라서, 제3 블록(BL3)의 액정셀들은 T3 기간 동안 정극성/부극성 아날로그 비디오 데이터전압(+Vdata, -Vdata)을 충전한다.
도 10, 도 12a 및 도 12b와 같이 제1 게이트 스타트 펄스(GSP1)와 제2 게이트 스타트펄스(GSP2) 사이의 시간차는 액정셀의 데이터전압 충전 및 블랙전압 충전 사이의 시간차를 결정하며 1/4 프레임기간 이상 3/4 프레임기간 이하로 설정된다. 따라서, 액정셀에 충전되는 데이터전압이나 블랙전압의 충전 및 유지시간에 따라 제1 및 제2 게이트 스타트 펄스(GSP1, GSP2)의 시간차가 조정될 수 있다.
도 13은 본 발명의 제3 실시예에 따른 블랙전압과 비디오 데이터전압의 스캐닝 동작을 보여 주는 도면이다. 도 14는 도 13과 같은 스캐닝 동작에 의해 액정셀에 충전되는 전압을 나타내는 도면이다. 도 15a는 도 13에서 T1 기간 동안 발생되는 게이트 타이밍 제어신호(GSP1, GSC, GOE1~GOE3), 제1 및 제2 소스 출력 인에이블신호들(SOE1, SOE2), 제1 게이트 드라이브 IC(631)로부터 순차적으로 출력되는 게이트펄스(G1~G6)을 보여 주는 파형도이다. 도 15a에 있어서, 게이트펄스(G1~G6)에 표시된 'B'는 액정셀에 충전되는 블랙전압을 의미한다. 도 15b는 도 13에서 T3 기간 동안 발생되는 게이트 타이밍 제어신호(GSP2, GSC, GOE1~GOE3), 제1 및 제2 소스 출력 인에이블신호들(SOE1, SOE2), 제1 게이트 드라이브 IC(631)로부터 순차적으로 출력되는 게이트펄스 등을 보여 주는 파형도이다. 도 15b에 있어서, 게이 트펄스(G1~G6)에 표시된 'D'는 액정셀에 충전되는 블랙전압을 의미한다.
도 13 내지 도 15b를 참조하면, 액정표시패널의 블록들(BL1 내지 BL3) 각각은 1 프레임기간(또는 1 Vertical 기간) 동안, 정극성/부극성 블랙전압 충전, 블랙전압 유지, 및 정극성/부극성 아날로그 비디오 데이터전압 충전으로 시분할 구동된다. 블랙 충전 및 유지기간은 도 10에서 1 프레임기간 대비 대략 70%이나 이에 한정되지 않는다. 블랙 충전 및 유지기간은 제1 및 제2 게이트 스타트펄스(GSP1, GSP2) 사이의 지연시간 조절에 의해 1 프레임기간 대비 대략 30%~70% 사이의 기간으로 설정될 수 있다.
액정셀들 각각은 데이터 구동회로(62)의 출력 제어회로(86)에 의해 도 14와 같이 제1 소스 출력 인에이블신호(SOE1)의 펄스가 발생되는 동안 차지쉐어전압(Vshare)이나 공통전압(Vcom)을 충전한 후에, 제2 소스 출력 인에이블신호(SOE2)의 펄스가 발생되는 동안 정극성/부극성 블랙전압을 충전한다. 그리고 액정셀들 각각은 데이터 구동회로(62)의 출력 제어회로(86)에 의해 제1 및 제2 소스 출력 인에이블신호들(SOE1, SOE2)이 로우논리를 유지할 때 정극성/부극성 아날로그 비디오 데이터전압을 충전한다.
T1 기간 동안, 제1 게이트 드라이브 IC(631)는 도 15a와 같은 제1 게이트 스타트 펄스(GSP1)에 응답하여 동작하기 시작한다. 제1 게이트 드라이브 IC(631)는 제1 게이트 출력 인에이블신호(GOE1)의 로우논리기간 동안 대략 1/2 수평기간 이하의 펄스폭을 갖는 게이트 펄스를 출력하고 그 게이트펄스를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시킨다. 제1 블록(BL1)에 포함된 게이트라인들에는 대략 1/2 수평기간 이하의 게이트펄스(G1~G6)가 순차적으로 공급된다. T1 기간 동안, 제1 블록(BL1)의 게이트라인들에 공급되는 게이트펄스(G1~G6)는 도 15a와 같이 제1 게이트 출력 인에이블신호(GOE1)와 소스 출력인에이블신호들(SOE1, SOE1)의 타이밍에 의해 정극성/부극성 블랙전압(+Vblack, -Vblack)에 동기된다. 따라서, 제1 블록(BL1)의 액정셀들은 T1 기간 동안 정극성/부극성 블랙전압(+Vblack, -Vblack)을 충전한다.
T1 기간 동안, 제2 게이트 드라이브 IC(632)는 제1 게이트 드라이브 IC(631)로부터 전달된 캐리신호에 응답하여 동작하기 시작한다. 제2 게이트 드라이브 IC(632)는 제2 게이트 출력 인에이블신호(GOE2)의 로우논리기간 동안 대략 1/2 수평기간 이하의 펄스폭을 갖는 게이트 펄스를 출력하고 그 게이트펄스를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시킨다. 제2 블록(BL2)에 포함된 게이트라인들에는 대략 1/2 수평기간 이하의 게이트펄스가 순차적으로 공급된다. T1 기간 동안, 제2 블록(BL1)의 게이트라인들에 공급되는 게이트펄스는 제2 게이트 출력 인에이블신호(GOE2)와 소스 출력인에이블신호들(SOE1, SOE1)의 타이밍에 의해 정극성/부극성 아날로그 비디오 데이터전압(+Vdata, -Vdata)에 동기된다. 따라서, 제2 블록(BL2)의 액정셀들은 T1 기간 동안 정극성/부극성 아날로그 비디오 데이터전압(+Vdata, -Vdata)을 충전한다.
T1 기간 동안, 제3 게이트 드라이브 IC(633)에는 제2 게이트 드라이브 IC(632)로부터 캐리신호가 전달되지 않는다. 이 때문에 T1 기간 동안 제3 게이트 드라이브 IC(633)는 게이트펄스를 발생하지 않는다. 그 결과, 제3 블록(BL3)의 액 정셀들은 이전에 충전하였던 정극성/부극성 블랙전압(+Vblack, -Vblack)을 유지한다.
T2 기간 동안, 제1 게이트 드라이브 IC(631)에는 게이트 스타트 펄스가 공급되지 않는다. 이 때문에 T2 기간 동안 제1 게이트 드라이브 IC(631)는 게이트펄스를 발생하지 않는다. 그 결과, 제1 블록(BL1)의 액정셀들은 T1 기간에 충전하였던 정극성/부극성 블랙전압(+Vblack, -Vblack)을 유지한다.
전술한 바와 같이, T1 기간 동안 제1 게이트 드라이브 IC(631)는 게이트펄스를 마지막 게이트 출력 채널까지 쉬프트시킨 후에 T2 기간의 시작과 동시에 제2 게이트 드라이브 IC(632)의 게이트 스타트 펄스 입력단자에 캐리신호를 전달한다. T2 기간 동안, 제2 게이트 드라이브 IC(632)는 제1 게이트 드라이브 IC(631)로부터의 캐리신호에 따라 동작하여 제2 게이트 출력 인에이블신호(GOE2)의 로우논리기간 동안 대략 1/2 수평기간 이하의 펄스폭을 갖는 게이트 펄스를 출력하고 그 게이트펄스를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시킨다. T2 기간 동안, 제2 블록(BL2)에 포함된 게이트라인들에는 정극성/부극성 블랙전압(+Vblack, -Vblack)에 동기되는 대략 1/2 수평기간 이하의 게이트펄스가 순차적으로 공급된다. 따라서, 제2 블록(BL2)의 액정셀들은 T2 기간 동안 정극성/부극성 블랙전압(+Vblack, -Vblack)을 충전한다.
전술한 바와 같이, T1 기간 동안 제2 게이트 드라이브 IC(632)는 게이트펄스를 마지막 게이트 출력 채널까지 쉬프트시킨 후에 T2 기간의 시작과 동시에 제3 게이트 드라이브 IC(633)의 게이트 스타트 펄스 입력단자에 캐리신호를 전달한다. T2 기간 동안, 제3 게이트 드라이브 IC(633)는 제2 게이트 드라이브 IC(632)로부터의 캐리신호에 따라 동작하여 제3 게이트 출력 인에이블신호(GOE3)의 로우논리기간 동안 대략 1/2 수평기간 이하의 펄스폭을 갖는 게이트 펄스를 출력하고 그 게이트펄스를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시킨다. T2 기간 동안, 제3 블록(BL3)에 포함된 게이트라인들에는 정극성/부극성 아날로그 비디오 데이터전압(+Vdata, -Vdata)에 동기되는 대략 1/2 수평기간 이하의 게이트펄스가 순차적으로 공급된다. 따라서, 제3 블록(BL3)의 액정셀들은 T2 기간 동안 정극성/부극성 아날로그 비디오 데이터전압(+Vdata, -Vdata)을 충전한다.
T3 기간 동안, 제1 게이트 드라이브 IC(631)는 도 15b와 같은 제2 게이트 스타트 펄스(GSP2)에 응답하여 동작하기 시작한다. 제1 게이트 드라이브 IC(631)는 제1 게이트 출력 인에이블신호(GOE1)의 로우논리기간 동안 대략 1/2 수평기간 이하의 펄스폭을 갖는 게이트 펄스를 출력하고 그 게이트펄스를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시킨다. 제1 블록(BL1)에 포함된 게이트라인들에는 대략 1/2 수평기간 이하의 게이트펄스(G1~G6)가 순차적으로 공급된다. T3 기간 동안, 제1 블록(BL1)의 게이트라인들에 공급되는 게이트펄스(G1~G6)는 도 15b와 같이 제1 게이트 출력 인에이블신호(GOE1)와 소스 출력인에이블신호들(SOE1, SOE1)의 타이밍에 의해 정극성/부극성 아날로그 비디오 데이터전압(+Vdata, -Vdata)에 동기된다. 따라서, 제1 블록(BL1)의 액정셀들은 T3 기간 동안 정극성/부극성 아날로그 비디오 데이터전압(+Vdata, -Vdata)을 충전한다.
T3 기간 동안, 제2 게이트 드라이브 IC(632)에는 제1 게이트 드라이브 IC(631)로부터 캐리신호가 전달되지 않는다. 이 때문에 T3 기간 동안 제2 게이트 드라이브 IC(632)는 게이트펄스를 발생하지 않는다. 그 결과, 제2 블록(BL2)의 액정셀들은 T2 기간에 충전하였던 정극성/부극성 블랙전압(+Vblack, -Vblack)을 유지한다.
전술한 바와 같이, T2 기간 동안 제2 게이트 드라이브 IC(632)는 게이트펄스를 마지막 게이트 출력 채널까지 쉬프트시킨 후에 T3 기간의 시작과 동시에 제3 게이트 드라이브 IC(633)의 게이트 스타트 펄스 입력단자에 캐리신호를 전달한다. T3 기간 동안, 제3 게이트 드라이브 IC(633)는 제2 게이트 드라이브 IC(632)로부터의 캐리신호에 따라 동작하여 제3 게이트 출력 인에이블신호(GOE3)의 로우논리기간 동안 대략 1/2 수평기간 이하의 펄스폭을 갖는 게이트 펄스를 출력하고 그 게이트펄스를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시킨다. T3 기간 동안, 제3 블록(BL3)에 포함된 게이트라인들에는 정극성/부극성 블랙전압(+Vblack, -Vblack)에 동기되는 대략 1/2 수평기간 이하의 게이트펄스가 순차적으로 공급된다. 따라서, 제3 블록(BL3)의 액정셀들은 T3 기간 동안 정극성/부극성 블랙전압(+Vblack, -Vblack)을 충전한다.
도 13, 도 15a 및 도 15b와 같이 제1 게이트 스타트 펄스(GSP1)와 제2 게이트 스타트펄스(GSP2) 사이의 시간차는 액정셀의 데이터전압 충전 및 블랙전압 충전 사이의 시간차를 결정하며 1/4 프레임기간 이상 3/4 프레임기간 이하로 설정된다. 따라서, 액정셀에 충전되는 데이터전압이나 블랙전압의 충전 및 유지시간에 따라 제1 및 제2 게이트 스타트 펄스(GSP1, GSP2)의 시간차가 조정될 수 있다.
상술한 바와 같이, 본 발명의 실시예에 따른 액정표시장치와 그 구동방법은 1 프레임기간 내에 동일한 펄스폭의 게이트 스타트 펄스를 발생하고 게이트 드라이브 IC들 각각에 독립적인 게이트 출력 인에이블신호를 인가하며, 위상이 다른 2 개의 소스 출력 인에이블신호들을 이용하여 액정셀들에 충전되는 데이터전압과 블랙전압을 제어한다. 액정셀들은 대략 1/2 수평기간 동안 데이터전압을 충전한 후에 대략 1/2 수평기간 동안 블랙전압을 충전하거나 그 역으로 블랙전압과 데이터전압을 충전한다. 그 결과, 본 발명은 많은 양의 데이터를 저장할 필요가 없으므로 필요한 메모리양을 최소화할 수 없으며 타이밍 콘트롤러의 로직회로 및 제어 알고리즘을 단순하게 하여 임펄씨브 구동을 구현할 수 있다.
한편, 게이트 펄스의 펄스폭은 1/2 수평기간에 한정되는 것이 아니라 게이트 타이밍 제어신호의 조정을 통하여 0보다 크고 1 수평기간 이내에서 조정될 수 있다. 다만, 정극성/부극성 아날로그 비디오 데이터전압에 동기되는 게이트 펄스와 정극성/부극성 블랙전압에 동기되는 게이트펄스의 펄스폭 합은 0보다 크고 1 수평기간 이하가 되어야 한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 음극선관의 발광특성을 나타내는 도면이다.
도 2는 액정표시장치의 유지특성을 나타내는 도면이다.
도 3은 관람자가 느끼는 음극선관의 지각영상을 나타내는 도면이다.
도 4는 관람자가 느끼는 액정표시장치의 지각영상을 나타내는 도면이다.
도 5는 블랙 데이터 방식에서 비디오 데이터 전압과 블랙전압의 스캐닝을 나타내는 도면이다.
도 6은 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도이다.
도 7은 도 6에 도시된 게이트 드라이브 IC를 상세히 나타내는 회로도이다.
도 8은 도 6에 도시된 데이터 구동회로의 데이터 드라이브 IC를 상세히 나타내는 회로도이다.
도 9는 도 8에 도시된 출력 제어회로를 상세히 나타내는 회로도이다.
도 10은 본 발명의 제1 실시예에 따른 비디오 데이터전압과 블랙전압의 스캐닝 동작을 보여 주는 도면이다.
도 11은 도 10과 같은 스캐닝 동작에 의해 액정셀에 충전되는 전압을 나타내는 파형도이다.
도 12a는 도 10에서 T1 기간 동안 발생되는 게이트 타이밍 제어신호, 제1 및 제2 소스 출력 인에이블신호들, 제1 게이트 드라이브 IC로부터 순차적으로 출력되는 게이트펄스 등을 보여 주는 타이밍도이다.
도 12b는 도 10에서 T3 기간 동안 발생되는 게이트 타이밍 제어신호, 제1 및 제2 소스 출력 인에이블신호들, 제1 게이트 드라이브 IC로부터 순차적으로 출력되는 게이트펄스 등을 보여 주는 타이밍도이다.
도 13은 본 발명의 제2 실시예에 따른 비디오 데이터전압과 블랙전압의 스캐닝 동작을 보여 주는 도면이다.
도 14는 도 13과 같은 스캐닝 동작에 의해 액정셀에 충전되는 전압을 나타내는 파형도이다.
도 15a는 도 13에서 T1 기간 동안 발생되는 게이트 타이밍 제어신호, 제1 및 제2 소스 출력 인에이블신호들, 제1 게이트 드라이브 IC로부터 순차적으로 출력되는 게이트펄스 등을 보여 주는 파형도이다.
도 15b는 도 13에서 T3 기간 동안 발생되는 게이트 타이밍 제어신호, 제1 및 제2 소스 출력 인에이블신호들, 제1 게이트 드라이브 IC로부터 순차적으로 출력되는 게이트펄스 등을 보여 주는 파형도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
61 : 타이밍 콘트롤러 62 : 데이터 구동회로
63 : 게이트 구동회로

Claims (10)

  1. 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 공통전극을 가지는 액정표시패널;
    제1 및 제2 게이트 스타트 펄스들, 게이트 쉬프트 클럭, 제1 및 제2 게이트 출력 인에이블신호들을 포함한 게이트 타이밍 제어신호와, 제1 및 제2 소스 출력 인에이블신호들을 포함한 데이터 타이밍 제어신호를 발생하는 타이밍 콘트롤러;
    상기 제1 및 제2 소스 출력 인에이블신호들이 동일한 논리로 입력될 때 정극성/부극성 아날로그 비디오 데이터전압을 상기 데이터라인들에 공급하고 상기 제2 소스 출력 인에이블신호의 펄스에 응답하여 정극성/부극성 블랙전압을 상기 데이터라인들에 공급하는 데이터 구동회로;
    상기 제1 게이트 스타트 펄스를 상기 게이트 쉬프트 클럭에 따라 쉬프트시키면서 상기 제1 게이트 출력 인에이블신호의 로우논리기간 동안 상기 정극성/부극성 아날로그 비디오 데이터전압에 동기되는 게이트펄스를 상기 액정표시패널의 제1 블록에 속한 게이트라인들에 공급하는 제1 게이트 드라이브 IC; 및
    상기 제1 게이트 드라이브 IC로부터 입력되는 제1 캐리신호를 상기 게이트 쉬프트 클럭에 따라 쉬프트시키면서 상기 제2 게이트 출력 인에이블신호의 로우논리기간 동안 상기 정극성/부극성 블랙전압에 동기되는 게이트펄스를 상기 액정표시패널의 제2 블록에 속한 상기 게이트라인들에 공급하는 제2 게이트 드라이브 IC를 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 데이터 구동회로는,
    상기 제1 소스 출력 인에이블신호의 펄스에 응답하여 상기 공통전극에 공급되는 공통전압과, 이웃하는 데이터라인들의 평균전압으로 설정되는 차지쉐어전압 중 어느 하나를 상기 데이터라인들에 공급하는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 정극성/부극성 아날로그 비디오 데이터전압에 동기되는 상기 게이트 펄스와 상기 정극성/부극성 블랙전압에 동기되는 상기 게이트펄스의 펄스폭 합은 0보다 크고 1 수평기간 이하인 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 제1 게이트 스타트 펄스와 상기 제2 게이트 스타트 펄스 사이의 시간차는 1/4 프레임기간 이상이고 3/4 프레임기간 미만인 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 제2 소스 출력 인에이블신호의 펄스폭은 제1 소스 출력 인에이블신호(SOE1)의 펄스폭 이상이고,
    상기 제1 및 제2 소스 출력 인에이블신호의 위상은 서로 어긋나는 것을 특징으로 하는 액정표시장치.
  6. 제1 및 제2 게이트 스타트 펄스들, 게이트 쉬프트 클럭, 제1 및 제2 게이트 출력 인에이블신호들을 포함한 게이트 타이밍 제어신호와, 제1 및 제2 소스 출력 인에이블신호들을 포함한 데이터 타이밍 제어신호를 발생하는 단계;
    데이터 구동회로를 이용하여 상기 제1 및 제2 소스 출력 인에이블신호들이 동일한 논리로 입력될 때 정극성/부극성 아날로그 비디오 데이터전압을 상기 데이터라인들에 공급하고 상기 제2 소스 출력 인에이블신호의 펄스에 응답하여 정극성/부극성 블랙전압을 액정표시패널의 데이터라인들에 공급하는 단계;
    제1 게이트 드라이브 IC를 이용하여 상기 제1 게이트 스타트 펄스를 상기 게이트 쉬프트 클럭에 따라 쉬프트시키면서 상기 제1 게이트 출력 인에이블신호의 로우논리기간 동안 상기 정극성/부극성 아날로그 비디오 데이터전압에 동기되는 게이트펄스를 액정표시패널의 제1 블록에 속한 게이트라인들에 공급하는 단계; 및
    제2 게이트 드라이브 IC를 이용하여 상기 제1 게이트 드라이브 IC로부터 입력되는 제1 캐리신호를 상기 게이트 쉬프트 클럭에 따라 쉬프트시키면서 상기 제2 게이트 출력 인에이블신호의 로우논리기간 동안 상기 정극성/부극성 블랙전압에 동기되는 게이트펄스를 액정표시패널의 제2 블록에 속한 게이트라인들에 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  7. 제 6 항에 있어서,
    상기 데이터 구동회로를 이용하여 상기 제1 소스 출력 인에이블신호의 펄스가 발생될 때 상기 액정표시패널의 공통전극에 공급되는 공통전압과, 이웃하는 데이터라인들의 평균전압으로 설정되는 차지쉐어전압 중 어느 하나를 상기 데이터라인들에 공급하는 것을 특징으로 하는 액정표시장치의 구동방법.
  8. 제 6 항에 있어서,
    상기 정극성/부극성 아날로그 비디오 데이터전압에 동기되는 상기 게이트 펄스와 상기 정극성/부극성 블랙전압에 동기되는 상기 게이트펄스의 펄스폭 합은 0보다 크고 1 수평기간 이하인 것을 특징으로 하는 액정표시장치의 구동방법.
  9. 제 6 항에 있어서,
    상기 제1 게이트 스타트 펄스와 상기 제2 게이트 스타트 펄스 사이의 시간차는 1/4 프레임기간 이상이고 3/4 프레임기간 미만인 것을 특징으로 하는 액정표시장치의 구동방법.
  10. 제 6 항에 있어서,
    상기 제2 소스 출력 인에이블신호의 펄스폭은 제1 소스 출력 인에이블신호(SOE1)의 펄스폭 이상이고,
    상기 제1 및 제2 소스 출력 인에이블신호의 위상은 서로 어긋나는 것을 특징 으로 하는 액정표시장치의 구동방법.
KR1020080122149A 2008-12-03 2008-12-03 액정표시장치와 그 구동방법 KR101310379B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080122149A KR101310379B1 (ko) 2008-12-03 2008-12-03 액정표시장치와 그 구동방법
US12/457,942 US8872748B2 (en) 2008-12-03 2009-06-25 Liquid crystal display device and driving method thereof
CN200910139619XA CN101751885B (zh) 2008-12-03 2009-06-26 液晶显示设备及其驱动方法
DE102009031521.7A DE102009031521B4 (de) 2008-12-03 2009-07-02 Flüssigkristallanzeigevorrichtung und Ansteuerungsverfahren derselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080122149A KR101310379B1 (ko) 2008-12-03 2008-12-03 액정표시장치와 그 구동방법

Publications (2)

Publication Number Publication Date
KR20100063575A true KR20100063575A (ko) 2010-06-11
KR101310379B1 KR101310379B1 (ko) 2013-09-23

Family

ID=42145768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080122149A KR101310379B1 (ko) 2008-12-03 2008-12-03 액정표시장치와 그 구동방법

Country Status (4)

Country Link
US (1) US8872748B2 (ko)
KR (1) KR101310379B1 (ko)
CN (1) CN101751885B (ko)
DE (1) DE102009031521B4 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120111641A (ko) * 2011-04-01 2012-10-10 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR20150076023A (ko) * 2013-12-26 2015-07-06 엘지디스플레이 주식회사 액정표시장치와 그 구동 방법
KR20170060299A (ko) * 2015-11-24 2017-06-01 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101878171B1 (ko) * 2011-08-02 2018-07-13 엘지디스플레이 주식회사 평판 표시장치
KR20180119195A (ko) * 2017-04-24 2018-11-02 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101341907B1 (ko) * 2009-09-29 2013-12-13 엘지디스플레이 주식회사 표시장치용 구동회로 및 이의 구동방법
FR2955964A1 (fr) * 2010-02-02 2011-08-05 Commissariat Energie Atomique Procede d'ecriture d'image dans un afficheur a cristal liquide
US8830278B2 (en) * 2010-04-09 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
US8907881B2 (en) * 2010-04-09 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
CN102834861B (zh) 2010-04-09 2016-02-10 株式会社半导体能源研究所 液晶显示设备和驱动该液晶显示设备的方法
JP2012008197A (ja) * 2010-06-22 2012-01-12 Renesas Electronics Corp 駆動回路、駆動方法、及び表示装置、
US9064469B2 (en) * 2010-07-02 2015-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
TWI562109B (en) 2010-08-05 2016-12-11 Semiconductor Energy Lab Co Ltd Driving method of liquid crystal display device
WO2012171159A1 (zh) * 2011-06-13 2012-12-20 华为技术有限公司 负栅压功率管的供电控制方法及装置、功率放大设备、基站
TWI462077B (zh) * 2012-03-16 2014-11-21 Novatek Microelectronics Corp 驅動控制方法及相關源極驅動器
KR101333519B1 (ko) * 2012-04-30 2013-11-27 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
CN103000154A (zh) * 2012-12-05 2013-03-27 京东方科技集团股份有限公司 一种液晶面板的驱动方法、装置及显示装置
TWI490846B (zh) * 2013-03-18 2015-07-01 Chunghwa Picture Tubes Ltd 顯示裝置及其顯示面板驅動方法
CN104166262A (zh) * 2014-08-18 2014-11-26 深圳市华星光电技术有限公司 一种液晶显示面板及液晶显示装置
KR102254074B1 (ko) * 2014-10-22 2021-05-21 엘지디스플레이 주식회사 데이터 구동부 및 이를 이용한 유기전계발광표시장치
KR102227481B1 (ko) * 2014-10-24 2021-03-15 삼성디스플레이 주식회사 표시 장치
JP2017049516A (ja) * 2015-09-04 2017-03-09 株式会社ジャパンディスプレイ 液晶表示装置及び液晶表示方法
CN105575352A (zh) * 2016-03-02 2016-05-11 京东方科技集团股份有限公司 栅极驱动方法及电路、显示装置
JP7463074B2 (ja) * 2019-10-17 2024-04-08 エルジー ディスプレイ カンパニー リミテッド 表示制御装置、表示装置及び表示制御方法
CN112365862B (zh) * 2020-11-09 2021-12-03 深圳市华星光电半导体显示技术有限公司 显示面板亮度调节方法及装置
CN113178174B (zh) * 2021-03-22 2022-07-08 重庆惠科金渝光电科技有限公司 一种栅极驱动模块、栅极控制信号的生成方法和显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1173169A (ja) 1997-08-29 1999-03-16 Casio Comput Co Ltd 液晶駆動装置及び液晶駆動方法
JP3668394B2 (ja) 1999-09-13 2005-07-06 株式会社日立製作所 液晶表示装置およびその駆動方法
JP2001166280A (ja) 1999-12-10 2001-06-22 Nec Corp 液晶表示装置の駆動方法
JP2004012872A (ja) * 2002-06-07 2004-01-15 Nec Electronics Corp 表示装置及びその駆動方法
KR20050018288A (ko) * 2003-08-16 2005-02-23 삼성전자주식회사 액정표시장치
JP4551712B2 (ja) * 2004-08-06 2010-09-29 東芝モバイルディスプレイ株式会社 ゲート線駆動回路
KR20060021055A (ko) * 2004-09-02 2006-03-07 삼성전자주식회사 액정 표시 장치, 액정 표시 장치용 구동 장치 및 방법
KR101146531B1 (ko) * 2005-04-26 2012-05-25 삼성전자주식회사 표시 장치와, 이의 구동 장치 및 구동 방법
KR101157251B1 (ko) * 2005-06-28 2012-06-15 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
TWI295051B (en) 2005-07-22 2008-03-21 Sunplus Technology Co Ltd Source driver circuit and driving method for liquid crystal display device
KR101158899B1 (ko) * 2005-08-22 2012-06-25 삼성전자주식회사 액정표시장치 및 이의 구동방법
CN101059941B (zh) * 2006-04-17 2010-08-18 乐金显示有限公司 显示装置及其驱动方法
EP2071553B1 (en) * 2006-09-28 2016-03-16 Sharp Kabushiki Kaisha Liquid crystal display apparatus, driver circuit, driving method and television receiver
JP2008268886A (ja) 2007-03-29 2008-11-06 Nec Lcd Technologies Ltd 画像表示装置
JP2008268887A (ja) * 2007-03-29 2008-11-06 Nec Lcd Technologies Ltd 画像表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120111641A (ko) * 2011-04-01 2012-10-10 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101878171B1 (ko) * 2011-08-02 2018-07-13 엘지디스플레이 주식회사 평판 표시장치
KR20150076023A (ko) * 2013-12-26 2015-07-06 엘지디스플레이 주식회사 액정표시장치와 그 구동 방법
KR20170060299A (ko) * 2015-11-24 2017-06-01 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR20180119195A (ko) * 2017-04-24 2018-11-02 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법

Also Published As

Publication number Publication date
KR101310379B1 (ko) 2013-09-23
DE102009031521A1 (de) 2010-06-10
CN101751885B (zh) 2012-10-10
US8872748B2 (en) 2014-10-28
CN101751885A (zh) 2010-06-23
DE102009031521B4 (de) 2020-06-18
US20100134451A1 (en) 2010-06-03

Similar Documents

Publication Publication Date Title
KR101310379B1 (ko) 액정표시장치와 그 구동방법
US8344984B2 (en) Liquid crystal display and method of driving the same
KR101374425B1 (ko) 액정표시장치와 그 도트 인버젼 제어방법
KR101613723B1 (ko) 액정표시장치
KR101298438B1 (ko) 액정표시장치와 그 구동방법
KR101303494B1 (ko) 액정표시장치와 그 구동방법
KR101279123B1 (ko) 액정표시장치
KR101352253B1 (ko) 액정표시장치와 그 ｆｒｃ 방법
US20090160845A1 (en) Liquid crystal display and method of driving the same
US8803778B2 (en) Liquid crystal display device capable of reducing number of output channels of data driving circuit
KR20090072873A (ko) 액정표시장치와 그 구동방법
KR101585687B1 (ko) 액정표시장치
KR100389027B1 (ko) 액정표시장치 및 그 구동방법
KR20090072784A (ko) 액정표시장치와 그 구동방법
KR20100067389A (ko) 액정표시장치와 그 구동방법
KR101421439B1 (ko) 액정표시장치와 그 구동방법
KR101476882B1 (ko) 액정표시장치와 그 ｆｒｃ 방법
KR101604481B1 (ko) 액정표시장치
KR20160094513A (ko) 표시장치용 표시패널
KR102348668B1 (ko) 고속 구동용 표시장치와 그 구동방법
KR20110130707A (ko) 액정표시장치와 그 도트 인버젼 제어방법
KR100604272B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20090065120A (ko) 액정표시장치와 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 7