KR102348668B1 - 고속 구동용 표시장치와 그 구동방법 - Google Patents

Abstract

본 발명의 실시 예에 따라 표시패널, 표시패널의 데이터라인들에 데이터전압을 공급하는 소스 드라이버, 표시패널의 게이트라인들에 게이트펄스를 공급하는 게이트 드라이버, 외부로부터 인가되는 입력영상 데이터를 순차적으로 저장하는 메모리 및 메모리에 저장된 1 프레임의 입력영상 데이터를 제1 데이터그룹 내지 제k 데이터그룹(k는 2이상의 양의 정수)으로 분할하고, 입력 프레임 주파수보다 높은 출력 프레임 주파수에 따라 제1 데이터그룹 내지 제k 데이터그룹이 표시패널의 제1 블록 내지 제k 블록에 순차적으로 기입되도록 소스 드라이버 및 게이트 드라이버의 동작을 제어하는 타이밍 콘트롤러를 구비하고, 제1 데이터그룹 내지 제k 데이터그룹 각각은 n/k 시간(n은 입력 프레임 주파수에 따른 1 프레임 기간을 지시함)보다 짧은 스캔 기간 동안 해당 블록에 기입이 완료되고, n/k 시간 중에서 스캔 기간을 제외한 스킵 기간 동안 소스 드라이버의 버퍼부들에 인가되는 구동 전원이 차단되는 것을 포함한다.

Description

고속 구동용 표시장치와 그 구동방법{Display device for high-speed driving and driving method of the same}

본 발명은 고속 구동용 표시장치와 그 구동방법에 관한 것이다.

표시장치는 휴대용 정보기기, 사무기기, 컴퓨터, 텔레비젼 등, 다양한 표시기에 이용되고 있다. 표시장치는 화상 표시를 위한 표시패널과, 이 표시패널을 구동하기 위한 드라이버를 포함한다. 표시패널에는 다수의 데이터라인들과 다수의 게이트라인들이 형성되고, 이들의 교차 영역마다 화소가 형성된다. 드라이버는 데이터라인들을 구동하기 위한 소스 드라이버와 게이트라인들을 구동하기 위한 게이트 드라이버를 포함한다.

표시장치에서 소비전력을 줄이기 위한 방안은 여러 가지가 알려져 있는데, 그 중 하나가 도 1과 같은, 60Hz HRR(High Refresh Rate) 구동 방법이다. 60Hz HRR 구동 방법은 입력 프레임 주파수보다 높은 프레임 주파수로 표시장치의 화면 전체를 리플레쉬(refresh) 시킨다. 60Hz HRR 구동 방법은 60Hz 입력을 받아 프레임 메모리에 저장 후 다음 프레임 동안 저장된 데이터를 120Hz로 빠르게 출력한다. 첫 1/120s 동안 120Hz로 리플레쉬(refresh)하고, 남은 1/120s 동안 소스 드라이버 IC를 오프하여 소비전력을 저감시키는 방법이다. 상술한 바와 같이, 60Hz HRR을 구동하기 위한 방법은 60Hz의 데이터를 120Hz의 데이터로 변환시키기 위해 도 2에 도시된 바와 같이, 저장매체(저장수단)인 프레임 메모리가 반드시 필요하다. 즉, 60Hz HRR 구동 방법은 데이터가 60Hz로 들어오기 때문에 이를 120Hz로 출력하기 위해서는 한 프레임의 데이터를 미리 저장하고 있어야 한다. 이에 따라, 타이밍 콘트롤러는 반드시 프레임 메모리를 실장하여야 하기 때문에 비용이 크게 상승한다.

또한, 소비전력을 줄이기 위한 또 다른 방안은 120Hz 프레임 스킵(frame skip) 구동 방법이다. 120Hz 프레임 스킵(frame skip) 구동 방법은 60Hz가 아닌 120Hz로 구동되기 때문에 LVDS 포트 수가 60Hz와 비교하여 2배가 증가한다. 이에 따라, 120Hz 프레임 스킵(frame skip) 구동 방법은 물리적인 라인도 2배로 구성되어 커넥터도 2배로 필요하고, 유저 케이블도 2배가 필요하다.

상기에 서술한 바와 같이, 120Hz 프레임 스킵(frame skip) 구동 방법은 도 3에 도시된 바와 같이, LVDS 입력 기준으로 4 포트(port) 입력이 들어와야 하기 때문에 유저 케이블(user cable)의 데이터(data) 전송 라인(Line)이 60Hz에 비해 2배로 구성이 된다. 따라서 60Hz 인터페이스(interface)에서는 불가능한 구동 방법이며, 120Hz 인터페이스(interface)를 구성하여야 120Hz 프레임 스킵(frame skip) 구동을 할 수 있으므로 그에 따른 비용이 상승하는 문제점이 있다.

따라서, 본 발명의 목적은 입력영상 데이터를 분할한 다수의 데이터그룹이 n/k 시간(k는 2 이상의 양의 정수, n은 입력 프레임 주파수에 따른 1 프레임 기간을 지시함)보다 짧은 스캔 기간 동안 다수의 블록에 순차적으로 기입이 완료되고, n/k 시간 중에서 스캔 기간을 제외한 스킵 기간 동안 소스 드라이버의 버퍼부들에 인가되는 구동 전원이 차단되도록 제어하여 소비전력을 크게 줄일 수 있는 고속 구동용 표시장치와 그 구동방법을 제공하는 데 있다.

본 발명의 실시 예에 따라 표시패널, 표시패널의 데이터라인들에 데이터전압을 공급하는 소스 드라이버, 표시패널의 게이트라인들에 게이트펄스를 공급하는 게이트 드라이버, 외부로부터 인가되는 입력영상 데이터를 순차적으로 저장하는 메모리 및 메모리에 저장된 1 프레임의 입력영상 데이터를 제1 데이터그룹 내지 제k 데이터그룹(k는 2이상의 양의 정수)으로 분할하고, 입력 프레임 주파수보다 높은 출력 프레임 주파수에 따라 제1 데이터그룹 내지 제k 데이터그룹이 표시패널의 제1 블록 내지 제k 블록에 순차적으로 기입되도록 소스 드라이버 및 게이트 드라이버의 동작을 제어하는 타이밍 콘트롤러를 구비하고, 제1 데이터그룹 내지 제k 데이터그룹 각각은 n/k 시간(n은 입력 프레임 주파수에 따른 1 프레임 기간을 지시함)보다 짧은 스캔 기간 동안 해당 블록에 기입이 완료되고, n/k 시간 중에서 스캔 기간을 제외한 스킵 기간 동안 소스 드라이버의 버퍼부들에 인가되는 구동 전원이 차단되는 것을 포함한다.

본 발명의 실시 예에 따라 표시패널과, 표시패널의 데이터라인들에 데이터전압을 공급하는 소스 드라이버와, 표시패널의 게이트라인들에 게이트펄스를 공급하는 게이트 드라이버와, 외부로부터 인가되는 입력영상 데이터를 순차적으로 저장하는 메모리를 포함한 고속 구동용 표시장치의 구동방법에 있어서, 메모리에 저장된 1 프레임의 입력영상 데이터를 제1 데이터그룹 내지 제k 데이터그룹(k는 2이상의 양의 정수)으로 분할하는 분할단계와 입력 프레임 주파수보다 높은 출력 프레임 주파수에 따라 제1 데이터그룹 내지 제k 데이터그룹이 표시패널의 제1 블록 내지 제k 블록에 순차적으로 기입되도록 소스 드라이버 및 게이트 드라이버의 동작을 제어하는 제어단계를 구비하고, 제어단계는 제1 데이터그룹 내지 제k 데이터그룹 각각이 n/k 시간(n은 상기 입력 프레임 주파수에 따른 1 프레임 기간을 지시함)보다 짧은 스캔 기간 동안 해당 블록에 기입이 완료되는 단계와 n/k 시간 중에서 스캔 기간을 제외한 스킵 기간 동안 소스 드라이버의 버퍼부들에 인가되는 구동 전원이 차단되는 단계를 포함한다.

본 발명은 입력영상 데이터를 분할한 다수의 데이터그룹이 n/k 시간(k는 2 이상의 양의 정수, n은 입력 프레임 주파수에 따른 1 프레임 기간을 지시함)보다 짧은 스캔 기간 동안 다수의 블록에 순차적으로 기입이 완료되고, n/k 시간 중에서 스캔 기간을 제외한 스킵 기간 동안 소스 드라이버의 버퍼부들에 인가되는 구동 전원이 차단되도록 제어할 수 있다. 그 결과 소비전력이 저감될 수 있는 효과가 있다.

또한, 본 발명은 다수의 데이터그룹이 표시패널의 다수의 블록에 순차적으로 기입됨으로써, 픽셀어레이의 모든 라인 분량의 픽셀데이터가 저장될 수 있는 메모리 용량을 가지는 프레임 메모리보다 적은 메모리용량을 가지면서 동작할 수 있다. 이와 같이, 프레임 메모리 적용없이 타이밍 콘트롤러에 실장된 메모리를 활용함으로써, 생산 비용을 절감시킬 수 있는 효과가 있다.

도 1은 종래의 60Hz HRR을 통해 소비전력을 저감시키는 것을 보여주는 도면.
도 2는 종래 60Hz HRR을 구동하기 위한 블록으로 간략하게 보여주는 도면.
도 3은 종래 120Hz 프레임 스킵을 구동하기 위한 블록으로 간략하게 보여주는 도면.
도 4는 본 발명의 실시 예에 따른 고속 구동용 표시장치를 보여주는 블록도.
도 5는 본 발명의 실시 예에 따른 타이밍 콘트롤러를 보여주는 블록도.
도 6 내지 8은 본 발명에 따라 제1 데이터그룹과 제2 데이터그룹에 순차적으로 스캔 & 스킵 구동의 원리를 보여주는 모식도.
도 9는 본 발명의 실시 예에 따른 타이밍 콘트롤러에 의해 제어되는 구동 신호를 보여주는 모식도.
도 10은 본 발명의 실시 예에 따른 소스 드라이버의 일부 구성을 구체적으로 보여주는 도면.
도 11은 도 10에 의해 동작하여 소비전류를 제로화시키는 것을 보여주는 모식도.
도 12 내지 14는 본 발명의 다양한 실시 예에 따라 복수의 데이터그룹에 순차적으로 스캔 & 스킵 구동의 원리를 보여주는 모식도.
도 15는 본 발명을 구동하였을 때의 소비전력 저감 효과를 보여주는 도면.

이하, 도 4 내지 도 11을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.

도 4는 본 발명의 실시 예에 따른 고속 구동용 표시장치를 보여주는 블록도이다. 도 5는 본 발명의 실시 예에 따른 타이밍 콘트롤러를 보여주는 블록도이다. 도 6 내지 8은 본 발명에 따라 제1 데이터그룹과 제2 데이터그룹에 순차적으로 스캔 & 스킵 구동의 원리를 보여주는 모식도이다. 도 9는 본 발명의 실시 예에 따른 타이밍 콘트롤러에 의해 제어되는 구동 신호를 보여주는 모식도이다.

도 4를 참조하면, 본 발명에 따른 고속 구동용 표시장치는 액정표시장치(Liquid Crystal Display, LCD), 전계방출 표시장치(Field Emission Display: FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 유기발광 다이오드 표시장치(Organic Light Emitting Display, OLED), 전기영동 표시장치(Electrophoresis, EPD) 등의 평판 표시장치로 구현될 수 있다. 이하의 실시 예에서, 표시장치를 액정표시장치 중심으로 설명하지만, 본 발명의 표시장치는 액정표시장치에 한정되어 적용되지 않음에 주의하여야 한다.

액정표시패널(10)은 두 장의 유리기판 사이에 액정층이 형성된다. 액정표시패널(10)은 데이터라인들(15)과 게이트라인들(16)의 교차 구조에 의해 매트릭스 형태로 배치된 액정셀들(Clc)을 포함한다.

액정표시패널(10)의 하부 유리기판에는 화소 어레이가 형성된다. 화소 어레이는 데이터라인들(15)과 게이트라인들(16)의 교차부에 형성된 액정셀(Clc, 화소), 화소들의 화소전극(1)에 접속된 TFT들, 화소전극(1)과 대향되는 공통전극(2) 및 스토리지 커패시터(Cst)를 포함한다. 액정셀들(Clc) 각각은 TFT(Thin Film Transistor)에 접속되어 화소전극(1)과 공통전극(2) 사이의 전계에 의해 구동된다.

액정표시패널(10)의 상부 유리기판상에는 블랙매트릭스, 적색(R), 녹색(G), 청색(B) 컬러필터 등이 형성된다. 액정표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다.

본 발명에서 적용 가능한 액정표시패널(10)은 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드뿐만 아니라 어떠한 액정모드로도 구현될 수 있다. 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.

타이밍 콘트롤러(11)는 LVDS(Low Voltage Differential Signaling) 인터페이스 방식을 통해 호스트 시스템(14)으로부터 입력영상 데이터(RGB)를 입력받고, 입력영상 데이터(RGB)를 LVDS 인터페이스 방식을 통해 소스 드라이버(12)에 공급한다. 여기서 LVDS 인터페이스 방식에 한정되는 것은 아니며, Mini-LVDS 인터페이스 방식 또는 이피아이 블록(EPI(Embedded Clock Point-Point Interface) block) 방식도 가능하다.

타이밍 콘트롤러(11)는 호스트 시스템(14)으로부터 입력되는 입력영상 데이터(RGB)를 화소 어레이의 배치 구성에 맞춰 정렬한 후 소스 드라이버(12)에 공급한다.

타이밍 콘트롤러(11)는 호스트 시스템(14)으로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍신호를 입력받아 소스 드라이버(12)와 게이트 드라이버(13)의 동작 타이밍을 제어하기 위한 제어 신호들을 발생한다. 제어 신호들은 게이트 드라이버(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호, 소스 드라이버(12)의 동작 타이밍을 제어하기 위한 소스 타이밍 제어신호를 포함한다.

타이밍 콘트롤러(11)는 인터페이스 구동을 통한 고속 구동을 구현하기 위해 소스 드라이버(12)와 게이트 드라이버(13)의 동작을 제어한다. 타이밍 콘트롤러(11)는 제1 주파수로 입력되는 디지털 비디오 데이터(RGB)가 제1 주파수의 2배 이상인 제2 주파수에 맞춰 액정표시패널(10)의 화소 어레이에서 리프레쉬(refresh) 될 수 있도록 게이트 타이밍 제어신호와 소스 타이밍 제어신호를 적절히 생성한다. 이때 제1 주파수는 입력 프레임 주파수이면서 50~60Hz의 주파수 범위를 가질 수 있다. 제2 주파수는 출력 프레임 주파수이면서 제1 주파수의 2배 이상인 120Hz의 주파수 범위를 가질 수 있다.

타이밍 콘트롤러(11)는 도 5에 도시된 바와 같이, 호스트 시스템(14)으로부터 제1 LVDS 포트 또는 제2 LVDS 포트를 통해 타이밍신호와 입력영상 데이터(RGB)를 입력받아 수신부(LVDS Rx, 111)로 공급한다. 수신부(111)는 수신된 입력영상 데이터(RGB)를 TTL 신호로 변환하여 메모리(memory, 112)에 공급한다. 메모리(112)는 외부로부터 인가되는 입력영상 데이터를 순차적으로 저장하고 저장된 입력영상 데이터(RGB)를 이피아이 블록(EPI(Embedded Clock Point-Point Interface, 113) block)에 공급한다. 메모리(112)는 메모리 발진기(Oscillator_memory, 114)로부터 제1 주파수의 2배에 대응되는 도트 클럭(CLK)를 공급받고, 도트 클럭(CLK)의 속도에 맞춰 입력영상 데이터(RGB)를 이피아이 블록(EPI block, 113)에 공급한다. 이때 메모리는 픽셀어레이의 복수 라인 분량의 픽셀데이터가 저장될 수 있는 메모리 용량을 가진다. 또한, 라인 메모리는 픽셀어레이의 1라인 분량의 픽셀데이터가 저장될 수 있는 메모리 용량을 가진다. 이피아이 블록(EPI block, 113)은 이피아이 블록의 발진기(Oscillator_EPI block, 115)로부터 제1 주파수의 2배 이상에 대응되는 도트 클럭(CLK)를 공급받고, 도트 클럭(CLK)의 속도에 맞춰 입력영상 데이터(RGB)를 출력된다. 여기서는 이피아이 블록에 대해 설명하였으나 이에 한정되는 것은 Mini-LVDS 인터페이스 방식과 같은 다양한 인터페이스 방식도 가능하다.

게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트펄스를 발생하는 게이트 드라이버 IC(Intergrated circuit)에 인가되어 첫 번째 게이트펄스가 발생되도록 그 게이트 드라이버 IC를 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이버 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이버 IC들의 출력을 제어한다.

소스 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity: POL), 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 소스 드라이버(12)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이버(12)에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 극성제어신호(POL)는 소스 드라이버 IC들 각각으로부터 순차적으로 출력되는 데이터전압들의 극성을 제어한다. 소스 출력 인에이블신호(SOE)는 소스 드라이버(12)의 출력 타이밍을 제어한다.

또한, 타이밍 콘트롤러(11)는 도 6 및 도 7에 도시된 바와 같이, 액정표시패널(10)을 적어도 하나 이상의 블록으로 가상 분할하고, 분할된 블록에 메모리에 저장된 입력영상 데이터를 구동 순서에 맞게 순차적으로 구동시킬 수 있다.

타이밍 콘트롤러(11)는 메모리에 저장된 1 프레임의 입력영상 데이터를 제1 데이터그룹 및 제2 데이터그룹으로 분할하고, 입력 프레임 주파수보다 높은 출력 프레임 주파수에 따라 제1 데이터그룹이 액정표시패널(10)의 제1 블록 내지 제2 블록에 순차적으로 기입되도록 소스 드라이버 및 게이트 드라이버의 동작을 제어한다. 타이밍 콘트롤러(11)는 제1 데이터그룹이 n/2 시간(n은 입력 프레임 주파수에 따른 1 프레임 기간을 지시함)보다 짧은 스캔 기간 동안 해당 블록에 기입이 완료되고, n/2 시간 중에서 스캔 기간을 제외한 스킵 기간 동안 소스 드라이버의 버퍼부들에 인가되는 구동 전원이 차단되도록 제어한다.

도 8에 도시된 바와 같이, 본 발명은 한 프레임이 1080개의 라인으로 형성될 경우 표시패널의 제1 블록 및 제2 블록 각각은 540개의 라인으로 분할될 수 있다.

타이밍 콘트롤러(11)는 입력 프레임 주파수보다 높은 출력 프레임 주파수에 따라 제1 데이터그룹이 표시패널(10)의 제1 블록 및 제2 블록에 순차적으로 기입될 수 있다.

타이밍 콘트롤러(11)는 메모리에 저장된 1 프레임의 입력영상 데이터를 입력 프레임 주파수보다 높은 프레임 주파수에 따라 제1 데이터그룹이 표시패널의 제1 블록 및 제2 블록에 순차적으로 기입되도록 제어하고, 제2 데이터그룹에 공급할 입력영상 데이터를 메모리에 저장한다.

타이밍 콘트롤러(11)는 제1 데이터그룹이 n/2 시간보다 짧은 스캔 기간 동안 해당 블록에 기입을 완료한다. 이때 n은 입력 프레임 주파수에 따른 1 프레임 기간을 지시할 수 있다. 이에 따라, 제1 데이터그룹이 270 라인까지 기입되는 짧은 기간동안 해당 블록인 540 라인에 기입을 완료할 수 있다.

여기서는 타이밍 콘트롤러(11)는 제1 데이터그룹이 n/k 시간(k는 2이상의 양의 정수)보다 짧은 스캔 기간 동안 해당 블록에 기입이 완료하는 것을 설명하였으나 이에 한정되는 것은 아니며, n/k 시간과 실질적으로 동일하거나 n/k 시간보다 긴 스캔 기간 동안 제1 데이터그룹을 해당 블록에 기입을 완료시킬 수도 있다.

이에 따라, 스캔 기간과 스킵 기간 각각은 n/2k 시간으로 동일할 수도 있다. 또한, 스캔 기간이 짧아지면, 상대적으로 스킵 기간이 길어질 수 있고, 이와 반대로, 스캔 기간이 길어지면, 상대적으로 스캔 기간이 짧아질 수 있다.

타이밍 콘트롤러(11)는 도 9의 (b)에 도시된 바와 같이, 게이트 쉬프트 클럭(Gate Shift Clock, GSC)가 도 9의 (a)에 도시된 종래의 게이트 쉬프트 클럭(Gate Shift Clock, GSC)보다 짧은 시간 동안 해당 블록에 제1 데이터그룹을 빠르게 기입되도록 제어하기 위해 게이트 쉬프트 클럭의 진폭을 줄일 수 있다. 이와 아울러 소스 드라이버(12)의 소스 출력 인에이블신호(Source Output Enable, SOE)를 제어하여 제1 데이터그룹의 스캔에 동기되는 데이터전압을 데이터라인들에 공급한다. 그리고 타이밍 콘트롤러(11)는 해당 블록에 기입이 완료되고 남은 제1 스킵 기간 동안 소스 드라이버(12)의 동작을 중지할 수 있다.

이후 타이밍 콘트롤러(11)는 입력 프레임 주파수보다 높은 출력 프레임 주파수에 따라 제2 데이터그룹이 액정표시패널(10)의 제1 블록 내지 제2 블록에 순차적으로 기입되도록 소스 드라이버 및 게이트 드라이버의 동작을 제어한다. 타이밍 콘트롤러(11)는 제2 데이터그룹이 n/2 시간(n은 입력 프레임 주파수에 따른 1 프레임 기간을 지시함)보다 짧은 스캔 기간 동안 해당 블록에 기입이 완료되고, n/2 시간 중에서 스캔 기간을 제외한 스킵 기간 동안 소스 드라이버의 버퍼부들에 인가되는 구동 전원이 차단되도록 제어한다. 제2 데이터그룹이 스캔과 스킵을 구동하는 방법은 제1 데이터그룹이 스캔과 스킵을 구동하는 방법과 실질적으로 동일함으로 이에 대한 자세한 설명은 생략하기로 한다.

상술한 바와 같이, 타이밍 콘트롤러(11)는 제1 데이터그룹 및 제2 데이터그룹 각각이 n/k 시간(n은 입력 프레임 주파수에 따른 1 프레임 기간을 지시함)보다 짧은 스캔 기간 동안 해당 블록에 기입이 완료되고, n/k 시간 중에서 스캔 기간을 제외한 스킵 기간 동안 소스 드라이버의 버퍼부들에 인가되는 구동 전원이 차단되도록 제어한다.

즉, 타이밍 콘트롤러(11)는 고속 구동으로 짧은 스캔 기간 동안 해당 블록에 기입이 완료한 후 버퍼동작 제어신호를 생성하고, 스캔 시간을 제외한 스킵 기간 동안 소스 드라이버의 동작을 오프한다.

도 9의 (b)에 도시된 바와 같이, 타이밍 콘트롤러(11)는 해당 블록에 기입이 완료되면 버퍼동작 제어신호(LITEST)를 온 레벨(LV1)로 발생하고, 스킵 기간 동안 버퍼동작 제어신호(LITEST)를 오프 레벨(LV2)로 발생하여 도 10에 도시된 소스 드라이버(12)의 제1 및 제2 전원스위치(SW1, SW2)의 스위칭을 제어한다. 도 9의 (b)에는 예시적으로 제1 레벨(LV1)이 온 레벨로, 그리고 제2 레벨(LV2)이 오프 레벨로 도시되어 있으나, 도 10의 제1 및 제2 전원스위치(SW1)의 타입(P 타입, N 타입 등)에 따라, 온 레벨과 오프 레벨은 달라질 수 있다. 소스 드라이버(12)의 버퍼부들에 인가되는 구동 전원(고전위 구동전압, 기저전압)은, 버퍼동작 제어신호(LITEST)가 제1 레벨(LV1)로 발생될 때에는 차단되지 않는 반면에, 버퍼동작 제어신호(LITEST)가 제2 레벨(LV2)로 발생될 때에는 차단된다. 타이밍 콘트롤러(11)는 제1 데이터그룹 또는 제2 데이터그룹이 스캔 기간에서 기입이 완료된 이후의 잔여 기간, 즉 스킵 기간 동안 소스 드라이버(12)의 구동이 정지되도록 제어함과 아울러, 소스 드라이버(12)에 인가되는 구동 전원을 차단하여 소스 드라이버(12)의 버퍼부들에 흐르는 정적 전류를 제거할 수 있다. 그 결과 소스 드라이버(12)의 소비전력을 획기적으로 줄일 수 있다.

소스 드라이버(12)는 쉬프트 레지스터, 래치 어레이, 디지털-아날로그 변환기, 출력회로 등을 포함한다. 소스 드라이버(12)는 소스 타이밍 제어신호에 따라 디지털 비디오 데이터(RGB)를 래치한 후, 래치된 데이터를 아날로그 정극성/부극성 감마보상전압으로 변환하여 소정 주기로 극성이 반전되는 데이터전압들을 다수의 출력 채널들을 통해 데이터라인들(15)에 공급한다. 출력회로는 다수의 버퍼부들을 포함한다. 버퍼부들은 출력 채널들에 연결되며, 출력 채널들 각각은 데이터라인들(15)에 일대일로 접속된다. 소스 드라이버(12)는 소비전력을 줄이기 위해 출력 채널들로 출력되는 데이터전압들의 극성을 컬럼 인버젼 방식으로 제어한다. 컬럼 인버젼 방식에 의거하여, 동일 출력 채널에서 출력되는 데이터전압의 극성은 프레임 단위로 반전될 수 있다. 그리고 이웃한 출력 채널에서 출력되는 데이터전압들의 극성은 서로 반대된다.

게이트 드라이버(13)는 쉬프트 레지스터와 레벨 쉬프터를 이용하여 게이트 타이밍 제어신호들에 따라 게이트펄스를 게이트라인들(16)에 전술한 인터레이스 구동방식으로 공급한다. 게이트 드라이버(13)의 쉬프트 레지스터는 GIP(Gate-driver In Panel) 방식에 따라 하부 유리기판상에 직접 형성될 수 있다.

도 10은 소스 드라이버(12)의 일부 구성을 구체적으로 보여준다. 그리고 도 11은 도 10에 의해 동작하여 소비전류를 제로화시키는 것을 보여준다.

도 10 및 도 11을 참조하면, 소스 드라이버(12)는 입력 디지털 비디오 데이터를 정극성 감마보상전압으로 변환하는 제1 디지털-아날로그 변환부(P-DAC)와, 정극성 감마보상전압을 완충하여 출력하는 제1 버퍼부(BUF1)와, 입력 디지털 비디오 데이터를 부극성 감마보상전압으로 변환하는 제2 디지털-아날로그 변환부(N-DAC)와, 부극성 감마보상전압을 완충하여 출력하는 제2 버퍼부(BUF2)를 포함한다.

제1 버퍼부(BUF1)와 제2 버퍼부(BUF2)에는 고전위 구동전압(VDD)과 기저전압(GND), 및 이들(VDD, GND) 사이의 중간전위 구동전압(HVDD)이 인가된다. 중간전위 구동전압(HVDD)의 전압 레벨은 고전위 구동전압(VDD)의 절반에 해당되며, 액정표시패널(10)에 인가되는 공통전압(Vcom)과 실질적으로 동일하게 선택될 수 있다.

제1 버퍼부(BUF1)는 고전위 구동전압(VDD)과 기저전압(GND)에 의해 동작되는 제1 입력부(PI)와, 고전위 구동전압(VDD)과 중간전위 구동전압(HVDD)에 의해 동작되는 제1 출력부(PO)를 포함한다.

제2 버퍼부(BUF2)는 고전위 구동전압(VDD)과 기저전압(GND)에 의해 동작되는 제2 입력부(NI)와, 중간전위 구동전압(HVDD)과 기저전압(GND)에 의해 동작되는 제2 출력부(NO)를 포함한다.

제1 출력부(PO)의 스위칭 작용에 의해 제1 동적 전류(dynamic current, DIDD1)가 제1 출력부(PO)로부터 유출되거나, 또는 제2 동적 전류(DIDD2)가 제1 출력부(PO)에 유입된다. 그리고 제2 출력부(NO)의 스위칭 작용에 의해 제3 동적 전류(dynamic current, DIDD3)가 제2 출력부(NO)로부터 유출되거나, 또는 제4 동적 전류(DIDD4)가 제2 출력부(NO)에 유입된다. 여기서, 제1 및 제3 동적 전류(DIDD1, DIDD3)는 고계조 화상을 구현할 때 출력 채널들(CH1, CH2)을 통해 데이터라인들로 흘러나가고, 제2 및 제4 동적 전류(DIDD2, DIDD4)는 저계조 화상을 구현할 때 데이터라인으로부터 출력 채널들(CH1, CH2)을 경유하여 흘러들어온다.

소스 드라이버(12)에는 이웃한 출력 채널들(CH1, CH2)에서 출력되는 데이터전압들의 극성이 서로 반대되고, 동일 출력 채널에서 출력되는 데이터전압의 극성이 프레임 단위로 반전되도록 하기 위해, 제1 내지 제4 극성반전 스위치(OS1, OS2, OS3, OS4)가 더 마련될 수 있다. 제1 및 제4 극성반전 스위치(OS1, OS4)의 온 타임은 제2 및 제3 극성반전 스위치(OS2, OS3)의 온 타임과 프레임 단위로 교번된다. 예를 들어, 도 10과 같이 60Hz 인터레이스 구동시, 제1 및 제4 극성반전 스위치(OS1, OS4)는 제1 프레임에서 온 되고 제2 프레임에서 오프되는 반면, 제2 및 제3 극성반전 스위치(OS2, OS3)는 제1 프레임에서 오프 되고 제2 프레임에서 온 될 수 있다. 극성반전 스위치들(OS1, OS2, OS3, OS4)의 교번 동작을 통해, 본 발명은 제1 디지털-아날로그 변환부(P-DAC)의 개수와 제2 디지털-아날로그 변환부(N-DAC)의 개수를 각각 절반으로 줄일 수 있다.

본 발명은 각 프레임의 스킵 기간에서 정적 전류(SIDD)를 완전히 차단하기 위하여, 고전위 구동전압(VDD)의 입력단과 제1 출력부(PO) 사이에 접속된 제1 전원스위치(SW1)와, 기저전압(GND)의 입력단과 제2 출력부(NO) 사이에 접속된 제2 전원스위치(SW2)를 구비한다.

제1 및 제2 전원스위치(SW1, SW2)는 타이밍 콘트롤러(11)로부터 입력되는 버퍼동작 제어신호(LITEST)에 응답하여 턴 온(Turn on) 또는 턴 오프(Turn off) 된다. 제1 및 제2 전원스위치(SW1, SW2)는 하나의 프레임의 제1스캔 기간과 제2 스캔 기간 동안 온 레벨(LV1)의 버퍼동작 제어신호(LITEST)에 따라 턴(Turn on) 온 되고, 하나의 프레임의 스킵 기간 동안 오프 레벨(LV2)의 버퍼동작 제어신호(LITEST)에 따라 턴 오프(Turn off) 된다. 하나의 프레임의 스킵 기간에서 제1 및 제2 전원스위치(SW1, SW2)가 턴 오프(Turn off) 되면, 정적 전류가 흐를 수 있는 폐루프가 해소된다.

따라서, 고전위 구동전압(VDD)의 입력단과 제1 버퍼부(BUF1) 사이에 흐르는 정적 전류와 기저전압(GND)의 입력단과 제2 버퍼부(BUF2) 사이에 흐르는 정적 전류가 각 프레임의 스킵 기간에서 완전히 차단되게 된다.

지금까지 설명한 본 발명은 제1 데이터그룹 및 제2 데이터그룹이 표시패널의 제1 블록 내지 제2 블록에 순차적으로 기입됨으로써, 픽셀어레이의 모든 라인 분량의 픽셀데이터가 저장될 수 있는 메모리 용량을 가지는 프레임 메모리보다 적은 메모리용량을 가질 수 있다. 이에 따라, 본 발명은 프레임 메모리의 메모리용량보다 작은 1/2의 메모리용량으로 동작할 수 있다.

도 12 내지 도 14는 본 발명의 다양한 실시 예에 따라 복수의 데이터그룹에 순차적으로 스캔 & 스킵 구동의 원리를 보여준다.

도 12 및 도 13에 도시된 바와 같이, 본 발명은 한 프레임이 1080개의 라인으로 형성될 경우 제1 블록 내지 제4 블록 각각은 270개의 라인으로 분할될 수 있다.

타이밍 콘트롤러(11)는 입력 프레임 주파수보다 높은 출력 프레임 주파수에 따라 제1 데이터그룹이 표시패널(10)의 제1 블록 내지 제4 블록에 순차적으로 기입될 수 있다.

타이밍 콘트롤러(11)는 제1 데이터그룹이 n/4 시간보다 짧은 스캔 기간 동안 제1 블록에 기입을 완료한다. 이때 n은 입력 프레임 주파수에 따른 1 프레임 기간을 지시할 수 있다. 이에 따라, 제1 데이터그룹이 135 라인까지 기입되는 짧은 기간동안 제1 블록인 270 라인에 기입을 완료할 수 있다. 타이밍 콘트롤러(11)는 제1 데이터그룹이 n/4 시간보다 짧은 스캔 기간 동안 제1 블록에 기입을 완료되면, 스킵 기간 이후에 순차적으로 제2 블록 내지 제4 블록에 기입을 완료할 수 있다.

또한, 타이밍 콘트롤러(11)는 입력 프레임 주파수보다 높은 출력 프레임 주파수에 따라 제2 데이터그룹이 액정표시패널(10)의 제1 블록 내지 제4 블록에 순차적으로 기입되도록 소스 드라이버 및 게이트 드라이버의 동작을 제어한다. 타이밍 콘트롤러(11)는 제2 데이터그룹이 n/4 시간(n은 입력 프레임 주파수에 따른 1 프레임 기간을 지시함)보다 짧은 스캔 기간 동안 해당 블록에 기입이 완료되고, n/4 시간 중에서 스캔 기간을 제외한 스킵 기간 동안 소스 드라이버의 버퍼부들에 인가되는 구동 전원이 차단되도록 제어한다.

그리고 본 발명은 제1 블록 내지 제4 블록의 스킵 기간 동안 소스 드라이버(12)에 추가된 제1 및 제2 전원 스위치(SW1, SW2)를 오프(off)시켜, 고전위 구동전압(VDD)의 입력단과 제1 버퍼부(BUF1) 사이에 흐르는 정적 전류와, 기저전압(GND)의 입력단과 제2 버퍼부(BUF2) 사이에 흐르는 정적 전류를 차단한다. 이에 대한 자세한 설명은 앞에서 이미 설명하였으므로 생략하기로 한다.

상술한 바와 같이, 타이밍 콘트롤러(11)는 제1 데이터그룹 및 제2 데이터그룹 각각이 n/4 시간(n은 입력 프레임 주파수에 따른 1 프레임 기간을 지시함)보다 짧은 스캔 기간 동안 제1 블록 내지 제4 블록에 순차적으로 기입이 완료되고, n/4 시간 중에서 스캔 기간을 제외한 스킵 기간 동안 소스 드라이버의 버퍼부들에 인가되는 구동 전원이 차단되도록 제어할 수 있다.

즉, 본 발명은 제1 데이터그룹 및 제2 데이터그룹이 표시패널의 제1 블록 내지 제4 블록에 순차적으로 기입됨으로써, 픽셀어레이의 모든 라인 분량의 픽셀데이터가 저장될 수 있는 메모리 용량을 가지는 프레임 메모리보다 적은 메모리용량을 가질 수 있다. 이에 따라, 본 발명은 프레임 메모리의 메모리용량보다 작은 1/4의 메모리용량으로 동작할 수 있다.

도 14에 도시된 바와 같이, 발명은 한 프레임이 1080개의 라인으로 형성될 경우 제1 블록 내지 제8 블록 각각은 135개의 라인으로 분할될 수 있다.

타이밍 콘트롤러(11)는 입력 프레임 주파수보다 높은 출력 프레임 주파수에 따라 제1 데이터그룹이 표시패널(10)의 제1 블록 내지 제8 블록에 순차적으로 기입될 수 있다.

타이밍 콘트롤러(11)는 제1 데이터그룹이 n/8 시간보다 짧은 스캔 기간 동안 제1 블록에 기입을 완료한다. 이때 n은 입력 프레임 주파수에 따른 1 프레임 기간을 지시할 수 있다. 이에 따라, 제1 데이터그룹이 67~68 라인까지 기입되는 짧은 기간동안 제1 블록인 135 라인에 기입을 완료할 수 있다. 타이밍 콘트롤러(11)는 제1 데이터그룹이 n/8 시간보다 짧은 스캔 기간 동안 제1 블록에 기입을 완료되면, 스킵 기간 이후에 순차적으로 제2 블록 내지 제8 블록에 기입을 완료할 수 있다.

또한, 타이밍 콘트롤러(11)는 입력 프레임 주파수보다 높은 출력 프레임 주파수에 따라 제2 데이터그룹이 액정표시패널(10)의 제1 블록 내지 제8 블록에 순차적으로 기입되도록 소스 드라이버 및 게이트 드라이버의 동작을 제어한다. 타이밍 콘트롤러(11)는 제2 데이터그룹이 n/8 시간(n은 입력 프레임 주파수에 따른 1 프레임 기간을 지시함)보다 짧은 스캔 기간 동안 해당 블록에 기입이 완료되고, n/8 시간 중에서 스캔 기간을 제외한 스킵 기간 동안 소스 드라이버의 버퍼부들에 인가되는 구동 전원이 차단되도록 제어한다.

그리고 본 발명은 제1 블록 내지 제8 블록의 스킵 기간 동안 소스 드라이버(12)에 추가된 제1 및 제2 전원 스위치(SW1, SW2)를 오프(off)시켜, 고전위 구동전압(VDD)의 입력단과 제1 버퍼부(BUF1) 사이에 흐르는 정적 전류와, 기저전압(GND)의 입력단과 제2 버퍼부(BUF2) 사이에 흐르는 정적 전류를 차단한다. 이에 대한 자세한 설명은 앞에서 이미 설명하였으므로 생략하기로 한다.

상술한 바와 같이, 타이밍 콘트롤러(11)는 제1 데이터그룹 및 제2 데이터그룹 각각이 n/8 시간(n은 입력 프레임 주파수에 따른 1 프레임 기간을 지시함)보다 짧은 스캔 기간 동안 제1 블록 내지 제8 블록에 순차적으로 기입이 완료되고, n/4 시간 중에서 스캔 기간을 제외한 스킵 기간 동안 소스 드라이버의 버퍼부들에 인가되는 구동 전원이 차단되도록 제어할 수 있다.

즉, 본 발명은 제1 데이터그룹 및 제2 데이터그룹이 표시패널의 제1 블록 내지 제8 블록에 순차적으로 기입됨으로써, 픽셀어레이의 모든 라인 분량의 픽셀데이터가 저장될 수 있는 메모리 용량을 가지는 프레임 메모리보다 적은 메모리용량을 가질 수 있다. 이에 따라, 본 발명은 프레임 메모리의 메모리용량보다 작은 1/8의 메모리용량으로 동작할 수 있다.

도 15는 본 발명이 스킵 기간 동안 소스 드라이버가 오프되는 시간에 따라 소비전력 저감 효과를 보여준다.

도 15를 참조하면, 본 발명의 스킵 기간 동안 소스 드라이버가 오프되는 시간이 증가할수록 소비전력이 60Hz 노멀 구동시의 소비전력 대비 크게 감소하고 있음을 알 수 있다.

상술한 바와 같이 본 발명은 제1 데이터그룹 및 제2 데이터그룹으로 분할된 입력영상 데이터를 입력 프레임 주파수보다 높은 주파수인 출력 프레임 주파수로 제1 블록 내지 제K 블록에 순차적으로 기입 완료하고, 스캔 기간을 제외한 나머지 스킵 기간에 정적 전류의 발생을 차단하여 소스 드라이버의 소비전력을 크게 줄일 수 있다.

또한, 본 발명은 표시패널의 블록을 다수 개로 분할하여 순차적으로 기입됨으로써, 픽셀어레이의 모든 라인 분량의 픽셀데이터가 저장될 수 있는 메모리 용량을 가지는 프레임 메모리보다 적은 메모리용량을 가질 수 있다. 이에 따라, 생산비용을 절감시킬 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10 : 액정표시패널 11 : 타이밍 콘트롤러
12 : 소스 드라이버 13 : 게이트 드라이버
15 : 데이터라인들 16 : 게이트라인들

Claims (9)

1. 표시패널;
   상기 표시패널의 데이터라인들에 데이터전압을 공급하는 소스 드라이버;
   상기 표시패널의 게이트라인들에 게이트펄스를 공급하는 게이트 드라이버;
   외부로부터 인가되는 입력영상 데이터를 순차적으로 저장하는 메모리; 및
   상기 메모리에 저장된 1 프레임의 입력영상 데이터를 제1 데이터그룹 내지 제k 데이터그룹(k는 2이상의 양의 정수)으로 분할하고, 입력 프레임 주파수보다 높은 출력 프레임 주파수에 따라 상기 제1 데이터그룹 내지 제k 데이터그룹이 상기 표시패널의 제1 블록 내지 제k 블록에 순차적으로 기입되도록 상기 소스 드라이버 및 게이트 드라이버의 동작을 제어하는 타이밍 콘트롤러를 구비하고,
   상기 제1 데이터그룹 내지 제k 데이터그룹 각각은 n/k 시간(n은 상기 입력 프레임 주파수에 따른 1 프레임 기간을 지시함)보다 짧은 스캔 기간 동안 해당 블록에 기입이 완료되고, 상기 n/k 시간 중에서 상기 스캔 기간을 제외한 스킵 기간 동안 상기 소스 드라이버의 버퍼부들에 인가되는 구동 전원이 차단되는 고속 구동용 표시장치.
2. 제1 항에 있어서,
   상기 스캔 기간과 상기 스킵 기간 각각은 n/2k 시간인 것을 특징으로 하는 고속 구동용 표시장치.
3. 제1 항에 있어서,
   상기 타이밍 콘트롤러는 상기 해당 블록에 기입이 완료되면, 버퍼동작 제어신호를 생성하고,
   상기 스캔 기간 동안 상기 버퍼동작 제어신호를 온 레벨로 유지하고, 상기 스킵 기간 동안 상기 버퍼동작 제어신호를 오프 레벨로 유지하는 것을 특징으로 하는 고속 구동용 표시장치.
4. 제1 항에 있어서,
   상기 스킵 기간 동안 상기 소스 드라이버의 데이터전압을 공급하는 동작은 중지되는 것을 특징으로 하는 고속 구동용 표시장치.
5. 제3 항에 있어서,
   상기 소스 드라이버의 상기 버퍼부들은,
   고전위 구동전압과 기저전압에 의해 동작되는 제1 입력부와, 상기 고전위 구동전압과 중간전위 구동전압에 의해 동작되는 제1 출력부를 포함하여 정극성 감마보상전압을 완충하여 출력하는 제1 버퍼부;
   상기 고전위 구동전압과 상기 기저전압에 의해 동작되는 제2 입력부와, 상기 기저전압과 중간전위 구동전압에 의해 동작되는 제2 출력부를 포함하여 부극성 감마보상전압을 완충하여 출력하는 제2 버퍼부;
   상기 고전위 구동전압의 입력단과 상기 제1 출력부 사이에 접속된 제1 전원스위치; 및
   상기 기저전압의 입력단과 상기 제2 출력부 사이에 접속된 제2 전원스위치를 구비하고;
   상기 제1 전원스위치와 상기 제2 전원스위치는 상기 버퍼동작 제어신호에 응답하여, 상기 스캔 기간 동안 온 되고, 상기 스킵 기간 동안 오프 되는 것을 특징으로 하는 고속 구동용 표시장치.
6. 표시패널과, 상기 표시패널의 데이터라인들에 데이터전압을 공급하는 소스 드라이버와, 상기 표시패널의 게이트라인들에 게이트펄스를 공급하는 게이트 드라이버와, 외부로부터 인가되는 입력영상 데이터를 순차적으로 저장하는 메모리를 포함한 고속 구동용 표시장치의 구동방법에 있어서,
   상기 메모리에 저장된 1 프레임의 입력영상 데이터를 제1 데이터그룹 내지 제k 데이터그룹(k는 2이상의 양의 정수)으로 분할하는 분할단계;와
   입력 프레임 주파수보다 높은 출력 프레임 주파수에 따라 상기 제1 데이터그룹 내지 제k 데이터그룹이 상기 표시패널의 제1 블록 내지 제k 블록에 순차적으로 기입되도록 상기 소스 드라이버 및 게이트 드라이버의 동작을 제어하는 제어단계;를 구비하고,
   상기 제어단계는
   상기 제1 데이터그룹 내지 제k 데이터그룹 각각은 n/k 시간(n은 상기 입력 프레임 주파수에 따른 1 프레임 기간을 지시함)보다 짧은 스캔 기간 동안 해당 블록에 기입이 완료되는 단계;와,
   상기 n/k 시간 중에서 상기 스캔 기간을 제외한 스킵 기간 동안 상기 소스 드라이버의 버퍼부들에 인가되는 구동 전원이 차단되는 단계;를 포함하는 것을 특징으로 하는 고속 구동용 표시장치의 구동방법.
7. 제6 항에 있어서,
   상기 스캔 기간과 상기 스킵 기간은 n/2k 시간으로 설정되는 것을 특징으로 하는 고속 구동용 표시장치의 구동방법.
8. 제6 항에 있어서,
   상기 해당 블록에 기입이 완료되면, 버퍼동작 제어신호를 생성하고, 상기 스캔 기간 동안 상기 버퍼동작 제어신호를 온 레벨로 유지하고, 상기 스킵 기간 동안 상기 버퍼동작 제어신호를 오프 레벨로 유지하는 것을 특징으로 하는 고속 구동용 표시장치의 구동방법.
9. 제6 항에 있어서,
   상기 스킵 기간 동안 상기 소스 드라이버의 데이터전압을 공급하는 동작은 중지되는 것을 특징으로 하는 고속 구동용 표시장치의 구동방법.

Images