KR102050380B1 - 저속 구동용 표시장치와 그 구동방법 - Google Patents

Abstract

본 발명에 따른 저속 구동용 표시장치는 다수의 게이트라인들과 다수의 데이터라인들이 교차되고 그 교차부마다 화소가 형성된 표시패널; 및 상기 데이터라인들에 데이터전압을 공급하는 소스 드라이버; 상기 게이트라인들에 게이트펄스를 공급하는 게이트 드라이버; 및 1 프레임을 n(n은 양의 정수)개의 서브 프레임들로 시분할함과 아울러 상기 게이트라인들을 n개의 게이트 그룹들로 그룹핑하고, 각 서브 프레임에서 상기 게이트 드라이버의 동작을 제어하여 1 서브 프레임 기간의 일부에 해당되는 스캔 기간 동안 대응 게이트 그룹에 대한 스캔을 완료하고, 버퍼동작 제어신호를 발생하여 상기 1 서브 프레임 기간 중에서 상기 스캔 기간을 제외한 나머지에 해당되는 스킵 기간 동안 상기 소스 드라이버의 버퍼부들에 인가되는 구동 전원을 차단하는 타이밍 콘트롤러를 구비한다.

Description

저속 구동용 표시장치와 그 구동방법{Display Device For Low-speed Driving And Driving Method Of The Same}

본 발명은 저속 구동용 표시장치와 그 구동방법에 관한 것이다.

표시장치는 휴대용 정보기기, 사무기기, 컴퓨터, 텔레비젼 등, 다양한 표시기에 이용되고 있다. 표시장치는 화상 표시를 위한 표시패널과, 이 표시패널을 구동하기 위한 드라이버를 포함한다. 표시패널에는 다수의 데이터라인들과 다수의 게이트라인들이 형성되고, 이들의 교차 영역마다 화소가 형성된다. 드라이버는 데이터라인들을 구동하기 위한 소스 드라이버와 게이트라인들을 구동하기 위한 게이트 드라이버를 포함한다.

표시장치에서 소비전력을 줄이기 위한 방안은 여러 가지가 알려져 있는데, 그 중 하나가 저속 구동 기술이다. 저속 구동 기술은 입력 프레임 주파수보다 낮은 프레임 주파수로 표시장치의 화면 전체를 리프레쉬 시킨다. 저속 구동 기술은 도 1과 같은 인터레이스 구동(interlace driving)을 통해 구현될 수 있다. 인터레이스 구동은 1 프레임을 다수의 서브 프레임들로 시분할하고, 각 서브 프레임에서 구동되는 게이트라인들을 서로 다르게 한다. 즉, 게이트라인들이 각 서브 프레임에서 분산 구동됨으로써 인터레이스 구동이 구현된다.

일 예로, 도 1과 같이 호스트로부터 60Hz의 입력 프레임 주파수로 영상이 입력될 때, 표시장치는 도 2와 같이 1 프레임을 제1 서브 프레임(SF1)과 제2 서브 프레임(SF2)으로 분할하고, 제1 서브 프레임(SF1)에서 기수 게이트라인들(G1,G3,G5,G7)을 순차 스캔하고, 제2 서브 프레임(SF2)에서 우수 게이트라인들(G2,G4,G6,G8)을 순차 스캔함으로써, 30Hz 인터레이스 구동을 구현한다. 30Hz 인터레이스 구동시 게이트라인 1개를 스캔하는 데 소요되는 1 게이트 타임(1 수평라인에 배치된 화소들의 충전 타임을 지시함)은 2H로서, 이는 60Hz의 노멀 구동시의 1 게이트 타임인 1H에 비해 2배로 증가한다.

다른 예로, 도 1과 같이 호스트로부터 60Hz의 입력 프레임 주파수로 영상이 입력될 때, 표시장치는 도 3과 같이 1 프레임을 제1 서브 프레임(SF1), 제2 서브 프레임(SF2), 제3 서브 프레임(SF3), 및 제4 서브 프레임(SF4)으로 분할하고, 제1 서브 프레임(SF1)에서 제4m+1(m은 0과 자연수) 게이트라인들(G1,G5)을 순차 스캔하고, 제2 서브 프레임(SF2)에서 제4m+2 게이트라인들(G2,G6)을 순차 스캔하고, 제4m+3 게이트라인들(G3,G7)을 순차 스캔하고, 제4 서브 프레임(SF4)에서 제4m+4 게이트라인들(G4,G8)을 순차 스캔함으로써, 15Hz 인터레이스 구동을 구현한다. 15Hz 인터레이스 구동시 게이트라인 1개를 스캔하는 데 소요되는 1 게이트 타임은 4H로서, 이는 60Hz의 노멀 구동시의 1 게이트 타임인 1H에 비해 4배로 증가한다.

인터레이스 구동에서 서브 프레임 개수를 늘릴수록 1 프레임 기간은 증가하고 그에 따라 프레임 주파수는 감소한다. 저속 구동을 위해 프레임 주파수가 60Hz에서 그보다 점점 줄어들수록, 소스 드라이버에서 데이터전압의 공급에 이용되는 데이터 트랜지션 주파수(data transition frequency)는 감소한다.

소스 드라이버는 도 4와 같이 입력 디지털 비디오 데이터를 정극성 감마보상전압으로 변환하는 제1 디지털-아날로그 변환부(P-DAC)와, 정극성 감마보상전압을 완충하여 출력하는 제1 버퍼부(BUF1)와, 입력 디지털 비디오 데이터를 부극성 감마보상전압으로 변환하는 제2 디지털-아날로그 변환부(N-DAC)와, 부극성 감마보상전압을 완충하여 출력하는 제2 버퍼부(BUF2)를 포함한다. 제1 버퍼부(BUF1)와 제2 버퍼부(BUF2)에는 고전위 구동전압(VDD)과 기저전압(GND), 및 이들(VDD,GND) 사이의 중간전위 구동전압(HVDD)이 인가된다. 제1 버퍼부(BUF1)는 고전위 구동전압(VDD)과 기저전압(GND)에 의해 동작되는 제1 입력부(PI)와, 고전위 구동전압(VDD)과 중간전위 구동전압(HVDD)에 의해 동작되는 제1 출력부(PO)를 포함한다. 제2 버퍼부(BUF2)는 고전위 구동전압(VDD)과 기저전압(GND)에 의해 동작되는 제2 입력부(NI)와, 중간전위 구동전압(HVDD)과 기저전압(GND)에 의해 동작되는 제2 출력부(NO)를 포함한다.

고전위 구동전압(VDD)의 입력단과 제1 버퍼부(BUF1) 사이에는 정적 전류(static current, SIDD)가 흐르며, 또한 제2 버퍼부(BUF2)와 기저전압(GND)의 입력단 사이에도 정적 전류(SIDD)가 흐른다. 제1 출력부(PO)의 스위칭 작용에 의해 제1 동적 전류(dynamic current, DIDD1)가 제1 출력부(PO)로부터 유출되거나, 또는 제2 동적 전류(DIDD2)가 제1 출력부(PO)에 유입된다. 그리고, 제2 출력부(NO)의 스위칭 작용에 의해 제3 동적 전류(dynamic current, DIDD3)가 제2 출력부(NO)로부터 유출되거나, 또는 제4 동적 전류(DIDD4)가 제2 출력부(NO)에 유입된다. 여기서, 제1 및 제3 동적 전류(DIDD1,DIDD3)는 고계조 화상을 구현할 때 데이터라인으로 흘러나가고, 제2 및 제4 동적 전류(DIDD2,DIDD4)는 저계조 화상을 구현할 때 데이터라인으로부터 흘러들어온다.

저속 구동에 의해 데이터 트랜지션 주파수가 줄어들면 소스 드라이버의 버퍼부들을 통해 흐르는 동적 전류가 감소하게 되므로, 소스 드라이버에서 소모되는 소비전력도 어느 정도 경감된다.

다만, 저속 구동에 의한 동적 전류는 일정 시간 경과 후의 특정 시점에서 정적 전류 레벨로 세츄레이션(sturation) 되고, 더욱이 정적 전류는 저속 구동에 따른 데이터 트랜지션 주파수의 경감에 상관없이 항상 발생되므로, 기존의 저속 구동 기술은 소스 드라이버에서 소모되는 소비전력을 획기적으로 줄이는 데 한계가 있다.

따라서, 본 발명의 목적은 저속 구동 구현시 각 서브 프레임의 일부 기간 동안 정적 전류의 발생을 차단하여 소스 드라이버의 소비전력을 크게 줄일 수 있도록 한 저속 구동용 표시장치와 그 구동방법을 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 저속 구동용 표시장치는 다수의 게이트라인들과 다수의 데이터라인들이 교차되고 그 교차부마다 화소가 형성된 표시패널; 및 상기 데이터라인들에 데이터전압을 공급하는 소스 드라이버; 상기 게이트라인들에 게이트펄스를 공급하는 게이트 드라이버; 및 1 프레임을 n(n은 양의 정수)개의 서브 프레임들로 시분할함과 아울러 상기 게이트라인들을 n개의 게이트 그룹들로 그룹핑하고, 각 서브 프레임에서 상기 게이트 드라이버의 동작을 제어하여 1 서브 프레임 기간의 일부에 해당되는 스캔 기간 동안 대응 게이트 그룹에 대한 스캔을 완료하고, 버퍼동작 제어신호를 발생하여 상기 1 서브 프레임 기간 중에서 상기 스캔 기간을 제외한 나머지에 해당되는 스킵 기간 동안 상기 소스 드라이버의 버퍼부들에 인가되는 구동 전원을 차단하는 타이밍 콘트롤러를 구비한다.

각 서브 프레임에서, 상기 스캔 기간은 상기 1 서브 프레임 기간의 1/n 기간으로 설정되고, 상기 스캔 기간에 이은 상기 스킵 기간은 상기 1 서브 프레임 기간의 (n-1)/n 기간으로 설정된다.

상기 타이밍 콘트롤러는, 각 서브 프레임에서 1개의 게이트라인이 스캔되는 1 게이트 타임을 1 프레임기간/게이트라인들의 개수로 정의되는 1H로 설정함과 아울러, 동일 서브 프레임 내에서 이웃한 게이트펄스들의 라이징에지 간격을 상기 1H로 설정한다.

상기 각 서브 프레임의 상기 스킵 기간 동안 상기 게이트 드라이버의 스캔 동작 및 상기 소스 드라이버의 데이터전압 공급 동작은 중지된다.

상기 버퍼동작 제어신호는, 상기 각 서브 프레임의 상기 스캔 기간 동안 온 레벨로 발생되고, 상기 각 서브 프레임의 상기 스킵 기간 동안 오프 레벨로 발생된다.

상기 소스 드라이버의 상기 버퍼부들은, 고전위 구동전압과 기저전압에 의해 동작되는 제1 입력부와, 상기 고전위 구동전압과 중간전위 구동전압에 의해 동작되는 제1 출력부를 포함하여 정극성 감마보상전압을 완충하여 출력하는 제1 버퍼부; 고전위 구동전압과 기저전압에 의해 동작되는 제2 입력부와, 중간전위 구동전압과 상기 기저전압에 의해 동작되는 제2 출력부를 포함하여 부극성 감마보상전압을 완충하여 출력하는 제2 버퍼부; 상기 고전위 구동전압의 입력단과 상기 제1 출력부 사이에 접속된 제1 전원스위치; 및 상기 기저전압의 입력단과 상기 제2 출력부 사이에 접속된 제2 전원스위치를 구비하고; 상기 제1 전원스위치와 상기 제2 전원스위치는 상기 버퍼동작 제어신호에 응답하여, 상기 스캔 기간 동안 온 되고, 상기 스킵 기간 동안 오프 된다.

본 발명의 실시예에 따라 다수의 게이트라인들과 다수의 데이터라인들이 교차되고 그 교차부마다 화소가 형성된 표시패널과, 상기 데이터라인들에 데이터전압을 공급하는 소스 드라이버와, 상기 게이트라인들에 게이트펄스를 공급하는 게이트 드라이버를 포함한 저속 구동용 표시장치의 구동방법은, 1 프레임을 n(n은 양의 정수)개의 서브 프레임들로 시분할함과 아울러 상기 게이트라인들을 n개의 게이트 그룹들로 그룹핑하는 단계; 각 서브 프레임에서 상기 게이트 드라이버의 동작을 제어하여 1 서브 프레임 기간의 일부에 해당되는 스캔 기간 동안 대응 게이트 그룹에 대한 스캔을 완료하는 단계; 및 버퍼동작 제어신호를 발생하여 상기 1 서브 프레임 기간 중에서 상기 스캔 기간을 제외한 나머지에 해당되는 스킵 기간 동안 상기 소스 드라이버의 버퍼부들에 인가되는 구동 전원을 차단하는 단계를 포함한다.

본 발명은 인터레이스 구동기술을 통한 저속 구동 구현시 1 게이트 타임과 게이트펄스의 라이징 시점을 조정하여 각 서브 프레임의 일부 기간(스캔 기간) 동안 스캔을 완료하고, 그 서브 프레임의 나머지 기간(스킵 기간) 동안 소스 드라이버의 정적 전류 발생을 차단함으로써, 소비전력을 크게 줄일 수 있다.

도 1은 노멀 구동과 대비하여 인터레이스 구동시의 프레임 주파수 변화를 보여주는 도면.
도 2는 종래 스킵 구동의 일 예를 보여주는 도면.
도 3은 누설 전류에 의한 픽셀 전압 강하 현상을 보여주는 도면.
도 4는 종래 스킵 구동시 심화되는 픽셀 전압 강하 현상을 보여주는 도면.
도 5는 본 발명의 실시예에 따른 저속 구동용 표시장치를 보여주는 블록도.
도 6은 1 프레임을 n개의 서브 프레임들로 시분할하고 각 서브 프레임을 통해 게이트라인들을 분산 구동시켜 인터레이스 구동을 구현하는 것을 보여주는 도면.
도 7은 본 발명에 따른 스캔 & 스킵 구동의 원리를 보여주는 모식도.
도 8은 스캔 & 스킵 구동이 가능하도록 1 게이트타임을 설정하는 일 예를 보여주는 도면.
도 9는 소스 드라이버의 일부 구성을 구체적으로 보여주는 도면.
도 10은 30Hz 인터레이스 구동시 제1 및 제2 서브 프레임의 스캔 기간과 스킵 기간에서 도 9에 포함된 스위치들의 스위칭 동작을 보여주는 도면.
도 11 내지 도 14는 본 발명이 적용되는 인터레이스 구동에 대한 다양한 예들을 보여주는 도면들.
도 15는 본 발명을 20Hz, 12Hz, 4Hz, 및 1Hz 인터레이스 구동에 적용했을 때의 소비전력 저감 효과를 보여주는 도면.

이하, 도 5 내지 도 15를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 5는 본 발명의 실시예에 따른 저속 구동용 표시장치를 보여주는 블록도이다. 도 6은 1 프레임을 n개의 서브 프레임들로 시분할하고 각 서브 프레임을 통해 게이트라인들을 분산 구동시켜 인터레이스 구동을 구현하는 것을 보여준다. 도 7은 본 발명에 따른 스캔 & 스킵 구동의 원리를 보여주는 모식도이다. 도 8은 스캔 & 스킵 구동이 가능하도록 1 게이트타임을 설정하는 일 예를 보여준다.

도 5를 참조하면, 본 발명에 따른 저속 구동용 표시장치는 액정표시장치(Liquid Crystal Display, LCD), 전계방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 유기발광 다이오드 표시장치(Organic Light Emitting Display, OLED), 전기영동 표시장치(Electrophoresis, EPD) 등의 평판 표시장치로 구현될 수 있다. 이하의 실시예에서, 표시장치를 액정표시장치 중심으로 설명하지만, 본 발명의 표시장치는 액정표시장치에 한정되어 적용되지 않음에 주의하여야 한다.

액정표시패널(10)은 두 장의 유리기판 사이에 액정층이 형성된다. 액정표시패널(10)은 데이터라인들(15)과 게이트라인들(16)의 교차 구조에 의해 매트릭스 형태로 배치된 액정셀들(Clc)을 포함한다.

액정표시패널(10)의 하부 유리기판에는 화소 어레이가 형성된다. 화소 어레이는 데이터라인들(15)과 게이트라인들(16)의 교차부에 형성된 액정셀(Clc, 화소), 화소들의 화소전극(1)에 접속된 TFT들, 화소전극(1)과 대향되는 공통전극(2) 및 스토리지 커패시터(Cst)를 포함한다. 액정셀들(Clc) 각각은 TFT(Thin Film Transistor)에 접속되어 화소전극(1)과 공통전극(2) 사이의 전계에 의해 구동된다. 액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 적색(R),녹색(G),청색(B) 컬러필터 등이 형성된다. 액정표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다.

본 발명에서 적용 가능한 액정표시패널(10)은 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드뿐만 아니라 어떠한 액정모드로도 구현될 수 있다. 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.

타이밍 콘트롤러(11)는 LVDS(Low Voltage Differential Signaling) 인터페이스 방식을 통해 호스트 시스템(14)으로부터 입력 영상의 디지털 비디오 데이터(RGB)를 입력받고, 이 입력 영상의 디지털 비디오 데이터(RGB)를 mini-LVDS 인터페이스 방식을 통해 소스 드라이버(12)에 공급한다. 타이밍 콘트롤러(11)는 호스트 시스템(14)으로부터 입력되는 디지털 비디오 데이터(RGB)를 화소 어레이의 배치 구성에 맞춰 정렬한 후 소스 드라이버(12)에 공급한다.

타이밍 콘트롤러(11)는 호스트 시스템(14)로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍신호를 입력받아 소스 드라이버(12)와 게이트 드라이버(13)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다. 제어신호들은 게이트 드라이버(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호, 소스 드라이버(12)의 동작 타이밍을 제어하기 위한 소스 타이밍 제어신호를 포함한다.

게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트펄스를 발생하는 게이트 드라이브 IC(Intergrated circuit)에 인가되어 첫 번째 게이트펄스가 발생되도록 그 게이트 드라이브 IC를 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력을 제어한다.

소스 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity : POL), 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 소스 드라이버(12)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이버(12)에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 극성제어신호(POL)는 소스 드라이브 IC들 각각으로부터 순차적으로 출력되는 데이터전압들의 극성을 제어한다. 소스 출력 인에이블신호(SOE)는 소스 드라이버(12)의 출력 타이밍을 제어한다.

타이밍 콘트롤러(11)는 인터레이스 구동을 통한 저속 구동을 구현하기 위해 소스 드라이버(12)와 게이트 드라이버(13)의 동작을 제어한다. 타이밍 콘트롤러(11)는 60Hz의 프레임 주파수로 입력되는 디지털 비디오 데이터(RGB)가 60×1/n(n은 양의 정수) Hz의 프레임 주파수에 맞춰 액정표시패널(10)의 화소 어레이에서 리프레쉬(refresh) 될 수 있도록 게이트 타이밍 제어신호와 소스 타이밍 제어신호를 적절히 생성한다.

타이밍 콘트롤러(11)는 도 6과 같이 1 프레임을 n(n은 2이상의 양의 정수)개의 서브 프레임들로 시분할하고 각 서브 프레임을 통해 게이트라인들(16)을 분산 구동시켜 인터레이스 구동을 구현한다. 타이밍 콘트롤러(11)는 게이트라인들(16)을 n개의 게이트 그룹들(G Group#1~G Group#n)로 그룹핑(grouping)하고, 도 6에서와 같이 n개의 게이트 그룹들 각각을 그 구동 순서에 맞춰 n개의 서브 프레임들 각각에 대응시킨다.

타이밍 콘트롤러(11)는 각 서브 프레임에서, 게이트 드라이버(13)의 동작을 제어하여 1 서브 프레임 기간의 1/n 기간 동안 해당 게이트 그룹에 포함된 게이트라인들에 대한 순차 스캔을 완료하고, 버퍼동작 제어신호(도 7의 LITEST)를 발생하여 상기 1 서브 프레임 기간 중에서 상기 1/n 기간을 제외한 (n-1)/n 기간 동안 소스 드라이버(12)의 버퍼부들에 인가되는 구동 전원(고전위 구동전압, 기저전압)을 차단한다.

다시 말해, 타이밍 콘트롤러(11)는 도 7과 같이 제1 서브 프레임(SF1)에서 1 서브 프레임 기간(P)의 1/n 기간(P/n) 동안, 게이트 드라이버(13)의 동작을 제어하여 제1 게이트 그룹(G Group#1)에 속하는 게이트라인들(15)을 스캔함과 아울러 소스 드라이버(12)의 동작을 제어하여 상기 제1 게이트 그룹(G Group#1)의 스캔에 동기되는 데이터전압을 데이터라인들에 공급한다. 타이밍 콘트롤러(11)는 도 7과 같이 제2 서브 프레임(SF2)에서 1 서브 프레임 기간(P)의 1/n 기간(P/n) 동안, 게이트 드라이버(13)의 동작을 제어하여 제2 게이트 그룹(G Group#2)에 속하는 게이트라인들(15)을 스캔함과 아울러 소스 드라이버(12)의 동작을 제어하여 상기 제2 게이트 그룹(G Group#2)의 스캔에 동기되는 데이터전압을 데이터라인들에 공급한다. 그리고, 타이밍 콘트롤러(11)는 도 7과 같이 제n 서브 프레임(SFn)에서 1 서브 프레임 기간(P)의 1/n 기간(P/n) 동안, 게이트 드라이버(13)의 동작을 제어하여 제n 게이트 그룹(G Group#n)에 속하는 게이트라인들(15)을 스캔함과 아울러 소스 드라이버(12)의 동작을 제어하여 상기 제n 게이트 그룹(G Group#n)의 스캔에 동기되는 데이터전압을 데이터라인들에 공급한다.

타이밍 콘트롤러(11)는 도 7과 같이 제1 내지 제n 서브 프레임(SF1~SFn) 각각의 1 서브 프레임 기간(P) 중에서 스캔 동작에 할당되는 1/n 기간(P/n)을 제외한 (n-1)/n 기간(P(n-1)/n) 동안, 게이트 드라이버(13)의 스캔 동작 및 소스 드라이버(12)의 데이터전압 공급 동작을 중지(skip) 시킨다. 그리고, 타이밍 콘트롤러(11)는 도 7과 같이 상기 각 서브 프레임(SF1~SFn)의 스캔 동작에 할당되는 1/n 기간(P/n), 즉 스캔 기간 동안 버퍼동작 제어신호(LITEST)를 온 레벨(LV1)로 발생하고, 상기 스캔 동작이 스킵되는 (n-1)/n 기간(P(n-1)/n) 동안 상기 버퍼동작 제어신호(LITEST)를 오프 레벨(LV2)로 발생하여 도 9에 도시된 소스 드라이버(12)의 제1 및 제2 전원스위치(SW1,SW2)의 스위칭을 제어한다. 도 7에는 예시적으로 제1 레벨(LV1)이 온 레벨로, 그리고 제2 레벨(LV2)이 오프 레벨로 도시되어 있으나, 도 9의 제1 및 제2 전원스위치(SW1)의 타입(P 타입, N 타입 등)에 따라 온 레벨과 오프 레벨은 달라질 수 있다. 소스 드라이버(12)의 버퍼부들에 인가되는 구동 전원(고전위 구동전압, 기저전압)은, 버퍼동작 제어신호(LITEST)가 제1 레벨(LV1)로 발생될 때에는 차단되지 않는 반면에, 버퍼동작 제어신호(LITEST)가 제2 레벨(LV2)로 발생될 때에는 차단된다. 타이밍 콘트롤러(11)는 각 서브 프레임에서 스캔이 완료된 이후의 잔여 기간(P(n-1)/n), 즉 스킵 기간 동안 소스 드라이버(12)의 구동이 정지되도록 제어함과 아울러, 소스 드라이버(12)에 인가되는 구동 전원을 차단하여 소스 드라이버(12)의 버퍼부들에 흐르는 정적 전류를 제거함으로써, 소스 드라이버(12)의 소비전력을 획기적으로 줄인다.

소스 드라이버(12)는 쉬프트 레지스터, 래치 어레이, 디지털-아날로그 변환기, 출력회로 등을 포함한다. 소스 드라이버(12)는 소스 타이밍 제어신호에 따라 디지털 비디오 데이터(RGB)를 래치한 후, 래치된 데이터를 아날로그 정극성/부극성 감마보상전압으로 변환하여 소정 주기로 극성이 반전되는 데이터전압들을 다수의 출력 채널들을 통해 데이터라인들(15)에 공급한다. 출력회로는 다수의 버퍼부들을 포함한다. 버퍼부들은 출력 채널들에 연결되며, 출력 채널들 각각은 데이터라인들(15)에 일대일로 접속된다. 소스 드라이버(12)는 소비전력을 줄이기 위해 출력 채널들로 출력되는 데이터전압들의 극성을 컬럼 인버젼 방식으로 제어한다. 컬럼 인버젼 방식에 의거하여, 동일 출력 채널에서 출력되는 데이터전압의 극성은 서브 프레임 단위로 반전된다. 그리고, 이웃한 출력 채널에서 출력되는 데이터전압들의 극성은 서로 반대된다.

게이트 드라이버(13)는 쉬프트 레지스터와 레벨 쉬프터를 이용하여 게이트 타이밍 제어신호들에 따라 게이트펄스를 게이트라인들(16)에 전술한 인터레이스 구동방식으로 공급한다. 게이트 드라이버(13)의 쉬프트 레지스터는 GIP(Gate-driver In Panel) 방식에 따라 하부 유리기판상에 직접 형성될 수 있다.

종래 60/n Hz 인터레이스 구동시 게이트라인 1개를 스캔하는 데 소요되는 1 게이트 타임(1 수평라인에 배치된 화소들의 충전 타임을 지시함)은 60Hz의 노멀 구동시의 1 게이트 타임인 1H(여기서, 1H는 1 프레임 기간/게이트라인 수로 정의됨)에 비해 n배로 증가하는데 반해, 본 발명에 따른 60/n Hz 인터레이스 구동시에는 1 게이트 타임이 노멀 구동시와 동일한 1H로 설정된다. 예컨대, 도 8과 같이 1 프레임을 2개의 서브 프레임들로 시분할하는 30Hz 인터레이스 구동의 경우, 종래에는 1 게이트 타임을 2H로 설정했는데 반해, 본 발명은 1 게이트 타임을 1H로 설정하고 각 게이트펄스의 라이징 시점을 종래에 비해 각각 1H 만큼씩 빠르게 한다. 이를 통해 본 발명에서는 각 서브 프레임별로 고속 스캔(서브 프레임 기간의 일부만을 이용하여 그 서브 프레임에 할당된 게이트라인들을 모두 순차 스캔하는 것을 지시함)이 가능해진다.

도 9는 소스 드라이버(12)의 일부 구성을 구체적으로 보여준다. 그리고, 도 10은 30Hz 인터레이스 구동시 제1 및 제2 서브 프레임의 스캔 기간과 스킵 기간에서 도 9에 포함된 스위치들의 스위칭 동작을 보여준다.

도 9를 참조하면, 소스 드라이버(12)는 입력 디지털 비디오 데이터를 정극성 감마보상전압으로 변환하는 제1 디지털-아날로그 변환부(P-DAC)와, 정극성 감마보상전압을 완충하여 출력하는 제1 버퍼부(BUF1)와, 입력 디지털 비디오 데이터를 부극성 감마보상전압으로 변환하는 제2 디지털-아날로그 변환부(N-DAC)와, 부극성 감마보상전압을 완충하여 출력하는 제2 버퍼부(BUF2)를 포함한다.

제1 버퍼부(BUF1)와 제2 버퍼부(BUF2)에는 고전위 구동전압(VDD)과 기저전압(GND), 및 이들(VDD,GND) 사이의 중간전위 구동전압(HVDD)이 인가된다. 중간전위 구동전압(HVDD)의 전압 레벨은 고전위 구동전압(VDD)의 절반에 해당되며, 액정표시패널(10)에 인가되는 공통전압(Vcom)과 실질적으로 동일하게 선택될 수 있다.

제1 버퍼부(BUF1)는 고전위 구동전압(VDD)과 기저전압(GND)에 의해 동작되는 제1 입력부(PI)와, 고전위 구동전압(VDD)과 중간전위 구동전압(HVDD)에 의해 동작되는 제1 출력부(PO)를 포함한다. 제2 버퍼부(BUF2)는 고전위 구동전압(VDD)과 기저전압(GND)에 의해 동작되는 제2 입력부(NI)와, 중간전위 구동전압(HVDD)과 기저전압(GND)에 의해 동작되는 제2 출력부(NO)를 포함한다.

제1 출력부(PO)의 스위칭 작용에 의해 제1 동적 전류(dynamic current, DIDD1)가 제1 출력부(PO)로부터 유출되거나, 또는 제2 동적 전류(DIDD2)가 제1 출력부(PO)에 유입된다. 그리고, 제2 출력부(NO)의 스위칭 작용에 의해 제3 동적 전류(dynamic current, DIDD3)가 제2 출력부(NO)로부터 유출되거나, 또는 제4 동적 전류(DIDD4)가 제2 출력부(NO)에 유입된다. 여기서, 제1 및 제3 동적 전류(DIDD1,DIDD3)는 고계조 화상을 구현할 때 출력 채널들(CH1,CH2)을 통해 데이터라인들로 흘러나가고, 제2 및 제4 동적 전류(DIDD2,DIDD4)는 저계조 화상을 구현할 때 데이터라인으로부터 출력 채널들(CH1,CH2)을 경유하여 흘러들어온다.

소스 드라이버(12)에는 이웃한 출력 채널들(CH1,CH2)에서 출력되는 데이터전압들의 극성이 서로 반대되고, 동일 출력 채널에서 출력되는 데이터전압의 극성이 서브 프레임 단위로 반전되도록 하기 위해, 제1 내지 제4 극성반전 스위치(OS1,OS2,OS3,OS4)가 더 마련될 수 있다. 제1 및 제4 극성반전 스위치(OS1,OS4)의 온 타임은 제2 및 제3 극성반전 스위치(OS2,OS3)의 온 타임과 서브 프레임 단위로 교번된다. 1 프레임에 포함되는 기수 서브 프레임에서 제1 및 제4 극성반전 스위치(OS1,OS4)가 온 되는 경우, 제2 및 제3 극성반전 스위치(OS2,OS3)는 1 프레임에 포함되는 우수 서브 프레임에서 온 될 수 있다. 예를 들어, 도 10과 같이 30Hz 인터레이스 구동시, 제1 및 제4 극성반전 스위치(OS1,OS4)는 제1 서브 프레임(SF1)에서 온 되고 제2 서브 프레임(SF2)에서 오프되는 반면, 제2 및 제3 극성반전 스위치(OS2,OS3)는 제1 서브 프레임(SF1)에서 오프 되고 제2 서브 프레임(SF2)에서 온 될 수 있다. 극성반전 스위치들(OS1,OS2,OS3,OS4)의 교번 동작을 통해, 본 발명은 제1 디지털-아날로그 변환부(P-DAC)의 개수와 제2 디지털-아날로그 변환부(N-DAC)의 개수를 각각 절반으로 줄일 수 있다.

종래 소스 드라이버는 고전위 구동전압(VDD)의 입력단과 제1 버퍼부(BUF1) 사이에 정적 전류(static current, SIDD)가 항상 흐르는 구조로 이루어졌고, 또한 제2 버퍼부(BUF2)와 기저전압(GND)의 입력단 사이에도 정적 전류(SIDD)가 흐르는 구조로 이루어졌다. 종래 기술에서는 정적 전류가 저속 구동에 따른 데이터 트랜지션 주파수의 경감에 상관없이 항상 발생 되었으므로, 소스 드라이버의 소비전력을 획기적으로 줄이는 데 한계가 있었다.

본 발명은 각 서브 프레임의 스킵 기간에서 정적 전류를 완전히 차단하기 위하여, 고전위 구동전압(VDD)의 입력단과 제1 출력부(PO) 사이에 접속된 제1 전원스위치(SW1)와, 기저전압(GND)의 입력단과 제2 출력부(NO) 사이에 접속된 제2 전원스위치(SW2)를 구비한다.

제1 및 제2 전원스위치(SW1,SW2)는 타이밍 콘트롤러(11)로부터 입력되는 버퍼동작 제어신호(LITEST)에 응답하여 턴 온 또는 턴 오프 된다. 제1 및 제2 전원스위치(SW1,SW2)는 각 서브 프레임의 스캔 기간(도 10의 PSCAN) 동안 온 레벨(LV1)의 버퍼동작 제어신호(LITEST)에 따라 턴 온 되고, 각 서브 프레임의 스킵 기간(도 10의 PSKIP) 동안 오프 레벨(LV2)의 버퍼동작 제어신호(LITEST)에 따라 턴 오프 된다. 각 서브 프레임의 스킵 기간(PSKIP)에서 제1 및 제2 전원스위치(SW1,SW2)가 턴 오프 되면, 정적 전류가 흐를 수 있는 폐루프가 해소된다. 따라서, 고전위 구동전압(VDD)의 입력단과 제1 버퍼부(BUF1) 사이에 흐르는 정적 전류와 기저전압(GND)의 입력단과 제2 버퍼부(BUF2) 사이에 흐르는 정적 전류가 각 서브 프레임의 스킵 기간(PSKIP)에서 완전히 차단되게 된다.

도 11 내지 도 14는 본 발명이 적용되는 인터레이스 구동에 대한 다양한 예들을 보여준다.

도 11은 본 발명이 적용되는 30Hz 인터레이스 구동을 보여준다. 도 11에서, 본 발명은 1 프레임을 제1 및 제2 서브 프레임(SF1,SF2)으로 2분할하고, 제1 및 제2 그룹의 게이트라인들(G(2m+1),G(2m+2))(m은 0과 자연수)을 각각 제1 및 제2 서브 프레임(SF1,SF2)에서 60Hz의 구동 주파수에 따라 분산 스캔시키되, 1개의 게이트라인이 스캔되는 1 게이트 타임 및 동일 서브 프레임 내에서 이웃한 게이트펄스들의 라이징에지 간격을 1H로 설정하여 고속 스캔(P/2 동안 스캔 완료, 여기서, P는 1 서브 프레임 기간)을 가능하게 함으로써, 제1 및 제2 서브 프레임(SF1,SF2) 각각에서 P/2 만큼의 스킵 기간을 확보한다. 그리고, 본 발명은 확보된 스킵 기간 동안 소스 드라이버(12)에 추가된 제1 및 제2 전원 스위치(SW1,SW2)를 오프시켜, 고전위 구동전압(VDD)의 입력단과 제1 버퍼부(BUF1) 사이에 흐르는 정적 전류와, 기저전압(GND)의 입력단과 제2 버퍼부(BUF2) 사이에 흐르는 정적 전류를 차단한다.

도 12는 본 발명이 적용되는 20Hz 인터레이스 구동을 보여준다. 도 12에서, 본 발명은 1 프레임을 제1 내지 제3 서브 프레임(SF1~SF3)으로 3분할하고, 제1 내지 제3 그룹의 게이트라인들(G(3m+1))~(G(3m+3))을 각각 제1 내지 제3 서브 프레임(SF1~SF3))에서 60Hz의 구동 주파수에 따라 분산 스캔시키되, 1개의 게이트라인이 스캔되는 1 게이트 타임 및 동일 서브 프레임 내에서 이웃한 게이트펄스들의 라이징에지 간격을 1H로 설정하여 고속 스캔(P/3 동안 스캔 완료, 여기서, P는 1 서브 프레임 기간)을 가능하게 함으로써, 제1 내지 제3 서브 프레임(SF1~SF3) 각각에서 2P/3 만큼의 스킵 기간을 확보한다. 그리고, 본 발명은 확보된 스킵 기간 동안 소스 드라이버(12)에 추가된 제1 및 제2 전원 스위치(SW1,SW2)를 오프시켜, 고전위 구동전압(VDD)의 입력단과 제1 버퍼부(BUF1) 사이에 흐르는 정적 전류와, 기저전압(GND)의 입력단과 제2 버퍼부(BUF2) 사이에 흐르는 정적 전류를 차단한다.

도 13은 본 발명이 적용되는 15Hz 인터레이스 구동을 보여준다. 도 13에서, 본 발명은 1 프레임을 제1 내지 제4 서브 프레임(SF1~SF4)으로 4분할하고, 제1 내지 제4 그룹의 게이트라인들(G(4m+1))~(G(4m+4))을 각각 제1 내지 제4 서브 프레임(SF1~SF4))에서 60Hz의 구동 주파수에 따라 분산 스캔시키되, 1개의 게이트라인이 스캔되는 1 게이트 타임 및 동일 서브 프레임 내에서 이웃한 게이트펄스들의 라이징에지 간격을 1H로 설정하여 고속 스캔(P/4 동안 스캔 완료, 여기서, P는 1 서브 프레임 기간)을 가능하게 함으로써, 제1 내지 제4 서브 프레임(SF1~SF4) 각각에서 3P/4 만큼의 스킵 기간을 확보한다. 그리고, 본 발명은 확보된 스킵 기간 동안 소스 드라이버(12)에 추가된 제1 및 제2 전원 스위치(SW1,SW2)를 오프시켜, 고전위 구동전압(VDD)의 입력단과 제1 버퍼부(BUF1) 사이에 흐르는 정적 전류와, 기저전압(GND)의 입력단과 제2 버퍼부(BUF2) 사이에 흐르는 정적 전류를 차단한다.

도 14은 본 발명이 적용되는 7.5Hz 인터레이스 구동을 보여준다. 도 14에서, 본 발명은 1 프레임을 제1 내지 제8 서브 프레임(SF1~SF8)으로 8분할하고, 제1 내지 제8 그룹의 게이트라인들(G(8m+1))~(G(8m+8))을 각각 제1 내지 제8 서브 프레임(SF1~SF8))에서 60Hz의 구동 주파수에 따라 분산 스캔시키되, 1개의 게이트라인이 스캔되는 1 게이트 타임 및 동일 서브 프레임 내에서 이웃한 게이트펄스들의 라이징에지 간격을 1H로 설정하여 고속 스캔(P/8 동안 스캔 완료, 여기서, P는 1 서브 프레임 기간)을 가능하게 함으로써, 제1 내지 제8 서브 프레임(SF1~SF8) 각각에서 7P/8 만큼의 스킵 기간을 확보한다. 그리고, 본 발명은 확보된 스킵 기간 동안 소스 드라이버(12)에 추가된 제1 및 제2 전원 스위치(SW1,SW2)를 오프시켜, 고전위 구동전압(VDD)의 입력단과 제1 버퍼부(BUF1) 사이에 흐르는 정적 전류와, 기저전압(GND)의 입력단과 제2 버퍼부(BUF2) 사이에 흐르는 정적 전류를 차단한다.

도 15는 본 발명을 20Hz, 12Hz, 4Hz, 및 1Hz 인터레이스 구동에 적용했을 때의 소비전력 저감 효과를 보여준다.

도 15를 참조하면, 본 발명을 20Hz, 12Hz, 4Hz, 및 1Hz 인터레이스 구동에 적용하는 경우의 소비전력은 각각, 60Hz 노멀 구동시의 소비전력 대비 크게 감소하고 있음을 알 수 있다. 소비전력 경감 정도는 블랙 패턴, 화이트 패턴, 라인 수평 패턴 순으로 커진다.

상술한 바와 같이 본 발명은 인터레이스 구동기술을 통한 저속 구동 구현시 1 게이트 타임과 게이트펄스의 라이징 시점을 조정하여 각 서브 프레임의 일부 기간(스캔 기간) 동안 스캔을 완료하고, 그 서브 프레임의 나머지 기간(스킵 기간) 동안 소스 드라이버의 정적 전류 발생을 차단함으로써, 소비전력을 크게 줄일 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10 : 액정표시패널 11 : 타이밍 콘트롤러
12 : 소스 드라이버 13 : 게이트 드라이버
15 : 데이터라인들 16 : 게이트라인들

Claims (12)

1. 다수의 게이트라인들과 다수의 데이터라인들이 교차되고 그 교차부마다 화소가 형성된 표시패널; 및
   상기 데이터라인들에 데이터전압을 공급하는 소스 드라이버;
   상기 게이트라인들에 게이트펄스를 공급하는 게이트 드라이버; 및
   1 프레임을 2개의 서브 프레임들로 시분할함과 아울러 상기 게이트라인들을 홀수 번째 게이트 라인들의 그룹과 짝수 번째 게이트 라인들의 그룹의 2개의 게이트 그룹들로 그룹핑하고, 각 서브 프레임에서 상기 게이트 드라이버의 동작을 제어하여 1 서브 프레임 기간의 일부에 해당되는 스캔 기간 동안 해당 서브 프레임에 대응하는 게이트 그룹에 대한 스캔을 완료하고, 버퍼동작 제어신호를 발생하여 상기 1 서브 프레임 기간 중에서 상기 스캔 기간을 제외한 나머지에 해당되는 스킵 기간 동안 상기 소스 드라이버의 버퍼부들에 인가되는 구동 전원을 차단하는 타이밍 콘트롤러를 구비하고,
   상기 타이밍 콘트롤러는, 각 서브 프레임에서 1개의 게이트라인이 스캔되는 1 게이트 타임을 1 프레임기간/게이트라인들의 개수로 정의되는 1H로 설정하고, 동일 서브 프레임 내에서 이웃한 게이트펄스들의 라이징에지 간격을 상기 1H로 설정하고,
   각 서브 프레임에서 상기 스캔 기간과 상기 스캔 기간에 이은 스킵 기간을 같게 하고,
   상기 소스 드라이버의 상기 버퍼부들은,
   고전위 구동전압과 기저전압에 의해 동작되는 제1 입력부와, 상기 고전위 구동전압과 중간전위 구동전압에 의해 동작되는 제1 출력부를 포함하여 정극성 감마보상전압을 완충하여 출력하는 제1 버퍼부;
   상기 고전위 구동전압과 상기 기저전압에 의해 동작되는 제2 입력부와, 상기 중간전위 구동전압과 상기 기저전압에 의해 동작되는 제2 출력부를 포함하여 부극성 감마보상전압을 완충하여 출력하는 제2 버퍼부;
   상기 고전위 구동전압의 입력단과 상기 제1 출력부 사이에 접속된 제1 전원스위치; 및
   상기 기저전압의 입력단과 상기 제2 출력부 사이에 접속된 제2 전원스위치를 구비하고;
   상기 스캔 기간 동안 상기 제1 전원스위치와 상기 제2 전원스위치는 상기 버퍼동작 제어신호에 응답하여 온 되고, 상기 스킵 기간 동안 상기 제1 전원스위치와 상기 제2 전원스위치는 오프 되어 상기 고전위 구동전압의 입력단과 상기 제1 버퍼부 사이에 흐르는 정적 전류와 상기 기저전압의 입력단과 상기 제2 버퍼부 사이에 흐르는 정적 전류를 차단하는 것을 특징으로 하는 저속 구동용 표시장치.
2. 삭제
3. 삭제
4. 제 1 항에 있어서,
   상기 각 서브 프레임의 상기 스킵 기간 동안 상기 게이트 드라이버의 스캔 동작 및 상기 소스 드라이버의 데이터전압 공급 동작은 중지되는 것을 특징으로 하는 저속 구동용 표시장치.
5. 제 1 항에 있어서,
   상기 버퍼동작 제어신호는,
   상기 각 서브 프레임의 상기 스캔 기간 동안 온 레벨로 발생되고, 상기 각 서브 프레임의 상기 스킵 기간 동안 오프 레벨로 발생되는 것을 특징으로 하는 저속 구동용 표시장치.
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제

Images