CN109697964B - 时序控制器装置及其垂直起始脉冲产生方法 - Google Patents

时序控制器装置及其垂直起始脉冲产生方法 Download PDF

Info

Publication number
CN109697964B
CN109697964B CN201710991058.0A CN201710991058A CN109697964B CN 109697964 B CN109697964 B CN 109697964B CN 201710991058 A CN201710991058 A CN 201710991058A CN 109697964 B CN109697964 B CN 109697964B
Authority
CN
China
Prior art keywords
circuit
pulse
vertical start
start pulse
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710991058.0A
Other languages
English (en)
Other versions
CN109697964A (zh
Inventor
蔡政哲
郑卜仁
黎耀杰
翁铭鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Technologies Ltd filed Critical Himax Technologies Ltd
Priority to CN201710991058.0A priority Critical patent/CN109697964B/zh
Publication of CN109697964A publication Critical patent/CN109697964A/zh
Application granted granted Critical
Publication of CN109697964B publication Critical patent/CN109697964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种时序控制器装置及其垂直起始脉冲产生方法。所述时序控制器装置包括脉冲检测电路以及垂直起始脉冲产生电路。脉冲检测电路计数前级电路所提供的有效数据旗标信号的多个旗标脉冲来获得帧长度。垂直起始脉冲产生电路产生垂直起始脉冲给显示面板的栅极驱动器。其中，垂直起始脉冲产生电路利用先前帧的帧长度来决定在目前帧中垂直起始脉冲的第一边缘的位置，以及利用在目前帧中的这些旗标脉冲的第一旗标脉冲的位置来决定在目前帧中垂直起始脉冲的第二边缘的位置。

Description

时序控制器装置及其垂直起始脉冲产生方法
技术领域
本发明涉及一种显示设备，且特别涉及一种时序控制器装置及其垂直起始脉冲产生方法。
背景技术
为了降低成本，“栅极驱动集成电路在面板上(gate in panel,GIP)”技术被广泛应用于薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display,TFT-LCD)中。在GIP架构中，垂直起始脉冲STV的宽度需要加长至一条或多条扫描线时间，以使在GIP电路上的金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor-Field-EffectTransistor，MOS-FET)的栅极电压可以预先充电至适于导通(turn on)的电压准位。有些GIP架构需要很长(或很宽)的垂直起始脉冲STV。一般而言，时序控制器(timingcontroller)需要大量的线缓冲器(line buffer)来暂存像素(pixel)数据，以避免垂直起始脉冲STV的相位与像素数据的相位相互冲突。可想而知，大量的线缓冲器将会增加时序控制器的成本。
另一种作法是预测模式技术。利用预测模式技术，时序控制器可以检测前一个帧(frame)的帧长度，并将所有控制信号(例如垂直起始脉冲STV)的相位提前一条或多条扫描线时间，以便增加垂直起始脉冲STV对GIP电路的预先充电时间。因此，预测模式技术可以避免垂直起始脉冲STV的相位与像素数据的相位相互冲突。在公知预测模式技术中，目前帧的垂直起始脉冲STV的上升缘(rising edge)的时间与下降缘(falling edge)的时间是依据前一个帧的帧长度来推算的，亦即公知垂直起始脉冲的宽度是固定的。然而在一些特定的应用环境中，帧长度可能是跳动的。例如，前一个帧的帧长度可能不同于目前帧的帧长度。在垂直起始脉冲的宽度是固定的情况下，因为帧长度是跳动的关系，垂直起始脉冲的下降缘的相位可能会与像素数据的相位相互冲突，进而导致显示异常。
发明内容
本发明提供一种时序控制器装置及其垂直起始脉冲产生方法，其可以避免垂直起始脉冲的相位与像素数据的相位相互冲突。
本发明的实施例提供一种时序控制器装置。所述时序控制器装置包括脉冲检测电路以及垂直起始脉冲产生电路。脉冲检测电路可以从前级电路接收有效数据旗标信号，以及计数有效数据旗标信号的多个旗标脉冲来获得帧长度。垂直起始脉冲产生电路耦接至脉冲检测电路，以接收该帧长度。垂直起始脉冲产生电路可以产生垂直起始脉冲给显示面板的栅极驱动器电路。其中，垂直起始脉冲产生电路利用先前帧的帧长度来决定在目前帧中垂直起始脉冲的第一边缘的位置，以及利用在目前帧中的这些旗标脉冲的第一旗标脉冲的位置来决定在目前帧中垂直起始脉冲的第二边缘的位置。
本发明的实施例提供一种垂直起始脉冲产生方法。所述垂直起始脉冲产生方法包括：由脉冲检测电路从前级电路接收有效数据旗标信号；由脉冲检测电路计数有效数据旗标信号的多个旗标脉冲来获得帧长度；由垂直起始脉冲产生电路利用先前帧的帧长度来决定在目前帧中垂直起始脉冲的第一边缘的位置；由垂直起始脉冲产生电路利用在目前帧中的这些旗标脉冲的第一旗标脉冲的位置来决定在目前帧中垂直起始脉冲的第二边缘的位置；以及由垂直起始脉冲产生电路产生所述垂直起始脉冲给显示面板的栅极驱动器电路。
基于上述，本发明诸实施例所述时序控制器装置及其垂直起始脉冲产生方法利用先前帧的帧长度来决定在目前帧中垂直起始脉冲的第一边缘的位置，以便增加垂直起始脉冲对栅极驱动器电路的预先充电时间。利用在目前帧中的旗标脉冲的位置来决定在目前帧中垂直起始脉冲的第二边缘的位置，以便确保垂直起始脉冲的第二边缘的相位适配于像素数据的相位。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是一种显示设备的电路方块(circuit block)示意图。
图2是说明图1所示栅极驱动器电路的电路方块示意图。
图3是说明图2所示栅极驱动器电路的信号时序示意图。
图4是说明图1所示信号的时序示意图。
图5是依照本发明的一实施例的一种时序控制器装置的电路方块示意图。
图6是依照本发明的一实施例的一种垂直起始脉冲产生方法的流程示意图。
图7是说明图5所示信号的时序示意图。
图8是依照本发明的一实施例说明图5所示脉冲检测电路以及垂直起始脉冲产生电路的电路方块示意图。
图9是说明图8所示信号的时序示意图。
图10是依照本发明的另一实施例说明图5所示垂直起始脉冲产生电路的电路方块示意图。
图11是说明图10所示信号的时序示意图。
具体实施方式
在本案说明书全文(包括权利要求)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在图式及实施方式中使用相同标号的组件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的组件/构件/步骤可以相互参照相关说明。
图1是一种显示设备10的电路方块(circuit block)示意图。显示设备10包括前级电路11、时序控制器装置100、栅极驱动器电路12、源极驱动器电路13与显示面板14。依照设计需求，显示面板14可以是液晶显示面板或是其他类型的显示面板。源极驱动器电路13可以被称为数据驱动器。栅极驱动器电路12可以被称为扫描驱动器。依照设计需求，前级电路11可以包括系统芯片(system-on-chip,SoC)、比例缩放器(scaler)集成电路以及/或是其他电路。前级电路11输出有效数据旗标信号DE与像素(pixel)数据(未绘示)给时序控制器装置100。有效数据旗标信号DE的每一个脉冲定义了一个数据线(或称水平线)的有效数据期间。
依照前级电路11所输出的控制信号(例如有效数据旗标信号DE)，时序控制器装置100可以控制栅极驱动器电路12去产生扫描信号(栅极驱动信号)给显示面板14的栅极线(扫描线)G[1]、G[2]、…、G[m]。依照栅极线G[1]～G[m]的驱动时序，时序控制器装置100可以控制源极驱动器电路13去产生像素电压给显示面板14的源极线(数据线)S[1]、S[2]、…、S[n]。源极驱动器电路13可以是公知的源极驱动器，显示面板14可以是公知的显示面板，故不再赘述。
在设计显示面板时，直接将栅极驱动器电路做进薄膜晶体管阵列(TFT Array)里，业界称为“栅极驱动集成电路在面板上(gate in panel,GIP)”电路或“栅极驱动集成电路在阵列上(Gate on Array,GOA)”电路。图2是说明图1所示栅极驱动器电路12的电路方块示意图。栅极驱动器电路12包括多条频率传输线(例如图2所示频率传输线CK1与CK2)以及多个驱动电路(例如图2所示驱动电路12_1与12_2)。驱动电路12_1～12_2的每一个具有频率输入端CK、预充端PCH、放电控制端DCH与输出端OUT。驱动电路12_1～12_2的这些输出端OUT用以驱动显示面板14的多条栅极线(例如图2所示栅极线G[1]与G[2])。
这些驱动电路12_1～12_2的这些预充端PCH各自接收先前级的驱动电路的输出端OUT的扫描信号作为预充信号。例如，驱动电路12_2的预充端PCH接收驱动电路12_1的输出端OUT的扫描信号。驱动电路12_1的预充端PCH可以接收时序控制器装置100所提供的垂直起始脉冲STV。这些驱动电路12_1～12_2的这些放电控制端DCH分别接收后级的驱动电路的输出端OUT的扫描信号作为放电控制信号。例如，驱动电路12_1的放电控制端DCH接收驱动电路12_2的输出端OUT的扫描信号。
图2所示实施例绘示了驱动电路12_1的电路图。其余驱动电路(例如驱动电路12_2)可以参照驱动电路12_1的相关说明来类推，故不再赘述。在图2所示实施例中，驱动电路12_1包括二极管201、晶体管202、第一放电开关203与第二放电开关204。二极管201的阳极耦接至驱动电路12_1的预充端PCH。二极管201的阴极耦接至晶体管202的栅极Q[1]。第一放电开关203的第一端耦接至晶体管202的栅极Q[1]。第一放电开关203的第二端耦接至参考电压VSS。第一放电开关203的控制端耦接至驱动电路12_1的放电控制端DCH。晶体管202的第一端(例如漏极)耦接至驱动电路12_1的频率输入端CK。晶体管202的第二端(例如源极)耦接至驱动电路12_1的输出端OUT。第二放电开关204的第一端耦接至驱动电路12_1的输出端OUT。第二放电开关204的第二端耦接至参考电压VSS。第二放电开关204的控制端耦接至驱动电路12_1的放电控制端DCH。
图3是说明图2所示栅极驱动器电路12的信号时序示意图。图3所示横轴表示时间，纵轴表示电压。请参照图2与图3，频率传输线CK1与CK2可以传输不同相位的频率信号。这些驱动电路12_1～12_2的这些频率输入端CK分别耦接至这些频率传输线CK1～CK2中的不同传输线。例如，驱动电路12_1的频率输入端CK耦接至频率传输线CK1，而驱动电路12_2的频率输入端CK耦接至频率传输线CK2。如图3所示，若要扫描栅极线G[1]，则需要垂直起始脉冲STV去对驱动电路12_1的晶体管202的栅极Q[1]进行预充电操作，以及需要栅极线G[2]的信号去控制驱动电路12_1的放电操作。若要扫描栅极线G[2]，则需要栅极线G[1]的信号去对驱动电路12_2的晶体管(未绘示，可由晶体管202来类推)的栅极Q[2](未绘示，可由栅极Q[1]来类推)进行预充电操作，以及需要下一个栅极线(未绘示)的信号去控制驱动电路12_2的放电操作。基于频率传输线CK1～CK2的频率信号的触发时序，驱动电路12_1～12_2可以将垂直起始脉冲STV逐级传递于栅极线G[1]～G[2]，如图3所示。
图4是说明图1所示信号的时序示意图。图4所示横轴表示时间，纵轴表示电压。一个帧包含了垂直遮没期间(vertical blanking period)与垂直数据期间，例如帧F1包含了垂直遮没期间VB与垂直数据期间VD，而帧F2可以参照帧F1的相关说明来类推。垂直数据期间VD包含多个水平线期间HL，其中每一个水平线期间HL各自包含了水平遮没期间(horizontal blanking period)HB与线数据期间HD。
图4绘示了一种垂直起始脉冲STV的产生方法。图4所示横轴表示时间，纵轴表示电压。公知预测模式技术亦可以参照图4的相关说明。在此假设先前帧(例如帧F1)的帧长度与目前帧(例如帧F2)的帧长度皆为VN1。在先前帧F1的帧长度等于目前帧F2的帧长度的情况下，垂直起始脉冲STV的相位如曲线STV1所示。利用先前帧F1的帧长度，目前帧F2的垂直起始脉冲STV1的位置可以被预测。详而言之，先前帧F1的起始位置至垂直起始脉冲STV1的第一边缘(例如上升缘)的位置之距离401，是先前帧F1的帧长度VN1减去一个默认值Nr，也就是说距离401等于VN1-Nr。先前帧F1的起始位置至垂直起始脉冲STV1的第二边缘(例如下降缘)的位置的距离402，是先前帧帧F1的帧长度VN1加上另一个默认值Nf，也就是说距离402等于VN1+Nf。依照设计需求，前述默认值Nr与/或默认值Nf可以是任意实数。有些GIP架构需要很长(或很宽)的垂直起始脉冲STV，以便让栅极Q[1]的电压可以预先充电至适于导通(turn on)晶体管202的电压准位。从而决定默认值Nr与默认值Nf可以调整垂直起始脉冲STV的宽度。从而决定默认值Nf可以让垂直起始脉冲STV的相位适配于像素数据的相位。默认值Nr与默认值Nf是静态值。在先前帧F1的帧长度等于目前帧F2的帧长度的情况下，目前帧F2的垂直起始脉冲STV1的位置可以被正确预测，使得曲线STV1(垂直起始脉冲STV)的下降缘的相位不会与像素数据的相位相互冲突。
然而在一些特定的应用环境中，帧长度可能是跳动的。例如，先前帧F1的帧长度可能小于目前帧F2的帧长度。在此假设先前帧F1的帧长度为VN2，而目前帧F2的帧长度为VN1，其中VN2<VN1。在先前帧F1的帧长度VN2小于目前帧F2的帧长度VN1的情况下，垂直起始脉冲STV的相位如曲线STV2所示。利用先前帧F1的帧长度VN2，目前帧F2的垂直起始脉冲STV2的位置可以被预测。详而言之，先前帧F1的起始位置至垂直起始脉冲STV2的上升缘的位置的距离403，是先前帧F1的帧长度VN2减去固定的默认值Nr，也就是说距离403等于VN2-Nr。先前帧F1的起始位置至垂直起始脉冲STV2的下降缘的位置的距离404，是先前帧F1的帧长度VN2加上固定的默认值Nf，也就是说距离404等于VN2+Nf。相较于目前帧F2的相位而言，曲线STV2的脉冲(垂直起始脉冲STV)被提早了。因为帧长度是跳动的关系，垂直起始脉冲STV的下降缘的相位可能早于像素数据的相位，进而导致显示异常。
基于帧长度可能是跳动的情况下，先前帧F1的帧长度可能大于目前帧F2的帧长度。在此假设先前帧F1的帧长度为VN3，而目前帧F2的帧长度为VN1，其中VN3>VN1。在先前帧F1的帧长度VN3大于目前帧F2的帧长度VN1的情况下，垂直起始脉冲STV的相位如曲线STV3所示。利用先前帧F1的帧长度VN3，目前帧F2的垂直起始脉冲STV3的位置可以被预测。详而言之，先前帧F1的起始位置至垂直起始脉冲STV3的上升缘的位置的距离405，是先前帧F1的帧长度VN3减去固定的默认值Nr，也就是说距离405等于VN3-Nr。先前帧F1的起始位置至垂直起始脉冲STV3的下降缘的位置的距离406，是先前帧F1的帧长度VN3加上固定的默认值Nf，也就是说距离406等于VN3+Nf。相较于目前帧F2的相位而言，曲线STV3的脉冲(垂直起始脉冲STV)被延后了。因为帧长度是跳动的关系，垂直起始脉冲STV的下降缘的相位可能会与像素数据的相位相互冲突，进而导致显示异常。
图5是依照本发明的一实施例的一种时序控制器装置100的电路方块示意图。时序控制器装置100包括脉冲检测电路110以及垂直起始脉冲产生电路120。脉冲检测电路110从前级电路11接收有效数据旗标信号DE，以及计数有效数据旗标信号DE的多个旗标脉冲来获得帧长度。垂直起始脉冲产生电路120耦接至脉冲检测电路110以接收所述帧长度。垂直起始脉冲产生电路120产生垂直起始脉冲STV给显示面板14的栅极驱动器电路12。
图6是依照本发明的一实施例的一种垂直起始脉冲产生方法的流程示意图。请参照图5与图6。在步骤S610中，脉冲检测电路110从前级电路11接收有效数据旗标信号DE。在步骤S620中，脉冲检测电路110计数有效数据旗标信号DE的多个旗标脉冲来获得帧长度。在步骤S630中，垂直起始脉冲产生电路120利用先前帧的帧长度，来决定在目前帧中垂直起始脉冲STV的第一边缘(例如上升缘)的位置。在步骤S640中，垂直起始脉冲产生电路120利用在目前帧中有效数据旗标信号DE的这些旗标脉冲的一个(例如第一个旗标脉冲或是其他旗标脉冲)的位置，来决定在目前帧中垂直起始脉冲STV的第二边缘(例如下降缘)的位置。依照步骤S630与步骤S640的决定结果，垂直起始脉冲产生电路120产生所述垂直起始脉冲STV给显示面板14的栅极驱动器电路12。
图7是说明图5所示信号的时序示意图。图7所示横轴表示时间，纵轴表示电压。图7所示帧F1、帧F2、垂直遮没期间VB、垂直数据期间VD、水平线期间HL、水平遮没期间HB与线数据期间HD可以参照图4的相关说明来类推，故不再赘述。
请参照图7，在此假设先前帧F1的帧长度与目前帧F2的帧长度皆为VN1。在先前帧(例如帧F1)的帧长度等于目前帧(例如帧F2)的帧长度的情况下，垂直起始脉冲STV的相位如曲线STV4所示。利用先前帧F1的帧长度，目前帧F2的垂直起始脉冲STV4的第一边缘(例如上升缘)位置可以被预测。详而言之，先前帧F1的起始位置至垂直起始脉冲STV4的上升缘的位置的距离701，是先前帧F1的帧长度VN1减去一个默认值Nr，也就是说距离701等于VN1-Nr。有些GIP架构需要很长(或很宽)的垂直起始脉冲STV，以便让栅极Q[1]的电压可以预先充电至适于导通晶体管202的电压准位。从而决定默认值Nr可以调整垂直起始脉冲STV的宽度。目前帧F2的垂直起始脉冲STV4的第二边缘(例如下降缘)的位置，是在目前帧F2中有效数据旗标信号DE的这些旗标脉冲的一个(例如第一个旗标脉冲711或是其他旗标脉冲)的上升缘位置加上默认位移量。所述预设位移量可以依照设计需求来决定，例如图7所示实施例中的所述预设位移量可以是0。在其他实施例中，所述预设位移量可以是任意正实数或是任意负实数。从而决定所述预设位移量可以让垂直起始脉冲STV下降缘的相位适配于像素数据的相位，因此曲线STV4(垂直起始脉冲STV)的下降缘的相位不会与像素数据的相位相互冲突。
然而在一些特定的应用环境中，帧长度可能是跳动的。例如，先前帧F1的帧长度可能小于目前帧F2的帧长度。在此假设先前帧F1的帧长度为VN2，而目前帧F2的帧长度为VN1，其中VN2<VN1。在先前帧F1的帧长度VN2小于目前帧F2的帧长度VN1的情况下，垂直起始脉冲STV的相位如曲线STV5所示。利用先前帧F1的帧长度VN2，目前帧F2的垂直起始脉冲STV5的位置可以被预测。详而言之，先前帧F1的起始位置至垂直起始脉冲STV5的上升缘的位置的距离703，是先前帧F1的帧长度VN2减去默认值Nr，也就是说距离703等于VN2-Nr。曲线STV5(垂直起始脉冲STV)的下降缘的位置，是在目前帧F2中有效数据旗标信号DE的旗标脉冲711(或是其他旗标脉冲)的上升缘位置加上默认位移量。依照实际应用需求，所述预设位移量可以是0或是其他实数。换句话说，曲线STV5(垂直起始脉冲STV)的下降缘的位置不受先前帧F1的帧长度VN2的影响。因此纵使先前帧F1的帧长度不同于目前帧F2的帧长度，曲线STV5(垂直起始脉冲STV)的相位不会与像素数据的相位相互冲突。
在先前帧F1的帧长度大于目前帧F2的帧长度的情况下，垂直起始脉冲STV的相位如曲线STV6所示。在此假设先前帧F1的帧长度为VN3，而目前帧F2的帧长度为VN1，其中VN3>VN1。利用先前帧F1的帧长度VN3，目前帧F2的垂直起始脉冲STV6的位置可以被预测。详而言之，先前帧F1的起始位置至垂直起始脉冲STV6的上升缘的位置的距离705，是先前帧F1的帧长度VN3减去默认值Nr，也就是说距离705等于VN3-Nr。曲线STV6(垂直起始脉冲STV)的下降缘的位置，是在目前帧F2中有效数据旗标信号DE的旗标脉冲711(或是其他旗标脉冲)的上升缘位置加上所述默认位移量。依照实际应用需求，所述预设位移量可以是0或是其他实数。换句话说，曲线STV6(垂直起始脉冲STV)的下降缘的位置不受先前帧F1的帧长度VN3的影响。因此纵使先前帧F1的帧长度不同于目前帧F2的帧长度，曲线STV5(垂直起始脉冲STV)的相位不会与像素数据的相位相互冲突。
图8是依照本发明的一实施例说明图5所示脉冲检测电路110以及垂直起始脉冲产生电路120的电路方块示意图。脉冲检测电路110包括边缘检测电路111、水平长度计数电路112、垂直遮没检测电路113以及垂直长度计数电路114。边缘检测电路111可以从前级电路11接收有效数据旗标信号DE。边缘检测电路111可以检测有效数据旗标信号DE的多个旗标脉冲的边缘，以便对应产生多个第一水平脉冲801。
在图8所示实施例中，边缘检测电路111包括正反器电路811、非门电路812以及与门电路813。正反器电路811的数据输入端D从前级电路11接收有效数据旗标信号DE。依照设计需求，正反器电路811可以包括D型正反器或是其他类型正反器。非门电路812的输入端耦接至正反器电路811的数据输出端Q。与门电路813的第一输入端耦接至非门电路812的输出端。与门电路813的第二输入端从前级电路11接收有效数据旗标信号DE。与门电路813的输出端产生第一水平脉冲801给水平长度计数电路112以及垂直长度计数电路114。
图9是说明图8所示信号的时序示意图。图9所示横轴表示时间，纵轴表示电压。曲线VDE表示垂直有效数据旗标信号。请参照图8与图9，边缘检测电路111可以检测有效数据旗标信号DE的多个旗标脉冲的边缘(例如上升缘)，以便对应产生多个第一水平脉冲801。水平长度计数电路112耦接至边缘检测电路111，以接收第一水平脉冲801。水平长度计数电路112依据这些第一水平脉冲801来获得水平线期间长。所述水平线期间长可以是相邻两个第一水平脉冲801之间的时间距离。依据所述水平线期间长，水平长度计数电路112可以产生在垂直遮没期间VB中的多个第二水平脉冲802给垂直遮没检测电路113与垂直长度计数电路114。相邻两个第二水平脉冲802之间的时间距离可以相同于相邻两个第一水平脉冲801之间的时间距离。垂直遮没检测电路113耦接至水平长度计数电路112，以接收第二水平脉冲802。从而检测第二水平脉冲802有无发生，垂直遮没检测电路113可以获知垂直遮没期间VB，并产生检测结果803给垂直长度计数电路114。
垂直长度计数电路114耦接至边缘检测电路111，以接收第一水平脉冲801。垂直长度计数电路114耦接至水平长度计数电路112，以接收第二水平脉冲802。垂直长度计数电路114计数第一水平脉冲801与第二水平脉冲802。在计数的过程中，计数值可以作为目前帧中的目前位置计数值821。在计数完一个帧后，依照计数值可以获得一个帧的帧长度。
在图8所示实施例中，垂直起始脉冲产生电路120包括延伸脉冲产生电路121、原脉冲产生电路122以及或门电路123。延伸脉冲产生电路121耦接至垂直长度计数电路114，以接收所述目前位置计数值821。延伸脉冲产生电路121可以产生延伸脉冲804。当目前位置计数值821到达第一上升缘位置值822时，延伸脉冲产生电路121内的脉冲产生器会被触发，以拉升延伸脉冲804的电压准位。依照设计需求，在一些实施例中，所述第一上升缘位置值822可以是一个动态值。举例来说，第一上升缘位置值822可以相依于先前帧的帧长度。在一些实施例中，第一上升缘位置值822可以是Vtotal-Nr，其中Vtotal是先前帧的帧长度，Nr是依设计需求所设定的任意实数。在另一些实施例中，所述第一上升缘位置值822可以是一个静态值(或固定值)。当目前位置计数值821到达第一下降缘位置值823时，延伸脉冲产生电路121内的脉冲产生器会被触发，以拉降延伸脉冲804的电压准位。依照设计需求，在一些实施例中，所述第一下降缘位置值823可以是一个静态值(或固定值)。
原脉冲产生电路122可以产生原脉冲805。当目前位置计数值821到达第二上升缘位置值824时，原脉冲产生电路122内的脉冲产生器会被触发，以拉升原脉冲805的电压准位。依照设计需求，在一些实施例中，所述第二上升缘位置值824可以是一个静态值(或固定值)。当目前位置计数值821到达第二下降缘位置值825时，原脉冲产生电路122内的脉冲产生器会被触发，以拉降原脉冲805的电压准位。依照设计需求，在一些实施例中，所述第二下降缘位置值825可以是一个静态值(或固定值)。
或门电路123的第一输入端耦接至延伸脉冲产生电路121的输出端，以接收延伸脉冲804。或门电路123的第二输入端耦接至原脉冲产生电路122的输出端，以接收原脉冲805。或门电路123的输出端产生垂直起始脉冲STV。
图10是依照本发明的另一实施例说明图5所示垂直起始脉冲产生电路120的电路方块示意图。图10所示脉冲检测电路110、边缘检测电路111、水平长度计数电路112、垂直遮没检测电路113以及垂直长度计数电路114可以参照图8的相关说明来类推，故不再赘述。图11是说明图10所示信号的时序示意图。图11所示横轴表示时间，纵轴表示电压。
在图10所示实施例中，垂直起始脉冲产生电路120包括控制电路124以及线移位寄存器电路126。控制电路124耦接至垂直长度计数电路114，以接收目前位置计数值821。控制电路124耦接至线移位寄存器电路126，以设定线移位寄存器电路126的初始值。线移位寄存器电路126对初始值进行移位操作，以便将初始值以串行方式输出作为垂直起始脉冲STV。基于初始值的填入，线移位寄存器电路126的输出端可以产生对应的垂直起始脉冲STV。
举例来说，控制电路124可以包括延伸脉冲产生电路121与原脉冲产生电路122。延伸脉冲产生电路121可以产生延伸脉冲(即控制信号1001)。当目前位置计数值821到达延伸上升缘位置值1011时，延伸脉冲产生电路121会拉升控制信号1001的电压准位。依照设计需求，在一些实施例中，所述延伸上升缘位置值1011可以是一个静态值(或固定值)。当目前位置计数值821到达延伸下降缘位置值1012时，延伸脉冲产生电路121会拉降控制信号1001的电压准位。依照设计需求，在一些实施例中，所述延伸下降缘位置值1012可以是一个静态值(或固定值)。原脉冲产生电路122可以产生原脉冲(即控制信号1002)。当目前位置计数值821到达原上升缘位置值1013时，原脉冲产生电路122会拉升控制信号1002的电压准位。依照设计需求，在一些实施例中，所述原上升缘位置值1013可以是一个静态值(或固定值)。当目前位置计数值821到达原下降缘位置值1014时，原脉冲产生电路122会拉降控制信号1002的电压准位。依照设计需求，在一些实施例中，所述原下降缘位置值1014可以是一个静态值(或固定值)。图10所示延伸脉冲产生电路121与原脉冲产生电路122可以参照图8的相关说明来类推，故不再赘述。
当目前位置计数值821到达延伸上升缘位置值1011时，控制电路124产生控制信号1001去控制线移位寄存器电路126，而线移位寄存器电路126依照控制信号1001去选择将第一初始值1021填入线移位寄存器电路126内的移位寄存器，以产生垂直起始脉冲STV。当目前位置计数值821到达原上升缘位置值1013时，控制电路124产生控制信号1002去控制线移位寄存器电路126，而线移位寄存器电路126依照控制信号1002去选择将第二初始值1022填入线移位寄存器电路126的移位寄存器，以产生垂直起始脉冲STV。第一初始值1021与第二初始值1022可以视设计需求来决定。基于初始值的填入，线移位寄存器电路126内的移位寄存器的输出端可以产生对应的垂直起始脉冲STV。
值得注意的是，在不同的应用情境中，时序控制器装置100包括脉冲检测电路110及/或垂直起始脉冲产生电路120的相关功能可以利用一般的编程语言(programminglanguages，例如C或C++)、硬件描述语言(hardware description languages，例如VerilogHDL或VHDL)或其他合适的编程语言来实现为软件、韧体或硬件。可执行所述相关功能的编程语言可以被布置为任何已知的计算器可存取介质(computer-accessible medias)，例如磁带(magnetic tapes)、半导体(semiconductors)内存、磁盘(magnetic disks)或光盘(compact disks，例如CD-ROM或DVD-ROM)，或者可通过互联网(Internet)、有线通信(wiredcommunication)、无线通信(wireless communication)或其它通信介质传送所述编程语言。所述编程语言可以被存放在计算器的可存取介质中，以便于由计算器的处理器来存取/执行所述软件(或韧体)的编程码(programming codes)。对于硬件实现，结合本文实施例所揭示的态样，利用在一或多个控制器、微控制器、微处理器、特殊应用集成电路(Application-specific integrated circuit,ASIC)、数字信号处理器(digital signalprocessor,DSP)、场可程序逻辑门阵列(Field Programmable Gate Array,FPGA)及/或其他处理单元中的各种示例性的逻辑、逻辑区块、模块和电路可以被用于实现或执行本文所述功能。另外，本发明的装置和方法可以通过硬件和软件的组合来实现。
综上所述，本发明诸实施例所述时序控制器装置100及其垂直起始脉冲产生方法利用先前帧的帧长度来决定在目前帧中垂直起始脉冲STV的第一边缘(例如上升缘)的位置，以便增加垂直起始脉冲STV对栅极驱动器电路的预先充电时间。利用在目前帧中的旗标脉冲的位置来决定在目前帧中垂直起始脉冲STV的第二边缘(例如下降缘)的位置，以便确保垂直起始脉冲STV的第二边缘的相位适配于像素数据的相位。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。

Claims (10)

1.一种时序控制器装置，包括：
脉冲检测电路，用以从前级电路接收有效数据旗标信号，以及计数所述有效数据旗标信号的多个旗标脉冲来获得帧长度；以及
垂直起始脉冲产生电路，耦接至所述脉冲检测电路以接收所述帧长度，用以产生垂直起始脉冲给显示面板的栅极驱动器电路，其中所述垂直起始脉冲产生电路利用先前帧的所述帧长度来决定在目前帧中所述垂直起始脉冲的第一边缘的位置，以及所述垂直起始脉冲产生电路利用在所述目前帧中的所述多个旗标脉冲的第一旗标脉冲的位置来决定在所述目前帧中所述垂直起始脉冲的第二边缘的位置。
2.如权利要求1所述的时序控制器装置，其中在所述目前帧中，所述先前帧的起始位置至所述垂直起始脉冲的所述第一边缘的位置的距离，是所述先前帧的所述帧长度减去默认值。
3.如权利要求1所述的时序控制器装置，其中在所述目前帧中所述垂直起始脉冲的所述第二边缘的位置，是在所述目前帧中的所述第一旗标脉冲的位置加上默认位移量。
4.如权利要求1所述的时序控制器装置，其中所述脉冲检测电路包括：
边缘检测电路，用以从所述前级电路接收所述有效数据旗标信号，以及检测所述有效数据旗标信号的所述多个旗标脉冲的边缘以便对应产生多个第一水平脉冲；
水平长度计数电路，耦接至所述边缘检测电路以接收所述多个第一水平脉冲，用以依据所述多个第一水平脉冲来获得水平线期间长，以及依据所述水平线期间长来产生在垂直遮没期间中的多个第二水平脉冲；以及
垂直长度计数电路，耦接至所述边缘检测电路以接收所述多个第一水平脉冲，耦接至所述水平长度计数电路以接收所述多个第二水平脉冲，以及用以计数所述多个第一水平脉冲与所述多个第二水平脉冲来获得所述帧长度以及在所述目前帧中的目前位置计数值。
5.如权利要求4所述的时序控制器装置，其中所述边缘检测电路包括：
正反器电路，具有数据输入端用以从所述前级电路接收所述有效数据旗标信号；
非门电路，具有输入端耦接至所述正反器电路的数据输出端；以及
与门电路，具有第一输入端耦接至所述非门电路的输出端，其中所述与门电路的第二输入端用以从所述前级电路接收所述有效数据旗标信号，以及所述与门电路的输出端产生所述多个第一水平脉冲。
6.如权利要求4所述的时序控制器装置，其中所述垂直起始脉冲产生电路包括：
延伸脉冲产生电路，耦接至所述垂直长度计数电路以接收所述目前位置计数值，用以产生延伸脉冲，其中当所述目前位置计数值到达第一上升缘位置值时，所述延伸脉冲被拉升，以及当所述目前位置计数值到达第一下降缘位置值时，所述延伸脉冲被拉降；
原脉冲产生电路，用以产生原脉冲，其中当所述目前位置计数值到达第二上升缘位置值时，所述原脉冲被拉升，以及当所述目前位置计数值到达第二下降缘位置值时，所述原脉冲被拉降；以及
或门电路，具有第一输入端耦接至所述延伸脉冲产生电路的输出端以接收所述延伸脉冲，其中所述或门电路的第二输入端耦接至所述原脉冲产生电路的输出端以接收所述原脉冲，以及所述或门电路的输出端产生所述垂直起始脉冲。
7.如权利要求6所述的时序控制器装置，其中所述垂直起始脉冲产生电路包括：
线移位寄存器电路，具有输出端用以产生所述垂直起始脉冲；以及
控制电路，耦接至所述垂直长度计数电路以接收所述目前位置计数值，以及耦接至所述线移位寄存器电路以设定所述线移位寄存器电路的初始值，其中当所述目前位置计数值到达所述延伸脉冲产生电路产生的延伸脉冲的延伸上升缘位置值时，所述控制电路控制所述线移位寄存器电路去选择将第一初始值填入所述线移位寄存器电路的线移位寄存器以产生所述垂直起始脉冲，以及当所述目前位置计数值到达所述原脉冲产生电路产生的原脉冲的原上升缘位置值时，所述控制电路控制所述线移位寄存器电路去选择将第二初始值填入所述线移位寄存器以产生垂直起始脉冲。
8.一种垂直起始脉冲产生方法，包括：
由脉冲检测电路从前级电路接收有效数据旗标信号；
由所述脉冲检测电路计数所述有效数据旗标信号的多个旗标脉冲来获得帧长度；
由垂直起始脉冲产生电路利用先前帧的所述帧长度来决定在目前帧中垂直起始脉冲的第一边缘的位置；
由所述垂直起始脉冲产生电路利用在所述目前帧中的所述多个旗标脉冲的第一旗标脉冲的位置来决定在所述目前帧中所述垂直起始脉冲的第二边缘的位置；以及
由所述垂直起始脉冲产生电路产生所述垂直起始脉冲给显示面板的栅极驱动器电路。
9.如权利要求8所述的垂直起始脉冲产生方法，其中在所述目前帧中，所述先前帧的起始位置至所述垂直起始脉冲的所述第一边缘的位置的距离，是所述先前帧的所述帧长度减去默认值。
10.如权利要求8所述的垂直起始脉冲产生方法，其中在所述目前帧中所述垂直起始脉冲的所述第二边缘的位置，是在所述目前帧中的所述第一旗标脉冲的位置加上默认位移量。
CN201710991058.0A 2017-10-23 2017-10-23 时序控制器装置及其垂直起始脉冲产生方法 Active CN109697964B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710991058.0A CN109697964B (zh) 2017-10-23 2017-10-23 时序控制器装置及其垂直起始脉冲产生方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710991058.0A CN109697964B (zh) 2017-10-23 2017-10-23 时序控制器装置及其垂直起始脉冲产生方法

Publications (2)

Publication Number Publication Date
CN109697964A CN109697964A (zh) 2019-04-30
CN109697964B true CN109697964B (zh) 2021-04-23

Family

ID=66226783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710991058.0A Active CN109697964B (zh) 2017-10-23 2017-10-23 时序控制器装置及其垂直起始脉冲产生方法

Country Status (1)

Country Link
CN (1) CN109697964B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653236B (zh) * 2020-06-16 2021-09-17 厦门天马微电子有限公司 一种显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200537414A (en) * 2004-05-14 2005-11-16 Hannstar Display Corp Impulse driving method and apparatus for liquid crystal device
CN101656056A (zh) * 2008-08-20 2010-02-24 三星电子株式会社 时序控制器和具有该时序控制器的显示装置
CN102916759A (zh) * 2012-10-26 2013-02-06 郑州威科姆科技股份有限公司 一种e1数据帧精确时间标定及时标信息处理方法
CN104134418A (zh) * 2013-04-30 2014-11-05 乐金显示有限公司 用于低速驱动的显示装置及其驱动方法
CN104751757A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 能够以低速驱动的显示装置
WO2017063269A1 (zh) * 2015-10-15 2017-04-20 武汉华星光电技术有限公司 栅极驱动基板和使用栅极驱动基板的液晶显示器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003044765A2 (en) * 2001-11-20 2003-05-30 E Ink Corporation Methods for driving bistable electro-optic displays
KR101236518B1 (ko) * 2007-12-30 2013-02-28 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
US8643658B2 (en) * 2009-12-30 2014-02-04 Intel Corporation Techniques for aligning frame data

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200537414A (en) * 2004-05-14 2005-11-16 Hannstar Display Corp Impulse driving method and apparatus for liquid crystal device
CN101656056A (zh) * 2008-08-20 2010-02-24 三星电子株式会社 时序控制器和具有该时序控制器的显示装置
US8816950B2 (en) * 2008-08-20 2014-08-26 Samsung Display Co., Ltd. Timing controller and display apparatus having the same
CN102916759A (zh) * 2012-10-26 2013-02-06 郑州威科姆科技股份有限公司 一种e1数据帧精确时间标定及时标信息处理方法
CN104134418A (zh) * 2013-04-30 2014-11-05 乐金显示有限公司 用于低速驱动的显示装置及其驱动方法
CN104751757A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 能够以低速驱动的显示装置
WO2017063269A1 (zh) * 2015-10-15 2017-04-20 武汉华星光电技术有限公司 栅极驱动基板和使用栅极驱动基板的液晶显示器

Also Published As

Publication number Publication date
CN109697964A (zh) 2019-04-30

Similar Documents

Publication Publication Date Title
US10803823B2 (en) Shift register unit, gate driving circuit, and driving method
US9336898B2 (en) Shift register unit, gate driver, and display device
US9886889B2 (en) Shift register unit, gate driving circuit and display device
US9898958B2 (en) Shift register unit, shift register, gate driver circuit and display apparatus
EP3309775A1 (en) Shift register unit, gate drive circuit and display device
EP3633664A1 (en) Shift register, gate driving circuit, display device
US20160274713A1 (en) Gate driving circuit and driving method thereof, and display apparatus
EP2975604A1 (en) Shift register, display device, gate drive circuit and driving method
US20210327377A1 (en) Gate-driving unit circuit, gate driver on array circuit, driving method, and display apparatus
KR101639496B1 (ko) 시프트 레지스터, 게이트 구동 회로, 어레이 기판, 및 디스플레이 디바이스
US11308853B2 (en) Shift register and driving method thereof, gate driving circuit and display apparatus
US20180226039A1 (en) Shift Register Unit, Gate Driving Device, Display Device and Driving Method
KR20170001645A (ko) 이미지 디스플레이 시스템 및 게이트 구동 회로
JP6349171B2 (ja) ノイズ除去回路、タイミングコントローラ、ディスプレイ装置、電子機器、ソースドライバの制御方法
US20190295674A1 (en) Shift Register Unit and Driving Method Thereof, Gate Driving Circuit, and Display Device
US11183103B2 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
US20190080661A1 (en) Shift register and driving method thereof, gate driving circuit, and display device
US10872546B2 (en) Shift register unit and method for driving the same, gate driving circuit and display apparatus
US10818259B2 (en) Scanning trigger unit, gate driving circuit and method for driving the same and display apparatus
US10978168B2 (en) Shift register unit, method of driving the same, gate driving circuit and display device
US9159448B2 (en) Shift register unit, shift register and scanning method thereof, and display device
CN109697964B (zh) 时序控制器装置及其垂直起始脉冲产生方法
US11170681B2 (en) Gate driving circuit, driving method thereof, gate driver, display panel and display apparatus
TWI661408B (zh) 時序控制器裝置及其垂直起始脈衝產生方法
US9875711B2 (en) Gate driver of display panel and operation method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant