JP6349171B2 - ノイズ除去回路、タイミングコントローラ、ディスプレイ装置、電子機器、ソースドライバの制御方法 - Google Patents
ノイズ除去回路、タイミングコントローラ、ディスプレイ装置、電子機器、ソースドライバの制御方法 Download PDFInfo
- Publication number
- JP6349171B2 JP6349171B2 JP2014139615A JP2014139615A JP6349171B2 JP 6349171 B2 JP6349171 B2 JP 6349171B2 JP 2014139615 A JP2014139615 A JP 2014139615A JP 2014139615 A JP2014139615 A JP 2014139615A JP 6349171 B2 JP6349171 B2 JP 6349171B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- level
- noise
- input signal
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/14—Solving problems related to the presentation of information to be displayed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Manipulation Of Pulses (AREA)
Description
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
回路を1つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
図2は、第1の実施の形態に係るノイズ除去回路1のブロック図である。
ノイズ除去回路1は、第1レベル(本実施の形態においてハイレベル)と第2レベル(本実施の形態においてローレベル)の2値をとる入力信号SINを受け、入力信号SINが所定の判定時間τにわたり連続して第1レベル(ハイレベル)を維持すると、出力信号SOUTをアサート(本実施の形態ではハイレベル)するノイズ除去機能を備える。
(i) 第2タイマ4の測定時間T2と、保持した第1タイマ2の測定時間T1’が一致
(ii) 第2タイマ4の測定時間T2が、保持した第1タイマ2の測定時間T1’を超えたとき、
(iii) 第2タイマ4の測定時間T2と保持した第1タイマ2の測定時間T1’の差分が、所定値と一致したとき
(iv) 第2タイマ4の測定時間T2と保持した第1タイマ2の測定時間T1’の比(T2/T1’)が、所定値と一致したときまたは超えたとき
図3(a)〜(c)は、図2のノイズ除去回路1の動作波形図である。図3(a)、(b)については、図1(a)、(b)と同様であり、ノイズ除去機能が有効に働くことがわかる。
ノイズ除去回路1は、エッジ検出部10、第1カウンタ20、第2カウンタ30、判定部40を備える。ノイズ除去回路1は、ひとつの半導体基板に一体集積化された機能IC(Integrated Circuit)に搭載され、別のICからの信号を受信してもよい。
メモリ42は、ネガティブエッジ検出部14からのネガティブエッジ検出信号NEを受ける。メモリ42は、ネガティブエッジ検出信号NEがアサートされると、つまり入力信号SINが第2レベル(ローレベル)に遷移すると、そのときの第1カウンタ20のカウント値CNT1をラッチする。
図5は、図4のノイズ除去回路1の動作波形図である。
時刻t0にノイズN1により入力信号SINの検出値がハイレベルに遷移すると、第1カウンタ20がカウントアップする。時刻t1において、入力信号SINの検出値がローレベルに遷移すると、第1カウンタ20のカウント値CNT1がメモリ42に保持される。
入力信号SINの検出値がローレベルの間、第2カウンタ30がカウントアップする。そしてカウント値CNT2がCNT1’と一致すると、比較部44は第1カウンタ20をリセットする。つまり、Tx1<Ty1であるため、Tx1のハイレベルがノイズと判定される。
あるいは、アナログ回路とデジタル回路を組み合わせて、ノイズ除去回路1を構成してもよい。
図7は、第2の実施の形態に係るタイミングコントローラ200aを備えるディスプレイ装置100aのブロック図である。
たとえばノイズ検出器210は、レシーバ202が受信したデータイネーブル信号DEにもとづいて、ノイズの有無を判定してもよい。上述のように、データイネーブル信号DEは、一旦レベルが遷移すると、所定時間にわたりそのレベルを維持した後に、元のレベルに遷移することを繰り返す。つまりデータイネーブル信号DEの遷移パターンは既知であるから、ノイズ検出器210は、データイネーブル信号DEの遷移パターンが、所定のパターン(期待パターン)から逸脱したときに、ノイズ検出信号DEをアサートしてもよい。より具体的には、ノイズ検出器210は、データイネーブル信号DEがアサートされた後、アサートを維持すべき期間において、ネゲートされたときに、ノイズ検出信号NSをアサートしてもよい。
ディスプレイ装置100は、テレビ受像器に搭載されてもよいし、コンピュータに外付けされるモニタであってもよい。あるいはノート型コンピュータや、タブレット端末、携帯電話端末、カーナビゲーションシステムなどの電子機器に搭載されてもよく、その形態は特に限定されない。
Claims (18)
- 入力信号が所定の判定時間にわたり連続して所定の第1レベルを維持すると、出力信号をアサートするノイズ除去回路であって、
前記入力信号が前記第1レベルと相補的な第2レベルから前記第1レベルに遷移すると、時間測定を開始する第1タイマと、
前記第1タイマによる時間測定開始後に、前記入力信号が第2レベルに遷移したとき、前記入力信号が第2レベルを持続する時間を測定する第2タイマと、
(i)前記入力信号が前記第2レベルに遷移したときの前記第1タイマの測定時間を保持し、(ii)前記第2タイマの測定時間と、保持した前記第1タイマの測定時間とが所定の関係を満たすと、前記第1タイマをリセットするよう構成され、(iii)前記第1タイマの測定時間が前記判定時間を超えると前記出力信号をアサートするよう構成された判定部と、
を備えることを特徴とするノイズ除去回路。 - 前記第1タイマは、クロックをカウントする第1カウンタを含み、
前記第2タイマは、前記クロックをカウントする第2カウンタを含むことを特徴とする請求項1に記載のノイズ除去回路。 - 前記判定部は、前記入力信号が前記第2レベルに遷移したときの前記第1カウンタのカウント値をラッチするメモリを含むことを特徴とする請求項2に記載のノイズ除去回路。
- 前記判定部は、前記メモリにより保持されるカウント値と、前記第2カウンタのカウント値と、にもとづいて前記出力信号を生成する比較部をさらに含むことを特徴とする請求項3に記載のノイズ除去回路。
- 前記比較部は、前記第2カウンタのカウント値が、前記メモリにより保持されるカウント値を超えると、前記第1カウンタをリセットすることを特徴とする請求項4に記載のノイズ除去回路。
- 前記比較部は、前記第2カウンタのカウント値と、前記メモリにより保持されるカウント値の差分にもとづいて、前記第1カウンタをリセットすることを特徴とする請求項4に記載のノイズ除去回路。
- 前記比較部は、前記第2カウンタのカウント値と、前記メモリにより保持されるカウント値の比にもとづいて、前記第1カウンタをリセットすることを特徴とする請求項4に記載のノイズ除去回路。
- 入力信号が所定の判定時間にわたり連続して所定の第1レベルを維持すると、出力信号をアサートするノイズ除去回路であって、
前記入力信号が前記第1レベルと相補的な第2レベルから前記第1レベルに遷移すると、カウントを開始する第1カウンタと、
前記第1カウンタによるカウント開始後に、前記入力信号が第2レベルに遷移したとき、前記入力信号が第2レベルを持続する時間をカウントする第2カウンタと、
(i)前記入力信号が前記第2レベルに遷移したときの前記第1カウンタのカウント値を保持し、(ii)前記第2カウンタのカウント値と、保持した前記第1カウンタのカウント値の比較結果にもとづいて前記第1カウンタをリセットし、(iii)前記第1カウンタのカウント値が所定のしきい値を超えると前記出力信号をアサートするよう構成された判定部と、
を備えることを特徴とするノイズ除去回路。 - 前記判定部は、前記出力信号がアサートされた後に前記入力信号が前記第2レベルに遷移するとアサートされるノイズ検出信号を生成することを特徴とする請求項1から8のいずれかに記載のノイズ除去回路。
- ひとつの半導体基板に一体集積化されることを特徴とする請求項1から9のいずれかに記載のノイズ除去回路。
- ピクセルデータとデータイネーブル信号を含む画像データを受け、ソースドライバおよびゲートドライバを制御するタイミングコントローラであって、
請求項1から10のいずれかに記載のノイズ除去回路を備え、
前記ノイズ除去回路には、前記データイネーブル信号が入力されることを特徴とするタイミングコントローラ。 - 前記画像データを受信するレシーバと、
前記レシーバが受信した前記画像データに含まれるピクセルデータを保持するラインメモリと、
ノイズを検出するとアサートされるノイズ検出信号を生成するノイズ検出器と、
前記ノイズ検出信号がアサートされると、それ以降、所定の期間にわたり前記ラインメモリの更新を停止するメモリコントローラと、
前記ラインメモリに格納されたピクセルデータを、ソースドライバに出力するトランスミッタと、
をさらに備えることを特徴とする請求項11に記載のタイミングコントローラ。 - 前記所定の期間は、1ラインが終了するまでの期間であることを特徴とする請求項12に記載のタイミングコントローラ。
- 前記ノイズ検出器は、前記データイネーブル信号にもとづいて、ノイズの有無を判定することを特徴とする請求項12または13に記載のタイミングコントローラ。
- 前記ノイズ検出器は、前記データイネーブル信号がアサートされた後、アサートを維持すべき期間において、ネゲートされたときに、前記ノイズ検出信号をアサートすることを特徴とする請求項14に記載のタイミングコントローラ。
- ゲートドライバを内蔵するディスプレイパネルと、
ソースドライバと、
前記ソースドライバを制御する請求項11から15のいずれかに記載のタイミングコントローラと、
を備えることを特徴とするディスプレイ装置。 - ゲートドライバを内蔵するディスプレイパネルと、
ソースドライバと、
前記ソースドライバを制御する請求項11から15のいずれかに記載のタイミングコントローラと、
を備えることを特徴とする電子機器。 - 入力信号が所定の判定時間にわたり連続して所定の第1レベルを維持したことを検出する方法であって、
第1カウンタが、前記入力信号が前記第1レベルと相補的な第2レベルから前記第1レベルに遷移すると、カウントを開始するステップと、
第2カウンタが、前記第1カウンタによるカウント開始後に、前記入力信号が第2レベルに遷移したとき、前記入力信号が第2レベルを持続する時間をカウントするステップと、
前記入力信号が前記第2レベルに遷移したときの前記第1カウンタのカウント値を保持するステップと、
前記第2カウンタのカウント値が、保持した前記第1カウンタのカウント値を超えると、前記第1カウンタをリセットするステップと、
前記第1カウンタのカウント値が所定のしきい値を超えると出力信号をアサートするステップと、
を備えることを特徴とする方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014139615A JP6349171B2 (ja) | 2014-07-07 | 2014-07-07 | ノイズ除去回路、タイミングコントローラ、ディスプレイ装置、電子機器、ソースドライバの制御方法 |
US14/793,087 US9852673B2 (en) | 2014-07-07 | 2015-07-07 | Noise removal circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014139615A JP6349171B2 (ja) | 2014-07-07 | 2014-07-07 | ノイズ除去回路、タイミングコントローラ、ディスプレイ装置、電子機器、ソースドライバの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016019082A JP2016019082A (ja) | 2016-02-01 |
JP6349171B2 true JP6349171B2 (ja) | 2018-06-27 |
Family
ID=55017411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014139615A Active JP6349171B2 (ja) | 2014-07-07 | 2014-07-07 | ノイズ除去回路、タイミングコントローラ、ディスプレイ装置、電子機器、ソースドライバの制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9852673B2 (ja) |
JP (1) | JP6349171B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102498281B1 (ko) * | 2016-05-24 | 2023-02-10 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
JP6667847B2 (ja) * | 2016-08-12 | 2020-03-18 | ザインエレクトロニクス株式会社 | 受信装置および送受信システム |
US9917577B1 (en) | 2016-08-31 | 2018-03-13 | Square, Inc. | Brown-out detector and power-on-reset circuit |
US9941884B2 (en) | 2016-08-31 | 2018-04-10 | Square, Inc. | AC coupled level shifting circuit |
US9692417B1 (en) * | 2016-08-31 | 2017-06-27 | Square, Inc. | Transition glitch suppression circuit |
US10614747B2 (en) * | 2017-01-31 | 2020-04-07 | Synaptics Incorporated | Device and method for driving display panel in response to image data |
US10474846B1 (en) | 2017-08-31 | 2019-11-12 | Square, Inc. | Processor power supply glitch detection |
US10476607B2 (en) | 2017-09-30 | 2019-11-12 | Square, Inc. | Wireless signal noise reduction |
CN109036309A (zh) * | 2018-08-01 | 2018-12-18 | 深圳市华星光电技术有限公司 | 时序控制器及其时序检测方法、液晶显示器 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5348654A (en) * | 1976-10-15 | 1978-05-02 | Matsushita Electric Works Ltd | Chattering prevention device |
JPS61128832U (ja) * | 1985-01-30 | 1986-08-12 | ||
US4926072A (en) * | 1987-09-18 | 1990-05-15 | Aisin Seiki Kabushikikaisha | Noise elimination circuit |
JPH10126229A (ja) * | 1996-10-22 | 1998-05-15 | Fujitsu Ten Ltd | 波形整形装置 |
JP3220029B2 (ja) * | 1996-11-11 | 2001-10-22 | 日本電気株式会社 | 入力信号読み取り回路 |
GB2421317B (en) * | 2004-12-15 | 2009-02-11 | Agilent Technologies Inc | A method and apparatus for detecting leading pulse edges |
JP4885461B2 (ja) * | 2005-02-24 | 2012-02-29 | 日立プラズマディスプレイ株式会社 | 表示パネルの表示制御装置及びそれを有する表示装置 |
JP4894183B2 (ja) * | 2005-07-25 | 2012-03-14 | 三菱電機株式会社 | ノイズ除去回路およびこれを用いたマトリックス表示装置、ならびに解像度弁別回路 |
JP4585545B2 (ja) * | 2007-06-29 | 2010-11-24 | 株式会社豊田中央研究所 | ノイズ除去回路及びそれを備えたコンパレータ回路 |
JP5451309B2 (ja) * | 2009-10-27 | 2014-03-26 | ルネサスエレクトロニクス株式会社 | 雑音除去回路及び雑音除去回路を備えた半導体装置 |
US20110102395A1 (en) * | 2009-11-04 | 2011-05-05 | Himax Technologies Limited | Method and system of controlling halt and resume of scanning an lcd |
JP5762330B2 (ja) | 2012-02-07 | 2015-08-12 | シャープ株式会社 | 駆動制御装置、それを備える表示装置、および駆動制御方法 |
KR102189577B1 (ko) * | 2014-01-20 | 2020-12-14 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
JP6425115B2 (ja) * | 2014-07-03 | 2018-11-21 | Tianma Japan株式会社 | タイミングコントローラ及び表示装置 |
-
2014
- 2014-07-07 JP JP2014139615A patent/JP6349171B2/ja active Active
-
2015
- 2015-07-07 US US14/793,087 patent/US9852673B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20160005345A1 (en) | 2016-01-07 |
JP2016019082A (ja) | 2016-02-01 |
US9852673B2 (en) | 2017-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6349171B2 (ja) | ノイズ除去回路、タイミングコントローラ、ディスプレイ装置、電子機器、ソースドライバの制御方法 | |
TWI439050B (zh) | 移位暫存器及觸控裝置 | |
US9501997B2 (en) | Gate driver and display apparatus | |
US10706758B2 (en) | Shift register unit, driving method thereof and display device | |
EP3200182B1 (en) | Shift register unit, shift register, gate drive circuit and display device | |
US20150243367A1 (en) | Shift register unit circuit, shift register, array substrate and display device | |
CN108550350B (zh) | 液晶显示面板的过电流保护系统及过电流保护方法 | |
CN111292693B (zh) | 数据驱动器、显示设备及操作显示设备的方法 | |
US9520865B2 (en) | Delay circuits and related systems and methods | |
KR101471388B1 (ko) | 디스플레이 장치용 타이밍 컨트롤러 | |
US8441427B2 (en) | Gate driver having an output enable control circuit | |
KR20100039090A (ko) | 써지신호를 제거할 수 있는 타이밍 컨트롤러 및 상기 타이밍 컨트롤러를 포함하는 디스플레이 장치 | |
TW201730862A (zh) | 源極驅動器、顯示裝置、源極輸出訊號的延遲方法、及顯示裝置的驅動方法 | |
TW201426718A (zh) | 閘極驅動裝置 | |
TW201246151A (en) | Display driver and flicker suppression device thereof | |
CN110955352B (zh) | 触控面板显示器及触控面板显示器的控制方法 | |
US9805638B2 (en) | Shift register, array substrate and display apparatus | |
TW201716944A (zh) | 移位暫存器 | |
KR100333969B1 (ko) | 멀티 타이밍 컨트롤러를 가지는 액정표시장치 | |
TWI767286B (zh) | 顯示面板的行驅動方法及利用其之顯示面板和資訊處理裝置 | |
WO2022155889A1 (zh) | 信号处理方法及装置、显示装置 | |
CN109036323B (zh) | 输出级电路、控制方法、驱动装置以及显示装置 | |
US20080297544A1 (en) | Method for detecting resolution and timing controller | |
TWI430231B (zh) | 顯示裝置及其運作方法 | |
KR20160083180A (ko) | 구동부 및 이를 포함하는 표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6349171 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |