KR20160083180A - 구동부 및 이를 포함하는 표시장치 - Google Patents

구동부 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR20160083180A
KR20160083180A KR1020140193048A KR20140193048A KR20160083180A KR 20160083180 A KR20160083180 A KR 20160083180A KR 1020140193048 A KR1020140193048 A KR 1020140193048A KR 20140193048 A KR20140193048 A KR 20140193048A KR 20160083180 A KR20160083180 A KR 20160083180A
Authority
KR
South Korea
Prior art keywords
data
power supply
voltage
time point
analog
Prior art date
Application number
KR1020140193048A
Other languages
English (en)
Other versions
KR102290414B1 (ko
Inventor
장국희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140193048A priority Critical patent/KR102290414B1/ko
Publication of KR20160083180A publication Critical patent/KR20160083180A/ko
Application granted granted Critical
Publication of KR102290414B1 publication Critical patent/KR102290414B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은, FPGA용 설정값의 판독 및 적용 완료에 대응되는 완료신호를 생성하고, 영상신호 및 다수의 타이밍신호를 이용하여 데이터제어신호 및 영상데이터를 생성하는 타이밍제어부와; 상기 데이터제어신호 및 상기 영상데이터를 이용하여 데이터전압을 생성하는 데이터구동부와; 상기 완료신호의 생성시점 이후 아날로그 전원을 상기 데이터구동부로 공급하는 전원공급부를 포함하는 표시장치용 구동부를 제공하는데, 정상신호 출력 이후에 아날로그 전압을 데이터구동부에 공급함으로써 데이터구동부의 불량이 방지되고 신뢰성이 개선된다.

Description

구동부 및 이를 포함하는 표시장치{Driving Unit And Display Device Including The Same}
본 발명은 구동부에 관한 것으로, 보다 상세하게는 디지털 전원에 의한 타이밍제어부의 정상동작 후 아날로그 전원을 공급하는 구동부 및 이를 포함하는 표시장치에 관한 것이다.
근래, 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이 분야가 급속도로 발전해 왔고, 이에 부응하여 여러 가지 다양한 평판 표시장치(flat panel display: FPD)가 개발되어 각광받고 있는데, 평판 표시장치의 예로는 액정표시장치(liquid crystal display device: LCD device), 유기발광다이오드 표시장치(organic light emitting diode device: OLED device), 플라즈마 표시장치(plasma display panel device: PDP device) 등을 들 수 있다.
이러한 표시장치는, 영상을 표시하는 표시패널과, 표시패널에 신호 및 전원을 공급하는 구동부로 이루어지고, 구동부는 표시패널의 각 화소영역에 게이트전압 및 데이터전압을 각각 공급하는 게이트구동부 및 데이터구동부와, 게이트구동부 및 데이터구동부로 다수의 제어신호 및 영상데이터를 전송하는 타이밍제어부와, 게이트구동부, 데이터구동부 및 타이밍제어부에 전원을 공급하는 전원공급부로 이루어진다.
여기서, 전원공급부는 공급받은 외부전원을 이용하여 타이밍제어부로 디지털 전원을 공급하고, 게이트구동부 및 데이터구동부로 아날로그 전원을 공급한다.
일반적으로 타이밍제어부는 주문형 반도체인 ASIC(application specific integrated circuit)의 형태로 구성되는데, ASIC은 비용이 상대적으로 저렴하다는 장점이 있는 반면, 완료된 설계를 변경할 수 없다는 단점이 있다. 이에 따라, 설계변경이 종종 발생하는 표시장치의 개발단계나 양산 초기단계에서는 FPGA(field programmable gate array)로 타이밍제어부를 구성한다.
FPGA는 PLD(programmable logic device)의 일종으로, 내부 논리회로 구조를 재설정할 수 있는 집적회로이며, 논리곱(AND), 논리합(OR), 배타적 논리합(XOR), 부정(NOT) 등의 프로그래밍 가능한 논리요소와 논리요소를 연결하는 프로그래밍 가능한 연결선을 포함한다.
개발자는 프로그래밍으로 FPGA의 논리소자를 원하는 대로 연결하여 각종 기능의 복잡한 회로를 설정하여 타이밍제어부를 구성할 수 있으며, 프로그래밍을 통하여 소프트웨어적으로 회로를 재설정하여 설계 변경된 타이밍제어부를 구성할 수 있다.
ASIC으로 구성되는 타이밍제어부는 모든 논리소자 및 연결선이 고정되어 있어서 전원인가 후 정상(normal) 신호 출력까지 수백 밀리초(msec)가 소요되지만, FPGA로 구성되는 타이밍제어부는 논리소자 및 연결선에 대한 설정값을 저장부로부터 읽어서 적용하여야 하므로 전원인가 후 정상 신호 출력까지 수 초(sec)가 소요되고, 정상 신호가 출력되기 전까지 타이밍제어부로부터는 hi_z 상태의 비정상(abnormal) 신호가 출력된다.
이러한 비정상 신호는 아날로그 전원이 공급된 데이터제어부에 입력되어 데이터제어부의 연소(burnt) 또는 오동작을 야기하는데, 이를 도면을 참조하여 설명한다.
도 1은 종래의 FPGA의 타이밍제어부를 포함하는 표시장치의 파워시퀀스를 도시한 파형도이다.
도 1에 도시한 바와 같이, 종래의 표시장치에서는, 전원공급부에 의하여 제1시점(t1)에 디지털 고전위전압(VCC)이 타이밍제어부로 공급되고, 제2시점(t2)에 아날로그 고전위전압(VDD) 및 감마전압(Gamma)이 데이터구동부로 공급되고, 제3시점(t3)에 아날로그 반고전위전압(HVDD)이 데이터구동부로 공급된다.
그리고, 타이밍제어부는 제4시점(t4) 이후에 정상(normal)의 소스출력인에이블(source output enable: SOE)을 출력한다.
예를 들어, 제1 및 제2시점(t1, t2) 사이의 간격은 약 0초 내지 약 2초의 범위 이내일 수 있으며, 제2 및 제3시점(t2, t3) 사이의 간격은 약 0.1초 내지 약 1초의 범위 이내일 수 있으며, 제1 및 제4시점(t1, t4) 사이의 간격은 약 2초 내지 약 6초의 범위 이내일 수 있다.
도시하지는 않았지만, 타이밍제어부를 ASIC으로 구성할 경우에는, 디지털 고전위전압(VCC)이 공급되는 제1시점(t1) 후 수백 밀리초(msec) 이내에 타이밍제어부로부터 정상의 SOE가 출력되어 데이터구동부로 입력되므로, 아날로그 고전위전압(VDD) 및 감마전압(Gamma)이 공급되는 제2시점(t2) 전 또는 직후에 정상의 SOE가 데이터구동부로 입력되어 데이터구동부의 연소 또는 오동작은 발생하지 않는다.
그러나, 타이밍제어부를 FPGA로 구성할 경우에는, 디지털 고전위전압(VCC)이 공급되는 제1시점(t1) 후 타이밍제어부로부터 정상의 SOE 출력까지는 FPGA의 설정값 판독 및 적용을 위한 시간, 예를 들어 약 2초 내지 약 6초의 범위 이내의 시간이 소요되며, 제4시점(t4) 이전에는 hi_z 상태의 비정상(abnormal)의 SOE가 출력된다.
이에 따라, 아날로그 고전위전압(VDD) 및 감마전압(Gmma)이 공급되는 제2시점(t2) 후 제4시점(t4)까지 데이터구동부에는 비정상의 SOE가 입력되고, 비정상의 SOE에 의하여 데이터구동부가 연소 또는 오동작하는 불량이 발생하는 문제가 있다.
도 1에서는 SOE를 타이밍제어부로부터 출력되는 데이터제어신호의 일례로 들었으나, 그 외의 데이터제어신호 및 영상데이터의 경우에도 아날로그 고전위전압(VDD) 및 감마전압(Gmma)이 공급되는 제2시점(t2) 후 제4시점(t4)까지 비정상 신호가 타이밍제어부로부터 출력되어 데이터구동부로 입력되는 문제가 있으며, 특히 타이밍제어부와 데이터구동부가 EPI(estimation program interface) 방식으로 신호를 송수신할 경우, 비정상 신호는 제어 비트(control bit)를 포함한다.
그리고, 이러한 문제는 FPGA를 사용하는 개발모델이나 양산초기모델에서 언제든지 발생할 수 있으며, 데이터구동부인 구동집적회로(driving integrated circuit) 교체 등에 의하여 제조비용 증가 및 신뢰성 저하를 야기하는 문제가 있다.
본 발명은 이러한 문제점을 해결하기 위하여 제시된 것으로, 디지털 전원 공급에 의한 FPGA의 타이밍제어부의 정상동작 후에 아날로그 전원을 데이터구동부에 공급함으로써, 타이밍제어부의 비정상 신호에 의한 데이터구동부의 손상이 방지되고 신뢰성이 개선되는 구동부 및 이를 포함하는 표시장치를 제공하는 것을 목적으로 한다.
그리고, 본 발명은, FPGA의 타이밍제어부의 설정완료에 대응되는 완료신호를 이용하여 아날로그 전원을 데이터구동부에 공급함으로써, 구성요소의 추가나 변경 없이 데이터구동부의 손상이 방지되고 신뢰성이 개선되는 구동부 및 이를 포함하는 표시장치를 제공하는 것을 다른 목적으로 한다.
위와 같은 과제의 해결을 위해, 본 발명은, FPGA용 설정값의 판독 및 적용 완료에 대응되는 완료신호를 생성하고, 영상신호 및 다수의 타이밍신호를 이용하여 데이터제어신호 및 영상데이터를 생성하는 타이밍제어부와; 상기 데이터제어신호 및 상기 영상데이터를 이용하여 데이터전압을 생성하는 데이터구동부와; 상기 완료신호의 생성시점 이후 아날로그 전원을 상기 데이터구동부로 공급하는 전원공급부를 포함하는 표시장치용 구동부를 제공한다.
그리고, 제1시점에, 상기 전원공급부는 디지털 전원을 상기 타이밍제어부로 공급하고, 상기 제1시점 이후의 제2시점에, 상기 타이밍제어부는 상기 완료신호를 생성하여 상기 전원공급부로 공급하고, 상기 제2시점 이후의 제3시점에, 상기 전원공급부는 상기 아날로그 전원을 상기 데이터구동부로 공급할 수 있다.
또한, 상기 타이밍제어부는, 상기 제1 및 제2시점 사이 구간에서 비정상의 상기 데이터제어신호 및 상기 영상데이터를 출력하고, 상기 제2시점 이후의 구간에서 정상의 상기 데이터제어신호 및 상기 영상데이터를 출력할 수 있다.
그리고, 상기 디지털 전원은 디지털 고전위전압을 포함하고, 상기 아날로그 전원은 아날로그 고전위전압, 감마전압, 아날로그 반고전위전압 및 제1공통전압을 포함하고, 상기 데이터제어신호는 소스출력인에블, 소스스타트펄스 및 소스샘플링클럭을 포함할 수 있다.
한편, 본 발명은, FPGA용 설정값의 판독 및 적용 완료에 대응되는 완료신호를 생성하고, 영상신호 및 다수의 타이밍신호를 이용하여 게이트제어신호, 데이터제어신호 및 영상데이터를 생성하는 타이밍제어부와; 상기 데이터제어신호 및 상기 영상데이터를 이용하여 데이터전압을 생성하는 데이터구동부와; 상기 게이트제어신호를 이용하여 게이트전압을 생성하는 게이트구동부와; 상기 완료신호의 생성시점 이후 제1아날로그 전원을 상기 데이터구동부로 공급하고, 제2아날로그 전원을 상기 게이트구동부로 공급하는 전원공급부와; 상기 게이트전압 및 상기 데이터전압을 이용하여 영상을 표시하는 표시패널을 포함하는 표시장치를 제공한다.
그리고, 제1시점에, 상기 전원공급부는 디지털 전원을 상기 타이밍제어부로 공급하고, 상기 제1시점 이후의 제2시점에, 상기 타이밍제어부는 상기 완료신호를 생성하여 상기 전원공급부로 공급하고, 상기 제2시점 이후의 제3시점에, 상기 전원공급부는 상기 제1아날로그 전원을 상기 데이터구동부로 공급할 수 있다.
또한, 상기 타이밍제어부는, 상기 제1 및 제2시점 사이 구간에서 비정상의 상기 데이터제어신호 및 상기 영상데이터를 출력하고, 상기 제2시점 이후의 구간에서 정상의 상기 데이터제어신호 및 상기 영상데이터를 출력할 수 있다.
그리고, 상기 디지털 전원은 디지털 고전위전압을 포함하고, 상기 제1아날로그 전원은 아날로그 고전위전압, 감마전압, 아날로그 반고전위전압 및 제1공통전압을 포함하고, 상기 제2아날로그 전원은 게이트하이전압, 게이트로우전압 및 제2공통전압을 포함하고, 상기 데이터제어신호는 소스출력인에블, 소스스타트펄스 및 소스샘플링클럭을 포함할 수 있다.
본 발명은, 디지털 전원 공급에 의한 FPGA의 타이밍제어부의 정상동작 후에 아날로그 전원을 데이터구동부에 공급함으로써, 타이밍제어부의 비정상 신호에 의한 데이터구동부의 손상이 방지되고 신뢰성이 개선되는 효과를 갖는다.
그리고, 본 발명은, FPGA의 타이밍제어부의 설정완료에 대응되는 완료신호를 이용하여 아날로그 전원을 데이터구동부에 공급함으로써, 구성요소의 추가나 변경 없이 데이터구동부의 손상이 방지되고 신뢰성이 개선되며 대형, 고해상도 모델에 적용이 용이한 효과를 갖는다.
도 1은 종래의 FPGA의 타이밍제어부를 포함하는 표시장치의 파워시퀀스를 도시한 파형도.
도 2는 본 발명의 실시예에 따른 표시장치를 도시한 도면.
도 3은 본 발명의 실시예에 따른 표시장치의 파워시퀀스를 도시한 파형도.
첨부한 도면을 참고로 하여 본 발명에 따른 구동부 및 이를 포함하는 표시장치를 설명한다.
도 2는 본 발명의 실시예에 따른 표시장치를 도시한 도면이다.
도 2에 도시한 바와 같이, 본 발명의 제1실시예에 따른 표시장치(110)는, 타이밍제어부(120), 데이터구동부(130), 게이트구동부(140), 전원공급부(150) 및 표시패널(160)을 포함한다.
타이밍제어부(120)는, 전원공급부(150)로부터 디지털 전원(DPW)을 공급받아 동작하는데, 그래픽카드 또는 TV시스템과 같은 외부시스템으로부터 전달되는 영상신호(IS)와 데이터인에이블신호(DE), 수평동기신호(HSY), 수직동기신호(VSY), 클럭(CLK) 등의 다수의 타이밍신호를 이용하여, 게이트제어신호(GCS), 데이터제어신호(DCS) 및 영상데이터(RGB)를 생성하고, 생성된 데이터제어신호(DCS) 및 영상데이터(RGB)는 데이터구동부(130)에 공급하고, 생성된 게이트제어신호(GCS)는 게이트구동부(140)에 공급한다.
예를 들어, 게이트제어신호(GCS)는 게이트출력인에이블(gate output enable: GOE), 게이트스타트펄스(gate start pulse: GSP), 게이트쉬프트클럭(gate shift clock: GSC) 등을 포함하고, 데이터제어신호(DCS)는 소스출력인에블(source output enable: SOE), 소스스타트펄스(source start pulse: SSP), 소스샘플링클럭(source sampling clock: SSC) 등을 포함할 수 있다.
이러한 타이밍제어부(120)는 FPGA(field programmable gate array)와 같은 PLD(programmable logic device)의 형태로 구성되는데, 도시하지는 않았지만, FPGA는 프로그래밍으로 재설정 가능한 수천 개의 논리소자들을 포함하는 게이트 어레이 로직부, 입력 클럭주파수를 체배(multiplication)하기 위한 PLL(phase locked loop), 데이터 수신부, 데이터 송신부 등으로 이루어질 수 있으며, PLL은 리셋신호에 따라 초기화 될 수 있다.
FPGA의 타이밍제어부(120)는 전원공급부(150)로부터 디지털 전원(DPW)을 공급받은 후 저장부로부터 논리소자 및 연결선에 대한 설정값을 판독해서 적용하기 위한 수 초(sec)의 시간을 필요로 하며, 설정값의 판독 및 적용이 완료되면 FPGA의 타이밍제어부(120)는 설정값의 판독 및 적용 완료에 대응되는 완료신호(DONE)를 생성하고, 생성된 완료신호(DONE)를 전원공급부(150)로 공급한다.
따라서, FPGA의 타이밍제어부(120)는, 디지털 전원(DPW) 공급 후부터 완료신호(DONE) 생성 전까지 비정상(abnormal)의 데이터제어신호(DCS) 및 영상데이터(RGB)를 출력하고, 완료신호(DONE) 생성 후부터 정상(normal)의 데이터제어신호(DCS) 및 영상데이터(RGB)를 출력한다.
데이터구동부(130)는, 전원공급부(150)로부터 제1아날로그 전원(APW1)을 공급받아 동작하는데, 타이밍제어부(120)로부터 공급되는 데이터제어신호(DCS) 및 영상데이터(RGB)를 이용하여 데이터전압을 생성하고, 생성된 데이터전압을 표시패널(150)의 데이터배선(DL)에 공급한다.
게이트구동부(140)는, 전원공급부(150)로부터 제2아날로그 전원(APW2)을 공급받아 동작하는데, 타이밍제어부(120)로부터 공급되는 게이트제어신호(GCS)를 이용하여 게이트전압을 생성하고, 생성된 게이트전압을 표시패널(150)의 게이트배선(GL)에 공급한다.
이러한 데이터구동부(130) 및 게이트구동부(140)는 각각 집적회로(integrated circuit: IC)의 형태로 구성된다.
전원공급부(150)은 외부시스템으로부터 외부전원(EPW)을 공급받고, 외부전원(EPW)을 이용하여 디지털 전원(DPW), 제1 및 제2아날로그 전원(APW1, APW2)을 생성하고, 생성된 디지털 전원(DPW)는 타이밍제어부(120)에 공급하고, 생성된 제1 및 제2아날로그 전원(APW1, APW2)은 각각 데이터구동부(130) 및 게이트구동부(140)에 공급한다.
이를 위하여 전원공급부(150)는, 디지털 전원(DPW)을 생성하는 디지털전원부(152)와, 제1 및 제2아날로그 전원(APW1, APW2)을 생성하는 아날로그전원부(154)를 포함한다.
도시하지는 않았지만, 디지털전원부(152)는 다수의 벅 컨버터(buck converter)를 포함할 수 있으며, 아날로그전원부(154)는 다수의 부스트 컨버터(boost converter)를 포함할 수 있다.
디지털 전원(DPW)은 디지털 고전위전압(또는 로직 전원)(VCC) 등을 포함하고, 제1아날로그 전원(APW1)은 아날로그 고전위전압(VDD), 감마전압(Gamma), 아날로그 반고전위전압(HVDD), 제1공통전압(Vcom1) 등을 포함하고, 제2아날로그 전원(APW2)은 게이트하이전압(VGH), 게이트로우전압(VGL), 제2공통전압(Vcom2) 등을 포함할 수 있으며, 예를 들어, 외부전원(EPW)은 약 12V이고, 디지털 고전위전압(VCC)은 약 3.3V이고, 아날로그 고전위전압(VDD) 및 감마전압(Gamma)은 약 16V이고, 아날로그 반고전위전압(HVDD)은 약 8V일 수 있다.
이때, 전원공급부(150)는, 외부전원(EPW) 공급 후 즉시 디지털 전원(DPW)을 FPGA의 타이밍제어부(120)로 공급하고, 타이밍제어부(120)로부터 공급받은 완료신호(DONE)를 기준으로 제1아날로그 전원(APW1)을 데이터구동부(130)로 공급한다.
표시패널(160)은, 데이터구동부(130)로부터 공급되는 데이터전압과 게이트구동부(140)로부터 공급되는 게이트전압을 이용하여 영상을 표시한다.
이를 위하여 표시패널(160)은, 서로 교차하여 화소영역(P)을 정의하는 게이트배선(GL) 및 데이터배선(DL)을 포함하고, 게이트배선(GL) 및 데이터배선(DL)에는 박막트랜지스터(T)가 연결된다.
도시하지는 않았지만, 표시장치가 액정표시장치인 경우 박막트랜지스터(T)에는 액정커패시터가 연결되고, 표시장치가 유기발광다이오드 표시장치인 경우 박막트랜지스터(T)에는 발광다이오드가 연결될 수 있다.
이러한 표시패널(160)에서, 게이트배선(GL)의 게이트전압의 하이레벨에 따라 박막트랜지스터(T)는 턴-온(turn-on) 되고, 데이터배선(DL)의 데이터전압은 박막트랜지스터(T)를 통하여 액정커패시터 또는 발광다이오드에 인가되어 계조를 표시한다.
이와 같이 본 발명의 실시예에 따른 표시장치(110)에서는, 데이터구동부(130)가 타이밍제어부(120)의 완료신호(DONE) 생성 이후에 전원공급부(150)로부터 제1아날로그 전원(APW1)을 공급받아 동작하는데, 완료신호(DONE) 생성 이후에는 타이밍제어부(120)로부터 정상의 데이터제어신호(DCS) 및 영상데이터(RGB)가 출력되므로, 비정상의 데이터제어신호(DCS) 및 영상데이터(RGB)에 의한 데이터구동부(130)의 연소 또는 오동작과 같은 불량이 방지되고, 구동부 및 표시장치의 신뢰성이 개선되고, 제조비용이 절감된다.
이러한 표시장치용 구동부의 동작을 도면을 참조하여 설명한다.
도 3은 본 발명의 실시예에 따른 표시장치의 파워시퀀스를 도시한 파형도로서, 도 3을 함께 참조하여 설명한다.
도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 표시장치(110)에서, 제1시점(t1)에 전원공급부(150)는 디지털 전원(DPW)인 디지털 고전위전압(VCC)을 타이밍제어부(120)로 공급하고, 타이밍제어부(120)는 동작을 시작한다.
이후, 제2시점(t2)에 타이밍제어부(120)는 FPGA의 설정값 판독 및 적용을 완료하여 완료신호(DONE)를 생성하고, 생성된 완료신호(DONE)를 전원공급부(150)에 공급한다.
이후, 제3시점(t3)에 전원공급부(150)는 완료신호(DONE)를 기준으로 일정시간 후 제1아날로그 전원(APW1)인 아날로그 고전위전압(VDD) 및 감마전압(Gamma)을 데이터구동부(130)로 공급한다.
이후, 제4시점(t4)에 전원공급부(150)는 완료신호(DONE)를 기준으로 일정시간 후 제1아날로그 전원(APW1)인 아날로그 반고전위전압(HVDD)을 데이터구동부(130)로 공급한다.
예를 들어, 제1 및 제2시점(t1, t2) 사이의 간격은 약 2초 내지 약 6초의 범위 이내일 수 있으며, 제2 및 제3시점(t2, t3) 사이의 간격은 약 0초 내지 약 2초의 범위 이내일 수 있으며, 제3 및 제4시점(t3, t4) 사이의 간격은 약 0.1초 내지 약 1초의 범위 이내일 수 있다.
그리고, 디지털 고전위전압(VCC)이 최고값의 70%가 되는 지점을 제1시점(t1)으로 설정하고, 완료신호(DONE)가 로우레벨에서 하이레벨로 변경되는 지점을 제2시점(t2)으로 설정하고, 아날로그 고전위전압(VDD) 및 감마전압(Gamma)이 최고값의 50%가 되는 지점을 제3시점(t3)으로 설정하고, 아날로그 반고전위전압(HVDD)이 최고값의 50%가 되는 지점을 제4시점(t4)으로 설정할 수 있다.
여기서, 타이밍제어부(120)는, FPGA의 설정값 판독 및 적용이 완료되기 전, 즉 디지털 고전위전압(VCC)이 공급되는 제1시점(t1)으로부터 완료신호(DONE)가 생성되는 제2시점(t2)까지는 비정상의 데이터제어신호(DCS), 즉 비정상의 SOE를 출력하고, 완료신호(DONE)가 생성되는 제2시점(t2) 이후에는 정상의 데이터제어신호(DCS), 즉 정상의 SOE를 출력한다.
따라서, 데이터구동부(130)는 타이밍제어부(120)로부터 정상의 SOE가 출력되는 제2시점(t2) 이후인 제3시점(t3)에 전원공급부(150)로부터 아날로그 고전위전압(VDD) 및 감마전압(Gamma)을 공급받아 동작을 시작하며, 그 결과 비정상의 SOE에 의한 데이터구동부(130)의 연소 또는 오동작과 같은 불량을 방지할 수 있으며, 구동부 및 표시장치(110)의 신뢰성이 개선되고 표시장치(110)의 제조비용이 절감된다.
특히, 대형, 고해상도를 갖는 새로운 표시장치의 경우에는 용이한 설계변경을 위하여 FPGA로 타이밍제어부를 구성할 가능성이 높으며, 이 경우 완료신호(DONE)를 기준으로 아날로그 전원을 데이터구동부에 공급함으로써, 타이밍제어부의 비정상 신호에 의한 데이터구동부의 불량을 효과적으로 방지하고, FPGA의 타이밍제어부를 대형, 고해상도의 표시장치에 용이하게 적용할 수 있다.
도 3에서는 SOE를 타이밍제어부(120)로부터 출력되는 데이터제어신호(DCS)의 일례로 들었으나, 그 외의 데이터제어신호 및 영상데이터의 경우에도 완료신호(DONE)가 생성되는 제2시점(t2) 전에는 비정상 상태로 출력되지만, 완료신호(DONE)가 생성되는 제2시점(t2) 후에는 정상상태로 출력되므로, 데이터구동부(130)의 불량을 방지할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 표시장치 120: 타이밍제어부
130: 데이터구동부 140: 게이트구동부
150: 전원공급부 160: 표시패널

Claims (8)

  1. FPGA용 설정값의 판독 및 적용 완료에 대응되는 완료신호를 생성하고, 영상신호 및 다수의 타이밍신호를 이용하여 데이터제어신호 및 영상데이터를 생성하는 타이밍제어부와;
    상기 데이터제어신호 및 상기 영상데이터를 이용하여 데이터전압을 생성하는 데이터구동부와;
    상기 완료신호의 생성시점 이후 아날로그 전원을 상기 데이터구동부로 공급하는 전원공급부
    를 포함하는 표시장치용 구동부.
  2. 제 1 항에 있어서,
    제1시점에, 상기 전원공급부는 디지털 전원을 상기 타이밍제어부로 공급하고,
    상기 제1시점 이후의 제2시점에, 상기 타이밍제어부는 상기 완료신호를 생성하여 상기 전원공급부로 공급하고,
    상기 제2시점 이후의 제3시점에, 상기 전원공급부는 상기 아날로그 전원을 상기 데이터구동부로 공급하는 표시장치용 구동부.
  3. 제 2 항에 있어서,
    상기 타이밍제어부는,
    상기 제1 및 제2시점 사이 구간에서 비정상의 상기 데이터제어신호 및 상기 영상데이터를 출력하고,
    상기 제2시점 이후의 구간에서 정상의 상기 데이터제어신호 및 상기 영상데이터를 출력하는 표시장치용 구동부.
  4. 제 3 항에 있어서,
    상기 디지털 전원은 디지털 고전위전압을 포함하고,
    상기 아날로그 전원은 아날로그 고전위전압, 감마전압, 아날로그 반고전위전압 및 제1공통전압을 포함하고,
    상기 데이터제어신호는 소스출력인에블, 소스스타트펄스 및 소스샘플링클럭을 포함하는 표시장치용 구동부.
  5. FPGA용 설정값의 판독 및 적용 완료에 대응되는 완료신호를 생성하고, 영상신호 및 다수의 타이밍신호를 이용하여 게이트제어신호, 데이터제어신호 및 영상데이터를 생성하는 타이밍제어부와;
    상기 데이터제어신호 및 상기 영상데이터를 이용하여 데이터전압을 생성하는 데이터구동부와;
    상기 게이트제어신호를 이용하여 게이트전압을 생성하는 게이트구동부와;
    상기 완료신호의 생성시점 이후 제1아날로그 전원을 상기 데이터구동부로 공급하고, 제2아날로그 전원을 상기 게이트구동부로 공급하는 전원공급부와;
    상기 게이트전압 및 상기 데이터전압을 이용하여 영상을 표시하는 표시패널
    을 포함하는 표시장치.
  6. 제 5 항에 있어서,
    제1시점에, 상기 전원공급부는 디지털 전원을 상기 타이밍제어부로 공급하고,
    상기 제1시점 이후의 제2시점에, 상기 타이밍제어부는 상기 완료신호를 생성하여 상기 전원공급부로 공급하고,
    상기 제2시점 이후의 제3시점에, 상기 전원공급부는 상기 제1아날로그 전원을 상기 데이터구동부로 공급하는 표시장치.
  7. 제 6 항에 있어서,
    상기 타이밍제어부는,
    상기 제1 및 제2시점 사이 구간에서 비정상의 상기 데이터제어신호 및 상기 영상데이터를 출력하고,
    상기 제2시점 이후의 구간에서 정상의 상기 데이터제어신호 및 상기 영상데이터를 출력하는 표시장치.
  8. 제 7 항에 있어서,
    상기 디지털 전원은 디지털 고전위전압을 포함하고,
    상기 제1아날로그 전원은 아날로그 고전위전압, 감마전압, 아날로그 반고전위전압 및 제1공통전압을 포함하고,
    상기 제2아날로그 전원은 게이트하이전압, 게이트로우전압 및 제2공통전압을 포함하고,
    상기 데이터제어신호는 소스출력인에블, 소스스타트펄스 및 소스샘플링클럭을 포함하는 표시장치.
KR1020140193048A 2014-12-30 2014-12-30 구동부 및 이를 포함하는 표시장치 KR102290414B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140193048A KR102290414B1 (ko) 2014-12-30 2014-12-30 구동부 및 이를 포함하는 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140193048A KR102290414B1 (ko) 2014-12-30 2014-12-30 구동부 및 이를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
KR20160083180A true KR20160083180A (ko) 2016-07-12
KR102290414B1 KR102290414B1 (ko) 2021-08-17

Family

ID=56504755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140193048A KR102290414B1 (ko) 2014-12-30 2014-12-30 구동부 및 이를 포함하는 표시장치

Country Status (1)

Country Link
KR (1) KR102290414B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190067565A (ko) * 2017-12-07 2019-06-17 엘지디스플레이 주식회사 전원부 및 이를 포함하는 표시장치
KR20190099059A (ko) * 2016-12-29 2019-08-23 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Oled 구동 박막 트랜지스터의 k 값 탐지방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110067819A (ko) * 2009-12-15 2011-06-22 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
KR20110075505A (ko) * 2009-12-28 2011-07-06 엘지디스플레이 주식회사 액정표시장치와 그 ｆｐｇａ 초기화 방법
KR20130107916A (ko) * 2012-03-23 2013-10-02 엘지디스플레이 주식회사 액정표시장치의 전원 공급 장치와 그 방법
KR101385992B1 (ko) * 2006-04-17 2014-04-16 엘지디스플레이 주식회사 평판표시장치용 계조기준전압공급회로 및 이를 구비한구동회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101385992B1 (ko) * 2006-04-17 2014-04-16 엘지디스플레이 주식회사 평판표시장치용 계조기준전압공급회로 및 이를 구비한구동회로
KR20110067819A (ko) * 2009-12-15 2011-06-22 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
KR20110075505A (ko) * 2009-12-28 2011-07-06 엘지디스플레이 주식회사 액정표시장치와 그 ｆｐｇａ 초기화 방법
KR20130107916A (ko) * 2012-03-23 2013-10-02 엘지디스플레이 주식회사 액정표시장치의 전원 공급 장치와 그 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190099059A (ko) * 2016-12-29 2019-08-23 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Oled 구동 박막 트랜지스터의 k 값 탐지방법
EP3564935A4 (en) * 2016-12-29 2020-05-13 Shenzhen China Star Optoelectronics Technology Co., Ltd. K-VALUE DETECTION METHOD FOR OLED ATTACK THIN FILM TRANSISTOR
KR20190067565A (ko) * 2017-12-07 2019-06-17 엘지디스플레이 주식회사 전원부 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
KR102290414B1 (ko) 2021-08-17

Similar Documents

Publication Publication Date Title
US10546520B2 (en) Gate driver and flat panel display device including the same
KR102395869B1 (ko) 스테이지 회로 및 이를 이용한 주사 구동부
TWI480882B (zh) 移位暫存器及其驅動方法
KR101957489B1 (ko) 액정표시장치의 전원 공급 장치와 그 방법
KR102490300B1 (ko) 표시장치, 게이트 드라이버 및 게이트 드라이버의 구동 방법
KR102426106B1 (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR101941447B1 (ko) 평판 표시 장치
US9734791B2 (en) Display control device and method, semiconductor integrated circuit device, and display device
US9941018B2 (en) Gate driving circuit and display device using the same
CN107564448B (zh) 显示控制及触摸控制器件、以及显示及触摸检测面板单元
US20180012533A1 (en) Display apparatus and a method of operating the same
US20120113090A1 (en) Matrix display device and method of driving the same
KR20160119300A (ko) 게이트 구동부 및 이를 포함하는 표시 장치
KR20160086436A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
CN102543019B (zh) 液晶显示装置的驱动电路及其驱动方法
KR102290414B1 (ko) 구동부 및 이를 포함하는 표시장치
US20190027109A1 (en) Display apparatus and method of driving the same
KR101625456B1 (ko) 게이트 드라이버 및 이를 포함하는 표시 장치
KR20070118459A (ko) 표시장치
CN105741727A (zh) 显示装置
TWI426483B (zh) 顯示裝置
KR20150078099A (ko) 유기 발광 디스플레이 장치의 구동 방법
US20210272492A1 (en) Start signal generation circuit, driving method and display device
KR20170064353A (ko) 게이트 구동회로와 이를 포함하는 터치 스크린 일체형 표시장치
KR102243676B1 (ko) 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러 및 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant