KR20130107916A

KR20130107916A - 액정표시장치의 전원 공급 장치와 그 방법

Info

Publication number: KR20130107916A
Application number: KR1020120030098A
Authority: KR
Inventors: 박민규
Original assignee: 엘지디스플레이 주식회사
Priority date: 2012-03-23
Filing date: 2012-03-23
Publication date: 2013-10-02
Also published as: KR101957489B1

Abstract

본 발명은 액정표시장치의 전원 공급 장치와 그 방법에 관한 것으로, 그 전원 공급 장치는 입력 전압이 미리 설정된 UVLO 레벨 이상일 때 동작하기 시작하고 상기 입력 전압이 UVLO 레벨에 도달할 때부터 미리 설정된 소정의 지연 시간 이후에 출력을 발생한다.

Description

액정표시장치의 전원 공급 장치와 그 방법{POWER SUPPLYING APPARATUS FOR LIQUID CRYSTAL DISPLAY AND METHOD THEREOF}

본 발명은 액정표시장치의 전원 공급 장치와 그 방법에 관한 것이다.

액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 매 화소 마다 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 포함한다. 이러한 액정표시장치는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시기에 응용됨은 물론, 텔레비젼에도 응용되어 음극선관을 빠르게 대체하고 있다.

액정표시장치는 액정표시패널, 액정표시패널에 빛을 조사하는 백라이트 유닛, 액정표시패널의 데이터라인들에 데이터전압을 공급하기 위한 데이터 구동회로, 액정표시패널의 게이트라인들(또는 스캔라인들)에 스캔펄스를 공급하기 위한 게이트 구동회로, 및 그 구동회로들의 동작 타이밍을 제어하는 타이밍 콘트롤러 등을 포함한다. 또한, 액정표시장치는 액정표시패널의 데이터 전압, TFT의 온/오프 전압(VGH, VGL), 상기 구동회로들과 타이밍 콘트롤러의 전원 전압(VCC) 등을 발생하기 위한 전원 공급 장치를 더 포함한다.

액정표시장치의 전원 공급 장치는 하나의 집적회로(Integrated Circuit, 이하 "IC"라 함)로 집적된다. 이하에서, 전원 공급 장치가 내장된 IC를 파워(Power) IC로 칭하기로 한다. 액정표시장치의 전원 스위치가 턴-온(turn-on)되면, 파워 IC의 입력 전압(Vin)이 상승한다.

액정표시장치의 파워 IC는 저전압 보호(Under Voltage Lock Out, 이하 "UVLO"라 함) 기능을 포함하고 있다. 도 1과 같이, 파워 IC의 입력 전압(Vin)이 미리 설정된 UVLO 레벨(UVLO)에 도달하면, 내부 로직 전압(VL)을 발생하여 내부 로직을 활성화(enable)한다. 파워 IC는 내부 로직이 활성화되면 출력(Vout)을 발생한다. 따라서, 종래의 파워 IC는 UVLO 레벨 이상으로 입력 전압(Vin)이 상승할 때 지연 시간 없이 출력(Vout)을 발생한다. 도 1에서, "UVLO(R)"은 입력 전압이 상승할 때 설정된 UVLO 레벨이다.

도 2와 같이 파워 IC의 입력 전압(Vin)이 UVLO 레벨(UVLO) 이하로 낮아지면, 파워 IC는 도 2와 같이 비활성화(disable)되어 동작을 멈추어 출력(Vout)을 발생하지 않는다. 도 2에서, "UVLO(F)"는 입력 전압이 하강할 때 설정된 UVLO 레벨이다.

파워 IC에 연결된 부하는 액정표시패널의 화소들에 충전된 데이터 전압에 따라 달라진다. 노말리 블랙 모드(Normally black mode)로 동작하는 액정표시패널의 경우에, 모든 화소들의 전압이 최소일 때 그 액정표시패널의 모든 화소들에 블랙 컬러가 표시되고, 그 때 파워 IC의 부하가 최소로 된다. 반면에, 노말리 블록 모드로 동작하는 액정표시패널에서 모든 화소들의 데이터 전압이 최대 전압일 때 그 액정표시패널의 모든 화소들에 화이트 컬러가 표시되고, 그 때 파워 IC의 부하는 최대로 된다. 노말리 화이트 모드(Normally white mode)로 동작하는 액정표시패널의 경우에 모든 화소들에 화이트 컬러가 표시될 때 파워 IC의 부하는 최소로 되는 반면에, 모든 화소들에 블랙 컬러가 표시될 때 파워 IC의 부하는 최대로 된다.

액정표시장치의 전원 스위치가 턴-오프(turn-off)되면, 파워 IC의 입력 전압(Vin)이 낮아지고, 화소들의 전압이 낮아져 파워 IC의 부하가 낮아진다. 파워 IC의 입력 전압(Vin)이 UVLO 폴링 레벨(UVLO(F)) 이하로 낮아지면 파워 IC의 동작이 멈추어지지만, 파워 IC의 부하가 낮아져 입력 전압(Vin)이 순간적으로 상승할 수 있다. 이 경우에, 파워 IC는 부하 변동으로 인하여 입력 전압(Vin)이 UVLO 폴링 레벨(UVLO(F)) 이상으로 상승하여 도 2와 같이 다시 동작할 수 있다. 그 결과, 파워 IC의 입력 전압(Vin)이 하강하는 동안, 파워 IC로부터 원치 않는 이상(Abnormal) 출력이 발생될 수 있다.

본 발명은 파워 IC의 입력 전압이 하강하는 동안 파워 IC로부터 이상 출력이 발생되는 현상을 방지할 수 있는 액정표시장치의 전원 공급 장치와 그 방법을 제공한다.

본 발명의 실시예에 따른 액정표시장치의 전원 공급 장치는 액정표시패널; 디지털 비디오 데이터를 아날로그 데이터전압으로 변환하여 상기 액정표시패널에 공급하고 게이트펄스를 상기 액정표시패널에 공급하는 표시패널 구동회로; 상기 디지털 비디오 데이터를 상기 표시패널 구동회로에 공급하고 상기 표시패널 구동회로를 제어하는 타이밍 콘트롤러; 상기 표시패널 구동회로와 상기 타이밍 콘트롤러의 구동에 필요한 전원들을 발생하는 파워 IC를 포함한다.

상기 파워 IC는 입력 전압이 미리 설정된 UVLO 레벨 이상일 때 동작하기 시작하고 상기 입력 전압이 UVLO 레벨에 도달할 때부터 미리 설정된 소정의 제1 지연 시간(DLY0) 이후에 출력을 발생한다.

상기 액정표시장치의 전원 공급 방법은 입력 전압이 미리 설정된 UVLO 레벨 이상일 때 파워 IC를 동작시키는 단계; 및 상기 입력 전압이 UVLO 레벨에 도달할 때부터 미리 설정된 소정의 제1 지연 시간(DLY0) 이후에 상기 파워 IC로부터 출력이 발생되도록 상기 파워 IC의 출력을 지연시키는 단계를 포함한다.

본 발명은 파워 IC의 입력 전압이 UVLO 레벨에 도달할 때 즉시 출력을 발생하지 않고 소정의 지연 시간 뒤부터 출력을 발생한다. 그 결과, 본 발명은 파워 IC에서 입력 전압의 하강 구간에서 일시적으로 원치 않는 이상 출력이 발생되는 현상을 방지할 수 있다.

도 1은 종래 기술에서 파워 IC의 입력 전압이 상승할 때 파워 IC의 동작을 보여 주는 파형도이다.
도 2는 종래 기술에서 파워 IC의 입력 전압이 하강할 때 파워 IC의 동작을 보여 주는 파형도이다.
도 3은 본 발명의 실시예에 따른 액정표시장치를 보여 주는 블록도이다.
도 4는 본 발명의 파워 IC에서 입력 전압이 상승할 때 파워 IC의 동작을 보여 주는 파형도이다.
도 5는 본 발명의 파워 IC에서 입력 전압이 하강할 때 파워 IC의 동작을 보여 주는 파형도이다.
도 6은 본 발명의 파워 IC에서 입출력 신호들을 보여주는 파형도이다.
도 7은 본 발명의 파워 IC를 상세히 보여 주는 블록도이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

이하, 도 3 내지 도 7을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 3을 참조하면, 본 발명의 액정표시장치는 액정표시패널(10), 표시패널 구동회로, 표시패널 구동회로를 제어하기 위한 타이밍 콘트롤러(11), 전원을 발생하는 파워 IC(15) 등을 포함한다.

액정표시패널(10)은 액정층을 사이에 두고 대향하는 상부 유리기판과 하부 유리기판을 포함한다. 액정표시패널(10)은 비디오 데이터를 표시하는 화소 어레이를 포함한다. 하부 유리기판에는 데이터라인들(D1~Dm)과 게이트라인들(G1~Gn)의 교차부마다 형성되는 TFT들과, TFT에 접속된 화소전극을 포함한다. 화소 어레이의 액정셀들 각각은 TFT를 통해 데이터전압을 충전하는 화소전극(1)과 공통전압(Vcom)이 인가되는 공통전극(2)의 전압차에 의해 구동되어 백라이트 유닛으로부터 입사되는 빛의 투과양을 조정하여 비디오 데이터의 화상을 표시한다.

액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드 등과 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 등과 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성될 수 있다.

액정표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

본 발명에서 적용 가능한 액정표시패널(10)의 액정모드는 전술한 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 또한, 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛(16)이 필요하다.

표시패널 구동회로는 액정표시패널(10)의 데이터라인들(D1~Dm)에 접속된 데이터 구동회로(12), 액정표시패널(10)의 게이트라인들(G1~Gn)에 접속된 게이트 구동회로(13)를 포함한다. 표시패널 구동회로는 타이밍 콘트롤러(11)로부터 입력되는 디지털 비디오 데이터를 아날로그 데이터 전압으로 변환하여 비디오 데이터를 액정표시패널(10)의 화소들에 기입한다. 또한, 표시패널 구동회로는 비디오 데이터가 기입될 1 라인의 화소들을 선택하기 위한 게이트펄스(또는 스캔펄스)를 액정표시패널(10)의 게이트라인들(G1~Gn)에 순차적으로 공급한다.

데이터 구동회로(12)는 다수의 소스 드라이브 IC(Source drive IC)를 포함한다. 소스 드라이브 IC 각각은 타이밍 콘트롤러(11)로부터의 데이터 타이밍 제어신호(SSP, SSC, SOE)와 극성제어신호(POL)에 응답하여 타이밍 콘트롤러(11)로부터 입력되는 디지털 비디오 데이터(RGB)를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. 소스 드라이브 IC들 각각은 병렬 데이터 전송 체계로 변환된 디지털 비디오 데이터를 정극성/부극성 감마기준전압들을 이용하여 액정셀들에 충전될 정극성/부극성 아날로그 비디오 데이터전압으로 변환한다. 도시하지 않은 감마기준전압 발생회로는 파워 IC(15)로부터 출력되는 VDD를 분압하여 VDD와 HVDD 사이의 정극성 감마기준전압들을 발생하고, 파워 IC(15)로부터 출력되는 HVDD를 분압하여 HDD와 기저전압원(GND) 사이의 부극성 감마기준전압들을 발생한다. 정극성 감마기준전압들과 부극성 감마기준전압들은 VDD를 분압한 전압들로 생성될 수도 있다. 따라서, HVDD는 생략될 수 있다. 소스 드라이브 IC 각각은 정극성/부극성 아날로그 비디오 데이터전압을 데이터라인들(D1~Dm)에 공급하고, 극성제어신호(POL)에 응답하여 정극성/부극성 아날로그 비디오 데이터전압의 극성을 반전시킨다.

게이트 구동회로(13)는 다수의 게이트 드라이브 IC를 포함한다. 게이트 구동회로(13)는 타이밍 콘트롤러(11)로부터의 게이트 타이밍 제어신호(GSP, GSC, GOE)에 응답하여 게이트 구동전압을 순차적으로 쉬프트하는 쉬프트 레지스터를 포함하여 게이트라인들에 게이트펄스(또는 스캔펄스)를 순차적으로 공급한다.

타이밍 콘트롤러(11)는 호스트 시스템(14)로부터 디지털 비디오 데이터(RGB)를 입력 받고, 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍 신호를 입력받는다. 타이밍 콘트롤러(11)는 디지털 비디오 데이터(RGB)를 데이터 구동회로(12)의 소스 드라이브 IC들에 전송한다. 타이밍 콘트롤러(11)는 타이밍 신호(Vsync, Hsync, DE, CLK)를 이용하여 소스 드라이브 IC들의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(SSP, SSC, SOE, POL)와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GSP, GSC, GOE)를 발생한다.

데이터 타이밍 제어신호는 소스 스타트 펄스(Source, Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 및 소스 출력 인에이블 신호(Source Output Enable, SOE), 극성제어신호(POL) 등을 포함한다. 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)는 데이터의 샘플링 타이밍을 제어한다. 타이밍 콘트롤러(11)와 데이터 구동회로(12) 사이의 신호 전송체계가 mini LVDS 인터페이스라면 소스 스타트 펄스(SSP)는 생략될 수 있다. 극성제어신호(POL)는 데이터 구동회로(12)로부터 출력되는 데이터전압의 극성 반전 타이밍을 제어한다. 소스 출력 인에이블 신호(SOE)는 데이터 구동회로의 출력 타이밍과 차지쉐어(Charge share) 타이밍을 제어한다.

게이트 타이밍 제어신호(GSP, GSC, SOE)는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블 신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트 펄스의 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블 신호(GOE)는 게이트 구동회로(13)의 출력 타이밍을 제어한다.

호스트 시스템(14)은 방송 수신회로나 외부 비디오 소스로부터 입력된 RGB 비디오 데이터와 함께, 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 도트 클럭(CLK) 등의 타이밍 신호를 LVDS 인터페이스 또는 TMDS 인터페이스 송신회로를 통해 타이밍 콘트롤러(11)에 전송한다. 호스트 시스템(14)에는 방송 수신회로나 외부 비디오 소스로부터 입력된 RGB 비디오 데이터의 해상도를 액정표시패널의 해상도에 맞게 보간하고 신호 보간 처리하는 스케일러 등의 그래픽 처리회로와, 파워 IC(15)에 공급될 전압(Vin)을 생성하는 전원회로를 포함한다.

파워 IC(15)는 호스트 시스템(14)으로부터 공급되는 입력 전압(Vin)이 UVLO 레벨 이상일 때, 동작하기 시작하고, 소정의 시간이 지연된 후부터 출력을 발생한다. 파워 IC(15)의 출력은 VGH, VGL, VCC, VDD, HVDD, RST 등을 포함한다. VGH는 액정표시패널의 TFT 어레이에 형성된 TFT들의 문턱전압 이상으로 설정된 게이트 하이 전압(Gate High Voltage)으로서 대략 30V 이상의 전압일 수 있다. VGL은 액정표시패널의 TFT 어레이에 형성된 TFT들의 문턱전압 보다 작은 전압으로 설정된 게이트 로우 전압(Gate Low Voltage)으로서 -5V의 전압일 수 있다. VGH와 VGL은 게이트 구동회로(13)에 공급된다. VCC는 타이밍 콘트롤러(11), 데이터 구동회로(12), 게이트 구동회로(13) 등을 구동시키기 위한 로직 전원 전압으로서 3.3V의 전압일 수 있다. VDD와 HVDD는 정극성/부극성 감마기준전압들을 발생하는 분압회로에 공급될 고전위 전원전압과 1/2 고전위 전원전압이다. VDD는 16V, HVDD는 8V일 수 있다. RST는 타이밍 콘트롤러(11)를 리셋(reset)시키는 리셋신호로서, 3.3V일 수 있다. 파워 IC(15)의 입력 전압(Vin)은 12V의 전압일 수 있다. 입력 전압(Vin)은 액정표시장치의 전원 스위치가 턴-온될 때 0V로부터 12V까지 상승하여 파워 IC(15)를 동작시키고, 액정표시장치의 전원 스위치가 턴-오프될 때 12V로부터 0V까지 하강하여 파워 IC(15)의 동작을 멈추게 한다.

도 4는 파워 IC(15)에서 입력 전압이 상승할 때 파워 IC의 동작을 보여 주는 파형도이다. 도 5는 파워 IC(15)에서 입력 전압이 하강할 때 파워 IC의 동작을 보여 주는 파형도이다. 도 4 및 도 5에서, "UVLO(R)"은 입력 전압이 상승할 때 설정된 UVLO 레벨이고, "UVLO(F)"는 입력 전압이 하강할 때 설정된 UVLO 레벨이다. UVLO(F)는 UVLO(R)과 동일하게 설정될 수 있지만 이에 한정되지 않는다. 예를 들어, UVLO(R)는 8V~12V 사이의 전압으로 설정되고, UVLO(F)는 7V~12V 사이의 전압으로 설정될 수 있다.

파워 IC(15)는 도 4와 같이 입력 전압(VIN)이 UVLO(R) 이상으로 상승하면 내부 로직 전압(VL)을 발생하여 동작하기 시작한다. 이어서, 파워 IC(15)는 입력 전압(VIN)이 UVLO(R)에 도달할 때부터 미리 설정된 소정의 지연 시간(td) 이후에 출력(Vout)을 발생한다. 소정의 지연 시간(td)은 도 6에서 DLY0와 같으며, 대략 2msec ~ 5msec 범위 내에서 설정될 수 있다.

파워 IC(15)는 도 5와 같이 입력 전압(VIN)이 UVLO(F) 보다 낮아지면 동작을 멈추어 출력을 발생하지 않는다. 파워 IC(15)에 연결된 부하가 낮아지면 예를 들어, 액정표시패널의 화소 전압이 낮아지면 입력 전압(Vin)이 UVLO(F) 이상으로 상승할 수 있다. 이 경우에, 파워 IC(15)는 부하 변동으로 인하여 입력 전압(Vin)이 일시적으로 상승하여 재동작하더라도 도 4와 같이 상기 지연 시간(td) 이후에 출력을 발생하므로 입력 전압(Vin)이 UVLO(F) 이상으로 상승한 시간이 상기 지연 시간(td) 보다 작으면 이상(abnormal) 출력을 발생하지 않는다.

도 6은 파워 IC(15)에서 입출력 신호들을 보여주는 파형도이다.

도 6을 참조하면, 파워 IC(15)는 입력 전압(Vin)이 상승할 때 UVLO(R)에 도달하면 내부 로직 전압(VL)을 발생하여 동작하기 시작하고 제1 지연 시간(DLY0) 이후에 인에이블 신호(EN)를 발생한다. 이어서, 파워 IC(15)는 인에이블 신호(EN)에 이어서 VCC를 발생한 후에 제2 지연 시간(DLY1) 만큼 지연된 이후에 RST를 출력한다. 이어서, 파워 IC(15)는 RST 이후에 VGL을 발생하고 VGL에 이어서 제3 지연 시간(DLY2) 이후에 VDD와 HVDD를 출력한다. 마지막으로, 파워 IC(15)는 VDD와 HVDD에 이어서, 제4 지연 시간(DLY3) 이후에 VGH를 발생한다.

제1 지연 시간(DLY0)은 2msec ~ 5msec 범위 내에서 예를 들어, 3msec로 설정될 수 있다. 제2 지연 시간(DLY1)은 3msec ~ 7msec 범위 내에서 예를 들어, 5msec로 설정될 수 있다. 제3 및 제4 지연 시간(DLY2, DLY3) 각각은 10msec ~ 20msec 범위 내에서 예를 들어, 15msec로 설정될 수 있다. 도 6과 같은 시퀀스(sequence)는 직렬 통신 인터페이스를 통해 외부로부터 입력되는 디지털 데이터 값에 따라 제어될 수 있다.

한편, 도 6과 같은 지연 시간은 파워 IC의 외부에 RC 시정수 회로를 설치하는 방법으로 설정될 수 있다. 그러나 이 방법은 RC 시정수 회로로 인하여 회로 비용을 상승시키고 인쇄 배선 회로 기판(printed circuit board)의 설계로 복잡하게 할 뿐 아니라, 지연 시간을 변경할 수 없다. 이에 비하여, 도 7과 같이 디지털 제어 방법으로 파워 IC의 지연 시간들을 제어하면 지연 시간 설정을 위한 아날로그 회로가 생략되어 회로 비용과 회로의 복잡도를 줄일 수 있고 또한, 디지털 데이터 변경 만으로 지연 시간을 쉽게 변경할 수 있다.

도 7은 파워 IC(15)를 상세히 보여 주는 블록도이다.

도 7을 참조하면, 파워 IC(15)는 제1 비교기(31), VL 발생부(32), EN 발생부(33), 레지스터(30), 시퀀스 콘트롤러(34), 다수의 전원 발생부(36, 38)를 포함한다.

레지스터(30)는 직렬 통신 인터페이스를 통해 직렬 데이터(SDA)와 직렬 클럭(SCL)을 수신한다. 레지스터(30)는 직렬 데이터(SDA)를 직렬 클럭(SCL)의 클럭 타이밍에 맞추어 샘플링하고, 샘플링한 직렬 데이터(SDA)를 시퀀스 콘트롤러(34)에 공급한다. 직렬 데이터(SDA)는 도 6에서 지연 시간(DLY0~DLY3) 각각의 시간 정보를 디지털 값으로 코딩한 디지털 데이터들을 포함한다.

제1 비교기(31)는 입력 전압(Vin)을 기준 전압(Vref)과 비교하여 입력 전압(Vin)이 기준 전압(Vref) 이상일 때 로직 값 "1"을 출력하는 반면, 입력 전압(Vin)이 기준 전압(Vref) 보다 작을 때 로직 값 "0"을 출력한다. 제1 비교기(31)의 기준 전압(Vref)은 UVLO 레벨로 설정된다. 따라서, 제1 비교기(31)는 입력 전압(Vin)이 UVLO 레벨 이상일 때 하이 로직(High logic) 값의 출력을 발생한다.

VL 발생부(32)는 제1 비교기(31)의 출력이 하이 로직 값일 때 내부 로직 전압(VL)을 발생한다. 내부 로직 전압(VL)은 5V 전압으로 설정될 수 있다.

EN 발생부(33)는 내부 로직 전압(VL)이 입력되면 동작한다. EN 발생부(33)는 시퀀스 콘트롤러(34)의 제어 하에 내부 로직 전압(VL)이 입력될 때부터 제1 지연 시간(DLY0) 만큼 지연된 시점까지 출력을 지연시키고, 제1 지연 시간(DLY0)이 경과된 시점부터 인에이블 신호(EN)를 출력한다.

시퀀스 콘트롤러(34)는 레지스터(30)로부터 입력된 디지털 데이터를 디코딩하여 제1 지연 시간(DLY0) 만큼 EN 발생부(33)의 출력을 지연시킨다. 시퀀스 콘트롤러(34)는 EN 발생부(33)로부터 인에이블 신호(EN)가 입력되면 그 인에이블 신호(EN)에 응답하여 전원 발생부들(36, 38)을 활성화하기 위한 출력을 발생한다. 시퀀스 콘트롤러(34)의 출력들은 제2 내지 제4 지연시간(DLY1~DLY3) 만큼 지연되어 비교기들(35, 37)를 통해 전원 발생부들(36, 38)에 공급될 수 있다. 예를 들어, 시퀀스 콘트롤러(34)는 도 6과 같이 인에이블 신호(EN)에 응답하여 로직 전원 전압(VCC)의 출력 타이밍을 제어하기 위한 제1 전원 제어신호를 출력할 수 있다. 이어서, 시퀀스 콘트롤러(34)는 도 6과 같이 제2 지연 시간(DLY1) 뒤에 리셋 신호(RST)와 게이트 로우 전압(VGL)의 출력 타이밍을 제어하기 위한 제2 전원 제어신호를 출력할 수 있다. 이어서, 시퀀스 콘트롤러(34)는 도 6과 같이 제3 지연 시간(DLY2) 뒤에 고전위 전원 전압(VDD)과 1/2 고전위 전원전압(HVDD)의 출력 타이밍을 제어하기 위한 제3 전원 제어신호를 출력할 수 있다. 이어서, 시퀀스 콘트롤러(34)는 도 6과 같이 제4 지연 시간(DLY4) 뒤에 게이트 하이 전압(VGH)의 출력 타이밍을 제어하기 위한 제4 전원 제어신호를 출력할 수 있다.

시퀀스 콘트롤러(34)로부터 출력된 전원 제어신호들은 전원 발생부(36, 38)의 전원 입력 단자에 공급된다. 시퀀스 콘트롤러(34)와 전원 발생부들(36, 38) 사이에는 비교기(35, 37)가 설치될 수 있으나, 그 비교기(35, 37)는 생략될 수 있다.

전원 발생부들(36, 38)은 직류-직류 변환기(DC-DC Converter)로 구현되어 입력 전압이 공급되면 직류 전압을 출력한다. 제1 전원 발생부(36)는 시퀀스 콘트롤러(34)로부터 제1 전원 제어신호가 입력되면 로직 전원 전압(VCC)을 출력한다. 비교기(35)는 시퀀스 콘트롤러(34)로부터의 제1 전원 제어신호를 기준전압(Vref)과 비교하여 제1 전원 제어신호의 전압이 기준 전압(Vref) 이상일 때 출력을 발생한다. 제2 전원 발생부(38)는 시퀀스 콘트롤러(34)로부터 제2 전원 제어신호가 입력되면 리셋신호(RST)와 게이트 로우 전압(VGL)을 출력한다. 비교기(37)는 시퀀스 콘트롤러(34)로부터의 제2 전원 제어신호를 기준전압(Vref)과 비교하여 제2 전원 제어신호의 전압이 기준 전압(Vref) 이상일 때 출력을 발생한다. VDD, HVDD, VGH 등의 전원을 발생하는 전원 발생부들은 도 7에서 생략되었다.

전술한 바와 같이, 본 발명의 파워 IC(15)는 입력 전압(Vin)이 UVLO 레벨에 도달할 때 바로 출력을 발생하지 않고 미리 설정된 소정의 지연 시간 뒤부터 출력을 발생한다. 따라서, 액정표시장치의 전원 스위치가 턴-오프되어 파워 IC의 부하가 낮아질 때 일시적으로 파워 IC의 입력 전압이 UVLO 레벨로 상승하더라도 그 시간이 상기 지연 시간 이내이면 파워 IC는 아무런 출력을 발생하지 않는다. 따라서, 본 발명의 파워 IC는 입력 전압의 하강 구간에서 입력 전압이 일시적으로 상승할 때 발생되는 이상(Abnormal) 출력 문제를 해결할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10 : 액정표시패널 11 : 타이밍 콘트롤러
12 : 데이터 구동회로 13 : 게이트 구동회로
15 : 파워 IC 30 : 레지스터
31, 35, 37 : 비교기 32 : VL 발생부
33 : EN 발생부 34 : 시퀀스 콘트롤러
36, 38 : 전원 발생부

Claims

액정표시패널;
디지털 비디오 데이터를 아날로그 데이터전압으로 변환하여 상기 액정표시패널에 공급하고 게이트펄스를 상기 액정표시패널에 공급하는 표시패널 구동회로;
상기 디지털 비디오 데이터를 상기 표시패널 구동회로에 공급하고 상기 표시패널 구동회로를 제어하는 타이밍 콘트롤러;
상기 표시패널 구동회로와 상기 타이밍 콘트롤러의 구동에 필요한 전원들을 발생하는 파워 IC를 포함하고,
상기 파워 IC는 입력 전압이 미리 설정된 UVLO 레벨 이상일 때 동작하기 시작하고 상기 입력 전압이 UVLO 레벨에 도달할 때부터 미리 설정된 소정의 제1 지연 시간(DLY0) 이후에 출력을 발생하는 것을 특징으로 하는 액정표시장치의 전원 공급 장치.
제 1 항에 있어서,
상기 파워 IC는,
상기 입력 전압이 상기 UVLO 레벨에 도달할 때 내부 로직 전압(VL)을 발생하여 동작하기 시작하고,
상기 내부 로직 전압이 발생된 시점으로부터 상기 제1 지연 시간(DLY0) 만큼 경과된 후에 인에이블 신호(EN)를 출력하는 것을 특징으로 하는 액정표시장치의 전원 공급 장치.
제 2 항에 있어서,
상기 파워 IC는,
상기 내부 로직 전압(VL)을 발생하는 VL 발생부;
상기 내부 로직 전압(VL)이 발생된 시점으로부터 상기 제1 지연 시간(DLY0) 만큼 경과된 후에 상기 인에이블 신호(EN)를 출력하는 EN 발생부;
직렬 통신 인터페이스를 통해 상기 제1 지연 시간을 포함한 다수의 시간 정보들을 갖는 디지털 데이터를 입력 받는 레지스터;
상기 레지스터로부터 입력되는 디지털 데이터를 디코딩하여 상기 제1 지연 시간 만큼 상기 인에이블 신호(EN)를 지연시키는 시퀀스 콘트롤러를 포함하는 것을 특징으로 하는 액정표시장치의 전원 공급 장치.
제 3 항에 있어서,
상기 시퀀스 콘트롤러는,
상기 인에이블 신호(EN)에 응답하여 로직 전원 전압(VCC)의 출력 타이밍을 제어하기 위한 제1 전원 제어신호를 출력하고,
상기 제1 전원 제어신호에 이어서 제2 지연 시간(DLY1) 뒤에 게이트 로우 전압(VGL)의 출력 타이밍을 제어하기 위한 제2 전원 제어신호를 출력하고,
상기 제2 전원 제어신호에 이어서 제3 지연 시간(DLY2) 뒤에 고전위 전원 전압(VDD)의 출력 타이밍을 제어하기 위한 제3 전원 제어신호를 출력하고,
상기 제3 전원 제어신호에 이어서, 제4 지연 시간(DLY4) 뒤에 게이트 하이 전압(VGH)의 출력 타이밍을 제어하기 위한 제4 전원 제어신호를 출력하는 것을 특징으로 하는 액정표시장치의 전원 공급 장치.
제 4 항에 있어서,
상기 시퀀스 콘트롤러는,
상기 제1 내지 제4 전원 제어신호에 응답하여 상기 로직 전원 전압(VCC), 상기 게이트 로우 전압(VGL), 상기 고전위 전원 전압(VDD), 상기 게이트 하이 전압(VGH) 순으로 출력을 발생하는 다수의 전원 발생부들을 더 포함하는 것을 특징으로 하는 액정표시장치의 전원 공급 장치.
디지털 비디오 데이터를 아날로그 데이터전압으로 변환하여 액정표시패널에 공급하고 게이트펄스를 상기 액정표시패널에 공급하는 표시패널 구동회로, 및 상기 디지털 비디오 데이터를 상기 표시패널 구동회로에 공급하고 상기 표시패널 구동회로를 제어하는 타이밍 콘트롤러를 포함한 액정표시장치의 전원 공급 방법에 있어서,
입력 전압이 미리 설정된 UVLO 레벨 이상일 때 파워 IC를 동작시키는 단계; 및
상기 입력 전압이 UVLO 레벨에 도달할 때부터 미리 설정된 소정의 제1 지연 시간(DLY0) 이후에 상기 파워 IC로부터 출력이 발생되도록 상기 파워 IC의 출력을 지연시키는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 전원 공급 방법.
제 6 항에 있어서,
상기 파워 IC에 상기 제1 지연 시간을 포함한 다수의 시간 정보들을 갖는 디지털 데이터를 전송하여 상기 파워 IC의 출력 지연을 상기 디지털 데이터로 제어하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 전원 공급 방법.
제 7 항에 있어서,
상기 파워 IC의 출력을 지연시키는 단계는,
상기 입력 전압이 상기 UVLO 레벨에 도달할 때 내부 로직 전압(VL)을 발생하여 동작하기 시작하는 단계;
상기 내부 로직 전압이 발생된 시점으로부터 상기 제1 지연 시간(DLY0) 만큼 경과된 후에 인에이블 신호(EN)를 출력하는 단계;
상기 인에이블 신호(EN)에 응답하여 로직 전원 전압(VCC)의 출력 타이밍을 제어하기 위한 제1 전원 제어신호를 출력하는 단계;
상기 제1 전원 제어신호에 이어서 제2 지연 시간(DLY1) 뒤에 게이트 로우 전압(VGL)의 출력 타이밍을 제어하기 위한 제2 전원 제어신호를 출력하는 단계;
상기 제2 전원 제어신호에 이어서 제3 지연 시간(DLY2) 뒤에 고전위 전원 전압(VDD)의 출력 타이밍을 제어하기 위한 제3 전원 제어신호를 출력하는 단계;
상기 제3 전원 제어신호에 이어서, 제4 지연 시간(DLY4) 뒤에 게이트 하이 전압(VGH)의 출력 타이밍을 제어하기 위한 제4 전원 제어신호를 출력하는 단계; 및
상기 제1 내지 제4 전원 제어신호에 응답하여 상기 로직 전원 전압(VCC), 상기 게이트 로우 전압(VGL), 상기 고전위 전원 전압(VDD), 상기 게이트 하이 전압(VGH) 순으로 상기 표시패널 구동회로와 상기 타이밍 콘트롤러의 구동에 필요한 전원을 발생하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 전원 공급 방법.