KR20110015204A

KR20110015204A - 표시장치와 그 파워 시퀀스 제어방법

Info

Publication number: KR20110015204A
Application number: KR1020090072804A
Authority: KR
Inventors: 최연호
Original assignee: 엘지디스플레이 주식회사
Priority date: 2009-08-07
Filing date: 2009-08-07
Publication date: 2011-02-15
Also published as: KR101635204B1

Abstract

본 발명은 표시장치에 관한 것으로, 다수의 데이터라인들과 다수의 게이트라인들이 교차되는 표시패널; 고전위 전원전압과 감마기준전압을 이용하여 디지털 비디오 데이터를 데이터전압으로 변환하여 상기 데이터라인들로 출력하는 데이터 구동회로; 게이트 하이전압을 입력받아 게이트펄스를 발생하여 상기 게이트라인들에 출력하는 게이트 구동회로; 표시장치의 전원이 턴-온될 때 입력되는 입력전압에 따라 로직 전원전압을 출력한 후에, 파워 인에이블 신호가 입력되면 상기 고전위 전원전압, 상기 감마기준전압 및 상기 게이트 하이전압을 출력하는 모듈 전원회로; 상기 로직 전원전압에 응답하여 리셋신호를 출력하는 리셋회로; 및 상기 리셋신호에 응답하여 미리 설정된 지연값만큼 시간이 경과된 후에 상기 파워 인에이블신호를 출력하는 타이밍 콘트롤러를 구비한다.

Description

표시장치와 그 파워 시퀀스 제어방법{DISPLAY DEVICE AND METHOD OF CONTROLLING A POWER SEQUENCE THEREOF}

본 발명은 표시장치와 그 파워 시퀀스 제어방법에 관한 것이다.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치는 액정표시소자(Liquid Crystal Display : 이하 "LCD"라 함), 전계 방출 표시소자(Field Emission Display : 이하, "FED"라 함), 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함), 유기발광다이오드(Organic Light Emitting Diode)와 같은 전계발광소자(Electroluminescence Device, 이하 "EL"이라 함), 전기영동 표시소자(Electrophoresis Display) 등이 있다. 이 중에서 AM TFT LCD(Active Matrix TFT LCD)는 TFT(Thin Film Transistor)를 이용하여 화소 각각을 능동 구동한다. AM TFT LCD는 제조기술과 구동기술의 발달에 힘입어 코스트가 대폭 저감되고 있으며 화질이 기존 음극선관 수준에 근접하게 개선되어 음극선관을 빠르게 대체하고 있다.

평판 표시장치는 표시패널의 구동회로, 표시패널의 제어회로 등을 포함한다. 이와 같은 각종 회로들은 일정한 파워 시퀀스에 따라 초기화된다. LCD의 초기화 동작 예를 도 1을 결부하여 설명하면, 액정표시장치의 파워가 턴-온되면 시스템 보드로부터 LCD 구동 입력전압(Vin)이 발생되고 그 LCD 구동 입력전압(Vin)은 유저 커넥터(User connector, 3)를 통해 모듈 전원회로(4)에 입력된다. 이어서, 모듈 전원회로(4)는 로직 전원전압(Vcc)과 게이트 로우전압(Vgl)을 발생하여 리셋회로(5), 타이밍 콘트롤러(1), 패널 구동회로(2) 등을 구동한다. 그 다음, 리셋회로(5)는 로직 전원전압(Vcc)이 입력된 후에 리셋신호(RST)를 출력하고, 타이밍 콘트롤러(1)는 리셋신호(RST)에 응답하여 2~3 프레임기간 뒤에 파워 인에이블신호(DPM)를 출력한다. 모듈 전원회로(4)는 타이밍 콘트롤러(1)로부터의 파워 인에이블신호(DPM)에 응답하여 고전위 전원전압(Vdd)과 게이트 하이전압(Vgh)을 순차적으로 출력한다. 패널 구동회로(2)는 액정표시패널의 데이터라인들에 아날로그 데이터전압을 공급하는 데이터 구동회로와, 액정표시패널의 게이트라인들에 게이트펄스(또는 스캔펄스)를 순차적으로 공급하는 게이트 구동회로(또는 스캔 구동회로)를 포함하여 고전원 전원전압(Vdd)과 게이트 하이전압(Vgh)을 이용하여 액정표시패널을 구동한다. 이러한 파워 시퀀스 제어방법은 Vin -> Vcc & Vgl -> RST -> DPM -> Vdd -> Vgh의 순서로 LCD 구동전원을 순차적으로 발생시킨다.

한편, 평판 표시장치의 화질을 개선하기 위하여 평판 표시장치의 기존 회로에 화질향상 회로가 추가될 수 있다. 이 경우에, 기존 회로의 초기화 시간과 화질 향상 회로의 초기화 시간이 달라질 때 표시패널에 원치 않는 화면이 표시될 수 있다. 따라서, 평판 표시장치에 화질 향상 회로를 추가하거나 새로운 기능을 제공하는 회로를 추가하는 경우에, 초기화 시간에 표시패널에 원치 않는 화상이 표시되는 오동작을 방지할 수 있는 파워 시퀀스 제어방법이 요구되고 있다.

본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출된 발명으로써 표시장치의 성능 향상을 위한 회로를 추가할 때 표시패널에 원치 않는 화상이 표시되는 오동작을 방지하도록 한 표시장치와 그 파워 시퀀스 제어방법을 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되는 표시패널; 고전위 전원전압과 감마기준전압을 이용하여 디지털 비디오 데이터를 데이터전압으로 변환하여 상기 데이터라인들로 출력하는 데이터 구동회로; 게이트 하이전압을 입력받아 게이트펄스를 발생하여 상기 게이트라인들에 출력하는 게이트 구동회로; 표시장치의 전원이 턴-온될 때 입력되는 입력전압에 따라 로직 전원전압을 출력한 후에, 파워 인에이블 신호가 입력되면 상기 고전위 전원전압, 상기 감마기준전압 및 상기 게이트 하 이전압을 출력하는 모듈 전원회로; 상기 로직 전원전압에 응답하여 리셋신호를 출력하는 리셋회로; 및 상기 리셋신호에 응답하여 미리 설정된 지연값만큼 시간이 경과된 후에 상기 파워 인에이블신호를 출력하는 타이밍 콘트롤러를 구비한다.

본 발명의 실시예에 따른 표시장치의 파워 시퀀스 제어방법은 표시장치의 전원이 턴-온될 때 입력전압을 모듈 전원회로에 공급하여 로직 전원전압을 발생하는 단계; 상기 로직전원전압에 응답하여 리셋신호를 발생하는 단계; 상기 리셋신호에 응답하여 미리 설정된 지연값만큼 시간이 경과된 후에 파워 인에이블신호를 발생하는 단계; 상기 파워 인에이블 신호에 응답하여 상기 고전위 전원전압, 상기 감마기준전압 및 상기 게이트 하이전압을 발생하는 단계를 포함한다.

본 발명은 표시장치의 성능 향상을 위해 회로를 추가할 때 그 회로의 초기화 종료시점 이후를 기준으로 지연값을 설정하고 그 지연값을 회로의 초기화 경과시간에 따라 조정할 수 있으므로 어떠한 회로를 추가하더라도 표시패널에 원치 않는 화상이 표시되는 오동작을 방지할 수 있다.

이하, 도 2 내지 도 7을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

이하의 실시예는 LCD를 예로 들었지만 본 발명은 LCD에 한정되는 것이 아니 라 LCD 이외의 다른 평판 표시장치예도 적용 가능하다는 것에 주의하여야 한다.

도 2를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(10), 액정표시패널(10)의 데이터라인들(DL)에 접속된 데이터 구동회로(12), 액정표시패널(10)의 게이트라인들(GL)에 접속된 게이트 구동회로(13), 및 데이터 구동회로(12)와 게이트 구동회로(13)를 제어하기 위한 타이밍 콘트롤러(11)를 구비한다. 또한, 본 발명의 액정표시장치는 발진기(15), 외부 메모리(16), 모듈 전원회로(17), 및 리셋회로(18)를 더 구비한다.

액정표시패널(10)은 액정층을 사이에 두고 대향하는 상부 유리기판과 하부 유리기판을 포함한다. 액정표시패널(10)은 비디오 데이터를 표시하는 화소 어레이를 포함한다. 하부 유리기판에는 TFT 어레이는 데이터라인들(DL)과 게이트라인들(GL)의 교차부마다 형성되는 TFT들과, TFT에 접속된 화소전극을 포함한다. 화소 어레이의 액정셀들 각각은 TFT를 통해 데이터전압을 충전하는 화소전극과 공통전압(Vcom)이 인가되는 공통전극의 전압차에 의해 구동되어 백라이트 유닛(20)으로부터 입사되는 빛의 투과양을 조정하여 비디오 데이터의 화상을 표시한다. 액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 액정표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극 과 함께 하부 유리기판 상에 형성된다.

본 발명에서 적용 가능한 액정표시패널(10)의 액정모드는 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛(20)이 필요하다. 백라이트 유닛(20)은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.

데이터 구동회로(12)는 다수의 소스 드라이브 IC(Source drive IC)를 포함한다. 소스 드라이브 IC 각각은 타이밍 콘트롤러(11)로부터의 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 콘트롤러(11)로부터 입력되는 디지털 비디오 데이터(RGB)를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. 소스 드라이브 IC들 각각은 병렬 데이터 전송 체계로 변환된 디지털 비디오 데이터를 모듈 전원회로(17)로부터의 고전위 전원전압(Vdd)과 정극성/부극성 감마기준전압들(Vgamma1~n)을 이용하여 아날로그 감마보상전압으로 변환하여 액정셀들에 충전될 정극성/부극성 아날로그 비디오 데이터전압을 발생한다. 그리고 소스 드라이브 IC 각각은 정극성/부극성 아날로그 비디오 데이터전압의 극성을 반전시키면서 그 데이터전압을 데이터라인들(DL)에 공급한다.

게이트 구동회로(13)는 다수의 게이트 드라이브 IC를 포함한다. 게이트 구동회로(13)는 타이밍 콘트롤러(11)로부터의 게이트 타이밍 제어신호(GDC)에 응답하여 게이트 구동전압을 순차적으로 쉬프트하는 쉬프트 레지스터를 포함하여 게이트 라인들에 게이트펄스(또는 스캔펄스)를 순차적으로 공급한다.

타이밍 콘트롤러(11)는 액정표시장치의 전원이 턴-온된 후에 리셋회로(18)로부터 입력되는 리셋신호(RST)에 응답하여 내장 레지스터(Embeded Register)에 저장된 지연값을 참조하여 리셋신호(RST)의 입력시점으로부터 소정의 지연시간이 경과된 후에 모듈 전원회로(17)의 파워 인에이블신호(DDPM)를 발생하여 패널 구동전압들(Vdd, Vgamma1~n, Vcom, Vgh)의 출력을 지연시킨다. 그리고 타이밍 콘트롤러(11)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스 수신회로를 통해 유저 커넥터(14)를 통해 시스템 보드로부터 RGB 디지털 비디오 데이터, 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍 신호를 입력받는다. 타이밍 콘트롤러(11)는 RGB 디지털 비디오 데이터를 mini LVDS 인터페이스 방식으로 데이터 구동회로(12)의 소스 드라이브 IC들에 전송한다. 타이밍 콘트롤러(11)는 타이밍 신호(Vsync, Hsync, DE, CLK)를 이용하여 소스 드라이브 IC들의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)를 발생한다. 타이밍 콘트롤러(11)는 60Hz의 프레임 주파수로 입력되는 디지털 비디오 데이터가 60×i(i는 양의 정수) Hz의 프레임 주파수로 액정표시패널(10)의 화소 어레이에서 재생될 수 있도록 게이트 타이밍 제어신호(GDC)와 데이터 타이밍 제어신호(DDC)의 주파수를 60×i(i는 2 이상의 양의 정수) Hz의 프레임 주파수 기준으로 체배할 수 있다.

데이터 타이밍 제어신호(DDC)는 소스 스타트 펄스(Source, Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 및 소스 출력 인에이블신호(Source Output Enable, SOE), 극성제어신호(Polarity, POL) 등을 포함한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터 구동회로(12) 내에서 데이터의 샘플링 동작을 제어하는 클럭신호이다. 소스 스타트 펄스(SSP)는 데이터 구동회로(12)의 데이터 샘플링 시작 시점을 제어한다. 타이밍 콘트롤러(11)와 데이터 구동회로(12) 사이의 신호 전송체계가 mini LVDS 인터페이스라면 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다. 극성제어신호(POL)는 데이터 구동회로(12)로부터 출력되는 데이터전압의 극성을 N(N은 양의 정수) 수평기간의 주기로 반전시킨다. 소스 출력 인에이블신호(SOE)는 데이터 구동회로의 출력 타이밍을 제어한다.

게이트 타이밍 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트 펄스의 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 구동회로(13)의 출력 타이밍을 제어한다.

시스템 보드는 액정표시장치의 전원이 턴-온되면 LCD 구동 입력전원(Vin)을 발생하여 유저 커넥터(14)를 통해 모듈 전원회로(17)에 입력한다. 시스템 보드는 방송 수신회로나 외부 비디오 소스로부터 입력된 RGB 비디오 데이터와 함께, 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 도트 클럭(CLK) 등의 타이밍 신호를 LVDS 인터페이스 또는 TMDS 인터페이스 송신회로를 통해 발생하고 그 신호들을 유저 커넥터(14)를 경유하여 타이밍 콘트롤러(11)에 공급한다. 시스템 보드에는 방송 수신회로나 외부 비디오 소스로부터 입력된 RGB 비디오 데이터의 해상도를 액정표시패널의 해상도에 맞게 보간하고 신호 보간 처리하는 스케일러 등의 그래픽 처리회로와, 모듈 전원회로(17)에 공급될 LCD 구동 입력전압(Vin)을 생성하는 전원회로를 포함한다.

모듈 전원회로(17)는 직류-직류 변환회로를 포함하여, 유저 커넥터(14)를 통해 LCD 구동 입력전압(Vin)이 입력되면 약 3.3V의 로직 전원전압(Vcc)과 -3V 이하의 게이트 로우전압(Vgl)을 발생한다. 로직 전원전압(Vcc)은 리셋 회로(18), 타이밍 콘트롤러(11), 발진기(15), 외부 메모리(16), 데이터 구동회로(12), 게이트 구동회로(13) 등의 회로에 입력되어 그 회로들을 구동시킨다. 게이트 로우전압(Vgl)은 화소 어레이에 형성된 TFT들의 문턱전압 미만의 전압으로 설정된 게이트 펄스의 로우논리전압이다. 이어서, 모듈 전원회로(17)는 타이밍 콘트롤러(11)로부터의 지연된 파워 인에이블신호(DDPM)에 응답하여 패널 구동전압(Vdd, Vgamma1~n, Vcom, Vgh)을 발생한다. 패널 구동전압은 15V~20V 사이의 고전위 전원전압(Vdd), 정극성/부극성 감마기준전압들(Vgamma1~n), 7V~8V 사이의 공통전압(Vcom), 15V 이상의 게이트 하이전압(Vgh), -3V 이하의 게이트 로우전압(Vgl) 등을 포함한다. 고전위 전원전압(Vdd)은 액정셀들에 충전될 최대 아날로그 데이터 전압으로써 데이터 구동회로(12)에 공급된다. 게이트 하이전압(Vgh)은 화소 어레이에 형성된 TFT들의 문턱 전압 이상으로 설정된 게이트 펄스의 하이논리전압이다. 게이트 하이전압(Vgh)과 게이트 로우전압(Vgl)은 게이트 구동회로(13)에 공급된다. 정극성/부극성 감마기준전압들(Vgamma1~n)은 고전위 전원전압(Vdd)을 분압하는 분압회로로부터 발생되어 데이터 구동회로(12)에 공급된다.

리셋회로(18)는 액정표시장치의 전원이 턴-온된 후에 입력되는 로직 전원전압(Vcc)에 응답하여 리셋신호(RST)를 발생하고, 그 리셋신호(RST)를 타이밍 콘트롤러(11)에 입력한다.

발진기(15)는 액정표시장치의 전원이 턴-온된 후에 입력되는 로직 전원전압에 의해 구동되어 소정 주파수 예를 들면, 10Mhz의 내부 클럭을 출력하여 타이밍 콘트롤러(11)에 입력한다. 외부 메모리(16)는 EEPROM(Electrically-Erasable PROM) 등의 전기적 소거 가능 메모리로 구현된다. 외부 메모리(16)에는 소정의 지연값이 저장된다. 외부 메모리(16)는 로직 전원전압(Vcc)이 입력되면 지연값을 타이밍 콘트롤러(11)의 내장 레지스터에 입력한다. 지연값은 타이밍 콘트롤러(11)보다 초기화 시간 가장 늦은 회로소자의 초기화 종료시점 이후를 기준으로 설정된다. 외부 메모리(16)에 저장된 지연값은 외부 메모리(16)에 연결되는 롬 라이터(ROM Writer)에 의해 소거, 갱신, 추가될 수 있다.

도 3은 타이밍 콘트롤러(11)의 초기화 회로 부분을 보여 주는 도면이다.

도 3을 참조하면, 타이밍 콘트롤러(11)는 소정의 지연값만큼 내부 클럭을 카운트하여 리셋신호(RST) 입력 후 소정의 지연지간이 경과된 후에 파워 인에이블신호(DDPM)를 출력한다. 그 결과, 모듈 전원회로(17)는 타이밍 콘트롤러(11)의 제어 하에 초기화시간이 가장 늦은 회로소자의 초기화가 완료된 후에 패널 구동전압(Vdd, Vgamma1~n, Vcom, Vgh)을 출력한다.

타이밍 콘트롤러(11)는 I²C 인터페이스회로(31), 내장 레지스터(32), 카운터(33) 등을 구비한다. I²C 인터페이스회로(31)는 리셋회로(18)로부터의 리셋신호(RST)에 응답하여 초기화된 후에 I²C 통신을 통해 외부 메모리(16)로부터의 지연값을 수신하고 그 지연값을 타이밍 콘트롤러(11)의 내장 레지스터(32)에 입력한다. 내장 레지스터(32)는 지연값을 카운터(33)에 입력한다. 카운터(33)는 내장 레지스터(32)로부터 입력된 지연값과 동일하게 될 때까지 발진기(15)로부터의 내부 클럭을 카운트하고, 그 카운트값이 지연값과 동일할 때 지연된 파워 인에이블신호(DDPM)를 출력한다.

도 4는 본 발명의 파워 시퀀스 제어방법을 나타내는 도면이다. 도 5는 파워 시퀀스 제어방법에 의해 순차적으로 발생되는 전원들을 보여 주는 도면이다.

도 4 및 도 5를 참조하면, 사용자가 액정표시장치의 전원 버튼 또는 리모콘으로 액정표시장치의 전원을 턴-온시키면, 본 발명의 파워 시퀀스 제어방법은 액정표시장치의 전원 턴-온을 감지하여 시스템 보드의 전원회로를 구동시켜 LCD 구동 입력전압(Vin)을 발생한다.(S1) 모듈 전원회로(17)는 로직 전원전압(Vcc)과 게이트 로우전압(Vgl)을 발생한다.(S2) 리셋회로(18)는 로직 전원전압(Vcc)에 따라 구동되어 리셋신호(RST)를 발생하고, 발진기(15)는 로직 전원전압(Vcc)에 따라 구동되어 내부 클럭을 발생한다.(S3)

이어서, 타이밍 콘트롤러(11)의 I²C 인터페이스회로(31)는 리셋신호(RST)에 응답하여 외부 메모리(16)로부터의 지연값을 타이밍 콘트롤러(11)의 내장 레지스터(32)에 입력한다.(S4) 카운터(33)는 내장 레지스터(32)로부터의 지연값만큼 내부 클럭을 카운트한 후에 지연된 파워 인에이블신호(DDPM)를 출력한다.(S5~S7) 모듈 전원회로(17)는 파워 인에이블신호(DDPM)에 응답하여 패널 구동전압들(Vdd, Vgamma1~n, Vcom, Vgh)을 출력한다.(S8)

도 5에서, 't1'은 타이밍 콘트롤러(11)의 초기화 시작부터 종료까지의 경과시간이다.

본 발명의 다른 실시예에 따른 액정표시장치는 도 6과 같이 제1 및 제2 화질향상 회로들(51A, 51B), 브릿지회로(52)를 추가로 구비하고, 타이밍 콘트롤러(11)를 제1 및 제2 타이밍 콘트롤러(11A, 11B)로 구현할 수 있다.

화질향상 회로들(51A, 51B) 각각은 움직임 판단(Motion estimation)과 움직임 보상 보간(motion compensated interpolation) 알고리즘을 이용하여 입력 영상의 이전 프레임 데이터와 그 다음 프레임 데이터 사이에 보간 프레임 데이터를 삽입한다. 이 화질 향상 회로들(51A, 51B)는 본원 출원인에 의해 기출원된 대한민국 공개특허공보 제10-2007-0043232호(2007.04.25), 대한민국 공개특허공보 제10-2007-00602099호(2007.06.13), 대한민국 공개특허공보 제10-2007-0081000호(2007.08.14), 대한민국 공개특허공보 제10-2008-0062808호(2008.07.03), 대한민국 공개특허공보 제10-2009-0041562호(2009.04.29), 대한민국 공개특허공보 제10- 2009-0060051호(2009.06.11), 대한민국 공개특허공보 제10-2009-0068502호(2009. 06. 29), 대한민국 특허출원 제10-2008-0112933호(2008.11.13), 대한민국 특허출원 제10-2009-0024501호(2009.03.23), 대한민국 특허출원 제10-2009-0024503호(2009.03.23), 대한민국 특허출원 제10-2009-0024508호(2009.03.23) 등에 개시된 알고리즘과 회로로 구현될 수 있다. 제1 화질향상 회로(51A)는 액정표시패널(10)의 화소 어레이 좌반부에 입력될 영상 데이터의 보간 프레임 데이터를 생성하여 브릿지회로(52)에 공급한다. 제2 화질향상 회로(51B)는 액정표시패널(10)의 화소 어레이 우반부에 입력될 영상 데이터의 보간 프레임 데이터를 생성하여 브릿지회로(52)에 공급한다.

브릿지회로(52)는 제1 화질향상 회로(51A)로부터 입력되는 좌반부 영상 데이터(RGB)와 타이밍신호들(Vsync, Hsync, DE, CLK)을 제1 타이밍 콘트롤러(11A)에 입력하고, 제2 화질향상 회로(51B)로부터 입력되는 우반부 영상 데이터(RGB)와 타이밍신호들(Vsync, Hsync, DE, CLK)을 제2 타이밍 콘트롤러(11A)에 입력한다.

제1 타이밍 콘트롤러(11A)는 브릿지회로(52)로부터 입력되는 60×i Hz 프레임 주파수의 좌반부 영상 데이터를 화소 어레이의 좌반부 데이터라인들을 구동하는 소스 드라이브 IC들에 공급한다. 제2 타이밍 콘트롤러(11B)는 브릿지회로(52)로부터 입력되는 60×i Hz 프레임 주파수의 우반부 영상 데이터를 화소 어레이의 우반부 데이터라인들을 구동하는 소스 드라이브 IC들에 공급한다.

브릿지회로(52)와 화질향상 회로들(51A, 51B)의 초기화 경과시간(t2, t3)은 도 7과 같이 타이밍 콘트롤러들(11A, 11A)의 초기화 경과시간(t1)에 비하여 길다. 화질향상 회로들(51A, 51B)의 초기화 경과시간(t3)은 브릿지회로(52)의 초기화 경과시간(t2) 보다 더 길다. 따라서, 종래 기술과 같이 지연되지 않은 파워 인에이블신호(DPM)를 발생하면 화질향상 회로들(51A, 51B)의 초기화가 종료되기 전에 액정표시패널(10)의 데이터라인들에 원치 않는 이상 데이터(Abnormal data)가 공급될 수 있다.

이에 비하여, 본 발명은 초기화가 가장 늦은 회로소자들 예컨대 도 6의 경우에 화질향상 회로들(51A, 51B)의 초기화 종료시점 이후를 기준으로 설정된 지연시간만큼 파원 인에이블신호(DDPM)를 지연시켜 패널 구동전압들(Vdd, Vgamma1~n, Vcom, Vgh)의 출력시간을 화질향상 회로들(51A, 51B)의 초기화 종료 이후로 지연시킨다. 따라서, 본 발명의 액정표시장치는 화질향상 회로들(51A, 51B)과 같이 초기화시간이 긴 회로들을 추가하더라도 그 회로들의 초기화시간이 완료되기 전까지 액정표시패널(10)을 구동하기 위한 패널 구동전압들(Vdd, Vgamma1~n, Vcom, Vgh)을 발생하지 않는다. 데이터 구동회로(12)는 모든 회로들의 초기화시간이 종료된 이후에 고전위 전워전압(Vdd)과 정극성/부극성 감마기준전압들(Vgamma1~n)이 입력되므로 모든 회로들의 초기화가 진행되는 동안에 데이터전압을 출력할 수 없다. 게이트 구동회로(13)는 모든 회로들의 초기화시간이 종료된 이후에 게이트 하이전압(Vgh)이 입력되므로 모든 회로들의 초기화가 진행되는 동안에 게이트펄스를 출력할 수 없다.

본 발명은 전술한 바와 같이, LCD 뿐만 아니라 FED, PDP, EL(OLED), 전기영동 표시소자(Electrophoresis Display) 등의 다른 표시장치에에도 큰 변경없이 적 용될 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도 1은 액정표시장치의 회로소자들을 개략적으로 보여 주는 도면이다.

도 2는 본 발명의 실시예에 따른 액정표시장치를 보여 주는 블록도이다.

도 3은 도 2에 도시된 타이밍 콘트롤러의 초기화 회로 부분을 보여 주는 도면이다.

도 4는 본 발명의 실시예에 따른 파워 시퀀스 제어방법의 제어 수순을 단계적으로 보여 주는 흐름도이다.

도 5는 파워 시퀀스 제어방법에 의해 순차적으로 발생되는 전원들을 보여 주는 도면이다.

도 6은 본 발명의 다른 실시예에 따른 액정표시장치로써 화질향상 회로가 추가된 회로 구성을 보여 주는 도면이다.

도 7은 도 6에 도시된 회로의 파워 시퀀스 제어방법을 보여 주는 도면이다.

〈도면의 주요 부분에 대한 부호의 설명〉

10 : 액정표시패널 11 : 타이밍 콘트롤러

12 : 데이터 구동회로 13 : 게이트 구동회로

15 : 발진기 16 : 외부 메모리

17 : 모듈 전원회로 31 : I²C 인터페이스회로

32 : 타이밍 콘트롤러의 내장 레지스터 33 : 카운터

Claims

다수의 데이터라인들과 다수의 게이트라인들이 교차되는 표시패널;

고전위 전원전압과 감마기준전압을 이용하여 디지털 비디오 데이터를 데이터전압으로 변환하여 상기 데이터라인들로 출력하는 데이터 구동회로;

게이트 하이전압을 입력받아 게이트펄스를 발생하여 상기 게이트라인들에 출력하는 게이트 구동회로;

표시장치의 전원이 턴-온될 때 입력되는 입력전압에 따라 로직 전원전압을 출력한 후에, 파워 인에이블 신호가 입력되면 상기 고전위 전원전압, 상기 감마기준전압 및 상기 게이트 하이전압을 출력하는 모듈 전원회로;

상기 로직 전원전압에 응답하여 리셋신호를 출력하는 리셋회로; 및

상기 리셋신호에 응답하여 미리 설정된 지연값만큼 시간이 경과된 후에 상기 파워 인에이블신호를 출력하는 타이밍 콘트롤러를 구비하는 것을 특징으로 하는 표시장치.
제 1 항에 있어서,

상기 지연값이 저장되는 메모리; 및

상기 로직 전원전압에 따라 내부 클럭을 발생하여 상기 타이밍 콘트롤러에 입력하는 발진기를 더 구비하는 것을 특징으로 하는 표시장치.
제 2 항에 있어서,

상기 타이밍 콘트롤러는,

상기 리셋신호에 응답하여 상기 메모리로부터의 상기 지연값을 수신하는 인터페이스회로;

상기 인터페이스회로에 의해 수신된 상기 지연값을 저장하는 내장 레지스터; 및

상기 지연값만큼 상기 내부 클럭을 카운트한 후에 상기 파워 인에이블신호를 출력하는 카운터를 더 구비하는 것을 특징으로 하는 표시장치.
제 3 항에 있어서,

상기 타이밍 콘트롤러는,

제1 타이밍 콘트롤러; 및

제2 타이밍 콘트롤러를 구비하는 것을 특징으로 하는 표시장치.
제 4 항에 있어서,

입력 영상의 이전 프레임과 그 다음 프레임을 비교하여 상기 제1 타이밍 콘트롤러에 입력될 보간 프레임 데이터를 생성하는 제1 화질향상 회로;

상기 입력 영상의 이전 프레임과 그 다음 프레임을 비교하여 상기 제2 타이밍 콘트롤러에 입력될 보간 프레임 데이터를 생성하는 제2 화질향상 회로; 및

상기 제1 및 제2 화질향상 회로들과 상기 제1 및 제2 타이밍 콘트롤러들 사 이의 영상 데이터 전송을 중계하는 브릿지회로를 더 구비하는 것을 특징으로 하는 표시장치.
제 5 항에 있어서,

상기 지연값은 상기 타이밍 콘트롤러들, 상기 화질향상 회로들, 상기 브릿지회로 중 초기화 경과시간이 가장 늦은 회로의 초기화 종료시점 이후를 기준으로 설정되는 것을 특징으로 하는 표시장치.
제 1 항에 있어서,

상기 표시패널은,

액정표시패널, 전계 방출 표시패널, 플라즈마 디스플레이 패널, 유기발광다이오드 표시패널, 전기영동 표시패널 중 어느 하나를 포함하는 것을 특징으로 하는 표시장치.
다수의 데이터라인들과 다수의 게이트라인들이 교차되는 표시패널, 고전위 전원전압과 감마기준전압을 이용하여 디지털 비디오 데이터를 데이터전압으로 변환하여 상기 데이터라인들로 출력하는 데이터 구동회로, 및 게이트 하이전압을 입력받아 게이트펄스를 발생하여 상기 게이트라인들에 출력하는 게이트 구동회로을 포함한 표시장치의 파워 시퀀스 제어방법에 있어서,

표시장치의 전원이 턴-온될 때 입력전압을 모듈 전원회로에 공급하여 로직 전원전압을 발생하는 단계;

상기 로직전원전압에 응답하여 리셋신호를 발생하는 단계;

상기 리셋신호에 응답하여 미리 설정된 지연값만큼 시간이 경과된 후에 파워 인에이블신호를 발생하는 단계;

상기 파워 인에이블 신호에 응답하여 상기 고전위 전원전압, 상기 감마기준전압 및 상기 게이트 하이전압을 발생하는 단계를 포함하는 것을 특징으로 하는 표시장치의 파워 시퀀스 제어방법.
제 8 항에 있어서,

상기 리셋신호에 응답하여 미리 설정된 지연값만큼 시간이 경과된 후에 파워 인에이블신호를 발생하는 단계는,

상기 지연값을 메모리에 저장하는 단계;

상기 로직 전원전압에 따라 내부 클럭을 발생하는 단계;

상기 리셋신호에 응답하여 상기 메모리로부터의 상기 지연값을 타이밍 콘트롤러에 공급하는 단계; 및

상기 지연값만큼 상기 내부 클럭을 카운트한 후에 상기 파워 인에이블신호를 출력하는 단계를 포함하는 것을 특징으로 하는 표시장치의 파워 시퀀스 제어방법.
제 9 항에 있어서,

상기 지연값은

상기 표시장치의 회로들 중에서 초기화 경과시간이 가장 늦은 회로의 초기화 종료시점 이후를 기준으로 설정되는 것을 특징으로 하는 표시장치의 파워 시퀀스 제어방법.