KR20180003745A

KR20180003745A - 표시장치 및 그 구동방법

Info

Publication number: KR20180003745A
Application number: KR1020160083125A
Authority: KR
Inventors: 이신우; 김백환
Original assignee: 엘지디스플레이 주식회사
Priority date: 2016-06-30
Filing date: 2016-06-30
Publication date: 2018-01-10
Also published as: KR102481897B1

Abstract

본 실시예는, 표시패널과, 게이트 구동부와, 데이터 구동부와, 게이트 구동부 및 데이터 구동부를 제어하는 컨트롤러와, 초기 기준전압을 생성하는 전압 생성부와, 전압 생성부에서 출력되는 초기 기준전압이 구동전압에 응답하여 각 서브픽셀에 지연 공급될 수 있도록 하는 신호 지연 제어부를 포함할 수 있다.
본 실시예는, 초기 구동 구간에 각 서브픽셀에 공급되는 초기 기준전압(VpreR)을 구동전압(EVDD) 공급시점으로 지연시켜, 과전류에 의한 전압 생성부의 셧 다운을 방지한 효과가 있다.

Description

표시장치 및 그 구동방법{DISPLAY DEVICE AND THE METHOD FOR DRIVING THE SAME}

본 실시예는 표시장치 및 그 구동방법에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.

이러한 표시장치의 표시패널에는 여러 종류의 신호 라인들이 배치되어 있다. 특히, 표시패널 구동을 위해, 공통전압을 모든 서브픽셀에 공급하기 위해 공통전압 라인들이 표시패널에 배치되어 있다.

또한, 표시장치는 파워 온(On)이 되면 곧바로 디스플레이 모드로 전환하지 않고, 표시장치의 구성부들에 전원을 인가하고, 각 서브픽셀에 초기 전압 등을 공급하는 초기화 모드를 진행한다.

표시장치는 초기화 모드가 완료되면 각 서브픽셀의 트랜지스터들의 이동도 등 고유 특성치 변화를 센싱한 후, 디스플레이 모드로 전환한다.

하지만, 초기 구동 구간에서 각 서브픽셀에 초기 기준전압(VpreR)과 스캔신호가 공급될 때, 구동전압(EVDD)이 각 서브픽셀에 공급되기 전 구동전압 라인과 센싱 라인 사이에 과전류가 발생하는 문제가 있다.

이와 같이, 구동전압 라인과 센싱 라인 사이에 과전류가 발생하면 초기 기준전압을 공급하는 전압 생성부가 셧 다운(Shout Down)되어, 초기 기준전압(Vref)이 왜곡되는 문제가 발생한다.

본 실시예들은, 초기 구동 구간에 각 서브픽셀에 공급되는 초기 기준전압(Vref)을 구동전압(EVDD) 공급시점으로 지연시켜, 과전류에 의한 전압 생성부의 셧 다운을 방지한 표시장치 및 그 구동방법을 제공하는 데 목적이 있다.

또한, 본 실시예들은, 초기 구동 구간에 각 서브픽셀에 공급되는 초기 기준전압(Vref)을 구동전압(EVDD) 공급시점에 생성하여 표시패널에 공급될 수 있도록 함으로써, 과전류에 의한 전압 생성부의 셧 다운 현상을 방지한 표시장치 및 그 구동방법을 제공하는데 다른 목적이 있다.

본 실시예들은, 다수의 데이터 라인과 다수의 게이트 라인이 배치되고, 다수의 서브픽셀이 매트릭스 타입으로 배치된 표시패널과, 다수의 게이트 라인을 구동하는 게이트 구동부와, 다수의 데이터 라인을 구동하는 데이터 구동부와, 게이트 구동부 및 데이터 구동부를 제어하는 컨트롤러를 포함할 수 있다.

또한, 본 실시예들은, 데이터 구동부에 공급되는 감마 기준전압들과 각 서브픽셀에 공급되는 초기 기준전압을 생성하는 전압 생성부를 포함할 수 있다.

또한, 본 실시예들은, 전압 생성부의 초기 기준전압을 구동전압이 표시패널에 공급되는 시점으로 지연 공급되도록 하는 신호 지연 제어부를 더 포함할 수 있다.

또한, 본 실시예들은, 전압 생성부는 컨트롤러의 인에이블 신호에 의해 상기 초기 기준전압을 생성하는 기준 전압 생성부를 더 포함할 수 있다.

또한, 본 실시예들은, 신호 지연 제어부는 전압 생성부의 초기 기준전압 출력단에 배치되는 전압 지연 제어부를 제공할 수 있다.

또한, 본 실시예들은, 전압 지연 제어부는 게이트, 소스 및 드레인을 구비한 스위칭 소자이며, 게이트는 구동전압이 공급되는 구동 전압라인과 연결되고, 소스는 초기 기준전압 출력단과 연결되며, 드레인은 표시패널에 배치된 센싱 라인과 연결될 수 있다.

또한, 본 실시예들은, 신호 지연 제어부는 상기 기준 전압 생성부와 상기 컨트롤러 사이에 배치되어 상기 기준 전압 생성부로 공급되는 인에이블 신호를 지연시켜, 초기 기준전압의 생성시점을 지연시키는 인에이블 지연 제어부를 포함할 수 있다.

또한, 본 실시예들은, 인에이블 지연 제어부는, 게이트, 소스 및 드레인을 구비한 스위칭 소자이며, 게이트는 구동전압이 공급되는 구동 전압라인과 연결되고, 소스는 컨트롤러의 인에이블 출력단과 연결되며, 드레인은 기준 전압 생성부의 인에이블 입력단과 연결될 수 있다.

또한, 본 실시예들은, 인에이블 지연 제어부는, 컨트롤러에서 입력되는 인에이블 신호를 지연시켜 상기 기준 전압 생성부의 초기 기준전압 생성시점을 상기 구동전압 공급시점으로 지연시킬 수 있다.

또한, 본 실시예들은, 각 서브픽셀에 공급되는 초기 기준전압은 표시장치가 디스플레이 모드로 동작하기 전의 초기화 구동 구간에 공급되는 전압일 수 있다.

또한, 본 실시예들은, 표시패널의 각 서브픽셀에 공급되는 초기 기준전압을 각 서브픽셀에 공급되는 구동전압의 공급시점으로 지연시키는 단계와, 구동전압과 초기 기준전압을 동시에 각 서브픽셀에 공급하는 단계와, 표시장치를 센싱 모드 또는 디스플레이 모드로 구동하는 단계를 포함할 수 있다.

또한, 본 실시예들은, 초기 기준전압을 구동전압 공급시점으로 지연시키는 단계는, 초기 기준전압을 생성하는 단계와, 생성된 초기 기준전압을 구동전압에 응답하여 각 서브픽셀로 공급하는 단계를 포함할 수 있다.

또한, 본 실시예들은, 초기 기준전압을 상기 구동전압 공급시점으로 지연시키는 단계는, 초기 기준전압 생성을 위해 공급되는 컨트롤러의 인에이블 신호를 지연시키는 단계와, 지연된 인엥이블 신호에 의해 구동전압 공급시점에 초기 기준전압이 생성되도록 하는 단계를 포함할 수 있다.

또한, 본 실시예들은, 초기 구동 구간에 각 서브픽셀에 공급되는 초기 기준전압(VpreR)을 구동전압(EVDD) 공급시점으로 지연시켜, 과전류에 의한 전압 생성부의 셧 다운을 방지한 수 있다.

본 실시예들에 따른 표시장치 및 그 구동방법은, 초기 구동 구간에 각 서브픽셀에 공급되는 초기 기준전압(VpreR)을 구동전압(EVDD) 공급시점으로 지연시켜, 과전류에 의한 전압 생성부의 셧 다운을 방지한 효과가 있다.

또한, 본 실시예들에 따른 표시장치 및 그 구동방법은, 초기 구동 구간에 각 서브픽셀에 공급되는 초기 기준전압(VpreR)을 구동전압(EVDD) 공급시점에 생성하여 표시패널에 공급될 수 있도록 함으로써, 과전류에 의한 전압 생성부의 셧 다운 현상을 방지한 효과가 있다.

도 1은 본 실시예들에 따른 표시장치의 시스템 구성도이다.
도 2는 본 실시예들에 따른 표시장치의 공통전압 공급을 나타낸 도면이다.
도 3은 본 실시예들에 따른 표시장치의 서브픽셀 구조의 예시도이다.
도 4는 본 실시예들에 따른 표시장치의 서브픽셀들에 구동전압(EVDD)과 기준전압(Vref)이 공급되는 모습을 도시한 도면이다.
도 5a 및 도 5b는 본 실시예들에 따른 표시장치의 파워 온(Power On)시 초기 구동 파형과 구동전압(EVDD) 오프(Off) 상태에서 전압 생성부가 셧 다운(Shut Down)되어 초기 기준전압이 왜곡되는 모습을 도시한 도면이다.
도 6은 본 실시예들에 따른 표시장치에 신호들을 공급하는 컨트롤 PCB의 구조를 도시한 도면이다.
도 7은 본 실시예들에 따른 표시장치에 배치된 초기 기준전압의 지연을 위한 전압 지연 제어부의 구조를 도시한 도면이다.
도 8a 내지 도 8c는 본 실시예들에 따른 표시장치에서 서브픽셀에 공급되는 초기 기준전압의 지연에 의해 전압 발생부의 셧 다운 방지와 초기 기준전압의 왜곡 발생이 방지된 모습을 도시한 도면이다.
도 9는 본 실시예들에 따른 표시장치에 배치된 인에이블 신호의 지연을 위한 인에이블 지연 제어부가 배치된 컨트롤 PCB의 구조를 도시한 도면이다.
도 10은 본 실시예들에 따른 표시장치에 배치된 인에이블 신호의 지연을 위한 인에이블 지연 제어부의 구조를 도시한 도면이다.
도 11은 본 실시예들에 따른 표시장치에서 초기 기준전압 발생을 위해 공급되는 인에이블 신호의 지연에 따라 초기 기준전압의 발생이 지연되는 모습을 도시한 파형도이다.
도 12는 본 실시예들에 따른 표시장치의 구동방법을 설명하기 위한 플로챠트이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 1은 본 실시예들에 따른 표시장치의 시스템 구성도이고, 도 2는 본 실시예들에 따른 표시장치의 공통전압 공급을 나타낸 도면이다.

도 1을 참조하면, 본 실시예들에 따른 표시장치(100)는, m개의 데이터 라인(DL1, ... , DLm, m: 자연수) 및 n개의 게이트 라인(GL1, ... , GLn, n: 자연수)이 교차되어 배치되고 다수의 서브픽셀(SP: Sub Pixel)이 매트릭스 타입으로 배치된 표시패널(110)과, m개의 데이터 라인(DL1, ... , DLm)을 구동하기 위하여 데이터 전압들을 m개의 데이터 라인(DL1, ... , DLm)으로 공급하는 데이터 구동부(120)와, n개의 게이트 라인(GL1, ... , GLn)을 순차적으로 구동하기 위하여 n개의 게이트 라인(GL1, ... , GLn)으로 스캔신호들을 순차적으로 공급하는 게이트 구동부(130)와, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하는 컨트롤러(140) 등을 포함한다.

표시패널(110)에는, 1개의 데이터 라인과 1개 이상의 게이트 라인이 서로 교차하는 지점마다 서브픽셀(SP)이 배치될 수 있다.

컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 인터페이스에서 입력되는 영상 데이터(Data)를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data')를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.

이러한 컨트롤러(140)는 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위하여, 각종 제어 신호들을 출력한다.

게이트 구동부(130)는, 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 n개의 게이트 라인(GL1, ... , GLn)으로 순차적으로 공급하여 n개의 게이트 라인(GL1, ... , GLn)을 순차적으로 구동한다.

게이트 구동부(130)는, 구동 방식에 따라서, 도 1에서와 같이 표시패널(110)의 한 측에만 위치할 수도 있고, 도 2에 도시된 바와 같이, 2개로 나누어져 표시패널(110)의 양측에 위치할 수도 있다.

또한, 게이트 구동부(130)는, 도 2에 도시된 바와 같이, 다수의 게이트 드라이버 집적회로(Gate Driver IC, GDIC #1, ... , GDIC #5, GDIC #1', ... , GDIC #5')를 포함할 수 있는데, 이러한 다수의 게이트 드라이버 집적회로(GDIC #1, ..., GDIC #5, GDIC #1', ... , GDIC #5')는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.

위에서 언급한 다수의 게이트 드라이버 집적회로(GDIC #1, ..., GDIC #5, GDIC #1', ... , GDIC #5') 각각은 쉬프트 레지스터, 레벨 쉬프터 등을 포함할 수 있다.

데이터 구동부(120)는, 컨트롤러(140)의 제어에 따라, 호스트 시스템(미도시)으로부터 입력된 영상 데이터(Data)를 메모리(미도시)에 저장해두고, 특정 게이트 라인이 열리면, 해당 영상 데이터(Data')를 아날로그 형태의 데이터 전압(Vdata)으로 변환하여 m개의 데이터 라인(DL1, ... , DLm)으로 공급함으로써, m개의 데이터 라인(DL1, ... , DLm)을 구동한다.

데이터 구동부(120)는, 도 2에 도시된 바와 같이, 다수의 소스 드라이버 집적회로(Source Driver IC, 데이터 드라이버 집적회로(Data Driver IC)라고도 함, SDIC #1, ... , SDIC #12)를 포함할 수 있는데, 이러한 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #12)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.

위에서 언급한 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #12) 각각은, 쉬프트 레지스터, 래치, 디지털 아날로그 컨버터(DAC: Digital Analog Converter), 출력 버퍼 등을 포함하고, 경우에 따라서, 서브픽셀 보상을 위해 아날로그 전압 값을 센싱하여 디지털 값으로 변환하고 센싱 데이터를 생성하여 출력하는 아날로그 디지털 컨버터(ADC: Analog Digital Converter)를 더 포함할 수 있다.

도 2를 참조하면, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #12)는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #12) 각각에서, 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board, S-PCB #1, S-PCB #2, S-PCB #3, S-PCB #4)에 본딩되고, 타 단은 표시패널(110)에 본딩된다.

한편, 위에서 언급한 호스트 시스템(미도시)은 입력 영상의 디지털 비디오 데이터(Data)와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 컨트롤러(140)로 전송한다.

컨트롤러(140)는, 호스트 시스템(미도시)으로부터 입력된 데이터(Data)를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data')를 출력하는 것 이외에, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력 받아, 각종 제어 신호들을 생성하여 데이터 구동부(120) 및 게이트 구동부(130)로 출력한다.

예를 들어, 컨트롤러(140)는, 게이트 구동부(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 게이트 제어 신호들(GCSs: Gate Control Signals)을 출력한다. 게이트 스타트 펄스(GSP)는 게이트 구동부(130)를 구성하는 게이트 드라이버 집적회로들(GDIC #1, ... , GDIC #5, GDIC #1', ... , GDIC #5')의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이버 집적회로들(GDIC #1, ... , GDIC #5, GDIC #1', ... , GDIC #5')에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 게이트 드라이버 집적회로들(GDIC #1, ... , GDIC #5, GDIC #1', ... , GDIC #5')의 타이밍 정보를 지정하고 있다.

컨트롤러(140)는, 데이터 구동부(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 데이터 제어 신호들(DCSs: Data Control Signals)을 출력한다. 소스 스타트 펄스(SSP)는 데이터 구동부(120)를 구성하는 소스 드라이버 집적회로들(SDIC #1, ... , SDIC #12)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로들(SDIC #1, ... , SDIC #12) 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동부(120)의 출력 타이밍을 제어한다. 경우에 따라서, 데이터 구동부(120)의 데이터 전압의 극성을 제어하기 위하여, 데이터 제어 신호들(DCSs)에 극성 제어 신호(POL)가 더 포함될 수 있다. 데이터 구동부(120)에 입력된 데이터(Data')가 mini LVDS(Low Voltage Differential Signaling) 인터페이스 규격에 따라 전송된다면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.

도 1에 간략하게 도시된 표시장치(100)는, 일 예로, 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등 중 하나일 수 있다.

전술한 표시패널(110)에 배치된 각 서브픽셀은, 트랜지스터, 커패시터 등의 회로 소자로 구성된다. 예를 들어, 표시패널(110)이 유기발광표시패널인 경우, 각 서브픽셀에는 유기발광다이오드, 둘 이상의 트랜지스터 및 하나 이상의 커패시터 등의 회로 소자가 형성되어 있다.

한편, 도 1 및 도 2를 참조하면, 각 서브픽셀을 구동하기 위하여, 각종 공통전압(CV: Common Voltage)이 표시패널(110)에 인가되어야 한다. 이에, 표시패널(110)에는 공통전압 라인들(CVLs: Common Voltage Lines)이 형성되어 있다.

도 1을 참조하면, 공통전압 라인들(CVLs)을 통해, 공통전압(CV)은, 각 서브픽셀 내 커패시터(C: Capacitor)의 일 단에 인가될 수 있다. 이때, 각 서브픽셀 내 커패시터(C)의 타 단에는 데이터 전압(Vdata) 등의 해당 서브픽셀의 고유한 픽셀 전압이 인가될 수 있다.

도 2를 참조하면, 표시패널(110)에 공통전압(CV)이 인가된다. 즉, 표시패널(110)에 배치된 공통전압 라인들(CVLs)을 통해 각 서브픽셀로 공통전압(CV)이 공급된다.

도 2를 참조하면, 표시장치(100)는 소스 인쇄회로기판(S-PCB #1, S-PCB #2, S-PCB #3, S-PCB #4)과 플렉서블 플랫 케이블(FFC: Flexible Flat Cable) 또는 플렉서블 인쇄회로(FPC: Flexible Printed Circuit) 등을 통해 연결된 컨트롤 인쇄회로기판(C-PCB: Control Printed Circuit Board)을 더 포함할 수 있다.

컨트롤 인쇄회로기판(C-PCB)에는 공통전압(CV)을 공급하는 전원 컨트롤러(도 6의 630), 컨트롤러(140), 전압 생성부(도 6의 600)가 배치될 수 있다. 이와 관련해서는 도 6에서 보다 구체적으로 설명한다.

여기서, 공통전압(CV)은 소스 인쇄회로기판(S-PCB #1, S-PCB #2, S-PCB #3, S-PCB #4)에 배치된 소스 드라이버 집적회로들(SDIC #1, ... , SDIC #12)을 통해 표시패널(110)로 공급될 수 있다.

표시패널(110)로 인가되는 공통전압(CV)은, 표시장치(100)의 종류(예: 유기발광표시장치, 액정표시장치 등), 서브픽셀 구조 등에 따라서 그 종류가 달라질 수 있다.

예를 들어, 표시장치(100)가 유기발광표시장치인 경우, 표시패널(110)로 인가되는 공통전압(Common Voltage)은, 기준전압(Vref: Reference Voltage), 구동전압(EVDD), 기저전압(EVSS) 등을 포함할 수 있다. 표시장치(100)가 액정표시장치인 경우, 표시패널(110)로 인가되는 공통전압(CV)은, 화소전극과 대향하는 공통전극에 인가되는 공통전압(Vcom) 등을 포함할 수 있다.

또한, 공통전압 라인들(CVLs)은 구동전압(EVDD)을 공급하기 위해 배치된 구동전압 라인(DVL: Driving Voltage Line), 기준전압(Vref)을 공급하는 센싱 라인(SL: Sensing Line), 화소전압과 대응되는 공통전압을 공급하는 공통전압 라인(Common Voltage Line)일 수 있다.

한편, 표시패널(110)에는, 공통전압 라인들(CVLs) 이외에, 데이터 라인들 등의 다른 전압 라인들이 형성되어 있다.

도 3은 본 실시예들에 따른 표시장치의 서브픽셀 구조의 예시도이고, 도 4는 본 실시예들에 따른 표시장치의 서브픽셀들에 구동전압(EVDD)과 기준전압(Vref)이 공급되는 모습을 도시한 도면이다.

도 3을 참조하면, 본 실시예에 따른 표시장치(100)의 각 서브픽셀은, 유기발광다이오드(OLED: Organic Light Emitting Diode)와, 유기발광다이오드(OLED)를 구동하는 구동 트랜지스터(DRT: Driving Transistor)와, 구동 트랜지스터(DRT)의 제1노드(N1)와 기준전압(Vref: Reference Voltage)을 공급하는 센싱 라인(SL: Sensing Line) 사이에 전기적으로 연결되는 제1트랜지스터(T1)와, 구동 트랜지스터(DRT)의 제2노드(N2)와 데이터 전압(Vdata)을 공급하는 데이터 라인(DL) 사이에 전기적으로 연결되는 제2트랜지스터(T2)와, 구동 트랜지스터(DRT)의 제1노드(N1)와 제2노드(N2) 사이에 전기적으로 연결되는 스토리지 커패시터(Cst: Storage Capacitor) 등을 포함하여 구성될 수 있다.

유기발광다이오드(OLED)는, 제1전극(예: 애노드 전극 또는 캐소드 전극), 유기층 및 제2전극(예: 캐소드 전극 또는 애노드 전극) 등으로 이루어질 수 있다.

구동 트랜지스터(DRT)는, 유기발광다이오드(OLED)로 구동 전류를 공급해줌으로써 유기발광다이오드(OLED)를 구동해준다.

이러한 구동 트랜지스터(DRT)의 제1노드(N1)는 유기발광다이오드(OLED)의 제1전극과 전기적으로 연결될 수 있으며, 소스 노드 또는 드레인 노드일 수 있다. 구동 트랜지스터(DRT)의 제2노드(N2)는 제2트랜지스터(T2)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있으며, 게이트 노드일 수 있다. 구동 트랜지스터(DRT)의 제3노드(N3)는 구동전압(EVDD)을 공급하는 구동전압 라인(DVL)과 전기적으로 연결될 수 있으며, 드레인 노드 또는 소스 노드일 수 있다.

도 2에 도시된 바와 같이, 제1트랜지스터(T1)는 제1 스캔 신호(SCAN1)에 의해 턴-온 되어, 구동 트랜지스터(DRT)의 제1노드(N1)에 기준전압(Vref)을 인가해줄 수 있다.

또한, 제1트랜지스터(T1)는, 턴-온 시, 구동 트랜지스터(DRT)의 제1노드(N1)에 대한 전압 센싱 경로로 활용될 수도 있다.

제2트랜지스터(T2)는 제2 스캔 신호(SCAN2)에 의해 턴-온 시, 데이터 라인(DL)을 통해 공급된 데이터 전압(Vdata)을 구동 트랜지스터(DRT)의 제2노드(N2)에 전달해준다.

스토리지 커패시터(Cst)는 구동 트랜지스터(DRT)의 제1노드(N1)와 제2노드(N2) 사이에 전기적으로 연결되어, 영상 신호 전압에 해당하는 데이터 전압 또는 이에 대응되는 전압을 한 프레임 시간 동안 유지해줄 수 있다.

한편, 제1트랜지스터(T1)의 드레인 노드 또는 소스 노드에 전기적으로 연결된 센싱 라인(SL)은, 1개의 서브픽셀 열(Sub Pixel Column)마다 1개씩 배치될 수도 있고, 2개 이상의 서브픽셀 열마다 1개씩 배치될 수도 있다.

예를 들어, 1개의 픽셀이 4개의 서브픽셀(적색 서브픽셀, 백색 서브픽셀, 청색 서브픽셀, 녹색 서브픽셀)로 구성된 경우, 센싱 라인(SL)은 4개의 서브픽셀 열(적색 서브픽셀 열, 백색 서브픽셀 열, 청색 서브픽셀 열, 녹색 서브픽셀 열)마다 1개씩 배치될 수도 있다.

도 4를 참조하면, 본 실시예에 따른 표시장치는, 서로 수평으로 이웃한 적색(R) 서브픽셀, 백색(W) 서브픽셀, 녹색(G) 서브픽셀 및 청색(B) 서브픽셀이 하나의 픽셀을 이룬다. 픽셀을 구성하는 각 서브픽셀(SP)은 데이터 라인들(DL) 중 어느 하나에, 그리고 게이트라인들(GL) 중 어느 하나에 접속되고, 픽셀(P: Pixel)을 이루는 4개의 서브픽셀들은 하나의 센싱 라인들(SL) 중 어느 하나에 공통으로 연결되어 있다.

유기발광 표시장치의 각 서브 픽셀(SP)은 화상을 표시하는 디스플레이 모드와 서브 픽셀의 특성치를 센싱하기 위한 센싱 모드로 동작할 수 있다.

도 4에 도시된 바와 같이, 표시장치(100)가 디스플레이 모드로 동작하는 경우에는 각 데이터 라인(DL)에 화상을 표시하기 위한 데이터 전압이 공급되고, 도 3에서 설명한 바와 같이, 각 서브 픽셀 별로 구동전압(EVDD)이 공급된다.

또한, 센싱 라인(SL)을 통해 기준전압(Vref)이 공급되는데, 디스플레이 모드로 동작하기 전 초기 구동 구간에서는 초기 기준전압(VpreR)이 공급된다. 만약, 센싱 모드로 동작할 경우에는 초기 센싱 기준전압(VpreS)이 공급될 수 있다.

여기에서는 초기 기준전압(VpreR)과 초기 센싱 기준전압(VpreS)을 초기 기준전압이라고 하고, 디스플레이 모드 동작 전 초기 구동 구간에서 공급되는 초기 기준전압(VpreR)을 중심으로 설명한다. 하지만, 경우에 따라서 본 실시예들의 기술적 사상을 벗어나지 않는 범위에서 초기 센싱 기준전압(VpreS)에도 동일하게 적용할 수 있다.

디스플레이 모드와 대응되는 제1 초기 기준전압(VpreR)은 대략 3[V]가 공급된다.

표시장치(100)는 디스플레이 모드에서 기준전압(Vref)이 공급되기 전, 초기 구동 구간에서 초기 기준전압(VpreR)을 데이터 전압과 함께 서브픽셀에 공급한다.

따라서, 초기 구동 구간이 시작되면, 각 서브픽셀의 센싱 라인(SL)을 통해 초기 기준전압(VpreR)이 공급된다.

하지만, 표시장치(100)가 디스플레이 모드로 전환되기 전 초기 기준전압(VpreR)은 서브픽셀의 제1노드(N1)에 공급되는데, 이때, 구동 트랜지스터(DRT)가 초기화 데이터 전압에 의해 턴온 되면서 구동전압 라인과 도통되어 센싱 라인(SL)과 구동전압 라인(DVL)에 과전류가 발생한다.

도 5a 및 도 5b는 본 실시예들에 따른 표시장치의 파워 온(Power On)시 초기 구동 파형과 구동전압(EVDD) 오프(Off) 상태에서 전압 생성부가 셧 다운(Shut Down)되어 초기 기준전압이 왜곡되는 모습을 도시한 도면이다.

도 5a 및 도 5b를 참조하면, 표시장치(100)는 디스플레이 모드가 되기 전 초기 구동 구간에서 초기화 동작을 진행하는데, 이때, 표시장치(100)의 각 구성부들에 전원이 공급되고, 각 서브픽셀들에는 스캔신호, 데이터 신호 등이 공급된다(파워 온(Power On) 동작).

도 5a에 도시된 바와 같이, 표시장치(100)의 컨트롤 인쇄회로기판(C-PCB)에 전원전압(Vin: VDD)이 공급되고, 컨트롤 인쇄회로기판(C-PCB)에 배치된 컨트롤러(140)에서는 리셋 신호(Reset)가 생성된다.

초기 구동 구간에서는 표시패널(100)에 배치된 각 서브픽셀들에 초기화 데이터가 공급되어 초기 구동 상태를 만든다. 따라서, 컨트롤러(140)는 게이트 스타트 펄스(GSP), 게이트 출력 인에이블 신호(GOE) 등의 제어신호들을 게이트 구동부(130)에 공급하고, 게이트 구동부(130)에서는 컨트롤러(140)에서 공급되는 제어신호에 응답하여 게이트 라인(GL1, ... , GLn)에 스캔신호를 순차적으로 공급한다.

또한, 도 5b에 도시된 바와 같이, 데이터 라인(DL)을 통해 초기화 데이터 전압(Vdata)이 제2노드(N2)에 공급되고, 센싱 라인(SL)을 통해 초기 기준전압(VpreR)이 제1노드(N1)에 공급된다.

또한, 표시장치(100)의 초기 동작 구간에서는 구동전압 라인(DVL)에 "로우" 레벨의 구동전압(EVDD)이 공급되고, 초기 동작 구간이 끝나는 시점(디스플레이 모드 또는 이동도 센싱 시점)에서 "하이" 레벨의 구동전압(EVDD)이 각 서브픽셀에 공급된다.

하지만, 구동전압 라인(DVL)이 "로우" 레벨 또는 그라운드 전압 상태에서 센싱 라인(SL)에 초기 기준전압(VpreR)이 공급되면서 센싱 라인(SL)과 구동 전압라인(DVL)에 과전류가 발생하는 문제가 있다.

이와 같은, 과전류 현상은 컨트롤 인쇄회로기판(C-PCB)에 배치되고 초기 기준전압(VpreR)을 출력하는 전압 생성부(600)를 셧 다운(Shut Down) 시킨다.

도 5a에 도시된 바와 같이, 초기 기준전압(VpreR)이 셧 다운에 의해 "하이" 레벨(약, 3[V])을 유지하지 못하고 "로우" 레벨로 왜곡되는 것을 볼 수 있다. 따라서, 초기 구동 구간이 끝나더라도 정상적인 초기 기준전압(VpreR)이 각 서브픽셀에 공급되지 못하는 문제가 발생한다.

본 실시예들에서는 초기 기준전압(VpreR)이 구동전압(EVDD) 공급 시점으로 지연 공급되도록 함으로써, 전압 발생부의 셧 다운에 의한 초기 기준전압(VpreR)의 왜곡을 방지한 효과가 있다.

또한, 본 실시예들에서는 초기 구동 구간에 각 서브픽셀에 공급되는 초기 기준전압(VpreR)이 구동전압(EVDD) 공급시점에 생성되어 표시패널에 공급될 수 있도록 함으로써, 과전류에 의한 전압 생성부의 셧 다운 현상을 방지한 효과가 있다.

도 6은 본 실시예들에 따른 표시장치에 신호들을 공급하는 컨트롤 PCB의 구조를 도시한 도면이고, 도 7은 본 실시예들에 따른 표시장치에 배치된 초기 기준전압의 지연을 위한 전압 지연 제어부의 구조를 도시한 도면이다.

도 6 및 도 7을 참조하면, 본 실시예들에 따른 표시장치(100)는 컨트롤 인쇄회로기판(C-PCB)을 포함하고, 컨트롤 인쇄회로기판(C-PCB)에는 초기 기준전압(VpreR)이 표시패널(110)에 공급되는 시점을 지연시키는 신호 지연 제어부를 포함한다. 본 실시예들에서의 신호 지연 제어부는 초기 기준전압(VpreR)을 구동전압(EVDD)이 공급되는 시점으로 지연시키는 전압 지연 제어부이거나 초기 기준전압(VpreR)의 생성을 구동전압(EVDD) 공급시점으로 지연시키는 인에이블 지연 제어부일 수 있다.

컨트롤 인쇄회로기판(C-PCB)은 게이트 구동부(130)와 데이터 구동부(120)를 제어하기 위해 제어신호들을 생성하는 컨트롤러(140)와, 데이터 구동부(120)의 소스 드라이버 집적회로들(SDIC)에 공급되는 감마 기준전압들(GM1, ... , GM10) 및 각 서브픽셀들에 공급되는 초기 기준전압(VpreR)을 생성하는 전압 생성부(600)와, 게이트 구동부(130), 데이터 구동부(120) 및 전압 생성부(600)에 전원을 공급하는 전원 컨트롤러(630)와, 구동전압(EVDD) 입력단(652)과 전압 생성부(600) 사이에 배치된 신호 지연 제어부, 즉, 전압 지연 제어부(650)를 포함한다. 도면에 도시하였지만, 설명하지 않은 651은 전원전압 입력단이다.

전원 컨트롤러(630)는 전원 관리 집적회로(PMIC: Power Management IC)라고도 하며, 전압 생성부(600)는 프로그래머블 집적회로(Programmable IC)로 구현될 수 있다.

전압 생성부(600)는 초기 기준전압(VpreR)을 생성하는 기준 전압 생성부(601)를 더 포함할 수 있다. 초기 기준전압 출력단(603)과 기준 전압 생성부(601) 사이에는 증폭부(602)를 더 포함할 수 있다. 기준 전압 생성부(601)는 생성된 초기 기준전압(VpreR)을 초기 기준전압 출력단(603)을 통해 표시패널(110)의 센싱 라인(SL)에 공급한다.

전압 지연 제어부(650)는 컨트롤 인쇄회로기판(C-PCB)에 배치된 센싱 라인(SL)과 구동전압 라인(DVL) 사이에 배치될 수 있다. 컨트롤 인쇄회로기판(C-PCB)에 배치된 센싱 라인(SL)과 구동전압 라인(DVL)은 각 서브픽셀에 배치되는 센싱 라인(SL)과 구동전압 라인(DVL)을 연장한 라인일 수 있다.

전압 지연 제어부(650)는 기준 전압 생성부(601)에서 생성되는 초기 기준전압(VpreR)을 입력 받아, 구동전압(EVDD) 입력단(652)에서 공급되는 구동전압(EVDD)의 "하이"레벨에 응답하여 표시패널(110)로 지연 출력한다(VpreR_D).

따라서, 초기 기준전압(VpreR)은 파워 온 초기 구동 구간에서 각 서브픽셀에 공급되지 않고, 구동전압(EVDD)이 공급되는 시점에 각 서브픽셀에 공급되기 때문에 표시장치(100)가 과전류에 의해 셧 다운(Shut Down)되는 현상을 방지할 수 있다.

도 7을 참조하면, 전압 지연 제어부(650)는 게이트, 소스 및 드레인을 구비한 스위칭 소자(SW)를 포함하고, 게이트는 구동전압이 공급되는 구동 전압라인(DVL)과 연결되고, 소스는 초기 기준전압(VpreR)이 출력되는 기준전압 출력단(603)과 연결되며, 드레인은 서브픽셀들의 센싱 라인(SL)과 연결된다.

여기서는, 스위칭 소자(SW)의 소스와 드레인이 기준전압 출력단(603)과 센싱 라인(SL)에 연결되는 것으로 설명하였지만, 컨트롤 인쇄회로기판에 배치되어 있는 센싱 라인(SL)을 전기적으로 분리하여 분리된 양측 단자에 각각 연결시킬 수 있다.

전압 지연 제어부(650)는 스위칭 소자(SW)의 게이트(G)와 구동 전압라인(DVL) 사이에 제1저항기(R1)과 게이트(G)와 그라운드(GND) 사이에 제2저항기(R2)를 더 포함할 수 있다. 이러한, 저항기들은 구동전압(EVDD)이 "하이" 상태로 도달하기 전인 특정 레벨의 전압에 도달할 경우, 스위칭 소자(SW)가 턴온되도록 제어하는 역할을 한다.

전압 지연 제어부(650)에 배치된 스위칭 소자(SW)는 구동전압(EVDD)에 응답하여 턴온(Turn On) 상태가 되고, 소스(S)에 공급되는 초기 기준전압(VpreR)은 구동전압(EVDD)이 공급될 때까지 지연된 후, 드레인(D)을 통해 지연된 초기 기준전압(VpreR_D) 형태로 출력된다.

이와 같이, 본 실시예들에서의 지연된 초기 기준전압(VpreR_D)은 스위칭 소자(SW)의 드레인(D)과 연결된 센싱 라인(SL)을 통해 각 서브픽셀의 제1노드(N1)에 공급된다.

따라서, 본 실시예들의 표시장치는 초기 기준전압(VpreR)이 초기 구동 구간에서 각 서브픽셀의 제1노드(N1)로 공급되지 않고, 구동전압(EVDD)이 공급되는 시점에 각 서브픽셀에 공급되기 때문에 표시장치의 파워 온(Power On) 초기 구동 구간에서 발생하는 과전류 발생을 방지할 수 있다.

도 8a 내지 도 8c는 본 실시예들에 따른 표시장치에서 서브픽셀에 공급되는 초기 기준전압의 지연에 의해 전압 발생부의 셧 다운 방지와 초기 기준전압의 왜곡 발생이 방지된 모습을 도시한 도면이다.

도 8a 내지 도 8c를 참조하면, 본 실시예들에 따른 표시장치(100)는, 디스플레이 모드 전에 초기 구동 동작을 진행한다. 초기 구동 구간에 표시패널(110)의 각 서브픽셀에는 도 8a에서와 같이, 파워 온(Power On) 초기 구동 신호들이 공급된다.

특히, 도 6에서 설명한 바와 같이, 초기 구동 구간에서 전압 지연 제어부(650)는 구동전압(EVDD)에 응답하여, 기준 전압 생성부(601)에서 생성되는 초기 기준전압(VpreR)을 구동전압(EVDD)이 공급되는 시점까지 지연시킨 후 출력하도록 한다(지연 초기 기준전압(VpreR_D)).

따라서, 도 8b에 도시된 바와 같이, 초기 구동 구간에서 서브픽셀의 구동전압 라인(DVL)에는 "로우" 레벨의 구동전압(EVDD)이 공급되고, 센싱 라인(SL)에는 전압 지연 제어부(650)에 의해 초기 기준전압(VpreR)이 공급되지 않는다. 따라서, 초기 구동 구간에서 초기 기준전압(VpreR)은 "로우" 레벨 상태가 된다.

즉, 도 5b에서는 초기 구동 구간에서 초기 기준전압(VpreR)이 제1노드(N1)에 공급된 후, 제1트랜지스터(T1)가 턴온되면서 구동 전압라인(DVL)과 센싱 라인(SL)에 과전류가 흘렀지만, 본 실시예에서는 초기 기준전압(VpreR)이 센싱 라인(SL)에 공급되지 않기 때문에 과전류가 발생하지 않는다.

따라서, 본 실시예에서는 초기 구동 구간에 센싱 라인(SL)과 구동 전압라인(DVL)의 전압 레벨이 거의 비슷하기 때문에 과전류에 의한 전압 생성부의 셧 다운 현상이 발생하지 않는 효과가 있다.

도 8c는 센싱 구간 또는 디스플레이 구간에 각 서브픽셀의 구동전압 라인(DVL)과 센싱 라인(SL)에 공급되는 전압을 도시한 것이다. 파워 온(Power On) 초기 구동 구간이 완료되면 디스플레이 모드 또는 트랜지스터의 특성치 센싱을 위한 센싱 모드가 진행된다.

따라서, 데이터 라인(DL)을 통해 데이터 전압(센싱용 데이터 전압 또는 데이터 전압)이 공급되고, 센싱 라인(SL)을 통해 초기 기준전압(VpreR)이 제1노드(N1)에 공급되며, 구동 전압라인(DVL)에는 구동전압(EVDD)이 공급된다. 위에서 설명한 바와 같이, 센싱 구간일 경우에는 초기 기준전압이 센싱 초기 기준전압(VpreS)으로 공급된다.

따라서, 디스플레이 모드 상태에서는 초기 기준전압(VpreR)과 구동전압(EVDD)이 모두 "하이"레벨을 유지하기 때문에 구동전압 라인(DVL)과 센싱 라인(SL)에서 과전류가 발생하지 않는다.

이와 같이, 본 실시예들에 따른 표시장치는 신호 지연 제어부에 의해 초기 기준전압(VpreR)이 구동전압(EVDD) 공급 시점에 표시장치에 인가될 수 있도록 함으로써, 표시장치의 초기 동작 구간에서 발생하는 셧 다운 현상을 방지하도록 하였다.

도 9는 본 실시예들에 따른 표시장치에 배치된 인에이블 신호의 지연을 위한 인에이블 지연 제어부가 배치된 컨트롤 PCB의 구조를 도시한 도면이고, 도 10은 본 실시예들에 따른 표시장치에 배치된 인에이블 신호의 지연을 위한 인에이블 지연 제어부의 구조를 도시한 도면이며, 도 11은 본 실시예들에 따른 표시장치에서 초기 기준전압 발생을 위해 공급되는 인에이블 신호의 지연에 따라 초기 기준전압의 발생이 지연되는 모습을 도시한 파형도이다.

여기서는 도 6 및 도 7의 신호 지연 제어부 역할을 하는 전압 지연 제어부 대신 초기 기준전압(VpreR) 생성 시점을 지연시키는 인에이블 지연 제어부(950)를 배치한 것이다. 따라서, 도 6 및 도 7과 구별되는 부분을 중심으로 설명한다.

도 9 및 도 10을 참조하면, 본 실시예들에 따른 표시장치(100)의 컨트롤 인쇄회로기판(C-PCB)은, 게이트 구동부(130)와 데이터 구동부(120)를 제어하기 위해 제어신호들을 생성하는 컨트롤러(140)와, 감마 기준전압들(GM1, ... , GM10) 및 각 서브픽셀들에 공급되는 초기 기준전압(VpreR)을 생성하는 전압 생성부(600)와, 게이트 구동부(130), 데이터 구동부(120) 및 전압 생성부(600)에 전원을 공급하는 전원 컨트롤러(630)와, 컨트롤러(140)와 전압 생성부(600) 사이에 배치되어 초기 기준전압(VpreR)의 생성을 지연시키는 신호 지연 제어부, 즉 인에이블 지연 제어부(950)를 포함한다.

전압 생성부(600)는 초기 기준전압(VpreR)을 생성하는 기준 전압 생성부(601)를 포함하고, 인에이블 지연 제어부(950)는 컨트롤러(140)로부터 기준 전압 생성부(601)에 공급되는 인에이블 신호(EN)를 지연시킨다.

따라서, 컨트롤러(140)에서 공급되는 인에이블 신호(EN)는 구동전압(EVDD)에 응답하여, 구동전압(EVDD)이 공급되는 시점에 기준 전압 생성부(601)에 공급된다.

이와 같이, 기준 전압 생성부(601)에 공급되는 인에이블 신호의 지연(EN_D)으로 인하여, 기준 전압 생성부(601)는 구동전압(EVDD)이 공급되는 시점에 초기 기준전압(VpreR)을 생성하여 센싱 라인(SL)에 출력한다.

도 10을 참조하면, 인에이블 지연 제어부(950)는 게이트, 소스 및 드레인을 구비한 스위칭 소자(SW)를 포함하고, 게이트는 구동전압이 공급되는 구동 전압라인(DVL)과 연결되고, 소스/드레인은 컨트롤러(140)의 인에이블 공급라인과 기준 전압 생성부(601) 사이에 배치된다.

인에이블 지연 제어부(950)는 스위칭 소자(SW)의 게이트(G)와 구동 전압라인(DVL) 사이에 제1저항기(R1)와 게이트(G)와 그라운드(GND) 사이에 제2저항기(R2)를 더 포함할 수 있다.

인에이블 지연 제어부(950)에 배치된 스위칭 소자(SW)는 구동전압(EVDD)에 응답하여 턴온(Turn On) 상태가 되고, 소스(S)에 공급되는 컨트롤러(140)의 인에이블 신호(EN)를 구동전압(EVDD)이 공급되는 시점까지 지연시킨 후, 드레인(D)을 통해 기준 전압 생성부(601)에 공급한다(EN_D).

이와 같이, 지연 인에이블 신호(EN_D)는 초기 기준전압(VpreR)의 생성 시점을 지연시키고, 기준 전압 생성부(601)에서 생성된 초기 기준전압(VpreR)은 센싱 라인(SL)을 통해 각 서브픽셀의 제1노드(N1)에 공급된다.

도 11에 도시된 바와 같이, 본 실시예에서는 컨트롤러(140)에서 기준 전압 생성부(601)로 공급되는 인에이블 신호(EN)를 인에이블 지연 제어부(950)에 의해 구동전압(EVDD) 공급 시점으로 지연시킨다.

지연된 인에이블 신호(EN_D)는 기준 전압 생성부(601)를 활성화시켜, 초기 기준전압(VpreR)을 생성하기 때문에 초기 기준전압(VpreR)은 구동전압(EVDD) 공급시점에 생성된다.

따라서, 결과적으로 도 6 및 도 7에서 설명한 바와 같이, 초기 기준전압(VpreR)을 지연 공급시키는 것과 동일한 효과가 발생한다.

도 12는 본 실시예들에 따른 표시장치의 구동방법을 설명하기 위한 플로챠트이다.

도 12를 참조하면, 본 실시예들에 따른 표시장치는 컨트롤 인쇄회로기판에 전원을 공급하는 단계와, 기준 전압 생성부에서 생성되는 초기 기준전압(VpreR)을 구동전압(EVDD)이 표시패널로 공급되는 시점으로 지연시키는 단계와, 표시패널의 각 서브픽셀에 구동전압(EVDD)과 초기 기준전압(VpreR)을 동시에 공급하는 단계와, 표시장치가 센싱 모드 또는 디스플레이 모드로 동작하는 단계를 포함한다.

보다 구체적으로, 본 실시예들에서는 표시장치를 구동하기 위해 컨트롤 인쇄회로기판(C-PCB)에 전원을 공급하고(Power On), 전원 공급에 따라 표시장치(100)의 컨트롤 인쇄회로기판에서는 다양한 제어신호를 생성한다.

본 실시예에서는 표시장치의 초기 구동 구간에서 각 서브픽셀에 공급되는 초기 기준전압(VpreR)이 구동전압(EVDD) 공급 시점과 동일한 시점에 표시패널로 공급되도록 함으로써, 각 서브픽셀의 센싱 라인(SL)과 구동전압 라인(DVL) 사이에서 발생하는 과전류 현상을 방지한 효과가 있다.

본 실시예에서는 센싱 라인(SL)과 구동전압 라인(DVL) 사이에 신호 지연 제어부인 전압 지연 제어부를 배치하여, 기준 전압 생성부에서 생성된 초기 기준전압(VpreR)을 구동전압(EVDD) 공급 시점으로 지연시킨다. 따라서, 본 실시예에서는 표시패널의 각 서브픽셀에 구동전압(EVDD)과 초기 기준전압(VpreR)이 동시에 공급된다.

또한, 본 실시에서는 컨트롤러와 기준 전압 생성부 사이에 신호 지연 제어부, 즉, 인에이블 지연 제어부를 배치하여, 컨트롤러에서 공급되는 인에이블 신호(EN)를 지연시킴으로써, 기준 전압 생성부에서 생성되는 초기 기준전압(VpreR)의 생성 시점을 지연시킨다.

따라서, 본 실시예에서는 컨트롤러에서 공급되는 인에이블 신호가 구동전압(EVDD)에 응답하여, 기준 전압 생성부에 공급되고, 지연 공급된 인에이블 신호(EN_D)에 의해 기준 전압 생성부는 구동전압(EVDD) 공급 시점에 초기 기준전압(VpreR)을 생성한다.

또한, 구동전압(EVDD) 공급 시점에 생성된 초기 기준전압(VpreR)은 구동전압(EVDD)과 함께 각 서브픽셀에 공급된다.

이와 같이, 본 실시예들에 따른 표시장치 및 그 구동방법은, 초기 구동 구간에 각 서브픽셀에 공급되는 초기 기준전압(VpreR)을 구동전압(EVDD) 공급시점으로 지연시켜, 과전류에 의한 전압 생성부의 셧 다운을 방지한 효과가 있다.

또한, 본 실시예들에 따른 표시장치 및 그 구동방법은, 초기 구동 구간에 각 서브픽셀에 공급되는 초기 기준전압(VpreR)을 구동전압(EVDD) 공급시점에 생성되어 표시패널에 공급될 수 있도록 함으로써, 과전류에 의한 전압 생성부의 셧 다운 현상을 방지한 효과가 있다.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 표시장치
110: 표시패널
120: 데이터 구동부
130: 게이트 구동부
140: 컨트롤러
600: 전압 생성부
601: 기준 전압 생성부
630: 전원 컨트롤러
650: 전압 지연 제어부
950: 인에이블 지연 제어부

Claims

다수의 데이터 라인과 다수의 게이트 라인이 배치되고, 다수의 서브픽셀이 매트릭스 타입으로 배치된 표시패널;
상기 다수의 게이트 라인을 구동하는 게이트 구동부;
상기 다수의 데이터 라인을 구동하는 데이터 구동부;
상기 게이트 구동부 및 데이터 구동부를 제어하는 컨트롤러; 및
상기 데이터 구동부에 공급되는 감마 기준전압들과 상기 각 서브픽셀에 공급되는 초기 기준전압을 생성하는 전압 생성부를 포함하고,
상기 전압 생성부의 초기 기준전압을 구동전압이 상기 표시패널에 공급되는 시점으로 지연 공급되도록 하는 신호 지연 제어부를 더 포함하는 표시장치.
제1항에 있어서,
상기 전압 생성부는 상기 컨트롤러의 인에이블 신호에 의해 상기 초기 기준전압을 생성하는 기준 전압 생성부를 더 포함하는 표시장치.
제2항에 있어서,
상기 신호 지연 제어부는 상기 전압 생성부의 초기 기준전압 출력단에 배치되는 전압 지연 제어부인 표시장치.
제3항에 있어서,
상기 전압 지연 제어부는 게이트, 소스 및 드레인을 구비한 스위칭 소자이며, 상기 게이트는 상기 구동전압이 공급되는 구동 전압라인과 연결되고, 상기 소스는 상기 초기 기준전압 출력단과 연결되며, 상기 드레인은 상기 표시패널에 배치된 센싱 라인과 연결된 표시장치.
제2항에 있어서,
상기 신호 지연 제어부는 상기 기준 전압 생성부와 상기 컨트롤러 사이에 배치되어 상기 기준 전압 생성부로 공급되는 인에이블 신호를 지연시켜, 초기 기준전압의 생성시점을 지연시키는 인에이블 지연 제어부인 표시장치.
제5항에 있어서,
상기 인에이블 지연 제어부는, 게이트, 소스 및 드레인을 구비한 스위칭 소자이며, 상기 게이트는 상기 구동전압이 공급되는 구동 전압라인과 연결되고, 상기 소스는 상기 컨트롤러의 인에이블 출력단과 연결되며, 상기 드레인은 상기 기준 전압 생성부의 인에이블 입력단과 연결된 표시장치.
제5항에 있어서,
상기 인에이블 지연 제어부는, 상기 컨트롤러에서 입력되는 인에이블 신호를 지연시켜 상기 기준 전압 생성부의 초기 기준전압 생성시점을 상기 구동전압 공급시점으로 지연시키는 표시장치.
제1항에 있어서,
상기 각 서브픽셀에 공급되는 초기 기준전압은 표시장치가 디스플레이 모드로 동작하기 전의 초기화 구동 구간에 공급되는 전압인 표시장치.
다수의 데이터 라인과 다수의 게이트 라인이 배치되고, 다수의 서브픽셀이 매트릭스 타입으로 배치된 표시패널과, 상기 다수의 게이트 라인을 구동하는 게이트 구동부와, 상기 다수의 데이터 라인을 구동하는 데이터 구동부 및 상기 게이트 구동부와 데이터 구동부를 제어하는 컨트롤러를 포함하는 표시장치에 있어서,
상기 표시패널의 각 서브픽셀에 공급되는 초기 기준전압을 각 서브픽셀에 공급되는 구동전압의 공급시점으로 지연시키는 단계;
상기 구동전압과 초기 기준전압을 동시에 각 서브픽셀에 공급하는 단계; 및
상기 표시장치를 센싱 모드 또는 디스플레이 모드로 구동하는 단계를 포함하는 표시장치 구동방법.
제9항에 있어서,
상기 초기 기준전압을 상기 구동전압 공급시점으로 지연시키는 단계는,
상기 초기 기준전압을 생성하는 단계; 및
상기 생성된 초기 기준전압을 상기 구동전압에 응답하여 각 서브픽셀로 공급하는 단계를 포함하는 표시장치 구동방법.
제9항에 있어서,
상기 초기 기준전압을 상기 구동전압 공급시점으로 지연시키는 단계는,
상기 초기 기준전압 생성을 위해 공급되는 상기 컨트롤러의 인에이블 신호를 지연시키는 단계; 및
상기 지연된 인에이블 신호에 의해 상기 구동전압 공급시점에 초기 기준전압이 생성되도록 하는 단계를 포함하는 표시장치 구동방법.