KR20190067565A - 전원부 및 이를 포함하는 표시장치 - Google Patents

전원부 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR20190067565A
KR20190067565A KR1020170167627A KR20170167627A KR20190067565A KR 20190067565 A KR20190067565 A KR 20190067565A KR 1020170167627 A KR1020170167627 A KR 1020170167627A KR 20170167627 A KR20170167627 A KR 20170167627A KR 20190067565 A KR20190067565 A KR 20190067565A
Authority
KR
South Korea
Prior art keywords
voltage
unit
gate
common
supply unit
Prior art date
Application number
KR1020170167627A
Other languages
English (en)
Other versions
KR102429263B1 (ko
Inventor
김현욱
이경우
김재혁
송재훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170167627A priority Critical patent/KR102429263B1/ko
Publication of KR20190067565A publication Critical patent/KR20190067565A/ko
Application granted granted Critical
Publication of KR102429263B1 publication Critical patent/KR102429263B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은, 고정된 다수의 고전위전압 및 고정된 다수의 저전위전압을 출력하는 적어도 하나의 전원집적회로와, 제1선택신호에 따라 다수의 고전위전압 중 하나를 선택하여 출력하는 제1먹스와, 제2선택신호에 따라 다수의 저전위전압 중 하나를 선택하여 출력하는 제2먹스를 포함하는 표시장치용 전원부를 제공하는데, 각각 고정된 전원전압을 출력하는 다수의 전원집적회로와 다수의 전원전압 중 하나를 선택하는 먹스로 전원부를 구성함으로써, 수직 블랭크 구간 동안 전원전압을 변경하여 소비전력이 절감됨과 동시에 영상의 이상현상이 방지된다.

Description

전원부 및 이를 포함하는 표시장치{Power Unit And Display Device Including The Same}
본 발명은 전원부에 관한 것으로, 보다 상세하게는 공통전압의 안정화 시간이 단축되거나 데이터전압의 출력시점이 지연되는 전원부 및 이를 포함하는 표시장치에 관한 것이다.
근래, 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이 분야가 급속도로 발전해 왔고, 이에 부응하여 여러 가지 다양한 평판 표시장치(flat panel display: FPD)가 개발되어 각광받고 있는데, 평판 표시장치의 예로는 액정표시장치(liquid crystal display device: LCD device), 플라즈마 표시장치(plasma display panel device: PDP device), 유기발광다이오드 표시장치(organic light emitting diode device: OLED device) 등을 들 수 있다.
일반적으로, 표시장치는 영상을 표시하는 표시패널과, 표시패널에 다수의 신호를 공급하는 구동부로 이루어지는데, 구동부는 영상데이터 및 다수의 제어신호를 생성하는 타이밍제어부와, 영상데이터 및 다수의 제어신호를 이용하여 게이트신호 및 데이터신호를 생성하는 게이트구동부 및 데이터구동부, 다수의 전원전압을 공급하는 전원부로 이루어진다.
전원부는 입력전원전압을 이용하여 다수의 출력전원전압을 출력하는데, 이러한 전원부의 다수의 출력전원전압의 시동절차(start sequence)를 도면을 참조하여 설명한다.
도 1은 종래의 표시장치의 다수의 전압의 시동절차를 도시한 파형도이다.
도 1에 도시한 바와 같이, 종래의 표시장치에서, 전원부는 외부전원부(미도시)로부터 입력전원전압(VIN)을 입력 받아 고전위전압(VDD), 하프 고전위전압(HVDD), 공통전압(VCOM), 게이트로우전압(VGL) 및 백라이트전압(VBL)을 포함하는 다수의 출력전원전압을 출력하고, 데이터구동부는 데이터전압(VDATA)을 출력한다.
구체적으로, 입력전원전압(VIN)은 제1타이밍(t1)에 로우레벨로부터 하이레벨로 상승한다.
데이터전압(VDATA)은 제1타이밍(t1) 이후의 제2타이밍(t2)에 로우레벨로부터 하이레벨로 상승하고 제2타이밍(t2) 이후의 제3타이밍(t3)에 영상에 대응되는 정상레벨이 된다.
고전위전압(VDD)은 제2 및 제3타이밍(t2, t3) 사이의 제4타이밍(t4)에 목표로 하는 하이레벨이 된다.
하프 고전위전압(HVDD)은 제2 및 제4타이밍(t2, t4) 사이의 제5타이밍(t5)에 목표로 하는 하이레벨이 된다.
공통전압(VCOM)은 제2타이밍(t2)에 로우레벨로부터 상승을 시작하여 제3타이밍(t3) 이후의 제6타이밍(t6)에 목표로 하는 하이레벨이 되는데, 제2 및 제6타이밍(t2, t6) 사이의 구간은 공통전압(VCOM)의 안정화 시간으로 정의할 수 있다.
게이트로우전압(VGL)은 제2타이밍(t2)에 하이레벨로부터 하강을 시작하여 제5 및 제4타이밍(t5, t4) 사이의 제7타이밍(t7)에 목표로 하는 로우레벨이 된다.
백라이트전압(VBL)은 제3 및 제6타이밍(t3, t6) 사이의 제8타이밍(t8)에 로우레벨로부터 하이레벨로 상승한다.
이러한 종래의 표시장치에서는, 제1 및 제6타이밍(t1, t6) 사이의 구간 동안 다수의 전압이 안정화 되고, 제6타이밍(t6)으로부터 완전한 영상을 표시한다.
즉, 제3타이밍(t3)으로부터 영상에 대응되는 정상레벨의 데이터전압(VDATA)이 출력되고, 제8타이밍(t8)으로부터 백라이트유닛의 빛이 공급되고, 제6타이밍(t6)으로부터 공통전압(VCOM)이 안정화 되어 완전한 영상이 표시된다.
그런데, 게이트로우전압(VGL)이 하이레벨로부터 로우레벨로 하강하는 제2 및 제7타이밍(t2, t7) 사이의 제1구간(TP1) 동안, 하이레벨보다 작은 게이트로우전압(VGL)에 의하여 화소의 박막트랜지스터가 약하게 턴-온(turn-on) 되고, 정상레벨과 상이한 하이레벨의 데이터전압(VDATA)이 화소에 충전되어 정상레벨의 데이터전압(VDATA)이 화소에 충전되는 제3타이밍(t3) 전까지 유지된다.
이에 따라, 하이레벨의 데이터전압(VDATA)과 안정화 전의 공통전압(VCOM)에 의하여 전기장이 생성되고, 생성된 전기장에 의하여 액정이 구동되어 비정상적인 영상이 표시된다.
즉, 표시장치는, 제2 및 제3타이밍(t2, t3) 사이의 제2구간(TP2) 동안 비정상적인 영상을 표시하고, 제3타이밍(t3) 이후의 제3구간(TP3) 동안 정상적인 영상을 표시한다.
이러한 제2구간(TP2)의 비정상적인 영상은 백라이트유닛이 빛을 공급하지 않는 경우에도 사용자에게 인지되어 플레쉬(flash) 현상과 같은 불량을 야기하고, 그 결과 표시장치의 표시품위가 저하되는 문제가 있다.
이러한 불량을 방지하기 위해서는, 표시장치의 전원부의 구성을 변경하여 제1구간(TP1)의 게이트로우전압(VGL)의 하강시간을 단축하여야 하지만, 이 경우 표시장치의 제조비용이 증가하는 문제가 있으며, 그 경우에도 하강시간을 완전히 제거하는 것은 불가능하다는 문제가 있다.
본 발명은, 이러한 문제점을 해결하기 위하여 제시된 것으로, 하프 고전위전압에 의하여 공통전압의 안정화 시간을 단축하여 데이터전압과 공통전압 사이의 전위차를 제거함으로써, 플레쉬 현상과 같은 불량이 방지되어 표시품위가 개선되고 제조비용이 절감되는 전원부 및 이를 포함하는 표시장치를 제공하는 것을 목적으로 한다.
그리고, 본 발명은, 하프 고전위전압의 상승완료 시점의 지연에 의하여 데이터전압의 출력시점을 게이트로우전압의 하강완료 시점 이후로 지연하여 데이터전압의 충전을 방지함으로써, 플레쉬 현상과 같은 불량이 방지되어 표시품위가 개선되고 제조비용이 절감되는 전원부 및 이를 포함하는 표시장치를 제공하는 것을 목적으로 한다.
위와 같은 과제의 해결을 위해, 본 발명은, 고전위전압, 하프 고전위전압, 공통전압 및 게이트로우전압을 각각 공급하는 고전위전압 공급부, 하프 고전위전압 공급부, 공통전압 공급부 및 게이트로우전압 공급부를 포함하는 표시장치용 전원부에 있어서, 상기 공통전압 공급부는, 상기 공통전압을 생성하는 공통전압 생성부와, 상기 공통전압 생성부에 연결되고, 상기 하프 고전위전압을 이용하여 상기 공통전압을 출력하는 공통전압 출력부와, 상기 공통전압 출력부에 연결되고, 상기 공통전압을 보상하여 출력하는 공통전압 보상부를 포함하는 표시장치용 전원부를 제공한다.
여기서, 상기 하프 고전위전압의 상승완료 시점은 고전위전압의 상승완료 시점보다 빠를 수 있다.
그리고, 상기 공통전압 생성부는, 통신부와, 상기 통신부로부터 수신한 제어정보에 따라 상기 공통전압의 생성을 제어하는 공통제어부와, 상기 공통제어부에 연결되는 제1비교기와, 상기 제1비교기에 연결되는 제1트랜지스터를 포함하고, 상기 공통전압 출력부는, 상기 공통전압 생성부에 연결되는 제1 내지 제3저항과 제1커패시터를 포함하고, 상기 공통전압 보상부는, 상기 공통전압 출력부에 연결되는 제2비교기와, 상기 제2비교기에 연결되는 제4 및 제5저항을 포함할 수 있다.
한편, 본 발명은, 고전위전압, 하프 고전위전압, 공통전압, 게이트로우전압 및 지연 하프 고전위전압을 각각 공급하는 고전위전압 공급부, 하프 고전위전압 공급부, 공통전압 공급부, 게이트로우전압 공급부 및 지연부를 포함하는 표시장치용 전원부에 있어서, 상기 지연부는 상기 하프 고전위전압을 지연시켜 상기 지연 하프 고전위전압으로 출력하는 표시장치용 전원부를 제공한다.
그리고, 상기 지연부는 상기 고전위전압 또는 상기 게이트로우전압에 따라 상기 하프 고전위전압을 지연시킬 수 있다.
또한, 상기 지연 하프 고전위전압의 상승완료 시점은 게이트로우전압의 하강완료 시점보다 늦을 수 있다.
그리고, 상기 지연부는, 상기 게이트로우전압 공급부에 연결되고, 상기 게이트로우전압을 입력 받는 지연 인버터와, 상기 지연 인버터에 연결되고, 상기 하프 고전위전압을 입력 받고, 상기 지연 하프 고전위전압을 출력하는 지연 트랜지스터를 포함할 수 있다.
또한, 상기 지연부는, 상기 고전위전압 공급부에 직렬로 연결되는 제1 및 제2지연 저항과, 상기 제1 및 제2저항 사이의 노드에 연결되는 지연 집적회로와, 상기 지연 집적회로에 연결되는 지연 커패시터와, 상기 하프 고전위전압 공급부와 상기 지연 집적회로 사이에 연결되는 제3지연 저항을 포함할 수 있다.
그리고, 상기 고전위전압 공급부는, 상기 고전위전압을 생성하는 고전위전압 생성부와, 상기 고전위전압 생성부에 연결되고, 상기 고전위전압을 출력하는 고전위전압 출력부를 포함하고, 상기 하프 고전위전압 공급부는, 상기 하프 고전위전압을 생성하는 하프 고전위전압 생성부와, 상기 하프 고전위전압 생성부에 연결되고, 상기 하프 고전위전압을 출력하는 하프 고전위전압 출력부를 포함하고, 상기 게이트로우전압 공급부는, 상기 게이트로우전압을 생성하는 게이트로우전압 생성부와, 상기 게이트로우전압 생성부에 연결되고, 상기 게이트로우전압을 출력하는 게이트로우전압 출력부를 포함할 수 있다.
다른 한편, 본 발명은, 게이트제어신호, 데이터제어신호 및 영상데이터를 생성하는 타이밍제어부와, 상기 타이밍제어부와 데이터통신을 수행하고, 고전위전압, 하프 고전위전압, 공통전압 및 게이트로우전압을 출력하는 전원부와, 상기 하프 고전위전압, 상기 데이터제어신호 및 상기 영상데이터를 이용하여 데이터전압을 생성하는 데이터구동부와, 상기 게이트제어신호를 이용하여 게이트전압을 생성하는 게이트구동부와, 상기 게이트전압, 상기 데이터전압 및 상기 공통전압을 이용하여 영상을 표시하는 표시패널을 포함하고, 상기 전원부의 공통전압 공급부는, 상기 공통전압을 생성하는 공통전압 생성부와, 상기 공통전압 생성부에 연결되고, 상기 하프 고전위전압을 이용하여 상기 공통전압을 출력하는 공통전압 출력부와, 상기 공통전압 출력부에 연결되고, 상기 공통전압을 보상하여 출력하는 공통전압 보상부를 포함하는 표시장치를 제공한다.
또 다른 한편, 본 발명은, 게이트제어신호, 데이터제어신호 및 영상데이터를 생성하는 타이밍제어부와, 상기 타이밍제어부와 데이터통신을 수행하고, 고전위전압, 하프 고전위전압, 공통전압, 게이트로우전압 및 지연 하프 고전위전압을 출력하는 전원부와, 상기 지연 하프 고전위전압, 상기 데이터제어신호 및 상기 영상데이터를 이용하여 데이터전압을 생성하는 데이터구동부와, 상기 게이트제어신호를 이용하여 게이트전압을 생성하는 게이트구동부와, 상기 게이트전압, 상기 데이터전압 및 상기 공통전압을 이용하여 영상을 표시하는 표시패널을 포함하고, 상기 전원부의 지연부는 상기 하프 고전위전압을 지연시켜 상기 지연 하프 고전위전압으로 출력하는 표시장치를 제공한다.
본 발명은, 하프 고전위전압에 의하여 공통전압의 안정화 시간을 단축하여 데이터전압과 공통전압 사이의 전위차를 제거함으로써, 플레쉬 현상과 같은 불량이 방지되어 표시품위가 개선되고 제조비용이 절감되는 효과를 갖는다.
그리고, 본 발명은, 하프 고전위전압의 상승완료 시점의 지연에 의하여 데이터전압의 출력시점을 게이트로우전압의 하강완료 시점 이후로 지연하여 데이터전압의 충전을 방지함으로써, 플레쉬 현상과 같은 불량이 방지되어 표시품위가 개선되고 제조비용이 절감되는 효과를 갖는다.
도 1은 종래의 표시장치의 다수의 전압의 시동절차를 도시한 파형도.
도 2는 본 발명의 제1실시예에 따른 전원부를 포함하는 표시장치를 도시한 도면.
도 3은 본 발명의 제1실시예에 따른 표시장치의 전원부의 공통전압 공급부를 도시한 도면.
도 4는 본 발명의 제1실시예에 따른 표시장치의 다수의 전압의 시동절차를 도시한 파형도.
도 5는 본 발명의 제2실시예에 따른 표시장치의 전원부의 하프 고전위전압 공급부, 게이트로우전압 공급부 및 지연부를 도시한 도면.
도 6은 본 발명의 제2실시예에 따른 표시장치의 다수의 전압의 시동절차를 도시한 파형도.
도 7은 본 발명의 제3실시예에 따른 표시장치의 전원부의 하프 고전위전압 공급부, 고전위전압 공급부 및 지연부를 도시한 도면.
첨부한 도면을 참고로 하여 본 발명에 따른 전원부 및 이를 포함하는 표시장치를 설명하는데, 액정표시장치를 예로 들어 설명한다.
도 2는 본 발명의 제1실시예에 따른 전원부를 포함하는 표시장치를 도시한 도면이다.
도 2에 도시한 바와 같이, 본 발명의 제1실시예에 따른 표시장치(110)는, 타이밍제어부(120), 전원부(122), 데이터구동부(124), 게이트구동부(126), 백라이트유닛(128) 및 표시패널(130)을 포함하는데, 제1실시예에서는 표시장치(110)가 액정표시장치(liquid crystal display device: LCD device)인 것을 예로 들었으나, 다른 실시예에서는 유기발광다이오드 표시장치(organic light emitting diode display device: LED display device)일 수 있다.
타이밍제어부(120)는, 그래픽카드 또는 TV시스템과 같은 외부시스템으로부터 전달되는 영상신호(IS)와 데이터인에이블신호(DE), 수평동기신호(HSY), 수직동기신호(VSY), 클럭(CLK) 등의 다수의 타이밍신호를 이용하여, 게이트제어신호(GCS), 데이터제어신호(DCS) 및 영상데이터(RGB)를 생성하고, 생성된 데이터제어신호(DCS) 및 영상데이터(RGB)는 데이터구동부(140)에 공급하고, 생성된 게이트제어신호(GCS)는 게이트구동부(126)에 공급한다.
전원부(122)는, 미리 정해진 통신 프로토콜을 통하여 타이밍제어부(120)와 데이터를 주고 받는 데이터통신을 수행하고, 외부전원부(미도시)로부터 입력전원전압(VIN)을 입력 받고, 다수의 출력전원전압을 생성하여 데이터구동부(124), 게이트구동부(126) 및 백라이트유닛(128)에 공급한다.
예를 들어, 전원부(122)는, 고전위전압(VDD), 하프 고전위전압(HVDD), 공통전압(VCOM), 게이트로우전압(VGL) 및 백라이트전압(VBL)을 포함하는 다수의 출력전원전압을 생성하고, 생성된 고전위전압(VDD), 하프 고전위전압(HVDD), 공통전압(VCOM) 및 게이트로우전압(VGL)은 데이터구동부(124) 및 게이트구동부(126)에 공급하고, 생성된 백라이트전압(VBL)은 백라이트유닛(128)에 공급할 수 있다.
이를 위하여 전원부(122)는, 고전위전압(VDD)을 생성하여 출력하는 고전위전압 공급부(142)와, 하프 고전위전압(HVDD)을 생성하여 출력하는 하프 고전위전압 공급부(144)와, 공통전압(VCOM)을 생성하여 출력하는 공통전압 공급부(146)와, 게이트로우전압(VGL)을 생성하여 출력하는 게이트로우전압 공급부(148)와, 백라이트전압(VBL)을 생성하여 출력하는 백라이트전압 공급부(미도시)를 포함할 수 있다.
데이터구동부(124)는, 타이밍제어부(120)로부터 공급되는 데이터제어신호(DCS) 및 영상데이터(RGB)를 이용하여 데이터전압(데이터신호)(VDATA)를 생성하고, 생성된 데이터전압(VDATA)을 표시패널(130)의 데이터배선(DL)에 공급한다.
게이트구동부(126)는, 타이밍제어부(120)로부터 공급되는 게이트제어신호(GCS)를 이용하여 게이트전압(게이트신호)를 생성하고, 생성된 게이트전압을 표시패널(130)의 게이트배선(GL)에 공급한다.
표시패널(130)은, 게이트전압 및 데이터전압을 이용하여 영상을 표시하는데, 서로 교차하여 화소(P)를 정의하는 게이트배선(GL) 및 데이터배선(DL)과, 화소(P)에 배치되고 게이트배선(GL) 및 데이터배선(DL)에 연결되는 화소트랜지스터(Tp)와, 화소(P)에 배치되고 화소트랜지스터(Tp)에 연결되는 액정커패시터(Cl) 및 스토리지커패시터(Cs)를 포함한다.
표시장치(110)가 유기발광다이오드 표시장치인 실시예에서는, 표시패널(130)의 화소(P)는 스위칭 박막트랜지스터, 구동 박막트랜지스터, 스토리지 커패시터 및 발광다이오드를 포함할 수 있다.
본 발명의 제1실시예에 따른 표시장치(110)의 전원부(122)는 하프 고전위전압(HVDD)을 이용하여 공통전압을 출력하는데, 이를 도면을 참조하여 설명한다.
도 3은 본 발명의 제1실시예에 따른 표시장치의 전원부의 공통전압 공급부를 도시한 도면으로, 도 2를 함께 참조하여 설명한다.
도 3에 도시한 바와 같이, 본 발명의 제1실시예에 따른 표시장치(110)의 전원부(122)의 공통전압 공급부(146)는, 공통전압 생성부(150), 공통전압 출력부(152) 및 공통전압 보상부(154)를 포함한다.
공통전압 생성부(150)는, 타이밍제어부(120)와의 통신을 위한 통신부(156)와, 통신부(156)로부터 제어정보를 수신하여 공통전압(VCOM)의 생성을 제어하는 공통제어부(158)와, 공통제어부(158)에 비반전단자(+)가 연결되는 제1비교기(CP11)와, 제1비교기(CP11)의 출력단자에 연결되는 제1트랜지스터(T11)을 포함하는데, 이러한 공통전압 생성부(150)는 전원집적회로(power integrated circuit)에 내장될 수 있으며, VSUP단, POS단, RSET단을 가질 수 있다.
공통전압 출력부(152)는, 공통전압 생성부(150)의 VSUP단과 POS단 사이에 연결되는 제1저항(R11)과, 공통전압 생성부(150)의 POS단과 접지단 사이에 연결되는 제1커패시터(C11) 및 제2저항(R12)과, 공통전압 생성부(150)의 RSET단과 접지단 사이에 연결되는 제3저항(R13)을 포함하는데, 제1저항(R11)의 일단과 공통전압 생성부(150)의 VSUP단으로는 하프 고전위전압(HVDD)이 입력된다.
공통전압 보상부(154)는, 공통전압 출력부(152)의 제1 및 제2저항(R11, R12) 사이의 노드에 비반전단자(+)가 연결되는 제2비교기(CP12)와, 제2비교기(CP12)의 반전단자(-)에 연결되는 제4저항(R14)과, 제2비교기(CP12)의 출력단자와 반전단자(-) 사이에 연결되는 제5저항(R15)을 포함하는데, 제4저항(R14)의 일단으로는 피드백 공통전압(VCOM_FB)이 입력되고, 제2비교기(CP12)의 출력단자로는 보상된 공통전압(VCOM)이 출력된다.
공통전압 공급부(146)는, 고전위전압(VDD) 대신 하프 고전위전압(HVDD)을 이용하여 안정화 시간이 단축된 공통전압(VCOM)을 생성하는데, 이를 도면을 참조하여 설명한다.
도 4는 본 발명의 제1실시예에 따른 표시장치의 다수의 전압의 시동절차를 도시한 파형도로서, 도 2 및 도 3을 함께 참조하여 설명한다.
도 4에 도시한 바와 같이, 본 발명의 제1실시예에 따른 표시장치(110)에서, 전원부(122)는 외부전원부(미도시)로부터 입력전원전압(VIN)을 입력 받아 고전위전압(VDD), 하프 고전위전압(HVDD), 공통전압(VCOM), 게이트로우전압(VGL) 및 백라이트전압(VBL)을 포함하는 다수의 출력전원전압을 출력하고, 데이터구동부(124)는 데이터전압(VDATA)을 출력하는데, 공통전압(VCOM)은 종래에 비하여 안정화 시간이 단축된다.
구체적으로, 입력전원전압(VIN)은 제1타이밍(t1)에 로우레벨로부터 하이레벨로 상승한다.
데이터전압(VDATA)은 제1타이밍(t1) 이후의 제2타이밍(t2)에 로우레벨로부터 하이레벨로 상승하고 제2타이밍(t2) 이후의 제3타이밍(t3)에 영상에 대응되는 정상레벨이 된다.
고전위전압(VDD)은 제2 및 제3타이밍(t2, t3) 사이의 제4타이밍(t4)에 목표로 하는 하이레벨이 된다.
하프 고전위전압(HVDD)은 제2 및 제4타이밍(t2, t4) 사이의 제5타이밍(t5)에 목표로 하는 하이레벨이 된다.
공통전압(VCOM)은 제2타이밍(t2)에 로우레벨로부터 상승을 시작하여 제5 및 제4타이밍(t5, t4) 사이의 제9타이밍(t9)에 목표로 하는 하이레벨이 되는데, 제2 및 제9타이밍(t2, t9) 사이의 구간은 공통전압(VCOM)의 안정화 시간으로 정의할 수 있다.
게이트로우전압(VGL)은 제2타이밍(t2)에 하이레벨로부터 하강을 시작하여 제5 및 제9타이밍(t5, t9) 사이의 제7타이밍(t7)에 목표로 하는 로우레벨이 된다.
백라이트전압(VBL)은 제3타이밍(t3) 이후의 제8타이밍(t8)에 로우레벨로부터 하이레벨로 상승한다.
이러한 본 발명의 제1실시예에 따른 표시장치(110)에서는, 제1 및 제8타이밍(t1, t8) 사이의 구간 동안 다수의 전압이 안정화 되고, 제8타이밍(t8)으로부터 완전한 영상을 표시한다.
즉, 제9타이밍(t9)으로부터 공통전압(VCOM)이 안정화 되고, 제3타이밍(t3)으로부터 영상에 대응되는 정상레벨의 데이터전압(VDATA)이 출력되고, 제8타이밍(t8)으로부터 백라이트유닛(128)의 빛이 공급되어 완전한 영상이 표시된다.
이와 같이, 게이트로우전압(VGL)이 하이레벨로부터 로우레벨로 하강하는 제2 및 제7타이밍(t2, t7) 사이의 제1구간(TP1) 동안, 하이레벨보다 작은 게이트로우전압(VGL)에 의하여 화소의 박막트랜지스터가 약하게 턴-온(turn-on) 되고, 정상레벨과 상이한 하이레벨의 데이터전압(VDATA)이 화소에 충전되어 정상레벨의 데이터전압(VDATA)이 화소에 충전되는 제3타이밍(t3) 전까지 유지된다.
그러나, 전원부(122)의 공통전압 공급부(146)가, 목표로 하는 하이레벨 상승완료 시점이 제4타이밍(t4)인 고전위전압(VDD) 대신 목표로 하는 하이레벨 상승완료 시점이 제4타이밍(t4)보다 빠른 제5타이밍(t5)인 하프 고전위전압(HVDD)을 이용하여 공통전압(VCOM)을 생성하므로, 안정화 시점이 제6타이밍(t6)인 종래의 공통전압에 비하여 안정화 시간이 단축되어 제1실시예의 공통전압(VCOM)은 제6타이밍(t6)보다 빠른 제9타이밍(t9)에 안정화 된다.
따라서, 제9타이밍(t9) 이전에는 하이레벨의 데이터전압(VDATA)과 안정화 전의 공통전압(VCOM)에 의하여 전기장이 생성되고, 생성된 전기장에 의하여 액정이 구동되어 비정상적인 영상이 표시되지만, 제9타이밍(t9) 이후에는 공통전압(VCOM)이 안정화 되어 하이레벨의 데이터전압(VDATA)과 실질적으로 동일해지므로 안정화 후의 하이레벨의 공통전압(VCOM)과 하이레벨의 데이터전압(VDATA) 사이에는 전기장이 생성되지 않고, 그 결과 액정이 구동되지 않아서 비정상적인 영상이 표시되지 않는다.
즉, 표시장치(110)는, 종래의 제2 및 제3타이밍(t2, t3) 사이의 제2구간(TP2)보다 짧은 제2 및 제9타이밍(t2, t9) 사이의 제2구간(TP2) 동안 비정상적인 영상을 표시하고, 제3타이밍(t3) 이후의 제3구간(TP3) 동안 정상적인 영상을 표시한다.
이에 따라, 비정상적인 영상에 의한 플레쉬(flash) 현상과 같은 불량이 최소화 되고, 그 결과 표시장치(110)의 표시품위가 개선된다.
그리고, 전원부(122)를 새로 설계하여 제작하는 것이 아니라, 단순히 전원부(122)의 공통전압 공급부(146)의 입력전압을 고전위전압(VDD)로부터 하프 고전위전압(HVDD)으로 변경하는 것이므로, 제조비용이 절감된다.
다른 실시예에서는, 데이터전압(VDATA)의 출력시점을 지연하여 플레쉬 현상과 같은 불량을 방지할 수 있는데, 이를 도면을 참조하여 설명한다.
도 5는 본 발명의 제2실시예에 따른 표시장치의 전원부의 하프 고전위전압 공급부, 게이트로우전압 공급부 및 지연부를 도시한 도면으로, 지연부를 제외하고는 제1실시예와 동일하므로, 도 2 및 도 3을 함께 참조하여 설명한다.
도 5에 도시한 바와 같이, 본 발명의 제2실시예에 따른 표시장치(110)의 전원부(122)는 하프 고전위전압 공급부(144), 게이트로우전압 공급부(148) 및 지연부(280)를 포함하는데, 하프 고전위전압 공급부(144)는 하프 고전위전압 생성부(160) 및 하프 고전위전압 출력부(162)를 포함하고, 게이트로우전압 공급부(148)는 게이트로우전압 생성부(166) 및 게이트로우전압 출력부(168)를 포함한다.
하프 고전위전압 생성부(160)는, 전압을 하강시키는 벅부(164)와, 벅부(164)에 연결되는 제1 및 제2트랜지스터(T21, T22)를 포함하는데, 이러한 하프 고전위전압 생성부(160)는 전원집적회로(power integrated circuit)에 내장될 수 있으며, FB_HVDD단, VINB_HVDD단, LXB_HVDD단을 가질 수 있다.
하프 고전위전압 출력부(162)는, 하프 고전위전압 생성부(160)의 FB_HVDD단과 접지단 사이에 연결되는 제1저항(R21)과, 하프 고전위전압 생성부(160)의 VINB_HVDD단과 접지단 사이에 연결되는 제1커패시터(C21)와, 하프 고전위전압 생성부(160)의 LXB_HVDD단에 연결되는 제1인덕터(L21)와, 하프 고전위전압 생성부(160)의 FB_HVDD단과 제1인덕터(L21)의 일단 사이에 연결되는 제2저항(R22) 및 제2커패시터(C22)와, 제1인덕터(L21), 제2저항(R22) 및 제2커패시터(C22)와 접지단 사이에 연결되는 제3커패시터(C23)를 포함하는데, 제3커패시터(C23)의 일단으로부터는 하프 고전위전압(HVDD)이 출력된다.
게이트로우전압 생성부(166)는, 전압을 축적하는 차지펌프부(166)와, 차이펌프부(166)에 연결되는 제1 및 제2트랜지스터(T31, T32)를 포함하는데, 이러한 게이트로우전압 생성부(166)는 전원집적회로(power integrated circuit)에 내장될 수 있으며, SWN단, FBN단을 가질 수 있다.
게이트로우전압 출력부(168)는, 게이트로우전압 생성부(166)의 FBN단에 연결되는 제1저항(R31)과, 제1저항(R31)과 차지펌프부(170) 사이에 연결되는 제2저항(R32)과, 게이트로우전압 생성부(166)의 SWN단에 연결되는 제1커패시터(C31)와, 제3커패시터(C31)와 접지단 사이에 연결되는 제1다이오드(D31)와, 제1다이오드(D31)에 연결되는 제2다이오드(D32)와, 제2다이오드(D32)에 연결되는 제2커패시터(C32)를 포함하는데, 제2저항(R32)의 일단으로부터는 게이트로우전압(VGL)이 출력된다.
지연부(280)는, 게이트로우전압 공급부(148)에 연결되는 지연 인버터(INVD)와, 지연 인버터(INVD)에 게이트가 연결되는 지연 트랜지스터(TD)를 포함하는데, 지연 인버터(INVD)에는 게이트로우전압(VGL)이 입력되고, 지연 트랜지스터(TD)의 드레인에는 하프 고전위전압(HVDD)이 입력되고, 지연 트랜지스터(TD)의 소스로부터는 지연 하프 고전위전압(HVDD-D)이 출력된다.
이러한 지연부(280)는 게이트로우전압(VGL)에 따라 하프 고전위전압(HVDD)을 지연하여 지연 하프 고전위전압(HVDD-D)을 출력하는데, 게이트로우전압(VGL)이 하이레벨인 동안 지연 트랜지스터(TD)가 턴-오프(turn-off) 되어 로우레벨을 지연 하프 고전위전압(HVDD-D)으로 출력하고, 게이트로우전압(VGL)이 하이레벨로부터 로우레벨로 하강한 후 지연 트랜지스터(TD)가 턴-온(turn-on) 되어 하이레벨의 하프 고전위전압(HVDD)을 지연 하프 고전위전압(HVDD-D)으로 출력할 수 있다.
데이터구동부(124)는 지연부(280)가 출력하는 지연 하프 고전위전압(HVDD-D)을 이용하여 데이터전압(VDATA)을 생성하여 출력한다.
지연부(280)는 게이트로우전압(VGL) 및 하프 고전위전압(HVDD)을 이용하여 하이레벨 상승완료 시점이 지연된 지연 하프 고전위전압(HVDD-D)을 출력하고, 데이터구동부(124)는 지연 하프 고전위전압(HVDD-D)을 이용하여 로우레벨로부터 하이레벨로의 상승시점이 지연된 데이터전압(VDATA)을 생성하는데, 이를 도면을 참조하여 설명한다.
도 6은 본 발명의 제2실시예에 따른 표시장치의 다수의 전압의 시동절차를 도시한 파형도로서, 도 2, 도 3 및 도 5를 함께 참조하여 설명한다.
도 6에 도시한 바와 같이, 본 발명의 제2실시예에 따른 표시장치(110)에서, 전원부(122)는 외부전원부(미도시)로부터 입력전원전압(VIN)을 입력 받아 고전위전압(VDD), 하프 고전위전압(HVDD), 지연 하프 고전위전압(HVDD-D), 공통전압(VCOM), 게이트로우전압(VGL) 및 백라이트전압(VBL)을 포함하는 다수의 출력전원전압을 출력하고, 데이터구동부(124)는 데이터전압(VDATA)을 출력하는데, 지연 하프 고전위전압(HVDD-D)은 하프 고전위전압(HVDD)보다 하이레벨 상승완료 시점이 지연되고, 데이터전압(VDATA)은 로우레벨로부터 하이레벨로의 상승시점이 게이트로우전압(VGL)의 하이레벨로부터 로우레벨로의 하강완료 시점 이후로 지연된다.
구체적으로, 입력전원전압(VIN)은 제1타이밍(t1)에 로우레벨로부터 하이레벨로 상승한다.
데이터전압(VDATA)은 제1타이밍(t1) 이후의 제10타이밍(t10)에 로우레벨로부터 하이레벨로 상승하고 제10타이밍(t10) 이후의 제3타이밍(t3)에 영상에 대응되는 정상레벨이 된다.
고전위전압(VDD)은 제10 및 제3타이밍(t10, t3) 사이의 제4타이밍(t4)에 목표로 하는 하이레벨이 된다.
하프 고전위전압(HVDD)은 제1 및 제4타이밍(t1, t4) 사이의 제5타이밍(t5)에 목표로 하는 하이레벨이 된다.
지연 하프 고전위전압(HVDD-D)은 제5 및 제3타이밍(t5, t3) 사이의 제11타이밍(t11)에 목표로 하는 하이레벨이 된다.
공통전압(VCOM)은 제1 및 제5타이밍(t1, t5) 사이의 제2타이밍(t2)에 로우레벨로부터 상승을 시작하여 제3타이밍(t3) 이후의 제6타이밍(t6)에 목표로 하는 하이레벨이 되는데, 제2 및 제6타이밍(t2, t6) 사이의 구간은 공통전압(VCOM)의 안정화 시간으로 정의할 수 있다.
게이트로우전압(VGL)은 제2타이밍(t2)에 하이레벨로부터 하강을 시작하여 제5 및 제4이밍(t5, t4) 사이의 제7타이밍(t7)에 목표로 하는 로우레벨이 된다.
백라이트전압(VBL)은 제3 및 제6타이밍(t3, t6) 사이의 제8타이밍(t8)에 로우레벨로부터 하이레벨로 상승한다.
이러한 본 발명의 제2실시예에 따른 표시장치(110)에서는, 제1 및 제6타이밍(t1, t6) 사이의 구간 동안 다수의 전압이 안정화 되고, 제6타이밍(t6)으로부터 완전한 영상을 표시한다.
즉, 제3타이밍(t3)으로부터 영상에 대응되는 정상레벨의 데이터전압(VDATA)이 출력되고, 제8타이밍(t8)으로부터 백라이트유닛(128)의 빛이 공급되고, 제6타이밍(t6)으로부터 공통전압(VCOM)이 안정화 되어 완전한 영상이 표시된다.
이와 같이, 게이트로우전압(VGL)이 하이레벨로부터 로우레벨로 하강하는 제2 및 제7타이밍(t2, t7) 사이의 제1구간(TP1) 동안, 하이레벨보다 작은 게이트로우전압(VGL)에 의하여 화소의 박막트랜지스터가 약하게 턴-온(turn-on) 되고, 로우레벨의 데이터전압(VDATA)이 화소에 충전되어 정상레벨의 데이터전압(VDATA)이 화소에 충전되는 제3타이밍(t3) 전까지 유지된다.
즉, 전원부(122)의 지연부(280)가, 목표로 하는 하이레벨 상승완료 시점이 제5타이밍(t5)인 하프 고전위전압(HVDD)을 지연하여 목표로 하는 하이레벨 상승완료 시점이 제5타이밍(t5)보다 늦은 제11타이밍(t11)인 지연 하프 고전위전압(HVDD-D)을 출력하고, 데이터구동부(124)가, 하프 고전위전압(HVDD) 대신 지연 하프 고전위전압(HVDD-D)을 이용하여 데이터전압(VDATA)을 생성하므로, 로우레벨로부터 하이레벨로의 상승시점이 게이트로우전압(VGL)의 하강완료 시점인 제7타이밍(t7)보다 빠른 제2타이밍(t2)인 종래의 데이터전압(VDATA)에 비하여 상승시점이 지연되어 제2실시예의 데이터전압(VDATA)은 게이트로우전압(VGL)의 하강완료 시점인 제7타이밍(t7)보다 늦은 제10타이밍(t10)에 로우레벨로부터 하이레벨로 상승한다.
따라서, 게이트로우전압(VGL)이 하이레벨로부터 로우레벨로 하강하는 제1구간(TP1) 동안 로우레벨의 데이터전압(VDATA)이 화소에 충전되고, 그 결과 액정이 구동되지 않아서 비정상적인 영상이 표시되지 않는다.
즉, 표시장치(110)는, 제1구간(TP1) 이후에도 비정상적인 영상을 표시하지 않고, 제3타이밍(t3) 이후의 제3구간(TP3) 동안 정상적인 영상을 표시한다.
이에 따라, 비정상적인 영상에 의한 플레쉬(flash) 현상과 같은 불량이 방지 되고, 그 결과 표시장치(110)의 표시품위가 개선된다.
그리고, 전원부(122)를 새로 설계하여 제작하는 것이 아니라, 단순히 전원부(122)에 간단한 지연부(280)만 추가하여 하프 고전위전압(HVDD)보다 지연된 지연 하프 고전위전압(HVDD-D)을 출력하는 것이므로, 제조비용이 절감된다.
다른 실시예에서는, 지연집적회로를 이용하여 데이터전압(VDATA)의 출력시점을 지연할 수 있는데, 이를 도면을 참조하여 설명한다.
도 7은 본 발명의 제3실시예에 따른 표시장치의 전원부의 하프 고전위전압 공급부, 고전위전압 공급부 및 지연부를 도시한 도면으로, 지연부를 제외하고는 제1실시예와 동일하므로, 도 2 및 도 3을 함께 참조하여 설명한다.
도 7에 도시한 바와 같이, 본 발명의 제3실시예에 따른 표시장치(110)의 전원부(122)는 하프 고전위전압 공급부(144), 고전위전압 공급부(142) 및 지연부(380)를 포함하는데, 하프 고전위전압 공급부(144)는 하프 고전위전압 생성부(160) 및 하프 고전위전압 출력부(162)를 포함하고, 고전위전압 공급부(142)는 고전위전압 생성부(172) 및 고전위전압 출력부(174)를 포함한다.
하프 고전위전압 생성부(160)는, 전압을 하강시키는 벅부(164)와, 벅부(164)에 연결되는 제1 및 제2트랜지스터(T21, T22)를 포함하는데, 이러한 하프 고전위전압 생성부(160)는 전원집적회로(power integrated circuit)에 내장될 수 있으며, FB_HVDD단, VINB_HVDD단, LXB_HVDD단을 가질 수 있다.
하프 고전위전압 출력부(162)는, 하프 고전위전압 생성부(160)의 FB_HVDD단과 접지단 사이에 연결되는 제1저항(R21)과, 하프 고전위전압 생성부(160)의 VINB_HVDD단과 접지단 사이에 연결되는 제1커패시터(C21)와, 하프 고전위전압 생성부(160)의 LXB_HVDD단에 연결되는 제1인덕터(L21)와, 하프 고전위전압 생성부(160)의 FB_HVDD단과 제1인덕터(L21)의 일단 사이에 연결되는 제2저항(R22) 및 제2커패시터(C22)와, 제1인덕터(L21), 제2저항(R22) 및 제2커패시터(C22)와 접지단 사이에 연결되는 제3커패시터(C23)를 포함하는데, 제3커패시터(C23)의 일단으로부터는 하프 고전위전압(HVDD)이 출력된다.
고전위전압 생성부(172)는, 전압을 상승시키는 부스트부(176)와, 부스트부(176)에 연결되는 제1 내지 제3트랜지스터(T41, T42, T43)와, 제2트랜지스터(T42)에 연결되는 제1저항(R41)과, 제1저항(R41)에 연결되는 전류원(SC)을 포함하는데, 이러한 고전위전압 생성부(172)는 전원집적회로(power integrated circuit)에 내장될 수 있으며, LX단, SWI단, SWG단, SWO단, FB1단을 가질 수 있다.
고전위전압 출력부(174)는, 고전위전압 생성부(172)의 LX단에 연결되는 제1인덕터(L41) 및 제1다이오드(D41)와, 고전위전압 생성부(172)의 SWI단과 접지단 사이에 연결되는 제1커패시터(C41)와, 고전위전압 생성부(172)의 SWG단에 연결되는 제4트랜지스터(T44)와, 고전위전압 생성부(172)의 SWI단과 제4트랜지스터(T44) 사이에 연결되는 제2커패시터(C42)와, 고전위전압 생성부(172)의 SWG단과 SWO단 사이에 연결되는 제3커패시터(C43)와, 고전위전압 생성부(172)의 SWO단과 접지단 사이에 연결되는 제4커패시터(C44)와, 고전위전압 생성부(172)의 SWO단과 FB1단 사이에 연결되는 제2저항(R42)과, 고전위전압 생성부(172)의 FB1단과 접지단 사이에 연결되는 제3저항(R43)을 포함하는데, 제2저항(R42)의 일단으로부터는 고전위전압(VDD)이 출력된다.
지연부(380)는, 고전위전압 공급부(172)와 접지단 사이에 직렬로 연결되는 제1 및 제2지연 저항(RD1, RD2)과, 제1 및 제2지연 저항(RD1, RD2) 사이의 노드에 SENSE단이 연결되는 지연 집적회로(382)와, 지연 집적회로(382)의 CT단에 연결되는 지연 커패시터(CD)와, 지연 집적회로(382)의 RESET단과 하프 고전위전압 공급부(144) 사이에 연결되는 제3지연 저항(RD3)을 포함하는데, 지연 집적회로(382)는, SENSE단으로 입력되는 전압이 기준전압보다 작을 경우 RESET단으로 로우레벨의 리셋신호를 출력하여 하프 고전위전압 공급부(144)의 하프 고전위전압(HVDD)이 제3지연 저항(RD3)에서 전압강하 되어 로우레벨이 지연 하프 고전위전압(HVDD-D)으로 출력되도록 하고, SENSE단으로 입력되는 전압이 기준전압보다 크거나 같을 경우 RESET단으로 하이레벨의 리셋신호를 출력하여 하프 고전위전압 공급부(144)의 하프 고전위전압(HVDD)이 제3지연 저항(RD3)에서 전압강하 되지 않아서 하이레벨이 지연 하프 고전위전압(HVDD-D)으로 출력되도록 할 수 있다.
이러한 지연부(380)는 고전위전압(VDD)에 따라 하프 고전위전압(HVDD)을 지연하여 지연 하프 고전위전압(HVDD-D)을 출력하는데, 고전위전압(VDD)이 기준전압이 되기 이전에는 로우레벨의 리셋신호에 의하여 로우레벨을 지연 하프 고전위전압(HVDD-D)으로 출력하고, 고전위전압(VDD)이 기준전압이 된 이후에는 하이레벨의 리셋신호에 의하여 하이레벨의 하프 고전위전압(HVDD)을 지연 하프 고전위전압(HVDD-D)으로 출력할 수 있다.
데이터구동부(124)는 지연부(380)가 출력하는 지연 하프 고전위전압(HVDD-D)을 이용하여 데이터전압(VDATA)을 생성하여 출력한다.
제3실시예의 표시장치(110)의 다수의 전압의 시동절차의 파형도는 제2실시예의 표시장치(110)의 다수의 전압의 시동절차의 파형도와 동일하므로, 도 6의 파형도를 제3실시예의 표시장치(110)에 적용할 수 있다.
즉, 본 발명의 제3실시예에 따른 표시장치(110)에서는, 제1 및 제6타이밍(t1, t6) 사이의 구간 동안 다수의 전압이 안정화 되고, 제6타이밍(t6)으로부터 완전한 영상을 표시한다.
즉, 제3타이밍(t3)으로부터 영상에 대응되는 정상레벨의 데이터전압(VDATA)이 출력되고, 제8타이밍(t8)으로부터 백라이트유닛(128)의 빛이 공급되고, 제6타이밍(t6)으로부터 공통전압(VCOM)이 안정화 되어 완전한 영상이 표시된다.
이와 같이, 게이트로우전압(VGL)이 하이레벨로부터 로우레벨로 하강하는 제2 및 제7타이밍(t2, t7) 사이의 제1구간(TP1) 동안, 하이레벨보다 작은 게이트로우전압(VGL)에 의하여 화소의 박막트랜지스터가 약하게 턴-온(turn-on) 되고, 로우레벨의 데이터전압(VDATA)이 화소에 충전되어 정상레벨의 데이터전압(VDATA)이 화소에 충전되는 제3타이밍(t3) 전까지 유지된다.
즉, 전원부(122)의 지연부(380)가, 목표로 하는 하이레벨 상승완료 시점이 제5타이밍(t5)인 하프 고전위전압(HVDD)을 지연하여 목표로 하는 하이레벨 상승완료 시점이 제5타이밍(t5)보다 늦은 제11타이밍(t11)인 지연 하프 고전위전압(HVDD-D)을 출력하고, 데이터구동부(124)가, 하프 고전위전압(HVDD) 대신 지연 하프 고전위전압(HVDD-D)을 이용하여 데이터전압(VDATA)을 생성하므로, 로우레벨로부터 하이레벨로의 상승시점이 게이트로우전압(VGL)의 하강완료 시점인 제7타이밍(t7)보다 빠른 제2타이밍(t2)인 종래의 데이터전압(VDATA)에 비하여 상승시점이 지연되어 제2실시예의 데이터전압(VDATA)은 게이트로우전압(VGL)의 하강완료 시점인 제7타이밍(t7)보다 늦은 제10타이밍(t10)에 로우레벨로부터 하이레벨로 상승한다.
따라서, 게이트로우전압(VGL)이 하이레벨로부터 로우레벨로 하강하는 제1구간(TP1) 동안 로우레벨의 데이터전압(VDATA)이 화소에 충전되고, 그 결과 액정이 구동되지 않아서 비정상적인 영상이 표시되지 않는다.
즉, 표시장치(110)는, 제1구간(TP1) 이후에도 비정상적인 영상을 표시하지 않고, 제3타이밍(t3) 이후의 제3구간(TP3) 동안 정상적인 영상을 표시한다.
이에 따라, 비정상적인 영상에 의한 플레쉬(flash) 현상과 같은 불량이 방지 되고, 그 결과 표시장치(110)의 표시품위가 개선된다.
그리고, 전원부(122)를 새로 설계하여 제작하는 것이 아니라, 단순히 전원부(122)에 간단한 지연부(380)만 추가하여 하프 고전위전압(HVDD)보다 지연된 지연 하프 고전위전압(HVDD-D)을 출력하는 것이므로, 제조비용이 절감된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 표시장치 120: 타이밍제어부
122: 전원부 124: 데이터구동부
126: 게이트구동부 128: 백라이트유닛
130: 표시패널 142: 고전위전압 공급부
144: 하프고전위전압 공급부 146: 공통전압 공급부
148: 게이트로우전압 공급부 280, 380: 지연부

Claims (11)

  1. 고전위전압, 하프 고전위전압, 공통전압 및 게이트로우전압을 각각 공급하는 고전위전압 공급부, 하프 고전위전압 공급부, 공통전압 공급부 및 게이트로우전압 공급부를 포함하는 표시장치용 전원부에 있어서,
    상기 공통전압 공급부는,
    상기 공통전압을 생성하는 공통전압 생성부와;
    상기 공통전압 생성부에 연결되고, 상기 하프 고전위전압을 이용하여 상기 공통전압을 출력하는 공통전압 출력부와;
    상기 공통전압 출력부에 연결되고, 상기 공통전압을 보상하여 출력하는 공통전압 보상부
    를 포함하는 표시장치용 전원부.
  2. 제 1 항에 있어서,
    상기 하프 고전위전압의 상승완료 시점과 상기 공통전압의 상승완료 시점은 각각 고전위전압의 상승완료 시점보다 빠른 표시장치용 전원부.
  3. 제 1 항에 있어서,
    상기 공통전압 생성부는, 통신부와, 상기 통신부로부터 수신한 제어정보에 따라 상기 공통전압의 생성을 제어하는 공통제어부와, 상기 공통제어부에 연결되는 제1비교기와, 상기 제1비교기에 연결되는 제1트랜지스터를 포함하고,
    상기 공통전압 출력부는, 상기 공통전압 생성부에 연결되는 제1 내지 제3저항과 제1커패시터를 포함하고,
    상기 공통전압 보상부는, 상기 공통전압 출력부에 연결되는 제2비교기와, 상기 제2비교기에 연결되는 제4 및 제5저항을 포함하는 표시장치용 전원부.
  4. 고전위전압, 하프 고전위전압, 공통전압, 게이트로우전압 및 지연 하프 고전위전압을 각각 공급하는 고전위전압 공급부, 하프 고전위전압 공급부, 공통전압 공급부, 게이트로우전압 공급부 및 지연부를 포함하는 표시장치용 전원부에 있어서,
    상기 지연부는 상기 하프 고전위전압을 지연시켜 상기 지연 하프 고전위전압으로 출력하는 표시장치용 전원부.
  5. 제 4 항에 있어서,
    상기 지연부는 상기 고전위전압 또는 상기 게이트로우전압에 따라 상기 하프 고전위전압을 지연시키는 표시장치용 전원부.
  6. 제 4 항에 있어서,
    상기 지연 하프 고전위전압의 상승완료 시점은 게이트로우전압의 하강완료 시점보다 늦은 표시장치용 전원부.
  7. 제 4 항에 있어서,
    상기 지연부는,
    상기 게이트로우전압 공급부에 연결되고, 상기 게이트로우전압을 입력 받는 지연 인버터와;
    상기 지연 인버터에 연결되고, 상기 하프 고전위전압을 입력 받고, 상기 지연 하프 고전위전압을 출력하는 지연 트랜지스터
    를 포함하는 표시장치용 전원부.
  8. 제 4 항에 있어서,
    상기 지연부는,
    상기 고전위전압 공급부에 직렬로 연결되는 제1 및 제2지연 저항과;
    상기 제1 및 제2저항 사이의 노드에 연결되는 지연 집적회로와;
    상기 지연 집적회로에 연결되는 지연 커패시터와;
    상기 하프 고전위전압 공급부와 상기 지연 집적회로 사이에 연결되는 제3지연 저항
    을 포함하는 표시장치용 전원부.
  9. 제 4 항에 있어서,
    상기 고전위전압 공급부는,
    상기 고전위전압을 생성하는 고전위전압 생성부와;
    상기 고전위전압 생성부에 연결되고, 상기 고전위전압을 출력하는 고전위전압 출력부
    를 포함하고, 상기 하프 고전위전압 공급부는,
    상기 하프 고전위전압을 생성하는 하프 고전위전압 생성부와;
    상기 하프 고전위전압 생성부에 연결되고, 상기 하프 고전위전압을 출력하는 하프 고전위전압 출력부
    를 포함하고,
    상기 게이트로우전압 공급부는,
    상기 게이트로우전압을 생성하는 게이트로우전압 생성부와;
    상기 게이트로우전압 생성부에 연결되고, 상기 게이트로우전압을 출력하는 게이트로우전압 출력부
    를 포함하는 표시장치용 전원부.
  10. 게이트제어신호, 데이터제어신호 및 영상데이터를 생성하는 타이밍제어부와;
    상기 타이밍제어부와 데이터통신을 수행하고, 고전위전압, 하프 고전위전압, 공통전압 및 게이트로우전압을 출력하는 전원부와;
    상기 하프 고전위전압, 상기 데이터제어신호 및 상기 영상데이터를 이용하여 데이터전압을 생성하는 데이터구동부와;
    상기 게이트제어신호를 이용하여 게이트전압을 생성하는 게이트구동부와;
    상기 게이트전압, 상기 데이터전압 및 상기 공통전압을 이용하여 영상을 표시하는 표시패널
    을 포함하고,
    상기 전원부의 공통전압 공급부는,
    상기 공통전압을 생성하는 공통전압 생성부와;
    상기 공통전압 생성부에 연결되고, 상기 하프 고전위전압을 이용하여 상기 공통전압을 출력하는 공통전압 출력부와;
    상기 공통전압 출력부에 연결되고, 상기 공통전압을 보상하여 출력하는 공통전압 보상부
    를 포함하는 표시장치.
  11. 게이트제어신호, 데이터제어신호 및 영상데이터를 생성하는 타이밍제어부와;
    상기 타이밍제어부와 데이터통신을 수행하고, 고전위전압, 하프 고전위전압, 공통전압, 게이트로우전압 및 지연 하프 고전위전압을 출력하는 전원부와;
    상기 지연 하프 고전위전압, 상기 데이터제어신호 및 상기 영상데이터를 이용하여 데이터전압을 생성하는 데이터구동부와;
    상기 게이트제어신호를 이용하여 게이트전압을 생성하는 게이트구동부와;
    상기 게이트전압, 상기 데이터전압 및 상기 공통전압을 이용하여 영상을 표시하는 표시패널
    을 포함하고,
    상기 전원부의 지연부는 상기 하프 고전위전압을 지연시켜 상기 지연 하프 고전위전압으로 출력하는 표시장치.
KR1020170167627A 2017-12-07 2017-12-07 전원부 및 이를 포함하는 표시장치 KR102429263B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170167627A KR102429263B1 (ko) 2017-12-07 2017-12-07 전원부 및 이를 포함하는 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170167627A KR102429263B1 (ko) 2017-12-07 2017-12-07 전원부 및 이를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
KR20190067565A true KR20190067565A (ko) 2019-06-17
KR102429263B1 KR102429263B1 (ko) 2022-08-03

Family

ID=67064904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170167627A KR102429263B1 (ko) 2017-12-07 2017-12-07 전원부 및 이를 포함하는 표시장치

Country Status (1)

Country Link
KR (1) KR102429263B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020259450A1 (zh) * 2019-06-26 2020-12-30 京东方科技集团股份有限公司 防闪屏电路及方法、用于显示面板的驱动电路、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060099663A (ko) * 2005-03-14 2006-09-20 엘지.필립스 엘시디 주식회사 액정 표시장치의 구동장치 및 방법
KR20090127675A (ko) * 2008-06-09 2009-12-14 삼성전자주식회사 구동 장치, 이를 포함하는 액정표시장치 및 이의 구동방법
KR20150073702A (ko) * 2013-12-23 2015-07-01 엘지디스플레이 주식회사 액정표시장치
KR20150088598A (ko) * 2014-01-24 2015-08-03 삼성디스플레이 주식회사 데이터 구동부, 이를 구비하는 표시 장치 및 이를 이용하는 표시 패널의 구동 방법
KR20160083180A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 구동부 및 이를 포함하는 표시장치
KR20170035701A (ko) * 2015-09-23 2017-03-31 엘지디스플레이 주식회사 전원공급장치 및 이를 포함하는 표시장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060099663A (ko) * 2005-03-14 2006-09-20 엘지.필립스 엘시디 주식회사 액정 표시장치의 구동장치 및 방법
KR20090127675A (ko) * 2008-06-09 2009-12-14 삼성전자주식회사 구동 장치, 이를 포함하는 액정표시장치 및 이의 구동방법
KR20150073702A (ko) * 2013-12-23 2015-07-01 엘지디스플레이 주식회사 액정표시장치
KR20150088598A (ko) * 2014-01-24 2015-08-03 삼성디스플레이 주식회사 데이터 구동부, 이를 구비하는 표시 장치 및 이를 이용하는 표시 패널의 구동 방법
KR20160083180A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 구동부 및 이를 포함하는 표시장치
KR20170035701A (ko) * 2015-09-23 2017-03-31 엘지디스플레이 주식회사 전원공급장치 및 이를 포함하는 표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020259450A1 (zh) * 2019-06-26 2020-12-30 京东方科技集团股份有限公司 防闪屏电路及方法、用于显示面板的驱动电路、显示装置
US11605360B2 (en) 2019-06-26 2023-03-14 Hefei Boe Display Technology Co., Ltd. Circuit and method for preventing screen flickering, drive circuit for display panel, and display apparatus

Also Published As

Publication number Publication date
KR102429263B1 (ko) 2022-08-03

Similar Documents

Publication Publication Date Title
JP7114461B2 (ja) 画素回路、表示パネル、および駆動方法
KR102050581B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR101944465B1 (ko) 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치
US9368069B2 (en) Stage circuit and organic light emitting display device using the same
US10043432B2 (en) Emission driver and display device including the same
US8018451B2 (en) Liquid crystal display
KR101962432B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US8284150B2 (en) Shift register and organic light emitting display device using the same
KR101911489B1 (ko) 화소를 갖는 유기전계발광 표시장치와 그의 구동방법
US9240138B2 (en) Organic light emitting diode display device and method for driving the same
US20080106666A1 (en) Liquid crystal display
KR20080001378A (ko) 액정표시장치
US10157567B2 (en) Display apparatus and a method of operating the same
KR20180014328A (ko) 표시장치, 게이트 드라이버 및 게이트 드라이버의 구동 방법
US20190325806A1 (en) Display device driven with voltage to time converters
KR20170020651A (ko) 게이트구동부 및 이를 포함하는 표시장치
KR20150015682A (ko) 스테이지 및 이를 이용한 유기전계발광 표시장치
CN111063308A (zh) 显示设备
KR20160058278A (ko) 게이트구동부 및 이를 포함하는 터치표시장치
KR102429263B1 (ko) 전원부 및 이를 포함하는 표시장치
KR20160055336A (ko) 스캔 구동부와 이를 포함한 표시장치
KR20190079262A (ko) 표시장치와 이의 구동방법
US9153191B2 (en) Power management circuit and gate pulse modulation circuit thereof capable of increasing power conversion efficiency
US10140921B2 (en) EM signal control circuit, EM signal control method and organic light emitting display device
JP5937853B2 (ja) ガンマ補正電圧発生回路およびそれを備える電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant