JP5937853B2 - ガンマ補正電圧発生回路およびそれを備える電子機器 - Google Patents

Description

本発明は、表示パネルのガンマ補正のための電圧を生成するガンマ補正電圧発生回路、および、それを備える電子機器に関する。

有機ＥＬ（Electroluminescence）パネル、あるいは液晶パネルといった表示パネルは、複数のデータ線と、複数のデータ線と直交するように配置される複数の走査線と、データ線および走査線の交点にマトリクス状に配置された複数の画素回路とを備える。表示パネルを駆動するために、一般に、複数の走査線を順次選択するゲートドライバと、各データ線を駆動するソースドライバとが設けられる。ソースドライバは、発光階調に応じたアナログ電圧、すなわち階調電圧をデータ線に印加する。

たとえば特開２００９−１６２９３５号公報（特許文献１）は、消費電流あるいは回路面積を低減することを目的とした液晶ドライバ回路を開示する。この液晶ドライバ回路は、階調電圧生成回路を含む。この回路は、基準電圧生成回路からの複数の基準電圧を含む基準電圧群を利用して、階調電圧を生成する。

特開２００９−１６２９３５号公報

近年では、液晶パネルの大型化が進められるとともに、画像の倍速表示が採用される。このため、液晶パネルおよびソースドライバの発熱量が増大する傾向にある。このような課題を解決するために、電源電圧と接地電圧との間の中間の電圧（ＨＡＶＤＤ）をソースドライバに与えることが提案されている。この技術によれば、駆動電圧の範囲が、電源電圧から中間電圧までの範囲、および中間電圧から接地電圧までの範囲となる。駆動電圧の範囲を小さくすることによって、発熱量を低減することができる。

ソースドライバにガンマ補正電圧を供給する回路は、中間電圧ＨＡＶＤＤとは無関係にガンマ補正電圧階調電圧を発生させる。表示装置の起動時および電源遮断時（待機時であってもよい）には、ガンマ補正電圧と中間電圧ＨＡＶＤＤとの間の大小関係が、通常時の関係と逆転する可能性がある。ソースドライバの保護の観点から、このような逆転現象を回避することが望ましい。

本発明の目的は、起動時および電源遮断時にソースドライバの保護を図ることができるガンマ補正電圧供給回路および、それを備える電子機器を提供することである。

ある局面によれば、本発明は、表示パネルを駆動するための駆動回路に、表示パネルのガンマ補正のための電圧を供給する、ガンマ補正電圧発生回路である。駆動回路は、第１の電源電圧と接地電圧との間にある中間電圧によって上側チャネルと下側チャネルとに分けられた階調電圧を発生するように構成される。ガンマ補正電圧発生回路は、ガンマ補正電圧を設定するための設定データに基づいて、上側チャネルに対応する第１の補正電圧を発生させる第１の電圧発生部と、設定データに基づいて、下側チャネルに対応する第２の補正電圧を発生させる第２の電圧発生部と、第１の補正電圧の上限に対応する第１の基準電圧を発生させる第１のアンプと、第１の補正電圧の下限に対応する第２の基準電圧を発生させる第２のアンプと、第２の補正電圧の上限に対応する第３の基準電圧を発生させる第３のアンプと、第２の補正電圧の下限に対応する第４の基準電圧を発生させる第４のアンプと、ガンマ補正電圧発生回路の起動時および電源遮断時において、第１の電源電圧に対する比率が固定されるように、第１から第４の基準電圧をそれぞれ設定する第１から第４の電圧設定回路とを備える。第２の電圧設定回路は、第１の電源電圧に対する中間電圧の比率よりも大きい比率が得られるように、第２の基準電圧を設定する。第３の電圧設定回路は、第１の電源電圧に対する中間電圧の比率よりも小さい比率が得られるように、第３の基準電圧を設定する。

好ましくは、起動時において、第２の基準電圧が第１の下限電圧に等しくなるまで、第１から第４の電圧設定回路が、第１から第４の基準電圧をそれぞれ設定する。

好ましくは、起動時において、所定の期間が経過したにも関わらず第２の基準電圧が第１の下限電圧未満である場合には、第２の基準電圧が第２の下限電圧に等しくなるまで、第１から第４の電圧設定回路第１から第４の基準電圧をそれぞれ設定する。第２の下限電圧は、第１の下限電圧よりも低い。

好ましくは、電源遮断時において、第１の電源電圧が第１の低電圧状態に達した場合に、第１から第４の電圧設定回路が、第１から第４の基準電圧をそれぞれ設定する。

好ましくは、ガンマ補正電圧発生回路は、第２の電源電圧により駆動されるロジック回路をさらに備える。第２の電源電圧は、第１の電源電圧よりも低い。電源遮断時において、第１の電源電圧が第１の低電圧状態に達するよりも先に、第２の電源電圧が第２の低電圧状態に達した場合に、第１から第４の電圧設定回路が、第１から第４の基準電圧をそれぞれ設定する。

好ましくは、第１の基準電圧は、ガンマ補正電圧発生回路への入力電圧に等しい電圧である。電源遮断時において、第１の基準電圧のための入力電圧が第１の電源電圧よりも所定の電圧分高い場合に、第１から第４の電圧設定回路は第１から第４の基準電圧をそれぞれ設定する。

好ましくは、第１の電圧設定回路は、第１の基準電圧を第１の電源電圧に設定する。第４の電圧設定回路は、第４の基準電圧を接地電圧に設定する。

別の局面において、本発明は、電子機器であって、表示パネルと、表示パネルを駆動し、電源電圧と接地電圧との間にある中間電圧によって上側チャネルと下側チャネルとに分けられた階調電圧を発生するように構成された駆動回路と、駆動回路に、表示パネルのガンマ補正のための電圧を供給する、ガンマ補正電圧発生回路とを備える。ガンマ補正電圧発生回路は、ガンマ補正電圧を設定するための設定データに基づいて、上側チャネルに対応する第１の補正電圧を発生させる第１の電圧発生部と、設定データに基づいて、下側チャネルに対応する第２の補正電圧を発生させる第２の電圧発生部と、第１の補正電圧の上限に対応する第１の基準電圧を発生させる第１のアンプと、第１の補正電圧の下限に対応する第２の基準電圧を発生させる第２のアンプと、第２の補正電圧の上限に対応する第３の基準電圧を発生させる第３のアンプと、第２の補正電圧の下限に対応する第４の基準電圧を発生させる第３のアンプと、ガンマ補正電圧発生回路の起動時および電源遮断時において、第１の電源電圧に対する比率が固定されるように、第１から第４の基準電圧をそれぞれ設定する第１から第４の電圧設定回路とを備える。第２の電圧設定回路は、第１の電源電圧に対する中間電圧の比率よりも大きい比率が得られるように、第２の基準電圧を設定する。第３の電圧設定回路は、第１の電源電圧に対する中間電圧の比率よりも小さい比率が得られるように、第３の基準電圧を設定する。

本発明によれば、起動時および電源遮断時にソースドライバの保護を図ることができるガンマ補正電圧供給回路を実現できる。

本発明の１つの実施の形態に係るガンマ補正電圧発生回路５を搭載した電子機器１００の一例を示すブロック図である。 図１に示したガンマ補正電圧発生回路５の構成の一例を示したブロック図である。 上側チャネル出力部１９および下側チャネル出力部２０による電圧の設定を説明するための図である。 本発明の実施の形態に係るガンマ補正電圧発生回路の起動時の動作を説明するためのフローチャートである。 本発明の実施の形態に係るガンマ補正電圧発生回路の起動時の動作を説明するための別のフローチャートである。 本発明の実施の形態に係るガンマ補正電圧発生回路の起動時の動作を説明するための波形図である。 本発明の実施の形態に係るガンマ補正電圧発生回路の起動時の動作を説明するための別の波形図である。 本発明の実施の形態に係るガンマ補正電圧発生回路の起動時の動作を説明するためのさらに別の波形図である。 図８に示された動作に類似する動作を説明するための波形図である。 電源遮断時における、本発明の実施の形態に係るガンマ補正電圧発生回路の動作を説明する波形図である。 電源遮断時における、本発明の実施の形態に係るガンマ補正電圧発生回路の動作を説明する別の波形図である。 電源遮断時における、本発明の実施の形態に係るガンマ補正電圧発生回路の動作を説明するさらに別の波形図である。 本発明の実施の形態に係るガンマ補正電圧発生回路に含まれる入力保護回路の構成の一例を示した図である。 電源遮断時における、本発明の実施の形態に係るガンマ補正電圧発生回路の動作を説明するさらに別の波形図である。

以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。

図１は、本発明の１つの実施の形態に係るガンマ補正電圧発生回路５を搭載した電子機器１００の一例を示すブロック図である。図１を参照して、電子機器１００は、表示部１０１を有する。電子機器１００は、たとえば液晶テレビであるが、これに限定されるものではない。

表示部１０１は、液晶パネル１と、ソースドライバ２と、ゲートドライバ３と、タイミングコントローラ（ＴＣＯＮ）４と、ガンマ補正電圧発生回路５と、電源回路６とを含む。

液晶パネル１は、複数のデータ線と複数の走査線とを備える。データ線と走査線の交点には、画素回路が設けられる。ゲートドライバ３は、タイミングコントローラ４からの信号に応答して、複数の走査線を順次選択する。

ガンマ補正電圧発生回路５は、電源回路６からの電源電圧ＡＶＤＤを受けて、ガンマ補正電圧Ｖｏｕｔを発生させる。ガンマ補正電圧Ｖｏｕｔは、ソースドライバ２に入力される。ガンマ補正電圧発生回路５の動作は、後に詳細に説明される。この実施の形態では、ガンマ補正電圧発生回路５は、半導体集積回路によって実現される。

電源回路６は、正の電源電圧ＡＶＤＤ，ＤＶＤＤおよび中間電圧ＨＡＶＤＤを生成する。中間電圧ＨＡＶＤＤは、電源電圧ＡＶＤＤと、接地電圧ＧＮＤとの間の電圧である。電源電圧ＡＶＤＤは、ソースドライバ２およびガンマ補正電圧発生回路５に供給される。中間電圧ＨＡＶＤＤは、ソースドライバ２に供給される。電源電圧ＤＶＤＤは、タイミングコントローラ４およびガンマ補正電圧発生回路５に供給される。

ソースドライバ２は、ロジック信号をタイミングコントローラ４から受ける。このロジック信号は、液晶パネル１による画像の表示のタイミングを制御するための信号である。さらに、ソースドライバ２は、ガンマ補正電圧発生回路５からガンマ補正電圧Ｖｏｕｔを受けて、階調電圧を発生させる。これにより、ソースドライバ２において液晶パネル１のガンマ補正が実行される。ソースドライバ２は、階調電圧およびタイミングコントローラ４からのロジック信号により、データ線を駆動する。

電源電圧ＡＶＤＤは、本発明における「第１の電源電圧」に対応する。電源電圧ＤＶＤＤは、本発明における「第２の電源電圧」に対応する。中間電圧ＨＡＶＤＤは、本発明における「中間電圧」に対応する。

図２は、図１に示したガンマ補正電圧発生回路５の構成の一例を示したブロック図である。図２を参照して、ガンマ補正電圧発生回路５は、１４個の可変電圧および４個の基準電圧を出力する。以下では、基準電圧を「スタティック出力」と呼び、可変電圧を「プログラマブル出力」と呼ぶ場合がある。

ガンマ補正電圧発生回路５は、アンプ１１Ｈ，１１Ｌ，１２Ｈ，１２Ｌと、クランプ回路１３Ｈ，１３Ｌ，１４Ｈ，１４Ｌと、レジスタ１５Ｕ，１５Ｌと、インターフェイス回路１７と、制御回路１８と、上側チャネル出力部１９と、下側チャネル出力部２０とを含む。レジスタ１５Ｕ，１５Ｌと、インターフェイス回路１７と、制御回路１８とは、本発明のガンマ補正電圧発生回路が備える「ロジック回路」に含まれる。

アンプ１１Ｈ，１１Ｌ，１２Ｈ，１２Ｌは、端子ＲＥＦ_{U_H}，ＲＥＦ_{U_L，}ＲＥＦ_{L_H，}ＲＥＦ_{L_L}のそれぞれから電圧を受ける。端子ＲＥＦ_{U_H}，ＲＥＦ_{U_L，}ＲＥＦ_{L_H，}ＲＥＦ_{L_L}の各々の入力電圧は、電源電圧ＡＶＤＤを分圧することによって得られる。

クランプ回路１３Ｈ，１３Ｌ，１４Ｈ，１４Ｌのオン時には、アンプ１１Ｈ，１１Ｌ，１２Ｈ，１２Ｌがオフする。逆に、クランプ回路１３Ｈ，１３Ｌ，１４Ｈ，１４Ｌのオフ時には、アンプ１１Ｈ，１１Ｌ，１２Ｈ，１２Ｌがオンする。アンプ１１Ｈ，１１Ｌ，１２Ｈ，１２Ｌのオン時において、アンプ１１Ｈ，１１Ｌ，１２Ｈ，１２Ｌは、端子ＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}，ＯＵＴ＿ＲＥＦ_{L_L}のそれぞれを介して電圧を出力する。この場合、端子ＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}，ＯＵＴ＿ＲＥＦ_{L_L}の電圧と、端子ＲＥＦ_{U_H}，ＲＥＦ_{U_L，}ＲＥＦ_{L_H，}ＲＥＦ_{L_L}の電圧とはそれぞれ等しい。クランプ回路１３Ｈ，１３Ｌ，１４Ｈ，１４Ｌおよびアンプ１１Ｈ，１１Ｌ，１２Ｈ，１２Ｌは、制御回路１８によって制御される。

クランプ回路１３Ｈ，１３Ｌ，１４Ｈ，１４Ｌは、それぞれ、本発明の第１の電圧設定回路、第２の電圧設定回路、第３の電圧設定回路、第４の電圧設定回路に対応する。ガンマ補正電圧発生回路５の起動時および電源遮断時において、クランプ回路１３Ｈ，１３Ｌ，１４Ｈ，１４Ｌは、電源電圧ＡＶＤＤに対する比率が固定されるように、端子ＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}，ＯＵＴ＿ＲＥＦ_{L_L}の電圧をそれぞれ設定する。

具体的には、端子ＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}，ＯＵＴ＿ＲＥＦ_{L_L}の電圧が、ＡＶＤＤ，ＡＶＤＤ×３／４，ＡＶＤＤ×１／４，ＧＮＤにそれぞれクランプされる。すなわち、クランプ回路１３Ｈは、電源電圧ＡＶＤＤに対する比率が１となるように端子ＯＵＴ＿ＲＥＦ_{U_H}の電圧を設定する。クランプ回路１３Ｌは、電源電圧ＡＶＤＤに対する比率が３／４となるように端子ＯＵＴ＿ＲＥＦ_{U_L}の電圧を設定する。クランプ回路１４Ｈは、電源電圧ＡＶＤＤに対する比率が１／４となるように端子ＯＵＴ＿ＲＥＦ_{L_H}の電圧を設定する。クランプ回路１４Ｌは、電源電圧ＡＶＤＤに対する比率が、たとえば０となるように端子ＯＵＴ＿ＲＥＦ_{L_L}の電圧を設定する。なお、上述の基準電圧の設定は一例であり、基準電圧は上述のように限定されるものではない。

以下の説明において「電圧をクランプする（設定する）」との表現は、電源電圧ＡＶＤＤに対する比率が一定となるように基準電圧を設定することを意味する。

中間電圧ＨＡＶＤＤ（図１参照）は、たとえばＨＡＶＤＤ＝ＡＶＤＤ／２との関係にあるように、電源回路６（図１を参照）によって制御される。クランプ回路１３Ｌは、電源電圧ＡＶＤＤに対する中間電圧ＨＡＶＤＤの比率（１／２）よりも大きい比率（３／４）が得られるように、端子ＯＵＴ＿ＲＥＦ_{U_L}の電圧を設定する。クランプ回路１４Ｈは、電源電圧ＡＶＤＤに対する中間電圧ＨＡＶＤＤの比率（１／２）よりも小さい比率（１／４）が得られるように、端子ＯＵＴ＿ＲＥＦ_{L_H}の電圧を設定する。このような設定により、起動時および電源遮断時において、（端子ＯＵＴ＿ＲＥＦ_{U_L}の電圧）＞ＨＡＶＤＤの関係および（端子ＯＵＴ＿ＲＥＦ_{L_H}の電圧）＜ＨＡＶＤＤの関係を保つことができる。したがって、ソースドライバ２を保護することができる。

クランプ回路１３Ｌとクランプ回路１４Ｈとの間での比率の差が大きいほど好ましい。これにより、中間電圧ＨＡＶＤＤの設定範囲が広い場合であっても、（端子ＯＵＴ＿ＲＥＦ_{U_L}の電圧）＞ＨＡＶＤＤの関係および（端子ＯＵＴ＿ＲＥＦ_{L_H}の電圧）＜ＨＡＶＤＤの関係を保つことができる。言い換えると、中間電圧ＨＡＶＤＤの設定範囲を広げることができる。

レジスタ１５Ｕ，１５Ｌはインターフェイス回路１７を通じて外部から入力されたガンマ補正データを一時的に記憶する。レジスタ１５Ｕに記憶されたデータは、上側チャネル出力部１９に与えられる。レジスタ１５Ｌに記憶されたデータは、下側チャネル出力部２０に与えられる。

インターフェイス回路１７は、外部からのデータを受け付ける。たとえばインターフェイス回路１７は、シリアルインターフェイスである。シリアル通信の具体的な方式およびインターフェイス回路１７の種類は特に限定されるものではない。たとえばインターフェイス回路１７は、Ｉ２Ｃインターフェイス回路によって構成することができる。

制御回路１８は、電源電圧ＡＶＤＤ，ＤＶＤＤおよび、端子ＲＥＦ_{U_H}に入力された電圧および端子ＲＥＦ_{U_L}に入力された電圧を受ける。図２では、端子ＲＥＦ_{U_H}および端子ＲＥＦ_{U_L}に入力されて、制御回路１８が受ける電圧を、それぞれＲＥＦ_{U_H}およびＲＥＦ_{U_L}と示す。ガンマ補正電圧発生回路５の起動時に、制御回路１８は、端子ＲＥＦ_{U_L}の電圧に基づいて、アンプ１１Ｈ，１１Ｌ，１２Ｈ，１２Ｌおよびクランプ回路１３Ｈ，１３Ｌ，１４Ｈ，１４Ｌを制御する。電源遮断時において、制御回路１８は、電源電圧ＡＶＤＤ，ＤＶＤＤの各々が低電圧状態に達したか否かを判定する。電源電圧ＡＶＤＤあるいは電源電圧ＤＶＤＤが低電圧状態に達した場合に、制御回路１８は、アンプ１１Ｈ，１１Ｌ，１２Ｈ，１２Ｌをオフするとともにクランプ回路１３Ｈ，１３Ｌ，１４Ｈ，１４Ｌをオンする。さらに、電源遮断時において、制御回路１８は、端子ＲＥＦ_{U_H}の電圧が電源電圧ＡＶＤＤよりも所定の電圧分高くなった場合にも、アンプ１１Ｈ，１１Ｌ，１２Ｈ，１２Ｌをオフするとともにクランプ回路１３Ｈ，１３Ｌ，１４Ｈ，１４Ｌをオンする。

上側チャネル出力部１９は、レジスタ１５Ｕに設定されたデータに基づいて、ソースドライバ２の上側チャネルに対応する第１の補正電圧（Ｖｏｕｔ１〜Ｖｏｕｔ７）を発生させる。下側チャネル出力部２０は、レジスタ１５Ｌに設定されたデータに基づいて、ソースドライバ２の下側チャネルに対応する第２の補正電圧（Ｖｏｕｔ８〜Ｖｏｕｔ１４）を発生させる。上側チャネルは、中間電圧ＨＡＶＤＤよりも高電圧側のチャネルである。下側チャネルは、中間電圧ＨＡＶＤＤよりも低電圧側のチャネルである。

上側チャネル出力部１９および下側チャネル出力部２０の各々は、７個のＤ／Ａ変換器ＤＡＣと、７個のＤ／Ａ変換器にそれぞれ対応する７個のアンプＡＭＰとを含む。レジスタ１５Ｕ，１５Ｌが設定されるまでは、各アンプが高インピーダンス状態に保たれる。レジスタ１５Ｕ，１５Ｌが設定されることにより、上側チャネル出力部１９および下側チャネル出力部２０の各々は、７個の可変電圧を出力する。Ｄ／Ａ変換器ＤＡＣは、たとえば８ビットＤＡＣである。Ｄ／Ａ変換器ＤＡＣは、入力されたデジタルデータをアナログ電圧に変換する。このアナログ電圧は、アンプＡＭＰによって出力される。アンプＡＭＰは、ガンマ補正電圧発生回路５の電流駆動能力を高める機能を担う。

ソースドライバ２は、第１の補正電圧（Ｖｏｕｔ１〜Ｖｏｕｔ７）および第２の補正電圧（Ｖｏｕｔ８〜Ｖｏｕｔ１４）を受けて、上側チャネルおよび下側チャネルに分けられた階調電圧を生成する。この目的のため、ソースドライバ２は、抵抗分圧回路を構成する複数の抵抗２２と、複数の抵抗２２の接続点に接続されたアンプ２１とを含む。複数の抵抗２２および複数のアンプ２１によって生成された階調電圧は、図示しない後段の回路へと送られる。

図３は、上側チャネル出力部１９および下側チャネル出力部２０による電圧の設定を説明するための図である。図３を参照して、電圧Ｖｏｕｔ１〜Ｖｏｕｔ１４は以下の式（１），（２）に従って設定される。以下の式（１）、（２）において、ＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}，ＯＵＴ＿ＲＥＦ_{L_L}は、それぞれ、端子ＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}，ＯＵＴ＿ＲＥＦ_{L_L}の電圧を示す。同様に、以後説明する図において、端子ＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}，ＯＵＴ＿ＲＥＦ_{L_L}の電圧を、それぞれＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}，ＯＵＴ＿ＲＥＦ_{L_L}と示す。

Ｖｏｕｔ１からＶｏｕｔ７まで：Ｖｏｕｔ＝ＯＵＴ＿ＲＥＦ_{U_L}＋［（ＯＵＴ＿ＲＥＦ_{U_H}−ＯＵＴ＿ＲＥＦ_{U_L}）×Ｄ／２５５］ ・・・（１）
Ｖｏｕｔ８からＶｏｕｔ１４まで：Ｖｏｕｔ＝ＯＵＴ＿ＲＥＦ_{L_L}＋［（ＯＵＴ＿ＲＥＦ_{L_H}−ＯＵＴ＿ＲＥＦ_{L_L}）×Ｄ／２５５］ ・・・（２）
なお、０≦Ｄ≦２５５である。

図４は、本発明の実施の形態に係るガンマ補正電圧発生回路の起動時の動作を説明するためのフローチャートである。図２および図４を参照して、ステップＳ１において、クランプ回路１３Ｈ，１３Ｌ，１４Ｈ，１４Ｌが端子ＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}，ＯＵＴ＿ＲＥＦ_{L_L}の電圧をそれぞれクランプする。

ステップＳ２において、制御回路１８は、端子ＲＥＦ_{U_L}の電圧（第２の基準電圧）をＡＶＤＤ／２（第１の下限電圧）と比較する。（端子ＲＥＦ_{U_L}の電圧）≧ＡＶＤＤ×１／２の場合、ステップＳ５において、制御回路１８は、アンプ１１Ｈ，１１Ｌ，１２Ｈ，１２Ｌの出力（スタティック出力）をオンする。

（端子ＲＥＦ_{U_L}の電圧）＜ＡＶＤＤ／２の場合、制御回路１８は、電源電圧ＡＶＤＤの起動からの経過時間が所定の期間（Ｔ（ｍｓ））に達したかどうかを判定する。「電源電圧ＡＶＤＤの起動」とは、電源電圧ＡＶＤＤが立上がることを意味する。経過時間がＴ未満である場合、処理はステップＳ２に戻される。経過時間がＴに達するまでに、端子ＲＥＦ_{U_L}の電圧がＡＶＤＤ／２以上になった場合、処理はステップＳ５に進む。

（端子ＲＥＦ_{U_L}の電圧）＜ＡＶＤＤ／２であり、電源電圧ＡＶＤＤの起動からの経過時間がＴ以上である場合、処理はステップＳ４に進む。ステップＳ４において、制御回路１８は、端子ＲＥＦ_{U_L}の電圧をＡＶＤＤ／４（第２の基準電圧）と比較する。（端子ＲＥＦ_{U_L}の電圧）＜ＡＶＤＤ／４の場合、ステップＳ４の処理が繰り返される。（端子ＲＥＦ_{U_L}の電圧）≧１／４×ＡＶＤＤの場合、処理はステップＳ５に進む。

図５は、本発明の実施の形態に係るガンマ補正電圧発生回路の起動時の動作を説明するための別のフローチャートである。図２および図５を参照して、ステップＳ１１において、上側チャネル出力部１９および下側チャネル出力部２０の各々のアンプが高インピーダンス状態に設定される。すなわち、各アンプの出力がプルアップされる。

ステップＳ１２において、レジスタ１５Ｕ，１５Ｌにデータが設定されたかどうかが確認される。レジスタ１５Ｕ，１５Ｌにデータが設定されていない場合、ステップＳ１２の処理が繰り返される。インターフェイス回路１７を通じてレジスタ１５Ｕ，１５Ｌにデータが設定された場合、処理はステップＳ１３に進む。

ステップＳ１３において、アンプ１１Ｈ，１１Ｌ，１２Ｈ，１２Ｌの出力（スタティック出力）がオンしているかどうかが確認される。アンプ１１Ｈ，１１Ｌ，１２Ｈ，１２Ｌの出力がオフの場合、ステップＳ１３の処理が繰り返される。アンプ１１Ｈ，１１Ｌ，１２Ｈ，１２Ｌの出力がオンの場合、ステップＳ１４において、上側チャネル出力部１９および下側チャネル出力部２０の各々のアンプの出力（プログラマブル出力）がオンする。

次に、図４および図５によって説明された動作を、より詳細に説明する。なお、電源電圧ＤＶＤＤ，ＡＶＤＤおよび中間電圧ＨＡＶＤＤは、図１に示された電源回路６によって制御される。

図６は、本発明の実施の形態に係るガンマ補正電圧発生回路の起動時の動作を説明するための波形図である。この動作は、図４のステップＳ１，Ｓ２，Ｓ５の処理に対応する。図６を参照して、まず、電源電圧ＤＶＤＤが立ち上がる。時刻ｔ１において、電源電圧ＤＶＤＤが、ＤＶＤＤ用の下限値を上回る。

次に、電源電圧ＡＶＤＤが立ち上がる。電源電圧ＡＶＤＤの起動時には、アンプ１１Ｈ，１１Ｌ，１２Ｈ，１２Ｌの出力がオフしている。したがって、端子ＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}，ＯＵＴ＿ＲＥＦ_{L_L}の電圧は、それぞれ、ＡＶＤＤ，ＡＶＤＤ×３／４，ＡＶＤＤ×１／４，ＧＮＤにクランプされる。

電源電圧ＡＶＤＤの上昇にともない、端子ＲＥＦ_{U_H}，ＲＥＦ_{U_L}，ＲＥＦ_{L_H}，ＲＥＦ_{L_L}の電圧が上昇する。端子ＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}，ＯＵＴ＿ＲＥＦ_{L_L}の電圧は、それぞれ、ＡＶＤＤ，ＡＶＤＤ×３／４，ＡＶＤＤ×１／４，ＧＮＤにクランプされているが、ＡＶＤＤが上昇する。これにより、端子ＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}の電圧が上昇する。

時刻ｔ２において、電源電圧ＡＶＤＤがＡＶＤＤ用の下限値を上回る。時刻ｔ２以後、電源電圧ＡＶＤＤは、あるレベルに一旦保たれる。時刻ｔ３において、電源電圧ＡＶＤＤは、再び上昇する。

時刻ｔ４において、（端子ＲＥＦ_{U_L}の電圧）≧ＡＶＤＤ×１／２となる。それにより、アンプ１１Ｈ，１１Ｌ，１２Ｈ，１２Ｌの出力がオンする。時刻ｔ４以後、端子ＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}，ＯＵＴ＿ＲＥＦ_{L_L}の電圧は、それぞれ、端子ＲＥＦ_{U_H}，ＲＥＦ_{U_L}，ＲＥＦ_{L_H}，ＲＥＦ_{L_L}の電圧と等しくなるように設定される。

時刻ｔ１から時刻ｔ４までの期間では、（端子ＲＥＦ_{U_L}の電圧）＜ＡＶＤＤ×１／２である。図６に示されるように、この期間では、中間電圧ＨＡＶＤＤが端子ＲＥＦ_{L_H}の電圧を下回る可能性、あるいは中間電圧ＨＡＶＤＤが端子ＲＥＦ_{U_L}の電圧を上回る可能性がある。

仮に、クランプ回路１３Ｈ，１３Ｌ，１４Ｈ，１４Ｌが省略され、端子ＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}，ＯＵＴ＿ＲＥＦ_{L_L}の電圧が、常に、端子ＲＥＦ_{U_H}，ＲＥＦ_{U_L}，ＲＥＦ_{L_H}，ＲＥＦ_{L_L}の電圧にそれぞれ等しいものとする。上記のように中間電圧ＨＡＶＤＤが変化した場合、ソースドライバ２において、ＨＡＶＤＤ＜（端子ＲＥＦ_{L_H}の電圧）あるいはＨＡＶＤＤ＞（端子ＲＥＦ_{U_L}の電圧）となる可能性がある。ソースドライバ２が起動していない（タイミングコントローラ４からロジック信号が送られていない）状態において、ＨＡＶＤＤ＜（端子ＲＥＦ_{L_H}の電圧）あるいはＨＡＶＤＤ＞（端子ＲＥＦ_{U_L}の電圧）である場合、ソースドライバ２のアンプ２１が損傷する可能性がある。

上記のように、この実施の形態では、起動時において、第２の基準電圧（端子ＲＥＦ_{U_L}の電圧）が第１の下限電圧（ＡＶＤＤ×１／２）に等しくなるまで、クランプ回路１３Ｈ，１３Ｌ，１４Ｈ，１４Ｌが、端子ＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}，ＯＵＴ＿ＲＥＦ_{L_L}の電圧をそれぞれクランプする。具体的には、端子ＯＵＴ＿ＲＥＦ_{U_H}の電圧は３／４×ＡＶＤＤに設定され、端子ＯＵＴ＿ＲＥＦ_{U_L}の電圧は１／４×ＡＶＤＤに設定される。ＡＶＤＤ／４＜ＨＡＶＤＤ＜ＡＶＤＤ×３／４であれば、（端子ＯＵＴ＿ＲＥＦ_{U_L}の電圧）＞ＨＡＶＤＤの関係および（端子ＯＵＴ＿ＲＥＦ_{L_H}の電圧）＜ＨＡＶＤＤの関係を保つことができる。言い換えると、中間電圧ＨＡＶＤＤの設定範囲を広げることができる。したがって、この実施の形態によれば、ソースドライバの保護を図ることができる。さらに、中間電圧ＨＡＶＤＤの範囲を広げることもできる。

図７は、本発明の実施の形態に係るガンマ補正電圧発生回路の起動時の動作を説明するための別の波形図である。この動作は、図４のステップＳ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５の処理に対応する。図７を参照して、時刻ｔ１，ｔ２，ｔ３は、図６に示された時刻ｔ１，ｔ２，ｔ３にそれぞれ対応する。時刻ｔ５以前の動作は、上述した、時刻ｔ４以前の動作と同じである。ただし、時刻ｔ５は、時刻ｔ２から所定の期間Ｔが経過した時点に対応する。

時刻ｔ５において（端子ＲＥＦ_{U_L}の電圧）＜ＡＶＤＤ×１／２である。しかしながら、（端子ＲＥＦ_{U_L}の電圧）≧ＡＶＤＤ×１／４である。したがって、時刻ｔ５においてアンプ１１Ｈ，１１Ｌ，１２Ｈ，１２Ｌの出力がオンする。

図７に示されるように、起動時において、所定の期間Ｔが経過したにも関わらず端子ＲＥＦ_{U_L}の電圧）、すなわち第２の基準電圧がＡＶＤＤ／２（第１の下限電圧）未満である。この場合には、端子ＲＥＦ_{U_L}の電圧がＡＶＤＤ／４（第２の下限電圧）に等しくなるまで、クランプ回路１３Ｈ，１３Ｌ，１４Ｈ，１４Ｌが、端子ＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}，ＯＵＴ＿ＲＥＦ_{L_L}の電圧をそれぞれクランプする。図７に示された例では、所定の期間Ｔが経過した時点において（端子ＲＥＦ_{U_L}の電圧）≧ＡＶＤＤ／４である。したがって時刻ｔ５において、クランプ回路１３Ｈ，１３Ｌ，１４Ｈ，１４Ｌがオフするとともにアンプ１１Ｈ，１１Ｌ，１２Ｈ，１２Ｌがオンする。ただし、（端子ＲＥＦ_{U_L}の電圧）≧ＡＶＤＤ／４となる時刻が時刻ｔ５よりも後である場合には、その時刻においてクランプ回路１３Ｈ，１３Ｌ，１４Ｈ，１４Ｌがオフするとともにアンプ１１Ｈ，１１Ｌ，１２Ｈ，１２Ｌがオンする。

図８は、本発明の実施の形態に係るガンマ補正電圧発生回路の起動時の動作を説明するためのさらに別の波形図である。この動作は、図５のステップＳ１１〜Ｓ１４の処理に対応する。図８を参照して、時刻ｔ１において、電源電圧ＤＶＤＤがＤＶＤＤ用の下限値を上回る。これによりインターフェイス回路１７が起動される。時刻ｔａから時刻ｔｂまでの間の期間にインターフェイス回路１７にデータが入力される。これによりレジスタ１５Ｕ，１５Ｌにデータが設定される。レジスタ１５Ｕ，１５Ｌにデータが設定されることにより、上側チャネル出力部１９および下側チャネル出力部２０の各々のアンプＡＭＰは、電圧（プログラマブル出力）を出力可能な状態となる。

時刻ｔ２，ｔ３，ｔ４は、図６に示された時刻ｔ２，ｔ３，ｔ４にそれぞれ対応する。時刻ｔ２から時刻ｔ４までの期間には、電圧Ｖｏｕｔ１〜Ｖｏｕｔ１４は、ソースドライバ２の内部の抵抗分圧回路によって決定される。時刻ｔ４において、アンプ１１Ｈ，１１Ｌ，１２Ｈ，１２Ｌの出力がオンする。これにより、上側チャネル出力部１９および下側チャネル出力部２０の各々のアンプＡＭＰは、レジスタ１５Ｕ，１５Ｌに設定された電圧を出力する。

図９は、図８に示された動作に類似する動作を説明するための波形図である。図８および図９を参照して、時刻ｔ４の後、時刻ｔｃから時刻ｔｄまでの間の期間に、インターフェイス回路１７にデータが入力されて、レジスタ１５Ｕ，１５Ｌにデータが設定される。この点で図９により説明される動作は図８により説明された動作と異なる。レジスタ１５Ｕ，１５Ｌへのデータの設定が完了した時点から、上側チャネル出力部１９および下側チャネル出力部２０の各々のアンプＡＭＰの出力がオンする。

図１０は、電源遮断時における、本発明の実施の形態に係るガンマ補正電圧発生回路の動作を説明する波形図である。図１０を参照して、時刻ｔ１１において、電源回路６からガンマ補正電圧発生回路５への電源電圧ＡＶＤＤの供給が停止される。これにより電源電圧ＡＶＤＤが、時刻ｔ１１から低下する。

時刻ｔ１２において電源電圧ＡＶＤＤの値が下限値を下回る。すなわち電源電圧ＡＶＤＤが低電圧状態となる。この場合に、制御回路１８は、アンプ１１Ｈ，１１Ｌ，１２Ｈ，１２Ｌの出力をオフするとともにクランプ回路１３Ｈ，１３Ｌ，１４Ｈ，１４Ｌをオンする。時刻ｔ１２以後、端子ＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}，ＯＵＴ＿ＲＥＦ_{L_L}の電圧が、ＡＶＤＤ，ＡＶＤＤ×３／４，ＡＶＤＤ×１／４，ＧＮＤにそれぞれクランプされる。

なお、時刻ｔ１３において電源電圧ＤＶＤＤが下限値を下回る。このため、インターフェイス回路１７の電源電圧も立ち下がる。

図１１は、電源電圧ＡＶＤＤのオフ時における、本発明の実施の形態に係るガンマ補正電圧発生回路の動作を説明する別の波形図である。図１１を参照して、電源回路６が電源電圧ＡＶＤＤ，ＤＶＤＤをオフする。電源電圧ＡＶＤＤは電源電圧ＤＶＤＤと同じタイミングで低下する。時刻ｔ１３において電源電圧ＤＶＤＤの値が下限値を下回る。すなわち電源電圧ＤＶＤＤが低電圧状態（第２の低電圧状態）となる。しかし、電源電圧ＡＶＤＤは、時刻ｔ１３において下限値をまだ下回っていない。電源電圧ＤＶＤＤは電源電圧ＡＶＤＤよりも低い。このため、電源電圧ＤＶＤＤが電源電圧ＡＶＤＤよりも先に低電圧状態となることが起こる。

このような場合、ガンマ補正電圧発生回路５は、時刻ｔ１３において、アンプ１１Ｈ，１１Ｌ，１２Ｈ，１２Ｌの出力をオフするとともにクランプ回路１３Ｈ，１３Ｌ，１４Ｈ，１４Ｌをオンする。したがって、時刻ｔ１３以後、端子ＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}，ＯＵＴ＿ＲＥＦ_{L_L}の電圧が、ＡＶＤＤ，ＡＶＤＤ×３／４，ＡＶＤＤ×１／４，ＧＮＤにそれぞれクランプされる。

図１０に示されるように、この実施の形態では、電源遮断時において、電源電圧ＡＶＤＤが低電圧状態（第１の低電圧状態）に達した場合に、クランプ回路１３Ｈ，１３Ｌ，１４Ｈ，１４Ｌが、端子ＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}，ＯＵＴ＿ＲＥＦ_{L_L}の電圧をそれぞれ設定する。また、図１１に示されるように、電源電圧ＡＶＤＤが第１の低電圧状態に達するよりも先に、電源電圧ＤＶＤＤが第２の低電圧状態に達した場合にも、クランプ回路１３Ｈ，１３Ｌ，１４Ｈ，１４Ｌが、端子ＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}，ＯＵＴ＿ＲＥＦ_{L_L}の電圧をそれぞれ設定する。

このように電源遮断時にもクランプ回路１３Ｈ，１３Ｌ，１４Ｈ，１４Ｌが、端子ＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}，ＯＵＴ＿ＲＥＦ_{L_L}の電圧をそれぞれ設定する。ＡＶＤＤ／４＜ＨＡＶＤＤ＜ＡＶＤＤ×３／４であれば、電源遮断時に（端子ＯＵＴ＿ＲＥＦ_{U_L}の電圧）＞ＨＡＶＤＤの関係および（端子ＯＵＴ＿ＲＥＦ_{L_H}の電圧）＜ＨＡＶＤＤの関係を保つことができる。

図１２は、電源電圧ＡＶＤＤのオフ時における、本発明の実施の形態に係るガンマ補正電圧発生回路の動作を説明する、さらに別の波形図である。図１２を参照して、電源電圧ＡＶＤＤが急速に低下する。時刻ｔ１２ａにおいて、電源電圧ＡＶＤＤが下限値を下回る。一方、コンデンサ（図２参照）が電荷を蓄積しているため、端子ＲＥＦ_{U_H}，ＲＥＦ_{U_L}，ＲＥＦ_{L_H}，ＲＥＦ_{L_L}の各々の電圧は、電源電圧ＡＶＤＤに比べて緩やかに低下する。

中間電圧ＨＡＶＤＤは、たとえばＡＶＤＤ／２に設定されているとする。図１２に示されるように、端子ＲＥＦ_{U_L}，ＲＥＦ_{L_H}の各々の電圧が緩やかに低下する。このために、中間電圧ＨＡＶＤＤ（＝ＡＶＤＤ／２）が端子ＲＥＦ_{L_H}の電圧を下回る可能性がある。

この実施の形態では、電源遮断時に電源電圧ＡＶＤＤが下限値を下回ったときに、端子ＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}，ＯＵＴ＿ＲＥＦ_{L_L}の電圧が、ＡＶＤＤ，ＡＶＤＤ×３／４，ＡＶＤＤ×１／４，ＧＮＤにそれぞれクランプされる。したがって、電源遮断時に（端子ＯＵＴ＿ＲＥＦ_{U_L}の電圧）＞ＨＡＶＤＤの関係および（端子ＯＵＴ＿ＲＥＦ_{L_H}の電圧）＜ＨＡＶＤＤの関係を保つことができる。図１２に示されるように、電源電圧ＡＶＤＤが急速に低下する場合であっても、中間電圧ＨＡＶＤＤ（＝ＡＶＤＤ／２）が端子ＲＥＦ_{L_H}の電圧を下回ることを防ぐことができる。これによりソースドライバ２の保護を図ることができる。

また、電源遮断時に、端子ＲＥＦ_{U_H}の電圧が電源電圧ＡＶＤＤより高くなる可能性がある。この実施の形態によれば、そのような場合にソースドライバ２の保護を図ることができる。

図１３は、本発明の実施の形態に係るガンマ補正電圧発生回路に含まれる入力保護回路の構成の一例を示した図である。図１３を参照して、端子３５は、電源電圧ＡＶＤＤを受ける端子である。端子３６は、端子ＲＥＦ_{U_H}に対応する。端子３６に入力される電圧を、図１３ではＲＥＦ_{U_H}と表す。また、図１３の説明において、端子３６（端子ＲＥＦ_{U_H}）に入力される電圧を電圧ＲＥＦ_{U_H}と表す。端子３５および端子３６の間に入力保護用のダイオードＤ１，Ｄ２が接続される。さらに、端子３６と接地ノードとの間には入力保護用のダイオードＤ３が接続される。さらに、端子３６は、ダイオードＤ４を介して、カレントミラー回路３１の一方のＰＭＯＳトランジスタＭ１のソースに接続される。ＰＭＯＳトランジスタＭ１のドレインはフィルタ３３に接続される。

カレントミラー回路３１の他方のＰＭＯＳトランジスタＭ２のソースは、電源電圧ＡＶＤＤを受ける。ＰＭＯＳトランジスタＭ２のドレインは、電流源３２に接続される。

端子ＲＥＦ_{U_H}（端子３６）の電圧が電源電圧ＡＶＤＤよりも、ダイオードＤ４の順方向電圧Ｖｆだけ高い場合、ダイオードＤ４が導通する。これにより、フィルタ３３の出力が発生する。

図１４は、電源電圧ＡＶＤＤのオフ時における、本発明の実施の形態に係るガンマ補正電圧発生回路の動作を説明するさらに別の波形図である。図１４を参照して、時刻ｔ１２ａにおいて、端子ＲＥＦ_{U_H}の電圧がダイオードＤ４の順方向電圧Ｖｆだけ電源電圧ＡＶＤＤよりも高くなる。このような場合にもクランプ回路１３Ｈ，１３Ｌ，１４Ｈ，１４Ｌによって、端子ＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}，ＯＵＴ＿ＲＥＦ_{L_L}の電圧が、それぞれ、ＡＶＤＤ，ＡＶＤＤ×３／４，ＡＶＤＤ×１／４，ＧＮＤにクランプされる。

したがって、（端子ＯＵＴ＿ＲＥＦ_{U_L}の電圧）＞ＨＡＶＤＤの関係および（端子ＯＵＴ＿ＲＥＦ_{L_H}の電圧）＜ＨＡＶＤＤの関係を保つことができる。

このように電源遮断時において、端子ＲＥＦ_{U_H}の入力電圧が、電源電圧ＡＶＤＤよりも所定の電圧分（Ｖｆ）高い場合に、クランプ回路１３Ｈ，１３Ｌ，１４Ｈ，１４Ｌが、端子ＯＵＴ＿ＲＥＦ_{U_H}，ＯＵＴ＿ＲＥＦ_{U_L}，ＯＵＴ＿ＲＥＦ_{L_H}，ＯＵＴ＿ＲＥＦ_{L_L}の電圧をそれぞれ設定する。これにより（端子ＯＵＴ＿ＲＥＦ_{U_L}の電圧）＞ＨＡＶＤＤの関係および（端子ＯＵＴ＿ＲＥＦ_{L_H}の電圧）＜ＨＡＶＤＤの関係を保つことができる。

なお、上記の実施の形態において、表示パネルの一例として液晶パネルを示した。しかし表示パネルは液晶パネルに限定されるものではなく、たとえばＥＬパネルであってもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 液晶パネル、２ ソースドライバ、３ ゲートドライバ、４ タイミングコントローラ、５ ガンマ補正電圧発生回路、６ 電源回路、１１Ｈ，１１Ｌ，１２Ｈ，１２Ｌ，２１，ＡＭＰ アンプ、１３Ｈ，１３Ｌ，１４Ｈ，１４Ｌ クランプ回路、１５Ｕ，１５Ｌ レジスタ、１７ インターフェイス回路、１８ 制御回路、１９ 上側チャネル出力部、２０ 下側チャネル出力部、２２ 抵抗、３１ カレントミラー回路、３２ 電流源、３３ フィルタ、３５，３６ 端子、１００ 電子機器、１０１ 表示部、Ｄ１〜Ｄ４ ダイオード、ＤＡＣ Ｄ／Ａ変換器、Ｍ１，Ｍ２ ＰＭＯＳトランジスタ。

Claims (7)

1. 表示パネルを駆動するための駆動回路に、前記表示パネルのガンマ補正のための電圧を供給する、ガンマ補正電圧発生回路であって、前記駆動回路は、第１の電源電圧と接地電圧との間にある中間電圧によって上側チャネルと下側チャネルとに分けられた階調電圧を発生するように構成され、
   前記ガンマ補正電圧発生回路は、
   ガンマ補正電圧を設定するための設定データに基づいて、前記上側チャネルに対応する第１の補正電圧を発生させる第１の電圧発生部と、
   前記設定データに基づいて、前記下側チャネルに対応する第２の補正電圧を発生させる第２の電圧発生部と、
   前記第１の補正電圧の上限に対応する第１の基準電圧を発生させる第１のアンプと、
   前記第１の補正電圧の下限に対応する第２の基準電圧を発生させる第２のアンプと、
   前記第２の補正電圧の上限に対応する第３の基準電圧を発生させる第３のアンプと、
   前記第２の補正電圧の下限に対応する第４の基準電圧を発生させる第４のアンプと、
   前記ガンマ補正電圧発生回路の起動時および電源遮断時において、前記第１の電源電圧に対する比率が固定されるように、前記第１から第４の基準電圧をそれぞれ設定する第１から第４の電圧設定回路とを備え、
   前記第２の電圧設定回路は、前記第１の電源電圧に対する前記中間電圧の比率よりも大きい比率が得られるように、前記第２の基準電圧を設定し、
   前記第３の電圧設定回路は、前記第１の電源電圧に対する前記中間電圧の比率よりも小さい比率が得られるように、前記第３の基準電圧を設定し、
   前記電源遮断時において、前記第１の電源電圧が第１の低電圧状態に達した場合に、前記第１から第４の電圧設定回路が、前記第１から第４の基準電圧をそれぞれ設定し、
   前記ガンマ補正電圧発生回路は、
   第２の電源電圧により駆動されるロジック回路をさらに備え、
   前記第２の電源電圧は、前記第１の電源電圧よりも低く、
   前記電源遮断時において、前記第１の電源電圧が前記第１の低電圧状態に達するよりも先に、前記第２の電源電圧が第２の低電圧状態に達した場合に、前記第１から第４の電圧設定回路が、前記第１から第４の基準電圧をそれぞれ設定する、ガンマ補正電圧発生回路。
2. 前記起動時において、前記第２の基準電圧が第１の下限電圧に等しくなるまで、前記第１から第４の電圧設定回路が、前記第１から第４の基準電圧をそれぞれ設定する、請求項１に記載のガンマ補正電圧発生回路。
3. 前記起動時において、所定の期間が経過したにも関わらず前記第２の基準電圧が前記第１の下限電圧未満である場合には、前記第２の基準電圧が第２の下限電圧に等しくなるまで、前記第１から第４の電圧設定回路が、前記第１から第４の基準電圧をそれぞれ設定し、
   前記第２の下限電圧は、前記第１の下限電圧よりも低い、請求項２に記載のガンマ補正電圧発生回路。
4. 前記第１の基準電圧は、前記ガンマ補正電圧発生回路への入力電圧に等しい電圧であり、
   前記電源遮断時において、前記第１の基準電圧のための前記入力電圧が前記第１の電源電圧よりも所定の電圧分高い場合に、前記第１から第４の電圧設定回路は前記第１から第４の基準電圧をそれぞれ設定する、請求項１に記載のガンマ補正電圧発生回路。
5. 前記第１の電圧設定回路は、前記第１の基準電圧を前記第１の電源電圧に設定し、
   前記第４の電圧設定回路は、前記第４の基準電圧を前記接地電圧に設定する、請求項１に記載のガンマ補正電圧発生回路。
6. 電子機器であって、
   表示パネルと、
   前記表示パネルを駆動し、第１の電源電圧と接地電圧との間にある中間電圧によって上側チャネルと下側チャネルとに分けられた階調電圧を発生するように構成された駆動回路と、
   前記駆動回路に、前記表示パネルのガンマ補正のための電圧を供給する、ガンマ補正電圧発生回路とを備え、
   前記ガンマ補正電圧発生回路は、
   ガンマ補正電圧を設定するための設定データに基づいて、前記上側チャネルに対応する第１の補正電圧を発生させる第１の電圧発生部と、
   前記設定データに基づいて、前記下側チャネルに対応する第２の補正電圧を発生させる第２の電圧発生部と、
   前記第１の補正電圧の上限に対応する第１の基準電圧を発生させる第１のアンプと、
   前記第１の補正電圧の下限に対応する第２の基準電圧を発生させる第２のアンプと、
   前記第２の補正電圧の上限に対応する第３の基準電圧を発生させる第３のアンプと、
   前記第２の補正電圧の下限に対応する第４の基準電圧を発生させる第３のアンプと、
   前記ガンマ補正電圧発生回路の起動時および電源遮断時において、前記第１の電源電圧に対する比率が固定されるように、前記第１から第４の基準電圧をそれぞれ設定する第１から第４の電圧設定回路とを備え、
   前記第２の電圧設定回路は、前記第１の電源電圧に対する前記中間電圧の比率よりも大きい比率が得られるように、前記第２の基準電圧を設定し、
   前記第３の電圧設定回路は、前記第１の電源電圧に対する前記中間電圧の比率よりも小さい比率が得られるように、前記第３の基準電圧を設定し、
   前記電源遮断時において、前記第１の電源電圧が第１の低電圧状態に達した場合に、前記第１から第４の電圧設定回路が、前記第１から第４の基準電圧をそれぞれ設定し、
   前記ガンマ補正電圧発生回路は、
   第２の電源電圧により駆動されるロジック回路をさらに備え、
   前記第２の電源電圧は、前記第１の電源電圧よりも低く、
   前記電源遮断時において、前記第１の電源電圧が前記第１の低電圧状態に達するよりも先に、前記第２の電源電圧が第２の低電圧状態に達した場合に、前記第１から第４の電圧設定回路が、前記第１から第４の基準電圧をそれぞれ設定する、電子機器。
7. 表示パネルを駆動するための駆動回路に、前記表示パネルのガンマ補正のための電圧を供給する、ガンマ補正電圧発生回路であって、前記駆動回路は、第１の電源電圧と接地電圧との間にある中間電圧によって上側チャネルと下側チャネルとに分けられた階調電圧を発生するように構成され、
   前記ガンマ補正電圧発生回路は、
   ガンマ補正電圧を設定するための設定データに基づいて、前記上側チャネルに対応する第１の補正電圧を発生させる第１の電圧発生部と、
   前記設定データに基づいて、前記下側チャネルに対応する第２の補正電圧を発生させる第２の電圧発生部と、
   前記第１の補正電圧の上限に対応する第１の基準電圧を発生させる第１のアンプと、
   前記第１の補正電圧の下限に対応する第２の基準電圧を発生させる第２のアンプと、
   前記第２の補正電圧の上限に対応する第３の基準電圧を発生させる第３のアンプと、
   前記第２の補正電圧の下限に対応する第４の基準電圧を発生させる第４のアンプと、
   前記ガンマ補正電圧発生回路の起動時および電源遮断時において、前記第１の電源電圧に対する比率が固定されるように、前記第１から第４の基準電圧をそれぞれ設定する第１から第４の電圧設定回路とを備え、
   前記第２の電圧設定回路は、前記第１の電源電圧に対する前記中間電圧の比率よりも大きい比率が得られるように、前記第２の基準電圧を設定し、
   前記第３の電圧設定回路は、前記第１の電源電圧に対する前記中間電圧の比率よりも小さい比率が得られるように、前記第３の基準電圧を設定し、
   前記第１の電源電圧と前記接地電圧間を分圧するために、前記第１の電源電圧と前記接地電圧の間に直列に、前記第１の電源電圧に近い方から順に接続される第１、第２、第３、第４、および第５の抵抗素子と、
   前記１の抵抗素子と前記第２の抵抗素子との間の第１のノード、前記第２の抵抗素子と前記第３の抵抗素子との間の第２のノード、前記第３の抵抗素子と前記第４の抵抗素子との間の第３のノード、前記第４の抵抗素子と前記第５の抵抗素子との間の第４のノードにそれぞれ接続される第１、第２、第３、および第４のコンデンサと、
   前記第１から第４のノードにそれぞれ接続された第１から第４の端子と、
   前記第１から第４のアンプは、前記第１から第４の端子にそれぞれ接続され、
   起動時において、前記第２の端子の電圧が所定電圧よりも低い場合、前記第１から第４の電圧設定回路がオンとなり、かつ前記第１から第４のアンプがオフとなり、
   前記第２の端子の電圧が前記所定電圧以上の場合、前記第１から第４の電圧設定回路がオフとなり、かつ前記第１から第４のアンプがオンとなる、ガンマ補正電圧発生回路。

Images