JP6476572B2 - ドライバー、電気光学装置及び電子機器 - Google Patents

Description

本発明は、ドライバー、電気光学装置及び電子機器等に関する。

単純マトリクス方式（又はセグメント方式）の液晶表示では、電源をオフする際に所望しない表示が行われる瞬灯という現象がある。液晶表示パネルを駆動する電圧は一般に安定化容量によって保持されているが、システムの電源をオフした際に、その安定化容量に保持された駆動用電圧が液晶表示パネルに印加されることが、瞬灯の原因となっている。

特開２００５−０９４５７４号公報

上記のような瞬灯を回避するために、電源をオフする際に安定化容量の電荷をディスチャージする手法（例えば特許文献１）がある。駆動用電圧をドライバー内部で生成する場合、そのディスチャージ電流はドライバー内部のグランド配線に流れることになる。このとき、グランド配線の寄生抵抗によってグランド電圧が上昇するという課題がある。

例えば、低耐圧回路（例えばロジック回路等）用の電源をドライバー内部で発生する場合、ドライバー内部のグランド電圧を基準として電源を生成する。そのため、グランド電圧が上昇すると電源電圧も上昇し、低耐圧回路の耐圧を超える可能性がある。

本発明の幾つかの態様によれば、ディスチャージによるグランド電圧の上昇を抑制できるドライバー、電気光学装置及び電子機器等を提供できる。

本発明の一態様は、表示パネルを駆動するための第１の電圧及び第２の電圧を生成し、前記第１の電圧を第１のノードに出力し、前記第２の電圧を第２のノードに出力する電圧生成回路と、前記電圧生成回路が動作オフとなった場合にディスチャージ動作を行うディスチャージ回路と、を含み、前記ディスチャージ回路は、前記第１のノードをディスチャージする第１のディスチャージ動作を行った後に、前記第２のノードをディスチャージする第２のディスチャージ動作を行うドライバーに関係する。

本発明の一態様によれば、電圧生成回路が動作オフとなった場合に、第１の電圧が出力される第１のノードがディスチャージされた後に、第２の電圧が出力される第２のノードがディスチャージされる。第１のノードと第２のノードでディスチャージされるタイミングが異なるので、ディスチャージによるグランド電圧の上昇を抑制できる。

また本発明の一態様では、前記電圧生成回路は、前記第２の電圧を降圧して前記第１の電圧を生成する第１の降圧回路を有してもよい。

仮に第２のノードを先にディスチャージした場合、第２のノードの電圧が第１のノードの電圧よりも先に低下する。そうすると、電圧の高い第１のノードから第１の降圧回路を介して電圧の低い第２のノードへ電流が流れ、第１のノードも同時にディスチャージされてしまう。この点、本発明の一態様によれば、第１のノードを先にディスチャージするので、第２のノードの電圧が第１のノードの電圧より高い状態を維持できる。これにより、第１のノードを先にディスチャージしたときに第２のノードはディスチャージされず、ディスチャージのタイミングを分散できる。

また本発明の一態様では、前記電圧生成回路は、システム電源電圧を昇圧して前記第２の電圧を生成する昇圧回路を有し、前記第１の降圧回路は、前記第２の電圧を降圧した前記第１の電圧として、前記表示パネルのコモン電圧を生成してもよい。

コモン電圧は、例えばＳＴＮ液晶等を用いた単純マトリクス方式の表示パネルに供給される。このような表示パネルは、後述のようにグランド配線の抵抗値が大きく、ディスチャージ電流によってグランド電圧が高くなりやすい。この点、本発明の一態様によれば、ディスチャージのタイミングを分散できるので、表示パネルのグランド配線の抵抗値が大きい場合であっても、グランド電圧の上昇を低減できる。

また本発明の一態様では、前記電圧生成回路は、前記第１の電圧を降圧して第３の電圧を生成し、前記第３の電圧を第３のノードに出力する第２の降圧回路を有し、前記ディスチャージ回路は、前記第３のノードをディスチャージする第３のディスチャージ動作を行った後に、前記第１のディスチャージ動作を行ってもよい。

第３のノードを先にディスチャージするので、第１のノードの電圧が第３のノードの電圧より高い状態を維持できる。これにより、第３のノードを先にディスチャージしたときに第１のノードはディスチャージされず、ディスチャージのタイミングを分散できる。

また本発明の一態様では、前記第２の降圧回路は、前記第３の電圧として前記表示パネルのセグメント電圧を生成してもよい。

セグメント電圧は、例えばＳＴＮ液晶等を用いた単純マトリクス方式の表示パネルに供給される。本発明の一態様によれば、ディスチャージのタイミングを分散できるので、表示パネルのグランド配線の抵抗値が大きい場合であっても、グランド電圧の上昇を低減できる。

また本発明の一態様では、前記ディスチャージ回路を制御する制御回路を含み、前記ディスチャージ回路は、前記第１〜第３のノードとグランド電圧のノードの間に設けられる第１〜第３のスイッチ回路を有し、前記制御回路が、前記第３のスイッチ回路、前記第１のスイッチ回路、前記第２のスイッチ回路の順にオンさせることで、前記ディスチャージ回路が、前記第３のディスチャージ動作、前記第１のディスチャージ動作、前記第２のディスチャージ動作を順に行ってもよい。

第１〜第３のノードからディスチャージした電流は第１〜第３のスイッチ回路を介してグランド電圧のノードに流れるが、本発明の一態様によれば、第１〜第３のスイッチ回路が異なるタイミングでオンされる。このようにして、ディスチャージ電流が流れるタイミングの分散を実現できる。

また本発明の一態様では、第１〜第３の外付け容量を接続するための第１〜第３の出力端子を含み、前記第１〜第３のノードは、前記第１〜第３の出力端子に接続されてもよい。

第１〜第３のノードをディスチャージしたとき、第１〜第３の外付け容量に保持された電荷がディスチャージされ、大きなディスチャージ電流となる。本発明の一態様によれば、ディスチャージのタイミングが分散されるので、外付け容量から大きなディスチャージ電流が流れる場合であっても、グランド電圧の上昇を低減できる。

また本発明の一態様は、前記第１の電圧及び前記第２の電圧のうち少なくとも前記第１の電圧に基づいて前記表示パネルを駆動する駆動回路を含み、前記駆動回路が前記表示パネルの駆動を終了した後に前記電圧生成回路が前記動作オフとなり、前記ディスチャージ回路が前記ディスチャージ動作を行ってもよい。

ディスチャージ動作は、システムの電源をオフする前に、表示パネルの瞬灯を回避するために行う動作である。本発明の一態様によれば、駆動回路が表示パネルの駆動を終了した後、システムの電源をオフする前にディスチャージ動作を行うことが可能であり、瞬灯を回避できる。

また本発明の他の態様は、上記のいずれかに記載されたドライバーと、前記表示パネルと、を含む電気光学装置に関係する。

また本発明の他の態様では、前記電気光学装置のグランド端子と前記ドライバーのグランド端子は、前記表示パネルの透明電極の配線で接続されてもよい。

透明電極の配線は抵抗値が大きいため、ディスチャージ電流が流れたときにドライバー内のグランド電圧が上昇する。この点、本発明のドライバーはディスチャージ電流を分散できるので、グランド電圧の上昇を低減できる。

また本発明の更に他の態様は、上記のいずれかに記載されたドライバーを含む電子機器に関係する。

本実施形態のドライバーの構成例。 ディスチャージ動作の比較例の説明図。 本実施形態のドライバーの詳細な構成例。 ディスチャージ動作の比較例のタイミングチャート。 ＬＣＤモジュールの構成例。 ディスチャージに伴う電圧変動の説明図。 本実施形態におけるディスチャージ動作のタイミングチャート。 電気光学装置の構成例。 電子機器の構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．ドライバー
図１に、本実施形態のドライバーの構成例を示す。ドライバーは、電圧生成回路１００と、ディスチャージ回路１４０と、制御回路１１０と、を含む。

電圧生成回路１００は、ドライバーの内蔵電源であり、表示パネルを駆動するための第１の電圧ＶＡ１及び第２の電圧ＶＡ２を生成する。そして、第１の電圧ＶＡ１を第１のノードＮＡ１に出力し、第２の電圧ＶＡ２を第２のノードＮＡ２に出力する。

例えば、電圧ＶＡ１とノードＮＡ１は図３の電圧Ｖ３とノードＮＶ３に対応し、電圧Ｖ３は液晶表示パネルのコモン電極を駆動するための電圧である。電圧ＶＡ２とノードＮＡ２は、例えば図３の電圧ＶＯＵＴとノードＮＶＱに対応し、電圧ＶＯＵＴは一連の駆動電圧を生成する元となる電圧である。ノードＮＶ３、ＮＶＱには、電圧を安定化させるためのキャパシターＣＶ３、ＣＱが接続されており、このキャパシターＣＶ３、ＣＱは各電圧に対応した電荷を保持している。

ディスチャージ回路１４０は、電圧生成回路１００が動作オフとなる場合にディスチャージ動作を行う。具体的には、ディスチャージ回路１４０は、第１のノードＮＡ１と第２のノードＮＡ２に蓄積された電荷をグランド電圧ＶＳＳのノードにディスチャージする。上記のようにノードＮＡ１、ＮＡ２にはキャパシターが接続されているため、そのキャパシターが保持する電荷がグランド電圧ＶＳＳに流れる。このときの電流を、以下ではディスチャージ電流と呼ぶ。

ここで、動作オフ（非動作状態）とは、電圧生成回路１００が電圧の生成を停止することである。具体的には、電圧出力をハイインピーダンス状態に設定する、或いは電圧生成回路１００のバイアス電流をオフすること等により、動作オフとなる。例えば、後述の昇圧回路１０（例えばチャージポンプ回路、スイッチングレギュレーター等）のスイッチング動作を停止させる、或いは、第１の降圧回路２０（例えばリニアレギュレーター）のバイアス電流を停止させることで、動作オフとなる。

さて、従来は、ディスチャージ回路１４０は第１のノードＮＡ１と第２のノードＮＡ２を同時にディスチャージしていた。そのため大きなディスチャージ電流が発生し、ドライバー内のグランド電圧ＶＳＳを持ち上げてしまうという課題がある。図５等で詳細に後述するが、例えばドライバー２００はＬＣＤモジュール３００のガラス基板上に実装されており、ドライバー２００の端子とＬＣＤモジュールの端子は透明電極の配線で接続されている。この透明電極は抵抗値が高い（グランド配線の寄生抵抗ＲＭＶは例えば数１０Ω）ため、大きなディスチャージ電流が流れるとグランド電圧ＶＳＳが大きく上昇し、ドライバー２００の内部回路に影響を与えてしまう。

そこで本実施形態では、ディスチャージ回路１４０は、第１のノードＮＡ１をディスチャージする第１のディスチャージ動作を行った後に、第２のノードＮＡ２をディスチャージする第２のディスチャージ動作を行う。

このようにすれば、第１のノードＮＡ１からのディスチャージ電流と、第２のノードＮＡ２からのディスチャージ電流の発生タイミングが分散されるので、各回でのディスチャージ電流は小さくなる。これにより、グランド電圧ＶＳＳの上昇を抑制できるので、内部回路への影響を低減できる。

ディスチャージ電流の別の対策手法として、特許文献１には、ディスチャージ用のグランド配線を内部処理回路用のグランド配線とは別にレイアウトし、内部処理回路へのディスチャージ電流の影響を回避する手法が開示されている。

しかしながら、この手法は、グランド配線を分離するためにレイアウト面積が増大し、ドライバーの低コスト化に不向きである。例えば図５のＬＣＤモジュール３００に特許文献１を適用した場合、アナログ系のグランド電圧ＭＶ３＿ＩＣの配線とは別に、ディスチャージ電流を流すためのグランド配線を設けることになる。更に、そのグランド配線用のドライバー２００の端子とＬＣＤモジュール３００の端子、それらを接続する透明電極の配線が必要であり、ドライバー２００、ＬＣＤモジュール３００ともにレイアウト面積が増える。

この点、本実施形態ではグランド配線を分離することなくディスチャージ電流の影響を回避できる。即ち、グランド電圧ＭＶ３＿ＩＣの配線を使ってディスチャージ可能であり、新たな配線や端子を必要としないので低コスト化に向いている。

図１に示すように、電圧生成回路１００は更に第３の電圧ＶＡ３を第３のノードＮＡ３に出力できる。具体的には、第２の電圧ＶＡ２を出力する昇圧回路１０と、第２の電圧ＶＡ２を降圧して第１の電圧ＶＡ１を生成する第１の降圧回路２０と、第１の電圧ＶＡ１を降圧して第３の電圧ＶＡ３を生成する第２の降圧回路３０と、を含む。

ディスチャージ回路は、第３のノードＮＡ３をディスチャージする第３のディスチャージ動作を行った後に、第１のディスチャージ動作、第２のディスチャージ動作を行う。第３の電圧ＶＡ３＜第１の電圧ＶＡ１＜第２の電圧ＶＡ２なので、低い電圧のノードから順にディスチャージを行うことになる。

ここで、比較例として、最も高い第２の電圧ＶＡ２の第２のノードＮＡ２を最初にディスチャージした場合を考える。図２に、比較例の説明図を示す。

第１の降圧回路２０は、トランジスターを含む例えばリニアレギュレーター等で構成され、そのトランジスターにより第２のノードＮＡ２第１のノードＮＡ１の間がＰＮ接合（ダイオード）で接続される。例えば、ＭＯＳトランジスターを用いる場合、Ｐ型トランジスターのバルク（Ｎ）が電圧ＶＡ２に設定され、ドレイン（Ｐ）が電圧ＶＡ１に接続される場合等を想定できる。

第２のノードＮＡ２を最初にディスチャージすると、第２のノードＮＡ２の電圧ＶＡ２が先に下がるので、第１のノードＮＡ１の電圧ＶＡ１よりも低くなる（ＶＡ１＞ＶＡ２）。そうすると、上記のＰＮ接合に対して順方向の電圧となり、第１のノードＮＡ１から第２のノードＮＡ２へ電流が流れる。その電流はディスチャージ回路１４０を介してグランドへ流れるので、実質的に第１のノードＮＡ１もディスチャージされる。電圧ＶＡ１が下がると、第３のノードＮＡ３の電圧ＶＡ３の方が大きくなる（ＶＡ３＞ＶＡ１）ので、同様に第２の降圧回路３０、第１の降圧回路２０、ディスチャージ回路１４０を介して第３のノードＮＡ３がディスチャージされる。

このように、高い電圧ＶＡ２のノードＮＡ２からディスチャージすると、それよりも低い電圧ＶＡ１、ＶＡ３のノードＮＡ１、ＮＡ３からも同時にディスチャージが起きてしまい、ディスチャージのタイミングをずらす意味が無くなってしまう。

この点、本実施形態のように低い電圧のノードから順に、即ち第３のノードＮＡ３、第１のノードＮＡ１、第２のノードＮＡ２の順にディスチャージすることで、上記のダイオードに対して逆方向の電圧を保つことができる。これにより、実際にディスチャージ電流の発生タイミングが分散され、グランド電圧ＶＳＳの上昇を抑制できる。

２．ドライバーの詳細構成
上記のドライバーは、例えばＳＴＮ（Super-Twisted Nematic）液晶を用いた単純マトリクス方式の表示パネル等に適用できる。図３に、この場合のドライバー２００の詳細な構成例を示す。

ドライバー２００は、電圧生成回路１００と、ディスチャージ回路１４０と、制御回路１１０と、を含む。

まず、電圧生成回路１００の詳細を説明する。電圧生成回路１００は、システム電源電圧ＶＤＤを昇圧して電圧ＶＯＵＴを生成する昇圧回路１０と、コモン電圧Ｖ３を生成するコモン電圧生成回路５０と、セグメント電圧Ｖ２、Ｖ１、ＶＣ、ＭＶ１、ＭＶ２を生成するセグメント電圧生成回路６０と、を含む。

システム電源電圧ＶＤＤは、ドライバー２００の外部から端子ＴＶＤに供給される電圧であり、ドライバー２００を含むシステム（例えば図９の電子機器）の電源部から供給される。昇圧回路１０は、例えばスイッチドキャパシターを用いたチャージポンプ式の昇圧回路、或いはインダクターを用いたスイッチングレギュレーター等で構成される。昇圧回路１０は、昇圧した電圧ＶＯＵＴをノードＮＶＱに出力する。ノードＮＶＱは端子ＴＱ（第２の出力端子）に接続されており、端子ＴＱには外付けのキャパシターＣＱ（第２の外付け容量）が接続される。

コモン電圧生成回路５０は、電圧ＶＯＵＴを降圧するレギュレーターＲＧＶ３を含む。レギュレーターＲＧＶ３は、降圧した電圧Ｖ３をノードＮＶ３に出力する。ノードＮＶ３は端子ＴＶ３（第１の出力端子）に接続されており、端子ＴＶ３には外付けのキャパシターＣＶ３（第１の外付け容量）が接続される。

セグメント電圧生成回路６０は、電圧Ｖ３を降圧するレギュレーターＲＧＶ２、ＲＧＶ１、ＲＧＶＣ、ＲＧＭ１、ＲＧＭ２を含む。レギュレーターＲＧＶ２、ＲＧＶ１、ＲＧＶＣ、ＲＧＭ１、ＲＧＭ２は、それぞれ降圧した電圧Ｖ２、Ｖ１、ＶＣ、Ｍ１、Ｍ２をノードＮＶ２、ＮＶ１、ＮＶＣ、ＮＭ１、ＮＭ２に出力する。ノードＮＶ２は端子ＴＶ２（第３の出力端子）に接続されており、端子ＴＶ２には外付けのキャパシターＣＶ２（第３の外付け容量）が接続される。また、ノードＮＶ１、ＮＶＣ、ＮＭ１、ＮＭ２は、それぞれ端子ＴＶ１、ＴＶＣ、ＴＭ１、ＴＭ２に接続されており、端子ＴＶ１、ＴＶＣ、ＴＭ１、ＴＭ２には、それぞれ外付けのキャパシターＣＶ１、ＣＶＣ、ＣＭ１、ＣＭ２が接続される。

上記６つの電圧Ｖ３、Ｖ２、Ｖ１、ＶＣ、ＭＶ１、ＭＶ２にグランド電圧ＶＳＳを加えた７値の電圧は、液晶表示パネルのＭＬＳ（Multi Line Selection）駆動に用いられる。電圧Ｖ３、ＶＣ、ＶＳＳは、図８のコモンドライバー１９０に供給され、表示パネル２１０のコモン電極の駆動に用いられる。また、電圧Ｖ２、Ｖ１、ＶＣ、ＭＶ１、ＭＶ２は、図８のセグメントドライバー１５０に供給され、表示パネル２１０のセグメント電極の駆動に用いられる。

ＭＬＳ駆動は、複数のコモン電極（走査線）を同時に選択する駆動方式である。例えば６４走査線の表示パネルを４走査線の同時選択で駆動する場合、４走査線の同時選択を６４回行って１フレームの画像を書き込む。１回の書き込みで同時に選択した４走査線の画素には同じ電圧（コモン電圧とセグメント電圧の差分）が書き込まれるが、１つの走査線について見れば４回の書き込みがあるので、その４回の書き込みで電圧を変えることで、全体として画素値に対応した透過率を実現している。このため、ＭＬＳ駆動には多値のコモン電圧やセグメント電圧を必要とする。

以上のように、ＳＴＮ液晶のＭＬＳ駆動は多値の電圧を用いるため、多数の外付け容量が必要であり、ディスチャージ電流が大きくなる。本実施形態ではディスチャージ電流の発生タイミングを分散できるので、ＭＬＳ駆動のように多値の電圧を用いる場合でもディスチャージ電流のピークを抑えることができる。

次に、ディスチャージ回路１４０の詳細を説明する。ディスチャージ回路１４０は、ノードＮＶＱとグランド電圧ＶＳＳのノードとの間に接続されるスイッチ素子ＳＷＱＡ（第２のスイッチ回路）と、ノードＮＶＱとシステム電源電圧ＶＤＤのノードとの間に接続されるスイッチ素子ＳＷＱＢと、を含む。また、ノードＮＶ３とグランド電圧ＶＳＳのノードとの間に接続されるスイッチ素子ＳＷＶ３（第１のスイッチ回路）を含む。また、ノードＮＶ２とグランド電圧ＶＳＳのノードとの間に接続されるスイッチ素子ＳＷＶ２（第３のスイッチ回路）と、ノードＮＶ１、ＮＶＣ、ＮＭ１、ＮＭ２とグランド電圧ＶＳＳのノードとの間にそれぞれ接続されるスイッチ素子ＳＷＶ１、ＳＷＶＣ、ＳＷＭ１、ＳＷＭ２を含む。

制御回路１１０は、これらのスイッチ素子をオン・オフ制御することで、ディスチャージ動作を制御する。具体的には、システムの電源をオフする場合、システムの処理部（例えば図９の処理部３１０）が制御回路１１０に電源オフのシーケンスを指示する。シーケンスは、表示動作のオフ、内蔵電源（電圧生成回路１００）のオフ、ディスチャージ動作、ハードリセット（ドライバー２００のＩＣのリセット）の順である。そして、最後に処理部はシステムの電源をオフする。ディスチャージ動作のコマンドが処理部から入力された場合、制御回路１１０は、内部でディスチャージ動作のシーケンスを開始させる。

３．比較例、及びＬＣＤモジュール
さて、図１で説明したように、全てのノードを同時にディスチャージするとドライバー２００の内部回路に影響を及ぼす。この点について、ＳＴＮ液晶のＬＣＤモジュールを例にとって詳細に説明する。

図４に、比較例のディスチャージ電流のタイミングチャートを示す。この比較例では、ディスチャージ動作を開始すると、ディスチャージ回路１４０の各ノードの電圧はグランド電圧ＶＳＳに向かって一斉に低下し、グランド電圧ＶＳＳのノードには同時にディスチャージ電流が流れ込むので、ディスチャージ電流のピーク値は非常に大きくなる。

図５に、ドライバー２００を実装したＬＣＤモジュール３００（電気光学装置）の構成例を示す。ＬＣＤモジュール３００は不図示のガラス基板を含み、そのガラス基板上にＳＴＮ液晶の画素アレイが形成される。画素アレイの電極は透明電極（透明導電膜、酸化インジウムスズ（ITO: Indium Tin Oxide））で形成されており、その透明電極がガラス基板上に延長されて、コモンやセグメントの配線としてドライバー２００に接続される。同様に電源用の配線もガラス基板上の透明電極で形成される。

具体的には、ドライバー２００は集積回路装置（ＩＣ）としてガラス基板上に実装されており、ドライバー２００のシステム電源端子ＴＶＤ、ロジック電源端子ＴＶＩ、ロジック用のグランド端子ＴＶＳ、アナログ用のグランド端子ＴＭＶは、それぞれＬＣＤモジュールの端子ＴＶＤＭ、ＴＶＩＭ、ＴＶＳＭ、ＴＭＶＭに透明電極の配線で接続される。金属配線を含まず、透明電極のみで配線される。図５では、それらの配線抵抗をそれぞれＲＶＤ、ＲＶＩ、ＲＶＳ、ＲＭＶで示す。

透明電極の抵抗値は、例えばセグメント用の配線では数ｋΩであり、非常に高い。そのため、電源用に太く配線したとしても、配線抵抗は例えば３０Ω程度である。金属配線を使えば抵抗を下げることができるが、モジュールのコストを考えると透明電極を用いた方がよい。また、同様にコストの点から透明電極の配線の太さには限度があるため、電源の配線抵抗はどうしても残ってしまう。

昇圧回路１０とコモン電圧生成回路５０とセグメント電圧生成回路６０の出力ノードを同時にディスチャージした場合のディスチャージ電流を、例えば３０ｍＡとする。グランド配線の抵抗ＲＭＶが約３０Ωなので、ドライバー２００内のグランド電圧ＭＶ３＿ＩＣは約０．９Ｖ上昇する。

図６に、ディスチャージに伴う電圧変動の説明図を示す。上記のように、ディスチャージ動作を開始した後、ドライバー２００内のグランド電圧ＭＶ３＿ＩＣは０．９Ｖまで上昇する。このアナログ用のグランド電圧ＭＶ３＿ＩＣとロジック用のグランド電圧ＶＳＳ＿ＩＣは、例えばノイズ防止等のために分離されているが、静電保護回路１３０により互いに接続されている。アナログ用のグランド電圧ＭＶ３＿ＩＣが０．６Ｖを超えると、静電保護回路１３０のダイオードに順方向の電圧が掛かるため、ディスチャージ電流（の一部）がロジック用のグランド電圧ＶＳＳ＿ＩＣに流れ込む。

ロジック用のグランド配線の抵抗ＲＶＳも同程度の３０Ωであり、仮にディスチャージ電流が全てロジック用のグランド電圧ＶＳＳ＿ＩＣに流れたとすると、ドライバー２００内部のロジック用のグランド電圧ＶＳＳ＿ＩＣはΔＶ＝０．９Ｖ上昇する。ドライバー２００は、制御回路１１０等のロジック回路の電源を内蔵のロジック電源生成回路１２０で生成する。ロジック電源生成回路１２０は、ロジック用のグランド電圧ＶＳＳ＿ＩＣを基準にロジック用の電源電圧ＶＤＩを生成するため、ロジック用のグランド電圧ＶＳＳ＿ＩＣがΔＶ＝０．９Ｖ上昇すると、ロジック用の電源電圧ＶＤＩも同様にΔＶ＝０．９Ｖ上昇する。

このロジック用の電源電圧ＶＤＩは、安定化用のキャパシターＣＶＩに充電される。ロジック電源生成回路１２０のシンク電流は、消費電流削減のために非常に小さいので、キャパシターＣＶＩに一旦充電された電圧は、直ぐには低下しない。一方、ロジック用のグランド電圧ＶＳＳ＿ＩＣは、ディスチャージ電流が小さくなると直ぐに低下するので、ロジック用の電源電圧ＶＤＩとロジック用のグランド電圧ＶＳＳ＿ＩＣの差ＶＤＩ’は、最大でΔＶ＝０．９Ｖ上昇する。例えば通常のロジック用の電源電圧ＶＤＩを２．５Ｖとすると、最大で３．４Ｖまで上昇することになる。

ロジック回路を構成するトランジスターは低耐圧であることが一般的であるが、その耐圧の最大定格が例えば３Ｖ程度であれば、３．４Ｖは最大定格を超える。トランジスターが破壊に至らなかったとしても、電源オフする度に耐圧付近の電圧が繰り返し印加されるため、長期的に使用する間にロジック回路が永久破壊される可能性がある。

以上のように、ＳＴＮ液晶のＬＣＤモジュールではディスチャージ電流によりドライバーＩＣの長期信頼性が低下するという課題がある。

４．ディスチャージ動作の詳細
図７に、本実施形態におけるディスチャージ動作のタイミングチャートを示す。制御回路１１０は、ディスチャージ動作を開始すると、セグメント電圧に対応したスイッチ素子ＳＷＶ２、ＳＷＶ１、ＳＷＶＣ、ＳＷＭ１、ＳＷＭ２をタイミングｔｃでオンする。次に、制御回路１１０は、コモン電圧に対応したスイッチ素子ＳＷＶ３をタイミングｔｄ（ｔｃ＜ｔｄ）にオンにし、その次に昇圧回路１０の出力電圧ＶＯＵＴに対応したスイッチ素子ＳＷＱＡをタイミングｔｅ（ｔｄ＜ｔｅ）にオンにする。

タイミングｔｃ、ｔｄ、ｔｅは、外付けキャパシターの容量や、ディスチャージ経路の抵抗値等を考慮して決定する。例えば、不図示のレジスターを設けて、そのレジスター値によりタイミングを変更できるようにしてもよい。

上記の順にスイッチ素子をオンにすると、セグメント電圧Ｖ２〜ＭＶ２＜コモン電圧Ｖ３＜電圧ＶＯＵＴなので、低い電圧の側から順にディスチャージされる。図２で上述のように、低い電圧の側から順にディスチャージすることで、実質的に同時にディスチャージ電流が流れることを回避でき、ディスチャージ電流の発生タイミングを分散し、電流ピーク値を小さくできる。この結果として、ロジック用の電源電圧ＶＤＩが耐圧の最大定格を超えなくなり、ドライバーＩＣの長期信頼性を確保できる。特に、微細化が進む半導体においては、ロジック用の電源電圧ＶＤＩが低電圧化する（即ち耐圧が低下する）傾向にあり、本実施形態の有効性は高い。

なお、昇圧回路１０の出力電圧ＶＯＵＴは、始めにスイッチ素子ＳＷＱＡがオンすることでグランド電圧ＶＳＳに向かうが、その後にスイッチ素子ＳＷＱＡがオフになり、スイッチ素子ＳＷＱＢがオンになる。この切り替えは電圧ＶＯＵＴがシステム電源電圧ＶＤＤに近づくと行われ、出力電圧ＶＯＵＴは最終的にシステム電源電圧ＶＤＤに収束する。例えば、制御回路１１０が切り替えを行ってもよいし、或いは不図示のアナログ回路により電圧ＶＯＵＴの低下を検出して切り替えてもよい。

この切り替えを行うのは、例えば以下の理由による。即ち、昇圧回路１０内のトランジスターにＰＮ接合が含まれ、そのＰＮ接合にシステム電源電圧ＶＤＤと出力電圧ＶＯＵＴが接続されている場合、ＶＤＤ＞ＶＯＵＴになるとＰＮ接合が順方向となる。これを避けるために、電圧ＶＯＵＴをシステム電源電圧ＶＤＤに収束させる。始めからシステム電源電圧ＶＤＤにディスチャージすると、ディスチャージの速さがシステム電源の能力に依存するだけでなく、システム電源電圧ＶＤＤの上昇がシステムの回路に悪影響を及ぼす。そのため、ディスチャージは最初にグランド電圧ＶＳＳに対して行う。

５．電気光学装置
図８に、本実施形態のドライバー２００を適用できる電気光学装置（表示装置）の構成例を示す。電気光学装置は、ドライバー２００と、表示パネル２１０と、を含む。

以下では、電気光学装置が、ＳＴＮ液晶を用いたＬＣＤモジュールである場合を例に説明する。なお、これに限定されず、電源のディスチャージが必要な電気光学装置であれば本実施形態のドライバー２００を適用できる。

ドライバー２００は、電圧生成回路１００と、制御回路１１０と、セグメントドライバー１５０と、表示データ記憶部１６０と、インターフェース回路１７０と、発振回路１８０と、コモンドライバー１９０と、を含む。ドライバー２００は、例えば集積回路装置として構成される。

制御回路１１０は、発振回路１８０から供給されるクロック信号に基づいて動作する。制御回路１１０には、インターフェース回路１７０を介してホストコントローラー（例えば図９の処理部３１０）から表示データと同期信号が入力され、制御回路１１０は、その表示データを表示データ記憶部１６０に記憶させる。表示データ記憶部１６０は、例えばＲＡＭで構成される。電圧生成回路１００は、コモンドライバー１９０とセグメントドライバー１５０に駆動用電圧を供給する。コモンドライバー１９０は、制御回路１１０からの指示に基づいて表示パネル２１０のコモン電極（走査線）を駆動する。セグメントドライバー１５０は、不図示のＭＬＳデコーダを有する。ＭＬＳデコーダは、表示データ記憶部１６０に記憶された表示データをＭＬＳ駆動のデータにデコードする。セグメントドライバー１５０は、そのデコードされたデータに対応したセグメント電圧を選択し、表示パネル２１０のセグメント電極（データ線）を駆動する。

電源オフ時の瞬灯は、以下のようにして発生する。即ち、システム電源がオフになってドライバー２００に電源が供給されなくなると、制御回路１１０はコモンドライバー１９０やセグメントドライバー１５０を制御できないので、それらのドライバーの出力は不定となる。このとき、安定化容量に保持された駆動電圧がコモンドライバー１９０やセグメントドライバー１５０に供給されると、ＳＴＮ液晶ではコモン電極やセグメント電極が画素に直結されるので、画素に駆動電圧が印加される可能性があり、これが瞬灯の原因となる。

この点、本実施形態によれば、駆動回路（コモンドライバー１９０、セグメントドライバー１５０）が表示パネルの駆動を終了した後に電圧生成回路が動作オフとなり、ディスチャージ回路１４０がディスチャージ動作を行う。これにより、画像の表示をオフした後、システム電源をオフする前にディスチャージが行われ、上記のような瞬灯を回避できる。また、本実施形態のドライバー２００は、ディスチャージ電流を分散できるので、ドライバー２００の内部回路への影響を低減することができる。

６．電子機器
図９に、本実施形態のドライバー２００を適用できる電子機器の構成例を示す。電子機器は、電気光学装置３００（ドライバー２００、表示パネル２１０を含む）、処理部３１０、メモリー３２０、操作部３３０、通信部３４０を含む。

電子機器としては、例えば自動車のメーター表示装置や、表示部をもつコピー機やファクシミリや固定電話機、表示部をもつ時計や腕時計等が想定される。

処理部３１０は、ＣＰＵや画像処理用のＡＳＩＣ、ＤＳＰ等のプロセッサーで構成され、種々の処理や各部の制御を行う。例えば、メモリー３２０から画像データを読み出し、或は通信部３４０を介して画像データを受信し、その画像データを電気光学装置３００に表示させる処理を行う。メモリー３２０は、ＲＡＭやＲＯＭ等で構成され、処理部３１０のワーキングメモリーとして機能したり、或は種々のデータを記憶したりする。操作部３３０は、例えばタッチパネルやボタン等で構成され、ユーザーからの操作情報を受付ける。通信部３４０は、例えばＵＳＢや有線ＬＡＮ、光通信、無線ＬＡＮ、移動通信（例えば３Ｇ、４Ｇ）等のインターフェースであり、種々のデータや制御情報を外部装置との間で送受信する。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また電圧生成回路、ディスチャージ回路、ドライバー、電気光学装置、電子機器等の構成・動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０ 昇圧回路、２０ 第１の降圧回路、３０ 第２の降圧回路、
５０ コモン電圧生成回路、６０ セグメント電圧生成回路、１００ 電圧生成回路、
１１０ 制御回路、１２０ ロジック電源生成回路、１３０ 静電保護回路、
１４０ ディスチャージ回路、１５０ セグメントドライバー、
１６０ 表示データ記憶部、１７０ インターフェース回路、１８０ 発振回路、
１９０ コモンドライバー、２００ ドライバー、２１０ 表示パネル、
３００ 電気光学装置（ＬＣＤモジュール）、３１０ 処理部、３２０ メモリー、
３３０ 操作部、３４０ 通信部、
ＣＶ３，ＣＱ，ＣＶ２ キャパシター（外付け容量）、
ＮＡ１〜ＮＡ３ 第１〜第３のノード、
ＳＷＶ３，ＳＷＱＡ，ＳＷＶ２ スイッチ素子（スイッチ回路）、
ＴＶ３，ＴＱ，ＴＶ２ 端子（出力端子）、Ｖ２ セグメント電圧、
Ｖ３ コモン電圧、ＶＡ１〜ＶＡ３ 第１〜第３の電圧、ＶＤＤ システム電源電圧

Claims (10)

1. 表示パネルを駆動するための第１の電圧及び第２の電圧、第３の電圧を生成し、前記第１の電圧を第１のノードに出力し、前記第２の電圧を第２のノードに出力し、前記第３の電圧を第３のノードに出力する電圧生成回路と、
   前記第１の電圧及び前記第３の電圧に基づいて前記表示パネルを駆動する駆動回路と、
   前記電圧生成回路が動作オフとなった場合にディスチャージ動作を行うディスチャージ回路と、
   前記ディスチャージ回路を制御する制御回路と、
   グランド配線と、
   を含み、
   前記ディスチャージ回路は、
   前記第１のノードと前記グランド配線との間に設けられる第１のスイッチ回路と、
   前記第２のノードと前記グランド配線との間に設けられる第２のスイッチ回路と、
   前記第３のノードと前記グランド配線との間に設けられる第３のスイッチ回路と、
   を有し、
   前記第１の電圧及び前記第２の電圧、前記第３の電圧は、前記グランド配線の電圧より高く、
   前記電圧生成回路は、
   前記第１のノードがアノード側となり且つ前記第２のノードがカソード側となる第１のＰＮ接合を有し、前記第２の電圧を降圧して前記第１の電圧を生成する第１の降圧回路と、
   前記第３のノードがアノード側となり且つ前記第１のノードがカソード側となる第２のＰＮ接合を有し、前記第１の電圧を降圧して前記第３の電圧を生成する第２の降圧回路を有し、
   前記制御回路が、前記第３のスイッチ回路、前記第１のスイッチ回路、前記第２のスイッチ回路の順にオンさせることで、前記ディスチャージ回路が、前記第３のノードをディスチャージする第３のディスチャージ動作、前記第１のノードをディスチャージする第１のディスチャージ動作、前記第２のノードをディスチャージする第２のディスチャージ動作を順に行うことを特徴とするドライバー。
2. 請求項１において、
   前記電圧生成回路は、
   システム電源電圧を昇圧して前記第２の電圧を生成する昇圧回路を有し、
   前記ディスチャージ回路は、
   前記第２のノードと前記システム電源電圧のノードとの間に設けられる第４のスイッチ回路を有し、
   前記制御回路は、
   前記第２のスイッチ回路をオンさせた後に、前記第２のスイッチ回路をオフさせると共に前記第４のスイッチ回路をオンさせることを特徴とするドライバー。
3. 請求項１又は２において、
   前記グランド配線に接続されるグランド端子を含み、
   前記グランド端子は、前記表示パネルの透明電極の配線に接続されることを特徴とするドライバー。
4. 請求項１乃至３のいずれかにおいて、
   前記第１の降圧回路は、
   前記第１の電圧として、前記表示パネルのコモン電圧を生成することを特徴とするドライバー。
5. 請求項１乃至４のいずれかにおいて、
   前記第２の降圧回路は、
   前記第３の電圧として前記表示パネルのセグメント電圧を生成することを特徴とするドライバー。
6. 請求項１乃至５のいずれかにおいて、
   第１の外付け容量を接続するための第１の出力端子と、
   第２の外付け容量を接続するための第２の出力端子と、
   第３の外付け容量を接続するための第３の出力端子と、
   を含み、
   前記第１のノードは、前記第１の出力端子に接続され、
   前記第２のノードは、前記第２の出力端子に接続され、
   前記第３のノードは、前記第３の出力端子に接続されることを特徴とするドライバー。
7. 請求項１乃至６のいずれかにおいて、
   前記駆動回路が前記表示パネルの駆動を終了した後に前記電圧生成回路が前記動作オフとなり、前記ディスチャージ回路が前記ディスチャージ動作を行うことを特徴とするドライバー。
8. 請求項１乃至７のいずれかに記載されたドライバーと、
   前記表示パネルと、
   を含むことを特徴とする電気光学装置。
9. 請求項８において、
   前記電気光学装置のグランド端子と前記ドライバーのグランド端子は、前記表示パネルの透明電極の配線で接続されることを特徴とする電気光学装置。
10. 請求項１乃至７のいずれかに記載されたドライバーを含むことを特徴とする電子機器。

Images