KR20070101474A - 연산 증폭기 - Google Patents

연산 증폭기 Download PDF

Info

Publication number
KR20070101474A
KR20070101474A KR1020060032504A KR20060032504A KR20070101474A KR 20070101474 A KR20070101474 A KR 20070101474A KR 1020060032504 A KR1020060032504 A KR 1020060032504A KR 20060032504 A KR20060032504 A KR 20060032504A KR 20070101474 A KR20070101474 A KR 20070101474A
Authority
KR
South Korea
Prior art keywords
transistor
voltage
voltage stabilizer
operational amplifier
stabilizer
Prior art date
Application number
KR1020060032504A
Other languages
English (en)
Inventor
공지혜
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060032504A priority Critical patent/KR20070101474A/ko
Publication of KR20070101474A publication Critical patent/KR20070101474A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45456—Indexing scheme relating to differential amplifiers the CSC comprising bias stabilisation means, e.g. DC-level stability, positive or negative temperature coefficient dependent control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 안정된 전압을 생성할 수 있는 연산 증폭기에 관한 것이다. 이를 위하여 본 발명에 따른 연산 증폭기는, 음의 입력과 양의 입력으로 구성된 차동 증폭 회로와; 상기 차동 증폭 회로의 출력단에 연결된 제1 전압 안정화부와; 상기 제1 전압 안정화부에 연결되고, 상기 제1 전압 안정화부로부터 출력되는 전압을 안정화하는 제2 전압 안정화부로 구성된다.
디스플레이 장치, 기준 전압 생성 회로, 감마 보정 회로, 연산 증폭기

Description

연산 증폭기{OPERATIONAL AMPLIFIER}
도1은 연산 증폭기가 적용된 표시 장치의 구동 회로에 대한 블록도 이다.
도2는 종래 기술에 따른 입력단과 출력단으로 구성된 2단 연산 증폭기를 나타낸 구성도 이다.
도3은 본 발명의 제1 실시예에 따른 디스플레이 장치의 기준 전압 생성 회로의 연산 증폭기의 구성을 나타낸 구성도 이다.
도4는 본 발명의 제1 실시예에 따른 디스플레이 장치의 기준 전압 생성 회로의 연산 증폭기의 AC 해석 곡선 이다.
도5는 본 발명의 제2 실시예에 따른 디스플레이 장치의 기준 전압 생성 회로의 연산 증폭기의 구성을 나타낸 구성도 이다.
*****도면의 주요부분에 대한 부호의 설명*****
100: 차동 증폭 회로 110: 제1 전압 안정화부
111: 제1 트랜지스터 112: 제2 트랜지스터
113: 커패시터 210: 제2 전압 안정화부
211: 제3 트랜지스터 212: 제4 트랜지스터
213: 제5 트랜지스터
본 발명은 연산 증폭기에 관한 것이다.
일반적으로, 연산 증폭기는 2개의 입력 단자인 음의 입력과 양의 입력의 전위차를 이용하여 두 전위차를 증폭하여 출력하는 장치이다.
이러한 연산 증폭기가 적용된 디스플레이 장치는 액정 층으로 구성된 평판 사이에 가해지는 전기장의 세기를 조절하여 빛의 투과율을 조절함으로써 원하는 화상을 얻게 되는 장치이다.
이러한 디스플레이 장치는 휴대가 간편한 평판 디스플레이 장치 중에서 대표적인 것으로 휴대용 장비가 보급화 됨에 따라 이러한 디스플레이 장치의 발전이 필수 불가결하게 되었다.
또한, 이러한 디스플레이 장치 중에서도 박막 트랜지스터 액정 디스플레이 장치(TFT LCD : Thin Film Transistor Liquid Crystal Display)가 고해상도, 고휘도의 장점으로 인해 가장 보편화되고 있다.
도1은 연산 증폭기가 적용된 디스플레이 장치의 구동 회로에 대한 블록도 이다.
도1에 도시한 바와 같이, 종래 기술에 따른 박막 트랜지스터 액정 디스플레이 장치는, 각 화소에 스위칭 소자를 통하여 해당하는 데이터 전압을 인가하는 데이터 구동부(30)와; 기준 전압을 생성하여 상기 데이터 구동부(30)에 기준 전압을 공급하는 기준 전압 생성부(20)와; 신호 제어부(10)에서 입력받은 신호를 통하여 각 게이트를 구동하는 게이트 구동 회로부(40)와; 상기 기준 전압 생성부(20), 데이터 구동부(30)와 게이트 구동 회로부(40) 등에 제어 신호를 인가하는 신호 제어부(10)를 포함한다.
일반적으로, 상기 디스플레이 장치의 구동 회로는, 전력 소모를 막기 위해 반전 구동을 하게 되는데, 이 때문에 상기 기준 전압 생성부(20)에서는 반전 전압보다 높은 전압과 반전 전압보다 낮은 전압을 생성하여, 이를 상기 데이터 구동부(30)에 제공하는 것으로 반전된 데이터 전압을 화소에 인가하게 된다.
이 때, 연산 증폭기는, 상기 기준 전압 생성부(20)에서 기준 전압을 만들어 주기 위하여 사용된다.
도2는 종래 기술에 따른 입력단과 출력단으로 구성된 2단 연산 증폭기를 나타낸 구성도 이다.
도2에 도시한 바와 같이, 종래 기술에 따른 2단 연산 증폭기는, 음의 입력과 양의 입력으로 구성된 차동 증폭 회로(100)와; 상기 차동 증폭 회로(100)의 상기 음의 입력이 출력단과 연결된 제1 전압 안정화부(110)로 구성된다.
상기 제1 전압 안정화부(110)는, 드레인 전원(VDD)과 그라운드(GND) 사이에 연결된 제1 트랜지스터(111)와; 상기 제1 트랜지스터(111)와 동일한 상기 드레인 전원에 연결된 제2 트랜지스터(112)와; 상기 제2 트랜지스터(112)의 소스(Source)와 상기 그라운드 사이에 연결된 커패시터(113)로 구성된다.
상기 제1 트랜지스터(111)는, 상기 차동 증폭 회로(100)의 상기 음의 출력이 상기 제1 트랜지스터(111)의 게이트에 연결되어 구성된다.
상기 제2 트랜지스터(112)는, 상기 그라운드가 상기 제2 트랜지스터(112)의 게이트에 연결되어 구성된다.
상기 커패시터(113)는, 상기 제2 트랜지스터(112)의 전압을 안정하게 유지시킬 수 있도록 구성된다.
상기 기준 전압 생성부(20)에서의 연산 증폭기의 상기 출력단은, 안정한 전압을 발생시킬 수 있도록 상기 음의 입력이 상기 출력단과 연결된 전압 팔로워(Voltage Follower)의 형태로 구성된다.
상기 기준 전압 생성부(20)에서의 연산 증폭기의 상기 제1 전압 안정화부(110)는, 상기 제1 트랜지스터(111)를 포함하여 구성된다.
상기 연산 증폭기는, 상기 제1 전압 안정화부(110)에 연결되는 부하를 감당할 만한 출력 전류를 빠른 시간 내에(최대한 1 라인당 구동 시간 내에) 공급(sourcing) 혹은 소멸(sinking) 시켜야 한다.
또한, 패널 크기가 커짐에 따라 연산 증폭기의 부하 요소들의 개수가 많아지므로 연산 증폭기의 상기 제1 전압 안정화부(110)의 부하들이 절대적으로 커지게 된다. 따라서, 부하가 계속해서 커지게 되면, 연산 증폭기는 1 라인당 구동 시간 내에 기준 전위에 도달하기 힘들게 되고 원하는 계조 곡선을 얻을 수 없게 된다.
따라서, 상기 제1 전압 안정화부(110)의 부하들의 증감에 상관없이 연산 증폭기가 1 라인당 구동 시간 내에 원하는 기준 전위에 도달하여 원하는 계조 곡선을 얻을 수 있도록, 연산 증폭기는 상기 제1 전압 안정화부(110)의 트랜지스터의 크기를 크게 하는 것이 가장 직접적인 방법이다. 하지만, 트랜지스터의 크기를 크게 하 면 전류 소모가 늘어나 구동 회로의 대기 전류(stand-by current)가 많아지므로 결국 소형 휴대 장치의 배터리 소모가 커지게 된다. 따라서, 상기 제1 전압 안정화부(110)의 트랜지스터의 크기는 부하에 따라 적절해야 기준 전압을 제대로 생성할 수 있으며, 대기 전류 또한 줄어들게 된다.
그러나, 패널의 부하를 적절히 예측하기가 힘들기 때문에 대개의 경우 막연히 상기 제1 전압 안정화부(110)의 트랜지스터의 크기를 크게 해 두거나, 적절한 크기를 설계하였다가 구동 회로가 다 만들어진 후에, 트랜지스터의 크기를 측정하여 연산 증폭기의 구동 능력이 떨어지면 연산 증폭기를 다시 설계하는 순서를 거치게 된다.
사용자의 편리성을 추구하기 위하여 디스플레이 장치는, 계속해서 대형화되고 있다. 다시 말해서 패널의 행과 열의 수가 많아지게 되었는데, 그 결과로 패널의 저항값과 용량값이 커져 상기 데이터 구동부(30)가 감당하게 되는 부하가 커지는 문제가 발생할 수 있다.
또한, 디스플레이 장치는, 패널의 행과 열의 수가 많아짐에 따라 라인당 구동 시간 또한 줄어들게 되는 문제가 발생할 수 있다.
또한, 기존의 행과 열의 수가 작은 패널을 잘 구동하는 연산 증폭기라 하더라도, 패널의 행과 열의 수가 많아짐에 따라 연산 증폭기의 전류 구동 능력이 부족하게 되어 한 라인당 구동 시간 안에 원하는 기준 전압값을 안정적으로 생성할 수 없게 되는 문제가 발생할 수 있다.
또한, 연산 증폭기의 구동 능력이 부족할 경우, 연산 증폭기가 원하는 기준 전압값을 안정적으로 생성할 수 있도록 연산 증폭기를 재설계해야 되는 문제가 발생할 수 있다.
따라서, 본 발명의 목적은, 상기와 같은 종래 문제점을 해결하기 위하여 창출한 것으로, 연산 증폭기의 구동 능력을 향상시키기 위한 장치를 제공하는데 있다.
본 발명의 다른 목적은, 부하의 변동에 상관없이 안정된 전압을 생성할 수 있는 연산 증폭기를 제공하는데 있다.
상기 목적들을 달성하기 위한 본 발명의 제1, 제2 실시예들에 따른 연산 증폭기는, 입력단이 음의 입력과 양의 입력으로 구성된 차동 증폭 회로와; 상기 차동 증폭 회로의 출력단에 연결된 제1 트랜지스터를 포함하는 제1 전압 안정화부와; 상기 제1 전압 안정화부에 연결되고, 상기 제1 전압 안정화부로부터 출력되는 전압을 안정화하는 제2 전압 안정화부로 구성된다.
또한, 상기 차동 증폭 회로는, 상기 음의 입력이 상기 출력단과 연결된 전압 팔로워의 형태로 구성된다.
또한, 상기 제1 전압 안정화부는, 드레인 전원과 그라운드 사이에 연결된 제1 트랜지스터와; 상기 제1 트랜지스터와 동일한 상기 드레인 전원에 연결된 제2 트랜지스터와; 상기 제2 트랜지스터의 소스와 상기 그라운드 사이에 연결된 커패시터로 구성된다.
또한, 상기 제1 전압 안정화부 내의 상기 제1 트랜지스터는, 상기 출력단 뒤에 연결되는 부하의 크기에 따라 상기 제2 전압 안정화부 내의 제3 트랜지스터와 병렬로 연결되어 구성된다.
또한, 상기 제2 전압 안정화부는, 상기 제3 트랜지스터, 제4 트랜지스터, 제5 트랜지스터의 조합으로 구성된다.
상기 목적들을 달성하기 위한 본 발명의 제1, 제2 실시예들에 따른 연산 증폭기의 상기 제2 전압 안정화부는, 상기 제3 트랜지스터와 상기 제1 트랜지스터가 병렬로 연결되어 구성된다.
상기 목적들을 달성하기 위한 본 발명의 제1 실시예에 따른 연산 증폭기의 상기 제2 전압 안정화부는, 상기 제4 트랜지스터가 상기 제1 트랜지스터의 게이트(Gate)와 상기 제3 트랜지스터의 게이트 사이에 연결되어 구성된다.
상기 목적들을 달성하기 위한 본 발명의 제1 실시예에 따른 연산 증폭기의 상기 제2 전압 안정화부는, 상기 제3 트랜지스터가 선택되지 않았을 때, 상기 제 트랜지스터가 드레인 전원과 상기 제3 트랜지스터의 상기 게이트 사이에 연결되어 구성된다.
상기 목적들을 달성하기 위한 본 발명의 제2 실시예에 따른 연산 증폭기의 상기 제2 전압 안정화부는, 상기 제4 트랜지스터가 상기 제1 트랜지스터의 상기 게이트와 상기 제3 트랜지스터의 게이트 게이트 사이에 연결되어 구성된다.
상기 목적들을 달성하기 위한 본 발명의 제2 실시예에 따른 연산 증폭기의 상기 제2 전압 안정화부는, 상기 제3 트랜지스터가 선택되지 않았을 때, 상기 제5 트랜지스터가 상기 드레인 전원과 상기 제3 트랜지스터의 드레인(Drain) 사이에 연결되어 구성된다.
이하에서는, 디스플레이 장치의 기준 전압 생성 회로의 연산 증폭기의 구동 능력을 향상시킬 수 있는 장치의 바람직한 실시예들을 도3~도5를 참조하여 상세히 설명한다.
도3은 본 발명의 제1 실시예에 따른 디스플레이 장치의 기준 전압 생성 회로의 연산 증폭기의 구성을 나타낸 구성도 이다.
도3에 도시한 바와 같이, 상기 연산 증폭기는, 차동 증폭 회로(100)와; 상기 차동 증폭 회로(100)의 출력단에 연결되고, 상기 차동 증폭 회로(100)로부터 출력되는 전압을 안정화하는 제1 전압 안정화부(110)와; 상기 제1 전압 안정화부(110)에 연결되고, 상기 제1 전압 안정화부(110)로부터 출력되는 전압을 안정화하는 제2 전압 안정화부(210)로 구성된다.
상기 차동 증폭 회로(100)는, 음의 입력과 양의 입력으로 구성된다.
상기 제1 전압 안정화부(110)는, 상기 차동 증폭 회로(100)의 출력단에 연결되어 있는 제1 트랜지스터(111)를 포함하여 구성된다.
상기 제2 전압 안정화부(210)는, 상기 제1 전압 안정화부(110)와 직렬로 연결되어 구성된다.
또한, 상기 제2 전압 안정화부(210)는, 제3 트랜지스터(211), 제4 트랜지스터(212), 제5 트랜지스터(213)로 구성된다.
상기 제3 트랜지스터(211)는, 상기 제1 트랜지스터(111)와 병렬로 연결되어 구성된다.
상기 제2 전압 안정화부(210)는, 상기 제1 트랜지스터(111)에 병렬로 연결된 상기 제3 트랜지스터(211)를 선택할 수 있도록 제4 트랜지스터(212)를 포함한다.
상기 제4 트랜지스터(212)는, 상기 제1 트랜지스터(111)의 게이트와 상기 제4 트랜지스터(212)의 드레인과 연결되고, 상기 제4 트랜지스터(212)의 소스와 상기 제3 트랜지스터(211)의 게이트와 연결되어 구성된다.
또한, 상기 제4 트랜지스터(212)는, 적절한 기준 전압을 생성할 수 있도록 부하에 따라 상기 제2 전압 안정화부(210)의 상기 제3 트랜지스터(211)를 선택한다. 이때, 구동 회로는 저주파수에서 구동되므로 연산 증폭기의 상기 제2 전압 안정화부(210)에 상기 제4 트랜지스터(212)가 있어도 연상 증폭기의 구동에 큰 영향을 주지 않는다.
또한, 상기 제4 트랜지스터(212)는, 상기 신호 제어부(10)에서 인가된 신호에 의해 온오프(On-Off)가 설정된다.
상기 제2 전압 안정화부(210)는, 오작동을 방지할 수 있도록 제5 트랜지스터(213)를 포함한다.
상기 제5 트랜지스터(213)는, 상기 드레인 전원과 상기 제5 트랜지스터(213)의 상기 드레인과 연결되고, 상기 제5 트랜지스터(213)의 소스와 상기 제3 트랜지스터(211)의 상기 게이트와 연결되어 구성된다.
또한, 상기 제5 트랜지스터(213)는, 상기 제3 트랜지스터(211)에 임의의 전위가 공급되어 출력 특성에 영향을 주지 않도록 상기 제2 전압 안정화부(210)의 상 기 제3 트랜지스터(211)를 선택한다.
또한, 상기 제5 트랜지스터(213)는, 상기 신호 제어부(10)에서 인가된 신호에 의해 온오프(On-Off)가 설정된다.
상기 제1 전압 안정화부(110)와 상기 제2 전압 안정화부(210)는, 부하에 따른 안정적인 기준 전압을 제공하고, 연산 증폭기는 안정된 상기 기준 전압을 제공받음으로써, 연산 증폭기의 구동 회로를 재설계하지 않아도 된다.
상기 제1 전압 안정화부(110)와 상기 제1 전압 안정화부(110)에 연결되고, 상기 제1 전압 안정화부(110)로부터 출력되는 전압을 안정화하는 제2 전압 안정화부(310)는, 부하에 따른 안정된 전압을 생성하여 대기 전류를 적절하게 맞추어 줌으로써, 디스플레이 장치에 고화질의 이미지를 제공한다.
상기 제4 트랜지스터(212)와 상기 제5 트랜지스터(213)는, 상기 제3 트랜지스터의 드레인, 게이트, 소스들 중 적어도 하나 이상에 연결되어 구성된다.
또한, 상기 제4 트랜지스터(212)와 상기 제5 트랜지스터(213)는, PMOS(P-Channel Metal-Oxide Semiconductor), NMOS(N-Channel Metal-Oxide Semiconductor), 다이오드와 같은 스위치 소자로 구성될 수 있다.
상기 제1 전압 안정화부(110)와 직렬로 연결된 상기 제2 전압 안정화부(210)는, 안정된 기준 전압을 제공함으로써, 패널 크기가 커져 전체 부하의 크기가 커져도 연산 증폭기의 구동 능력을 추가하기 위한 회로가 필요없다.
또한, 상기 제1 전압 안정화부(110)와 직렬로 연결된 상기 제2 전압 안정화부(210)는, 상기 출력단의 상기 전체 부하의 크기에 따라 상기 제2 전압 안정화부 (210)와 동일한 기능을 하는 전압 안정화부가 상기 제1 전압 안정화부(110)에 직렬로 다수개가 연결될 수 있다.
이하에서는, 본 발명의 제1 실시예에 따른 디스플레이 장치의 기준 전압 생성 회로의 연산 증폭기의 AC 해석 곡선을 도4를 참조하여 상세히 설명한다.
도4는 본 발명의 제1 실시예에 따른 디스플레이 장치의 기준 전압 생성 회로의 연산 증폭기의 AC 해석 곡선 이다.
도4에 도시한 바와 같이, 디스플레이 장치의 기준 전압 생성 회로의 연산 증폭기의 AC 해석 곡선은, 상기 제1 전압 안정화부(110)와 상기 제2 전압 안정화부(210)의 트랜지스터의 크기에 관계없이 위상 여유도(Phase Margin), 교류 이득(AC Gain) 등의 특성이 동일하게 나타난다.
이하에서는, 본 발명의 제2 실시예에 따른 디스플레이 장치의 기준 전압 생성 회로의 연산 증폭기의 동작을 도5를 참조하여 상세히 설명한다.
도5는 본 발명의 제2 실시예에 따른 디스플레이 장치의 기준 전압 생성 회로의 연산 증폭기의 구성을 나타낸 구성도이다.
도5에 도시한 바와 같이, 상기 연산 증폭기는, 차동 증폭 회로(100)와; 상기 차동 증폭 회로(100)의 출력단에 연결되고, 상기 차동 증폭 회로(100)로부터 출력되는 전압을 안정화하는 제1 전압 안정화부(110)와; 상기 제1 전압 안정화부(110)에 연결되고, 상기 제1 전압 안정화부(110)로부터 출력되는 전압을 안정화하는 제2 전압 안정화부(310)로 구성된다.
상기 차동 증폭 회로(100)는, 음의 입력과 양의 입력으로 구성된다.
상기 제1 전압 안정화부(110)는, 상기 차동 증폭 회로(100)의 출력단에 연결되어 있는 제1 트랜지스터(111)를 포함하여 구성된다.
상기 제2 전압 안정화부(310)는, 상기 제1 전압 안정화부(110)와 직렬로 연결되어 구성된다.
또한, 상기 제2 전압 안정화부(310)는, 제3 트랜지스터(311), 제4 트랜지스터(312), 제5 트랜지스터(313)로 구성된다.
상기 제3 트랜지스터(311)는, 상기 제1 트랜지스터(111)와 병렬로 연결되어 구성된다.
상기 제2 전압 안정화부(310)는, 상기 제1 트랜지스터(111)에 병렬로 연결된 상기 제3 트랜지스터(311)를 선택할 수 있도록 제4 트랜지스터(312)를 포함한다.
상기 제4 트랜지스터(312)는, 상기 제1 트랜지스터(111)의 게이트와 상기 제4 트랜지스터(312)의 드레인과 연결되고, 상기 제4 트랜지스터(312)의 소스와 상기 제3 트랜지스터(311)의 게이트와 연결되어 구성된다.
또한, 상기 제4 트랜지스터(312)는, 적절한 기준 전압을 생성할 수 있도록 부하에 따라 상기 제2 전압 안정화부(310)의 상기 제3 트랜지스터(311)를 선택한다.
또한, 상기 제4 트랜지스터(312)는, 상기 신호 제어부(10)에서 인가된 신호에 의해 온오프(On-Off)가 설정된다.
상기 제2 전압 안정화부(310)는, 오작동을 방지할 수 있도록 제5 트랜지스터(313)를 포함한다.
상기 제5 트랜지스터(313)는, 상기 드레인 전원과 상기 제5 트랜지스터(313)의 상기 드레인과 연결되고, 상기 제5 트랜지스터(313)의 소스와 상기 제3 트랜지스터(311)의 상기 드레인과 연결되어 구성된다.
또한, 상기 제5 트랜지스터(313)는, 상기 제3 트랜지스터(311)에 임의의 전위가 공급되어 출력 특성에 영향을 주지 않도록 상기 제2 전압 안정화부(310)의 상기 제3 트랜지스터(311)를 선택한다.
또한, 상기 제5 트랜지스터(313)는, 상기 신호 제어부(10)에서 인가된 신호에 의해 온오프(On-Off)가 설정된다.
상기 제1 전압 안정화부(110)와 상기 제2 전압 안정화부(310)는, 부하에 따른 안정적인 기준 전압을 제공하고, 연산 증폭기는 안정된 상기 기준 전압을 제공받음으로써, 연산 증폭기의 구동 회로를 재설계하지 않아도 된다.
상기 제1 전압 안정화부(110)와 상기 제1 전압 안정화부(110)에 연결되고, 상기 제1 전압 안정화부(110)로부터 출력되는 전압을 안정화하는 제2 전압 안정화부(310)는, 부하에 따른 안정된 전압을 생성하여 대기 전류를 적절하게 맞추어 줌으로써, 디스플레이 장치에 고화질의 이미지를 제공한다.
상기 제4 트랜지스터(312)와 상기 제5 트랜지스터(313)는, 상기 제3 트랜지스터의 드레인, 게이트, 소스들 중 적어도 하나 이상에 연결되어 구성된다.
또한, 상기 제4 트랜지스터(312)와 상기 제5 트랜지스터(313)는, PMOS, NMOS, 다이오드와 같은 스위치 소자로 구성될 수 있다.
상기 제1 전압 안정화부(110)와 직렬로 연결된 상기 제2 전압 안정화부(310) 는, 안정된 기준 전압을 제공함으로써, 패널 크기가 커져 전체 부하의 크기가 커져도 연산 증폭기의 구동 능력을 추가하기 위한 회로가 필요없다.
또한, 상기 제1 전압 안정화부(110)와 직렬로 연결된 상기 제2 전압 안정화부(310)는, 상기 출력단의 상기 전체 부하의 크기에 따라 상기 제2 전압 안정화부(210)와 동일한 기능을 하는 전압 안정화부가 상기 제1 전압 안정화부(110)에 직렬로 다수개가 연결될 수 있다.
본 발명의 실시예들은 도면들을 참조하여 상세히 설명되었지만, 본 발명의 기술 사상과 범위는 상기 실시예들에 한정되는 것으로 해석되어서는 안되며, 특허 청구 범위에 의해서 정해지는 본 발명의 범위 내에서 다양한 변형들이 가능하다는 것은 당업자에 자명할 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 연산 증폭기는, 출력단을 제1 전압 안정화부와 제2 전압 안정화부가 직렬로 연결되게 구성함으로써, 연산 증폭기의 구동 능력을 향상시키는 효과가 있다.
또한, 본 발명에 따른 연산 증폭기는, 출력단을 제1 전압 안정화부와 제2 전압 안정화부가 직렬로 연결되게 구성함으로써, 패널 크기가 커지는 추세에 대응하여 그에 따른 연산 증폭기의 구동 능력을 공급하기 위한 회로를 추가로 만들지 않아도 되는 효과가 있다.
또한, 본 발명에 따른 연산 증폭기는, 제3 트랜지스터의 드레인, 게이트, 소스들 중 어느 하나에 제4 트랜지스터를 연결함으로써, 제2 전압 안정화부에서 제3 트랜지스터를 선택할 수 있는 효과가 있다.
또한, 본 발명에 따른 연산 증폭기는, 제3 트랜지스터의 드레인, 게이트, 소스들 중 어느 하나에 제5 트랜지스터를 연결함으로써, 제2 전압 안정화부에서 제3 트랜지스터를 선택할 수 있는 효과가 있다
또한, 본 발명에 따른 연산 증폭기는, 안정적인 기준 전압을 제공함으로써, 연산 증폭기의 구동 회로를 재설계하는 번거로움을 줄일 수 있는 효과가 있다.
또한, 본 발명에 따른 연산 증폭기는, 출력단을 제1 전압 안정화부와 제2 전압 안정화부가 직렬로 연결되게 구성함으로써, 출력단의 부하에 따른 안정된 전압을 생성하여 대기 전류를 적절하게 맞추어 줌으로써, 디스플레이 장치에 고화질의 이미지를 표현할 수 있는 효과가 있다.

Claims (15)

  1. 차동 증폭 회로와;
    상기 차동 증폭 회로의 출력단에 연결된 제1 전압 안정화부와;
    상기 제1 전압 안정화부에 연결되고, 상기 제1 전압 안정화부로부터 출력되는 전압을 안정화하는 제2 전압 안정화부를 포함하는 것을 특징으로 하는 연산 증폭기.
  2. 디스플레이 장치의 데이터 구동부에 기준 전압을 인가하는 기준 전압 생성부에 적용된 연산 증폭기에 있어서, 상기 연산 증폭기는,
    차동 증폭 회로와;
    상기 차동 증폭 회로의 출력단에 연결된 제1 전압 안정화부와;
    상기 제1 전압 안정화부에 연결되고, 상기 제1 전압 안정화부로부터 출력되는 전압을 안정화하는 제2 전압 안정화부를 포함하는 것을 특징으로 하는 디스플레이 장치의 기준 전압 생성 회로의 연산 증폭기.
  3. 제1항 또는 제2항에 있어서, 상기 차동 증폭 회로는,
    음의 입력이 상기 출력단과 연결된 전압 팔로워의 형태로 구성된 것을 특징으로 하는 연산 증폭기.
  4. 제1항 또는 제2항에 있어서, 상기 제1 전압 안정화부는,
    드레인 전원과 그라운드 사이에 연결된 제1 트랜지스터와;
    상기 제1 트랜지스터와 동일한 상기 드레인 전원에 연결된 제2 트랜지스터와;
    상기 제2 트랜지스터의 소스와 상기 그라운드 사이에 연결된 커패시터로 구성된 것을 특징으로 하는 연산 증폭기.
  5. 제4항에 있어서, 상기 제1 트랜지스터는,
    상기 차동 증폭 회로의 상기 출력단에 연결된 것을 특징으로 하는 연산 증폭기.
  6. 제1항 또는 제2항에 있어서, 상기 제2 전압 안정화부는,
    상기 제1 전압 안정화부와 직렬로 연결된 것을 특징으로 하는 연산 증폭기.
  7. 제6항에 있어서, 상기 제2 전압 안정화부는,
    제3 트랜지스터, 제4 트랜지스터, 제5 트랜지스터의 조합으로 구성된 것을 특징으로 하는 연산 증폭기.
  8. 제7항에 있어서, 상기 제3 트랜지스터는,
    상기 제1 트랜지스터와 병렬로 연결된 것을 특징으로 하는 연산 증폭기.
  9. 제7항에 있어서, 상기 제3 트랜지스터는,
    상기 드레인 전원이 상기 제3 트랜지스터의 드레인에 연결되고, 상기 제3 트랜지스터의 소스가 상기 그라운드에 연결된 것을 특징으로 하는 연산 증폭기.
  10. 제7항에 있어서, 상기 제4 트랜지스터는,
    상기 제3 트랜지스터의 드레인, 게이트, 소스들 중 적어도 하나 이상에 연결된 것을 특징으로 하는 연산 증폭기.
  11. 제10항에 있어서, 상기 제4 트랜지스터는,
    상기 제2 전압 안정화부의 상기 제3 트랜지스터를 선택하는 것을 특징으로 하는 연산 증폭기.
  12. 제7항에 있어서, 상기 제5 트랜지스터는,
    상기 제3 트랜지스터의 드레인, 게이트, 소스들 중 적어도 하나 이상에 연결된 것을 특징으로 하는 연산 증폭기.
  13. 제12항에 있어서, 상기 제5 트랜지스터는,
    상기 제2 전압 안정화부의 상기 제3 트랜지스터를 선택하는 것을 특징으로 하는 연산 증폭기.
  14. 제7항에 있어서, 상기 제4 트랜지스터와 상기 제5 트랜지스터는,
    PMOS, NMOS, 다이오드와 같은 스위치 소자를 특징으로 하는 연산 증폭기.
  15. 제1항 또는 제2항에 있어서, 상기 제2 전압 안정화부는,
    상기 출력단의 부하의 크기에 따라 상기 제2 전압 안정화부와 동일한 기능을 하는 전압 안정화부가 상기 제1 전압 안정화부에 직렬로 다수개가 연결된 것을 특징으로 하는 연산 증폭기.
KR1020060032504A 2006-04-10 2006-04-10 연산 증폭기 KR20070101474A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060032504A KR20070101474A (ko) 2006-04-10 2006-04-10 연산 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060032504A KR20070101474A (ko) 2006-04-10 2006-04-10 연산 증폭기

Publications (1)

Publication Number Publication Date
KR20070101474A true KR20070101474A (ko) 2007-10-17

Family

ID=38816705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060032504A KR20070101474A (ko) 2006-04-10 2006-04-10 연산 증폭기

Country Status (1)

Country Link
KR (1) KR20070101474A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101022092B1 (ko) * 2009-01-12 2011-03-17 삼성모바일디스플레이주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR20110088380A (ko) * 2008-10-27 2011-08-03 마이크로칩 테크놀로지 인코포레이티드 혼합 신호 집적회로 디바이스내의 아날로그 회로들의 자기 자동 교정
US8232954B2 (en) 2009-01-13 2012-07-31 Samsung Mobile Display Co., Ltd. Shift register and organic light emitting display device using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110088380A (ko) * 2008-10-27 2011-08-03 마이크로칩 테크놀로지 인코포레이티드 혼합 신호 집적회로 디바이스내의 아날로그 회로들의 자기 자동 교정
KR101022092B1 (ko) * 2009-01-12 2011-03-17 삼성모바일디스플레이주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
US8284150B2 (en) 2009-01-12 2012-10-09 Samsung Mobile Display Co., Ltd Shift register and organic light emitting display device using the same
US8232954B2 (en) 2009-01-13 2012-07-31 Samsung Mobile Display Co., Ltd. Shift register and organic light emitting display device using the same

Similar Documents

Publication Publication Date Title
US6232948B1 (en) Liquid crystal display driving circuit with low power consumption and precise voltage output
US9147361B2 (en) Output circuit, data driver and display device
US8970575B2 (en) Power source circuit and liquid crystal display apparatus having the same
KR101579838B1 (ko) 안정화된 구동전압을 이용하는 장치 및 디스플레이 시스템
US11663970B2 (en) Display device, CMOS operational amplifier, and driving method of display device
KR20050033797A (ko) 액정표시장치, 전원회로 및 액정표시장치의 제어방법
US10147376B2 (en) Common electrode driving module and liquid crystal display panel
JP4237221B2 (ja) 半導体装置
JP2007108680A (ja) 電流駆動能力の調整が可能な液晶ディスプレイパネル用のゲートドライバ
US8890787B2 (en) Panel driving device having a source driving circuit, and liquid crystal display apparatus having the same
KR20080065458A (ko) 디스플레이장치, 그 제어방법 및 표시패널용 구동소자
US10152937B2 (en) Semiconductor device, power supply circuit, and liquid crystal display device
US20050248388A1 (en) Charge pump circuit of LCD driver including driver having variable current driving capability
KR20070101474A (ko) 연산 증폭기
KR20110096424A (ko) 온도보상회로 및 이를 구비한 액정표시소자
CN109616042B (zh) 像素电路及其驱动方法、显示装置
US20130293451A1 (en) Liquid crystal display apparatus and source driving circuit thereof
TWI547922B (zh) 電源供應系統與顯示裝置
KR20090001162A (ko) 디스플레이 구동회로
JP2005204411A (ja) 昇圧回路、電源回路及び液晶駆動装置
JP2011145447A (ja) 表示素子駆動回路、電気光学装置及び電子機器
US8525768B2 (en) Gate line circuit for generating driving signal having slower rising and falling edge slopes
CN101399525B (zh) 电压电平箝制电路与比较器模块
JP6476572B2 (ja) ドライバー、電気光学装置及び電子機器
JP5068021B2 (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application