KR20110088380A

KR20110088380A - 혼합 신호 집적회로 디바이스내의 아날로그 회로들의 자기 자동 교정

Info

Publication number: KR20110088380A
Application number: KR1020107029681A
Authority: KR
Inventors: 제임스 비. 놀란; 쿠멘 블레이크
Original assignee: 마이크로칩 테크놀로지 인코포레이티드
Priority date: 2008-10-27
Filing date: 2009-10-26
Publication date: 2011-08-03
Also published as: TW201033781A; CN102187571A; EP2342820A1; US7973684B2; TWI489771B; KR101718850B1; EP2342820B1; WO2010062547A1; CN102187571B; US20100103005A1

Abstract

사용자에 의한 요구시 및/또는 이벤트(들)의 발생시 아날로그 회로들의 자동 교정이 일어난다. 사용자는 혼합 신호 집적회로에의 자동 교정(A_CAL) 입력을 통해 요구에 따라 자동 교정을 불러낼 수 있다. 사용자 공급 공통 모드 기준전압에의 외부 전압 교정(V_CAL) 입력은 혼합 신호 집적회로의 자동 교정에 사용될 수 있다. 혼합 신호 집적회로의 자동 교정은 이벤트들[1)자동 교정 데이터 손상의 검출(예를 들면, 혼합 신호 집적회로내에 디지털적으로 저장된 자동 교정 데이터 값들의 패리티 검사), 2)프로그램가능 타임아웃 주기후에 교정 요구를 발생시키는 내부 타이머, 3)온도 센서에 의해 결정된 내부 집적회로 다이 온도의 변화, 4)전원공급 및/또는 내부 공급 전압(들)의 변화] 중 어느 하나이상의 발생시 초기화될 수 있다.

Description

혼합 신호 집적회로 디바이스내의 아날로그 회로들의 자기 자동 교정{SELF AUTO-CALIBRATION OF ANALOG CIRCUITS IN A MIXED SIGNAL INTEGRATED CIRCUIT DEVICE}

본 발명은 아날로그 입력 디바이스들을 갖는 집적회로들에 관한 것으로, 특히 집적회로 아날로그 입력 디바이스내의 입력 오프셋 전압을 최소화하기 위한 자동 교정 회로에 관한 것이다.

집적 회로들은 보다 정교해지는 반면에 가격은 지속적으로 하락하고 있다. 집적회로 다이상에 제조되거나 또는 MCP(multi-chip package)내에 패키징된 아날로그 및 디지털 기능부들의 결합물들은 보다 널리 보급되어 유용성을 더욱 증가시키고 있으며 소비자 및 산업 제품들의 가격을 낮추고 있다. 마이크로컨트롤러와, 집적회로 다이상의 또는 MCP내의 아날로그 및 디지털 회로 기능부들의 결합물은 제품들의 애플리케이션들의 유용한 범위를 넓히고 있다. 소비자 및 상업 제품들(예를 들어 그에 한정되지는 않지만, 전기 기구들, 통신 디바이스들, 자동차들, 보안 시스템들, 풀-하우스 순간 온수 히터들, 서모스탯 등)은 집적회로 마이크로컨트롤러들에 의해 제어되고 있다. 센서 정보를 수신하기 위한 아날로그 입력들과 기능들을 제어하기 위한 아날로그 출력들은 이들 마이크로컨트롤러들의 응용에 필요하다. 지금까지는, 별개의 아날로그-디지털 및 디지털-아날로그 인터페이스들이 디지털 마이크로컨트롤러를 외부 아날로그 세계에 연결하는데 사용되었다.

아날로그 입력 디바이스, 예를 들면 별개의 연산 증폭기(op-amp)와 결합한 아날로그-디지털 변환기(ADC)는 디지털 입력들에의 연결 및 마이크로컨트롤러에 의한 사용을 위해 시변 아날로그 신호를 디지털 표현으로 변환시는데 사용되었다. 소정의 아날로그 값이 비교기의 입력에 제공되면 디지털 출력 상태로 바뀐 전압 및 전류 레벨들이 별개의 집적회로 전압 비교기들에 의해 검출되었다.

연산 증폭기 (및 비교기)는 일반적으로 차동 입력(반전 입력 및 비반전 입력) 아날로그 디바이스이며, 연산 증폭기의 회로는 차동 입력들(예를 들면, 함께 연결된 입력들) 간의 제로 입력 전압에 대하여 연산 증폭기의 출력이 넌제로가 되게 하는 고유의 직류(DC) 입력 오프셋 전압을 갖는다. 많은 응용품들은 매우 작은 입력 오프셋 전압을 갖는 연산 증폭기를 필요로 한다. 작은 입력 오프셋 전압을 얻기 위하여, 일반적으로 연산 증폭기의 제조시 교정 공정이 요구된다. 연산 증폭기의 제조/검사동안에 이 교정 공정 시간이 요구되며, 따라서 일반적으로 수행하기에 비용이 많이 든다. 교정은 전형적으로 하나의 동작점(예를 들면, 온도, 공통 모드 전압 등)에서 수행되므로, 동작 환경(예를 들면, 온도, 전압 등)의 변화들이 제조/검사시에 보상되지 않는다. 이제 기술은 디지털 마이크로컨트롤러와, 그 지원 로직 및 메모리들이 제조되는 동일한 집적회로 다이상에 아날로그 입력 및 출력 디바이스들이 제조될 수 있는 단계까지 진보했다. 이는, 디지털 마이크로컨트롤러 기능부들을 검사하는데 사용되는 장치가 아날로그 기능부들의 온라인 교정을 효율적으로 수행할 수 없다는 점에서 부가적인 문제를 발생시킨다. 따라서, 제조시 부가적인 검사 장치 및 검사 공정들이 요구된다.

따라서, 정상 동작동안 접할 수 있는 모든 동작 상태들(예를 들면, 온도, 전압, 전류, 속도, 전력, 압력, 습도 등) 및 그것의 어떠한 변화들에 걸쳐 원하는 스펙들 및 동작 파라미터들을 충족시키기 위해 엔드 유저 시스템 애플리케이션에서 교정될 수 있으며, 전반적인 제품 가격을 줄이기 위해 대량 생산될 수 있는 아날로그 입력 디바이스에 대한 요구가 있다. 아날로그 입력 디바이스는 아날로그와 디지털 기능들을 갖는 집적회로(예를 들면, 혼합 신호 디바이스)의 일부일 수 있다. 아날로그 입력 디바이스는, 그에 한정되지는 않지만, 차동 또는 싱글-엔디드 입력 연산 증폭기, 비교기, PGA(programmable gain amplifier), INA(instrumentation amplifier), 저노이즈 증폭기 등을 포함할 수 있다. 본 발명의 교시물은 PGA 또는 INA의 이득 트리밍으로 확장될 수 있다. 이러한 집적회로 디바이스의 예는 미국특허 제6,456,335호("Auto-Calibration Circuit to Minimize Input Offset Voltage in an Integrated Circuit Analog Input Device", by Hartono Darmawaskita, Layton Eagar and Miguel Moreno)에 기재되어 있으며, 모든 목적들을 위해 여기에 참조로서 포함된다.

본 발명에 따르면, 이러한 필요는 사용자 및/또는 이벤트(들)의 발생에 의한 요구시 아날로그 회로들의 자동 교정을 위한 장치 및 방법으로 충족될 수 있다. 사용자는 언제든지 혼합 신호 집적회로에의 자동 교정(A_CAL) 입력을 통해 자동 교정을 불러낼 수 있다. 사용자 공급 공통 모드 기준전압에의 외부 전압 교정(V_CAL) 입력이 혼합 신호 집적회로의 자동 교정에 사용될 수 있다. 혼합 신호 집적회로의 자동 교정은, 예를 들어 그에 한정되지는 않지만, 이벤트들[1)자동 교정 데이터 손상의 검출(예를 들면, 혼합 신호 집적회로내에 디지털적으로 저장된 자동 교정 데이터 값들의 패리티 검사), 2)프로그램가능 타임아웃 주기후에 교정 요구를 발생시키는 내부 타이머, 3)온도 센서에 의해 결정된 내부 집적회로 다이 온도의 변화, 4)파워 서플라이 및/또는 내부 레귤레이터(들)(예를 들면, 바이어스 네트워크)로부터의 내부 공급 전압(들)의 변화] 중 어느 하나이상의 발생시 초기화될 수 있다.

또한, 사용자는 동작점(예를 들면, 파워 서플라이, 공통-모드 등), 환경 변화들(예를 들면, 온도, 습도 등)을 포함하는, 엔드 시스템내에서의 변화들을 보상하고, 컴포넌트 드리프트 오버 타임(예를 들면, 에이징 효과 등)도 보상할 수 있다.

아날로그 입력 디바이스는 아날로그 디바이스의 출력에서의 전압 에러를 최소화하기 위해 아날로그 입력 디바이스의 차동 입력들 사이에, 예를 들어 그에 한정되지는 않지만, 반대 극성의 전압을 인가함으로써 디바이스 입력 오프셋 전압을 완화 또는 보상하는 입력 오프셋 전압 보상 또는 트리밍 회로를 갖는다. 아날로그 입력 디바이스의 차동 입력 회로내의 저항들, 전류원들, 및/또는 전압원들의 절환은 입력 오프셋 전압 에러를 보상하는데 사용될 수 있다. 또한, 디지털-아날로그 변환기(DAC)는 입력 오프셋 전압 에러를 극복하기 위한 보상 전압을 발생시키는데 사용될 수 있다. 디지털 값을 인가함으로써 제어될 수 있기만 하면 입력 오프셋 전압 에러를 보상하기 위한 다른 방법들이 이용될 수 있다는 것은 본 발명의 범위내에 있다.

필요한 입력 오프셋 전압 보상을 나타내는 디지털 값을 결정하기 위한 디지털 제어 회로는 입력 오프셋 전압 보상 회로에 디지털 워드를 인가하는데 사용된다. 디지털 워드의 다양한 디지털 값들의 선형 검색 또는 이진 검색이 디지털 제어회로에 의해 사용될 수 있다. 또한, 디지털 제어 회로는 "교정 모드" 동안 아날로그 입력 디바이스의 반전 및 비반전 입력들의 절환, 출력, 및 피드백 이득 결정 저항들도 제어할 수 있다.

전압 비교기는 아날로그 입력 디바이스의 출력과 기준 전압을 비교한다. 아날로그 입력 디바이스의 출력이 기준 전압 이상이면, 비교기 출력은 제1 로직 레벨에서 제2 로직 레벨로 절환된다. 비교기의 출력은 디지털 제어 회로에 연결되고 그 출력 로직 레벨을 바꿈으로써 디지털 제어 회로에 알린다.

기준 전압은 교정 사이클동안 아날로그 입력 디바이스와 비교기 입력들에 인가될 원하는 전압값을 선택하기 위해 프로그램가능하다. 이에 의해 기준전압을 변경함으로써 이용 용도의 전압에 매우 근접한 공통 모드 전압에서의 교정을 수월하게 할 수 있다. 아날로그 입력 디바이스의 자동 교정을 초기화하기 전에 기준 전압 회로와 관련된 제어 레지스터에 적절한 기준 전압값이 쓰여질 수 있다. 입력 오프셋 전압 보상 교정동안 다른 기준 전압값들이 다른 아날로그 입력 디바이스들에 사용될 수 있다.

아날로그 입력 디바이스의 입력 오프셋 전압 보상 회로는 입력 오프셋 전압을 보상하는데 필요한 디지털 값을 유지하는 스토리지 레지스터 또는 메모리를 가질 수 있다. 이 스토리지 레지스터는 원하는 용도에 따라 휘발성 또는 비휘발성일 수 있다. 따라서, 제조 및/또는 검사동안 공장에서의 교정이 불필요하며, 프로그램가능 퓨즈 링크 트리밍을 없앨 수 있고, 엔드 유저 애플리케이션 유연성은 증가된다.

복수의 아날로그 입력 디바이스들은 복수의 아날로그 입력 디바이스들 각자 간의 디지털 제어 회로와 비교기를 멀티플렉싱함으로써 보상된 입력 오프셋 전압들을 가질 수 있다. 따라서, 회로들 및 다이 면적이 저감되고, 비용이 절약되며, 혼합 신호 집적회로 디바이스의 신뢰성을 개선시킬 수 있다.

본 발명의 일실시예에 따르면, 적어도 하나의 아날로그 입력 디바이스 및 적어도 하나의 아날로그 입력 디바이스내의 입력 오프셋 전압을 최소화하기 위한 자동 교정 회로를 갖는 집적회로는, 디지털 제어 입력 오프셋 전압 보상 회로를 갖는 적어도 하나의 아날로그 입력 디바이스; 및 상기 적어도 하나의 아날로그 입력 디바이스와 상기 입력 오프셋 전압 보상 회로에 연결된 자동 교정 회로를 포함하고, 이벤트에 의해 초기화되는 자동 교정 사이클동안 상기 적어도 하나의 아날로그 입력 디바이스내의 입력 오프셋 전압이 최소화된다.

본 발명의 또 하나의 실시예에 따르면, 이벤트 발생시 아날로그 입력 디바이스내의 입력 오프셋 전압을 최소화하기 위한 방법은, (a) 이벤트 발생을 검출하는 단계; (b) 입력 오프셋 전압 보상 회로를 갖는 아날로그 입력 디바이스를 상기 이벤트 발생의 검출시 정상 모드에서 자동 교정 모드로 절환하는 단계; (c) 상기 아날로그 입력 디바이스에 기준 전압을 인가하는 단계; (d) (ⅰ) 상기 아날로그 입력 디바이스의 출력 전압을 측정하고, (ⅱ) 상기 아날로그 입력 디바이스로부터의 상기 출력 전압이 원하는 값에 있을 때까지 상기 입력 오프셋 전압 보상 회로에 입력 오프셋 보상 값들을 인가하고 나서 상기 아날로그 입력 디바이스의 상기 입력 오프셋 전압을 최소화하는 상기 입력 오프셋 보상 값을 저장함으로써, 상기 아날로그 입력 디바이스의 입력 오프셋 전압을 최소화하는 단계; 및 (e) 상기 아날로그 입력 디바이스를 상기 교정 모드에서 상기 정상 모드로 절환하는 단계를 포함한다.

본 발명이 특정 실시예를 참조하여 특별히 도시되고 설명되었지만, 이러한 참조는 본 발명의 한정을 내포하지 않고 이러한 한정을 의미하지도 않는다. 개시된 본 발명은 이 기술분야의 당업자에 의해 형태와 기능에 있어서 수정물, 대체물, 및 등가물이 고려될 수 있다. 본 발명의 도시되고 설명된 실시예들은 단지 예로서, 본 발명의 범위를 한정하지 않는다.

첨부한 도면과 관련된 다음의 설명을 참조하면 본 발명을 보다 완전히 이해할 수 있다.
도 1은 본 발명의 일실시예에 따른 차동 입력 연산 증폭기를 위한 자기 자동 교정 디바이스의 블록도이다.
도 2는 도 1에 도시한 자기 자동 교정 디바이스의 아날로그부의 블록도이다.
도 3은 도 1에 도시한 자기 자동 교정 디바이스의 디지털 교정부의 블록도이다.
도 4는 도 1에 도시한 자기 자동 교정 디바이스의 교정 순서 상태도이다.
본 발명은 다양한 수정물 및 대체 형태가 가능하지만, 특정 실시예들이 도면에 도시되고 여기에 상세히 설명되었다. 하지만, 특정 실시예들의 설명은 본 발명을 여기에 개시된 특정 형태로 한정하려는 것이 아니고, 반대로, 본 발명은 첨부한 청구범위에 의해 한정된 모든 수정물 및 등가물을 포함하려 한다.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 도면에서 동일한 구성요소는 동일한 참조부호로 나타내고, 유사한 구성요소는 아래첨자를 달리하여 동일한 부호로 나타낸다.

도 1은 본 발명의 일실시예에 따른 차동 입력 연산 증폭기를 위한 자기 자동 교정 디바이스의 블록도이다. 자기 자동 교정 디바이스(102)는 아날로그부(200)(도 2 참조)와 디지털부(300)(도 3 참조)를 포함한다. 아날로그부(200)는 차동 입력 연산 증폭기의 입력 차동쌍(114), 이득 및 보상 회로(108), 및 출력 버퍼(110), 전압 오프셋 보상 디지털-아날로그 변환기들(DAC들)(112), 입력 부하(106), 테일 전류 회로(116), 교정 기준 전압 및 버퍼(118), 및 전압 비교기(120)를 포함한다. 디지털 교정부(300)는 자동 교정 칩 선택 로직 및 메모리(122), 클록 발진기(124), 테스트 모드 상태기(126), POR(power-on-reset)(130), 및 바이어스 네트워크(134)를 포함한다.

전압 오프셋 보상 DAC들(112)은 비교기(120)의 오프셋을 "제거"하기 위해 자동 교정 로직으로부터의 디지털 트림 코드들을 아날로그 신호로 변환시킨다. 세그먼트화된 DAC는 트리밍 동작의 DNL(differential non-linearity)을 개선시키기 위해 DAC(112)에 사용될 수 있지만, 이는 본 발명의 자동 교정 접근법을 위한 필요 조건은 아니다. 세그먼트화된 DAC의 장점은 거의 부품들이 불필요하다는 것이며, DAC(112)는 대형의 단일 어레이 대신에 두개의 어레이로 분할되기 때문에 DNL이 개선된다.

디지털 교정부(300), 비교기(120), 및 교정 기준(118)은 자동 교정을 수행하는데 사용되지 않을 때 저전력 슬립 모드로 들어갈 수 있으며, 여기에 보다 상세히 설명되어 있다.

도 2는 도 1에 도시한 자기 자동 교정 디바이스의 아날로그부의 블록도이다. 차동 입력 연산 증폭기(202), 비교기(204), 및 공통 모드 기준 전압(118)은 스위치들(232,234,240)을 통해 함께 연결된다. 자기 자동 교정 모드에 있는 경우에, 스위치들(232,234)은 차동 입력들(150,152)로부터 연산 증폭기(202)의 차동 입력들을 분리시키고, 차동 입력들을 공통 모드 기준 전압(118)에 연결시킨다. 공통 모드 기준 전압(118)은 내부 기준 전압, 예를 들어 그에 한정되지는 않지만, V_DD/3으로 이루어질 수 있다.

연산 증폭기(202)의 출력은 자동 교정을 가능한 한 애플리케이션에 명료하게 만들고 외부 회로가 자동 교정 동작의 교정 정밀도 및 타이밍에 영향을 주지 않도록 3 상태일 수 있다. 연산 증폭기(202)의 출력과 출력 연결부(212) 사이에 스위치를 추가하지 않기 위해, 연산 증폭기(202) 내부로부터의 별도의 교정 출력(218)이 인에이블되어 자기 자동 교정 트리밍 동작동안 동작한다. 이 교정 출력(218)은 자동 교정 동작동안 광(내부) 저항 부하(비교기(204)의 입력 및 저항망 R_F/R_G)를 구동만 하면 되기 때문에 정상 출력보다 훨씬 작은 트랜지스터들을 이용한다.

자동 교정 동작 동안, 공통 모드 기준전압(118)은 연산 증폭기(202)의 입력에 연결된다. 공통 모드 기준전압(118)은 비교기(204)의 입력에 연결된다. 연산 증폭기(202) 이득은 정밀한 전압 오프셋 교정을 수월하게 하기 위해 고이득의 이득 설정 저항들(214,216)로 구성된다. 출력(218)은 비교기(204)의 다른 입력에 연결된다. 출력(218)상의 전압이 공통 모드 기준전압(118) 이상이면, 비교기(204)로부터의 출력(224)은 제1 로직 상태(예를 들면, 로직 하이)에 있다. 출력(218)상의 전압이 공통 모드 기준전압(118) 보다 작으면, 비교기(204)로부터의 출력(224)은 제2 로직 상태(예를 들면, 로직 로우)에 있다. 출력(224)은 SAR(successive approximation register)(306)(도 3 참조)을 제어하며, 하기에 보다 상세히 기재되어 있다. 입력(220)상의 오프셋 제거 전압은 연산 증폭기(202) 오프셋을 제거하기 때문에 연산 증폭기(202)의 출력(212)은 실질적으로 제로 전압에 있다. 이 오프셋 제거 전압은 다음 자기 자동 교정 동작까지 유지된다.

기준 전압(118)은 최상의 오프셋 교정을 얻기 위해 그 전압값이 시스템 동작 상태에 가장 근접하게 설정될 수 있도록 프로그램가능하다. 기준 전압(118)과 비교기(204)는 하나 이상의 연산 증폭기(202)를 위한 자동 교정 동작들에서 사용될 수 있다. 스위치(242)는 제2 연산 증폭기(도시하지 않음)에 연결될 수 있으며 연산 증폭기(202)의 자동 교정에 대하여 여기에 설명한 것과 동일한 방식으로 기능한다. 따라서, 본 발명에 따르면 복수의 연산 증폭기들(202)이 자동 교정될 수 있다.

도 3은 도 1에 도시한 자기 자동 교정 디바이스의 디지털 교정부의 블록도이다. 자동 교정 디바이스(102)의 디지털부(300)는 타이머(302), 교정 로직(304), SAR(successive approximation register)(306), 복수의 트림 레지스터 패리티 검출 회로들(312) 중 어느 하나로부터의 에러를 논리적으로 나타내는 OR 게이트(308), 트림 레지스터(310), 트림 레지스터 패리티 검출 회로(312), POR(power-on-reset)(130), 및 클록 발진기(124)를 포함한다. 트림 레지스터(310)와 트림 레지스터 패리티 검출 회로(312)는 각 연산 증폭기(202)와 관련될 수 있다. 나머지 회로 기능들은 복수의 연산 증폭기들(202) 각자 간에 자기 자동 교정 목적들을 위하여 시간 공유될 수 있다.

자동 교정 모드 동안의 전압 오프셋 보상 회로들의 동작은 미국특허 제6,456,335호("Auto-Calibration Circuit to Minimize Input Offset Voltage in an Integrated Circuit Analog Input Device", by Hartono Darmawaskita, Layton Eagar and Miguel Moreno)에 보다 상세히 기재되어 있으며, 모든 목적들을 위해 여기에 참조로서 포함된다.

본 발명에 따르면, 트림 레지스터 컨텐츠들의 패리티 검사가 패리티 에러를 검출할 때마다, 자기 자동 교정 사이클이 초기화된다. 이는 트림 레지스터(310)의 트림 데이터 컨텐츠들내의 패리티 에러를 검출하기 위해 트림 레지스터 패리티 검출 회로(312)를 이용함으로써 구현될 수 있다. 패리티 에러가 검출되면, 트림 레지스터 패리티 검출 회로(312)는 패리티 에러 검출 신호를 어서트하고 POR(130)은 새로운 자기 자동 교정 사이클의 시작을 초기화할 것이다. OR 게이트(308)는 복수의 연산 증폭기들(202)의 각각과 관련된 복수의 트림 레지스터 패리티 검출 회로들(312)로부터의 패리티 에러 검출 신호들을 결합하는데 사용될 수 있다. OR 게이트(308) 대신에 다른 로직 결합물들이 구현될 수 있으며 여기에 고려된다.

자기 자동 교정 사이클동안, 패리티 비트는 교정 로직(304)에 의해 자동적으로 결정되어 트림 레지스터(310)의 패리티 비트 위치에 저장될 수 있다. 이 예에서, 각 트림 레지스터(310)에 하나의 패리티 비트가 있다. (연산 증폭기(202)의 정상 동작동안) 패리티 에러가 발생하면, POR(130)로부터의 파워-온-리셋이 강제되고 새로운 자동 교정 사이클이 발생된다. 이는, 트림 레지스터 컨텐츠들이 휘발성 레지스터들(메모리)내에 저장되고 그 안에 포함된 트림 데이터가 파워 글리치 동안 손상될 수 있기 때문에 중요하다. 또한, 소프트 데이터 에러가 우주선(예를 들면, 우주방사선)으로부터 일어날 수 있다. 따라서, 트림 레지스터(310) 컨텐츠들의 패리티 검사는 휘발성 메모리 구성내의 트림 값 데이터 스토리지의 손상에 대하여 상당한 보호를 제공한다. 한편, 트림 레지스터 컨텐츠들은 비휘발성 메모리에 저장될 수 있고, 패리티 비트 및 패리티 검사는 비휘발성 메모리 구성에서 필요 없을 수 있다. 패리티 비트 및 패리티 검사가 있건 없건 트림 데이터가 휘발성 및/또는 비휘발성 메모리에 저장될 수 있다는 것은 본 발명의 범위내에 있다.

자동 교정은 사용자 프로그램 자동 교정 입력 A_CAL(도 1 참조)의 토글링에 의해서도 초기화될 수 있다. 이러한 특징은 연산 증폭기들(202)의 재교정을 위한 집적회로 디바이스의 파워 다운을 회피한다. 또한, 이러한 특징은 지연 시간이 완전한 파워-업이 필요한 경우보다 훨씬 짧기 때문에(대략 1ms 대 150ms) 시간을 절감한다. A_CAL 교정 입력을 가지면 로직 레벨을 A_CAL 교정 입력으로 토글링함으로써 애플리케이션 프로그램(예를 들면, 마이크로컨트롤러로부터의 제어 신호)이 자기 자동 교정을 야기하기 쉽게 한다. 본 발명에 따르면, 자기 자동 교정 디바이스(102)내의 마이크로컨트롤러 및/또는 회로들은 시스템 상태들(예를 들면, 파워 서플라이 전압, 온도, 및/또는 일정한 시간 간격들)의 어떠한 변화를 기반으로 하여 자기 자동 교정을 실시할 수 있다.

외부 교정 기준전압 입력(V_CAL)은 특정 애플리케이션을 위한 최적의 공통 모드 전압으로 교정하기 위해 자동 교정 사이클동안 기준 전압을 제공하는데 사용될 수 있다. 이는 연산 증폭기(202)의 출력에서 공통 모드 전압 에러들을 제거한다.

상태기는 복수의 연산 증폭기들(202)을 교정하는데 사용될 수 있다. 따라서, 로직 회로들이 필요한/관련된 집적회로 다이 영역을 줄이기 위해 복수의 연산 증폭기들(202) 각각에 대한 별도의 교정 회로들을 필요로 하는 대신에 단일 상태기, 비교기, 및 기준이 사용될 수 있다.

도 4는 도 1에 도시한 자기 자동 교정 디바이스의 교정 순서 상태도이다. 상태기는 다음 상태들로 동작할 수 있다. 상태(402)(Start)에서, 이벤트(예를 들면, POR 또는 패리티 에러)가 발생하거나 또는 A_CAL이 어서트된다. 상태기는 자동 교정 프로세스(사이클)의 시작 전에 종료되도록 이들 상태들 중 하나의 초기화를 기다린다. 상태(404)(Delay)에서, 자동 교정에 포함된 회로들의 설정 시간을 위해 지연 타이머가 동작한다. 파워-업 후에, 공급 전압의 안정을 감안하여 지연은 대략 150ms 일 수 있다. A_CAL 입력 활성화 후에, 전형적으로 약 1ms 지연이 발생된다.

상태(406)(Cal A)에서, 제1 연산 증폭기 채널을 위한 자기 자동 교정 사이클이 발생한다. 이 예는 듀얼 OP-앰프 디바이스를 가정하며, 둘 이상의 OP-앰프들이 동일한 방식으로 교정될 수 있다. 증폭기의 입력들은 기준 전압에 연결된다. OP-앰프의 내부 이득은 오프셋 에러를 증가시키고 교정을 보다 용이하게 하기 위해, 예를 들어 그에 한정되지는 않지만, 대략 1000 일 수 있다. 비교기(204)는 (이득 후의) 증폭기(202) 출력을 기준 전압(118)과 비교하는데 사용될 수 있다. 비교기 출력(224)은 트림 업을 위한 것인지 또는 트림 다운을 위한 것인지를 결정하기 위한 사인 비트로 시작하는 SAR(successive-approximation shift register)(306) 비트들을 한번에 하나씩 세트 또는 클리어하는데 사용된다. 사인 비트는 오프셋이 양인지 또는 음인지에 따라 증폭기 차동쌍(114)의 일측 또는 타측에 트림 DAC(들)(112)을 연결하는데 사용된다. MSB로 시작하여 모든 SAR 레지스터 비트들이 세트 또는 클리어되기까지 한번에 한 비트씩 추가하기 위해 나머지 SAR 비트들은 트림량을 제어한다. 이 상태동안, SAR 시프트 레지스터 출력들은 명백한 래치들(도시하지 않음)을 통해 증폭기 트림 DAC들(112)로 전달된다. 그래서, 각 SAR 비트가 변경되면, 트림 DAC(112)의 아날로그 출력값을 즉시 변경시킨다. 이러한 방식으로, 증폭기(202)의 출력은 내부 기준(118)에 접근하고, 오프셋은 제로에 접근한다. Cal A 상태(406)의 끝에서, OP 앰프 A 트림 DAC와 관련된 명백한 래치들이 닫혀 트림 값이 유지(래치)된다.

상태(408)(Reset SAR)에서, SAR 레지스터는 다음 자동 교정 동작을 위해 리셋된다. 상태(410)(Cal B)에서, 상태(406)(Cal A) 동안 수행되었던 것과 동일한 사이클이 수행된다. 그리고, 상태(412)에서, SAR 레지스터는 이후의 자동 교정 동작들을 위해 다시 리셋된다. 두 증폭기들(A,B)의 교정들이 수행되면, 전력을 보존하기 위해 상태기는 상태(414)(Idle)로 들어가고 교정 로직과 아날로그 회로는 디스에이블될 수 있다. 파워-온-리셋, 패리티 에러, 또는 A_CAL 요구가 어서트되어 다음 교정 사이클들을 위해 상태(402)(Start)로 돌아가기까지 상태기는 상태(414)에 무기한 머무른다.

Claims

적어도 하나의 아날로그 입력 디바이스 및 적어도 하나의 아날로그 입력 디바이스내의 입력 오프셋 전압을 최소화하기 위한 자동 교정 회로를 갖는 집적회로로서,
디지털 제어 입력 오프셋 전압 보상 회로를 갖는 적어도 하나의 아날로그 입력 디바이스; 및
상기 적어도 하나의 아날로그 입력 디바이스와 상기 입력 오프셋 전압 보상 회로에 연결된 자동 교정 회로를 포함하고,
이벤트에 의해 초기화되는 자동 교정 사이클동안 상기 적어도 하나의 아날로그 입력 디바이스내의 입력 오프셋 전압이 최소화되는 것을 특징으로 하는 집적회로.
제1항에 있어서,
상기 이벤트는 사용자 자동 교정 요구인 것을 특징으로 하는 집적회로.
제1항에 있어서,
상기 이벤트는 파워-온-리셋인 것을 특징으로 하는 집적회로.
제1항에 있어서,
상기 이벤트는 저장된 자동 교정 데이터 값내의 패리티 에러의 검출인 것을 특징으로 하는 집적회로.
제1항에 있어서,
상기 이벤트는 자동 교정 타이머의 종료 시간인 것을 특징으로 하는 집적회로.
제5항에 있어서,
상기 자동 교정 타이머 시간은 프로그램가능한 것을 특징으로 하는 집적회로.
제1항에 있어서,
상기 이벤트는 상기 집적회로의 온도 변화인 것을 특징으로 하는 집적회로.
제1항에 있어서,
상기 이벤트는 공급 전압 변화인 것을 특징으로 하는 집적회로.
제1항에 있어서, 상기 적어도 하나의 아날로그 입력 디바이스는 비교기인 것을 특징으로 하는 집적회로.
제1항에 있어서,
상기 적어도 하나의 아날로그 입력 디바이스는 차동 입력들 및 출력을 갖는 연산 증폭기인 것을 특징으로 하는 집적회로.
제10항에 있어서,
상기 자동 교정 회로는:
전압 비교기;
상기 전압 비교기의 입력에 연결된 기준 전압;
전압 오프셋 트림 DAC(digital-to-analog converter);
전압 오프셋 교정 스위치들;
상기 전압 비교기의 출력에 연결된 입력 및 상기 전압 오프셋 트림 DAC에 연결된 출력들을 갖는 SAR(successive approximation register); 및
교정 로직을 포함하고,
상기 이벤트가 발생하면, 상기 교정 로직은 상기 연산 증폭기의 상기 차동 입력들을 상기 기준 전압에 연결하고 상기 연산 증폭기의 상기 출력을 상기 전압 비교기의 또 하나의 입력에 연결하기 위해 상기 전압 오프셋 교정 스위치들을 제어함으로써,
상기 전압 비교기는 상기 SAR이 상기 전압 오프셋 트림 DAC에의 출력 값을 바꾸게 하여 상기 적어도 하나의 아날로그 입력 디바이스의 상기 입력 오프셋 전압을 최소화하는 것을 특징으로 하는 집적회로.
제11항에 있어서,
상기 SAR과 상기 전압 오프셋 트림 DAC 사이에 연결된 오프셋 보상 래치 래지스터를 더 포함하고, 상기 오프셋 보상 래치 레지스터는 상기 적어도 하나의 아날로그 입력 디바이스의 상기 입력 오프셋 전압을 최소화하는데 사용되는 상기 SAR 출력 값을 저장하는 것을 특징으로 하는 집적회로.
제11항에 있어서,
상기 기준 전압은 프로그램가능한 것을 특징으로 하는 집적회로.
제1항에 있어서,
상기 적어도 하나의 아날로그 입력 디바이스는 차동 입력들, 제1 출력, 및 교정 출력을 갖는 연산 증폭기인 것을 특징으로 하는 집적회로.
제14항에 있어서,
상기 자동 교정 회로는:
전압 비교기;
상기 전압 비교기의 입력에 연결된 기준 전압;
전압 오프셋 트림 DAC(digital-to-analog converter);
전압 오프셋 교정 스위치들;
상기 전압 비교기의 출력에 연결된 입력 및 상기 전압 오프셋 트림 DAC에 연결된 출력들을 갖는 SAR(successive approximation register); 및
교정 로직을 포함하고,
상기 이벤트가 발생하면, 상기 교정 로직은 상기 연산 증폭기의 상기 차동 입력들을 상기 기준 전압에 연결하고 상기 연산 증폭기의 상기 교정 출력을 상기 전압 비교기의 또 하나의 입력에 연결하기 위해 상기 전압 오프셋 교정 스위치들을 제어함으로써,
상기 전압 비교기는 상기 SAR이 상기 전압 오프셋 트림 DAC에의 출력 값을 바꾸게 하여 상기 적어도 하나의 아날로그 입력 디바이스의 상기 입력 오프셋 전압을 최소화하는 것을 특징으로 하는 집적회로.
제15항에 있어서,
상기 연산 증폭기의 상기 제1 출력은 3상 출력이고 상기 적어도 하나의 아날로그 입력 디바이스의 상기 입력 오프셋 전압이 최소화되면 상기 교정 출력으로부터 분리되는 것을 특징으로 하는 집적회로.
제15항에 있어서,
상기 SAR과 상기 전압 오프셋 트림 DAC 사이에 연결된 오프셋 보상 래치 래지스터를 더 포함하고, 상기 오프셋 보상 래치 레지스터는 상기 적어도 하나의 아날로그 입력 디바이스의 상기 입력 오프셋 전압을 최소화하는데 사용되는 상기 SAR 출력 값을 저장하는 것을 특징으로 하는 집적회로.
제15항에 있어서,
상기 기준 전압은 프로그램가능한 것을 특징으로 하는 집적회로.
제1항에 있어서,
상기 자동 교정 회로는 상기 적어도 하나의 아날로그 입력 디바이스가 상기 자동 교정 사이클 동안 고이득을 갖게 하는 것을 특징으로 하는 집적회로.
제1항에 있어서,
각 자동 교정 사이클들동안 복수의 아날로그 입력 디바이스들로부터 각각을 선택하기 위한 스위치들을 더 포함하는 것을 특징으로 하는 집적회로.
제20항에 있어서,
복수의 전압 오프셋 트림 DAC들; 및
상기 SAR과 상기 복수의 전압 오프셋 트림 DAC들 각각의 사이에 연결된 복수의 오프셋 보상 래치 레지스터들로서, 상기 복수의 오프셋 보상 래치 레지스터들 각각은 상기 복수의 아날로그 입력 디바이스들 각각의 상기 입력 오프셋 전압을 최소화하는데 사용되는 상기 SAR 출력값을 저장하는 것을 특징으로 하는 집적회로.
이벤트 발생시 아날로그 입력 디바이스내의 입력 오프셋 전압을 최소화하기 위한 방법으로서,
(a) 이벤트 발생을 검출하는 단계;
(b) 입력 오프셋 전압 보상 회로를 갖는 아날로그 입력 디바이스를 상기 이벤트 발생의 검출시 정상 모드에서 자동 교정 모드로 절환하는 단계;
(c) 상기 아날로그 입력 디바이스에 기준 전압을 인가하는 단계;
(d) (ⅰ) 상기 아날로그 입력 디바이스의 출력 전압을 측정하고,
(ⅱ) 상기 아날로그 입력 디바이스로부터의 상기 출력 전압이 원하는 값에 있을 때까지 상기 입력 오프셋 전압 보상 회로에 입력 오프셋 보상 값들을 인가하고 나서 상기 아날로그 입력 디바이스의 상기 입력 오프셋 전압을 최소화하는 상기 입력 오프셋 보상 값을 저장함으로써, 상기 아날로그 입력 디바이스의 입력 오프셋 전압을 최소화하는 단계; 및
(e) 상기 아날로그 입력 디바이스를 상기 교정 모드에서 상기 정상 모드로 절환하는 단계를 포함하는 것을 특징으로 하는 방법.
제22항에 있어서,
상기 이벤트는 사용자 자동-교정 요구인 것을 특징으로 하는 방법.
제22항에 있어서,
상기 이벤트는 파워-온-리셋인 것을 특징으로 하는 방법.
제22항에 있어서,
상기 이벤트는 저장된 자동 교정 데이터 값내의 패리티 에러 검출인 것을 특징으로 하는 방법.
제22항에 있어서,
상기 이벤트는 자동 교정 타이머의 종료 시간인 것을 특징으로 하는 방법.
제22항에 있어서,
상기 아날로그 입력 디바이스를 교정 모드로 절환하는 단계는 고 이득을 위해 상기 아날로그 입력 디바이스를 구성하는 단계를 포함하는 것을 특징으로 하는 방법.
제22항에 있어서,
기준 전압을 인가하는 단계는 프로그램가능 기준 전압을 인가하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제22항에 있어서,
상기 아날로그 입력 디바이스는 복수의 아날로그 입력 디바이스들이고 상기 복수의 아날로그 입력 디바이스들 각각에 대하여 단계들(b)-(e)이 반복되는 것을 특징으로 하는 방법.