CN102187571A - 混合信号集成电路装置中的模拟电路的自我自动校准 - Google Patents

混合信号集成电路装置中的模拟电路的自我自动校准 Download PDF

Info

Publication number
CN102187571A
CN102187571A CN200980140753XA CN200980140753A CN102187571A CN 102187571 A CN102187571 A CN 102187571A CN 200980140753X A CN200980140753X A CN 200980140753XA CN 200980140753 A CN200980140753 A CN 200980140753A CN 102187571 A CN102187571 A CN 102187571A
Authority
CN
China
Prior art keywords
calibration
integrated circuit
voltage
input unit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200980140753XA
Other languages
English (en)
Other versions
CN102187571B (zh
Inventor
詹姆斯·B·诺兰
库门·布莱克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN102187571A publication Critical patent/CN102187571A/zh
Application granted granted Critical
Publication of CN102187571B publication Critical patent/CN102187571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45977—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/261—Amplifier which being suitable for instrumentation applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45048—Calibrating and standardising a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45136—One differential amplifier in IC-block form being shown
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

模拟电路的自动校准在用户请求时及/或事件的发生时发生。用户可在需要时经由到混合信号集成电路的自动校准(ACAL)输入来调用自动校准。外部电压校准(VCAL)输入可用于将混合信号集成电路自动校准到用户供应的共用模式电压参考。也可在以下事件中的任何一者或一者以上发生后即刻起始混合信号集成电路的自动校准：1)检测到自动校准数据损坏，例如对以数字方式存储在混合信号集成电路中的自动校准数据值的奇偶校验；2)在可编程的超时周期之后导致校准请求的内部计时器；3)由温度传感器所确定的内部集成电路裸片温度的改变；及4)电源及/或内部电源电压的改变。

Description

混合信号集成电路装置中的模拟电路的自我自动校准
相关申请案交叉参考
本申请案请求对詹姆斯B.诺兰(James B.Nolan)及库门布莱克(Kumen Blake)在2008年10月27日提出申请且标题为“混合信号集成电路装置中的模拟电路的自我自动校准(Self Auto-Calibration of Analog Circuits in a Mixed Signal Integrated Circuit Device)”的第61/108,638号共同拥有美国临时专利申请案的优先权，且其出于所有目的以引用方式并入本文中。
技术领域
本发明涉及具有模拟输入装置的集成电路，且更特定来说涉及一种用于最小化集成电路模拟输入装置中的输入偏移电压的自动校准电路。
背景技术
集成电路正变得更为精细，而在价格上继续走低。模拟功能与数字功能两者的组合制作于集成电路裸片上或封装于多芯片封装(MCP)中正变得更为普遍且进一步增加使用性且降低消费者及工业产品的成本。微控制器及模拟与数字电路功能在集成电路裸片上或在MCP中的组合还扩展应用的使用范围。消费者及商业产品(例如，举例来说但不限于器具、电信装置、汽车、安全系统、全家即热式热水器、自动调温器及类似物)由集成电路微控制器控制。用于接收传感器信息的模拟输入及用于控制功能的模拟输出对于这些微控制器的应用是必需的。目前为止，使用单独且离散的模/数及数/模接口来将数字微控制器连接到外部模拟世界。
使用与单独的运算放大器(op-amp)结合的模拟输入装置(例如，模/数转换器(ADC))来将随时间变化的模拟信号转换成其数字表示以用于耦合到数字输入及供微控制器使用。电压及电流电平也由离散的集成电路电压比较器检测，所述离散的集成电路电压比较器在某一模拟值存在于所述比较器的输入上时改变数字输出状态。
所述op-amp(及比较器)通常是差分输入(反相及非反相输入)模拟装置，且所述op-amp的电路具有固有的直流电(DC)输入偏移电压，此电压导致所述op-amp的输出为非零，其中差分输入(例如，连接在一起的输入)之间的输入电压为零。许多应用需要具有非常小的输入偏移电压的op-amp。为实现小的输入偏移电压，通常在op-amp的生产中需要校准步骤。此校准步骤在op-amp的制造/测试期间花费时间，且因此通常执行起来较昂贵。通常在一个操作点(例如，温度、共用模式电压等)处执行校准，以便不在其制造/测试中补偿操作环境(例如，温度、电压等)的改变。技术现在已发展到模拟输入及输出装置可制作于同一集成电路裸片上且所述同一集成电路裸片上还制作有数字微控制器及其支持逻辑及存储器的程度。此产生额外问题，因为用以测试数字微控制器功能的设备不能够有效地执行对模拟功能的在线校准。因此，制造时需要额外的测试设备及测试步骤。
发明内容
因此，需要一种可在最终用户系统应用中校准以满足在正常操作及其任何改变期间可遇到的所有操作条件(例如，温度、电压、电流、速度、功率、压力、湿度等)的所需规范及操作参数且可大量生产以降低总生产成本的模拟输入装置。所述模拟输入装置可以是具有模拟功能及数字功能两者的集成电路(例如，混合信号装置)的部分。所述模拟输入装置可包括但不限于差分或单端输入运算放大器、比较器、可编程增益放大器(PGA)、仪表放大器(INA)、低噪声放大器等。本发明的教示也可扩展到PGA或INA的增益修整。此种集成电路装置的实例描述于哈托诺达玛瓦斯库塔(Hartono Darmawaskita)、雷顿埃加(Layton Eagar)及米盖尔莫瑞诺(Miguel Moreno)的标题为“集成电路模拟输入装置中用以最小化输入偏移电压的自动校准电路(Auto-Calibration Circuit to Minimize Input Offset Voltage in an Integrated Circuit Analog Input Device)”的第6,456,335号共同拥有美国专利中，且其出于所有目的以引用方式并入本文中。
根据本发明的教示，可借助用于当用户及/或事件的发生请求时自动校准模拟电路的设备及方法来满足此需要。用户可在需要时经由到混合信号集成电路的自动校准(ACAL)输入来调用自动校准。外部电压校准(VCAL)输入可用于将混合信号集成电路自动校准到用户供应的共用模式电压参考。也可在例如(举例来说但不限于)以下事件中的任何一者或一者以上发生后即刻起始混合信号集成电路的自动校准：1)检测到自动校准数据损坏，例如对以数字方式存储在混合信号集成电路中的自动校准数据值的奇偶校验；2)在可编程的超时周期之后导致校准请求的内部计时器；3)由温度传感器所确定的内部集成电路裸片温度的改变；及4)电源及/或来自内部调节器(例如，偏压网络)的内部电源电压改变。
另外，用户可补偿末端系统中的变化，包括操作点(例如电源、共用模式等)、环境改变(例如，温度、湿度等)且还补偿组件的随时间漂移(例如，老化作用等)。
模拟输入装置具有输入偏移电压补偿或修整电路，其通过在模拟输入装置的差分输入之间施加(举例来说但不限于)相反极性电压来抵消或补偿装置输入偏移电压，以便最小化模拟装置的输出处的所得电压误差。可使用模拟输入装置的差分输入电路中的电阻、电流源及/或电压源的切换来补偿输入偏移电压误差。另外，可使用数/模转换器(DAC)来产生补偿电压以克服输入偏移电压误差。本发明的范围涵盖，可利用补偿输入偏移电压误差的其它方式，只要可通过向其施加数字值来对其进行控制。
使用数字控制电路来将数字字施加到输入偏移电压补偿电路以用于确定表示所需输入偏移电压补偿的数字值。所述数字控制电路可使用所述数字字的各种数字值的线性搜索或二进制搜索。另外，所述数字控制电路还可在其“校准模式”期间控制反相与非反相输入的切换、输出、及模拟输入装置的反馈增益确定电阻器。
电压比较器将模拟输入装置的输出与电压参考相比较。当所述模拟输入装置的输出等于或大于所述电压参考时，所述比较器输出从第一逻辑电平切换到第二逻辑电平。所述比较器的输出连接到所述数字控制电路且通过改变其输出逻辑电平来向所述数字控制电路发信。
所述电压参考可以是可编程的以用于在校准循环期间选择待施加到所述模拟输入装置及比较器输入的所需电压值。此允许能够使电压参考变化以便促进校准于非常接近使用的应用的电压的共用模式电压处。可在起始模拟输入装置的自动校准之前将适当电压参考值写入到与电压参考电路相关联的控制寄存器。在其输入偏移电压补偿校准期间可将不同电压参考值用于不同模拟输入装置。
所述模拟输入装置的输入偏移电压补偿电路具有保持补偿所述输入偏移电压所需要的数字值的存储寄存器或存储器。此存储寄存器可以是易失性的或非易失性的，此取决于所需应用。因此，不需要制造及/或测试期间的工厂校准，可消除可编程熔丝链修整，且增加最终用户应用灵活性。
多个模拟输入装置可通过在所述多个模拟输入装置中的每一者之间多路复用数字控制电路及比较器而使其输入偏移电压得到补偿。因此减小电路及裸片面积，从而节约成本并改善混合信号集成电路装置的可靠性。
根据本发明的具体实例性实施例，一种集成电路具有至少一个模拟输入装置及用以最小化至少一个模拟输入装置中的输入偏移电压的自动校准电路，所述集成电路包含：至少一个模拟输入装置，其具有数控输入偏移电压补偿电路；及自动校准电路，所述自动校准电路耦合到所述至少一个模拟输入装置且耦合到所述输入偏移电压补偿电路，其中在由事件起始的自动校准循环期间在所述至少一个模拟输入装置中最小化输入偏移电压。
根据本发明的另一具体实例性实施例，一种用于在事件的发生后即刻最小化模拟输入装置中的输入偏移电压的方法，所述方法包含以下步骤：(a)检测事件的发生；(b)在检测到事件的发生后即刻将具有输入偏移电压补偿电路的模拟输入装置从正常模式切换到自动校准模式；(c)将参考电压施加到所述模拟输入装置；(d)通过以下操作最小化所述模拟输入装置的输入偏移电压：(i)测量所述模拟输入装置的输出电压；及(ii)将输入偏移补偿值施加到所述输入偏移电压补偿电路直到来自所述模拟输入装置的输出电压处于所需值为止且接着存储最小化所述模拟输入装置的所述输入偏移电压的所述输入偏移补偿值；及(e)将所述模拟输入装置从所述校准模式切换到所述正常模式。
附图说明
结合附图参照下文说明可更全面地理解本发明，附图中：
图1图解说明根据本发明的具体实例性实施例的用于差分输入运算放大器的自我自动校准装置的示意性框图；
图2图解说明图1中所示的自我自动校准装置的模拟部分的示意性框图；
图3图解说明图1中所示的自我自动校准装置的数字校准部分的示意性电路框图；及
图4图解说明图1中所示的自我自动校准装置的校准序列的示意性状态图。
虽然本发明易于作出各种修改及替代形式，但在图式中是显示并在本文中详细描述其具体实例性实施例。然而，应理解，本文对具体实例性实施例的说明并非打算将本发明限定于本文中所揭示的具体形式，而是相反，本发明打算涵盖所附权利要求书所界定的所有修改及等效形式。
具体实施方式
现在参考图式，其示意性地图解说明实例性实施例的细节。图式中，相同的元件将由相同的编号表示，且类似的元件将由带有不同小写字母后缀的相同编号表示。
参照图1，其描绘根据本发明的具体实例性实施例的用于差分输入运算放大器的自我自动校准装置的示意性框图。自我自动校准装置102包含模拟部分200(见图2)及数字部分300(见图3)。模拟部分200包含输入差分对114、差分输入运算放大器的增益与补偿电路108及输出缓冲器110、电压偏移补偿数/模转换器(DAC)112、输入负载106、尾电流电路116、校准电压参考与缓冲器118及电压比较器120。数字校准部分300包含自动校准、芯片选择逻辑与存储器122、时钟震荡器124、测试模式状态机126、通电复位(POR)130及偏压网络134。
电压偏移补偿DAC 112将来自自动校准逻辑的数字修整码翻译成模拟信号以“零化”比较器120的偏移。经分段DAC可用于DAC 112以改善修整操作的差分非线性(DNL)，然而，此并非本发明的自动校准方法的要求。经分段DAC的优点是需要较少组件，且改善DNL，因为DAC 112分裂成两个阵列，而非较大的单个阵列。
当不用来执行自动校准时可将数字校准部分300、比较器120及校准参考118置于低电力睡眠模式中，如本文中更全面地描述。
参照图2，其描绘图1中所示的自我自动校准装置的模拟部分的示意性框图。差分输入运算放大器202、比较器204及共用模式电压参考118经由开关232、234及240耦合在一起。当处于自我自动校准模式中时，开关232及234将运算放大器202的差分输入与差分输入150及152解耦，且将所述差分输入耦合到共用模式电压参考118。共用模式电压参考118可由内部电压参考组成，举例来说但不限于VDD/3。
运算放大器202的输出可为三态的以便使自动校准对于应用尽可能透明，且防止外部电路影响自动校准操作的校准准确性及计时。为避免必须在运算放大器202的输出与输出连接212之间添加开关，可从运算放大器202内启用单独的校准输出218以在自我自动校准修整操作期间操作。此校准输出218使用比正常输出小得多的晶体管，因为在自动校准操作期间其仅必须驱动轻(内部)电阻负载(比较器204的输入及电阻器网络RF/RG)。
在自动校准操作期间，共用模式电压参考118耦合到运算放大器202的输入。共用模式电压参考118还耦合到比较器204的输入。借助增益设定电阻器214及216将运算放大器202增益配置为高增益，以促进其准确的电压偏移校准。输出218耦合到比较器204的另一输入。当输出218上的电压等于或大于共用模式电压参考118时，来自比较器204的输出224处于第一逻辑状态(例如，逻辑高)。当输出218上的电压小于共用模式电压参考118时，来自比较器204的输出224处于第二逻辑状态(例如，逻辑低)。输出224控制逐次逼近寄存器(SAR)306(见图3)，如下文中更全面地描述。输入220上的偏移抵消电压抵消掉运算放大器202偏移，使得运算放大器202的输出212处于大致零伏。维持此偏移抵消电压，直到下一自我自动校准操作。
电压参考118可以是可编程的，使得其电压值可设定为最接近系统操作条件，以便获得最佳偏移校准。电压参考118及比较器204在自动校准操作中可用于多于一个运算放大器202。开关242可耦合到第二运算放大器(未显示)且以本文针对运算放大器202的自动校准所描述相同的方式发挥作用。因此，根据本发明的教示可自动校准多个运算放大器202。
参照图3，其描绘图1中所示的自我自动校准装置的数字校准部分的示意性电路框图。自动校准装置102的数字部分300包含计时器302、校准逻辑304、逐次逼近寄存器(SAR)306、用于以逻辑方式指示来自多个修整寄存器奇偶检测电路312中的任一者的误差的OR门308、修整寄存器310、修整寄存器奇偶检测电路312、通电复位(FOR)130及时钟振荡器124。修整寄存器310及修整寄存器奇偶检测电路312可与每一运算放大器202相关联。剩余电路功能可出于自动校准目的而在多个运算放大器202中的每一者之间时间共享。
自动校准模式期间电压偏移补偿电路的操作更全面地描述于哈托诺达玛瓦斯库塔(Hartono Darmawaskita)、雷顿埃加(Layton Eagar)及米盖尔莫瑞诺(Miguel Moreno)的标题为“集成电路模拟输入装置中用以最小化输入偏移电压的自动校准电路(Auto-Calibration Circuit to Minimize Input Offset Voltage in an Integrated Circuit Analog Input Device)”的第6,456,335号共同拥有美国专利中，且其出于所有目的以引用方式并入本文中。
根据本发明的教示，不管对修整寄存器内容的奇偶校验何时检测到其中的奇偶误差，起始自我自动校准循环。此可通过使用修整寄存器奇偶检测电路312来检测修整寄存器310的修整数据内容中的奇偶误差来实施。当检测到奇偶误差时，修整寄存器奇偶检测电路312断言奇偶误差检测信号且POR 130将起始新的自我自动校准循环的开始。可使用OR门308来组合从与多个运算放大器202中的相应者相关联的多个修整寄存器奇偶检测电路312的奇偶误差检测信号。可替代OR门308而实施其它逻辑组合且此涵盖于本文中。
在自我自动校准循环期间，可通过校准逻辑304自动确定奇偶位且将其存储在修整寄存器310的奇偶位位置中。在此实例中，存在来自每一修整寄存器310的一个奇偶位。如果奇偶误差发生(在运算放大器202的正常运算期间)，那么强迫来自POR130的通电复位且新的自动校准循环发生。此是重要的，因为修整寄存器内容可存储在易失性寄存器(存储器)中，且其中所含有的修整数据在电力故障期间可被损坏。此外，软数据错误可因宇宙辐射(例如，太空应用)而发生。因此，修整寄存器310内容的奇偶校验提供某种保护以防止对存储在易失性存储器配置中的修整值数据的损坏。另一方面，修整寄存器内容可存储在非易失性存储器中，且在非易失性存储器配置中可不需要奇偶位及奇偶校验。本发明的范围内涵盖修整数据可存储在易失性及/或非易失性存储器中，使用或不使用奇偶位及奇偶校验。
还可通过触发用户编程的自动校准输入ACAL(见图1)来起始自动校准。此特征避免必须将集成电路装置减电以重新校准其中的运算放大器202。此还节约时间，因为延迟时间比在需要完全加电的情况下短得多(例如，大约1毫秒对150毫秒)。具有ACAL校准输入使得应用程序(例如，来自微控制器的控制信号)易于通过触发到ACAL校准输入的逻辑电平来致使自我自动校准。根据本发明的教示，自我自动校准装置102内的微控制器及/或电路可基于系统条件(例如，电源电压、温度)的任何改变及/或以固定时间间隔来调用自我自动校准。
可使用外部校准参考电压输入(VCAL)来在自动校准循环期间提供参考电压以校准于用于具体应用的最佳共用模式电压处。此移除来自运算放大器202的输出的共用模式电压误差。
可使用状态机来校准多个运算放大器202。因此可使用单个状态机、比较器及参考，而非多个运算放大器202中的每一者均需要单独的校准电路，以便节约所需要的逻辑电路及相关集成电路裸片面积。
参照图4，其描绘图1中所示的自我自动校准装置的校准序列的示意性状态图。状态机可以以下状态操作：在状态402(开始)中，事件(例如，POR或奇偶误差)已发生或ACAL被断言。在开始自动校准过程(循环)之前，状态机等待这些条件中的一者的起始结束。在状态404(延迟)中，延迟计时器操作以允许自动校准中所涉及的电路有时间稳定。在加电之后，延迟可以是大约150毫秒，以便允许电源电压稳定。在ACAL输入激活之后，通常发生约1毫秒的延迟。
在状态406(Cal A)中，自我自动校准循环针对第一运算放大器通道发生。注意，此实例采取双op-amp装置，可以类似方式校准多于两个op-amp。放大器的输入连接到参考电压。op-amp的内部增益可以是(举例来说但不限于)大约1000以便增加偏移误差且使校准较容易。使用比较器204来将放大器202的输出(在增益之后)与参考电压118相比较。使用比较器输出224来一次一个地设定或清空逐次逼近移位寄存器(SAR)306位，以符号位开始以确定向上修整还是向下修整。使用符号位来将修整DAC 112连接到放大器差分对114的一侧或另一侧，此取决于偏移为正还是负。剩余SAR位以MSB开始一次一个位地控制要添加的修整量，直到所有SAR寄存器位经设定或清空。在此状态期间，SAR移位寄存器输出穿过透明锁存器(未显示)到达放大器修整DAC 112。因此随每一SAR位被改变，其立即改变修整DAC 112的模拟输出值。以此方式，放大器202的输出接近内部参考118且偏移接近零。在Cal A状态406的结束处，与op amp A修整DAC相关联的透明锁存器被关闭，因此保持(锁存)修整值。
在状态408(复位SAR)中，针对下一自动校准操作复位SAR寄存器。在状态410(Cal B)中，执行与在状态406(Cal A)期间所执行的循环类似的循环。接着在状态412中，再次复位SAR寄存器以用于未来自动校准操作。一旦执行了针对放大器A及B两者的校准，则状态机进入状态414(空闲)且可停用校准逻辑及模拟电路以节省电力。状态机无限地保持在状态414中，直到断言通电复位、奇偶误差或ACAL请求，接着其返回到状态402(开始)以进行随后的校准循环。
虽然已参照本发明的实例性实施例来描绘、描述及界定本发明的实施例，但此参照并不意味着限定本发明，且不应推断出存在此限定。所揭示的标的物能够在形式及功能上具有大量修改、替代及等效形式，所属领域的技术人员将会联想到此等修改、替代及等效形式并受益于本发明。所描绘及所描述的本发明的实施例仅作为实例，而并非是对发明明范围的穷尽性说明。

Claims (29)

1.一种集成电路，其具有至少一个模拟输入装置及用以最小化至少一个模拟输入装置中的输入偏移电压的自动校准电路，所述集成电路包含：
至少一个模拟输入装置，其具有数控输入偏移电压补偿电路；及
自动校准电路，所述自动校准电路耦合到所述至少一个模拟输入装置且耦合到所述输入偏移电压补偿电路，其中在由事件起始的自动校准循环期间在所述至少一个模拟输入装置中最小化输入偏移电压。
2.根据权利要求1所述的集成电路，其中所述事件为用户自动校准请求。
3.根据权利要求1所述的集成电路，其中所述事件为通电复位。
4.根据权利要求1所述的集成电路，其中所述事件为检测到所存储自动校准数据值中的奇偶误差。
5.根据权利要求1所述的集成电路，其中所述事件为自动校准计时器的结束时间。
6.根据权利要求5所述的集成电路，其中所述自动校准计时器时间是可编程的。
7.根据权利要求1所述的集成电路，其中所述事件为所述集成电路的温度的改变。
8.根据权利要求1所述的集成电路，其中所述事件为电源电压的改变。
9.根据权利要求1所述的集成电路，其中所述至少一个模拟输入装置为比较器。
10.根据权利要求1所述的集成电路，其中所述至少一个模拟输入装置为具有差分输入及输出的运算放大器。
11.根据权利要求10所述的集成电路，其中所述自动校准电路包含：
电压比较器；
电压参考，其耦合到所述电压比较器的输入；
电压偏移修整数/模转换器(DAC)；
电压偏移校准开关；
逐次逼近寄存器(SAR)，其具有耦合到所述电压比较器的输出的输入及耦合到所述电压偏移修整DAC的输出；及
校准逻辑，其中当所述事件发生时，所述校准逻辑控制所述电压偏移校准开关以
将所述运算放大器的所述差分输入耦合到所述电压参考，及
将所述运算放大器的所述输出耦合到所述电压比较器的另一输入；
借此，所述电压比较器致使所述SAR改变去往所述电压偏移修整DAC的输出值以便最小化所述至少一个模拟输入装置的所述输入偏移电压。
12.根据权利要求11所述的集成电路，其进一步包含连接在所述SAR与所述电压偏移修整DAC之间的偏移补偿锁存寄存器，其中所述偏移补偿锁存寄存器存储用以最小化所述至少一个模拟输入装置的所述输入偏移电压的所述SAR输出值。
13.根据权利要求11所述的集成电路，其中所述电压参考是可编程的。
14.根据权利要求1所述的集成电路，其中所述至少一个模拟输入装置为具有差分输入、第一输出及校准输出的运算放大器。
15.根据权利要求14所述的集成电路，其中所述自动校准电路包含：
电压比较器；
电压参考，其耦合到所述电压比较器的输入；
电压偏移修整数/模转换器(DAC)；
电压偏移校准开关；
逐次逼近寄存器(SAR)，其具有耦合到所述电压比较器的输出的输入及耦合到所述电压偏移修整DAC的输出；及
校准逻辑，其中当所述事件发生时，所述校准逻辑控制所述电压偏移校准开关以将所述运算放大器的所述差分输入耦合到所述电压参考，及
将所述运算放大器的所述校准输出耦合到所述电压比较器的另一输入；
借此，所述电压比较器致使所述SAR改变去往所述电压偏移修整DAC的输出值以便最小化所述至少一个模拟输入装置的所述输入偏移电压。
16.根据权利要求15所述的集成电路，其中所述运算放大器的所述第一输出为三态输出且当所述至少一个模拟输入装置的所述输入偏移电压正被最小化时与所述校准输出解耦。
17.根据权利要求15所述的集成电路，其进一步包含连接在所述SAR与所述电压偏移修整DAC之间的偏移补偿锁存寄存器，其中所述偏移补偿锁存寄存器存储用以最小化所述至少一个模拟输入装置的所述输入偏移电压的所述SAR输出值。
18.根据权利要求15所述的集成电路，其中所述电压参考是可编程的。
19.根据权利要求1所述的集成电路，其中所述自动校准电路在所述自动校准循环期间致使所述至少一个模拟输入装置具有高增益。
20.根据权利要求1所述的集成电路，其进一步包含若干开关，因此所述开关用于在相应自动校准循环期间从多个模拟输入装置中选择其中的每一者。
21.根据权利要求20所述的集成电路，其进一步包含：
多个电压偏移修整DAC；及
多个偏移补偿锁存寄存器，其连接在所述SAR与所述多个电压偏移修整DAC中的相应者之间，其中所述多个偏移补偿锁存寄存器中的每一者存储用以最小化所述多个模拟输入装置中的相应者的所述输入偏移电压的所述SAR输出值。
22.一种用于在事件的发生后即刻最小化模拟输入装置中的输入偏移电压的方法，所述方法包含以下步骤：
(a)检测事件的发生；
(b)在检测到所述事件的所述发生后即刻将具有输入偏移电压补偿电路的模拟输入装置从正常模式切换到自动校准模式；
(c)将参考电压施加到所述模拟输入装置；
(d)通过以下操作最小化所述模拟输入装置的输入偏移电压：
(i)测量所述模拟输入装置的输出电压；及
(ii)将输入偏移补偿值施加到所述输入偏移电压补偿电路直到来自所述模拟输入装置的所述输出电压处于所需值为止且接着存储最小化所述模拟输入装置的所述输入偏移电压的所述输入偏移补偿值；及
(e)将所述模拟输入装置从所述校准模式切换到所述正常模式。
23.根据权利要求22所述的方法，其中所述事件为用户自动校准请求。
24.根据权利要求22所述的方法，其中所述事件为通电复位。
25.根据权利要求22所述的方法，其中所述事件为检测到所存储自动校准数据值中的奇偶误差。
26.根据权利要求22所述的方法，其中所述事件为自动校准计时器的结束时间。
27.根据权利要求22所述的方法，其中所述将所述模拟输入装置切换到校准模式的步骤包括将所述模拟输入装置配置为高增益的步骤。
28.根据权利要求22所述的方法，其中所述施加参考电压的步骤进一步包含施加可编程参考电压的步骤。
29.根据权利要求22所述的方法，其中所述模拟输入装置为多个模拟输入装置且针对所述多个模拟输入装置中的每一者重复步骤(b)到(e)。
CN200980140753.XA 2008-10-27 2009-10-26 混合信号集成电路装置中的模拟电路的自我自动校准 Active CN102187571B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US10863808P 2008-10-27 2008-10-27
US61/108,638 2008-10-27
US12/559,579 US7973684B2 (en) 2008-10-27 2009-09-15 Self auto-calibration of analog circuits in a mixed signal integrated circuit device
US12/559,579 2009-09-15
PCT/US2009/062043 WO2010062547A1 (en) 2008-10-27 2009-10-26 Self auto-calibration of analog circuits in a mixed signal integrated circuit device

Publications (2)

Publication Number Publication Date
CN102187571A true CN102187571A (zh) 2011-09-14
CN102187571B CN102187571B (zh) 2016-01-06

Family

ID=42116948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980140753.XA Active CN102187571B (zh) 2008-10-27 2009-10-26 混合信号集成电路装置中的模拟电路的自我自动校准

Country Status (6)

Country Link
US (1) US7973684B2 (zh)
EP (1) EP2342820B1 (zh)
KR (1) KR101718850B1 (zh)
CN (1) CN102187571B (zh)
TW (1) TWI489771B (zh)
WO (1) WO2010062547A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103376757A (zh) * 2012-04-13 2013-10-30 阿尔特拉公司 用于校准集成电路中的模拟电路系统的装置和方法
CN104104360B (zh) * 2013-04-03 2018-06-08 恩智浦美国有限公司 低功率srpg单元
CN110708066A (zh) * 2018-07-10 2020-01-17 马克西姆综合产品公司 比较器诊断系统和方法
CN110873836A (zh) * 2018-08-30 2020-03-10 恩智浦有限公司 涉及校准比较器电路的模拟测试总线设备和其方法
CN111277266A (zh) * 2020-02-20 2020-06-12 北京华益精点生物技术有限公司 基于血糖仪的信号采集值的校正方法及装置
CN112799457A (zh) * 2020-12-31 2021-05-14 深圳市紫光同创电子有限公司 电压校准电路和方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030973B2 (en) * 2009-12-29 2011-10-04 O2Micro Inc. Calculating a parameter indicative of an error factor of a circuit
JP5502549B2 (ja) * 2010-03-26 2014-05-28 ラピスセミコンダクタ株式会社 電圧出力装置
TWI434048B (zh) 2010-12-14 2014-04-11 Nuvoton Technology Corp 電壓偵測電路
TWI452810B (zh) * 2011-11-08 2014-09-11 Richtek Technology Corp 電源轉換器的混合式補償電路及方法
US8421658B1 (en) * 2011-11-24 2013-04-16 Hong Kong Applied Science & Technology Research Institute Company, Ltd. Parallel pipelined calculation of two calibration values during the prior conversion cycle in a successive-approximation-register analog-to-digital converter (SAR-ADC)
KR101735497B1 (ko) 2011-12-30 2017-05-15 인텔 코포레이션 포워딩된 클록 지터 감소
TWI522765B (zh) 2012-05-02 2016-02-21 Automatic correction device for output power supply
JP5965290B2 (ja) * 2012-10-31 2016-08-03 ルネサスエレクトロニクス株式会社 アナログ／デジタル変換器及びアナログ／デジタル変換器の自己診断方法
WO2015001370A1 (en) * 2013-07-03 2015-01-08 Freescale Semiconductor, Inc. Trimming circuit for a sensor and trimming method
US8970287B1 (en) 2013-08-15 2015-03-03 Silicon Laboratories Inc. Apparatus and method of adjusting analog parameters for extended temperature operation
US9547035B2 (en) * 2014-04-30 2017-01-17 Keysight Technologies, Inc. System and method for converging current with target current in device under test
US9780748B2 (en) 2014-09-25 2017-10-03 Microchip Technology Incorporated Selectable programmable gain or operational amplifier
US20160266598A1 (en) * 2015-03-10 2016-09-15 Qualcomm Incorporated Precision bandgap reference
CN104917645B (zh) * 2015-04-17 2018-04-13 浪潮电子信息产业股份有限公司 一种在线检测报文传输超时的方法与装置
CN104975165B (zh) * 2015-06-30 2017-07-28 成都飞机工业（集团）有限责任公司 一种多加热区温度解耦主从控制方法
US9444405B1 (en) * 2015-09-24 2016-09-13 Freescale Semiconductor, Inc. Methods and structures for dynamically reducing DC offset
US20190034306A1 (en) * 2017-07-31 2019-01-31 Intel Corporation Computer System, Computer System Host, First Storage Device, Second Storage Device, Controllers, Methods, Apparatuses and Computer Programs
US10218370B1 (en) * 2018-03-09 2019-02-26 Infineon Technologies Ag Temperature reference gain correction for analog-to-digital converter
US10690721B2 (en) 2018-09-12 2020-06-23 Stmicroelectronics Asia Pacific Pte Ltd Adaptive glitch detector for system on a chip
CN112994624B (zh) * 2019-12-17 2023-10-20 博通集成科技(深圳)有限公司 音频功率放大器直流偏移的校准
US11227640B2 (en) * 2020-05-08 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Memory sense amplifier trimming

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034569A (en) * 1998-06-11 2000-03-07 Capella Microsystems, Inc. Amplifier offset cancellation system
TW512413B (en) * 2000-09-29 2002-12-01 Microchip Tech Inc Auto-calibration circuit to minimize input offset voltage in an integrated circuit analog input device
US20070109043A1 (en) * 2005-10-27 2007-05-17 Vincent Thiery Operational amplifier with zero offset

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6278732A (ja) * 1985-10-01 1987-04-11 Olympus Optical Co Ltd 光学的情報記録再生装置
US5061900A (en) * 1989-06-19 1991-10-29 Raytheon Company Self-zeroing amplifier
JP3684525B2 (ja) 1998-02-19 2005-08-17 富士通株式会社 多画面合成方法及び多画面合成装置
US7039377B2 (en) * 2002-06-14 2006-05-02 Skyworks Solutions, Inc. Switchable gain amplifier
SE528473C2 (sv) * 2005-02-28 2006-11-21 Infineon Technologies Ag Monolitiskt integrerad effektförstärkaranordning
US7532065B2 (en) * 2005-07-12 2009-05-12 Agere Systems Inc. Analog amplifier having DC offset cancellation circuit and method of offset cancellation for analog amplifiers
KR20070048422A (ko) * 2005-11-04 2007-05-09 삼성전자주식회사 고주파 증폭기의 바이어스 최적화 장치 및 방법
KR20070101474A (ko) * 2006-04-10 2007-10-17 엘지전자 주식회사 연산 증폭기
US7636013B2 (en) * 2007-07-25 2009-12-22 Infineon Technologies Ag Method and integrated circuit including an amplifier calibration circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034569A (en) * 1998-06-11 2000-03-07 Capella Microsystems, Inc. Amplifier offset cancellation system
TW512413B (en) * 2000-09-29 2002-12-01 Microchip Tech Inc Auto-calibration circuit to minimize input offset voltage in an integrated circuit analog input device
US20070109043A1 (en) * 2005-10-27 2007-05-17 Vincent Thiery Operational amplifier with zero offset

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103376757A (zh) * 2012-04-13 2013-10-30 阿尔特拉公司 用于校准集成电路中的模拟电路系统的装置和方法
CN103376757B (zh) * 2012-04-13 2017-05-24 阿尔特拉公司 用于校准集成电路中的模拟电路系统的装置和方法
CN104104360B (zh) * 2013-04-03 2018-06-08 恩智浦美国有限公司 低功率srpg单元
CN110708066A (zh) * 2018-07-10 2020-01-17 马克西姆综合产品公司 比较器诊断系统和方法
CN110708066B (zh) * 2018-07-10 2024-03-12 马克西姆综合产品公司 比较器诊断系统和方法
CN110873836A (zh) * 2018-08-30 2020-03-10 恩智浦有限公司 涉及校准比较器电路的模拟测试总线设备和其方法
CN111277266A (zh) * 2020-02-20 2020-06-12 北京华益精点生物技术有限公司 基于血糖仪的信号采集值的校正方法及装置
CN111277266B (zh) * 2020-02-20 2022-02-01 北京华益精点生物技术有限公司 基于血糖仪的信号采集值的校正方法及装置
CN112799457A (zh) * 2020-12-31 2021-05-14 深圳市紫光同创电子有限公司 电压校准电路和方法

Also Published As

Publication number Publication date
EP2342820A1 (en) 2011-07-13
EP2342820B1 (en) 2020-06-24
CN102187571B (zh) 2016-01-06
KR101718850B1 (ko) 2017-03-22
TW201033781A (en) 2010-09-16
WO2010062547A1 (en) 2010-06-03
TWI489771B (zh) 2015-06-21
US20100103005A1 (en) 2010-04-29
US7973684B2 (en) 2011-07-05
KR20110088380A (ko) 2011-08-03

Similar Documents

Publication Publication Date Title
CN102187571A (zh) 混合信号集成电路装置中的模拟电路的自我自动校准
KR101754264B1 (ko) 계측용 증폭기 교정 방법, 시스템 및 장치
US6166960A (en) Method, system and apparatus for determining that a programming voltage level is sufficient for reliably programming an eeprom
KR101586325B1 (ko) 트림 회로 및 이를 포함하는 반도체 메모리 장치
US6433554B1 (en) Method and apparatus for in-range fault detection of condition responsive sensor
KR100791918B1 (ko) 셀프 보정 기능을 가지는 온도 센서 회로 및 그 방법
CN101675349A (zh) Ic测试方法和设备
CN102062618A (zh) 校准具有低分辨率数模转换器的高分辨率数据采集系统的系统和方法
US7804371B2 (en) Systems, modules, chips, circuits and methods with delay trim value updates on power-up
CN107314828A (zh) 半导体器件、温度传感器和电源电压监测器
JP5292925B2 (ja) 半導体集積回路及びその制御方法、並びに情報処理装置
CN104410400B (zh) 一种电池管理系统实时时钟同步电路及其方法
US7031863B2 (en) Variable condition responsive sense system and method
US5543761A (en) Prepackaged crystal oscillator calibration and configuration interface
US20090302879A1 (en) Semiconductor device
US7830710B2 (en) Semiconductor memory device
EP2288033A1 (en) Successive approximation analog-to-digital converter
US20150269982A1 (en) Wordline pulse duration adaptation in a data storage apparatus
US7260490B2 (en) Method for measuring a delay time of a digital circuit and corresponding device and digital circuit
Weber et al. A monolithically integrated sensor system using sensor-specific CMOS cells
Murabayashi et al. A programmable sensor signal conditioning LSI
JP2014027142A (ja) 組み込み自己テスト回路及び方法、半導体装置、並びに電子機器
EP3324155B1 (en) Modular metering system
Graziano et al. A fully digital power supply noise thermometer
Schat ISO26262-compliant soft-error mitigation in register banks

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant