CN112994624B - 音频功率放大器直流偏移的校准 - Google Patents

音频功率放大器直流偏移的校准 Download PDF

Info

Publication number
CN112994624B
CN112994624B CN201911314804.8A CN201911314804A CN112994624B CN 112994624 B CN112994624 B CN 112994624B CN 201911314804 A CN201911314804 A CN 201911314804A CN 112994624 B CN112994624 B CN 112994624B
Authority
CN
China
Prior art keywords
operational amplifier
digital
comparator
signal processor
digital code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911314804.8A
Other languages
English (en)
Other versions
CN112994624A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Botong Integrated Technology Shenzhen Co ltd
Original Assignee
Botong Integrated Technology Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Botong Integrated Technology Shenzhen Co ltd filed Critical Botong Integrated Technology Shenzhen Co ltd
Priority to CN201911314804.8A priority Critical patent/CN112994624B/zh
Priority to US16/795,285 priority patent/US11152892B2/en
Publication of CN112994624A publication Critical patent/CN112994624A/zh
Application granted granted Critical
Publication of CN112994624B publication Critical patent/CN112994624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45991—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45048—Calibrating and standardising a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

本申请提供了一种校准电阻器负载上的直流偏移电压的方法和系统。该系统包括第一运算放大器、第二运算放大器、比较器、数字信号处理器和数模转换器。在校准模式下，在数字信号处理器的控制下，该系统可以利用第一运算放大器和比较器的开环高增益特性来自动检测和校准直流偏移电压。在工作模式下，该系统可以基于直流偏移电压的校准来自动补偿直流偏移电压。这样，该系统和方法可以以较低的成本和技术复杂性自动检测、校准和补偿直流偏移电压。

Description

音频功率放大器直流偏移的校准
技术领域
本公开一般涉及一种功率放大器直流偏移的校准，并且更具体地但非排他地涉及一种音频功率放大器直流偏移的校准。
背景技术
包括运算放大器(OPAMP)的功率放大器(诸如音频功率放大器)被广泛地用于例如音频系统中。由于各种原因，典型的音频功率放大器可能会遇到直流偏移(直流offset)问题。因此，即使没有直流输入电压，音频功率放大器也可能会向电阻器负载(例如扬声器)产生直流偏移电压，这可能会导致不利影响(例如打开和关闭音频功率放大器时产生的爆破声)。因此，需要一种有效且具有成本效益的检测和补偿电阻器负载上的直流偏移电压的方法。
发明内容
根据一个实施例，本申请公开了一种校准系统的直流偏移电压的方法，该系统包括第一运算放大器、连接到所述第一运算放大器的第二运算放大器、比较器、数字信号处理器和连接到所述第一运算放大器的数模转换器，其中，所述数字信号处理器连接在所述数模转换器和所述比较器之间。其中，在校准模式时，该方法包括：将所述第一运算放大器的第一输入节点和第二输入节点连接至共模电压；由所述数字信号处理器最初输出处于初始数字值的具有多个位数的数字码，以使所述数模转换器输出分别流向所述第一运算放大器的所述第一输入节点和所述第二输入节点的第一补偿电流第二补偿电流；由所述比较器对所述第一运算放大器输出的第一输出电压和第二输出电压进行多次比较，每次比较将数字逻辑输出输出到所述数字信号处理器，其中所述多次比较的次数等于所述数字码的位数；响应于每个数字逻辑输出，由所述数字信号处理器以所述数字码的一半调整调整所述数字码；完成所述多次比较后，将所述数字码保存为所述数字信号处理器中的补偿数字码。
根据一个实施例，本申请公开了一种系统，该系统包括：具有第一输入节点和第二输入节点的第一运算放大器；比较器，被配置为在校准模式期间连接所述第一运算放大器并被配置为作出数字逻辑输出；数字信号处理器，被配置为从所述比较器接收数字逻辑输出并在所述校准模式期间响应于该数字逻辑输出数字码；数模转换器，被配置为在所述校准模式期间将所述数字码转换为模拟信号，并且至所述第一运算放大器；和在所述数模转换器和电阻器负载之间并联的第一反馈电阻器和第二反馈电阻器，其中所述数字信号处理器连接在所述数模转换器和所述比较器之间，并且在所述校准模式期间，向所述第一运算放大器的所述第一输入节点和所述第二输入节点提供共模电压，所述数模转换器被配置为确定分别流向第一输入节点和第二输入节点的第一补偿电流和第二补偿电流，以便在所述电阻器负载上产生补偿电压来补偿所述电阻器负载上的直流偏移电压。
附图说明
参考以下附图描述本申请的非限制性和非穷举性实施例，其中除非另有说明，否则相同的附图标记在各个视图中指代相同的部分。
图1是根据一个实施例的处于正常工作模式的音频功率放大器的示意图。
图2是根据一个实施例的处于校准模式的音频功率放大器的示意图。
图3是根据一个实施例的如图2所示的系统的数字信号处理器(DSP)的工作原理的示意图。
图4是根据一个实施例的校准音频功率放大器直流偏移的过程图。
图5是根据一个实施例的校准音频功率放大器直流偏移的方法的流程图。
具体实施方式
现在将描述本申请的各个方面和示例。以下描述提供了用于彻底理解和实现这些示例的描述的具体细节。本领域技术人员将可以在没有许多这些细节的情况下实践本申请。
另外，可能未详细示出或描述一些众所周知的结构或功能，以便简明扼要并避免不必要地模糊相关描述。
即使在下面给出的描述中使用的术语与本申请的某些特定示例的详细描述一起使用，应以其最广泛的合理方式解释。以下甚至可以强调某些术语，然而，任何旨在以任何受限制的方式解释的术语将在本具体描述部分中明确且具体地定义。
在不失一般性的前提下，将以校准音频功率放大器直流偏移的系统和方法为例来参考说明性实施例。本领域普通技术人员理解，这仅仅是为了清楚和充分地描述本申请，而不是限制由所附权利要求限定的本申请的范围。
包括在芯片上的运算放大器(OPAMP)的音频功率放大器可以在两种模式之一下工作：正常工作模式(工作模式)和直流偏移电压校准模式(校准模式)。在校准模式下，在数字信号处理器(数字控制逻辑)的控制下，音频功率放大器可以利用芯片上运算放大器的开环高增益特性来自动检测电阻器负载上的音频功率放大器的直流偏移电压，因此可以校准直流偏移电压。在工作模式下，音频功率放大器可以基于该检测来自动补偿电阻器负载上的直流偏移电压并校准电阻器负载上的直流偏移电压。这样，音频功率放大器可以自动检测、校准和补偿直流偏移电压，从而降低了成本并降低了技术复杂性。
如图1和图2所示，音频功率放大器100可以包括第一运算放大器AMP1、连接到所述第一运算放大器AMP1的第二运算放大器AMP2、数模转换器(DAC)U1、数字信号处理器(DSP)U2和比较器U3。所述DSP U2连接在所述DAC U1和比较器U3之间。所述DAC U1连接到所述第一运算放大器AMP1。音频功率放大器100还可包括并联在DAC U1和电阻器负载RL(例如扬声器)之间的第一反馈电阻器Rf1和第二反馈电阻器Rf2。第一反馈电阻器Rf1和第二反馈电阻器Rf2被设计为具有相同的电阻值。第一运算放大器AMP1和第二运算放大器AMP2的每一个可以包括正输入节点(+)和负输入节点(-)。第一运算放大器AMP1可以包括被设计为具有相同电阻值的第一输入电阻器R1和第二输入电阻器R2。
图1是根据一个实施例的处于工作模式的音频功率放大器100的示意图。在工作模式下，输入电压信号Vip和Vin分别提供给第一运算放大器AMP1的正输入节点(+)和负输入节点(-)，并且第一运算放大器AMP1和第二运算放大器AMP2分别为串联以用作功率放大器，以向电阻器负载RL提供放大的信号。
在工作模式下，第一运算放大器AMP1的使能信号pwd1和第二运算放大器AMP2的使能信号pwd2均被设置为低电平，以使得第一运算放大器AMP1和第二运算放大器AMP2两者都被启用。将比较器U3的使能信号pwd3设置为高电平，以禁用比较器U3。
在工作模式下，由于各种原因，诸如音频功率放大器100中的第一输入电阻器R1和第二输入电阻器R2以及第一反馈电阻器Rf1和第二反馈电阻器Rf2之间的失配，可以在电阻器负载RL上产生一个直流偏移电压Vos。直流偏移电压Vos可能导致不利影响，例如在打开和关闭音频功率放大器100时产生爆破声。因此，需要补偿电阻器负载RL上的不利的直流偏移电压Vos。
在工作模式下，为了补偿电阻器负载RL上的直流偏移电压Vos，DAC U1可以从DSPU2接收数字码，并将数字码转换为模拟补偿电压Va，该模拟补偿电压Va产生补偿电流Icp和Icn以分别流过第一反馈电阻器Rf1和第二反馈电阻器Rf2，从而在电阻器负载RL上产生直流补偿电压Vcmp。直流补偿电压Vcmp具有与直流偏置电压Vos相反的极性并且具有与直流偏置电压Vos几乎相同的值，以便补偿电阻器负载RL上的直流偏置电压Vos。这样，可以大大降低在打开和关闭音频功率放大器100时产生的爆破声的水平。
图2是根据一个实施例的处于校准模式的音频功率放大器100的示意图。在如下所述的校准模式中可以确定数字码D[7:0]，并将其保存在DSP U2中。
在校准模式下，将第一运算放大器AMP1的使能信号pwd1和比较器U3的使能信号pwd3设置为低电平，以启用第一运算放大器AMP1和比较器U3，以及第二运算放大器AMP2的使能信号pwd2设置为高电平以禁用第二运算放大器AMP2。因此，在校准模式下，第一运算放大器AMP1和比较器U3处于工作状态。
在校准模式下，第一输入电阻器R1和第二输入电阻器R2连接到共模电压Vcom，因此没有输入直流电压到第一运算放大器AMP1。然而，如上所述，由于例如在第一输入电阻器R1和第二输入电阻器R2之间以及第一反馈电阻器Rf1和第二反馈电阻器Rf2之间的失配，可能在电阻器负载RL上产生不利的直流偏移电压Vos，并且需要在校准模式下进行检测，以便在工作模式下进行补偿。
在校准模式下，第一运算放大器AMP1以非常高的增益(例如，以10,000倍)开环放大直流偏移电压Vos，并且比较器U3可以再提供增益(例如，以10倍至100倍的水平进行设计)，以使校准模式下的总开环增益可以达到100,000量级。假定1.5V的工作电压，15uV水平的直流偏移电压Vos可以使比较器U3接收足够放大的直流偏移电压Vos1，可以产生可靠的数字逻辑输出(1或0)。
在校准模式下，数字码将保存在DSP U2中。在工作模式下，数字码可以被转换成模拟补偿电压Va，音频功率放大器100可以使用该模拟补偿电压Va来补偿电阻器负载RL上的直流偏移电压Vos。在一个实施例中，数字码Vd可以由具有8位的数字值(数字字符)D[7：0]表示。该数字值不限于具有8位，并且例如，可以具有4到16位。
在校准模式下，电阻器负载RL上的直流偏移电压Vos等于施加到第一运算放大器AMP1的第一和第二输入节点的直流偏移电压Vos，可以由第一运算放大器AMP1放大至放大电压Vos1，并输出至比较器U3。输出到比较器U3的放大电压Vos1足以使比较器U3做出可靠的数字逻辑输出(0或1)输出到DSP U2。
假定Vos1为正(例如，+5mv)，比较器U3可以输出数字逻辑输出1，假定Vos1为负(例如，-3mv)，比较器U3可以输出数字逻辑输出0。
在从比较器U3接收到数字逻辑输出(0或1)时，DSP U2可以调整(增加或减少)数字码D[7:0]，该调整后的数字码D[7:0]作为补偿数字码，然后可以将调整后的数字码D[7:0]输出到DAC U1。
DAC U1可以接收数字码D[7:0]并将其转换为模拟补偿电压Va，其可以调节流过第一反馈电阻器Rf1和第二反馈电阻器Rf2的补偿电流Icp和Icn，从而调节补偿电压Vcmp以补偿电阻器负载RL上的直流偏移电压Vos。
在校准模式下，可以重复执行多次调整数字码D[7：0]的过程，以确定最终的数字码。可以在校准模式下确定最终的数字码并将其保存在DSP U2中，并且可以在工作模式下使用最终的数字码补偿电阻器负载RL上的直流偏移电压Vos。
在一个实施例中，由于数字码D[7:0]的调整次数等于数字码的位数(例如，D[7：0]具有8位)，因此可以在校准模式下重复执行数字码D[7:0]的调整过程8次以确定最终的数字码D[7:0]。
图3是根据一个实施例的音频功率放大器的数字信号处理器的工作原理的示意图。补偿电流Icp和Icn实际上是由数字码D[7：0]控制的，该数字码可以由DSP U2在校准模式下进行调整。数字码D[7：0]具有例如8位。最高的数字码D[7：0]为1111,1111，最低的数字码D[7：0]为0000,0000，中间的数字码D[7：0]为1000,0000。
当数字码D[7：0]增加时，流过第一反馈电阻器Rf1的补偿电流Icp将增加，流过第二反馈电阻器Rf2的补偿电流Icn将减小。当数字码D[7：0]减小时，流过第一反馈电阻器Rf1的补偿电流Icp将减小，流过第二反馈电阻器Rf2的补偿电流Icn将增大。这样，电阻器负载RL上的补偿电压Vcmp可以通过数字码D[7：0]进行调整。
图4是根据一个实施例的校准音频功率放大器直流偏移的过程图。
在校准模式下，例如设计参数可以是如下：R1＝R2＝5千欧姆，Rf1＝
Rf2＝10千欧姆，第一运算放大器AMP1的增益＝10000.因此，第一运算放大器AMP1和比较器U3的组合可以被认为是高放大率的比较器。所述第一运算放大器AMP1的等效直流偏移电压Vos假定为+10mV。
首先，在步骤1中，将数字码D[7：0]设置为中间值，以使D[7：0]＝1000,000作为初始数字码，该数字介于最高数字码1111,1111和最低数字码0000,0000之间，以使第一补偿电流Icp和第二补偿电流Icn具有相同的电流值(例如，Icp＝0.5uA，Icn＝0.5uA)，并且第一运算放大器AMP1将+10mv的等效直流偏移电压Vos放大10000倍，并将放大的直流偏移电压Vos1输出到比较器U3以与0进行比较。由于放大的直流偏移电压Vos1大于0，比较器U3将数字逻辑输出1输出到DSP U2。
之后，在步骤2，在获得数字逻辑输出1时，DSP U2将数字码D[7：0]以初始数字码的一半沿减小的方向(第一方向)调整所述数字码D[7：0]，以使当前数字码D[7：0]＝0100,0000，因此Icp＝0.3uA，Icn＝0.7uA。由于第一补偿电流Icp和第二补偿电流Icn，第一运算放大器AMP1上的等效直流偏移电压Vos将变为-2mV，并由第一运算放大器AMP1以10000的增益倍数放大，将放大的直流偏移电压Vos1输出至比较器U3，以与0进行比较。由于放大的直流偏移电压Vos1小于0，所以比较器U3将数字逻辑输出0输出到DSP U2。
之后，在步骤3，在获得数字逻辑输出0时，DSP U2将数字码D[7：0]以前一个数字码(0100,000)的一半沿递增方向(第二方向)调整所述数字码，这样当前数字码D[7：0]＝0110,0000，因此Icp＝0.4uA，Icn＝0.6uA。由于第一补偿电流Icp和第二补偿电流Icn，第一运算放大器AMP1上的等效直流偏移电压Vos将变为+1mV，并由第一运算放大器AMP1以10000的增益倍数放大，将放大的直流偏移电压Vos1输出至比较器U3，以与0进行比较。由于放大的直流偏移电压Vos1大于0，比较器U3将数字逻辑输出1输出到DSP U2。
比较和调整步骤可以重复执行8次(因为数字码D[7：0]具有8位)，因此每次调整数字码D[7：0]根据比较器U2作出的数字逻辑输出(1或0)，以上一个数字码D[7：0]的一半在递减或递增的方向调整数字码，直到最低位D[0]已调整。
如图4所示，在每个比较和调整步骤之后，直流偏移电压值Vos逐渐收敛至零。在校准模式下完成调整后，可以确定数字码D[7：0]的最新调整值(例如0110,1010)并将其保存在DSP U2中，并可以在工作模式下使用以在电阻器负载上产生一个补偿电压Vcmp，该补偿电压Vcmp适用于将电阻器负载RL上的直流偏移电压补偿到减小的水平。
图5是根据一个实施例的在校准模式下校准音频功率放大器直流偏移的方法的流程图。如图1和2所示，该方法可以由音频放大器系统100执行。参照图1和图2，其包括第一运算放大器AMP1、第二运算放大器AMP2、比较器U3、数字信号处理器U2和DAC U1。
在校准模式下，在步骤501中，第一运算放大器AMP1的第一输入节点(+)和第二输入节点(-)可以连接到共模电压Vcom。
在步骤503中，DSP U2可以初始输出数字码D[7：0]作为初始数字码，以使DAC U1分别向第一运算放大器AMP1的第一输入节点(+)和第二输入节点(-)输出处于相同电平的第一补偿电流Icp和第二补偿电流Icn。因此，第一运算放大器AMP1可以输出第一输出电压和第二输出电压。数字码D[7：0]可以具有多个位(例如8位)。
在步骤505中，比较器(U3)可以比较从第一运算放大器AMP1接收的第一输出电压和第二输出电压并进行多次比较(例如8次比较)，并且每次输出数字逻辑输出(0或1)至数字信号处理器U2。比较的次数(例如8)可以等于数字码D[7：0]的位数(例如8)。
在步骤507中，响应于每个数字逻辑输出，DSP U2可以以先前的数字码的一半调整(增加或减少)数字码D[7：0]。在一个实施例中，响应于数字逻辑输出为1，DSP U2可以先前数字值D[7：0]的一半增加数字码D[7：0]。否则，响应于数字逻辑输出为0，DSP U2可以按照先前的数字码D[7：0]的一半减少数字码D[7：0]。
在步骤509中，在多次比较(例如8次比较)完成之后，DSP U2可以将数字码D[7：0]的最新值保存在DSP U2中。在工作模式下，可以将保存在DSP U2中的补偿码经过数模转换之后用于将电阻器负载RL上的直流偏移电压补偿到较小的水平。
在工作模式下，第一运算放大器AMP1和第二运算放大器AMP2串联，推动电阻器负载RL，以用作功率放大器。由DSP U2提供的补偿码经过数模转换之后可用于控制分别流过第一反馈电阻Rf1和第二反馈电阻Rf2的第一补偿电流Icp和第二补偿电流Icn，从而最终在电阻器负载RL上产生直流补偿电压Vcmp以补偿电阻器负载RL上的直流偏移电压，从而减少由电阻器负载RL上的直流偏移电压引起的不利影响(例如，在打开或关闭音频功率放大器100时的爆破声)。
该方法可以自动检测并补偿电阻器负载上的直流偏移电压，从而可以以较低的复杂性有效地减少由电阻器负载RL上的直流偏移电压引起的不利影响。
各种实施例的特征和方面可以集成到其他实施例中，并且可以在没有示出或描述所有特征或方面的情况下实现本文档中示出的实施例。
本领域技术人员将理解，尽管出于说明的目的描述了系统和方法的特定示例和实施例，但是在不脱离本申请的精神和范围的情况下可以进行各种修改。此外，一个实施例的特征可以结合到其他实施例中，即使在本说明书中的单个实施例中，这些特征没有一起描述。因此，本申请由所附权利要求描述。

Claims (15)

1.一种校准系统的直流偏移电压的方法，该系统包括第一运算放大器（AMP1）、连接到所述第一运算放大器的第二运算放大器（AMP2）、比较器（U3）、数字信号处理器（U2）和连接到所述第一运算放大器的数模转换器（U1），其中，所述数字信号处理器在所述数模转换器和所述比较器之间，其中，在校准模式时，该方法包括：
将所述第一运算放大器的第一输入节点和第二输入节点连接至共模电压（Vcom）；
由所述数字信号处理器最初输出初始数字值的具有多个位数的数字码，以使所述数模转换器输出分别流向所述第一运算放大器的所述第一输入节点和所述第二输入节点的第一补偿电流（Icp）第二补偿电流（Icn）；
由所述比较器对所述第一运算放大器输出的第一输出电压和第二输出电压进行多次比较，每次比较将数字逻辑输出到所述数字信号处理器，其中所述多次比较的次数等于所述数字码的位数；
响应于每个数字逻辑输出，由所述数字信号处理器以所述数字码的一半调整所述数字码；和
完成所述多次比较后，将所述数字码保存为所述数字信号处理器中的补偿数字码。
2. 根据权利要求1所述的方法，其特征在于，在所述校准模式下，由所述数字信号处理器以所述数字码的一半调整所述数字码，包括：
响应于每个数字逻辑输出为高，所述数字信号处理器以所述数字码的一半增加所述数字码；和
响应于每个数字逻辑输出为低，所述数字信号处理器以所述数字码的一半减少所述数字码。
3.根据权利要求1所述的方法，其特征在于，在工作模式下，所述方法还包括：
响应于从所述数字信号处理器接收到所述补偿数字码，由所述数模转换器输出第一补偿电流和第二补偿电流，其中所述第一补偿电流和所述第二补偿电流分别流过第一反馈电阻和第二反馈电阻以在电阻器负载上产生补偿电压（Vcmp），以补偿所述电阻器负载上的直流偏移电压（Vos）。
4.根据权利要求1所述的方法，其特征在于，在工作模式下，所述第一运算放大器和所述第二运算放大器串联至电阻器负载以用作功率放大器。
5. 根据权利要求1所述的方法，其特征在于，在正常工作 模式下，将所述第一运算放大器的使能信号（pwd1）设置为低电平以启用所述第一运算放大器，将所述第二运算放大器的使能信号（pwd2）设置为低电平以启用所述第二运算放大器，并将所述比较器的使能信号（pwd3）设置为高电平以禁用所述比较器。
6.根据权利要求1所述的方法，其特征在于，在所述校准模式下，将所述第一运算放大器的使能信号（pwd1）设置为低电平以启用所述第一运算放大器，将所述第二运算放大器的使能信号（pwd2）设置为高电平以禁用所述第二运算放大器，并且将所述比较器的使能信号（pwd3）设置为低电平以启用所述比较器。
7.根据权利要求1所述的方法，其特征在于，所述数字码的位数包括4位至16位。
8.一种功率放大器系统，包括：
具有第一输入节点（+）和第二输入节点（-）的第一运算放大器（AMP1）；
比较器（U3），被配置为在校准模式期间连接至所述第一运算放大器并被配置为作出数字逻辑输出；
数字信号处理器（U2），被配置为从所述比较器接收数字逻辑输出并在所述校准模式期间响应于该数字逻辑输出输出数字码；
数模转换器（U1），被配置为在所述校准模式期间将所述数字码转换为模拟信号输出，并且连接至所述第一运算放大器；和
在所述数模转换器和电阻器负载之间并联的第一反馈电阻器（Rf1）和第二反馈电阻器（Rf2），
其中所述数字信号处理器连接在所述数模转换器和所述比较器之间，并且在所述校准模式期间，向所述第一运算放大器的所述第一输入节点和所述第二输入节点提供共模电压，所述数模转换器被配置为确定分别流向第一输入节点和第二输入节点的第一补偿电流（Icp）和第二补偿电流（Icn），以便在所述电阻器负载（RL）上产生补偿电压（Vcmp）来补偿所述电阻器负载上的直流偏移电压（Vos）。
9.根据权利要求8所述的系统，其特征在于，还包括第二运算放大器，所述第二运算放大器在工作模式期间串联在所述第一运算放大器和所述电阻器负载之间。
10.根据权利要求9所述的系统，其特征在于，在工作模式期间，将所述第一运算放大器的使能信号（pwd1）设置为低电平以启用所述第一运算放大器，将所述第二运算放大器的使能信号（pwd2）设置为低电平以启用所述第二运算放大器使能，并将所述比较器的使能信号（pwd3）设置为高电平以禁用所述比较器。
11.根据权利要求9所述的系统，其特征在于，在所述校准模式期间，将所述第一运算放大器的使能信号（pwd1）设置为低电平以启用所述第一运算放大器，将所述第二运算放大器的使能信号（pwd2）设置为高电平以禁用所述第二运算放大器，并且将所述比较器的使能信号（pwd3）设置为低电平以启用所述比较器。
12.根据权利要求8所述的系统，其特征在于，所述第一运算放大器包括第一输入电阻器（R1）和第二输入电阻器（R2）。
13.根据权利要求8所述的系统，其特征在于，在所述校准模式期间，所述第一运算放大器和所述比较器被配置为开环放大所述电阻器负载上的所述直流偏移电压。
14.根据权利要求8所述的系统，其特征在于，所述电阻器负载上的所述补偿电压与所述电阻器负载上的所述直流偏移电压极性相反。
15.根据权利要求8所述的系统，其特征在于，所述系统包括音频功率放大器。
CN201911314804.8A 2019-12-17 2019-12-17 音频功率放大器直流偏移的校准 Active CN112994624B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911314804.8A CN112994624B (zh) 2019-12-17 2019-12-17 音频功率放大器直流偏移的校准
US16/795,285 US11152892B2 (en) 2019-12-17 2020-02-19 Calibration of audio power amplifier DC offset

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911314804.8A CN112994624B (zh) 2019-12-17 2019-12-17 音频功率放大器直流偏移的校准

Publications (2)

Publication Number Publication Date
CN112994624A CN112994624A (zh) 2021-06-18
CN112994624B true CN112994624B (zh) 2023-10-20

Family

ID=76317373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911314804.8A Active CN112994624B (zh) 2019-12-17 2019-12-17 音频功率放大器直流偏移的校准

Country Status (2)

Country Link
US (1) US11152892B2 (zh)
CN (1) CN112994624B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316992B1 (en) * 1999-07-29 2001-11-13 Tripath Technology, Inc. DC offset calibration for a digital switching amplifier
CN110326215A (zh) * 2017-01-20 2019-10-11 思睿逻辑国际半导体有限公司 放大器和前置电路的偏移校准

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004527179A (ja) * 2001-04-24 2004-09-02 トリパス テクノロジー インコーポレイテッド ディジタルスイッチングアンプのための改良されたｄｃオフセットセルフキャリブレーションシステム
US7973684B2 (en) * 2008-10-27 2011-07-05 Microchip Technology Incorporated Self auto-calibration of analog circuits in a mixed signal integrated circuit device
US9019012B2 (en) * 2011-11-18 2015-04-28 Cirrus Logic International (Uk) Limited Amplifier circuit with offset control
TWI524074B (zh) * 2013-12-13 2016-03-01 財團法人國家實驗研究院 偏移補償電路及其補償方法
US10302509B2 (en) * 2016-12-12 2019-05-28 Invecas, Inc. Temperature sensing for integrated circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316992B1 (en) * 1999-07-29 2001-11-13 Tripath Technology, Inc. DC offset calibration for a digital switching amplifier
CN110326215A (zh) * 2017-01-20 2019-10-11 思睿逻辑国际半导体有限公司 放大器和前置电路的偏移校准

Also Published As

Publication number Publication date
US20210184629A1 (en) 2021-06-17
CN112994624A (zh) 2021-06-18
US11152892B2 (en) 2021-10-19

Similar Documents

Publication Publication Date Title
US7701290B2 (en) Amplifier gain control circuit for the wireless transceiver
US7554376B2 (en) Offset correcting method, offset correcting circuit, and electronic volume
US8847677B2 (en) Amplifier circuit
US7352307B2 (en) Comparator chain offset reduction
JP6372623B2 (ja) スイッチング電源装置及び誤差補正方法
US20160359463A1 (en) Amplification circuit and analog/digital conversion circuit
US20120062400A1 (en) Analog digital converting device and reference voltage controlling method thereof
JP5861076B2 (ja) 増幅装置
JP2012170019A (ja) 差動増幅装置
KR20150069936A (ko) 차동 증폭기의 오프셋 보정장치 및 방법
JP2008287549A (ja) 電圧生成装置およびそれを用いた直流試験装置
JP2014099995A (ja) スイッチング電源装置及びそれを用いた電源システム
JP4960764B2 (ja) 増幅器
US7154427B2 (en) Electronic circuit apparatus
US8203474B2 (en) Pipeline A/D converter
CN112994624B (zh) 音频功率放大器直流偏移的校准
JP2019092244A (ja) 電源装置
JP6521094B2 (ja) スイッチング電源装置及びドループ特性補正方法
JP4046801B2 (ja) 利得制御増幅器及び該増幅器を用いるカメラ
US11637536B2 (en) Offset calibration circuit and offset calibration method applied in signal processing circuit
CN110692196A (zh) 基于反相器的差分放大器
JP4977829B2 (ja) Ｄｃ−ｄｃコンバータ用の高精度レベルの改良されたウィンドウ・コンパレータ
US10715040B1 (en) Voltage compensation circuit and voltage compensation method
WO2023166659A1 (ja) アナログ／デジタル変換器、アナログ／デジタル変換システム、デジタル制御装置、およびデジタル制御電源
US12085593B2 (en) Current measurement circuit with multiple operation modes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant