CN103376757B - 用于校准集成电路中的模拟电路系统的装置和方法 - Google Patents

用于校准集成电路中的模拟电路系统的装置和方法 Download PDF

Info

Publication number
CN103376757B
CN103376757B CN201310136068.8A CN201310136068A CN103376757B CN 103376757 B CN103376757 B CN 103376757B CN 201310136068 A CN201310136068 A CN 201310136068A CN 103376757 B CN103376757 B CN 103376757B
Authority
CN
China
Prior art keywords
circuit
analog
microcontroller
analog circuit
submodule
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310136068.8A
Other languages
English (en)
Other versions
CN103376757A (zh
Inventor
N·卡瓦尔霍
T·T·黄
S·舒马拉耶夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of CN103376757A publication Critical patent/CN103376757A/zh
Application granted granted Critical
Publication of CN103376757B publication Critical patent/CN103376757B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • G—PHYSICS
    • G12—INSTRUMENT DETAILS
    • G12B—CONSTRUCTIONAL DETAILS OF INSTRUMENTS, OR COMPARABLE DETAILS OF OTHER APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G12B13/00—Calibrating of instruments and apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/10—Monitoring; Testing of transmitters
    • H04B17/11—Monitoring; Testing of transmitters for calibration

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开提供了用于校准集成电路上的模拟电路系统的装置和方法。一个实施例涉及一种校准集成电路内的模拟电路系统的方法。启动嵌入集成电路中的微控制器。发送重置控制信号以重置集成电路中的模拟电路，并且由微控制器对该模拟电路的响应信号进行监测。基于该响应信号，确定该集成电路的校准参数，并且使用该校准参数对该集成电路进行配置。还公开了其它实施例、方面和特征。

Description

用于校准集成电路中的模拟电路系统的装置和方法
技术领域
本发明总体上涉及集成电路，尤其涉及集成电路上的模拟电路系统的校准。
背景技术
随着半导体工艺密度的收缩，具有数量日益增多的不同晶体管级别的芯片到芯片和片上变化。例如，诸如差分接收输入缓冲器之类的模拟电路非常易于受到这种工艺变化的影响。
为了对这样的工艺变化进行补偿，可以制造具有对模拟电路的设置进行调整以便能够补偿这些变化的特征的集成电路。该调整可以使用校准过程来完成，该校准过程可以被实施为被硬接线实现在集成电路中或者被配置到集成电路的可编程核心中的专用电路系统。
发明内容
本公开提供了一种用于校准集成电路上的模拟电路系统的装置和方法。
一个实施例涉及校准集成电路内的模拟电路系统的方法。启动嵌入该集成电路中的微控制器。发送重置控制信号以重置该集成电路中的模拟电路，并且由微控制器对该模拟电路的响应信号进行监测。基于该响应信号，确定该集成电路的校准参数，并且使用该校准参数对该集成电路进行配置。
另一个实施例涉及一种集成电路，该集成电路包括核心、嵌入该集成电路中的微控制器、包括模拟电路系统的多个子模块，以及被配置为将该微控制器与多个子模块通信地互连以便校准该模拟电路系统的通信系统。
另一个实施例涉及一种用于校准集成电路内的模拟电路系统的系统。该系统包括该集成电路的核心、嵌入该集成电路中的微控制器、包括模拟电路系统的多个子模块、以及被配置为将该微控制器与多个子模块通信地互连以便校准该模拟电路系统的通信系统。该系统进一步包括用于存储该微控制器的启动代码的有形的非暂时性存储介质。
另一个实施例涉及一种可编程逻辑设备。该可编程逻辑设备包括可编程逻辑阵列、多个收发器电路、包括处理单元和存储器的微控制器，以及通信系统。该通信系统被配置为将该微控制器与多个收发器电路通信地互连以便校准其中的模拟电路。
还公开了其它的实施例、方面和特征。
附图说明
图1示出了依据本发明实施例的包括嵌入式校准微控制器和公用总线的示例性集成电路。
图2描绘了依据本发明实施例的示例性嵌入式校准微控制器。
图3描绘了依据本发明实施例的到具有有待校准的模拟电路系统的电路模块的示例性接口。
图4A是依据本发明实施例的对集成电路上的多个模拟电路进行初始校准的第一示例性串行方法的流程图。
图4B是依据本发明实施例的对集成电路上的多个模拟电路进行初始校准的第二示例性串行方法的流程图。
图5A是依据本发明实施例的对集成电路上的多个模拟电路进行初始校准的第一示例性并行方法的流程图。
图5B是依据本发明实施例的对集成电路上的多个模拟电路进行初始校准的第二示例性并行方法的流程图。
图6描绘了依据本发明实施例的集成电路上的有待校准的示例性模拟电路。
图7是可以被配置为实施本发明实施例的示例性现场可编程门阵列的简化部分框图。
图8示出了其中可以采用这里所公开的技术的示例性数字系统的框图。
具体实施方式
如以上所描述的，现有的用于校准集成电路中的模拟电路的方法使用被实施为专用电路系统的校准过程，该专用电路系统被硬接线实现在集成电路中或者被电子配置到集成电路的可编程核心之中，这些现有方法具有某些缺陷和局限。
将校准过程实施为集成电路中的硬接线电路系统具有在短时间内快速启动的优势。然而，硬接线电路系统受到不灵活并且在流片(tape-out)之前需要校准算法的知识。这是重大的缺陷，原因在于要花费数月跨大量单元进行测量来理解硅工艺变化及其对模拟电路的影响。还具有在流片之后需要对校准算法进行改变的风险。
使用可编程逻辑实施校准过程所具有的优势在于灵活性，其中可以通过修改可编程逻辑的电子编程配置来改变校准算法。然而，该方法通常需要在模拟电路系统运行之前对集成电路的可编程逻辑核心进行编程并且使其准备就绪。如果被校准的模拟电路系统被收发器电路系统所需要，则这会妨碍收发器链路启动时间的要求。
本公开提供了一种用于对集成电路中的模拟电路进行校准的具有创新性的新颖架构。在集成电路内设有嵌入式校准微控制器，并且可以使用公用总线将该微控制器通信耦合至具有有待校准的模拟电路系统的电路模块。
与硬接线实现校准过程的方法相比，本文所公开的方法由于该过程由微控制器所执行的程序代码来实施所以稍显更慢。然而，本文所公开的方法对于无法适当校准模拟电路具有明显更低的风险。这是因为仅有处理器和某些外围接口是硬接线实现的，而程序代码提供了改变或调节校准过程的灵活性。
与利用校准过程配置可编程逻辑的方法相比，本文所公开的方法在初始校准方面明显更快。这是因为芯片的可编程核心并不需要在运行校准过程之前进行配置。
图1示出了依据本发明实施例的包括嵌入式校准微控制器110和公用总线112的示例性集成电路100。如所描绘的，公用总线112可以被配置为使用多条线路经由接口(I/F)电路106将嵌入式校准微控制器(在这里被称作微控制器或“ECμC”)110与多个电路模块102通信地互连。每个电路模块可以具有在一个或多个子模块104内的模拟电路系统。此外，公用总线112可以被配置为通信地互连到至集成电路100的核心120的接口。IC核心120可以包括可编程电路系统并且可以被电子配置为包括用户代码122。在示例性实施例中，公用总线可以实施基于地址的读/写接口并且可以具有单独的地址、数据和控制线路。
图2描绘了依据本发明实施例的示例性嵌入式校准微控制器110。如所示出的，微控制器110可以包括处理单元202、用于存储和访问代码的存储器(代码存储器)204以及定时器电路系统206。在示例性实现中，处理单元202可以包括(先进RISC机器)核心，并且代码存储器204可以包括用于对代码进行快速访问的随机访问存储器(RAM)。定时器电路系统206可以被配置为对例如公用总线112的芯片内通信系统提供时序信号。
微控制器110还包括调试模块208，其可以利用边界扫描技术对处理单元202进行调试。在示例性实施方式中，调试模块208可以实施JTAG(联合测试行动组)边界扫描测试系统。测试访问端口(TAP)210可以被配置为对接至调试模块208。TAP210可以经由本地输入/输出接口212进行访问。
在示例性实施方式中，集成电路100上的控制器块220可以被配置为从编程器目标文件230接收或下载启动代码235。启动代码235可以被控制器模块220存储到微控制器110的代码存储器204中。控制器块220可以进一步被配置为向处理单元202发送重置信号。一旦被重置，处理单元202可以随后执行代码存储器204中的启动代码235。
图3描绘了依据本发明实施例的到具有有待校准的模拟电路系统的电路模块102的示例性接口106。如所示出的，接口106可以包括存储器映射端口302、重置控制电路304以及校准配置移位寄存器(校准CSR)306。
存储器映射从端口302可以被配置为使能N个电路模块102中的特定电路模块102的寻址。存储器映射从端口302可以进一步被配置为提供电路模块102内的特定子模块104的寻址。在示例性实施方式中，每个子模块104可以是串行数据通道的物理媒介附加配属(PMA)模块，并且每个电路模块102可以包括具有三个这样的PMA模块的三元组。
重置控制电路304可以被配置为利用公用总线112从微控制器110接收重置控制信号。重置控制电路304可以进一步被配置为向选择器电路308发送重置控制信号。选择器电路308还可以从IC核心120接收重置控制信号。选择器电路308可以由来自重置控制电路304的使能信号所控制。例如，如果使能信号为高，则选择器电路308可以从重置控制电路308输出重置控制信号，并且如果使能信号为低，则选择器电路可以从IC核心120输出重置控制信号。
校准CSR306可以被配置为经由公用总线112从微控制器110接收校准控制信号，并且将校准控制信号发送至电路模块102内有待校准的模拟电路。校准CSR306可以进一步被配置为从包含被校准的模拟电路的子模块104接收测试数据信号并且将该测试数据信号经由公用总线112发送至微控制器110。
图4A、4B、5A和5B是依据本发明实施例的对集成电路上的多个模拟电路进行初始校准的示例性方法(分别为400、450、500和550)的流程图。要由这些方法进行校准的多个模拟电路可以是集成电路上的所有模拟电路或其子集。有待校准的多个模拟电路可以在集成电路的设计期间预先设定或者可以由集成电路的用户进行配置。此外，多个模拟电路可以是相同类型的模拟电路或者可以包括多种不同类型的模拟电路。
图4A是依据本发明实施例的对集成电路上的多个模拟电路进行初始校准的第一示例性串行方法400的流程图。方法400以按顺序依次对多个模拟电路进行校准。方法400的框403至430可以由执行启动代码235中的指令的嵌入式校准微控制器(ECμC)110来执行。
按照框401，在IC100加电之后，控制器块220可以将启动代码235从编程器目标文件230下载到ECμC110的代码存储器204。按照框402，控制器块220随后可以向处理单元202发送重置信号以使得ECμC110开始执行启动代码235。
按照框403，ECμC110可以唤醒多个N个模拟电路的模拟电路1。该步骤可以由ECμC110经由公用总线112向与包括模拟电路1的子模块104相关联的地址发送重置控制信号来执行。
按照框404，ECμC110可以监测模拟电路1在控制参数变化时的响应信号。该步骤可以由ECμC110经由公用总线112接收测试数据信号(在这种情况下是响应信号)来执行。该测试数据信号可以源于包括模拟电路1的子模块104。例如，如果模拟电路1是相位检测器，则该测试数据信号可以是该相位检测器在其偏移量变化时的输出信号。该偏移量可以在校准控制信号的控制下有所变化。在一种实施方式中，校准控制信号可以从ECμC110经由校准CSR306发送至被校准的相位检测器。
按照框406，ECμC110可以确定模拟电路1的一个或多个校准参数。该确定可以通过监测模拟电路1的输出时所接收的测试数据信号进行处理和分析来执行。例如，如果模拟信号1是相位检测器，则该相位检测器的作为偏移量函数的输出信号可以由ECμC110所执行的分析过程进行处理。该分析过程可以检查相位检测器的不稳定状态区以确定所需要的偏移量消除的量。
按照框408，ECμC110可以随后对模拟电路1进行配置。模拟电路1的配置可以使用按照框406所确定的一个或多个校准参数来执行。例如，如果模拟电路1是相位检测器，则该相位检测器可以利用使用由ECμC110所执行的分析过程而确定的偏移量消除进行配置。该偏移量消除可以通过发送适当控制校准信号而被应用于该相位检测器。
在方法400的这一点，模拟电路1已经被校准，并且方法400继续进行以校准下一个模拟电路。按照框413，ECμC110可以唤醒另一个模拟电路，例如多个N个模拟电路中的模拟电路2。该步骤可以由ECμC110经由公用总线112向与包括模拟电路2的子模块104相关联的地址发送重置控制信号来执行。
按照框414，ECμC110可以监测模拟电路2在控制参数变化时的响应信号。该步骤可以由ECμC110经由公用总线112接收测试数据信号(在这种情况下是响应信号)来执行。该测试数据信号可以源于包括模拟电路2的子模块104。例如，如果模拟电路2是相位检测器，则该测试数据信号可以是该相位检测器在其偏移量变化时的输出信号。该偏移量可以在校准控制信号的控制下有所变化。在一种实施方式中，校准控制信号可以从ECμC110经由校准CSR306发送至被校准的相位检测器。
按照框416，ECμC110可以确定模拟电路2的一个或多个校准参数。该确定可以通过对监测模拟电路2的输出时所接收的测试数据信号进行处理和分析来执行。例如，如果模拟信号2是相位检测器，则该相位检测器的作为偏移量函数的输出信号可以由ECμC110所执行的分析过程进行处理。该分析过程可以检查相位检测器的不稳定状态区以确定所需要的偏移量消除的量。
按照框418，ECμC110可以随后对模拟电路2进行配置。模拟电路2的配置可以使用按照框416所确定的一个或多个校准参数来执行。例如，如果模拟电路2是相位检测器，则该相位检测器可以利用使用由ECμC110所执行的分析过程而确定的偏移量消除进行配置。该偏移量消除可以通过发送适当控制校准信号而被应用于该相位检测器。
在方法400的这一点，模拟电路2已经被校准，并且方法400继续进行以校准下一个模拟电路。如图4A所示，随后按照需要，例如针对一系列模拟电路中的每个后续模拟电路执行对应于框413至418的步骤，直至到达模拟电路N。换句话说，随后针对模拟电路3至N-1执行对应于框413至418的步骤。该流程图在框423继续。所意识到的是，可以以任意顺序执行模拟电路的校准，并且甚至一些模拟电路可以有意不被校准。这样，串行的模拟电路校准是示例性的而并非意在对本发明的范围进行限制。
按照框423，ECμC110可以唤醒作为多个N个模拟电路中最后一个的模拟电路N。该步骤可以由ECμC110经由公用总线112向与包括模拟电路N的子模块104相关联的地址发送重置控制信号来执行。
按照框424，ECμC110可以监测模拟电路N在控制参数变化时的响应信号。该步骤可以由ECμC110经由公用总线112接收测试数据信号(在这种情况下是响应信号)来执行。该测试数据信号可以源于包括模拟电路N的子模块104。例如，如果模拟电路N是相位检测器，则该测试数据信号可以是该相位检测器在其偏移量变化时的输出信号。该偏移量可以在校准控制信号的控制下有所变化。在一种实施方式中，校准控制信号可以从ECμC110经由校准CSR306发送至被校准的相位检测器。
按照框426，ECμC110可以确定模拟电路N的一个或多个校准参数。该确定可以通过监测模拟电路N的输出时所接收的测试数据信号进行处理和分析来执行。例如，如果模拟信号N是相位检测器，则该相位检测器的作为偏移量函数的输出信号可以由ECμC110所执行的分析过程进行处理。该分析过程可以检查相位检测器的不稳定状态区以确定所需要的偏移量消除的量。
按照框428，ECμC110可以随后对模拟电路N进行配置。模拟电路N的配置可以使用按照框426所确定的一个或多个校准参数来执行。例如，如果模拟电路N是相位检测器，则该相位检测器可以利用使用由ECμC110所执行的分析过程而确定的偏移量消除进行配置。该偏移量消除可以通过发送适当控制校准信号而被应用于该相位检测器。
在方法400的这一点，模拟电路1至N已经被校准，并且方法400继续进行至框430。按照框430，ECμC110可以向IC核心120发送或传输指示已经完成了模拟电路1至N的校准的信号。
可替换地，不同于在所有模拟电路1至N的校准完成之后按照框430发送指示，可以在每个个体模拟电路被校准之后从ECμC110向IC核心120发送或传输指示。这样的可替换串行方法450在图4B中进行描绘。
与图4A的串行方法400相比，图4B的串行方法450包括新的框409、419和429。按照框409，ECμC110可以在按照框408完成模拟电路1的校准之后向IC核心120发送模拟电路1校准完成的信号。按照框419，ECμC110可以在按照框418完成模拟电路2的校准之后向IC核心120发送模拟电路2校准完成的信号。在模拟电路3至N-1的校准之后也可以从ECμC110向IC核心120发送相对应的信号。最后，按照框429，ECμC110可以在按照框428完成模拟电路N的校准之后向IC核心120发送模拟电路N校准完成的信号。方法450的框403至429可以由执行启动代码235中的指令的ECμC110来执行。
图5A是依据本发明实施例的对集成电路上的多个模拟电路进行初始校准的第一示例性并行方法的流程图。方法500允许针对多个模拟电路的校准过程以并行方式进行。方法500的框503至514可以由执行启动代码235中的指令的嵌入式校准微控制器(ECμC)110来执行。
按照框501，在IC100加电之后，控制器模块220可以将启动代码235从编程器目标文件230下载到ECμC110的代码存储器204。按照框502，控制器模块220随后可以向处理单元202发送重置信号以使得ECμC110开始执行启动代码235。
按照框503，ECμC110可以唤醒包括模拟电路1至N的多个N个模拟电路的子模块104。该步骤可以由ECμC110经由公用总线112向与包括模拟电路1至N的子模块104相关联的所有地址发送重置控制信号来执行。
按照框504，ECμC110等待接收响应信号。在ECμC110等待的同时，可以在包括被校准的模拟电路的子模块104执行校准相关过程。例如，如果校准涉及压控振荡器(VCO)的调谐，则校准相关过程可以是将每个VCO调谐至所期望的接收或发射频率。
按照框506，可以由ECμC110从包括模拟电路j的个体子模块104接收响应信号。例如，该响应信号可以从模拟电路j的子模块104的接口106的校准CSR306经由公用总线112传输至ECμC110。该响应信号可以提供个体模拟电路j的校准信息。例如，如果校准涉及VCO调谐，则该校准信息可以指示在个体VCO j处的校准相关过程期间完成频率锁定的控制电压(Vctrl)。在一些实施方式中，这样的频率锁定可以采用数十毫秒的量级来完成。
按照框508ECμC110随后可以确定模拟电路j的一个或多个校准参数。该确定可以使用按照框506所接收的校准信息。例如，如果校准涉及VCO调谐，则ECμC110可以使用所接收的Vctrl来确定个体VCO j的档位设置(gear setting)。
按照框510，ECμC110随后可以对模拟电路j进行配置。模拟电路j的配置可以使用按照框508所确定的一个或多个校准参数在包括模拟电路j的子模块104执行。
按照框512，可以确定是否所有有待配置的模拟电路1至N都已经被配置。如果并非所有的N个有待配置的模拟电路都已经被配置，则方法500可以循环回到框504并且等待接收另外的响应。如果所有N个有待配置的模拟电路都已经被配置，则方法500可以继续进行至框514。按照框514，ECμC110可以向IC核心120发送指示包括模拟电路1至N的子模块104的校准已经完成的信号。
可替换地，不同于在所有N个有待配置的模拟电路的校准完成之后按照框514发送指示，可以在N个模拟电路中的每个个体模拟电路被校准之后从ECμC110向IC核心120发送指示。这样的可替换并行方法550在图5B中描绘。
图5B的方法550的框503至515可以由执行启动代码235中的指令的ECμC110来执行。在图5B的方法550中，图5A的框514被框511有效替换。按照框511，ECμC110可以在按照框508进行模拟电路j的校准之后向IC核心120发送模拟电路j的校准完成的信号。此外，由于IC核心120在每个模拟电路的校准完成之后得到信号通知，所以一旦其按照框512确定了所有模拟电路1-N已经被配置，则方法550就可以按照框515而被认为完成。
图6描绘了依据本发明实施例的可以在集成电路600上进行校准的示例性模拟电路。如所示出的，集成电路600例如可以包括一个或多个收发器610。每个收发器可以在其接收器路径中包括输入缓冲器612、均衡器614以及时钟和数据恢复(CDR)电路616。每个收发器还可以包括一个或多个锁相环(PLL)电路622以及输出缓冲器(发射器驱动器)电路624。集成电路600内还可以包括一个或多个电压调节调整器630。
每个所描绘的组件可以包括至少一个可由依据本发明实施例的嵌入式校准微控制器进行校准的模拟电路。例如，CDR电路616可以包括相位检测器(PD)617(其是比较器)，并且锁相环622可以包括压控振荡器(VCO)623。例如，可以使用诸如以上关于图4A和4B所描述的方法(400和450)之一的串行方法对集成电路上的多个相位检测器的偏移量进行校准。例如可以使用以上关于图5A和5B所描述的方法(500和550)之一的并行方法对多个VCO进行调谐。
此外，均衡器614可以包括一个或多个感测放大器615。感测放大器615包括模拟电路系统并且可以针对偏移量校正而进行校准。例如可以使用诸如以上关于图4A和4B所描述的方法(400和450)之一的串行方法对多个感测放大器615进行校准。
输出缓冲器电路624也包括模拟电路系统并且可以进行校准以便减少其输出信号的斜交和占空比失真。例如可以使用以上关于图5A和5B所描述的方法(500和550)(诸如)之一的并行方法对多个输出缓冲器电路624进行校准。
电压调节器630也包括模拟电路系统并且可以进行校准以调节其输出电压水平。例如使用诸如以上关于图4A和4B所描述的方法(400和450)之一的串行方法对多个电压调节器630进行校准。
预见到可以使用本文所公开的技术对集成电路上的其它模拟电路进行校准。通常，这样的模拟电路可以处理或比较模拟信号并且可以被用于各种应用，包括模数转换、信号滤波以及其它控制和信号处理应用。
图7是可以被配置为实施本发明实施例的示例性现场可编程门阵列(FPGA)10的简化部分框图。所要理解的是，FPGA10在这里仅出于说明性目的而描述并且本发明可以以许多不同类型的集成电路来实施，包括FPGA、可编程逻辑阵列(PLA)、其它可编程逻辑设备(PLD)，包括复杂可编程逻辑设备(CPLD)、数字信号处理器(DSP)、中央处理器(CPU)和应用特定集成电路(ASIC)。
FPGA10在其“核心”内包括通过各种长度和速度的行和列互连导体的网络进行互连的可编程逻辑阵列块(或LAB)的二维阵列。LAB12包括多个(例如，十个)逻辑元件(或LE)。LE是提供用户所定义逻辑功能的有效实现的可编程逻辑块。FPGA具有能够被配置为实施各种组合和时序功能的多个逻辑元件。该逻辑元件具有对可编程互连结构的访问权。该可编程互连结构可以被编程为以几乎任意的所期望配置对逻辑元件进行互连。
FPGA10还包括分布式存储器结构，其包括遍布阵列所提供的各种大小的随机访问存储器(RAM)块。RAM块例如包括块14、块16和块18。这些存储器块还包括移位寄存器和FIFO缓冲器。
FPGA10可以进一步包括数字信号处理(DSP)块20，其能够实现例如具有加法或减法特征的乘法器。在该示例中，位于芯片外围周围的输入/输出元件(IOE)22支持多种单端和差分输入/输出标准。每个IOE22耦合至FPGA10的外部端子(即，引脚)。
例如，可以如所示出的布置物理编码子层(PCS)29和物理媒介附加(PMA)模块30，其中每个PCS模块29耦合至若干LAB。每个PMA模块30可以通信地耦合至相对应的PCS模块29并且可以包括用于实施一个或多个收发器通道的模拟(和数字)电路系统。
依据本发明的实施例，FPGA10可以进一步包括嵌入式微控制器32和公用总线33。公用总线33被配置为将嵌入式微控制器32与PMA模块30通信地互连。如以上所描述的，嵌入式微控制器32可以被用来有利地实施对PMA模块30内的模拟收发器电路系统进行校准的方法。
应当理解的是，本发明的实施例可以在多种类型的集成电路中使用，例如FPGA、PLA，包括CPLD、DSP、CPU和ASIC的其它PLD。
图8示出了可以采用本文所公开的技术的示例性数字系统50的框图。系统50可以是编程的数字计算机系统、数字信号处理系统、专用数字交换网络或者其它处理系统。此外，这样的系统可以被设计用于各种应用，诸如电信系统、汽车系统、控制系统、电子消费品、个人计算机、互联网通信和联网等。另外，系统50可以被提供在单个板、多个板上，或者被提供在多个封装之内。
系统50包括通过一个或多个总线互连在一起的处理单元52、存储器单元54和输入/输出(I/O)单元56。根据该示例性实施例，FPGA58嵌入处理单元58中。FPGA58可以在系统50内为许多不同用途提供服务。例如，FPGA58可以是处理单元52的支持其内部和外部操作的逻辑构建块。FPGA58被编程以实施在系统操作中完成其特定角色所必须的逻辑功能。FPGA58可以通过连接60专门耦合至存储器54以及通过连接62耦合至I/O单元56。
处理单元52可以将数据导向用于处理或存储的适当系统组件，执行存储器54中所存储的程序，经由I/O单元56接收和传输数据，或者其它类似的功能。处理单元52可以是中央处理器(CPU)、微控制器、浮点协同处理器、图形协同处理器、硬件控制器、微控制器、被编程用作控制器的现场可编程门阵列、网络控制器，或者任意类型的处理器或控制器。此外，在许多实施例中，经常无需CPU。
例如，一个或多个FPGA58可以替代CPU控制系统的逻辑操作。作为另一个示例，FPGA58用作可以按需要被重新编程以处理特定计算任务的可重新配置的处理器。可替换地，FPGA58自身可以包括嵌入式微处理器。存储器单元54可以是随机访问存储器(RAM)、只读存储器(ROM)、固定或可移动磁盘媒介、闪存、磁带，或者任意其它存储器件，或者这些存储器件的任意组合。
在以上描述中，给出了多种具体细节以提供对本发明实施例的总体理解。然而，以上对本发明所图示实施例的描述并非意在是无所不包的或者将本发明局限于所公开的确切形式。相关领域技术人员将会认识到，本发明能够在没有一个或多个具体细节的情况下进行实践，或者利用其它方法、组件等进行实践。
在其它实例中，没有详细示出或描述公知的结构或操作以免对本发明的各方面造成混淆。虽然在这里出于说明的目的而对本发明的具体实施例和示例进行了描述，但是如相关领域的技术人员将会认识到的，可能在本发明的范围内作出等同的变型。可以在鉴于以上详细描述对本发明作出这些变型。

Claims (20)

1.一种校准集成电路内的模拟电路系统的方法，所述方法包括：
启动嵌入所述集成电路中的微控制器；
发送重置控制信号以重置所述集成电路中的模拟电路；
由所述微控制器对所述模拟电路的响应信号进行监测；
基于所述响应信号确定所述模拟电路的校准参数；并且
使用所述校准参数对所述集成电路进行配置。
2.根据权利要求1所述的方法，其中启动所述微控制器包括：
将启动代码从编程器目标文件加载至所述微控制器的存储器，并且重置所述微控制器。
3.根据权利要求1所述的方法，其中公用总线将所述微控制器耦合至有待校准的多个模拟电路。
4.根据权利要求1所述的方法，其中响应于所述模拟电路的控制参数的变化而生成所述模拟电路的所述响应信号。
5.根据权利要求1所述的方法，其中使用移位寄存器将所述模拟电路的所述响应信号传输至所述微控制器。
6.根据权利要求1所述的方法，进一步包括：
从所述微控制器向所述集成电路的核心传输信号，所述信号指示所述模拟电路的校准完成。
7.根据权利要求1所述的方法，进一步包括：
针对多个模拟电路重复所述发送、监测、确定和配置。
8.根据权利要求7所述的方法，其中所述多个模拟电路是来自由比较器、相位检测器、感测放大器和电压调节器所构成的电路类型组的电路类型。
9.根据权利要求7所述的方法，进一步包括：
从所述微控制器向所述集成电路的核心传输信号，所述信号指示所述多个模拟电路的校准完成。
10.根据权利要求1所述的方法，其中所述重置控制信号被发送至所述集成电路中相同类型的多个模拟电路，以使得针对所述多个模拟电路的校准相关过程并行进行，进一步包括等待接收所述多个模拟电路的响应信号，其中个体模拟电路的响应信号在所述个体模拟信号的校准相关过程完成之后被接收。
11.根据权利要求10所述的方法，其中在接收到所述个体模拟电路的所述响应信号之后，所述方法进一步包括：
配置所述个体模拟电路；
确定所述多个模拟电路中的所有模拟电路是否都已经被配置；以及
如果并非所有的所述多个模拟电路都已经被配置则等待接收另外的响应信号。
12.一种集成电路，包括：
所述集成电路的核心；
嵌入所述集成电路中的微控制器，所述微控制器包括处理单元和存储器；
控制器块，被配置为从编程器目标文件接收用于所述微控制器的启动代码，并且将所述启动代码存储在所述微控制器的存储器中；
包括模拟电路系统的多个子模块；以及
公用总线，被配置为将所述微控制器与所述多个子模块通信地互连以便校准所述模拟电路系统。
13.根据权利要求12所述的集成电路，进一步包括：
布置在所述公用总线和所述多个子模块之间的接口电路系统，其中所述接口电路系统包括用于将测试数据从所述多个子模块传输至所述公用总线的移位寄存器，用于将校准控制信号从所述公用总线传输至所述多个子模块的移位寄存器，以及用于可控地重置所述子模块内的模拟电路的重置控制电路。
14.根据权利要求13所述的集成电路，其中所述接口电路系统进一步包括用于利用所述公用总线对所述多个子模块进行寻址的存储器映射端口。
15.根据权利要求12所述的集成电路，进一步包括：
调试模块，被配置为用于使用边界扫描测试系统对所述处理单元进行调试。
16.根据权利要求12所述的集成电路，其中所述核心包括可编程逻辑阵列，并且所述多个子模块内的所述模拟电路系统包括来自由比较器、相位检测器、感测放大器和电压调节器所构成的组的电路。
17.一种用于校准集成电路内的模拟电路的系统，所述系统包括：
所述集成电路的核心；
嵌入所述集成电路中的微控制器，所述微控制器包括处理单元和存储器；
多个在其中包括所述模拟电路的子模块；
通信系统，被配置为将所述微控制器与所述多个子模块通信地互连以便校准在其中的所述模拟电路；以及
用于存储所述微控制器的启动代码的有形非暂时性存储介质。
18.根据权利要求17所述的系统，其中所述启动代码包括：
用于向所述多个子模块中的子模块发送重置控制信号，以重置所述子模块中的模拟电路的计算机可读程序指令；
用于针对来自子模块的响应信号而对所述通信系统进行监测的计算机可读程序指令；
用于基于所述响应信号确定所述子模块中的所述模拟电路的校准参数的计算机可读程序指令；以及
用于使用所述校准参数对所述子模块中的所述模拟电路进行配置的计算机可读程序指令。
19.根据权利要求18所述的系统，其中所述启动代码进一步包括：
用于针对所述多个子模块中另外的子模块重复所述发送、监测、确定和配置的计算机可读程序指令；以及
用于从所述微控制器向所述集成电路的所述核心传输信号的计算机可读程序指令，所述信号指示所述多个子模块中的所述模拟电路的校准完成。
20.根据权利要求18所述的系统，其中所述启动代码进一步包括：
用于向所述多个子模块发送重置控制信号，以使得针对所述多个子模块的校准相关过程并行进行的计算机可读程序指令；
用于等待从所述多个子模块接收响应信号的计算机可读程序指令，其中个体子模块的响应信号在所述个体子模块的模拟校准相关过程完成之后被接收；
用于在从所述个体子模块接收到所述响应信号之后，对所述个体子模块进行配置的计算机可读程序指令；
用于确定所有的所述多个子模块是否都已经被配置的计算机可读程序指令；以及
用于在并非所有的所述多个子模块都已经被配置的情况下，等待接收另外的响应信号的计算机可读程序指令。
CN201310136068.8A 2012-04-13 2013-04-12 用于校准集成电路中的模拟电路系统的装置和方法 Active CN103376757B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/446,555 2012-04-13
US13/446,555 US10110328B2 (en) 2012-04-13 2012-04-13 Apparatus and methods for calibrating analog circuitry in an integrated circuit

Publications (2)

Publication Number Publication Date
CN103376757A CN103376757A (zh) 2013-10-30
CN103376757B true CN103376757B (zh) 2017-05-24

Family

ID=47997258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310136068.8A Active CN103376757B (zh) 2012-04-13 2013-04-12 用于校准集成电路中的模拟电路系统的装置和方法

Country Status (3)

Country Link
US (2) US10110328B2 (zh)
EP (1) EP2650789B1 (zh)
CN (1) CN103376757B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10069578B2 (en) 2011-06-13 2018-09-04 Mediatek Inc. RF testing system with parallelized processing
US20140154997A1 (en) 2012-11-30 2014-06-05 Mediatek Inc. Rf testing system
US10320494B2 (en) 2011-06-13 2019-06-11 Mediatek Inc. RF testing system using integrated circuit
CN103995169B (zh) * 2014-04-25 2016-07-20 嘉兴泰鼎光电集成电路有限公司 芯片内部节点电压的测试电路
CN105652109A (zh) * 2014-12-01 2016-06-08 联发科技股份有限公司 系统与已校正装置
CN106020019B (zh) * 2016-05-17 2018-06-19 无锡职业技术学院 一种多路模拟信号数据采集自动校正电路的校正方法
CN109491537B (zh) * 2018-09-17 2022-04-22 北京集创北方科技股份有限公司 电路连接方法及装置、存储介质和处理器
US10622982B1 (en) * 2019-01-10 2020-04-14 Western Digital Technologies, Inc. Measurement, calibration and tuning of memory bus duty cycle
US11748444B2 (en) 2020-05-14 2023-09-05 Rohde & Schwarz Gmbh & Co. Kg Device and method for processing data samples
CN115865089B (zh) * 2023-02-08 2023-05-09 南京德克威尔自动化有限公司 一种模拟量输入的自动校准方法及系统
CN116068478B (zh) * 2023-03-07 2023-08-15 紫光同芯微电子有限公司 一种芯片下载校准系统及使用方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6226562B1 (en) * 1998-09-10 2001-05-01 International Business Machines Corporation Method and system for adjusting and calibrating circuit parameters
CN1692367A (zh) * 2002-09-24 2005-11-02 阿纳洛格装置公司 重新配置集成电路芯片的器件引脚的测试模式控制电路
CN102187571A (zh) * 2008-10-27 2011-09-14 密克罗奇普技术公司 混合信号集成电路装置中的模拟电路的自我自动校准

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574915A (en) * 1993-12-21 1996-11-12 Taligent Object-oriented booting framework
TW294786B (en) 1995-09-11 1997-01-01 Microchip Tech Inc Digital trimming of on-chip analog components
US5918195A (en) * 1997-05-08 1999-06-29 Case Corporation Calibration of a command device in control system
EP0935195A2 (en) * 1998-02-06 1999-08-11 Analog Devices, Inc. "An integrated circuit with a high resolution analog-to-digital converter, a microcontroller and high density memory and an emulator for an integrated circuit
JP2000242501A (ja) * 1999-02-23 2000-09-08 Sony Corp 情報処理装置、情報処理方法及びプログラム書込み装置
US7340366B2 (en) * 2004-03-04 2008-03-04 Atmel Corporation Method and apparatus of temperature compensation for integrated circuit chip using on-chip sensor and computation means
US7102555B2 (en) * 2004-04-30 2006-09-05 Xilinx, Inc. Boundary-scan circuit used for analog and digital testing of an integrated circuit
WO2005111640A1 (en) 2004-04-30 2005-11-24 Xilinx, Inc. System monitor in an integrated circuit
JP4627150B2 (ja) * 2004-05-24 2011-02-09 三菱電機株式会社 信号処理装置
US20060101398A1 (en) * 2004-11-01 2006-05-11 Schepers Paul D Program output management
US7541857B1 (en) 2005-12-29 2009-06-02 Altera Corporation Comparator offset cancellation assisted by PLD resources
JP2009531931A (ja) * 2006-03-31 2009-09-03 エヌエックスピー ビー ヴィ Ａ／ｄ変換器の較正回路及び較正方法
TW200741723A (en) 2006-04-21 2007-11-01 Holtek Semiconductor Inc Method for calibrating parameter of integrated circuit
JP2009181558A (ja) * 2008-02-01 2009-08-13 Panasonic Corp プログラム変換装置
US7915950B2 (en) * 2008-06-20 2011-03-29 Conexant Systems, Inc. Method and algorithm of high precision on-chip global biasing using integrated resistor calibration circuits
US7853780B2 (en) * 2008-07-31 2010-12-14 Oracle America, Inc. Core initialization code validation
US8689204B2 (en) * 2009-02-28 2014-04-01 Blackberry Limited Methods and tools for creation of read-only-memory software binary images and corresponding software patches
US8125360B1 (en) * 2009-05-10 2012-02-28 Cypress Semiconductor Corporation On-chip calibration method
US8581619B2 (en) * 2011-08-25 2013-11-12 Stmicroelectronics International N.V. Impedance calibration circuit and method
US8587464B2 (en) * 2012-01-09 2013-11-19 International Business Machines Corporation Off-line gain calibration in a time-interleaved analog-to-digital converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6226562B1 (en) * 1998-09-10 2001-05-01 International Business Machines Corporation Method and system for adjusting and calibrating circuit parameters
CN1692367A (zh) * 2002-09-24 2005-11-02 阿纳洛格装置公司 重新配置集成电路芯片的器件引脚的测试模式控制电路
CN102187571A (zh) * 2008-10-27 2011-09-14 密克罗奇普技术公司 混合信号集成电路装置中的模拟电路的自我自动校准

Also Published As

Publication number Publication date
US10911164B2 (en) 2021-02-02
US10110328B2 (en) 2018-10-23
EP2650789B1 (en) 2016-10-12
EP2650789A3 (en) 2014-05-14
EP2650789A2 (en) 2013-10-16
CN103376757A (zh) 2013-10-30
US20190028213A1 (en) 2019-01-24
US20130275071A1 (en) 2013-10-17

Similar Documents

Publication Publication Date Title
CN103376757B (zh) 用于校准集成电路中的模拟电路系统的装置和方法
US8299802B2 (en) Method to digitize analog signals in a system utilizing dynamic analog test multiplexer for diagnostics
CN104422878B (zh) 集成电路、操作集成电路的方法和具有集成电路的装置
US8804856B2 (en) Programmable engine having a reconfigurable accelerator data path for testing and calibration of analog front ends in radio devices
US8433958B2 (en) Bit error rate checker receiving serial data signal from an eye viewer
EP3102957B1 (en) Remote test management of digital logic circuits
US8301947B1 (en) Dynamic scan chain grouping
US8436649B2 (en) Semiconductor device, information processing apparatus, and method for configuring circuits of semiconductor device
US8583714B2 (en) ROM-based direct digital synthesizer with pipeline delay circuit
CN114397561A (zh) 时序错误检测电路、方法以及电子设备
CN104764947B (zh) 在ate载荷板上用于rf智能自匹配的集成rf mems
US20180316091A1 (en) Calibration system and method for calibrating an antenna array
US7454647B1 (en) Apparatus and method for skew measurement
CN109884499B (zh) 一种测试系统芯片上的人工智能模块的方法和系统芯片
US10871517B2 (en) Integrated circuit on chip instrument controller
US8793545B2 (en) Apparatus and method for clock glitch detection during at-speed testing
US8321730B2 (en) Scan architecture and design methodology yielding significant reduction in scan area and power overhead
US11776656B2 (en) System and method for parallel memory test
US9164939B2 (en) Circuitry and techniques for updating configuration data in an integrated circuit
US20070220385A1 (en) Semiconductor device provided with function for screening test regarding operating speed
CN111522529B (zh) 现场可编程门阵列的随机数生成器
Sparks et al. A boundary-scan solution for remote system monitoring, testing and configuration via inherent secure wired or wireless communication protocols
CN114585933A (zh) 用于存储测试系统中的设备接口的校准数据的方法、设备接口、测试系统和计算机程序
KR100967342B1 (ko) 메모리 모듈 테스트 장치의 재설정이 가능한 시리얼 신호 발생기 메모리 모듈 테스트 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant