CN109491537B - 电路连接方法及装置、存储介质和处理器 - Google Patents
电路连接方法及装置、存储介质和处理器 Download PDFInfo
- Publication number
- CN109491537B CN109491537B CN201811082219.5A CN201811082219A CN109491537B CN 109491537 B CN109491537 B CN 109491537B CN 201811082219 A CN201811082219 A CN 201811082219A CN 109491537 B CN109491537 B CN 109491537B
- Authority
- CN
- China
- Prior art keywords
- parameter value
- analog circuit
- circuit
- shift
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种电路连接方法及装置、存储介质和处理器。其中，该方法包括：接收来自模拟电路的第一参数值，其中，上述第一参数值为上述模拟电路确定的移位寄存器链中移位数据的参数值；比对上述第一参数值与第二参数值，其中，上述第二参数值为数字电路中移位逻辑确定的移位寄存器链中移位数据的参数值；若比对结果指示上述第一参数值与上述第二参数值一致，则确定上述模拟电路和上述数字电路连接成功。本发明解决了现有的触控芯片中数字电路和模拟电路的连接方式，实现过程复杂且不利于触控芯片集成的技术问题。
Description
技术领域
本发明涉及电路连接领域，具体而言，涉及一种电路连接方法及装置、存储介质和处理器。
背景技术
相关技术中，触控芯片中包括数字电路和模拟电路，在触控芯片实现触控扫描过程中，数字电路需要对模拟电路中的电路参数进行配置以及修调。
现有的基本做法主要有两种方式，一种是配置数字电路的参数寄存器，然后将数字寄存器直连到模拟电路，从而实现对模拟电路的配置；但是，上述方法会导致数字电路和模拟电路间有大量的接口，导致芯片集成困难，而且容易导致连接错误，造成芯片工作不正常；另二种是利用自定义配置总线连接数字电路和模拟电路；但是，这种方式需要在数字电路中定义总线行为，然后在模拟电路中对总线操作进行解码，导致电路复杂度大大提高，浪费芯片面积。
针对上述现有的触控芯片中数字电路和模拟电路的连接方式，实现过程复杂且不利于触控芯片集成的问题，目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种电路连接方法及装置、存储介质和处理器，以至少解决现有的触控芯片中数字电路和模拟电路的连接方式，实现过程复杂且不利于触控芯片集成的技术问题。
根据本发明实施例的一个方面，提供了一种电路连接方法，包括：接收来自模拟电路的第一参数值，其中，上述第一参数值为上述模拟电路确定的移位寄存器链中移位数据的参数值；比对上述第一参数值与第二参数值，其中，上述第二参数值为数字电路中移位逻辑确定的移位寄存器链中移位数据的参数值；若比对结果指示上述第一参数值与上述第二参数值一致，则确定上述模拟电路和上述数字电路连接成功。
进一步地，在接收来自模拟电路的第一参数值之前，上述方法还包括：获取上述模拟电路的待配置参数；采用上述移位逻辑生成的与上述待配置参数对应的移位信号；依据上述移位信号对上述待配置参数进行移位操作。
进一步地，在依据上述移位信号对上述待配置参数进行移位操作之后，上述方法还包括：生成与进行移位操作后的上述配置参数对应的采样信号；发送上述采样信号至上述模拟电路，其中，上述模拟电路用于依据上述采样信号对上述进行移位操作后的配置参数进行采样操作，并计算与上述采样操作对应的第一参数值。
进一步地，在发送上述采样信号至上述模拟电路的同时或之后，上述方法还包括：采用上述移位逻辑计算与上述移位操作对应的第二参数值。
进一步地，若比对结果指示上述第一参数值与上述第二参数值不一致，则确定上述模拟电路和上述数字电路连接失败。
进一步地，在确定上述模拟电路和上述数字电路连接失败之后，上述方法还包括：返回执行上述获取上述模拟电路的待配置参数的步骤，并上传告警信息至处理器，上述告警信息用于指示上述模拟电路和上述数字电路的连接失败；在确定上述模拟电路和上述数字电路连接成功之后，上述方法还包括：启动扫描，其中，上述模拟电路用于在扫描过程中，对采样得到的配置信息进行扫描。
进一步地，在获取模拟电路的待配置参数之前，上述方法还包括：确定上述模拟电路的待配置参数，并存储上述待配置参数至本地存储设备中；获取模拟电路的待配置参数包括：从上述本地存储设备中读取上述待配置参数。
根据本发明实施例的另一方面，还提供了一种电路连接装置，包括：接收模块，用于接收来自模拟电路的第一参数值，其中，上述第一参数值为上述模拟电路确定的移位寄存器链中移位数据的参数值；比对模块，用于比对上述第一参数值与第二参数值，其中，上述第二参数值为数字电路确定的移位寄存器链中移位数据的参数值，上述数字电路中设置有移位逻辑；确定模块，用于若比对结果指示上述第一参数值与上述第二参数值一致，则确定上述模拟电路和上述数字电路连接成功。
根据本发明实施例的另一方面，还提供了一种存储介质，上述存储介质包括存储的程序，其中，在上述程序运行时控制上述存储介质所在设备任意一项上述的电路连接方法。
根据本发明实施例的另一方面，还提供了一种处理器，上述处理器用于运行程序，其中，上述程序运行时执行任意一项上述的电路连接方法。
在本发明实施例中，采用在数字电路中设置移位逻辑的方式，通过接收模拟电路发送的移位寄存器链中移位数据的参数值；并比对上述第一参数值与数字电路中移位逻辑确定的移位寄存器链中移位数据的第二参数值；若比对结果指示上述第一参数值与上述第二参数值一致，则确定上述模拟电路和上述数字电路连接成功，达到了减少模拟电路与数字电路的连接端口数量，有效提高触控芯片的集成性的目的，从而实现了减少触控芯片的电路复杂度、节约触控芯片面积的技术效果，进而解决了现有的触控芯片中数字电路和模拟电路的连接方式，实现过程复杂且不利于触控芯片集成的技术问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据本发明实施例的一种电路连接方法的流程图；
图2是根据本发明实施例的一种可选的电路连接的结构示意图；
图3是根据本发明实施例的一种可选的电路连接方法的流程图；以及
图4是根据本发明实施例的一种电路连接装置的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
首先，为方便理解本发明实施例，下面将对本发明中所涉及的部分术语或名词进行解释说明：
触控芯片：是指具备单点或多点触控技术的芯片(IC)，可以应用于手机或电脑中。
数字电路：用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。
模拟电路：是指用于对模拟信号进行传输、变换、处理、放大、测量和显示等工作的电路。
实施例1
根据本发明实施例，提供了一种电路连接方法的实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
图1是根据本发明实施例的一种电路连接方法的流程图，如图1所示，该方法包括如下步骤：
步骤S102，接收来自模拟电路的第一参数值，其中，上述第一参数值为上述模拟电路确定的移位寄存器链中移位数据的参数值；
步骤S104，比对上述第一参数值与第二参数值，其中，上述第二参数值为数字电路中移位逻辑确定的移位寄存器链中移位数据的参数值；
步骤S106，若比对结果指示上述第一参数值与上述第二参数值一致，则确定上述模拟电路和上述数字电路连接成功。
在本发明实施例中，采用在数字电路中设置移位逻辑的方式，通过接收模拟电路发送的移位寄存器链中移位数据的参数值；并比对上述第一参数值与数字电路中移位逻辑确定的移位寄存器链中移位数据的第二参数值；若比对结果指示上述第一参数值与上述第二参数值一致，则确定上述模拟电路和上述数字电路连接成功，达到了减少模拟电路与数字电路的连接端口数量，有效提高触控芯片的集成性的目的，从而实现了减少触控芯片的电路复杂度、节约触控芯片面积的技术效果，进而解决了现有的触控芯片中数字电路和模拟电路的连接方式，实现过程复杂且不利于触控芯片集成的技术问题。
需要说明的是，本申请实施例中所提供的电路连接方法包括但不限于为数字电路与模拟电路的连接方法，例如，触控芯片中数字电路与模拟电路的连接方法。
在一种可选的实施例中，在触控芯片每次进行触控扫描过程之前，可以预先将对模拟电路的待配置参数写入到数字电路的本地存储设备(例如，RAM)中，并启动数字电路中的移位逻辑，读取数字电路的本地存储设备中的待配置参数，并生成与配置参数对应的移位时钟信号以及移位使能信号，进而可以依据上述移位时钟信号以及移位使能信号，对待配置参数进行移位操作。
在本申请实施例中，上述第一参数值、第二参数值均可以通过逻辑运算得到，上述逻辑运算包括但不限于为异或运算、CRC校验运算，通过异或运算得到异或值或者通过CRC校验运算得到CRC校验值。
在上述可选的实施例中，在待配置参数移位完成之后，数字电路中的移位逻辑生成采样时钟信号以及采样使能信号传给模拟电路，同时由移位逻辑计算每条移位寄存器链中移位数据的第二参数值(例如，第二异或值)；模拟电路用于依据接收到的采样时钟信号以及采样使能信号，对上述进行移位操作后的配置参数进行采样操作，计算并返回每条移位寄存器链中移位数据的第一参数值(例如，第一异或值)。
进而，数字电路中的移位逻辑对模拟电路返回的第一参数值和本地计算的第二参数值进行比对，如果比对结果指示第一参数值和第二参数值一致，则确定传输正确，模拟电路和上述数字电路连接成功；如果比对结果指示第一参数值和第二参数值不一致，则确定传输错误，上述模拟电路和上述数字电路连接失败，并且开始进行重传过程，并上报中断告警信息给处理器。
在本申请所提供的可选实施例中，通过在数字电路中加入移位逻辑，生成移位时钟信号和移位使能信号，对配置和修调信息进行移位，然后在模拟电路部分进行采样，从而得到需要的配置信息。该方法可以大大减少模拟电路与数字电路的连接端口数量，有效的避免芯片集成性较低的问题，而且逻辑简单，可以节约触控芯片面积。
在一种可选的实施例中，在接收来自模拟电路的第一参数值之前，上述方法还包括：
步骤S202，获取上述模拟电路的待配置参数；
步骤S204，采用上述移位逻辑生成的与上述待配置参数对应的移位信号；
步骤S206，依据上述移位信号对上述待配置参数进行移位操作。
可选的，上述待配置参数包括但不限于为模拟电路的电路参数，例如，电压信号、电流信号、电位信号等；上述移位信号包括以下至少之一：移位时钟信号以及移位使能信号。
在本申请实施例中，数字电路通过启动数字电路中的移位逻辑，读取数字电路的本地存储设备中的待配置参数，并生成与配置参数对应的移位时钟信号以及移位使能信号，进而可以依据上述移位时钟信号以及移位使能信号，对待配置参数进行移位操作。
在一种可选的实施例中，在依据上述移位信号对上述待配置参数进行移位操作之后，上述方法还包括：
步骤S302，生成与进行移位操作后的上述配置参数对应的采样信号；
步骤S304，发送上述采样信号至上述模拟电路，其中，上述模拟电路用于依据上述采样信号对上述进行移位操作后的配置参数进行采样操作，并计算与上述采样操作对应的第一参数值。
在一种可选的实施例中，在发送上述采样信号至上述模拟电路的同时或之后，上述方法还包括：
步骤S306，采用上述移位逻辑计算与上述移位操作对应的第二参数值。
可选的，上述采样信号包括如下至少之一：采样时钟信号以及采样使能信号。
在本申请实施例中，在待配置参数移位完成之后，数字电路中的移位逻辑生成采样时钟信号以及采样使能信号，并将采样时钟信号以及采样使能信号传输给模拟电路，同时由移位逻辑计算每条移位寄存器链中移位数据的第二参数值；模拟电路用于依据接收到的采样时钟信号以及采样使能信号，对上述进行移位操作后的配置参数进行采样操作，计算并返回每条移位寄存器链中移位数据的第一参数值。
在一种可选的实施例中，在确定上述模拟电路和上述数字电路连接失败之后，上述方法还包括：返回执行上述获取上述模拟电路的待配置参数的步骤，并上传告警信息至处理器，上述告警信息用于指示上述模拟电路和上述数字电路的连接失败。
在本申请实施例中，如果比对结果指示第一参数值和第二参数值不一致，则确定传输错误，上述模拟电路和上述数字电路连接失败，并且开始进行重传过程，即返回执行上述获取模拟电路的待配置参数的步骤，并上报中断告警信息给处理器。
在另一种可选的实施例中，在确定上述模拟电路和上述数字电路连接成功之后，上述方法还包括：启动扫描，其中，上述模拟电路用于在扫描过程中，对采样得到的配置信息进行扫描。
在本申请实施例中，如果比对结果指示第一参数值和第二参数值一致，则确定传输正确，模拟电路和上述数字电路连接成功，开始扫描过程，模拟电路会用采样到的配置信息进行扫描。并且，在执行扫描之后判断是否扫描全屏，若判断结果为未扫描全屏，则返回执行确定模拟电路中的待配置参数的步骤；若判断结果为已扫描全屏，则结束流程。
在一种可选的实施例中，在获取模拟电路的待配置参数之前，上述方法还包括：确定上述模拟电路的待配置参数，并存储上述待配置参数至本地存储设备中；获取模拟电路的待配置参数包括：从上述本地存储设备中读取上述待配置参数。
在上述可选的实施例中，在触控芯片每次进行触控扫描过程之前，触控芯片中的数字电路可以预先确定上述模拟电路的待配置参数，并将对模拟电路的待配置参数写入到数字电路的本地存储设备(例如，RAM)中，并通过启动数字电路中的移位逻辑，读取数字电路的本地存储设备中的待配置参数，进而可以生成与配置参数对应的移位时钟信号以及移位使能信号，依据上述移位时钟信号以及移位使能信号，对待配置参数进行移位操作。
图2是根据本发明实施例的一种可选的电路连接的结构示意图，如图2所示，数字电路和模拟电路中均设置有移位寄存器链，例如，在数字电路中设置有第一移位寄存器链，模拟电路中设置有第二移位寄存器链，在触控芯片每次进行触控扫描过程之前，可以预先将对模拟电路的待配置参数写入到数字电路的本地的存储设备(即本地存储设备，例如，RAM)中，数字电路中的第一移位寄存器链读取数字电路的存储设备中的待配置参数，并通过移位产生器生成与配置参数对应的移位时钟信号以及移位使能信号，进而可以依据上述移位时钟信号以及移位使能信号，对待配置参数进行移位操作。
在待配置参数移位完成之后，移位产生器还可以将采样时钟信号以及采样使能信号传输给模拟电路中的移位采样器，同时由数字电路中的移位逻辑计算每条移位寄存器链中移位数据的第二参数值(例如，第二异或值)；模拟电路用于依据接收到的采样时钟信号以及采样使能信号，对上述进行移位操作后的配置参数进行采样操作，计算每条移位寄存器链中移位数据的第一参数值(例如，第一异或值)，并返回第一参数值给数字电路进行采样。
数字电路中的移位逻辑对模拟电路返回的第一参数值和本地计算的第二参数值进行比对，如果比对结果指示第一参数值和第二参数值一致，则确定传输正确，模拟电路和上述数字电路连接成功；如果比对结果指示第一参数值和第二参数值不一致，则确定传输错误，上述模拟电路和上述数字电路连接失败，并且开始进行重传过程，并上报中断告警信息给处理器。
图3是根据本发明实施例的一种可选的电路连接方法的流程图，如图3所示，上述可选的电路连接方法可以包括如下方法步骤：
步骤S402，确定模拟电路的待配置参数，并存储待配置参数至本地存储设备中。
步骤S404，从本地存储设备中读取待配置参数。
可选的，上述待配置参数包括但不限于模拟电路的电路参数，例如，电压信号、电流信号、电位信号等。
在上述可选的实施例中，在触控芯片每次进行触控扫描过程之前，触控芯片中的数字电路可以预先确定上述模拟电路的待配置参数，并将对模拟电路的待配置参数写入到数字电路的本地存储设备(例如，RAM)中，并通过启动数字电路中的移位逻辑，读取数字电路的本地存储设备中的待配置参数。
步骤S406，采用移位逻辑生成的与待配置参数对应的移位信号。
上述移位信号包括以下至少之一：移位时钟信号以及移位使能信号。
步骤S408，依据上述移位信号对上述待配置参数进行移位操作。
在本申请实施例中，数字电路通过启动数字电路中的移位逻辑，读取数字电路的本地存储设备中的待配置参数，并生成与配置参数对应的移位时钟信号以及移位使能信号，进而可以依据上述移位时钟信号以及移位使能信号，对待配置参数进行移位操作。
步骤S410，生成与进行移位操作后的上述配置参数对应的采样信号。
可选的，上述采样信号包括如下至少之一：采样时钟信号以及采样使能信号。
在上述可选的实施例中，上述模拟电路用于依据上述采样信号对上述进行移位操作后的配置参数进行采样操作，并计算与上述采样操作对应的第一参数值。
步骤S412，接收来自模拟电路的第一参数值。
步骤S414，比对第一参数值与第二参数值是否一致。
在本申请实施例中，在待配置参数移位完成之后，数字电路中的移位逻辑生成采样时钟信号以及采样使能信号，并将采样时钟信号以及采样使能信号传输给模拟电路，同时由移位逻辑计算每条移位寄存器链中移位数据的第二参数值。
在本申请实施例中，如果比对结果指示第一参数值和第二参数值不一致，则确定传输错误，上述模拟电路和上述数字电路连接失败，并且开始进行重传过程，即返回执行步骤S404，并上报中断告警信息给处理器。
步骤S416，启动扫描，其中，上述模拟电路用于在扫描过程中，对采样得到的配置信息进行扫描。
在本申请实施例中，如果比对结果指示第一参数值和第二参数值一致，则确定传输正确，模拟电路和上述数字电路连接成功，开始扫描过程，模拟电路会用采样到的配置信息进行扫描。
步骤S418，判断是否扫描全屏。
其中，若步骤S418的判断结果为已扫描全屏，则执行步骤S420，若步骤S418的判断结果为未扫描全屏，则返回执行步骤S402，继续确定模拟电路中的待配置参数。
步骤S420，结束。
实施例2
根据本发明实施例，还提供了一种用于实施上述电路连接方法的装置实施例，图4是根据本发明实施例的一种电路连接装置的结构示意图，如图4所示，上述电路连接装置，包括：接收模块40、比对模块42和确定模块44，其中：
接收模块40，用于接收来自模拟电路的第一参数值，其中，上述第一参数值为上述模拟电路确定的移位寄存器链中移位数据的参数值；比对模块42，用于比对上述第一参数值与第二参数值，其中，上述第二参数值为数字电路确定的移位寄存器链中移位数据的参数值，上述数字电路中设置有移位逻辑；确定模块44，用于若比对结果指示上述第一参数值与上述第二参数值一致，则确定上述模拟电路和上述数字电路连接成功。
在本发明实施例中，采用在数字电路中设置移位逻辑的方式，通过接收模拟电路发送的移位寄存器链中移位数据的参数值；并比对上述第一参数值与数字电路中移位逻辑确定的移位寄存器链中移位数据的第二参数值；若比对结果指示上述第一参数值与上述第二参数值一致，则确定上述模拟电路和上述数字电路连接成功，达到了减少模拟电路与数字电路的连接端口数量，有效提高触控芯片的集成性的目的，从而实现了减少触控芯片的电路复杂度、节约触控芯片面积的技术效果，进而解决了现有的触控芯片中数字电路和模拟电路的连接方式，实现过程复杂且不利于触控芯片集成的技术问题。
需要说明的是，上述各个模块是可以通过软件或硬件来实现的，例如，对于后者，可以通过以下方式实现：上述各个模块可以位于同一处理器中；或者，上述各个模块以任意组合的方式位于不同的处理器中。
此处需要说明的是，上述接收模块40、比对模块42和确定模块44对应于实施例1中的步骤S102至步骤S106，上述模块与对应的步骤所实现的实例和应用场景相同，但不限于上述实施例1所公开的内容。需要说明的是，上述模块作为装置的一部分可以运行在计算机终端中。
需要说明的是，本实施例的可选或优选实施方式可以参见实施例1中的相关描述，此处不再赘述。
上述的电路连接装置还可以包括处理器和存储器，上述接收模块40、比对模块42和确定模块44等均作为程序单元存储在存储器中，由处理器执行存储在存储器中的上述程序单元来实现相应的功能。
处理器中包含内核，由内核去存储器中调取相应的程序单元，上述内核可以设置一个或以上。存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)，存储器包括至少一个存储芯片。
根据本申请实施例，还提供了一种存储介质实施例。可选地，在本实施例中，上述存储介质包括存储的程序，其中，在上述程序运行时控制上述存储介质所在设备执行上述任意一种电路连接方法。
可选地，在本实施例中，上述存储介质可以位于计算机网络中计算机终端群中的任意一个计算机终端中，或者位于移动终端群中的任意一个移动终端中，上述存储介质包括存储的程序。
可选地，在程序运行时控制存储介质所在设备执行以下功能：接收来自模拟电路的第一参数值，其中，上述第一参数值为上述模拟电路确定的移位寄存器链中移位数据的参数值；比对上述第一参数值与第二参数值，其中，上述第二参数值为数字电路中移位逻辑确定的移位寄存器链中移位数据的参数值；若比对结果指示上述第一参数值与上述第二参数值一致，则确定上述模拟电路和上述数字电路连接成功。
可选地，在程序运行时控制存储介质所在设备执行以下功能：获取上述模拟电路的待配置参数；采用上述移位逻辑生成的与上述待配置参数对应的移位信号；依据上述移位信号对上述待配置参数进行移位操作。
可选地，在程序运行时控制存储介质所在设备执行以下功能：生成与进行移位操作后的上述配置参数对应的采样信号；发送上述采样信号至上述模拟电路，其中，上述模拟电路用于依据上述采样信号对上述进行移位操作后的配置参数进行采样操作，并计算与上述采样操作对应的第一参数值。
可选地，在程序运行时控制存储介质所在设备执行以下功能：采用上述移位逻辑计算与上述移位操作对应的第二参数值。
可选地，在程序运行时控制存储介质所在设备执行以下功能：若比对结果指示上述第一参数值与上述第二参数值不一致，则确定上述模拟电路和上述数字电路连接失败。
可选地，在程序运行时控制存储介质所在设备执行以下功能：返回执行上述获取上述模拟电路的待配置参数的步骤，并上传告警信息至处理器，上述告警信息用于指示上述模拟电路和上述数字电路的连接失败。
可选地，在程序运行时控制存储介质所在设备执行以下功能：启动扫描，其中，上述模拟电路用于在扫描过程中，对采样得到的配置信息进行扫描。
可选地，在程序运行时控制存储介质所在设备执行以下功能：确定上述模拟电路的待配置参数，并存储上述待配置参数至本地存储设备中；从上述本地存储设备中读取上述待配置参数。
根据本申请实施例，还提供了一种处理器实施例。可选地，在本实施例中，上述处理器用于运行程序，其中，上述程序运行时执行上述任意一种电路连接方法。
本申请实施例提供了一种设备，设备包括处理器、存储器及存储在存储器上并可在处理器上运行的程序，处理器执行程序时实现以下步骤：接收来自模拟电路的第一参数值，其中，上述第一参数值为上述模拟电路确定的移位寄存器链中移位数据的参数值；比对上述第一参数值与第二参数值，其中，上述第二参数值为数字电路中移位逻辑确定的移位寄存器链中移位数据的参数值；若比对结果指示上述第一参数值与上述第二参数值一致，则确定上述模拟电路和上述数字电路连接成功。
可选地，上述处理器执行程序时，还可以获取上述模拟电路的待配置参数；采用上述移位逻辑生成的与上述待配置参数对应的移位信号；依据上述移位信号对上述待配置参数进行移位操作。
可选地，上述处理器执行程序时，还可以生成与进行移位操作后的上述配置参数对应的采样信号；发送上述采样信号至上述模拟电路，其中，上述模拟电路用于依据上述采样信号对上述进行移位操作后的配置参数进行采样操作，并计算与上述采样操作对应的第一参数值。
可选地，上述处理器执行程序时，还可以采用上述移位逻辑计算与上述移位操作对应的第二参数值。
可选地，上述处理器执行程序时，还可以若比对结果指示上述第一参数值与上述第二参数值不一致，则确定上述模拟电路和上述数字电路连接失败。
可选地，上述处理器执行程序时，还可以返回执行上述获取上述模拟电路的待配置参数的步骤，并上传告警信息至处理器，上述告警信息用于指示上述模拟电路和上述数字电路的连接失败。
可选地，上述处理器执行程序时，还可以启动扫描，其中，上述模拟电路用于在扫描过程中，对采样得到的配置信息进行扫描。
可选地，上述处理器执行程序时，还可以确定上述模拟电路的待配置参数，并存储上述待配置参数至本地存储设备中；从上述本地存储设备中读取上述待配置参数。
本申请还提供了一种计算机程序产品，当在数据处理设备上执行时，适于执行初始化有如下方法步骤的程序：接收来自模拟电路的第一参数值，其中，上述第一参数值为上述模拟电路确定的移位寄存器链中移位数据的参数值；比对上述第一参数值与第二参数值，其中，上述第二参数值为数字电路中移位逻辑确定的移位寄存器链中移位数据的参数值；若比对结果指示上述第一参数值与上述第二参数值一致，则确定上述模拟电路和上述数字电路连接成功。
可选地，上述计算机程序产品执行程序时，还可以获取上述模拟电路的待配置参数；采用上述移位逻辑生成的与上述待配置参数对应的移位信号；依据上述移位信号对上述待配置参数进行移位操作。
可选地，上述计算机程序产品执行程序时，还可以生成与进行移位操作后的上述配置参数对应的采样信号；发送上述采样信号至上述模拟电路，其中，上述模拟电路用于依据上述采样信号对上述进行移位操作后的配置参数进行采样操作，并计算与上述采样操作对应的第一参数值。
可选地，上述计算机程序产品执行程序时，还可以采用上述移位逻辑计算与上述移位操作对应的第二参数值。
可选地，上述计算机程序产品执行程序时，还可以若比对结果指示上述第一参数值与上述第二参数值不一致，则确定上述模拟电路和上述数字电路连接失败。
可选地，上述计算机程序产品执行程序时，还可以返回执行上述获取上述模拟电路的待配置参数的步骤，并上传告警信息至处理器，上述告警信息用于指示上述模拟电路和上述数字电路的连接失败。
可选地，上述计算机程序产品执行程序时，还可以启动扫描，其中，上述模拟电路用于在扫描过程中，对采样得到的配置信息进行扫描。
可选地，上述计算机程序产品执行程序时，还可以确定上述模拟电路的待配置参数，并存储上述待配置参数至本地存储设备中；从上述本地存储设备中读取上述待配置参数。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，包括但不限于一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种电路连接方法，其特征在于，包括：
接收来自模拟电路的第一参数值，其中，所述第一参数值为所述模拟电路确定的移位寄存器链中移位数据的参数值；
比对所述第一参数值与第二参数值，其中，所述第二参数值为数字电路中移位逻辑确定的移位寄存器链中移位数据的参数值；
若比对结果指示所述第一参数值与所述第二参数值一致，则确定所述模拟电路和所述数字电路连接成功。
2.根据权利要求1所述的方法，其特征在于，在接收来自模拟电路的第一参数值之前，所述方法还包括：
获取所述模拟电路的待配置参数；
采用所述移位逻辑生成的与所述待配置参数对应的移位信号；
依据所述移位信号对所述待配置参数进行移位操作。
3.根据权利要求2所述的方法，其特征在于，在依据所述移位信号对所述待配置参数进行移位操作之后，所述方法还包括：
生成与进行移位操作后的所述配置参数对应的采样信号；
发送所述采样信号至所述模拟电路，其中，所述模拟电路用于依据所述采样信号对所述进行移位操作后的配置参数进行采样操作，并计算与所述采样操作对应的第一参数值。
4.根据权利要求3所述的方法，其特征在于，在发送所述采样信号至所述模拟电路的同时或之后，所述方法还包括：采用所述移位逻辑计算与所述移位操作对应的第二参数值。
5.根据权利要求2所述的方法，其特征在于，若比对结果指示所述第一参数值与所述第二参数值不一致，则确定所述模拟电路和所述数字电路连接失败。
6.根据权利要求5所述的方法，其特征在于，
在确定所述模拟电路和所述数字电路连接失败之后，所述方法还包括：返回执行所述获取所述模拟电路的待配置参数的步骤，并上传告警信息至处理器，所述告警信息用于指示所述模拟电路和所述数字电路的连接失败；
在确定所述模拟电路和所述数字电路连接成功之后，所述方法还包括：启动扫描，其中，所述模拟电路用于在扫描过程中，对采样得到的配置信息进行扫描。
7.根据权利要求1至6中任意一项所述的方法，其特征在于，
在获取模拟电路的待配置参数之前，所述方法还包括：确定所述模拟电路的待配置参数，并存储所述待配置参数至本地存储设备中；
获取模拟电路的待配置参数包括：从所述本地存储设备中读取所述待配置参数。
8.一种电路连接装置，其特征在于，包括：
接收模块，用于接收来自模拟电路的第一参数值，其中，所述第一参数值为所述模拟电路确定的移位寄存器链中移位数据的参数值；
比对模块，用于比对所述第一参数值与第二参数值，其中，所述第二参数值为数字电路确定的移位寄存器链中移位数据的参数值，所述数字电路中设置有移位逻辑；
确定模块，用于若比对结果指示所述第一参数值与所述第二参数值一致，则确定所述模拟电路和所述数字电路连接成功。
9.一种存储介质，其特征在于，所述存储介质包括存储的程序，其中，在所述程序运行时控制所述存储介质所在设备执行权利要求1至7中任意一项所述的电路连接方法。
10.一种处理器，其特征在于，所述处理器用于运行程序，其中，所述程序运行时执行权利要求1至7中任意一项所述的电路连接方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811082219.5A CN109491537B (zh) | 2018-09-17 | 2018-09-17 | 电路连接方法及装置、存储介质和处理器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811082219.5A CN109491537B (zh) | 2018-09-17 | 2018-09-17 | 电路连接方法及装置、存储介质和处理器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109491537A CN109491537A (zh) | 2019-03-19 |
| CN109491537B true CN109491537B (zh) | 2022-04-22 |
Family
ID=65690482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811082219.5A Active CN109491537B (zh) | 2018-09-17 | 2018-09-17 | 电路连接方法及装置、存储介质和处理器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109491537B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103376757A (zh) * | 2012-04-13 | 2013-10-30 | 阿尔特拉公司 | 用于校准集成电路中的模拟电路系统的装置和方法 |
| CN104036712A (zh) * | 2013-03-05 | 2014-09-10 | 三星电子株式会社 | 显示驱动装置、显示设备和用于操作显示驱动装置的方法 |
| CN104345263A (zh) * | 2013-07-26 | 2015-02-11 | 北京兆易创新科技股份有限公司 | 一种数模混合芯片的信号管理方法和装置 |
| CN107222219A (zh) * | 2017-06-28 | 2017-09-29 | 中国电子科技集团公司第五十八研究所 | 具备帧对齐功能的高速串并转换电路 |
| CN108023585A (zh) * | 2016-10-28 | 2018-05-11 | 福州瑞芯微电子股份有限公司 | 数模混合电路、SoC芯片及模拟电路修调方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8489947B2 (en) * | 2010-02-15 | 2013-07-16 | Mentor Graphics Corporation | Circuit and method for simultaneously measuring multiple changes in delay |
-
2018
- 2018-09-17 CN CN201811082219.5A patent/CN109491537B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103376757A (zh) * | 2012-04-13 | 2013-10-30 | 阿尔特拉公司 | 用于校准集成电路中的模拟电路系统的装置和方法 |
| CN104036712A (zh) * | 2013-03-05 | 2014-09-10 | 三星电子株式会社 | 显示驱动装置、显示设备和用于操作显示驱动装置的方法 |
| CN104345263A (zh) * | 2013-07-26 | 2015-02-11 | 北京兆易创新科技股份有限公司 | 一种数模混合芯片的信号管理方法和装置 |
| CN108023585A (zh) * | 2016-10-28 | 2018-05-11 | 福州瑞芯微电子股份有限公司 | 数模混合电路、SoC芯片及模拟电路修调方法 |
| CN107222219A (zh) * | 2017-06-28 | 2017-09-29 | 中国电子科技集团公司第五十八研究所 | 具备帧对齐功能的高速串并转换电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109491537A (zh) | 2019-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109814524B (zh) | 一种车辆诊断方法、装置及系统 | |
| CN112996020B (zh) | 一种基于蓝牙的自动化测试方法、装置及蓝牙测试终端 | |
| CN106294040B (zh) | 光模块状态信息的获取方法和装置 | |
| CN101297256A (zh) | 包含复位设施的数据处理装置 | |
| CN105260269A (zh) | 聊天记录的备份方法、装置和终端 | |
| CN111522562A (zh) | 洗碗机软件烧录方法、装置及其设备 | |
| CN109491537B (zh) | 电路连接方法及装置、存储介质和处理器 | |
| CN110879756A (zh) | 协作流程异常处理方法、装置、计算机设备及存储介质 | |
| CN115840707A (zh) | 一种刷写测试方法、装置及介质 | |
| CN115988546A (zh) | 目标对象在目标区域内停留时长的确定方法及装置 | |
| CN108347740B (zh) | 一种网络通信功能异常的处理方法和应用处理器 | |
| US8700960B2 (en) | Diagnostic code generation terminal, diagnostic method and program for diagnostic code generation terminal | |
| CN112423098B (zh) | 视频处理方法、电子装置及存储介质 | |
| CN111740881B (zh) | 一种网卡链路检测方法、系统、设备及计算机存储介质 | |
| CN111026651B (zh) | 测试方法、装置、存储介质及电子设备 | |
| CN114584322B (zh) | 连接装置秘钥认证模式切换方法、装置、连接装置及介质 | |
| CN108829417B (zh) | 一种cpld的升级装置、方法、设备及存储介质 | |
| US20160054388A1 (en) | Debugging circuit, debugger device, and debugging method | |
| CN110046120B (zh) | 基于iic协议的数据处理方法、装置、系统及存储介质 | |
| US20180145662A1 (en) | Input/output system, input device, and control method of input/output system | |
| CN111949510A (zh) | 测试处理方法、装置、电子设备及可读存储介质 | |
| CN105511848A (zh) | 一种动态链接库的检测方法和装置 | |
| CN117079703B (zh) | 用于测试芯片内嵌存储器的方法及装置、电子设备 | |
| CN112148514B (zh) | 看门狗复位的方法、装置、存储介质和电子设备 | |
| CN114791832B (zh) | 在设备空间不足时ios系统修复的方法、装置及相关组件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |