CN104345263A - 一种数模混合芯片的信号管理方法和装置 - Google Patents
一种数模混合芯片的信号管理方法和装置 Download PDFInfo
- Publication number
- CN104345263A CN104345263A CN201310320077.2A CN201310320077A CN104345263A CN 104345263 A CN104345263 A CN 104345263A CN 201310320077 A CN201310320077 A CN 201310320077A CN 104345263 A CN104345263 A CN 104345263A
- Authority
- CN
- China
- Prior art keywords
- signal
- digital circuit
- register
- combinational logic
- passed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了一种数模混合芯片的信号管理方法和装置,以解决数模混合芯片在扫描测试模式下的测试覆盖率和故障覆盖率低的问题。所述方法包括:对数模混合芯片中的数字电路的输出信号进行组合逻辑处理,并将组合逻辑处理后的信号传入到寄存器中;将传入到寄存器中的信号传输至数字电路;其中,寄存器中的信号被测试电路确定为高电平或低电平。所以对寄存器中的信号可控。数字电路的状态可以通过扫描数字电路的输出管脚被探测得到,进一步对数字电路进行扫描测试,从而提高了数字电路的测试覆盖率和故障覆盖率。
Description
技术领域
本发明涉及电子技术领域,特别是涉及一种数模混合芯片的信号管理方法和装置。
背景技术
数模混合芯片由模拟电路和数字电路共同构成,数字电路的输出信号可以循环输入回数字电路,还可以输入到模拟电路;模拟电路与数字电路进行数据通信,如图1所示。为了提高数模混合芯片的质量和可靠性,在设计过程中对数字电路增加了可测试性设计(Design for Testability,DFT)。DFT是将时序电路中的触发器改为带有扫描端的触发器,再额外增加一些控制逻辑,以达到可测试性的目的。
在对数模混合芯片进行扫描测试时,数模混合芯片工作在扫描测试模式下。
数字电路和模拟电路之间连接着很多信号,在扫描测试模式下,由模拟电路输出并输入到数字电路的信号为不定值(无法确定其为高电平还是低电平),降低数字电路在扫描测试模式下的逻辑可控性,从而大大降低了数模混合芯片在扫描测试模式下的测试覆盖率和故障覆盖率。
发明内容
本发明提供一种数模混合芯片的信号管理方法和装置,以解决数模混合芯片在扫描测试模式下的测试覆盖率和故障覆盖率低的问题。
为了解决上述问题,本发明提供了一种数模混合芯片的信号管理方法,所述数模混合芯片包括数字电路,所述方法包括:
对所述数字电路的输出信号进行组合逻辑处理,并将组合逻辑处理后的信号传入到寄存器中;
将传入到所述寄存器中的信号传输至所述数字电路;
其中,所述寄存器中的信号被测试电路确定为高电平或低电平。
优选的,所述对所述数字电路的输出信号进行组合逻辑处理,包括:
对所述数字电路的输出信号进行与、或、非或者异或操作。
优选的,所述将组合逻辑处理后的信号传入到寄存器中,包括:
通过扫描时钟信号将组合逻辑处理后的信号采样到所述寄存器中。
优选的,所述将传入到所述寄存器中的信号传输至所述数字电路,包括:
通过由扫描模式信号控制的二选一开关,将传入到所述寄存器中的信号传输至与所述数字电路连接的输入管脚;所述数模混合芯片还包括模拟电路;
其中,所述二选一开关的两个输入端分别与所述模拟电路传输至所述数字电路的输入信号和传入到所述寄存器中的信号相连。
优选的,所述通过由扫描模式信号控制的二选一开关,将传入到所述寄存器中的信号传输至与所述数字电路连接的输入管脚,包括:
当所述扫描模式信号为高电平时,将与所述二选一开关相连的传入到所述寄存器中的信号传输至与所述数字电路连接的输入管脚。
优选的,所述方法还包括:
对所述数字电路的输出信号进行固化处理,并将固化处理后的信号传输至所述模拟电路。
优选的,所述对所述数字电路的输出信号进行固化处理,包括:
对所述数字电路的输出信号进行与操作或者或操作。
本发明还提供了一种数模混合芯片的信号管理装置,所述数模混合芯片包括数字电路,所述装置包括:
组合逻辑处理模块,用于对所述数字电路的输出信号进行组合逻辑处理,并将组合逻辑处理后的信号传入到寄存器中;
信号选择传输模块,用于将传入到所述寄存器中的信号传输至所述数字电路;
其中,所述寄存器中的信号被测试电路确定为高电平或低电平。
优选的,所述组合逻辑处理模块对所述数字电路的输出信号进行组合逻辑处理,包括:
所述组合逻辑处理模块对所述数字电路的输出信号进行与、或、非或者异或操作。
优选的,所述组合逻辑处理模块将组合逻辑处理后的信号传入到寄存器中,包括:
所述组合逻辑处理模块通过扫描时钟信号将组合逻辑处理后的信号采样到所述寄存器中。
优选的:所述信号选择传输模块通过由扫描模式信号控制的二选一开关,将传入到所述寄存器中的信号传输至与所述数字电路连接的输入管脚;所述数模混合芯片还包括模拟电路;
其中,所述二选一开关的两个输入端分别与所述模拟电路传输至所述数字电路的输入信号和传入到所述寄存器中的信号相连。
优选的:所述信号选择传输模块当所述扫描模式信号为高电平时,将与所述二选一开关相连的传入到所述寄存器中的信号传输至与所述数字电路连接的输入管脚。
优选的,所述装置还包括:
固化处理模块,用于对所述数字电路的输出信号进行固化处理,并将固化处理后的信号传输至所述模拟电路。
优选的:所述固化处理模块对所述数字电路的输出信号进行与操作或者或操作。
与背景技术相比,本发明包括以下优点:
由于数模混合芯片中数字电路和模拟电路之间相连的信号不能被外部管脚直接控制,所以,与这些信号相连的器件不能被测试电路探测,从而影响了测试覆盖率和故障覆盖率。对数字电路的输出信号进行组合逻辑处理,并将组合逻辑处理后的信号传入到寄存器中。经过组合逻辑处理,寄存器中的信号会随着数字电路的输出信号的变化而发生改变;而且,由于测试电路可以确定寄存器中的信号是高电平还是低电平,所以对寄存器中的信号可控。将传入到寄存器中的信号传输至数字电路,数字电路的状态可以通过扫描数字电路的输出管脚被探测得到,进一步对数字电路进行扫描测试,从而提高了数字电路的测试覆盖率和故障覆盖率。
附图说明
图1是本发明背景技术中数模混合芯片中数字电路和模拟电路的连接关系示意图;
图2是本发明实施例一中的一种数模混合芯片的信号管理方法流程图;
图3是本发明实施例二中的一种数模混合芯片的信号管理方法流程图;
图4是本发明实施例三中的一种数模混合芯片的信号管理装置结构图;
图5是本发明实施例三中的一种数模混合芯片的信号管理装置与数模混合芯片中的数字电路和模拟电路的连接关系示意图;
图6是本发明实施例四中的一种数模混合芯片的信号管理装置结构图;
图7是本发明实施例四中的Io_ctrl模块的工作原理结构图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明对数模混合芯片中的数字电路的输出信号进行了一系列处理,在一系列处理之后将处理后的信号传输至数字电路或者数模混合芯片中的模拟电路。
本发明中,经过一系列处理流程后,传输至数字电路的信号,可以被测试电路确定为高电平或者低电平,所以传输至数字电路的信号可控。而且,对数字电路的输出信号进行固化处理后,传输至模拟电路的信号也可控。
下面通过列举几个具体的实施例详细介绍本发明提供的一种数模混合芯片的信号管理方法和装置。
实施例一
详细介绍本发明实施例一提供的一种数模混合芯片的信号管理方法。
参照图2,示出了本发明实施例一中的一种数模混合芯片的信号管理方法流程图。
步骤100,对所述数字电路的输出信号进行组合逻辑处理,并将组合逻辑处理后的信号传入到寄存器中。
数模混合芯片中的数字电路的输出信号可以循环重新输入到数字电路中,也可以输入到数模混合芯片的模拟电路中。
优选的,可以对数字电路的多个输出信号进行组合逻辑处理,将组合逻辑处理后得到的一个信号传入到寄存器中。
优选的,还可以对数字电路的输出信号进行多种组合逻辑处理,将每种组合逻辑处理后得到的信号传入到对应的寄存器中。即一种组合逻辑处理对应一个寄存器。
其中,所述寄存器中的信号可以被测试电路确定为高电平或低电平,为传输至数字电路的信号可控提供了基础。
步骤102,将传入到所述寄存器中的信号传输至所述数字电路。
在扫描测试模式下,可以直接将寄存器中的信号传输至数字电路,旁路掉模拟电路的输入信号。
本发明实施例通过采用上述技术方案,对数字电路的输出信号进行组合逻辑处理,并将组合逻辑处理后的信号传入到寄存器中。经过组合逻辑处理,寄存器中的信号会随着数字电路的输出信号的变化而发生改变;而且,由于测试电路可以确定寄存器中的信号是高电平还是低电平,所以对寄存器中的信号可控。将传入到寄存器中的信号传输至数字电路,数字电路的状态可以通过扫描数字电路的输出管脚被探测得到,进一步对数字电路进行扫描测试,从而提高了数字电路的测试覆盖率和故障覆盖率。
实施例二
详细介绍本发明实施例二提供的一种数模混合芯片的信号管理方法。
参照图3,示出了本发明实施例二中的一种数模混合芯片的信号管理方法流程图。
步骤200,对所述数字电路的输出信号进行组合逻辑处理,并将组合逻辑处理后的信号传入到寄存器中。
优选的,所述步骤200可以包括下列子步骤:
子步骤2001,对所述数字电路的输出信号进行与、或、非或者异或等操作。
例如,对输出信号A、输出信号B和输出信号C进行异或操作,异或操作后得到信号D。
子步骤2002,通过扫描时钟信号将组合逻辑处理后的信号采样到所述寄存器中。
例如,通过扫描时钟信号将上述子步骤2001中的信号D采样到寄存器中。
其中,所述寄存器中的信号可以被测试电路确定为高电平或低电平。
步骤202,将传入到所述寄存器中的信号传输至所述数字电路。
优选的,所述步骤202可以为:
通过由扫描模式信号控制的二选一开关,将传入到所述寄存器中的信号传输至与所述数字电路连接的输入管脚。
其中,所述二选一开关的两个输入端分别与数模混合芯片中的模拟电路的传输至所述数字电路的输入信号和传入到所述寄存器中的信号相连。所述二选一开关的作用是从两个连接的信号中选择其中一种信号输出,或者选择模拟电路的输入信号输出,或者选择传入寄存器中的信号输出。
具体地,当所述扫描模式信号为高电平时,将与所述二选一开关相连的传入到所述寄存器中的信号传输至与所述数字电路连接的输入管脚。
除此之外,当所述扫描模式信号为低电平时,将与所述二选一开关相连的模拟电路的输入信号传输至与所述数字电路连接的输入管脚。
步骤204,对所述数字电路的输出信号进行固化处理,并将固化处理后的信号传输至所述模拟电路。
优选的,所述步骤204可以为:
对所述数字电路的输出信号进行与操作或者或操作,并将与操作或者或操作之后的信号传输至模拟电路。
例如,将a信号固化为恒0,那么可以通过与门实现,与门的一端接0信号,另一端接a信号,与门的结果就为0;将b信号固化为恒1,那么可以通过或门实现,或门的一端接1信号,另一端接b信号,或门结果为1。
需要说明的是,上述步骤200和上述步骤204的执行过程不分先后,可以顺序进行也可以并列进行。
本发明实施例通过采用上述技术方案,对数字电路的输出信号进行组合逻辑处理,并将组合逻辑处理后的信号传入到寄存器中。经过组合逻辑处理,寄存器中的信号会随着数字电路的输出信号的变化而发生改变;而且,由于测试电路可以确定寄存器中的信号是高电平还是低电平,所以对寄存器中的信号可控。将传入到寄存器中的信号传输至数字电路,数字电路的状态可以通过扫描数字电路的输出管脚被探测得到,进一步对数字电路进行扫描测试,从而提高了数字电路的测试覆盖率和故障覆盖率。
而且,对数字电路的输出信号进行固化处理后传输至模拟电路,固化处理后的信号可控,保证固化处理后的信号对模拟电路不产生破坏性的影响。
同时,在扫描测试信号为低电平时,数字电路的输入输出信号为原有的输入输出信号,不影响数模混合芯片的正常操作。
实施例三
详细介绍本发明实施例三提供的一种数模混合芯片的信号管理装置。
参照图4,示出了本发明实施例三中的一种数模混合芯片的信号管理装置结构图。
所述一种数模混合芯片的信号管理装置可以包括如下模块:
组合逻辑处理模块300,以及,信号选择传输模块302。
下面详细介绍各模块的功能以及各模块之间的关系。
组合逻辑处理模块300,用于对所述数字电路的输出信号进行组合逻辑处理,并将组合逻辑处理后的信号传入到寄存器中。
信号选择传输模块302,用于将传入到所述寄存器中的信号传输至所述数字电路。
其中,所述寄存器中的信号可以被测试电路确定为高电平或低电平。
所述一种数模混合芯片的信号管理装置与数模混合芯片中的数字电路和模拟电路的连接关系如图5所示。数字电路的输出信号和模拟电路的输出信号可以循环至数模混合芯片的信号管理装置,经过装置的一系列处理后再传输至数字电路和模拟电路。数字电路的输出信号可以循环至数字电路和模拟电路,模拟电路的输出信号可以循环至数字电路和模拟电路。
本发明实施例通过采用上述技术方案,对数字电路的输出信号进行组合逻辑处理,并将组合逻辑处理后的信号传入到寄存器中。经过组合逻辑处理,寄存器中的信号会随着数字电路的输出信号的变化而发生改变;而且,由于测试电路可以确定寄存器中的信号是高电平还是低电平,所以对寄存器中的信号可控。将传入到寄存器中的信号传输至数字电路,数字电路的状态可以通过扫描数字电路的输出管脚被探测得到,进一步对数字电路进行扫描测试,从而提高了数字电路的测试覆盖率和故障覆盖率。
实施例四
详细介绍本发明实施例四提供的一种数模混合芯片的信号管理装置。
参照图6,示出了本发明实施例四中的一种数模混合芯片的信号管理装置结构图。
所述一种数模混合芯片的信号管理装置可以包括如下模块:
组合逻辑处理模块400,信号选择传输模块402,以及,固化处理模块404。
下面详细介绍各模块的功能以及各模块之间的关系。
组合逻辑处理模块400,用于对所述数字电路的输出信号进行组合逻辑处理,并将组合逻辑处理后的信号传入到寄存器中。
其中,所述寄存器中的信号可以被测试电路确定为高电平或低电平。
优选的,所述组合逻辑处理模块400可以对所述数字电路的输出信号进行与、或、非或者异或等操作。
优选的,所述组合逻辑处理模块400可以通过扫描时钟信号将组合逻辑处理后的信号采样到所述寄存器中。
信号选择传输模块402,用于将传入到所述寄存器中的信号传输至所述数字电路。
优选的,所述信号选择传输模块402通过由扫描模式信号控制的二选一开关,将传入到所述寄存器中的信号传输至与所述数字电路连接的输入管脚。
其中,所述二选一开关的两个输入端分别与数模混合芯片的模拟电路传输至所述数字电路的输入信号和传入到所述寄存器中的信号相连。
所述信号选择传输模块402当所述扫描模式信号为高电平时,将与所述二选一开关相连的传入到所述寄存器中的信号传输至与所述数字电路连接的输入管脚。
固化处理模块404,用于对所述数字电路的输出信号进行固化处理,并将固化处理后的信号传输至所述模拟电路。
优选的,所述固化处理模块404对所述数字电路的输出信号进行与操作或者或操作。
所述一种数模混合芯片的信号管理装置还可以设定为一种模块——Io_ctrl模块。图7为Io_ctrl模块的工作原理结构图。
其中,ctrltop output pin1、ctrltop output pin2……ctrltop output pinN为数字电路的信号输出管脚,ctrltop input pin1、ctrltop input pin2……ctrltop inputpinN为数字电路的信号输入管脚,SCAN_CLK为扫描时钟信号,SCANMODE为扫描模式信号,Input pin为模拟电路的信号输入管脚,R_bypass为寄存器,Gating logic为固化子模块,O1、O2……On为固化后的信号。
Io_ctrl模块将数字电路(ctrltop)的输出信号经过组合逻辑处理后在SCAN_CLK的控制下传入R_bypass,R_bypass通过由SCAN_MODE控制的二选一开关输出给ctrltop input pin1、ctrltop input pin2……ctrltop inputpinN,这样对于ctrltop的输入在扫描测试模式下成为可控逻辑,从而提高了可测试性设计的测试覆盖率和故障覆盖率。
例如,针对上述二选一开关,当SCANMODE=0时,ctrltop inputpin1=Input pin;当SCANMODE=1时,ctrltop input pin1=R_bypass[0]。
同时将ctrltop的输出信号在扫描测试模式下通过Gating logic进行固化,产生O1、O2……On信号送给模拟电路,保证这些输出信号对模拟电路不产生破坏性影响。
又例如,将a信号固化为恒0,那么可以通过与门实现,与门的一端接0信号,另一端接a信号,与门的结果就为0;将b信号固化为恒1,那么可以通过或门实现,或门的一端接1信号,另一端接b信号,或门结果为1。
本发明实施例通过采用上述技术方案,对数字电路的输出信号进行组合逻辑处理,并将组合逻辑处理后的信号传入到寄存器中。经过组合逻辑处理,寄存器中的信号会随着数字电路的输出信号的变化而发生改变;而且,由于测试电路可以确定寄存器中的信号是高电平还是低电平,所以对寄存器中的信号可控。将传入到寄存器中的信号传输至数字电路,数字电路的状态可以通过扫描数字电路的输出管脚被探测得到,进一步对数字电路进行扫描测试,从而提高了数字电路的测试覆盖率和故障覆盖率。
而且,对数字电路的输出信号进行固化处理后传输至模拟电路,固化处理后的信号可控,保证固化处理后的信号对模拟电路不产生破坏性的影响。
同时,在扫描测试信号为低电平时,数字电路的输入输出信号为原有的输入输出信号,不影响数模混合芯片的正常操作。
对于装置实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
对于前述的方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明并不受所描述的动作顺序的限制,因为依据本发明,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定是本发明所必须的。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
以上对本发明实施例所提供的一种数模混合芯片的信号管理方法和装置,进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (14)
1.一种数模混合芯片的信号管理方法,其特征在于,所述数模混合芯片包括数字电路,所述方法包括:
对所述数字电路的输出信号进行组合逻辑处理,并将组合逻辑处理后的信号传入到寄存器中;
将传入到所述寄存器中的信号传输至所述数字电路;
其中,所述寄存器中的信号被测试电路确定为高电平或低电平。
2.根据权利要求1所述的方法,其特征在于,所述对所述数字电路的输出信号进行组合逻辑处理,包括:
对所述数字电路的输出信号进行与、或、非或者异或操作。
3.根据权利要求1所述的方法,其特征在于,所述将组合逻辑处理后的信号传入到寄存器中,包括:
通过扫描时钟信号将组合逻辑处理后的信号采样到所述寄存器中。
4.根据权利要求1所述的方法,其特征在于,所述将传入到所述寄存器中的信号传输至所述数字电路,包括:
通过由扫描模式信号控制的二选一开关,将传入到所述寄存器中的信号传输至与所述数字电路连接的输入管脚;所述数模混合芯片还包括模拟电路;
其中,所述二选一开关的两个输入端分别与所述模拟电路传输至所述数字电路的输入信号和传入到所述寄存器中的信号相连。
5.根据权利要求4所述的方法,其特征在于,所述通过由扫描模式信号控制的二选一开关,将传入到所述寄存器中的信号传输至与所述数字电路连接的输入管脚,包括:
当所述扫描模式信号为高电平时,将与所述二选一开关相连的传入到所述寄存器中的信号传输至与所述数字电路连接的输入管脚。
6.根据权利要求4所述的方法,其特征在于,所述方法还包括:
对所述数字电路的输出信号进行固化处理,并将固化处理后的信号传输至所述模拟电路。
7.根据权利要求6所述的方法,其特征在于,所述对所述数字电路的输出信号进行固化处理,包括:
对所述数字电路的输出信号进行与操作或者或操作。
8.一种数模混合芯片的信号管理装置,其特征在于,所述数模混合芯片包括数字电路,所述装置包括:
组合逻辑处理模块,用于对所述数字电路的输出信号进行组合逻辑处理,并将组合逻辑处理后的信号传入到寄存器中;
信号选择传输模块,用于将传入到所述寄存器中的信号传输至所述数字电路;
其中,所述寄存器中的信号被测试电路确定为高电平或低电平。
9.根据权利要求8所述的装置,其特征在于,所述组合逻辑处理模块对所述数字电路的输出信号进行组合逻辑处理,包括:
所述组合逻辑处理模块对所述数字电路的输出信号进行与、或、非或者异或操作。
10.根据权利要求8所述的装置,其特征在于,所述组合逻辑处理模块将组合逻辑处理后的信号传入到寄存器中,包括:
所述组合逻辑处理模块通过扫描时钟信号将组合逻辑处理后的信号采样到所述寄存器中。
11.根据权利要求8所述的装置,其特征在于:
所述信号选择传输模块通过由扫描模式信号控制的二选一开关,将传入到所述寄存器中的信号传输至与所述数字电路连接的输入管脚;所述数模混合芯片还包括模拟电路;
其中,所述二选一开关的两个输入端分别与所述模拟电路传输至所述数字电路的输入信号和传入到所述寄存器中的信号相连。
12.根据权利要求11所述的装置,其特征在于:
所述信号选择传输模块当所述扫描模式信号为高电平时,将与所述二选一开关相连的传入到所述寄存器中的信号传输至与所述数字电路连接的输入管脚。
13.根据权利要求11所述的装置,其特征在于,所述装置还包括:
固化处理模块,用于对所述数字电路的输出信号进行固化处理,并将固化处理后的信号传输至所述模拟电路。
14.根据权利要求13所述的装置,其特征在于:
所述固化处理模块对所述数字电路的输出信号进行与操作或者或操作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310320077.2A CN104345263B (zh) | 2013-07-26 | 2013-07-26 | 一种数模混合芯片的信号管理方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310320077.2A CN104345263B (zh) | 2013-07-26 | 2013-07-26 | 一种数模混合芯片的信号管理方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104345263A true CN104345263A (zh) | 2015-02-11 |
CN104345263B CN104345263B (zh) | 2017-11-03 |
Family
ID=52501288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310320077.2A Active CN104345263B (zh) | 2013-07-26 | 2013-07-26 | 一种数模混合芯片的信号管理方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104345263B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108023585A (zh) * | 2016-10-28 | 2018-05-11 | 福州瑞芯微电子股份有限公司 | 数模混合电路、SoC芯片及模拟电路修调方法 |
CN109491537A (zh) * | 2018-09-17 | 2019-03-19 | 北京集创北方科技股份有限公司 | 电路连接方法及装置、存储介质和处理器 |
CN110736919A (zh) * | 2019-10-25 | 2020-01-31 | 深圳忆联信息系统有限公司 | 用于提高SoC设计中测试覆盖率的方法及测试电路 |
CN112698187A (zh) * | 2020-12-08 | 2021-04-23 | 重庆百瑞互联电子技术有限公司 | 一种提高集成电路测试覆盖率的方法及装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1381878A (zh) * | 2001-04-18 | 2002-11-27 | 深圳市中兴集成电路设计有限责任公司 | 一种提高电路测试故障覆盖率的方法 |
US20040093544A1 (en) * | 2002-11-10 | 2004-05-13 | Jean Belzile | Method and apparatus for testing a device in an electronic component |
US20040100301A1 (en) * | 2000-09-11 | 2004-05-27 | Michael Fitchett | Analogue/digital interface circuit |
CN202383253U (zh) * | 2011-11-30 | 2012-08-15 | 福州大学 | 扫描链异步复位寄存器复位端口处理电路 |
-
2013
- 2013-07-26 CN CN201310320077.2A patent/CN104345263B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040100301A1 (en) * | 2000-09-11 | 2004-05-27 | Michael Fitchett | Analogue/digital interface circuit |
CN1381878A (zh) * | 2001-04-18 | 2002-11-27 | 深圳市中兴集成电路设计有限责任公司 | 一种提高电路测试故障覆盖率的方法 |
US20040093544A1 (en) * | 2002-11-10 | 2004-05-13 | Jean Belzile | Method and apparatus for testing a device in an electronic component |
CN202383253U (zh) * | 2011-11-30 | 2012-08-15 | 福州大学 | 扫描链异步复位寄存器复位端口处理电路 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108023585A (zh) * | 2016-10-28 | 2018-05-11 | 福州瑞芯微电子股份有限公司 | 数模混合电路、SoC芯片及模拟电路修调方法 |
CN109491537A (zh) * | 2018-09-17 | 2019-03-19 | 北京集创北方科技股份有限公司 | 电路连接方法及装置、存储介质和处理器 |
CN109491537B (zh) * | 2018-09-17 | 2022-04-22 | 北京集创北方科技股份有限公司 | 电路连接方法及装置、存储介质和处理器 |
CN110736919A (zh) * | 2019-10-25 | 2020-01-31 | 深圳忆联信息系统有限公司 | 用于提高SoC设计中测试覆盖率的方法及测试电路 |
CN112698187A (zh) * | 2020-12-08 | 2021-04-23 | 重庆百瑞互联电子技术有限公司 | 一种提高集成电路测试覆盖率的方法及装置 |
CN112698187B (zh) * | 2020-12-08 | 2023-08-04 | 重庆百瑞互联电子技术有限公司 | 一种提高集成电路测试覆盖率的方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN104345263B (zh) | 2017-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102621483B (zh) | 多链路并行边界扫描测试装置及方法 | |
US7620858B2 (en) | Fabric-based high speed serial crossbar switch for ATE | |
CN104865518A (zh) | 一种sram型fpga的clb动态老炼配置方法 | |
CN104345263A (zh) | 一种数模混合芯片的信号管理方法和装置 | |
CN103149529B (zh) | 多核处理器及其测试方法和装置 | |
CN110007217A (zh) | 一种低功耗边界扫描测试方法 | |
CN102419415B (zh) | 一种基于边界扫描电路的tap接口优化电路 | |
CN102831272A (zh) | 用于双边沿触发器的可测试性设计方法 | |
CN103809109A (zh) | 集成电路单粒子效应检测装置和系统 | |
US8650447B1 (en) | Apparatus and methods for controlled error injection | |
CN104903736B (zh) | 用于动态分配扫描测试资源的电路和方法 | |
CN104345265A (zh) | 一种芯片测试方法和装置 | |
CN104950251A (zh) | 一种片上系统soc芯片的时钟网络系统 | |
CN102800364B (zh) | 测试系统 | |
CN103267940A (zh) | 多模块平行测试系统及测试方法 | |
CN104614659A (zh) | 自动化测试系统和方法 | |
WO2011116352A1 (en) | Data recirculation in configured scan paths | |
CN104749515A (zh) | 一种基于顺序等分分段式的低功耗扫描测试方法和装置 | |
US8972806B2 (en) | Self-test design for serializer / deserializer testing | |
CN103746715A (zh) | 小型高速大动态数字接收机系统与方法 | |
CN102446557A (zh) | 一种芯片和一种芯片并行测试的方法 | |
CN104579461A (zh) | 一种光收发模块sfp测试仪 | |
CN107345997B (zh) | 一种基于测试壳的ip核测试方法 | |
CN103091627B (zh) | 一种可配置的边界扫描寄存器链电路 | |
KR20140002914A (ko) | 반도체 메모리 장치의 테스트 회로 및 이를 포함하는 반도체 메모리 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |
|
CP03 | Change of name, title or address |