CN117079703B - 用于测试芯片内嵌存储器的方法及装置、电子设备 - Google Patents
用于测试芯片内嵌存储器的方法及装置、电子设备 Download PDFInfo
- Publication number
- CN117079703B CN117079703B CN202311339372.2A CN202311339372A CN117079703B CN 117079703 B CN117079703 B CN 117079703B CN 202311339372 A CN202311339372 A CN 202311339372A CN 117079703 B CN117079703 B CN 117079703B
- Authority
- CN
- China
- Prior art keywords
- embedded memory
- data
- test
- check value
- data set
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 177
- 230000015654 memory Effects 0.000 title claims abstract description 163
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000001514 detection method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 10
- 238000004891 communication Methods 0.000 description 9
- 238000004590 computer program Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请涉及芯片技术领域，公开了一种用于测试芯片内嵌存储器的方法及装置、电子设备。用于测试芯片内嵌存储器的方法包括：获得测试数据集，并根据测试数据集确定期望校验值；将测试数据集写入至内嵌存储器；在内嵌存储器写入测试数据集后，获得内嵌存储器的读取数据集，并根据读取数据集确定实际校验值；比对期望校验值和实际校验值，确定对内嵌存储器的测试结果。本申请无需在芯片上设置自检测电路即可实现对内嵌存储器的测试。减小了芯片的面积，有利于芯片的小型化。
Description
技术领域
本申请涉及芯片技术领域，例如涉及一种用于测试芯片内嵌存储器的方法及装置、电子设备。
背景技术
目前，电子设备上通常设置有SOC（System on Chip））芯片，SOC芯片上的内嵌存储器承担芯片内部功能运行时的信息承载功能，且存储区域电路往往占整片芯片大部分面积。因此，在实际生产测试中，对于内嵌存储器的检测是十分重要。
相关技术中，通常采用在SOC芯片上内置硬件自测试电路对内嵌存储器进行测试。
在实现本公开实施例的过程中，发现相关技术中至少存在如下问题：
相关技术中，采用在SOC芯片上内置硬件自测试电路对内嵌存储器进行测试，需要在SOC芯片设置自测试电路，增大了芯片面积，不利于芯片的小型化。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本申请的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键／重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。
本公开实施例提供了一种用于测试芯片内嵌存储器的方法及装置、电子设备，无需在SOC芯片上内置硬件自测试电路，减小了芯片面积。
在一些实施例中，用于测试芯片内嵌存储器的方法，包括：获得测试数据集，并根据测试数据集确定期望校验值；将测试数据集写入至内嵌存储器；在内嵌存储器写入测试数据集后，获得内嵌存储器的读取数据集，并根据读取数据集确定实际校验值；比对期望校验值和实际校验值，确定对内嵌存储器的测试结果。
可选地，获得测试数据集包括：获取测试文件，并接收测试指令；将测试文件转换为符合测试指令的测试数据集。
可选地，测试指令包括内嵌存储器中待测的起始地址位、待测的结束地址位和测试数据集类型；将测试文件转换为符合测试指令的测试数据集，包括：根据待测的起始地址位和待测的结束地址位确定内嵌存储器的存储空间大小；将测试文件转换为符合存储空间大小和测试数据集类型的测试数据集。
可选地，测试数据集包括多个数据写入地址和每个数据写入地址的待写入数据；根据测试数据集确定期望校验值，包括：获得目标CRC多项式，并确定与目标CRC多项式对应的第一二进制数据；将每个数据写入地址的待写入数据转换为设定位数的第二二进制数据；对第二二进制数据和第一二进制数据进行除法运算，以余数作为每个数据写入地址的期望校验值。
可选地，测试数据集包括多个数据写入地址和每个数据写入地址的待写入数据；将测试数据集写入至内嵌存储器，包括：将待写入数据按照对应的数据写入地址，写入至内嵌存储器中。
可选地，读取数据集包括多个数据读取地址和每个数据读取地址的已读取数据；根据读取数据集确定实际校验值，包括：获得目标CRC多项式，并确定与目标CRC多项式对应的第一二进制数据；将每个数据读取地址的已读取数据转换为设定位数的第三二进制数据；对第三二进制数据和第一二进制数据进行除法运算，以余数作为每个数据读取地址的实际校验值。
可选地，获得目标CRC多项式，包括：以设定多项式作为目标CRC多项式；或者随机从多项式数据库中选取多项式作为目标CRC多项式。
可选地，比对期望校验值和实际校验值，确定对内嵌存储器的测试结果，包括：在期望校验值与实际校验值相同的情况下，确定内嵌存储器不存在损坏；或者，在期望校验值与实际校验值不相同的情况下，确定内嵌存储器存在损坏。
在一些实施例中，用于测试芯片内嵌存储器的装置，包括处理器和存储有程序指令的存储器，所述处理器被配置为在运行所述程序指令时，执行如上述的用于测试芯片内嵌存储器的方法。
在一些实施例中，电子设备，包括：芯片，芯片上设置有内嵌存储器；如上述的用于测试芯片内嵌存储器的装置，安装于所述芯片。
本公开实施例提供的用于测试芯片内嵌存储器的方法及装置、电子设备，可以实现以下技术效果：
本公开实施例中，先根据获得的测试数据集计算期望校验值。然后在将测试数据集写入至内嵌存储器后，从内嵌存储器中读出数据，获得读取数据集。获得读取数据集之后，根据读取数据集计算出实际校验值。最后通过比对期望校验值和实际校验值，确定内嵌存储器的测试结果。无需在芯片上设置自检测电路即可实现对内嵌存储器的测试。这样，减小了芯片的面积，有利于芯片的小型化。
以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。
附图说明
一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：
图1是本公开实施例提供的一个电子设备的示意图；
图2是本公开实施例提供的一个用于测试芯片内嵌存储器的方法的示意图；
图3是本公开实施例提供的另一个用于测试芯片内嵌存储器的方法的示意图；
图4是本公开实施例提供的一个测试文件的示意图；
图5是本公开实施例提供的另一个用于测试芯片内嵌存储器的方法的示意图；
图6是本公开实施例提供的另一个用于测试芯片内嵌存储器的方法的示意图；
图7是本公开实施例提供的一个用于测试芯片内嵌存储器的装置的示意图。
具体实施方式
为了能够更加详尽地了解本公开实施例的特点与技术内容，下面结合附图对本公开实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本公开实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。
本公开实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开实施例的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。
除非另有说明，术语“多个”表示两个或两个以上。
本公开实施例中，字符“/”表示前后对象是一种“或”的关系。例如，A/B表示：A或B。
术语“和/或”是一种描述对象的关联关系，表示可以存在三种关系。例如，A和/或B，表示：A或B，或，A和B这三种关系。
术语“对应”可以指的是一种关联关系或绑定关系，A与B相对应指的是A与B之间是一种关联关系或绑定关系。
需要说明的是，在不冲突的情况下，本公开实施例中的实施例及实施例中的特征可以相互组合。
本公开实施例提供的电子设备为设置有SOC芯片的设备，该电子设备可以为计算机、手机终端和电视机等设备。示例性地，下面以电子设备为手机终端为例，对本申请进行示例性说明。
本公开实施例提供的电子设备如图1所示，该电子设备10包括芯片100和用于测试芯片内嵌存储器的装置700。
具体地，芯片100上设置有内嵌存储器。用于测试芯片内嵌存储器的装置700安装于芯片100上。
可选地，用于测试芯片内嵌存储器的装置700包括处理器。具体地，处理器根据获得的测试数据集可以计算出期望校验值。在将测试数据集写入至内嵌存储器之后，处理器还可以从内嵌存储器中读出数据获得读取数据集，并可以根据读取数据集计算出实际校验值。处理器通过比对期望校验值和实际校验值，即可确定出内嵌存储器的测试结果。
结合图1所述的电子设备，本公开实施例提供一种用于测试芯片内嵌存储器的方法，如图2所示，该方法包括：
S201，处理器获得测试数据集，并根据测试数据集确定期望校验值。
具体地，测试数据集为将测试文件按照符合内嵌存储器的存储条件进行转换得出的数据集。期望校验值为以测试数据集作为设定算法的输入，计算出的校验数据。
可选地，设定算法包括CRC（Cyclic redundancy check，循环冗余校验）算法、MD5（Message-Digest Algorithm 5，信息摘要）算法、sha2（(Secure Hash Algorithm 2，密码散列函数2）算法和sha256（Secure Hash Algorithm 256，密码散列函数256）算法中的任一种。
S202，处理器将测试数据集写入至内嵌存储器。
具体地，由于本公开实施例中是对内嵌存储器的存储能力进行测试，所以在获得测试数据集之后，需要将测试数据集写入至内嵌存储器中。
可选地，测试数据集包括多个数据写入地址和每个数据写入地址的待写入数据；将测试数据集写入至内嵌存储器，包括：将待写入数据按照对应的数据写入地址，写入至内嵌存储器中。
具体地，可以先按照数据写入地址将对多个数据写入地址对应的待写入数据进行递增排列，然后将待写入数据按照顺序写入至内嵌存储器中即可。
S203，处理器在内嵌存储器写入测试数据集后，获得内嵌存储器的读取数据集，并根据读取数据集确定实际校验值。
具体地，实际校验值为以读取数据集作为设定算法的输入，计算出的校验数据。此处采用的设定算法与计算期望校验值时，所采用的算法相同，本公开实施例在此不在赘述。
具体地，在将测试数据集写入至内嵌存储器后，处理器可以从内嵌存储器中读出数据，获得读取数据集。
S204，处理器比对期望校验值和实际校验值，确定对内嵌存储器的测试结果。
具体地，由于期望校验值是根据测试数据集计算出的校验数据，实际校验值是根据将测试数据集写入至内嵌存储器后的读出数据计算出的校验数据。所以通过比对期望校验值和实际校验值，可以确定向内嵌存储器内写入的测试数据集和从内嵌存储器中读出的读取数据集差别。因为在存在差别时，表明通过内嵌存储器存储的数据存在缺失或者存储的数据与存储的数据写入的数据不相同，表明内嵌存储器对于数据的存储存在问题。因此，通过比对期望校验值和实际校验值，可以确定出内嵌存储器的测试结果。
本公开实施例中，先根据获得的测试数据集计算期望校验值。然后在将测试数据集写入至内嵌存储器后，从内嵌存储器中读出数据，获得读取数据集。获得读取数据集之后，根据读取数据集计算出实际校验值。最后通过比对期望校验值和实际校验值，确定内嵌存储器的测试结果。无需在芯片上设置自检测电路即可实现对内嵌存储器的测试。这样，减小了芯片的面积，有利于芯片的小型化。
此外，相关技术中，还设计有通过芯片的通信接口对芯片内的内嵌存储器进行读写数据，然后通过比对读写的数据确定内嵌存储器的测试结果。这种方案受限与通信接口的传输速度，以及数据的比对速度，对内嵌存储器的测试时间较长。而本公开实施例中，测试数据集是用芯片上的系统程序转换生成的，无需通过通信接口与外部传输数据，且本公开实施例中比较的是期望校验值和实际校验值，无需一一比对数据。缩短了对内嵌存储器的测试时长。
本公开实施例提供另一种用于测试芯片内嵌存储器的方法，如图3所示，该方法包括：
S301，处理器获取测试文件，并接收测试指令。
具体地，测试文件为用户输入的芯片各个管脚的测试电平。测试指令为将测试文件转换为何种格式数据的指令。
示例性地，测试文件如图4所示。测试文件中包括了测试文件的文件名称、芯片的管脚名称、每个管脚的输入电平和每个管脚的期望输出电平。
S302，处理器将测试文件转换为符合测试指令的测试数据集。
具体地，由于数据格式或者大小的原因，可能无法直接将测试文件写入至芯片的内嵌存储器内。所以，本公开实施例中会按照用户输入的测试装置对测试文件进行转换，确定出测试数据集。
可选地，测试指令包括内嵌存储器中待测的起始地址位、待测的结束地址位和测试数据集类型；将测试文件转换为符合测试指令的测试数据集，包括：根据待测的起始地址位和待测的结束地址位确定内嵌存储器的存储空间大小；将测试文件转换为符合存储空间大小和测试数据集类型的测试数据集。
示例性地，测试指令为“00 10000000 1a000000 02”，其中，10000000表示内嵌存储器中待测的起始地址位，1a000000表示待测的结束地址位，02表示测试数据集类型。
具体地，根据待测的起始地址位和待测的结束地址位，可以确定内嵌存储器中用于存储数据的地址位个数，且每个地址位能够存储的数据量是一定的。所以，本公开实施例可以根据内嵌存储器中待测的起始地址位和待测的结束地址位确定出内嵌存储器的存储空间大小。
S303，处理器将测试数据集写入至内嵌存储器。
S304，处理器在内嵌存储器写入测试数据集后，获得内嵌存储器的读取数据集，并根据读取数据集确定实际校验值。
S305，处理器比对期望校验值和实际校验值，确定对内嵌存储器的测试结果。
在本公开实施例中，在将测试文件写入内嵌存储器之前，会按照测试指令将测试文件转换为符合内嵌存储器的存储空间大小和测试数据集类型的测试数据集类型的测试数据集。这样，降低了因测试文件中数据的类型和大小的原因，无法写入至内嵌存储器中，影响对内嵌存储器的测试结果的风险。
在本公开实施例中，测试数据集包括多个数据写入地址和每个数据写入地址的待写入数据，本公开实施例提供另一种用于测试芯片内嵌存储器的方法，如图5所示，该方法包括：
S501，处理器获得目标CRC多项式，并确定与目标CRC多项式对应的第一二进制数据。
具体地，目标CRC多项式为CRC算法中用于计算校验数据的多项式。
具体地，在获得目标CRC多项式之后，会将目标CRC多项式转换为第一二进制数据。
示例性地，以目标CRC多项式为CRC-4=X3+X+1，则可以确定第一二进制数据为1011。
示例性地，以目标CRC多项式为CRC-32=X32+X26+X23+X22+X16+X12+X11+X10+X8+X7+X5+X4+X2+X+1，则可以确定第一二进制数据为100000100110000010001110110110111。
S502，处理器将每个数据写入地址的待写入数据转换为设定位数的第二二进制数据。
具体地，设定位数等于第一二进制数据的数据位的二倍。以目标CRC多项式为CRC-4=X3+X+1，转换出的第一二进制数据为1011作为示例。在待写入数据为2时，转换出的第二二进制数据为00100000。在待写入数据为10时，转换出的第二二进制数据为10100000。
S503，处理器对第二二进制数据和第一二进制数据进行除法运算，以余数作为每个数据写入地址的期望校验值。
具体地，以某个数据写入地址对应的第二二进制数据为1110110000000000，第一二进制数据为100000111作为示例。用1110110000000000除以100000111。确定出余数为10001010，则可以确定该数据写入地址的期望校验值为10001010。
具体地，以某个数据写入地址对应的第二二进制数据为0001001100000000，第一二进制数据为100000111作为示例。用0001001100000000除以100000111。确定出余数为01111001，则可以确定该数据写入地址的期望校验值为01111001。
S504，处理器将测试数据集写入至内嵌存储器。
S505，处理器在内嵌存储器写入测试数据集后，获得内嵌存储器的读取数据集，并根据读取数据集确定实际校验值。
S506，处理器比对期望校验值和实际校验值，确定对内嵌存储器的测试结果。
在本公开实施例中，通过采用CRC算法可以提高计算出的期望校验值的准确性。进而可以提高后续通过比对期望校验值和实际校验值，得出的内嵌存储器测试结果的准确性。
可选地，读取数据集包括多个数据读取地址和每个数据读取地址的已读取数据；根据读取数据集确定实际校验值，包括：获得目标CRC多项式，并确定与目标CRC多项式对应的第一二进制数据；将每个数据读取地址的已读取数据转换为设定位数的第三二进制数据；对第三二进制数据和第一二进制数据进行除法运算，以余数作为每个数据读取地址的实际校验值。
具体地，此处获得的目标CRC多项式的技术方案，以及确定与目标CRC多项式对应的第一二进制数据的技术方案，与计算期望校验值时的具体方案相同，本公开实施例在此不在赘述。
具体地，设定位数等于第一二进制数据数据位的二倍。以目标CRC多项式为CRC-4=X3+X+1，转换出的第一二进制数据为1011作为示例。在已读取数据为2时，转换出的第三二进制数据为00100000。在已读取数据为10时，转换出的第三二进制数据为10100000。
具体地，以某个数据读取地址对应的第三二进制数据为1110110000000000，第一二进制数据为100000111作为示例。用1110110000000000除以100000111。确定出余数为10001010，则可以确定该数据读取地址的实际校验值为10001010。
具体地，以某个数据读取地址对应的第三二进制数据为0001001100000000，第一二进制数据为100000111作为示例。用0001001100000000除以100000111。确定出余数为01111001，则可以确定该数据读取地址的实际校验值为01111001。
在本公开实施例中，通过采用CRC算法可以提高计算出的实际校验值的准确性。进而可以提高后续通过比对期望校验值和实际校验值，确定出的对内嵌存储器测试准确性。
可选地，获得目标CRC多项式，包括：以设定多项式作为目标CRC多项式；或者随机从多项式数据库中选取多项式作为目标CRC多项式。
在本公开实施例中，可以直接以设定多项式作为目标CRC多项式，也可以从多项式数据库中随机选取的多项式作为目标CRC多项式。这样，提高了计算期望校验值或者实际校验值的灵活性。
需要说明的是，需要保证计算期望校验值和计算实际校验值时采用的目标CRC多项式是相同，以保证计算出的期望校验值和实际校验值的位数是相同的。这样，可以避免出现计算出期望校验值和实际校验值无法进行比对，导致无法确定内嵌存储器的测试结果的情况。
本公开实施例提供另一种用于测试芯片内嵌存储器的方法，如图6所示，该方法包括：
S601，处理器获得测试数据集，并根据测试数据集确定期望校验值。
S602，处理器将测试数据集写入至内嵌存储器。
S603，处理器在内嵌存储器写入测试数据集后，获得内嵌存储器的读取数据集，并根据读取数据集确定实际校验值。
S604，处理器在期望校验值与实际校验值不相同的情况下，确定内嵌存储器存在损坏。
具体地，如果期望校验值与实际校验值不相同，则表明写入至内嵌存储器的数据与从内嵌存储器中读出的数据存在差别。因此，在期望校验值与实际校验值不相同时，可以确定内嵌存储器存在损坏。
S605，处理器在期望校验值与实际校验值不相同的情况下，确定内嵌存储器存在损坏。
具体地，如果期望校验值与实际校验值相同，则表明写入至内嵌存储器的数据与从内嵌存储器中读出的数据不存在差别。因此，在期望校验值与实际校验值相同时，可以确定内嵌存储器不存在损坏。
在本公开实施例中，通过比对根据写入至内嵌存储器内的测试数据集计算出的期望校验值与根据从内嵌存储器中读出的读取数据集计算出的实际校验值是否相同，确定写入至内嵌存储器的数据与从内嵌存储器中读出的数据是否存在差别，以确定内嵌存储器是否存在损坏。这样，无需对写入至内嵌存储器的数据与从内嵌存储器中读出的数据进行一一比对，提高了测试内嵌存储器的速率，缩短了测试内嵌存储器的时长。
结合图7所示，本公开实施例提供一种用于测试芯片内嵌存储器的装置700，包括处理器（processor）701和存储器（memory）702。可选地，该装置还可以包括通信接口（Communication Interface）703和总线704。其中，处理器701、通信接口703、存储器702可以通过总线704完成相互间的通信。通信接口703可以用于信息传输。处理器701可以调用存储器702中的逻辑指令，以执行上述实施例的用于测试芯片内嵌存储器的方法。
此外，上述的存储器702中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。
存储器702作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序，如本公开实施例中的方法对应的程序指令/模块。处理器700通过运行存储在存储器701中的程序指令/模块，从而执行功能应用以及数据处理，即实现上述实施例中用于测试芯片内嵌存储器的方法。
存储器702可包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据终端设备的使用所创建的数据等。此外，存储器702可以包括高速随机存取存储器，还可以包括非易失性存储器。
结合图1所示，本公开实施例提供了一种电子设备10，包括：芯片100，以及上述的用于测试芯片内嵌存储器的装置700。芯片100上设置有内嵌存储器，用于测试芯片内嵌存储器的装置700被安装于芯片100上。这里所表述的安装关系，并不仅限于在电子设备10的内部放置，还包括了与电子设备10的其他元器件的安装连接，包括但不限于物理连接、电性连接或者信号传输连接等。本领域技术人员可以理解的是，用于测试芯片内嵌存储器的装置700可以适配于可行的芯片100，进而实现其他可行的实施例。
本公开实施例提供了一种计算机程序，当所述计算机程序被计算机执行时，使所述计算机实现上述用于测试芯片内嵌存储器的方法。
本公开实施例提供了一种计算机程序产品，所述计算机程序产品包括存储在计算机可读存储介质上的计算机指令，当所述程序指令被计算机执行时，使所述计算机实现上述用于测试芯片内嵌存储器的方法。
本公开实施例提供了一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令设置为执行上述用于测试芯片内嵌存储器的方法。
上述的计算机可读存储介质可以是暂态计算机可读存储介质，也可以是非暂态计算机可读存储介质。
本公开实施例的技术方案可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括一个或多个指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本公开实施例所述方法的全部或部分步骤。而前述的存储介质可以是非暂态存储介质，例如：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等多种可以存储程序代码的介质。
以上描述和附图充分地示出了本公开的实施例，以使本领域的技术人员能够实践它们。其他实施例可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。而且，本申请中使用的用词仅用于描述实施例并且不用于限制权利要求。如在实施例以及权利要求的描述中使用的，除非上下文清楚地表明，否则单数形式的“一个”（a）、“一个”（an）和“所述”（the）旨在同样包括复数形式。类似地，如在本申请中所使用的术语“和/或”是指包含一个或一个以上相关联的列出的任何以及所有可能的组合。另外，当用于本申请中时，术语“包括”（comprise）及其变型“包括”（comprises）和/或包括（comprising）等指陈述的特征、整体、步骤、操作、元素，和/或组件的存在，但不排除一个或一个以上其它特征、整体、步骤、操作、元素、组件和/或这些的分组的存在或添加。在没有更多限制的情况下，由语句“包括一个…”限定的要素，并不排除在包括所述要素的过程、方法或者设备中还存在另外的相同要素。本文中，每个实施例重点说明的可以是与其他实施例的不同之处，各个实施例之间相同相似部分可以互相参见。对于实施例公开的方法、产品等而言，如果其与实施例公开的方法部分相对应，那么相关之处可以参见方法部分的描述。
本领域技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，可以取决于技术方案的特定应用和设计约束条件。所述技术人员可以对每个特定的应用来使用不同方法以实现所描述的功能，但是这种实现不应认为超出本公开实施例的范围。所述技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
本文所披露的实施例中，所揭露的方法、产品（包括但不限于装置、设备等），可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，可以仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例。另外，在本公开实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
附图中的流程图和框图显示了根据本公开实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这可以依所涉及的功能而定。在附图中的流程图和框图所对应的描述中，不同的方框所对应的操作或步骤也可以以不同于描述中所披露的顺序发生，有时不同的操作或步骤之间不存在特定的顺序。例如，两个连续的操作或步骤实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这可以依所涉及的功能而定。框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
Claims (8)
1.一种用于测试芯片内嵌存储器的方法，其特征在于，包括：
获得测试数据集，并根据测试数据集确定期望校验值；
将测试数据集写入至内嵌存储器；
在内嵌存储器写入测试数据集后，获得内嵌存储器的读取数据集，并根据读取数据集确定实际校验值；
比对期望校验值和实际校验值，确定对内嵌存储器的测试结果；
获得测试数据集包括：
获取测试文件，并接收测试指令，测试文件包括测试文件的文件名称、芯片的管脚名称、每个管脚的输入电平和每个管脚的期望输出电平，测试指令包括内嵌存储器中待测的起始地址位、待测的结束地址位和测试数据集类型；
根据待测的起始地址位和待测的结束地址位确定内嵌存储器的存储空间大小；
将测试文件转换为符合存储空间大小和测试数据集类型的测试数据集，测试数据集包括多个数据写入地址和每个数据写入地址的待写入数据。
2.根据权利要求1所述的方法，其特征在于，根据测试数据集确定期望校验值，包括：
获得目标CRC多项式，并确定与目标CRC多项式对应的第一二进制数据；
将每个数据写入地址的待写入数据转换为设定位数的第二二进制数据；
对第二二进制数据和第一二进制数据进行除法运算，以余数作为每个数据写入地址的期望校验值。
3.根据权利要求1所述的方法，其特征在于，将测试数据集写入至内嵌存储器，包括：
将待写入数据按照对应的数据写入地址，写入至内嵌存储器中。
4.根据权利要求1所述的方法，其特征在于，读取数据集包括多个数据读取地址和每个数据读取地址的已读取数据；根据读取数据集确定实际校验值，包括：
获得目标CRC多项式，并确定与目标CRC多项式对应的第一二进制数据；
将每个数据读取地址的已读取数据转换为设定位数的第三二进制数据；
对第三二进制数据和第一二进制数据进行除法运算，以余数作为每个数据读取地址的实际校验值。
5.根据权利要求2或4所述的方法，其特征在于，获得目标CRC多项式，包括：
以设定多项式作为目标CRC多项式；或者
随机从多项式数据库中选取多项式作为目标CRC多项式。
6.根据权利要求1至4中任一项所述的方法，其特征在于，比对期望校验值和实际校验值，确定对内嵌存储器的测试结果，包括：
在期望校验值与实际校验值相同的情况下，确定内嵌存储器不存在损坏；或者，
在期望校验值与实际校验值不相同的情况下，确定内嵌存储器存在损坏。
7.一种用于测试芯片内嵌存储器的装置，包括处理器和存储有程序指令的存储器，其特征在于，所述处理器被配置为在运行所述程序指令时，执行如权利要求1至6任一项所述的用于测试芯片内嵌存储器的方法。
8.一种电子设备，其特征在于，包括：
芯片，芯片上设置有内嵌存储器；
如权利要求7所述的用于测试芯片内嵌存储器的装置，安装于所述芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311339372.2A CN117079703B (zh) | 2023-10-17 | 2023-10-17 | 用于测试芯片内嵌存储器的方法及装置、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311339372.2A CN117079703B (zh) | 2023-10-17 | 2023-10-17 | 用于测试芯片内嵌存储器的方法及装置、电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117079703A CN117079703A (zh) | 2023-11-17 |
| CN117079703B true CN117079703B (zh) | 2024-02-02 |
Family
ID=88717665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311339372.2A Active CN117079703B (zh) | 2023-10-17 | 2023-10-17 | 用于测试芯片内嵌存储器的方法及装置、电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117079703B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101458638A (zh) * | 2007-12-13 | 2009-06-17 | 安凯（广州）软件技术有限公司 | 一种用于嵌入式系统的大规模数据验证方法 |
| CN102142281A (zh) * | 2010-12-29 | 2011-08-03 | 哈尔滨工业大学 | 一种利用奇偶校验码进行故障在线检测装置及方法 |
| CN103208314A (zh) * | 2013-03-04 | 2013-07-17 | 深圳市硅格半导体有限公司 | 嵌入式系统的内存测试方法及嵌入式系统 |
| CN104091616A (zh) * | 2014-06-20 | 2014-10-08 | 广东九联科技股份有限公司 | 机顶盒内置flash芯片数据一致性检测方法 |
| CN106373616A (zh) * | 2015-07-23 | 2017-02-01 | 深圳市中兴微电子技术有限公司 | 一种检测随机存储器故障的方法、装置和网络处理器 |
| TW202044265A (zh) * | 2019-05-16 | 2020-12-01 | 瑞昱半導體股份有限公司 | 能夠驗算記憶體資料之正確性的系統單晶片 |
| CN113270137A (zh) * | 2021-04-29 | 2021-08-17 | 北京航天飞腾装备技术有限责任公司 | 一种基于fpga嵌入式软核的ddr2测试方法 |
| CN113393887A (zh) * | 2020-03-11 | 2021-09-14 | 长鑫存储技术有限公司 | 存储器的测试方法及相关设备 |
| CN113421606A (zh) * | 2021-07-08 | 2021-09-21 | 成都盛芯微科技有限公司 | flash检测方法及其检测系统 |
| CN113553805A (zh) * | 2021-07-28 | 2021-10-26 | 珠海泰芯半导体有限公司 | 仿真波形文件的转换方法、装置、存储介质及自动测试设备 |
| CN114035027A (zh) * | 2021-11-10 | 2022-02-11 | 成都利普芯微电子有限公司 | 一种mbist电路、驱动芯片、电子设备及测试方法 |
| CN114121135A (zh) * | 2021-11-05 | 2022-03-01 | 中国航空工业集团公司西安飞行自动控制研究所 | 基于宏的嵌入式系统地址线数据线测试方法和装置 |
-
2023
- 2023-10-17 CN CN202311339372.2A patent/CN117079703B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101458638A (zh) * | 2007-12-13 | 2009-06-17 | 安凯（广州）软件技术有限公司 | 一种用于嵌入式系统的大规模数据验证方法 |
| CN102142281A (zh) * | 2010-12-29 | 2011-08-03 | 哈尔滨工业大学 | 一种利用奇偶校验码进行故障在线检测装置及方法 |
| CN103208314A (zh) * | 2013-03-04 | 2013-07-17 | 深圳市硅格半导体有限公司 | 嵌入式系统的内存测试方法及嵌入式系统 |
| CN104091616A (zh) * | 2014-06-20 | 2014-10-08 | 广东九联科技股份有限公司 | 机顶盒内置flash芯片数据一致性检测方法 |
| CN106373616A (zh) * | 2015-07-23 | 2017-02-01 | 深圳市中兴微电子技术有限公司 | 一种检测随机存储器故障的方法、装置和网络处理器 |
| TW202044265A (zh) * | 2019-05-16 | 2020-12-01 | 瑞昱半導體股份有限公司 | 能夠驗算記憶體資料之正確性的系統單晶片 |
| CN113393887A (zh) * | 2020-03-11 | 2021-09-14 | 长鑫存储技术有限公司 | 存储器的测试方法及相关设备 |
| CN113270137A (zh) * | 2021-04-29 | 2021-08-17 | 北京航天飞腾装备技术有限责任公司 | 一种基于fpga嵌入式软核的ddr2测试方法 |
| CN113421606A (zh) * | 2021-07-08 | 2021-09-21 | 成都盛芯微科技有限公司 | flash检测方法及其检测系统 |
| CN113553805A (zh) * | 2021-07-28 | 2021-10-26 | 珠海泰芯半导体有限公司 | 仿真波形文件的转换方法、装置、存储介质及自动测试设备 |
| CN114121135A (zh) * | 2021-11-05 | 2022-03-01 | 中国航空工业集团公司西安飞行自动控制研究所 | 基于宏的嵌入式系统地址线数据线测试方法和装置 |
| CN114035027A (zh) * | 2021-11-10 | 2022-02-11 | 成都利普芯微电子有限公司 | 一种mbist电路、驱动芯片、电子设备及测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117079703A (zh) | 2023-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7971114B2 (en) | Method for testing a memory device | |
| CN109493910B (zh) | 微控制器及其操作方法以及具有该微控制器的存储系统 | |
| CN111145826B (zh) | 一种存储器内建自测试方法、电路及计算机存储介质 | |
| CN104658609B (zh) | 用于存储器系统的纠错码分布的方法和系统 | |
| KR20210003946A (ko) | 논리적-물리적 데이터 구조 | |
| US20140164845A1 (en) | Host computer and method for testing sas expanders | |
| CN112420115A (zh) | 一种动态随机存取存储器的故障检测方法 | |
| CN112133357B (zh) | 一种eMMC的测试方法及装置 | |
| CN112068781B (zh) | 一种存储器的数据读写方法及相关设备 | |
| CN117079703B (zh) | 用于测试芯片内嵌存储器的方法及装置、电子设备 | |
| CN113485647A (zh) | 数据写入方法、数据读出方法及先进先出存储器 | |
| US8671317B2 (en) | Built-in self test circuit and designing apparatus | |
| CN112395144A (zh) | 一种测试方法、系统、终端设备及可读存储介质 | |
| CN115827304A (zh) | 一种片内高速总线数据的校验系统及校验方法 | |
| CN105354107A (zh) | NOR Flash的数据传输方法及系统 | |
| CN106155916B (zh) | 数据储存装置以及数据读取方法 | |
| CN115630100A (zh) | 单元和多元时序数据的混合处理方法、装置及计算机设备 | |
| CN112506786B (zh) | 一种回归测试方法和回归测试装置 | |
| CN110858167B (zh) | 一种内存故障隔离方法、装置及设备 | |
| CN112992252A (zh) | 读写可靠性检测方法、装置、电子设备及可读存储介质 | |
| CN110321073B (zh) | 一种闪存的数据存储方法和装置以及设备 | |
| CN117711475A (zh) | 存储单元的故障检测电路及方法、功能芯片 | |
| CN110471818B (zh) | 一种对闪存出错物理地址的标记方法和装置以及设备 | |
| CN116662063B (zh) | 一种闪存的纠错配置方法、纠错方法、系统、设备及介质 | |
| CN116597887B (zh) | Lpddr芯片的降容测试方法、系统、设备以及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |