CN116597887B - Lpddr芯片的降容测试方法、系统、设备以及存储介质 - Google Patents

Lpddr芯片的降容测试方法、系统、设备以及存储介质 Download PDF

Info

Publication number
CN116597887B
CN116597887B CN202310433004.8A CN202310433004A CN116597887B CN 116597887 B CN116597887 B CN 116597887B CN 202310433004 A CN202310433004 A CN 202310433004A CN 116597887 B CN116597887 B CN 116597887B
Authority
CN
China
Prior art keywords
channel
physical address
capacity reduction
chip
lpddr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310433004.8A
Other languages
English (en)
Other versions
CN116597887A (zh
Inventor
刘孜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Jingcun Technology Co ltd
Original Assignee
Shenzhen Jingcun Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Jingcun Technology Co ltd filed Critical Shenzhen Jingcun Technology Co ltd
Priority to CN202310433004.8A priority Critical patent/CN116597887B/zh
Publication of CN116597887A publication Critical patent/CN116597887A/zh
Application granted granted Critical
Publication of CN116597887B publication Critical patent/CN116597887B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本申请实施例提供了一种LPDDR芯片的降容测试方法、系统、设备以及存储介质，属于存储器技术领域。方法包括：从LPDDR芯片的两个通道中选择一个通道作为降容通道，确定降容通道的原输入端为LPDDR芯片的目标输入端，确定LPDDR芯片的原输出端为LPDDR芯片的目标输出端；通过终端向降容通道发送测试指令；通过预先获取的测试数据和读取的LPDDR芯片的存储数据进行对比，确定与测试数据不一致的存储数据的第一物理地址；对各第一物理地址进行解析得到通道信息值，并根据通道信息值对LPDDR芯片进行读、写以及比较操作，得到LPDDR芯片的测试结果，其中，测试结果用于表征LPDDR芯片为良品或为不良品。本申请能够对LPDDR芯片进行降容测试，提高了LPDDR芯片的利用率。

Description

LPDDR芯片的降容测试方法、系统、设备以及存储介质
技术领域
本申请涉及存储器技术领域，尤其涉及一种LPDDR芯片的降容测试方法、系统、设备以及存储介质。
背景技术
LPDDR芯片(Low Power Double Data Rate SDRAM，中文意为低功耗随机存储器)，是DDR SDRAM(Double Data Rate SDRAM，双倍速率SDRAM)的一种，又称为mDDR(Mobile DDRSDRAM),是美国JEDEC固态技术协会(JEDEC Solid State Technology Association)面向低功耗内存而制定的通信标准，以低功耗和小体积著称，通常用于移动式电子产品。
现有的LPDDR芯片通常采用双通道架构进行设计，即一个LPDDR芯片包括两个通道，且两个通道独立进行存储和访问。但当LPDDR芯片的一个存储单元出现故障，而另一个存储单元未出现故障时，整个LPDDR芯片就会被判为不良品，导致包含一个完好存储单元的LPDDR芯片随之被丢弃，不再被使用。
发明内容
本申请实施例的主要目的在于提出一种LPDDR芯片的降容测试方法、系统、设备以及存储介质，能够对LPDDR芯片进行降容测试，提高了LPDDR芯片的利用率。
为实现上述目的，本申请实施例的第一方面提出了一种LPDDR芯片的降容测试方法，所述方法包括：从LPDDR芯片的两个通道中选择一个通道作为降容通道，确定所述降容通道的原输入端为所述LPDDR芯片的目标输入端，确定所述LPDDR芯片的原输出端为所述LPDDR芯片的目标输出端；将所述降容通道的所述目标输入端与终端通信连接，通过所述终端向所述降容通道发送测试指令，以使所述LPDDR芯片在所述测试指令下进行初始化操作；向所述LPDDR芯片中写入预先获取的测试数据；读取所述LPDDR芯片的存储数据，将所述测试数据与所述存储数据进行对比，确定与所述测试数据不一致的所述存储数据的物理地址作为第一物理地址；通过SOC控制芯片中的EMI控制器确定各所述第一物理地址的通道位置值；从各所述第一物理地址中选取任一个第一物理地址作为当前物理地址；根据所述当前物理地址的所述通道位置值对所述当前物理地址进行通道解析，得到当前通道信息值；当所述当前通道信息值与所述降容通道对应，对所述LPDDR芯片进行读、写以及比较操作，通过所述目标输出端得到读、写以及比较操作结果，若所述读、写以及比较操作结果正常，则执行下一步骤；当所述通道信息值与所述降容通道不对应，则直接执行下一步骤；选取下一个第一物理地址作为当前物理地址，返回根据所述当前物理地址的所述通道位置值对所述当前物理地址进行通道解析，得到当前通道信息值这一步骤，直至所述读、写以及比较操作结果异常，或者完成对各所述第一物理地址的遍历后，得到所述LPDDR芯片的测试结果。
在一些实施例中，所述通过所述终端向所述降容通道发送测试指令，以使所述LPDDR芯片在所述测试指令下进行初始化操作，包括：通过所述终端向所述LPDDR芯片发送降容通道指令、初始化操作指令和训练操作指令；根据所述降容通道指令，确定所述LPDDR芯片的通道模式为单通道模式；根据所述初始化操作指令，设置所述LPDDR芯片的初始参数值，所述初始参数值包括测试频率、电压值、刷新间隔中的至少一种；根据所述训练操作指令，对所述初始参数值进行参数校准。
在一些实施例中，所述向所述LPDDR芯片中写入预先获取的测试数据，包括：获取预设的预设数据；按照预设数量的比特对所述预设数据进行移位操作和取反操作，得到所述测试数据。
在一些实施例中，所述读取所述LPDDR芯片的存储数据，将所述测试数据与所述存储数据进行对比，确定与所述测试数据不一致的所述存储数据的物理地址作为第一物理地址，包括：将所述存储数据与所述测试数据进行逐位对比，确定与所述测试数据不一致的存储数据的目标数据位；将所述目标数据位的物理地址作为第一物理地址。
在一些实施例中，所述通过SOC控制芯片中的EMI控制器确定各所述第一物理地址的通道位置值，包括：获取所述EMI控制器的EMI接口参数；根据第一数值对所述EMI接口参数进行右移操作，得到第一运算结果值；将第二数值和所述第一运算结果值进行与运算，得到第二运算结果值；将所述第二运算结果值与第三数值进行和运算，得到通道位置值。
在一些实施例中，所述根据所述当前物理地址的所述通道位置值对所述当前物理地址进行通道解析，得到当前通道信息值，包括：根据所述通道位置值对所述当前物理地址进行右移操作，得到第四运算结果值；将所述第四运算结果值和第四数值进行与运算，得到所述当前通道信息值。
在一些实施例中，所述得到所述LPDDR芯片的测试结果，包括：若所述读、写以及比较操作结果中出现任一结果异常，得到第一测试结果，所述第一测试结果用于表征所述LPDDR芯片为不良品；或者，若在完成对所有第一物理地址的遍历后，未出现所述读、写以及比较操作结果的异常，得到第二测试结果，所述第二测试结果用于表征所述LPDDR芯片为良品。
为实现上述目的，本申请实施例的第二方面提出了一种LPDDR芯片的降容测试系统，包括：降容通道选择模块，用于执行从LPDDR芯片的两个通道中选择一个通道作为降容通道，确定所述降容通道的原输入端为所述LPDDR芯片的目标输入端，确定所述LPDDR芯片的原输出端为所述LPDDR芯片的目标输出端；降容通道初始化模块，用于将所述降容通道的所述目标输入端与终端通信连接，通过所述终端向所述降容通道发送测试指令，以使所述LPDDR芯片在所述测试指令下进行初始化操作；降容通道测试模块，用于向所述LPDDR芯片中写入预先获取的测试数据；读取所述LPDDR芯片的存储数据，将所述测试数据与所述存储数据进行对比，确定与所述测试数据不一致的所述存储数据的物理地址作为第一物理地址；通过SOC控制芯片中的EMI控制器确定各所述第一物理地址的通道位置值；从各所述第一物理地址中选取任一个第一物理地址作为当前物理地址；根据所述当前物理地址的所述通道位置值对所述当前物理地址进行通道解析，得到当前通道信息值；当所述当前通道信息值与所述降容通道对应，对所述LPDDR芯片进行读、写以及比较操作，通过所述目标输出端得到读、写以及比较操作结果，若所述读、写以及比较操作结果正常，则执行下一步骤；当所述通道信息值与所述降容通道不对应，则直接执行下一步骤；选取下一个第一物理地址作为当前物理地址，返回根据所述当前物理地址的所述通道位置值对所述当前物理地址进行通道解析，得到当前通道信息值这一步骤，直至所述读、写以及比较操作结果异常，或者完成对各所述第一物理地址的遍历后，得到所述LPDDR芯片的测试结果。
为实现上述目的，本申请实施例的第三方面提出了一种电子设备，所述电子设备包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述第一方面实施例所述的LPDDR芯片的降容测试方法。
为实现上述目的，本申请实施例的第四方面提出了一种存储介质，所述存储介质为计算机可读存储介质，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述第一方面实施例所述的LPDDR芯片的降容测试方法。
本申请实施例提出的LPDDR芯片的降容测试方法、系统、设备以及存储介质，通过首先选择LPDDR芯片两个通道中的一个作为降容通道，并将该芯片与终端通信连接，通过终端向所述降容通道发送测试指令，使LPDDR芯片进行初始化操作，之后，通过预先获取的测试数据和LPDDR芯片中存储的存储数据进行对比，确定与测试数据不一致的存储数据的第一物理地址，并对各第一物理地址进行通道解析，判断解析得到的通道信息值与所选降容通道的对应关系，并进行读、写以及比较操作得到读、写以及比较操作结果，根据该读、写以及比较操作结果选择下一个第一物理地址，直至读、写以及比较操作结果异常，或者完成对所有第一物理地址的遍历后，最终得到所述LPDDR芯片的测试结果。即本申请能够对LPDDR芯片进行降容测试，并得到测试结果，以根据测试结果确定降容后的LPDDR芯片的良率情况，避免了当LPDDR芯片仅有一个通道损坏时便将整个LPDDR芯片进行舍弃，提高了LPDDR芯片的利用率。
本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
图1是本申请实施例提供的位置预测系统的结构示意图；
图2是本申请实施例提供的LPDDR芯片的降容测试方法的一个可选的流程图；
图3是本申请实施例提供的降容前的LPDDR4芯片的结构示意图；
图4是本申请实施例提供的降容后的LPDDR4芯片的结构示意图；
图5是本申请实施例中提供的LPDDR芯片的降容测试方法流程图；
图6是图2中的步骤S102的一个实现流程图；
图7是图2中的步骤S103的一个实现流程图；
图8是图2中的步骤S104的一个实现流程图；
图9是图2中的步骤S105的一个实现流程图；
图10是图2中的步骤S107的一个实现流程图；
图11是图2中的步骤S109的一个实现流程图；
图12是本申请实施例提供的LPDDR芯片的降容测试方法的功能模块示意图；
图13是本申请实施例提供的电子设备的硬件结构示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
需要说明的是，虽然在装置示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于装置中的模块划分，或流程图中的顺序执行所示出或描述的步骤。说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。
首先，对本申请中涉及的若干名词进行解析：
LPDDR芯片(Low Power Double Data Rate SDRAM)，是DDR SDRAM(Double DataRate SDRAM，双倍速率SDRAM)的一种，以低功耗和小体积著称，专门用于移动式电子产品。
SOC(System on Chip)，系统级芯片，也称片上系统，是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。
EMI控制器(External Memory Interface)：为SOC中的一个模块，是很多微控制器或微处理器都在外围接口电路中提供现成的外部存储器接口。
目前，计算设备的运行离不开存储器，而LPDDR是当前存储器中广泛运用的一款低功耗随机存储器，其为平板电脑、智能手机和汽车等移动应用设备提供了很好地低功耗解决方案。
由于LPDDR是一种微型的电子器件或部件，具有极高的集成密度，随着集成电路的发展，LPDDR的制成越来越微缩，集成电路的密度也越来越高，故障率也随之提高，当LPDDR的一个存储单元出现故障，整个LPDDR就被视为损坏，然而，对于双通道的LPDDR芯片来说，存在只损坏了其中一个通道而另一通道未损坏的情况，但通常这样的LPDDR会被舍弃，不再使用。
基于此，本申请实施例提供了一种LPDDR芯片的降容测试方法、系统、设备以及存储介质，能够对LPDDR芯片进行降容测试，并得到测试结果，以根据测试结果确定降容后的LPDDR芯片的良率情况，避免了当LPDDR芯片仅有一个通道损坏时便将整个LPDDR芯片进行舍弃，提高了LPDDR芯片的利用率。
本申请实施例提供的LPDDR芯片的降容测试方法、系统、设备以及存储介质，具体通过如下实施例进行说明，首先描述本申请实施例中的LPDDR芯片的降容测试系统的系统框架。
示例性的，如图1所示，图1是本申请实施例提供的基于LPDDR芯片的降容测试系统的框架图，本申请实施例中的LPDDR芯片的降容测试系统包括终端12和测试端11。其中，本申请实施例所述的LPDDR芯片能够放置在测试端11的测试板上进行降容测试，图1所示的测试板可以是PCB板，并通过终端12接受测试人员的各种输入信息，最终在终端12显示测试端11的降容测试结果。
本申请实施例中的LPDDR芯片的降容测试方法可以通过如下实施例进行说明。
需要说明的是，在本申请的各个具体实施方式中，当涉及到需要根据用户信息、用户行为数据，用户历史数据以及用户位置信息等与用户身份或特性相关的数据进行相关处理时，都会先获得用户的许可或者同意，例如，获取用户存储的数据的访问请求时，均会先获得用户的许可或者同意。而且，对这些数据的收集、使用和处理等，都会遵守相关法律法规和标准。此外，当本申请实施例需要获取用户的敏感个人信息时，会通过弹窗或者跳转到确认页面等方式获得用户的单独许可或者单独同意，在明确获得用户的单独许可或者单独同意之后，再获取用于使本申请实施例能够正常运行的必要的用户相关数据。
如图2所示，图2是本申请实施例提供的LPDDR芯片的降容测试方法的一个可选的流程图，图2中的方法可以包括但不限于包括步骤S101至步骤S109。
步骤S101，从LPDDR芯片的两个通道中选择一个通道作为降容通道，确定降容通道的原输入端为LPDDR芯片的目标输入端，确定LPDDR芯片的原输出端为LPDDR芯片的目标输出端；
步骤S102，将降容通道的目标输入端与终端通信连接，通过终端向降容通道发送测试指令，以使LPDDR芯片在测试指令下进行初始化操作；
步骤S103，向LPDDR芯片中写入预先获取的测试数据；
步骤S104，读取LPDDR芯片的存储数据，将测试数据与存储数据进行对比，确定与测试数据不一致的存储数据的物理地址作为第一物理地址；
步骤S105，通过SOC控制芯片中的EMI控制器确定各第一物理地址的通道位置值；
步骤S106，从各第一物理地址中选取任一个第一物理地址作为当前物理地址；
步骤S107，根据当前物理地址的通道位置值对当前物理地址进行通道解析，得到当前通道信息值；
步骤S108，当当前通道信息值与降容通道对应，对LPDDR芯片进行读、写以及比较操作，通过目标输出端得到读、写以及比较操作结果，若读、写以及比较操作结果正常，则执行下一步骤；当通道信息值与降容通道不对应，则直接执行下一步骤；
步骤S109，选取下一个第一物理地址作为当前物理地址，返回根据当前物理地址的通道位置值对当前物理地址进行通道解析，得到当前通道信息值这一步骤，直至读、写以及比较操作结果异常，或者完成对各第一物理地址的遍历后，得到LPDDR芯片的测试结果。
在一些实施例中，LPDDR芯片包括两个内存通道，当LPDDR芯片的其中一个通道损坏而另一通道未损坏时，可以选择未损坏的通道作为降容通道，并对该降容通道进行测试，以确定该降容通道的能够正常使用，确认能够正常使用的降容通道所在的LPDDR芯片为良品，并后续可将该LPDDR芯片进行降容使用。
示例性地，图3是本申请实施例提供的降容前的LPDDR4芯片的结构示意图，图4是本申请实施例提供的降容后的LPDDR4芯片的结构示意图，如图3所示，获取一个32位的LPDDR芯片，LPDDR芯片可以是LPDDR4芯片，其中，LPDDR4芯片包括两个通道，分别为第一通道和第二通道，需要说明的是，这里的“第一”、“第二”仅用于区别类似的对象，而并非用于描述特定的顺序或先后次序。如图4所示，例如，第一通道为ChannleA(以下简称“CHN A”)，第二通道为ChannleB(以下简称“CHN B”)，其中，CHN A未损坏，而CHN B损坏，此时选取CHNA作为降容通道，可以理解的是，原LPDDR4芯片为32位双通道，而降容后的LPDDR4芯片为16位单通道，并确定第一通道的原输入端为降容后的LPDDR4芯片的目标输入端，确定第二通道的原输出端为降容后的LPDDR4芯片的目标输出端。
需要说明的是，LPDDR还包括LPDDR2、LPDDR3、LPDDR5等，上述将32位双通道LPDDR4芯片改为16位单通道LPDDR4芯片的芯片设计方法，同样可以适用于LPDDR2、LPDDR3、LPDDR5等同类型芯片、或者其他位宽的LPDDR芯片亦或是拥有更多通道的LPDDR芯片，本申请实施例仅是以较佳实施例进行说明，并不做具体限制。
需要说明的是，LPDDR的两个通道可以是都未损坏的，但可以通过本申请实施例中的LPDDR芯片的降容测试方法，实现LPDDR芯片的降容以及降容后的LPDDR芯片测试，得到能够正常使用的降容LPDDR芯片。
可以理解的是，降容后的LPDDR芯片比降容前的LPDDR芯片减少了一半的存储量，且能够正常使用，避免了双通道的LPDDR芯片在仅损坏了一个通道的情况下就对整个LPDDR芯片进行丢弃的情况，可以将曾被判为报废的LPDDR芯片进行回收利用，提高了LPDDR芯片的利用率，降低了成本。
在一些实施例中，可以通过将降容通道的目标输入端与终端通信连接，并通过终端向降容通道发送测试指令，该测试指令包括多个指令内容，使LPDDR芯片能够按照指令进行初始化操作，以清除某些不必要的信息或者加载一些LPDDR芯片相关的参数，示例性地，初始化参数可以包括测试频率(Freq)、电压值(VDD2)和刷新间隔(tREFCNT)中的至少一种。
在一些实施例中，向LPDDR芯片中写入预先获取的测试数据，目的是与后续读取的LPDDR芯片的存储数据进行对比，当LPDDR芯片的存储数据与写入的测试数据不一致时，表示LPDDR芯片的通道可能发生了损坏，此时获取该存储数据的所有第一物理地址，目的是后续对各第一物理地址进行解析以确定具体损坏的通道为第一通道还是第二通道。
在一些实施例中，LPDDR芯片与SOC控制芯片相连，而SOC控制芯片中包含有EMI控制器，EMI控制器能够获取出错的各第一物理地址的通道位置值。
在一些实施例中，从所有第一物理地址中选择其中一个作为当前物理地址，以对当前第一物理地址的通道位置值进行通道解析，得到通道信息值，该通道信息值用于表示当前物理地址与所选择的降容通道的对应关系。
在一些实施例中，若通道信息值与降容通道对应，表示当前物理地址为所选的降容通道，并接着对当前物理地址进行一系列的读(read)、写(write)以及比较(compare)操作，得到读、写以及比较操作结果，若读、写以及比较操作结果均正常，表示当前物理地址的读、写以及比较操作无问题，继续执行下一步骤，以获取下一个第一物理地址进行判断；若通道信息值与降容通道不对应，表示该第一物理地址不是所选的降容通道，直接执行下一步骤，其中，下一步骤指的是步骤109。
在一些实施例中，依次对第一物理地址进行解析，并判断当前物理地址是否属于所选的降容通道，若当前物理地址属于所选的降容通道，则进一步判断当前物理地址的读、写以及比较操作情况，当读、写以及比较操作出现异常，或者当遍历完各第一物理地址后，所有属于所选降容通道的第一物理地址的读、写以及比较操作均正常，则结束对LPDDR芯片的降容测试，并得到LPDDR芯片的测试结果，其中，异常指的是不可读、不可写以及读写不一致的情况。
如图5所示，图5是本申请实施例中提供的LPDDR芯片的降容测试方法流程图，图5展示了步骤S105至步骤S109的步骤流程，其中，在完成步骤S108后，执行下一步骤S109中的选择下一个第一物理地址作为当前物理地址(Addr)后，返回步骤S107，以对下一个第一物理地址进行通道解析，并得到对应的当前通道信息值，直至读、写以及比较操作结果异常，或者完成对各第一物理地址的遍历后，得到LPDDR芯片的测试结果，该测试结果用于表征LPDDR芯片是否为良品。
如图6所示，图6是图2中的步骤S102的一个实现流程图，在一些实施例中，步骤S102可以包括步骤S201至步骤S204：
步骤S201，通过终端向LPDDR芯片发送降容通道指令、初始化操作指令和训练操作指令；
步骤S202，根据降容通道指令，确定LPDDR芯片的通道模式为单通道模式；
步骤S203，根据初始化操作指令，设置LPDDR芯片的初始参数值，初始参数值包括测试频率、电压值、刷新间隔中的至少一种；
步骤S204，根据训练操作指令，对初始参数值进行参数校准。
在一些实施例中，通过终端向LPDDR芯片发送的测试指令包括多条，具体地，测试指令可以包括降容通道指令、初始化操作指令和训练操作指令；示例性地，在降容通道指令code1中将Channel number由原先的dual channel改为single channel，意为将双通道模式改为单通道模式，以进行后续的LPDDR芯片的降容测试方法。
示例性地，在初始化操作指令code2中设置LPDDR芯片的初始参数值，其中，初始参数值包括测试频率(Freq)、电压值(VDD2)和刷新间隔(tREFCNT)中的至少一种，初始参数值用于对LPDDR芯片进行初始化赋值，便于后续的LPDDR芯片测试。
需要说明的是，初始化操作指令中所设置的初始参数值还可以包括物料行列地址信息(EMI_CONA0_VAL)、物料容量信息(DRAM_RANK_SIZE)和时钟信号参数(AC_TIME_EMI)等多个参数信息，即可以依据具体情况进行设定，本申请实施例仅是以较佳实施例进行说明，并不做具体限制。
示例性地，在训练操作指令code3中设置training指令，training指令用于对初始化的参数值进行校准。
如图7所示，图7是图2中的步骤S103的一个实现流程图，在一些实施例中，步骤S103可以包括步骤S301至步骤S302：
步骤S301，获取预设的预设数据；
步骤S302，按照预设数量的比特对预设数据进行移位操作和取反操作，得到测试数据。
在一些实施例中，预设数据可以是人工设置的，也可以是计算机智能生成的，其目的是为了得到测试数据，以便后续根据该测试数据与存储数据进行对比，确定出错的第一物理地址。
在一些实施例中，由于需要将预设数据转换为存储器可存储的形式，因此，需要对获取到的预设数据进行预设数量的比特对预设数据进行移位操作和取反操作以得到测试数据。
如图8所示，图8是图2中的步骤S104的一个实现流程图，在一些实施例中，步骤S104可以包括步骤S401至步骤S402：
步骤S401，将存储数据与测试数据进行逐位对比，确定与测试数据不一致的存储数据的目标数据位；
步骤S402，将目标数据位的物理地址作为第一物理地址。
在一些实施例中，将步骤S302中得到的测试数据和存储在LPDDR芯片中的存储数据进行逐位对比，若出现测试数据与存储数据不一致的情况，表示对应的LPDDR芯片可能损坏，并需要进一步测试确认，接着，确定与测试数据不一致的存储数据的目标数据位，并将该目标数据位的物理地址作为第一物理地址，该第一物理地址用于后续地进一步所属通道判断和读、写以及比较操作。
如图9所示，图9是图2中的步骤S105的一个实现流程图，在一些实施例中，步骤S105可以包括步骤S501至步骤S502：
步骤S501，获取EMI控制器的EMI接口参数；
步骤S502，根据第一数值对EMI接口参数进行右移操作，得到第一运算结果值；
步骤S503，将第二数值和第一运算结果值进行与运算，得到第二运算结果值；
步骤S504，将第二运算结果值与第三数值进行和运算，得到通道位置值。
示例性地，可以通过通道位置值对第一物理地址进行初步的解析，首先通过获取EMI控制器的EMI接口参数，接着通过如下公式得到通道位置值：
CHN_POS＝((EMI>>2)&0x3)+7
其中，CHN_POS表示通道位置值，EMI表示EMI控制器获取到的EMI接口参数，第一数值为常值2，第一运算结果值为(EMI>>2)，第三数值为0x3(表示十六进制数3)，第二运算结果值为((EMI>>2)&0x3)，第三数值为常值7。
如图10所示，图10是图2中的步骤S107的一个实现流程图，在一些实施例中，步骤S107可以包括步骤S601至步骤S602：
步骤S601，根据通道位置值对当前物理地址进行右移操作，得到第四运算结果值；
步骤S602，将第四运算结果值和第四数值进行与运算，得到当前通道信息值。
示例性地，可以通过通道信息值对第一物理地址进行进一步的解析，具体地，可以通过如下公式得到通道信息值：
(Addr>>CHN_POS)&0x1
其中，Addr表示第一物理地址，第四运算结果值为(Addr>>CHN_POS)，第四数值为0x1(十六进制数1)。
在一些实施例中，可以对通道信息值进行判断，具体判断式如下所示:
if((Addr>>CHN_POS)&0x1＝＝0)
示例性地，若判断结果为真，表示该第一物理地址属于所选的降容通道，则对该第一物理地址进行读、写以及比较操作；若判断结果为假，表示该第一物理地址不属于所选的降容通道，则不对该第一物理地址进行后续操作，直接跳转至下移第一物理地址并重复执行步骤S6-S8。
如图11所示，图11是图2中的步骤S109的一个实现流程图，在一些实施例中，步骤S109可以包括步骤S701至步骤S702：
步骤S701，若读、写以及比较操作结果中出现任一结果异常，得到第一测试结果，第一测试结果用于表征LPDDR芯片为不良品；
步骤S702，或者，若在完成对所有第一物理地址的遍历后，未出现读、写以及比较操作结果的异常，得到第二测试结果，第二测试结果用于表征LPDDR芯片为良品。
示例性地，在重复执行步骤S6-S8的过程中，若读、写以及比较操作结果中出现任一结果异常，则得到第一测试结果，并结束对该LPDDR芯片的后续判断，第一测试结果表示LPDDR芯片为不良品，其中，结果异常情况有不可读、不可写以及读写不一致，出现异常结果表示该第一物理地址对应的所选降容通道出现损坏，该LPDDR芯片为不良品，无法完成LPDDR芯片降容。
示例性地，在重复执行步骤S6-S8的过程中，若在完成对所有第一物理地址的遍历后，均未出现读、写以及比较操作结果异常，则得到第二测试结果，并结束对该LPDDR芯片的后续判断，第二测试结果表示LPDDR芯片为良品，即完成对该LPDDR芯片降容。
如图12所示，图12是本申请实施例提供的LPDDR芯片的降容测试方法的功能模块示意图，本申请实施例还提供一种LPDDR芯片的降容测试系统，可以实现上述LPDDR芯片的降容测试方法，LPDDR芯片的降容测试系统包括：
降容通道选择模块801，用于从LPDDR芯片的两个通道中选择一个通道作为降容通道，确定降容通道的原输入端为LPDDR芯片的目标输入端，确定LPDDR芯片的原输出端为LPDDR芯片的目标输出端；
降容通道初始化模块802，用于将降容通道的目标输入端与终端通信连接，通过终端向降容通道发送测试指令，以使LPDDR芯片在测试指令下进行初始化操作；
降容通道测试模块803，用于向LPDDR芯片中写入预先获取的测试数据；读取LPDDR芯片的存储数据，将测试数据与存储数据进行对比，确定与测试数据不一致的存储数据的物理地址作为第一物理地址；通过SOC控制芯片中的EMI控制器确定各第一物理地址的通道位置值；从各第一物理地址中选取任一个第一物理地址作为当前物理地址；根据当前物理地址的通道位置值对当前物理地址进行通道解析，得到当前通道信息值；当当前通道信息值与降容通道对应，对LPDDR芯片进行读、写以及比较操作，通过目标输出端得到读、写以及比较操作结果，若读、写以及比较操作结果正常，则执行下一步骤；当通道信息值与降容通道不对应，则直接执行下一步骤；选取下一个第一物理地址作为当前物理地址，返回根据当前物理地址的通道位置值对当前物理地址进行通道解析，得到当前通道信息值这一步骤，直至读、写以及比较操作结果异常，或者完成对各第一物理地址的遍历后，得到LPDDR芯片的测试结果。
在一些实施例中，LPDDR芯片包括两个内存通道，当LPDDR芯片的其中一个通道损坏而另一通道未损坏时，可以选择未损坏的通道作为降容通道，并对该降容通道进行测试，以确定该降容通道的能够正常使用，确认能够正常使用的降容通道所在的LPDDR芯片为良品，并后续可将该LPDDR芯片进行降容使用。需要说明的是，LPDDR的两个通道可以是都未损坏的，但可以通过本申请实施例中的LPDDR芯片的降容测试方法，实现LPDDR芯片的降容以及降容后的LPDDR芯片测试，得到能够正常使用的降容LPDDR芯片。
在一些实施例中，可以通过将降容通道的目标输入端与终端通信连接，并通过终端向降容通道发送测试指令，该测试指令包括多个指令内容，使LPDDR芯片能够按照指令进行初始化操作，以清除某些不必要的信息或者加载一些LPDDR芯片相关的参数，示例性地，初始化参数可以包括测试频率、电压值、刷新间隔中的至少一种。
在一些实施例中，向LPDDR芯片中写入预先获取的测试数据，目的是与后续读取的LPDDR芯片的存储数据进行对比。
在一些实施例中，当LPDDR芯片的存储数据与写入的测试数据不一致时，表示LPDDR芯片的通道可能发生了损坏，此时获取该存储数据的第一物理地址，目的是后续对该第一物理地址进行解析以确定具体损坏的通道为第一通道还是第二通道。
在一些实施例中，向LPDDR芯片中写入预先获取的测试数据，目的是与后续读取的LPDDR芯片的存储数据进行对比，当LPDDR芯片的存储数据与写入的测试数据不一致时，表示LPDDR芯片的通道可能发生了损坏，此时获取该存储数据的所有第一物理地址，目的是后续对各第一物理地址进行解析以确定具体损坏的通道为第一通道还是第二通道。
在一些实施例中，LPDDR芯片与SOC控制芯片相连，而SOC控制芯片中包含有EMI控制器，EMI控制器能够获取出错的各第一物理地址的通道位置值。
在一些实施例中，从所有第一物理地址中选择其中一个作为当前物理地址，以对当前第一物理地址的通道位置值进行通道解析，得到通道信息值，该通道信息值用于表示当前物理地址与所选择的降容通道的对应关系。
在一些实施例中，若通道信息值与降容通道对应，表示当前物理地址为所选的降容通道，并接着对当前物理地址进行一系列的读(read)、写(write)以及比较(compare)操作，得到读、写以及比较操作结果，若读、写以及比较操作结果均正常，表示当前物理地址的读、写以及比较操作无问题，继续执行下一步骤，以获取下一个第一物理地址进行判断；若通道信息值与降容通道不对应，表示该第一物理地址不是所选的降容通道，直接执行下一步骤，其中，下一步骤指的是步骤S109。
在一些实施例中，依次对第一物理地址进行解析，并判断当前物理地址是否属于所选的降容通道，若当前物理地址属于所选的降容通道，则进一步判断当前物理地址的读、写以及比较操作情况，当读、写以及比较操作出现异常，或者当遍历完各第一物理地址后，所有属于所选降容通道的第一物理地址的读、写以及比较操作均正常，则结束对LPDDR芯片的降容测试，并得到LPDDR芯片的测试结果，其中，异常指的是不可读、不可写以及读写不一致的情况。
可以理解的是，本申请实施例通过对LPDDR芯片进行降容通道选择，并对所选降容通道执行LPDDR芯片的降容测试方法，完成LPDDR芯片的降容测试，使得降容后的LPDDR芯片比降容前的LPDDR芯片减少了一半的存储量，且能够正常使用，避免了双通道的LPDDR芯片在仅损坏了一个通道的情况下就对整个LPDDR芯片进行丢弃的情况，可以将曾被判为报废的LPDDR芯片进行回收利用，提高了LPDDR芯片的利用率，降低了成本。
该LPDDR芯片的降容测试系统的具体实施方式与上述LPDDR芯片的降容测试方法的具体实施例基本相同，在此不再赘述。在满足本申请实施例要求的前提下，LPDDR芯片的降容测试系统还可以设置其他功能模块，以实现上述实施例中的LPDDR芯片的降容测试方法。
本申请实施例还提供了一种电子设备，电子设备包括存储器和处理器，存储器存储有计算机程序，处理器执行计算机程序时实现上述LPDDR芯片的降容测试方法。该电子设备可以为包括平板电脑、车载电脑等任意智能终端。
如图13所示，图13是本申请实施例提供的电子设备的硬件结构示意图，电子设备包括：
处理器901，可以采用通用的CPU(CentralProcessingUnit，中央处理器)、微处理器、应用专用集成电路(ApplicationSpecificIntegratedCircuit，ASIC)、或者一个或多个集成电路等方式实现，用于执行相关程序，以实现本申请实施例所提供的技术方案；
存储器902，可以采用只读存储器(ReadOnlyMemory，ROM)、静态存储设备、动态存储设备或者随机存取存储器(RandomAccessMemory，RAM)等形式实现。存储器902可以存储操作系统和其他应用程序，在通过软件或者固件来实现本说明书实施例所提供的技术方案时，相关的程序代码保存在存储器902中，并由处理器901来调用执行本申请实施例的LPDDR芯片的降容测试方法；
输入/输出接口903，用于实现信息输入及输出；
通信接口904，用于实现本设备与其他设备的通信交互，可以通过有线方式(例如USB、网线等)实现通信，也可以通过无线方式(例如移动网络、WIFI、蓝牙等)实现通信；
总线905，在设备的各个组件(例如处理器901、存储器902、输入/输出接口903和通信接口904)之间传输信息；
其中处理器901、存储器902、输入/输出接口903和通信接口904通过总线905实现彼此之间在设备内部的通信连接。
本申请实施例还提供了一种计算机可读存储介质，该计算机可读存储介质存储有计算机程序，该计算机程序被处理器执行时实现上述LPDDR芯片的降容测试方法。
存储器作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序以及非暂态性计算机可执行程序。此外，存储器可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施方式中，存储器可选包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至该处理器。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
本申请实施例描述的实施例是为了更加清楚的说明本申请实施例的技术方案，并不构成对于本申请实施例提供的技术方案的限定，本领域技术人员可知，随着技术的演变和新应用场景的出现，本申请实施例提供的技术方案对于类似的技术问题，同样适用。
本领域技术人员可以理解的是，图中示出的技术方案并不构成对本申请实施例的限定，可以包括比图示更多或更少的步骤，或者组合某些步骤，或者不同的步骤。
以上所描述的装置实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、设备中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。
本申请的说明书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应当理解，在本申请中，“至少一个(项)”和“若干”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，其中a，b，c可以是单个，也可以是多个。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统和方法，可以通过其它的方式实现。例如，以上所描述的系统实施例仅仅是示意性的，例如，上述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括多指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例的方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，简称ROM)、随机存取存储器(Random Access Memory，简称RAM)、磁碟或者光盘等各种可以存储程序的介质。
以上参照附图说明了本申请实施例的优选实施例，并非因此局限本申请实施例的权利范围。本领域技术人员不脱离本申请实施例的范围和实质内所作的任何修改、等同替换和改进，均应在本申请实施例的权利范围之内。

Claims (8)

1.一种LPDDR芯片的降容测试方法，其特征在于，所述方法包括：
从LPDDR芯片的两个通道中选择一个通道作为降容通道，确定所述降容通道的原输入端为所述LPDDR芯片的目标输入端，确定所述LPDDR芯片的原输出端为所述LPDDR芯片的目标输出端；
将所述降容通道的所述目标输入端与终端通信连接，通过所述终端向所述降容通道发送测试指令，以使所述LPDDR芯片在所述测试指令下进行初始化操作；
向所述LPDDR芯片中写入预先获取的测试数据；
读取所述LPDDR芯片的存储数据，将所述测试数据与所述存储数据进行对比，确定与所述测试数据不一致的所述存储数据的物理地址作为第一物理地址；
通过SOC控制芯片中的EMI控制器确定各所述第一物理地址的通道位置值；
从各所述第一物理地址中选取任一个第一物理地址作为当前物理地址；
根据所述当前物理地址的所述通道位置值对所述当前物理地址进行通道解析，得到当前通道信息值；
当所述当前通道信息值与所述降容通道对应，对所述LPDDR芯片进行读、写以及比较操作，通过所述目标输出端得到读、写以及比较操作结果，若所述读、写以及比较操作结果正常，则执行下一步骤；当所述通道信息值与所述降容通道不对应，则直接执行下一步骤；
选取下一个第一物理地址作为当前物理地址，返回根据所述当前物理地址的所述通道位置值对所述当前物理地址进行通道解析，得到当前通道信息值这一步骤，直至所述读、写以及比较操作结果异常，或者完成对各所述第一物理地址的遍历后，得到所述LPDDR芯片的测试结果；
所述通过SOC控制芯片中的EMI控制器确定各所述第一物理地址的通道位置值，包括：
获取所述EMI控制器的EMI接口参数；
根据第一数值对所述EMI接口参数进行右移操作，得到第一运算结果值；
将第二数值和所述第一运算结果值进行与运算，得到第二运算结果值；
将所述第二运算结果值与第三数值进行和运算，得到通道位置值；
所述根据所述当前物理地址的所述通道位置值对所述当前物理地址进行通道解析，得到当前通道信息值，包括：
根据所述通道位置值对所述当前物理地址进行右移操作，得到第四运算结果值；
将所述第四运算结果值和第四数值进行与运算，得到所述当前通道信息值。
2.根据权利要求1所述的LPDDR芯片的降容测试方法，其特征在于，所述通过所述终端向所述降容通道发送测试指令，以使所述LPDDR芯片在所述测试指令下进行初始化操作，包括：
通过所述终端向所述LPDDR芯片发送降容通道指令、初始化操作指令和训练操作指令；
根据所述降容通道指令，确定所述LPDDR芯片的通道模式为单通道模式；
根据所述初始化操作指令，设置所述LPDDR芯片的初始参数值，所述初始参数值包括测试频率、电压值、刷新间隔中的至少一种；
根据所述训练操作指令，对所述初始参数值进行参数校准。
3.根据权利要求1所述的LPDDR芯片的降容测试方法，其特征在于，所述向所述LPDDR芯片中写入预先获取的测试数据，包括：
获取预设的预设数据；
按照预设数量的比特对所述预设数据进行移位操作和取反操作，得到所述测试数据。
4.根据权利要求1所述的LPDDR芯片的降容测试方法，其特征在于，所述读取所述LPDDR芯片的存储数据，将所述测试数据与所述存储数据进行对比，确定与所述测试数据不一致的所述存储数据的物理地址作为第一物理地址，包括：
将所述存储数据与所述测试数据进行逐位对比，确定与所述测试数据不一致的存储数据的目标数据位；
将所述目标数据位的物理地址作为第一物理地址。
5.根据权利要求1所述的LPDDR芯片的降容测试方法，其特征在于，所述得到所述LPDDR芯片的测试结果，包括：
若所述读、写以及比较操作结果中出现任一结果异常，得到第一测试结果，所述第一测试结果用于表征所述LPDDR芯片为不良品；
或者，若在完成对所有第一物理地址的遍历后，未出现所述读、写以及比较操作结果的异常，得到第二测试结果，所述第二测试结果用于表征所述LPDDR芯片为良品。
6.一种LPDDR芯片的降容测试系统，其特征在于，包括：
降容通道选择模块，用于执行从LPDDR芯片的两个通道中选择一个通道作为降容通道，确定所述降容通道的原输入端为所述LPDDR芯片的目标输入端，确定所述LPDDR芯片的原输出端为所述LPDDR芯片的目标输出端；
降容通道初始化模块，用于将所述降容通道的所述目标输入端与终端通信连接，通过所述终端向所述降容通道发送测试指令，以使所述LPDDR芯片在所述测试指令下进行初始化操作；
降容通道测试模块，用于向所述LPDDR芯片中写入预先获取的测试数据；读取所述LPDDR芯片的存储数据，将所述测试数据与所述存储数据进行对比，确定与所述测试数据不一致的所述存储数据的物理地址作为第一物理地址；通过SOC控制芯片中的EMI控制器确定各所述第一物理地址的通道位置值；从各所述第一物理地址中选取任一个第一物理地址作为当前物理地址；根据所述当前物理地址的所述通道位置值对所述当前物理地址进行通道解析，得到当前通道信息值；当所述当前通道信息值与所述降容通道对应，对所述LPDDR芯片进行读、写以及比较操作，通过所述目标输出端得到读、写以及比较操作结果，若所述读、写以及比较操作结果正常，则执行下一步骤；当所述通道信息值与所述降容通道不对应，则直接执行下一步骤；选取下一个第一物理地址作为当前物理地址，返回根据所述当前物理地址的所述通道位置值对所述当前物理地址进行通道解析，得到当前通道信息值这一步骤，直至所述读、写以及比较操作结果异常，或者完成对各所述第一物理地址的遍历后，得到所述LPDDR芯片的测试结果；
所述通过SOC控制芯片中的EMI控制器确定各所述第一物理地址的通道位置值，包括：获取所述EMI控制器的EMI接口参数；根据第一数值对所述EMI接口参数进行右移操作，得到第一运算结果值；将第二数值和所述第一运算结果值进行与运算，得到第二运算结果值；将所述第二运算结果值与第三数值进行和运算，得到通道位置值；所述根据所述当前物理地址的所述通道位置值对所述当前物理地址进行通道解析，得到当前通道信息值，包括：根据所述通道位置值对所述当前物理地址进行右移操作，得到第四运算结果值；将所述第四运算结果值和第四数值进行与运算，得到所述当前通道信息值。
7.一种电子设备，其特征在于，所述电子设备包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现权利要求1至5任一项所述的LPDDR芯片的降容测试方法。
8.一种计算机可读存储介质，所述存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至5任一项所述的LPDDR芯片的降容测试方法。
CN202310433004.8A 2023-04-17 2023-04-17 Lpddr芯片的降容测试方法、系统、设备以及存储介质 Active CN116597887B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310433004.8A CN116597887B (zh) 2023-04-17 2023-04-17 Lpddr芯片的降容测试方法、系统、设备以及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310433004.8A CN116597887B (zh) 2023-04-17 2023-04-17 Lpddr芯片的降容测试方法、系统、设备以及存储介质

Publications (2)

Publication Number Publication Date
CN116597887A CN116597887A (zh) 2023-08-15
CN116597887B true CN116597887B (zh) 2024-04-02

Family

ID=87592784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310433004.8A Active CN116597887B (zh) 2023-04-17 2023-04-17 Lpddr芯片的降容测试方法、系统、设备以及存储介质

Country Status (1)

Country Link
CN (1) CN116597887B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018113318A1 (zh) * 2016-12-21 2018-06-28 深圳市中兴微电子技术有限公司 一种多通道ddr交织控制方法及装置、存储介质
CN215815199U (zh) * 2021-06-22 2022-02-11 深圳市晶存科技有限公司 Lpddr降容电路及具有该电路的装置
CN115376606A (zh) * 2022-08-11 2022-11-22 深圳市晶存科技有限公司 动态随机存储器通道测试方法、系统、装置及存储介质

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10365325B2 (en) * 2017-08-22 2019-07-30 Micron Technology, Inc. Semiconductor memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018113318A1 (zh) * 2016-12-21 2018-06-28 深圳市中兴微电子技术有限公司 一种多通道ddr交织控制方法及装置、存储介质
CN215815199U (zh) * 2021-06-22 2022-02-11 深圳市晶存科技有限公司 Lpddr降容电路及具有该电路的装置
CN115376606A (zh) * 2022-08-11 2022-11-22 深圳市晶存科技有限公司 动态随机存储器通道测试方法、系统、装置及存储介质

Also Published As

Publication number Publication date
CN116597887A (zh) 2023-08-15

Similar Documents

Publication Publication Date Title
KR101652874B1 (ko) 메모리 장치를 위한 온 칩 리던던시 수리
US9570183B1 (en) Method and controller for managing memory device
CN112331253B (zh) 一种芯片的测试方法、终端和存储介质
KR101986355B1 (ko) 임베디드 멀티미디어 카드, 상기 임베디드 멀티미디어 카드를 포함하는 임베디드 멀티미디어 카드 시스템 및 상기 임베디드 멀티미디어 카드의 동작 방법
US8201037B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
CN101419843A (zh) 快闪存储器识别方法、识别装置、芯片控制器
CN111145826B (zh) 一种存储器内建自测试方法、电路及计算机存储介质
CN104425040A (zh) 用于测试存储器的方法和系统
US9858366B2 (en) Simulator and simulating method for flash memory background
US20120173798A1 (en) Memory controller, memory device and method for determining type of memory device
CN114327258B (zh) 一种固态硬盘处理方法、系统、设备及计算机存储介质
US7334170B2 (en) Method for resolving parameters of DRAM
US20050262401A1 (en) Central processing unit and micro computer
CN116597887B (zh) Lpddr芯片的降容测试方法、系统、设备以及存储介质
CN113742221A (zh) 生成测试用例的方法、电子设备及存储介质
CN111028881B (zh) 一种Open Block测试装置、方法及系统
CN113760751A (zh) 生成测试用例的方法、电子设备及存储介质
CN113160875A (zh) 芯片测试系统和测试方法
CN111489776B (zh) 数据读取方法、存储控制器与存储装置
US8495537B1 (en) Timing analysis of an array circuit cross section
CN107908475B (zh) 一种内存容量判断方法、服务器及存储介质
EP3557422A1 (en) Method for accessing code sram, and electronic device
CN117637012B (zh) 一种存储芯片的检测系统及检测方法
US7340313B2 (en) Monitoring device for monitoring internal signals during initialization of an electronic circuit
CN117079703B (zh) 用于测试芯片内嵌存储器的方法及装置、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant