CN115376606A - 动态随机存储器通道测试方法、系统、装置及存储介质 - Google Patents

动态随机存储器通道测试方法、系统、装置及存储介质 Download PDF

Info

Publication number
CN115376606A
CN115376606A CN202210960777.7A CN202210960777A CN115376606A CN 115376606 A CN115376606 A CN 115376606A CN 202210960777 A CN202210960777 A CN 202210960777A CN 115376606 A CN115376606 A CN 115376606A
Authority
CN
China
Prior art keywords
channel
random access
access memory
dynamic random
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210960777.7A
Other languages
English (en)
Other versions
CN115376606B (zh
Inventor
刘孜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Jingcun Technology Co ltd
Original Assignee
Shenzhen Jingcun Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Jingcun Technology Co ltd filed Critical Shenzhen Jingcun Technology Co ltd
Priority to CN202210960777.7A priority Critical patent/CN115376606B/zh
Publication of CN115376606A publication Critical patent/CN115376606A/zh
Application granted granted Critical
Publication of CN115376606B publication Critical patent/CN115376606B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种动态随机存储器通道测试方法、系统、装置及存储介质，方法包括：对待测试动态随机存储器写入预先获取的测试背景数据；读取待测试动态随机存储器的存储数据，将存储数据与测试背景数据进行比对，确定与测试背景数据不一致的存储数据的第一物理地址；通过EMI确定通道POS值，并根据通道POS值对第一物理地址进行通道解析，确定各第一物理地址所处的损坏通道，并根据损坏通道确定待测试动态随机存储器的通道测试结果。本发明可以定位动态随机存储器的损坏通道，提高了动态随机存储器测试全面性和准确性，从而提高了芯片的利用率，可广泛应用于存储器测试领域。

Description

动态随机存储器通道测试方法、系统、装置及存储介质
技术领域
本发明涉及存储器测试技术领域，尤其是一种动态随机存储器通道测试方法、系统、装置及存储介质。
背景技术
随着集成电路的发展，制成越来越微缩，集成电路的密度和工作速度也越来越高，与此同时，集成电路的故障率也随之提高，尤其是低功耗的动态随机存储器，当存储器的某一个存储单元出现故障，该存储器就不能正常使用。为了提升动态随机存储器的访问效率，现有的低功耗动态随机存储器通常考采用双通道架构进行设计，即一个动态随机存储器包括A通道和B通道，两个通道独立进行存储和访问。
现有技术中，由于无法通过量取硬件引脚来判断通道好坏，因此在动态随机存储器的测试过程中，只要有一个通道出现问题，整个芯片就会被判定为不合格，然后作为不良品处理，造成了芯片资源的浪费，影响了芯片的利用率。
发明内容
本发明的目的在于至少一定程度上解决现有技术中存在的技术问题之一。
为此，本发明实施例的一个目的在于提供一种动态随机存储器通道测试方法，该方法可以定位动态随机存储器的损坏通道，提高了动态随机存储器测试全面性和准确性，从而提高了芯片的利用率。
本发明实施例的另一个目的在于提供一种动态随机存储器通道测试系统。
为了达到上述技术目的，本发明实施例所采取的技术方案包括：
第一方面，本发明实施例提供了一种动态随机存储器通道测试方法，包括以下步骤：
对待测试动态随机存储器写入预先获取的测试背景数据；
读取所述待测试动态随机存储器的存储数据，将所述存储数据与所述测试背景数据进行比对，确定与所述测试背景数据不一致的存储数据的第一物理地址；
通过EMI确定通道POS值，并根据所述通道POS值对所述第一物理地址进行通道解析，确定各所述第一物理地址所处的损坏通道，并根据所述损坏通道确定所述待测试动态随机存储器的通道测试结果；
其中，所述通道测试结果为第一通道正常、第二通道正常、双通道正常以及双通道异常中的一种。
进一步地，在本发明的一个实施例中，所述动态随机存储器通道测试方法还包括获取测试背景数据的步骤，其具体为：
获取预设的第一数据，按照预设数量的比特对所述第一数据进行移位操作和取反操作，得到测试背景数据。
进一步地，在本发明的一个实施例中，所述读取所述待测试动态随机存储器的存储数据这一步骤，其具体为：
通过SoC处理器的CPU读取所述待测试动态随机存储器的存储数据，所述SoC处理器用于向所述动态随机存储器发送测试信号。
进一步地，在本发明的一个实施例中，所述将所述存储数据与所述测试背景数据进行比对，确定与所述测试背景数据不一致的存储数据的第一物理地址这一步骤，其具体包括：
将所述存储数据与所述测试背景数据进行逐位比对，确定与所述测试背景数据不一致的存储数据的第一数据位；
获取所述第一数据位的物理地址作为第一物理地址。
进一步地，在本发明的一个实施例中，通过下式对所述第一物理地址进行通道解析：
channel＝(Addr>>CHN_POS)&0x1；
其中，Addr表示当前第一物理地址，CHN_POS表示通道POS值，channel表示当前第一物理地址的解析结果，channel＝0表示当前第一物理地址对应的损坏通道为第一通道，channel＝1表示当前第一物理地址对应的损坏通道为第二通道。
进一步地，在本发明的一个实施例中，所述确定各所述第一物理地址所处的损坏通道，并根据所述损坏通道确定所述待测试动态随机存储器的通道测试结果这一步骤，其具体包括：
遍历各所述第一物理地址的通道解析结果，当channel＝0时确定当前第一物理地址对应的损坏通道为第一通道，并将第一计数值加1，当channel＝1时确定当前第一物理地址对应的损坏通道为第二通道，并将第二计数值加1，所述第一计数值和所述第二计数值的初始值均为0；
遍历结束时，若所述第一计数值为0且所述第二计数值不为0，确定所述待测试动态随机存储器的通道测试结果为第一通道正常，若所述第二计数值为0且所述第一计数值不为0，确定所述待测试动态随机存储器的通道测试结果为第二通道正常，若所述第一计数值和所述第二计数值均为0，确定所述待测试动态随机存储器的通道测试结果为双通道正常，所述第一计数值和所述第二计数值均不为0，确定所述待测试动态随机存储器的通道测试结果为双通道异常。
进一步地，在本发明的一个实施例中，所述动态随机存储器通道测试方法还包括以下步骤：
确定所述通道测试结果为第一通道正常的第一动态随机存储器，以及所述通道测试结果为第二通道正常的第二动态随机存储器；
将所述第一动态随机存储器的第一通道和所述第二动态随机存储器的第二通道进行组合，得到第三动态随机存储器。
第二方面，本发明实施例提供了一种动态随机存储器通道测试系统，包括：
测试背景数据写入模块，用于对待测试动态随机存储器写入预先获取的测试背景数据；
数据比对模块，用于读取所述待测试动态随机存储器的存储数据，将所述存储数据与所述测试背景数据进行比对，确定与所述测试背景数据不一致的存储数据的第一物理地址；
通道解析模块，用于通过EMI确定通道POS值，并根据所述通道POS值对所述第一物理地址进行通道解析，确定各所述第一物理地址所处的损坏通道，并根据所述损坏通道确定所述待测试动态随机存储器的通道测试结果；
其中，所述通道测试结果为第一通道正常、第二通道正常、双通道正常以及双通道异常中的一种。
第三方面，本发明实施例提供了一种动态随机存储器通道测试装置，包括：
至少一个处理器；
至少一个存储器，用于存储至少一个程序；
当所述至少一个程序被所述至少一个处理器执行时，使得所述至少一个处理器实现上述的一种动态随机存储器通道测试方法。
第四方面，本发明实施例还提供了一种计算机可读存储介质，其中存储有处理器可执行的程序，所述处理器可执行的程序在由处理器执行时用于执行上述的一种动态随机存储器通道测试方法。
本发明的优点和有益效果将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到：
本发明实施例对待测试动态随机存储器写入预先获取的测试背景数据，然后读取待测试动态随机存储器的存储数据，将该存储数据与测试背景数据进行比对，确定与测试背景数据不一致的存储数据的第一物理地址，再通过EMI确定通道POS值，根据通道POS值对第一物理地址进行通道解析，确定各第一物理地址所处的损坏通道，进而根据损坏通道确定待测试动态随机存储器的通道测试结果。本发明实施例可以定位动态随机存储器的损坏通道，提高了动态随机存储器测试全面性和准确性，从而可以对单通道损坏的动态随机存储器芯片进行回收组合使用，提高了芯片的利用率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面对本发明实施例中所需要使用的附图作以下介绍，应当理解的是，下面介绍中的附图仅仅为了方便清晰表述本发明的技术方案中的部分实施例，对于本领域的技术人员来说，在无需付出创造性劳动的前提下，还可以根据这些附图获取到其他附图。
图1为本发明实施例提供的一种动态随机存储器通道测试方法的步骤流程图；
图2为本发明实施例提供的一种动态随机存储器通道测试系统的结构框图；
图3为本发明实施例提供的一种动态随机存储器通道测试装置的结构框图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。对于以下实施例中的步骤编号，其仅为了便于阐述说明而设置，对步骤之间的顺序不做任何限定，实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。
在本发明的描述中，多个的含义是两个或两个以上，如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。此外，除非另有定义，本文所使用的所有的技术和科学术语与本技术领域的技术人员通常理解的含义相同。
参照图1，本发明实施例提供了一种动态随机存储器通道测试方法，具体包括以下步骤：
S101、对待测试动态随机存储器写入预先获取的测试背景数据。
具体地，本发明实施例中，可通过SoC(System on Chip的缩写，称为系统级芯片，也有称片上系统)处理器的DRAM(Dynamic Random Access Memory，动态随机存储器)控制器对待测试动态随机存储器进行FT功能测试(Final Test，是芯片出厂前的最后一道测试)，从而对待测试动态动机存储器写入测试背景数据。
进一步作为可选的实施方式，动态随机存储器通道测试方法还包括获取测试背景数据的步骤，其具体为：
获取预设的第一数据，按照预设数量的比特对第一数据进行移位操作和取反操作，得到测试背景数据。
具体地，本发明实施例中，预设数量的比特为8比特，测试背景数据的计算公式为：
randata＝data|((0xFF-data)<<8)|(data<<16)|((0xFF-data)<<24)；
测试背景数据＝((～randata)<<32)|randata；
其中，data表示第一数据，randata表示中间数据。例如：若data为0x1A，则中间数据可以表示为0x1AE51AE5E51AE51A，取反后得到的测试背景数据即为0xE51AE51A1AE51AE5；若data为0x7F，则中间数据可以表示为0x7F807F80807F807F，取反后得到的测试背景数据即为0x807F807F7F807F80。
S102、读取待测试动态随机存储器的存储数据，将存储数据与测试背景数据进行比对，确定与测试背景数据不一致的存储数据的第一物理地址。
具体地，当动态随机存储器的存储数据与写入的测试背景数据不一致时，表示动态随机存储器的通道发生了损坏，本发明实施例获取比对不一致的存储数据的物理地址，便于后续对该物理地址进行通道解析从而确定损坏的通道。
进一步作为可选的实施方式，读取待测试动态随机存储器的存储数据这一步骤，其具体为：
通过SoC处理器的CPU读取待测试动态随机存储器的存储数据，SoC处理器用于向动态随机存储器发送测试信号。
进一步作为可选的实施方式，将存储数据与测试背景数据进行比对，确定与测试背景数据不一致的存储数据的第一物理地址这一步骤，其具体包括：
A1、将存储数据与测试背景数据进行逐位比对，确定与测试背景数据不一致的存储数据的第一数据位；
A2、获取第一数据位的物理地址作为第一物理地址。
具体地，当动态随机存储器的通道未发生损坏时，存储数据与写入的测试背景数据的数据位是一一对应的。本发明实施例中，将存储数据与测试背景数据进行逐位比对，确定比对不一致的数据位，然后将该数据位的物理地址作为第一物理地址，用于后续的通道解析。
S103、通过EMI确定通道POS值，并根据通道POS值对第一物理地址进行通道解析，确定各第一物理地址所处的损坏通道，并根据损坏通道确定待测试动态随机存储器的通道测试结果；
其中，通道测试结果为第一通道正常、第二通道正常、双通道正常以及双通道异常中的一种。
具体地，通过SoC处理器的EMI(External Memory Interface，存储器接口)控制器确定通道POS值，用来解析第一物理地址所在的损坏通道。
本发明实施例中，通道POS值通过下式确定：
CHN_POS＝((EMI_CONA>>2)&0x3)+7；
其中，CHN_POS表示通道POS值，EMI_CONA表示接口参数。
进一步作为可选的实施方式，通过下式对第一物理地址进行通道解析：
channel＝(Addr>>CHN_POS)&0x1；
其中，Addr表示当前第一物理地址，CHN_POS表示通道POS值，channel表示当前第一物理地址的解析结果，channel＝0表示当前第一物理地址对应的损坏通道为第一通道，channel＝1表示当前第一物理地址对应的损坏通道为第二通道。
进一步作为可选的实施方式，确定各第一物理地址所处的损坏通道，并根据损坏通道确定待测试动态随机存储器的通道测试结果这一步骤，其具体包括：
遍历各第一物理地址的通道解析结果，当channel＝0时确定当前第一物理地址对应的损坏通道为第一通道，并将第一计数值加1，当channel＝1时确定当前第一物理地址对应的损坏通道为第二通道，并将第二计数值加1，第一计数值和第二计数值的初始值均为0；
遍历结束时，若第一计数值为0且第二计数值不为0，确定待测试动态随机存储器的通道测试结果为第一通道正常，若第二计数值为0且第一计数值不为0，确定待测试动态随机存储器的通道测试结果为第二通道正常，若第一计数值和第二计数值均为0，确定待测试动态随机存储器的通道测试结果为双通道正常，第一计数值和第二计数值均不为0，确定待测试动态随机存储器的通道测试结果为双通道异常。
具体地，设第一通道为A通道，第二通道为B通道，第一计数值为channel A，第二计数值为channel B。在解析某个第一物理地址时，若channel＝0，则channel A加1，若channel＝1，则channel B加1。
全部第一物理地址解析完成后，若channel A＝0，channel B>0，则表示仅有A通道是正常的；若channel B＝0，channel A>0，则表示仅有B通道是正常的；若channel A＝0且channel B＝0，则表示A、B通道都正常；若channel A>0且channel B>0，则表示A、B通道都异常，待测试动态随机存储器可直接标为不良品，进行后续处理。
进一步作为可选的实施方式，动态随机存储器通道测试方法还包括以下步骤：
确定通道测试结果为第一通道正常的第一动态随机存储器，以及通道测试结果为第二通道正常的第二动态随机存储器；
将第一动态随机存储器的第一通道和第二动态随机存储器的第二通道进行组合，得到第三动态随机存储器。
具体地，通过前述步骤的通道测试后，可以筛选出仅有A通道正常的第一动态随机存储器和仅有B通道正常的第二动态随机存储器，可在SOC主板上将第一动态随机存储器的A通道和第二动态随机存储器的B通道进行组合使用，形成一个完整的第三动态随机存储器。
以上对本发明实施例的方法步骤进行了说明。可以理解的是，本发明实施例可以定位动态随机存储器的损坏通道，提高了动态随机存储器测试全面性和准确性，从而可以对单通道损坏的动态随机存储器芯片进行回收组合使用，提高了芯片的利用率。
参照图2，本发明实施例提供了一种动态随机存储器通道测试系统，包括：
测试背景数据写入模块，用于对待测试动态随机存储器写入预先获取的测试背景数据；
数据比对模块，用于读取待测试动态随机存储器的存储数据，将存储数据与测试背景数据进行比对，确定与测试背景数据不一致的存储数据的第一物理地址；
通道解析模块，用于通过EMI确定通道POS值，并根据通道POS值对第一物理地址进行通道解析，确定各第一物理地址所处的损坏通道，并根据损坏通道确定待测试动态随机存储器的通道测试结果；
其中，通道测试结果为第一通道正常、第二通道正常、双通道正常以及双通道异常中的一种。
上述方法实施例中的内容均适用于本系统实施例中，本系统实施例所具体实现的功能与上述方法实施例相同，并且达到的有益效果与上述方法实施例所达到的有益效果也相同。
参照图3，本发明实施例提供了一种动态随机存储器通道测试装置，包括：
至少一个处理器；
至少一个存储器，用于存储至少一个程序；
当上述至少一个程序被上述至少一个处理器执行时，使得上述至少一个处理器实现上述的一种动态随机存储器通道测试方法。
上述方法实施例中的内容均适用于本装置实施例中，本装置实施例所具体实现的功能与上述方法实施例相同，并且达到的有益效果与上述方法实施例所达到的有益效果也相同。
本发明实施例还提供了一种计算机可读存储介质，其中存储有处理器可执行的程序，该处理器可执行的程序在由处理器执行时用于执行上述一种动态随机存储器通道测试方法。
本发明实施例的一种计算机可读存储介质，可执行本发明方法实施例所提供的一种动态随机存储器通道测试方法，可执行方法实施例的任意组合实施步骤，具备该方法相应的功能和有益效果。
本发明实施例还公开了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存介质中。计算机设备的处理器可以从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该计算机设备执行图1所示的方法。
在一些可选择的实施例中，在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如，取决于所涉及的功能/操作，连续示出的两个方框实际上可以被大体上同时地执行或上述方框有时能以相反顺序被执行。此外，在本发明的流程图中所呈现和描述的实施例以示例的方式被提供，目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的，其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
此外，虽然在功能性模块的背景下描述了本发明，但应当理解的是，除非另有相反说明，上述的功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中，或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是，有关每个模块的实际实现的详细讨论对于理解本发明是不必要的。更确切地说，考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下，在工程师的常规技术内将会了解该模块的实际实现。因此，本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本发明。还可以理解的是，所公开的特定概念仅仅是说明性的，并不意在限制本发明的范围，本发明的范围由所附权利要求书及其等同方案的全部范围来决定。
上述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例上述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。
计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印上述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得上述程序，然后将其存储在计算机存储器中。
应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
在本说明书的上述描述中，参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施方式，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
以上是对本发明的较佳实施进行了具体说明，但本发明并不限于上述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (10)

1.一种动态随机存储器通道测试方法，其特征在于，包括以下步骤：
对待测试动态随机存储器写入预先获取的测试背景数据；
读取所述待测试动态随机存储器的存储数据，将所述存储数据与所述测试背景数据进行比对，确定与所述测试背景数据不一致的存储数据的第一物理地址；
通过EMI确定通道POS值，并根据所述通道POS值对所述第一物理地址进行通道解析，确定各所述第一物理地址所处的损坏通道，并根据所述损坏通道确定所述待测试动态随机存储器的通道测试结果；
其中，所述通道测试结果为第一通道正常、第二通道正常、双通道正常以及双通道异常中的一种。
2.根据权利要求1所述的一种动态随机存储器通道测试方法，其特征在于，所述动态随机存储器通道测试方法还包括获取测试背景数据的步骤，其具体为：
获取预设的第一数据，按照预设数量的比特对所述第一数据进行移位操作和取反操作，得到测试背景数据。
3.根据权利要求1所述的一种动态随机存储器通道测试方法，其特征在于，所述读取所述待测试动态随机存储器的存储数据这一步骤，其具体为：
通过SoC处理器的CPU读取所述待测试动态随机存储器的存储数据，所述SoC处理器用于向所述动态随机存储器发送测试信号。
4.根据权利要求1所述的一种动态随机存储器通道测试方法，其特征在于，所述将所述存储数据与所述测试背景数据进行比对，确定与所述测试背景数据不一致的存储数据的第一物理地址这一步骤，其具体包括：
将所述存储数据与所述测试背景数据进行逐位比对，确定与所述测试背景数据不一致的存储数据的第一数据位；
获取所述第一数据位的物理地址作为第一物理地址。
5.根据权利要求1所述的一种动态随机存储器通道测试方法，其特征在于，通过下式对所述第一物理地址进行通道解析：
channel＝(Addr>>CHN_POS)&0x1；
其中，Addr表示当前第一物理地址，CHN_POS表示通道POS值，channel表示当前第一物理地址的解析结果，channel＝0表示当前第一物理地址对应的损坏通道为第一通道，channel＝1表示当前第一物理地址对应的损坏通道为第二通道。
6.根据权利要求5所述的一种动态随机存储器通道测试方法，其特征在于，所述确定各所述第一物理地址所处的损坏通道，并根据所述损坏通道确定所述待测试动态随机存储器的通道测试结果这一步骤，其具体包括：
遍历各所述第一物理地址的通道解析结果，当channel＝0时确定当前第一物理地址对应的损坏通道为第一通道，并将第一计数值加1，当channel＝1时确定当前第一物理地址对应的损坏通道为第二通道，并将第二计数值加1，所述第一计数值和所述第二计数值的初始值均为0；
遍历结束时，若所述第一计数值为0且所述第二计数值不为0，确定所述待测试动态随机存储器的通道测试结果为第一通道正常，若所述第二计数值为0且所述第一计数值不为0，确定所述待测试动态随机存储器的通道测试结果为第二通道正常，若所述第一计数值和所述第二计数值均为0，确定所述待测试动态随机存储器的通道测试结果为双通道正常，所述第一计数值和所述第二计数值均不为0，确定所述待测试动态随机存储器的通道测试结果为双通道异常。
7.根据权利要求1至6中任一项所述的一种动态随机存储器通道测试方法，其特征在于，所述动态随机存储器通道测试方法还包括以下步骤：
确定所述通道测试结果为第一通道正常的第一动态随机存储器，以及所述通道测试结果为第二通道正常的第二动态随机存储器；
将所述第一动态随机存储器的第一通道和所述第二动态随机存储器的第二通道进行组合，得到第三动态随机存储器。
8.一种动态随机存储器通道测试系统，其特征在于，包括：
测试背景数据写入模块，用于对待测试动态随机存储器写入预先获取的测试背景数据；数据比对模块，用于读取所述待测试动态随机存储器的存储数据，将所述存储数据与所述测试背景数据进行比对，确定与所述测试背景数据不一致的存储数据的第一物理地址；通道解析模块，用于通过EMI确定通道POS值，并根据所述通道POS值对所述第一物理地址进行通道解析，确定各所述第一物理地址所处的损坏通道，并根据所述损坏通道确定所述待测试动态随机存储器的通道测试结果；
其中，所述通道测试结果为第一通道正常、第二通道正常、双通道正常以及双通道异常中的一种。
9.一种动态随机存储器通道测试装置，其特征在于，包括：
至少一个处理器；
至少一个存储器，用于存储至少一个程序；
当所述至少一个程序被所述至少一个处理器执行，使得所述至少一个处理器实现如权利要求1至7中任一项所述的一种动态随机存储器通道测试方法。
10.一种计算机可读存储介质，其中存储有处理器可执行的程序，其特征在于，所述处理器可执行的程序在由处理器执行时用于执行如权利要求1至7中任一项所述的一种动态随机存储器通道测试方法。
CN202210960777.7A 2022-08-11 2022-08-11 动态随机存储器通道测试方法、系统、装置及存储介质 Active CN115376606B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210960777.7A CN115376606B (zh) 2022-08-11 2022-08-11 动态随机存储器通道测试方法、系统、装置及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210960777.7A CN115376606B (zh) 2022-08-11 2022-08-11 动态随机存储器通道测试方法、系统、装置及存储介质

Publications (2)

Publication Number Publication Date
CN115376606A true CN115376606A (zh) 2022-11-22
CN115376606B CN115376606B (zh) 2024-09-17

Family

ID=84066247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210960777.7A Active CN115376606B (zh) 2022-08-11 2022-08-11 动态随机存储器通道测试方法、系统、装置及存储介质

Country Status (1)

Country Link
CN (1) CN115376606B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116597887A (zh) * 2023-04-17 2023-08-15 深圳市晶存科技有限公司 Lpddr芯片的降容测试方法、系统、设备以及存储介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6996749B1 (en) * 2003-11-13 2006-02-07 Intel Coporation Method and apparatus for providing debug functionality in a buffered memory channel
CN1882920A (zh) * 2003-11-14 2006-12-20 英特尔公司 用可变映射进行的通道测试
US20080191281A1 (en) * 2007-02-12 2008-08-14 International Business Machines Corporation Stressed soi fet having tensile and compressive device regions
US20130191685A1 (en) * 2012-01-19 2013-07-25 International Business Machines Corporation Per-rank channel marking in a memory system
US20140157054A1 (en) * 2012-11-30 2014-06-05 Hewlett-Packard Development Company, L.P. Memory error identification based on corrupted symbol patterns
CN108872837A (zh) * 2018-08-28 2018-11-23 长鑫存储技术有限公司 数据压缩电路、存储器、集成电路测试装置及测试方法
CN109739715A (zh) * 2019-01-22 2019-05-10 京东方科技集团股份有限公司 一种故障检测方法和装置
US20190205225A1 (en) * 2018-01-03 2019-07-04 International Business Machines Corporation Using dual channel memory as single channel memory with command address recovery
CN114446374A (zh) * 2021-12-27 2022-05-06 深圳市晶存科技有限公司 一种动态随机存储器的测试方法及存储介质

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6996749B1 (en) * 2003-11-13 2006-02-07 Intel Coporation Method and apparatus for providing debug functionality in a buffered memory channel
CN1882920A (zh) * 2003-11-14 2006-12-20 英特尔公司 用可变映射进行的通道测试
US20080191281A1 (en) * 2007-02-12 2008-08-14 International Business Machines Corporation Stressed soi fet having tensile and compressive device regions
US20130191685A1 (en) * 2012-01-19 2013-07-25 International Business Machines Corporation Per-rank channel marking in a memory system
US20140157054A1 (en) * 2012-11-30 2014-06-05 Hewlett-Packard Development Company, L.P. Memory error identification based on corrupted symbol patterns
US20190205225A1 (en) * 2018-01-03 2019-07-04 International Business Machines Corporation Using dual channel memory as single channel memory with command address recovery
CN108872837A (zh) * 2018-08-28 2018-11-23 长鑫存储技术有限公司 数据压缩电路、存储器、集成电路测试装置及测试方法
CN109739715A (zh) * 2019-01-22 2019-05-10 京东方科技集团股份有限公司 一种故障检测方法和装置
CN114446374A (zh) * 2021-12-27 2022-05-06 深圳市晶存科技有限公司 一种动态随机存储器的测试方法及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116597887A (zh) * 2023-04-17 2023-08-15 深圳市晶存科技有限公司 Lpddr芯片的降容测试方法、系统、设备以及存储介质
CN116597887B (zh) * 2023-04-17 2024-04-02 深圳市晶存科技有限公司 Lpddr芯片的降容测试方法、系统、设备以及存储介质

Also Published As

Publication number Publication date
CN115376606B (zh) 2024-09-17

Similar Documents

Publication Publication Date Title
JP4864006B2 (ja) 試験装置および試験方法
US8429326B2 (en) Method and system for NAND-flash identification without reading device ID table
US7447955B2 (en) Test apparatus and test method
CN108039190B (zh) 一种测试方法及装置
KR100256281B1 (ko) 반도체메모리시험방법및장치
CN108154904A (zh) 一种存储芯片性能的测试方法和装置
CN116612803B (zh) 一种闪存的测试方法、系统、装置及存储介质
CN112420115A (zh) 一种动态随机存取存储器的故障检测方法
US20160293272A1 (en) Method and apparatus for optimized memory test status detection and debug
CN115376606A (zh) 动态随机存储器通道测试方法、系统、装置及存储介质
CN112579382A (zh) 一种NVMe固态硬盘坏块解析方法、装置、终端及存储介质
CN116662240A (zh) 一种协议转换电路及方法、芯片、测试装置、存储介质
CN101853198B (zh) 地址总线的检测方法、设备和系统
CN116884469B (zh) 一种闪存性能的检测方法、装置、设备及介质
JP4130811B2 (ja) 試験装置及び試験方法
US7484147B2 (en) Semiconductor integrated circuit
CN115620794A (zh) 快速存储器的测试方法及测试装置、存储介质、芯片
CN111427756B (zh) 对单个硬盘进行混合压力测试的方法、系统、设备及介质
JPH06119799A (ja) メモリ試験装置
JP2008082976A (ja) Ｆｂｍ生成装置、ｆｂｍ生成方法
CN112069083A (zh) 一种测试用例的设计方法、装置及存储介质
KR20170060297A (ko) 반도체 장치 및 그를 포함하는 반도체 시스템
US12078671B2 (en) Method and apparatus of testing circuit, and storage medium
CN116597887B (zh) Lpddr芯片的降容测试方法、系统、设备以及存储介质
US20240345941A1 (en) Core test method and core test circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Country or region after: China

Address after: 518048 zone FB, 2f, Dasheng building, No. 1-3 Taohua Road, Fubao community, Fubao street, Futian District, Shenzhen, Guangdong Province

Applicant after: Shenzhen Jingcun Technology Co.,Ltd.

Address before: 518048 zone FB, 2f, Dasheng building, No. 1-3 Taohua Road, Fubao community, Fubao street, Futian District, Shenzhen, Guangdong Province

Applicant before: Shenzhen Jingcun Technology Co.,Ltd.

Country or region before: China

GR01 Patent grant
GR01 Patent grant