KR100256281B1 - 반도체메모리시험방법및장치 - Google Patents

반도체메모리시험방법및장치 Download PDF

Info

Publication number
KR100256281B1
KR100256281B1 KR1019970020368A KR19970020368A KR100256281B1 KR 100256281 B1 KR100256281 B1 KR 100256281B1 KR 1019970020368 A KR1019970020368 A KR 1019970020368A KR 19970020368 A KR19970020368 A KR 19970020368A KR 100256281 B1 KR100256281 B1 KR 100256281B1
Authority
KR
South Korea
Prior art keywords
address
memory
minimum
bad
block
Prior art date
Application number
KR1019970020368A
Other languages
English (en)
Other versions
KR970075939A (ko
Inventor
시냐 사또
Original Assignee
오우라 히로시
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오우라 히로시, 가부시키가이샤 아드반테스트 filed Critical 오우라 히로시
Publication of KR970075939A publication Critical patent/KR970075939A/ko
Application granted granted Critical
Publication of KR100256281B1 publication Critical patent/KR100256281B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

고속으로 불량 해석 메모리로부터 불량 데이터를 독출하기 위한 반도체 메모리 시험방법 및 장치가 개시된다. 시험방법은 시험된 반도체 메모리의 시험결과를 나타내는 불량 정보를 저장하는 불량 해석 메모리를 압축된 어드레스를 갖는 복수개의 블록으로 분할하는 단계; 불량 해석 메모리의 블록에 각각 해당하는 영역을 갖는 압축 메모리를 준비하는 단계; 불량 해석 메모리의 블록중 임의의 한 개에 있는 불량 셀을 나타내는 데이터를 블록중 어느 한 개에 해당하는 압축 메모리의 영역에 기입하는 단계; 불량 셀이 블록에 존재하는 어드레스의 최소 어드레스 및 최대 어드레스를 결정하는 단계; 및 불량 셀을 나타내는 데이터를 저장하는 압축 메모리의 영역에 해당하는 각 블록의 최소와 최대 어드레스 사이의 범위에서 불량 해석 메모리로부터 불량 데이터를 독출하는 단계를 포함하여 블록 전체의 어드레스에 대하여 독출하는 것이 아니라 최소 및 최대 어드레스 범위에서만 데이터를 독출하므로 불량 해석 메모리의 독출 단계의 속도가 빨라진다.

Description

반도체 메모리 시험방법 및 장치 {METHOD AND APPARATUS FOR TESTING SEMICONDUCTOR MEMORY}
본 발명은 반도체 메모리를 시험하는 방법 및 장치에 관한 것이다.
도 1 은 종래 반도체 메모리 시험장치의 블록형태를 도시한다. 도 1 에 도시된 바와 같이, 종래 반도체 메모리 시험장치는 반도체 메모리(56)를 시험하기 위하여 타이밍 발생기(51), 패턴 발생기(52), 불량 해석 메모리(53), 파형 정형기(54) 및 논리 비교기(55)를 구비한다.
타이밍 발생기(51)는 기준 클록 신호를 발생시킨다. 타이밍 발생기(51)에 의해 발생된 기준 클록 신호에 따라, 패턴 발생기(52)는 시험된 반도체 메모리(56)에 인가될 어드레스 신호, 시험 데이터 및 제어신호를 발생시킨다. 패턴 발생기(52)는 또한 불량 해석 메모리(53)에 어드레스를 출력하며 또한 논리 비교기(55)에 기대치 데이터를 출력한다. 어드레스 신호, 시험 데이터 및 제어신호는 어드레스 신호, 시험 데이터 및 제어신호의 파형을 반도체 메모리(56)를 시험하기 위해 요구되는 파형으로 정형화하며 시험될 반도체 메모리(56)에 각각 요구되는 파형을 갖는 어드레스 신호, 시험데이터 및 제어신호를 인가하는 파형 정형기(54)에 공급된다. 시험될 반도체 메모리(56)는 제어신호에 의해 시험 데이터를 기입 및 독출하도록 제어된다.
시험될 반도체 메모리(56)로부터 독출된 시험 데이터는 논리 비교기(55)에 공급되며 패턴 발생기(52)로부터 출력된 기대치 데이터와 비교된다. 시험 데이터가 기대치 데이터와 일치하는지의 여부에 의존하여 시험될 반도체 메모리(56)가 양호한지의 여부를 결정한다. 시험 데이터가 기대치 데이터와 일치하지 않을 경우, 논리 비교기(55)로부터의 불량 데이터 "1"이 불량 해석 메모리(53)에 저장된다.
불량 해석 메모리(53)의 세부사항이 도 2 에 도시된다. 도 2 에 도시된 바와 같이, 불량 해석 메모리(53)는 어드레스 선택기(61), 메모리 제어기(62) 및 메모리부(63)를 구비한다. 어드레스 선택기(61)는 패턴 발생기(52)로부터의 어드레스 신호를 상위 어드레스와 하위 어드레스로 분리한다. 상위 어드레스는 메모리 제어기(62)에 출력되며 하위 어드레스는 메모리부(63)에 출력된다. 상위 어드레스의 수만큼 많은 메모리부(63)가 존재한다.
불량 데이터가 논리 비교기(55)로부터 출력될 경우, 메모리 제어기(62)는 상위 어드레스에 의해 표시되는 메모리부(63)에 기입신호를 출력하며, 그에 의해 시험될 반도체 메모리(56)의 불량 데이터를 메모리부(63)에 저장한다. 시험후에, 불량 해석 메모리(53)의 내용이 검사되어 시험될 반도체 메모리(56)의 불량 어드레스를 해석한다.
불량 해석 메모리로부터 불량 데이터를 고속으로 독출하는 종래 방법은 압축 메모리를 이용한다. 압축 메모리는 불량 데이터를 저장하기 위하여 압축된 임의의 어드레스 영역을 갖는 메모리이다. 한 개의 불량 셀이 압축된 어드레스 영역(블록)에 존재할 경우, 데이터 "1"이 압축 메모리에 저장된다.
도 3 은 불량 해석 메모리와 압축 메모리의 일예를 도시한다. 도 3 에 도시된 바와 같이, 불량 해석 메모리의 한 개의 블록이 각각 4 X 4 셀을 구비하는 4 X 4 블록으로 분할되며, 압축 메모리는 불량 해석 메모리의 각 블록에서의 X 및 Y 어드레스에 해당하는 16 개 영역을 구비한다. 압축 메모리의 각 영역은 불량 해석 메모리의 해당 블록에서 한 개의 불량 셀이 존재할 경우에도 데이터 "1"을 저장한다.
도 3 에 도시된 실시예에서, 불량 셀이 불량 해석 메모리의 블록 (0, 0), (1, 1), (2, 1), (2, 2)에 존재하기 때문에, 데이터 "1"이 압축 메모리의 각 해당 영역에서 기입된다. 압축 메모리에 저장된 데이터 "1"이 독출되며, 데이터 "1"이 저장되는 압축 메모리의 영역에 해당하는 불량 해석 메모리의 이들 불록에서만 데이터가 독출된다. 이러한 방식으로, 불량 해석 메모리에 저장된 데이터가 독출되는 횟수가 감소되어, 불량 해석 메모리로부터 데이터를 독출하는 단계가 빨라지게 된다.
하지만, 한 개의 불량 셀이 불량 해석 메모리의 한 블록에 존재하는 경우에도, 블록에서의 모든 불량정보가 불량 해석 메모리로부터 독출된다. 그러므로, 불량 셀이 불량 해석 메모리의 모든 블록에 존재할 경우, 불량 해석 메모리의 모든 불록이 독출되어야 한다. 따라서, 불량 해석 메모리에 저장된 데이터가 독출되는 횟수가 증가되어, 불량 해석 메모리로부터 데이터를 독출하는 단계가 느려진다.
시험될 반도체 메모리로서 DRAM 등이 더 큰 기억용량을 갖게 됨에 따라, 불량 해석 메모리의 각 블록의 기억용량도 커지게 된다. 불량 해석 메모리와 관련되어 사용된 압축 메모리에 저장된 데이터가 불량 해석 메모리에서 소수의 불량 블록을 나타내는 경우에도, 불량 해석 메모리의 불량 블록으로부터 데이터를 독출하는 것은 시간을 소모한다. 불량 해석 메모리의 각 블록의 기억용량이 감소될 경우, 압축 메모리이 기억 용량이 증가된다. 그러므로, 압축 메모리로부터 데이터를 독출하기 위해 시간을 소비하여, 반도체 메모리를 시험하기 위해 요구되는 전체적인 독출시간이 길어지게 된다.
그러므로, 본 발명의 목적은 고속으로 불량 해석 메모리로부터 불량 데이터를 독출하는 반도체 메모리 시험장치 및 방법을 제공하는 것이다.
도 1 은 종래의 반도체 메모리 시험장치의 블록도.
도 2 는 도 1 에 도시된 종래의 반도체 메모리 시험장치의 불량 해석 메모리의 상세한 블록도.
도 3 은 어드레스-압축 불량 해석 메모리 및 압축 메모리에 저장된 데이터의 일예를 도시한 도.
도 4 는 어드레스-압축 불량 해석 메모리 및 압축 메모리에 저장된 데이터의 다른 예를 도시하는 도.
도 5 는 본 발명의 실시예에 따른 반도체 메모리 시험장치의 불량 해석 메모리의 블록도.
도 6 은 도 5 에 도시된 반도체 메모리 시험장치에서의 어드레스 불량 메모리로부터 불량 데이터를 독출하는 방법의 흐름도.
도 7 은 도 5 에 도시된 반도체 메모리 시험장치에 있는 포인터 제어회로의 블록도.
도 8 은 불량 해석 메모리의 불량 정보의 일예를 도시하는 도.
도 9 는 본 발명이 불량 해석 메모리에 응용되는 경우 도 8 에 도시된 불량 해석 메모리가 접근되는 횟수를 도시하는 도.
도 10 은 본 발명의 원리를 도시하며, 어드레스-압축 불량 해석 메모리 및 압축 메모리에 저장된 데이터의 또 다른 예를 도시하는 도.
※ 도면의 주요 부분에 대한 부호의 설명 ※
1 ... 어드레스 불량 메모리 2 ... 압축 불량 메모리(CFM)
3 ... CFM 어드레스 선택기 4 ... 압축 어드레스 선택기
5, 7 ... 플립플롭 6 ... 디코더
8, 11 ... AND 게이트 9 ... 최소 어드레스 레지스터
10, 13 ... 어드레스 비교기 12 ... 최대 어드레스 레지스터
상기 목적을 이루기 위해, 시험될 반도체 메모리의 시험 결과를 나타내는 불량 정보를 저장하는 불량 해석 메모리를 압축 어드레스를 갖는 복수 개의 블록으로 분할하는 단계, 불량 해석 메모리의 블록에 각각 해당하는 영역을 갖는 압축 메모리를 준비하는 단계, 임의의 한 개의 블록에 해당하는 압축 메모리의 영역에서, 불량 해석 메모리의 블록중 한 개에 불량 셀을 나타내는 데이터를 기입하는 단계,
불량 셀이 블록에 존재하는 어드레스 중 최소 및 최대 어드레스를 결정하는 단계, 및
불량 셀을 나타내는 데이터를 저장하는 압축 메모리의 영역에 해당하는 각 블록의 최소와 최대 어드레스 사이의 범위에서 불량 해석 메모리로부터 불량 데이터를 독출하는 단계를 구비하는 본 발명에 따른 반도체 메모리 시험방법이 제공된다.
본 발명에 따라서, 압축 어드레스를 갖는 복수개의 블록으로 분할되어 시험될 반도체 메모리의 시험결과를 나타내는 불량 정보를 저장하는 불량 해석 메모리,
불량 해석 메모리의 각 블록에 해당하는 영역을 갖는 압축 메모리,
블록 중 임의의 한 개에 해당하는 압축 메모리의 영역에서 불량 해석 메모리의 블록 중 임의의 한 개에 불량셀을 나타내는 데이터를 기입하는 데이터 기입수단,
불량셀이 블록에서 존재하는 어드레스의 각 최소 어드레스 및 최대 어드레스를 저장하는 최소 어드레스 저장수단 및 최대 어드레스 저장수단,
불량 해석 메모리의 각 블록의 독출 어드레스를 최소 어드레스 저장수단에 저장된 최소 어드레스와 최대 어드레스 저장수단에 저장된 최대 어드레스와 비교하는 제 1 및 제 2 어드레스 비교수단,
독출 어드레스가 최소 어드레스보다 작으며 독출 어드레스에서의 불량 해석메모리의 불량 데이터가 불량 어드레스를 나타낼 경우 최소 어드레스 저장수단에 독출 어드레스를 저장하는 수단,
독출 어드레스가 최대 어드레스보다 크며 독출 어드레스에서의 불량 해석 메모리의 불량 데이터가 불량 어드레스를 나타낼 경우 최대 어드레스 저장수단에 독출 어드레스를 저장하는 수단, 및
최소 및 최대 어드레스 저장수단에 저장된 각 블록의 최소와 최대 어드레스 사이의 범위에서 불량 해석 메모리로부터 불량 데이터를 독출하는 수단을 구비하는 반도체 메모리 시험장치가 또한 제공된다.
본 발명의 배치로, 불량 셀이 압축 블록에 존재하는 최소 및 최대 어드레스가 반도체 메모리 시험시 발견되며, 불량 데이터는 블록의 최소 및 최대 어드레스 사이에서만 독출되어 불량 데이터가 독출되는 횟수를 감소시켜 불량 블록을 독출하는 단계의 속도를 상승시킨다.
종래 방법에 따르면, 불량 해석 메모리가 도 10 에 도시된 바와 같이 블록의 불량 셀을 포함할 경우, 불량 해석 메모리로부터 모든 블록의 어드레스에서 불량 데이터를 독출하기 위하여 블록을 16 회 독출할 필요가 있다. 이것은 불량 데이터가 어드레스 압축되기 대문이며, 불량 셀의 수가 불량 셀이 블록에 존재하는 위치를 알려줄 수 없게 된다. 블록에서 불량셀의 정확한 정보를 얻기 위해, 모든 불량 데이터가 불량 해석 메모리로부터 블록의 압축된 어드레스에서 독출된다.
상기 문제점을 해결하기 위해, 본 발명에 따르면, 불량 셀이 블록에서 존재하는 위치가 규명된다. 블록의 모든 어드레스에서 불량 데이터를 독출하기 보다는 불량 셀이 존재하는 어드레스만을 독출하여 블록이 독출되는 회수를 감소시킨다. 불량 해석 메모리로서 많은 하드웨어가 요구되기 때문에 불량 블록에서 불량 셀의 모든 어드레스가 저장될 수 없으므로, 블록에서 불량 셀의 최소 및 최대 어드레스가 발견되어, 최소와 최대 어드레스 사이의 어드레스에서의 불량 데이터가 독출된다. 도 10 의 일예에서, 불량 셀이 어드레스 #E0 와 #E3 은 최소 및 최대 어드레스로서 사용되며 데이터는 불량 해석 메모리로부터 최소와 최대 어드레스 사이의 범위에서 독출된다. 그것은 블록을 16 회 독출하기 위해 필요하지만, 본 발명에 따라 블록을 4 회 독출하는 것도 충분하다. 따라서, 불량 해석 메모리로부터 독출처리가 가속화된다.
본 발명의 상기한 그리고 다른 목적, 특징 및 장점은 본 발명의 실시예를 도시하는 첨부 도면을 참조한 다음의 기재로부터 명백해진다.
도 5 에 도시된 바와 같이, 본 발명에 따른 반도체 메모리 시험장치는 일 반적으로 AFM(어드레스 불량 메모리; Address Failure Memory(1)), CFM(압축 불량 메모리; Compact Failure Memory(2)), CFM 어드레스 선택기(3), 압축 어드레스 선택기(4), D 플립 플롭(5, 7), 디코더(6), AND 게이트(8, 11), 최소 어드레스 레지스터(9), 최대 어드레스 레지스터(12) 및 어드레스 비교기(10, 13)를 구비한다.
AFM(1)은 시험될 반도체 메모리와 동일한 기억 용량을 가지며 불량 데이터를 저장하는 불량 해석 메모리이다. AFM(1)은 m개의 블록으로 분할된다. CFM(2)은 AFM(1)으로부터의 어드레스-압축된 불량 데이터를 저장하는 압축 메모리이다. CFM 어드레스 선택기(3)는 패턴 발생기로부터 어드레스를 디코딩하여 CFM(2)의 어드레스(#0∼#m-1)를 선택한다. 압축 어드레스 선택기(4)는 시험될 반도체 메모리의 압축 어드레스를 선택한다. CFM 어드레스 선택기(3)에 의해 선택된 어드레스는 D 플립플롭(5)에 의해 래치되며 디코더(6)에 의해 디코딩된다. 압축 어드레스 선택기(4)에 의해 선택된 어드레스는 D 플립플롭(7)에 의해 래치된다. AND 게이트(8, 11), 최소 어드레스 레지스터(9), 최대 어드레스 레지스터(12) 및 비교기(10, 13)가 CFM(2)의 각 블록 #1, #2, ... #m (CFM 어드레스 #0, #1, ..., #m-1)에 제공된다. 반도체 메모리 시험이 개시된 후에, 최소 어드레스 레지스터(9) 및 최대 어드레스 레지스터(12)가 패턴 발생기로부터의 시험 개시신호에 반응하여 최대 압축 어드레스 및 #0 으로 각각 설정된다. 불량 데이터 "1"이 압축 블록에 존재할 경우, 어드레스-압축된 불량 데이터가 CFM(2)에 저장된다.
압축 어드레스는 어드레스 비교기(10, 13)에 의해 최소 및 최대 어드레스 레지스터(9, 10)에 각각 저장된 최소 및 최대 어드레스와 비교된다. 압축 어드레스가 최소 어드레스보다 작을 경우, AND 게이트(8)는 신호 "1"을 출력하며 최소 어드레스 레지스터(9)에 압축 어드레스를 저장한다. 압축 어드레스가 최대 어드레스보다 클 경우, AND 게이트(11)는 신호 "1"을 출력하며 최대 어드레스 레지스터(12)에 압축 어드레스를 저장한다. 반도체 메모리 시험후에, 불량 셀(CFM(2)으로부터 독출된 데이터는 "1")을 포함하는 블록을 독출하는 범위가 최소 어드레스 레지스터(9)에 저장된 최소 어드레스와 최대 어드레스 레지스터(12)에 저장된 최대 어드레스 사이에 존재한다.
도 6 은 CFM(2)으로부터 저장된 데이터를 독출하는 방법의 흐름도이다. 우선, 블록 포인터(BP)가 단계 21에서 #0 으로 설정된다. 다음에 단계 22에서 압축된 불량 데이터 #1 이 CFM(2)으로부터 둑출된다. 단계 23에서 압축된 불량 데이터 #1 이 "1" 또는 "0" 인지 결정된다. 압축된 불량 데이터 #1 이 "0" 일 경우, 단계 24에서 블록 포인터(BP)가 최종 블록 어드레스(BPSPA)인지의 여부를 결정한다. 블록 포인터(BP)가 최종 블록 어드레스(BPSPA)이 경우, 단계가 최종 블록까지 진행되었기 때문에, 단계가 종결된다.
그렇지 않을 경우, 단계 25에서 블록 포인터(BP)는 "1" 만큰 증분되어 단계 22 로 복귀하도록 제어한다. 단계 23에서 압축 불량 데이터 #1 이 "1" 일 경우, 블록 포인터(BP)에 의해 지시되는 블록의 최소 및 최대 어드레스 레지스터(9, 12)에 각각 저장된 최소 및 최대 어드레스가 단계 26에서 어드레스 포인터(AP) 및 정지 어드레스(SPA)로 로드된다. 다음에 AFM(1)에 저장된 데이터가 단계 27에서 독출된다. 어드레스 포인터(AP) 값은 단계 28에서 정지 어드레스(SPA)의 값과 비교된다. 어드레스 포인터(AP)의 값이 정지 어드레스(SPA)이 값과 동일하지 않을 경우, 단계 27 로 되돌아 가도록 제어된 후 어드레스 레지스터(AP)가 단계 29에서 "1" 만큰 증분된다. 어드레스 포인터(AP)의 값이 정지 어드레스(SPA)의 값과 동일할 경우, 단계 22 로 복귀하도록 제어한다.
도 7 은 도 5 에 도시된 반도체 메모리 시험장치의 포인터 제어회로를 블록 형태로 도시한다. 도 7에서 도시된 바와 같이, 블록이 디코더(6)에 의해 디코딩될 경우, 최소 어드레스 레지스터(9)에 저장된 최소 어드레스와 최대 어드레스 레지스터(12)에 저장된 최대 어드레스가 각 AND 게이트(31, 32)를 통해 제공되며 STA 레지스터(33) 및 SPA 레지스터(34)에 각각 저장된다. STA 레지스터(33)에 저장된 최소 어드레스는 CFM(2)으로부터의 불량 신호에 의해 AP 레지스터(35)로 로드된다. SPA 레지스터(34)의 값 및 AP 레지스터(35)의 값은 배타적 NOR 게이트(36)에 입력된다. AP 레지스터(35)에 저장된 어드레스 포인터(AP)의 값은 어드레스 포인터 선택기(41)에 입력된다.
블록 개시 어드레스는 BPSTA 레지스터(37)에 저장되며 BP 레지스터(38)에 저장된다. 블록 정지 어드레스(BPSPA)는 BPSPA 레지스터(39)에 저장된다. BP 레지스터(38)에 저장된 블록 포인터(BP)의 값과 BPSPA 레지스터(39)에 저장된 블록 정지 어드레스(BPSPA)는 배타적 NOR 게이트(40)에 입력된다.
BP 레지스터(38)에 저장된 BP 포인터의 값은 어드레스 포인터 선택기(41)에 입력된다. 어드레스 포인터 선택기(41)는 AP 레지스터(35)로부터의 어드레스 포인터(AP) 또는 BP 레지스터(38)로부터의 블록 포인터(BP)를 선택하며 메모리부 및 CFM 어드레스 선택기(3)에 선택된 포인터를 출력한다. AND 게이트(42)는 배타적 NOR 게이트(36, 40)으로부터의 출력신호가 제공되며 CFM(2)으로부터의 데이터를 독출하는 단계가 배타적 NOR 게이트(36, 40)으로부터의 출력신호가 "1"일 경우 종결하도록 하는 것을 나타내는 독출 종결신호를 출력한다.
본 발명의 바람직한 실시예가 특별한 표현을 사용하여 기재되었지만, 그러한 기재는 예시적인 목적을 위한 것이며, 첨부하는 청구범위의 사상 도는 범위로부터 벗어나지 않으면서 변화 및 변형이 가능하다록 이해될 수 있다.
도 8 에서 도시된 바와 같은 불량 정보를 저장하는 불량 해석 메모리의 회수가 도 9 에 도시된다. 종래 방법에 따르면, 모든 블록이 불량 블록이기 때문에, 압축 메모리가 16 회로 접근되며 불량 해석 메모리는 16 X 16 = 256 회 접근된다. 하지만, 본 발명에 따르면, 불량 해석 메모리는 43 회 접근된다. 그러므로 불량 해석 메모리가 본 발명에 따라 접근되는 횟수는 불량 해석 메모리가 종래 방법에 따른 접근되는 횟수보다 훨씬 작다. 결과적으로 본 발명에 따르면 불량 해석 메모리의 독출 단계의 속도가 빨라진다.

Claims (3)

  1. (정정) 시험된 반도체 메모리의 시험 결과를 나타내는 불량 정보를 저장하는 불량 해석 메모리를 압축된 어드레스를 갖는 복수 개의 블록으로 분할하는 단계;
    상기 불량 해석 메모리의 블록에 각각 해당하는 영역을 갖는 압축 메모리를 준비하는 단계;
    상기 블록중 임의의 한 개에 해당하는 상기 압축 메모리의 영역에서 불량 해석 메모리의 블록중 한 개에 불량 셀을 나타내는 데이터를 기입하는 단계;
    불량 셀이 상기 블록에 존재하는 어드레스 중 최소 및 최대 어드레스를 결정하는 단계; 및
    불량 셀을 나타내는 데이터를 저장하는 상기 압축 메모리의 영역에 해당하는 각 블록의 최소와 최대 어드레스 사이의 범위에서 상기 불량 해석 메모리로부터 불량 데이터를 독출하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 시험방법.
  2. (정정) 압축된 어드레스를 갖는 복수 개의 블록으로 분할되어 시험된 반도체 메모리의 시험결과를 나타내는 불량 정보를 저장하는 불량 해석 메모리;
    불량 해석 메모리의 각 블록에 해당하는 영역을 갖는 압축 메모리;
    상기 블록 중 임의의 한 개에 해당하는 상기 압축 메모리의 영역에서 불량 해석 메모리의 블록 중 임의의 한 개의 불량 셀을 나타내는 데이터를 기입하는 데이터 기입수단;
    불량 셀이 상기 블록에 존재하는 어드레스의 각 최소 어드레스 및 최대 어드레스를 저장하는 최소 어드레스 저장수단 및 최대 어드레스 저장수단;
    상기 불량 해석 메모리의 각 블록의 독출 어드레스를 상기 최소 어드레스 저장수단에 저장된 최소 어드레스와 상기 최대 어드레스 저장수단에 저장된 최대 어드레스와 비교하는 제 1 및 제 2 어드레스 비교수단;
    상기 독출 어드레스가 상기 최소 어드레스보다 작으며 상기 독출 어드레스에서의 상기 불량 해석 메모리의 불량 데이터가 불량 어드레스를 나타낼 경우 최소 어드레스 저장수단에 상기 독출 어드레스를 저장하는 수단;
    상기 독출 어드레스가 상기 최대 어드레스보다 크며 상기 독출 어드레스가 불량 어드레스를 나타낼 경우 최대 어드레스 저장수단에 상기 독출 어드레스를 저장하는 수단; 및
    최소 및 최대 어드레스 저장수단에 저장되는 각 블록의 최소와 최대 어드레스 사이의 범위에서 상기 불량 해석 메모리로부터 불량 데이터를 독출하는 수단을 구비하는 것을 특징으로 하는 반도체 메모리 시험장치.
  3. 제 2 항에 있어서, 상기 최소 어드레스 저장수단 및 상기 최대 어드레스저장수단 각각은 레지스터를 구비하는 것을 특징으로 하는 반도체 메모리 시험장치.
KR1019970020368A 1996-05-29 1997-05-23 반도체메모리시험방법및장치 KR100256281B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96/135207 1996-05-29
JP13520796A JP3545535B2 (ja) 1996-05-29 1996-05-29 半導体メモリ試験方法および装置

Publications (2)

Publication Number Publication Date
KR970075939A KR970075939A (ko) 1997-12-10
KR100256281B1 true KR100256281B1 (ko) 2000-05-15

Family

ID=15146364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970020368A KR100256281B1 (ko) 1996-05-29 1997-05-23 반도체메모리시험방법및장치

Country Status (5)

Country Link
US (1) US5854796A (ko)
JP (1) JP3545535B2 (ko)
KR (1) KR100256281B1 (ko)
DE (1) DE19722414B4 (ko)
TW (1) TW358161B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6138254A (en) * 1998-01-22 2000-10-24 Micron Technology, Inc. Method and apparatus for redundant location addressing using data compression
JP2000195295A (ja) * 1998-12-24 2000-07-14 Advantest Corp メモリデバイス試験装置
US6543015B1 (en) * 1999-06-21 2003-04-01 Etron Technology, Inc. Efficient data compression circuit for memory testing
US6587979B1 (en) * 1999-10-18 2003-07-01 Credence Systems Corporation Partitionable embedded circuit test system for integrated circuit
US6578169B1 (en) * 2000-04-08 2003-06-10 Advantest Corp. Data failure memory compaction for semiconductor test system
US6430096B1 (en) 2000-11-01 2002-08-06 International Business Machines Corporation Method for testing a memory device with redundancy
JPWO2002037504A1 (ja) 2000-11-06 2004-03-11 株式会社アドバンテスト メモリの不良救済解析処理方法及びメモリ試験装置
WO2002056043A1 (fr) * 2001-01-12 2002-07-18 Advantest Corporation Appareil de test pour dispositif a semi-conducteur et procede mettant en oeuvre ledit appareil
JP2006118880A (ja) * 2004-10-19 2006-05-11 Sharp Corp 半導体集積回路の検査方法及び検査装置
US7275190B2 (en) 2004-11-08 2007-09-25 Micron Technology, Inc. Memory block quality identification in a memory device
JP4463173B2 (ja) * 2005-09-14 2010-05-12 株式会社アドバンテスト 試験装置、試験方法、プログラム、及び記録媒体
KR20090102789A (ko) * 2006-12-06 2009-09-30 퓨전 멀티시스템즈, 인크.(디비에이 퓨전-아이오) 프로그레시브 ｒａｉｄ를 이용한 데이터 저장 장치, 시스템 및 방법
CN101361140A (zh) 2007-02-16 2009-02-04 爱德万测试株式会社 测试装置
US9170897B2 (en) 2012-05-29 2015-10-27 SanDisk Technologies, Inc. Apparatus, system, and method for managing solid-state storage reliability
US9063874B2 (en) 2008-11-10 2015-06-23 SanDisk Technologies, Inc. Apparatus, system, and method for wear management
US8516343B2 (en) * 2008-11-10 2013-08-20 Fusion-Io, Inc. Apparatus, system, and method for retiring storage regions
US20110230711A1 (en) * 2010-03-16 2011-09-22 Kano Akihito Endoscopic Surgical Instrument
US9213594B2 (en) 2011-01-19 2015-12-15 Intelligent Intellectual Property Holdings 2 Llc Apparatus, system, and method for managing out-of-service conditions
KR101730497B1 (ko) 2011-11-04 2017-04-27 삼성전자 주식회사 에러 정정 성능 신장 방법 및 이를 이용한 저장 장치
US9767032B2 (en) 2012-01-12 2017-09-19 Sandisk Technologies Llc Systems and methods for cache endurance
US10019352B2 (en) 2013-10-18 2018-07-10 Sandisk Technologies Llc Systems and methods for adaptive reserve storage
CN112098770B (zh) * 2020-08-20 2024-06-14 深圳市宏旺微电子有限公司 针对动态耦合故障模拟极端环境下的测试方法和装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4876685A (en) * 1987-06-08 1989-10-24 Teradyne, Inc. Failure information processing in automatic memory tester
JP2938470B2 (ja) * 1989-06-01 1999-08-23 三菱電機株式会社 半導体記憶装置
US5173906A (en) * 1990-08-31 1992-12-22 Dreibelbis Jeffrey H Built-in self test for integrated circuits
DE4028819A1 (de) * 1990-09-11 1992-03-12 Siemens Ag Schaltungsanordnung zum testen eines halbleiterspeichers mittels paralleltests mit verschiedenen testbitmustern

Also Published As

Publication number Publication date
JP3545535B2 (ja) 2004-07-21
DE19722414A1 (de) 1997-12-04
US5854796A (en) 1998-12-29
TW358161B (en) 1999-05-11
DE19722414B4 (de) 2007-10-31
KR970075939A (ko) 1997-12-10
JPH09318707A (ja) 1997-12-12

Similar Documents

Publication Publication Date Title
KR100256281B1 (ko) 반도체메모리시험방법및장치
KR100319512B1 (ko) 반도체메모리시험장치의불량해석메모리및그기억방법
US8201037B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
JPH1092195A (ja) メモリ試験装置
US20070255982A1 (en) Memory device testing system and method having real time redundancy repair analysis
JP3367848B2 (ja) 半導体デバイスのテスト装置
US3892955A (en) Program controlled testing system
KR100278829B1 (ko) 메모리시험장치용불량해석메모리
US6647521B2 (en) Memory testing method and apparatus, and computer-readable recording medium
US20050262401A1 (en) Central processing unit and micro computer
US6449704B1 (en) Memory failure analysis device that records which regions have at least one defect
US6571353B1 (en) Fail information obtaining device and semiconductor memory tester using the same
KR100212599B1 (ko) 메모리 시험장치
JP3235523B2 (ja) 半導体集積回路
JP3631557B2 (ja) 半導体メモリ試験装置
JP2000030491A (ja) 不良解析メモリ
JP4678994B2 (ja) メモリの不良救済解析方法・メモリ試験装置
JP2000065904A (ja) 半導体試験装置
JP2907421B2 (ja) 半導体メモリ試験装置
JP2000137996A (ja) メモリｉｃテストシステム
US5621736A (en) Formatting of a memory having defective cells
KR100194419B1 (ko) 음성데이타용 메모리를 시스템 데이타용 메모리로서 이용하기위한회로및그방법
JPS6011400B2 (ja) Ｉｃ試験装置
KR100296425B1 (ko) 메모리 결함 에뮬레이터
KR19980033154A (ko) 카운터 검사 방법 및 장치와 시리얼 억세스 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20080205

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee